KR20040060337A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20040060337A
KR20040060337A KR1020020087108A KR20020087108A KR20040060337A KR 20040060337 A KR20040060337 A KR 20040060337A KR 1020020087108 A KR1020020087108 A KR 1020020087108A KR 20020087108 A KR20020087108 A KR 20020087108A KR 20040060337 A KR20040060337 A KR 20040060337A
Authority
KR
South Korea
Prior art keywords
electrode
metal bus
width
electrodes
plasma display
Prior art date
Application number
KR1020020087108A
Other languages
English (en)
Inventor
이병호
송용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020087108A priority Critical patent/KR20040060337A/ko
Publication of KR20040060337A publication Critical patent/KR20040060337A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 패널 전체의 휘도 균일도를 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명은 유지방전을 일으키기 위한 투명전극쌍과, 상기 투명전극을 따라 서로 다른 폭을 가지도록 상기 상기 투명전극쌍 각각에 형성되는 금속버스전극을 구비한다.
이러한 구성에 의하여, 본 발명은 전극 길이에 따른 전압강하를 보상함으로써 일정한 전류를 금속버스전극에 공급할 수 있게 된다. 따라서, 본 발명은 방전시 방전을 균일하게 함으로써 패널의 중앙부와 가장자리 사이의 휘도차를 감소시켜 패널 전체의 휘도 균일도를 향상시킬 수 있다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 패널 전체의 휘도 균일도를 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel; 이하 "PDP"라 함) 및 일렉트로 루미네센스(Electro-Luminescence) 표시장치 등이 있다.
이와 같은 평판 표시장치들 중 PDP는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이와 같은 PDP는 빠른 응답속도를 가짐과 아울러 대면적의 화상을 표시하기에 적합하여 고해상도 텔레비전, 모니터 및 옥내외 광고용 디스플레이로 이용되고 있다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(11) 상에 형성되어 각각 스캔전극과 서스테인전극 역할을 하는 유지전극쌍(12Y, 12Z)과, 하부기판(16) 상에 형성되어진 어드레스전극(17X)을 구비한다.
유지전극쌍(12Y)은 통상, 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 형성된다. 유지전극쌍(12Y, 12Z) 각각에는 저항을 줄이기 위한 금속버스전극(13)이 형성된다. 유지전극쌍(12Y, 12Z)이 형성된 상부기판(11)에는 상부 유전체층(14)과 보호막(15)이 적층된다.
어드레스전극(17X)은 유지전극쌍(12Y, 12Z)과 직교된다. 어드레스전극(17X)이 형성된 하부기판(16) 상에는 하부 유전체층(18), 격벽(19)이 형성되며, 하부 유전체층(18)과 격벽(19)의 표면에는 형광체층(20)이 도포된다.
상/하부기판(11, 16)과 격벽(19) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
이러한 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임 기간을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브 필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간과 그 방전 횟수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
PDP는 그 크기가 40″, 50″, 60″ 등 다른 평판표시장치(FPD)에 비하여 대화면화되어 있다. 따라서, PDP는 각 전극(12Y, 12Z, 13, 17)의 길이가 길기 때문에 전극길이로 인한 전압강하가 PDP의 중앙부와 주변부에서 비교적 큰 차이로 나타나게 된다. 또한, PDP는 대기압보다 낮은 압력으로 방전가스가 내부에 주입되기 때문에 격벽(19)에 의해서만 상/하부기판(11, 16)이 지지되는 중앙부와 도시하지 않은 실링재에 의해 상/하부기판(11, 16)이 접합되는 주변부에서 기판(11, 16)에 가해지는 힘이 다르게 된다. 그 결과, 종래의 PDP는 패널 크기에 따라 다소 차이가 있지만, 도 2와 같이 수평방향과 수직방향 각각에서 주변부보다 중심부의 휘도가 대략 20% 정도 낮게 된다.
따라서, 본 발명의 목적은 패널 전체의 휘도 균일도를 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 도 1에 도시된 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널에 있어서 휘도 불균일을 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 전극구조를 나타내는 평면도.
도 5는 본 발명의 실시 예에 따른 패널의 휘도와 종래 기술에 따른 패널의 휘도를 비교한 그래프.
도 6은 본 발명의 다른 실시 예에 따른 플라즈마 디스플레이 패널의 전극구조를 나타내는 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,111 : 상부기판 12Y,12Z,112Y,112Z : 투명전극
13Y,13Z,113Y,113Z : 금속버스전극 14, 114 : 상부 유전체층
15, 115 : 보호막 16, 116 : 하부기판
17X, 117X : 어드레스전극 18, 118 : 하부 유전체층
19, 119 : 격벽 20, 120 : 형광층
110 : 블랭크
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 유지방전을 일으키기 위한 투명전극쌍과, 상기 투명전극을 따라 서로 다른 폭을 가지도록 상기 상기 투명전극쌍 각각에 형성되는 금속버스전극을 구비한다.
상기 패널에서 상기 금속버스전극 각각은 상대적으로 넓은 폭을 가지는 제 1 변과, 상기 제 1 변의 반대측에 위치하여 상기 제 1 변보다 상대적으로 좁은 폭을 가지는 제 2 변을 가지는 것을 특징으로 한다.
상기 패널에서 상기 금속버스전극의 제 1 변은 상기 제 2 변의 폭 대비 30% 이내인 것을 특징으로 한다.
상기 패널에서 상기 금속버스전극 각각은 상기 제 1 변과 상기 제 2 변이 마주보도록 형성되는 것을 특징으로 한다.
상기 패널에서 상기 투명전극쌍 상에는 다수의 홀이 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 3전극 교류 면방전형 PDP의 방전셀은 상부기판(111) 상에 형성되어 각각 스캔전극(Y)과 서스테인전극(Z)역할을 하는 유지전극쌍(Y, Z)과, 하부기판(16) 상에 형성되어진 어드레스전극(17X)을 구비한다.
유지전극쌍(Y, Z) 각각은 상대적으로 폭이 넓은 투명전극(112Y, 112Z)과, 투명전극(112Y, 112Z)의 일측에 형성되어 투명전극(112Y, 112Z)의 전기저항을 보상하기 위한 사다리꼴 형태의 금속버스전극(113Y, 113Z)으로 구성된다. 이러한, 유지전극쌍(Y, Z)은 스캔전극(Y)과 서스테인전극(Z)으로 구성되는데 스캔전극(Y)에는 패널 주사를 위한 스캔신호와 방전유지를 위한 서스테인신호가 주로 공급되고, 서스테인전극(Z)에는 서스테인신호가 주로 공급된다. 투명전극(64A, 66A)은 통상 투명전극물질(ITO)로 이루어진다.
금속버스전극(113Y, 113Z) 각각은 사다리꼴 형태로 형성된다. 사다리꼴 형태의 금속버스전극(113Y, 113Z) 각각의 제 1 변의 폭(w1)은 제 2 변의 폭(w2)보다 상대적으로 넓은 폭을 가지게 된다. 이 때, 사다리꼴 형태의 금속버스전극(113Y, 113Z) 각각의 배치는 스캔전극(Y)의 금속버스전극(113Y)의 제 1 변과 서스테인전극(Z)의 금속버스전극(113Z)의 제 2 변이 마주보게 된다. 즉, 상대적으로 넓은 폭을 가지는 금속버스전극(113Y, 113Z)의 제 1 변과 상대적으로 좁은 폭을 가지는 금속버스전극(113Y, 113Z)의 제 2 변이 서로 마주보게 된다.
이에 따라, 상대적으로 넓은 폭을 가지는 금속버스전극(113Y, 113Z)의 제 1 변과 상대적으로 좁은 폭을 가지는 금속버스전극(113Y, 113Z)의 제 2 변이 서로 마주보게 되므로 전극길이에 따른 금속버스전극(113Y, 113Z) 각각의 전압강하를 보상하게 된다. 일례로, 상대적으로 넓은 폭을 가지는 스캔전극(Y)의금속버스전극(113Y)의 제 1 변에서의 전류 값은 전극의 길이가 짧고 단면적이 넓게 되므로 작은 저항값을 갖게 되어 높게 된다. 반면에 상대적으로 넓은 폭을 가지는 스캔전극(Y)의 금속버스전극(113Y)의 제 1 변과 마주보게 되는 상대적으로 좁은 폭을 가지는 금속버스전극(113Y, 113Z)의 제 2 변에서의 전류값은 전극의 길이가 길고 단면적이 넓게 되므로 높은 저항값을 갖게 되어 낮게 된다. 이에 따라, PDP의 중앙부 및 주변부에 위치하는 금속버스전극(113Y, 113Z)에 각각에 일정한 전류를 공급할 수 있게 된다. 이에 따라, PDP의 중앙부와 주변부 사이의 휘도차를 감소시켜 균일한 휘도를 얻을 수 있다.
이러한 사다리꼴 형태의 금속버스전극(113Y, 113Z)을 가지는 본 발명의 실시 예에 따른 PDP의 휘도 관계를 살펴보면, 도 5에 도시된 바와 같이 200V 정도의 저전압에 의해 PDP를 구동하고, 금속버스전극(113Y, 113Z)의 제 1 변의 폭(w1)과 제 2 변의 폭(w2) 대비 30%일 경우에 그래프 A와 같이 PDP의 중앙부와 주변부의 휘도차가 종래 PDP보다 낮게 나타나게 된다. 또한, 200V 정도의 저전압에 의해 PDP를 구동하고, 금속버스전극(113Y, 113Z)의 제 1 변의 폭(w1)과 제 2 변의 폭(w2) 대비 15%일 경우에 그래프 B와 같이 PDP의 중앙부와 주변부의 휘도차가 종래 PDP보다 낮게 나타나게 되고, 제 1 변의 폭(w1)과 제 2 변의 폭(w2) 대비 30%일 경우와 작은 차이를 보이게 된다. 이에 따라, 금속버스전극(113Y, 113Z) 각각의 제 1 변의 폭(w1)과 제 2 변의 폭(w2)의 비율은 제 1 변 및 제 2 변 대비 15% 내지 30% 범위를 가지도로 형성되는 것이 바람직하다.
이와 같은, 유지전극쌍(Y, Z)이 형성된 상부기판(111)에는 상부유전체층(114)과 보호막(115)이 적층된다.
상부 유전체층(114)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(115)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(114)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(115)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(117X)은 유지전극쌍(Y, Z)과 직교된다. 어드레스전극(117X)이 형성된 하부기판(116) 상에는 하부 유전체층(118), 격벽(119)이 형성되며, 하부 유전체층(118)과 격벽(119)의 표면에는 형광체층(120)이 도포된다.
격벽(119)은 어드레스전극(117X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체층(120)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다.
상/하부기판(111, 116)과 격벽(119) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
이러한 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임 기간을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브 필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간과 그 방전 횟수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
도 6을 참조하면, 본 발명의 다른 실시 예에 따른 3전극 교류 면방전형 PDP의 방전셀은 효율 및 휘도를 높이기 위한 다수의 블랭크(110)가 형성된 투명전극쌍(112Y, 112Z)과, 투명전극쌍(112Y, 112Z) 각각에 형성된 사다리꼴 형태의 금속버스전극(113Y, 113Z)을 구비한다. 이 때, 블랭크(110)는 투명전극쌍(112Y, 112Z)에 다수의 홀(hole) 형태로 형성된다.
이 PDP의 투명전극쌍(112Y, 112Z)을 제외한 다른 부분은 전술한 실시 예의 PDP와 동일하므로 상세한 설명을 생략하기로 한다.
이에 따라, 본 발명의 다른 실시 예에 따른 PDP는 상대적으로 넓은 폭을 가지는 금속버스전극(113Y, 113Z)의 제 1 변과 상대적으로 좁은 폭을 가지는 금속버스전극(113Y, 113Z)의 제 2 변이 서로 마주보게 되므로 전극길이에 따른 금속버스전극(113Y, 113Z) 각각의 전압강하를 보상하게 된다. 일례로, 상대적으로 넓은 폭을 가지는 스캔전극(Y)의 금속버스전극(113Y)의 제 1 변에서의 전류 값은 전극의 길이가 짧고 단면적이 넓게 되므로 작은 저항값을 갖게 되어 높게 된다. 반면에 상대적으로 넓은 폭을 가지는 스캔전극(Y)의 금속버스전극(113Y)의 제 1 변과 마주보게 되는 상대적으로 좁은 폭을 가지는 금속버스전극(113Y, 113Z)의 제 2 변에서의 전류값은 전극의 길이가 길고 단면적이 넓게 되므로 높은 저항값을 갖게 되어 낮게 된다. 이에 따라, PDP의 중앙부 및 주변부에 위치하는 금속버스전극(113Y, 113Z)에 각각에 일정한 전류를 공급할 수 있게 된다. 이에 따라, PDP의 중앙부와 주변부 사이의 휘도차를 감소시켜 균일한 휘도를 얻을 수 있다.
한편, 본 발명의 다른 실시 예에 따른 PDP는 투명전극쌍(112Y, 112Z)에 블랭크(110)를 형성함으로써 방전전극의 면적의 크기가 줄어들게 된다. 이에 따라, 캐패시턴스값이 줄어들게 됨으로써 소비전력이 줄어들게 된다. 뿐만 아니라, 유지전극쌍(Y, Z)의 전극면적이 줄어들게 됨으로써 개구율이 증가하게 된다. 또한, 본 발명의 다른 실시 예에 따른 PDP는 블랭크(110)에 의해 투명전극쌍(112Y, 112Z) 각각의 폭이 커지고 투명전극쌍(112Y, 112Z) 사이의 간격이 좁아지게 되어 낮은 전압으로도 방전이 개시될 수 있고 방전패스가 길어지기 때문에 효율 및 휘도가 높아지게 된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 투명전극 상에 사다리꼴 형태의 금속버스전극이 형성된다. 이에 따라, 본 발명은 전극 길이에 따른 전압강하를 보상함으로써 일정한 전류를 금속버스전극에 공급할 수 있게 된다. 따라서, 본 발명은 방전시 방전을 균일하게 함으로써 패널의 중앙부와 가장자리 사이의 휘도차를 감소시켜 패널 전체의 휘도 균일도를 향상시킬 수있다.
또한, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 다수의 홀들이 형성된 투명전극쌍과 투명전극쌍 상에 형성되는 사다리꼴 형태의 금속버스전극을 구비한다. 이에 따라, 본 발명은 전극 길이에 따른 전압강하를 보상함으로써 일정한 전류를 금속버스전극에 공급할 수 있게 됨과 아울러 소비전력을 줄일 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (5)

  1. 유지방전을 일으키기 위한 투명전극쌍과,
    상기 투명전극을 따라 서로 다른 폭을 가지도록 상기 상기 투명전극쌍 각각에 형성되는 금속버스전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 금속버스전극 각각은,
    상대적으로 넓은 폭을 가지는 제 1 변과,
    상기 제 1 변의 반대측에 위치하여 상기 제 1 변보다 상대적으로 좁은 폭을 가지는 제 2 변을 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 제 1 변은 상기 제 2 변의 폭 대비 30% 이내인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 금속버스전극 각각은 상기 제 1 변과 상기 제 2 변이 마주보도록 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 투명전극쌍 상에는 다수의 홀이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020020087108A 2002-12-30 2002-12-30 플라즈마 디스플레이 패널 KR20040060337A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087108A KR20040060337A (ko) 2002-12-30 2002-12-30 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087108A KR20040060337A (ko) 2002-12-30 2002-12-30 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20040060337A true KR20040060337A (ko) 2004-07-06

Family

ID=37352253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087108A KR20040060337A (ko) 2002-12-30 2002-12-30 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR20040060337A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038776A1 (en) * 2012-09-04 2014-03-13 Lg Electronics Inc. Display device using semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038776A1 (en) * 2012-09-04 2014-03-13 Lg Electronics Inc. Display device using semiconductor light emitting device
US9711692B2 (en) 2012-09-04 2017-07-18 Lg Electronics Inc. Display device using semiconductor light emitting devices having different structures

Similar Documents

Publication Publication Date Title
KR100501981B1 (ko) 플라즈마 디스플레이 패널
US6940224B2 (en) Plasma display panel having specifically spaced holes formed in the electrodes
KR100489875B1 (ko) 플라즈마 디스플레이 패널
KR19990081215A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040060337A (ko) 플라즈마 디스플레이 패널
KR100425483B1 (ko) 플라즈마 디스플레이 패널
KR20020050817A (ko) 플라즈마 디스플레이 패널
KR100505984B1 (ko) 플라즈마 디스플레이 패널
KR100237214B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20030041054A (ko) 플라즈마 디스플레이 패널
KR20030040720A (ko) 플라즈마 디스플레이 패널
KR20010076097A (ko) 플라즈마 디스플레이 패널
KR100844837B1 (ko) 플라즈마 디스플레이 패널
KR100774907B1 (ko) 플라즈마 디스플레이 패널
KR100366946B1 (ko) 플라즈마 디스플레이 패널
KR20030040718A (ko) 플라즈마 디스플레이 패널
KR100824674B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100452694B1 (ko) 플라즈마 디스플레이 패널
KR100680222B1 (ko) 플라즈마 디스플레이 장치
KR100809871B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR20000060506A (ko) 고주파를 이용한 플라즈마 디스플레이 패널
KR100421488B1 (ko) 플라즈마 디스플레이 패널
KR100452696B1 (ko) 플라즈마 디스플레이 패널
KR100545022B1 (ko) 플라즈마 디스플레이 패널
KR100421496B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application