WO2012049840A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2012049840A1
WO2012049840A1 PCT/JP2011/005699 JP2011005699W WO2012049840A1 WO 2012049840 A1 WO2012049840 A1 WO 2012049840A1 JP 2011005699 W JP2011005699 W JP 2011005699W WO 2012049840 A1 WO2012049840 A1 WO 2012049840A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
electrode
discharge
subfield
sustain
Prior art date
Application number
PCT/JP2011/005699
Other languages
English (en)
French (fr)
Inventor
貴彦 折口
裕也 塩崎
鮎彦 齋藤
秀彦 庄司
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to KR1020137007499A priority Critical patent/KR20130073952A/ko
Priority to CN2011800441935A priority patent/CN103098117A/zh
Priority to JP2012538573A priority patent/JPWO2012049840A1/ja
Priority to US13/823,679 priority patent/US20130176294A1/en
Publication of WO2012049840A1 publication Critical patent/WO2012049840A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/005Power supply circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803Display of gradations
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0213Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2044Display of intermediate tones using dithering
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2059Display of intermediate tones using error diffusion

Definitions

  • the present invention relates to an AC surface discharge type plasma display panel driving method and a plasma display apparatus.
  • a typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front substrate and a rear substrate that are arranged to face each other.
  • a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other.
  • a dielectric layer and a protective layer are formed so as to cover the display electrode pairs.
  • the back substrate has a plurality of parallel data electrodes formed on the glass substrate on the back side, a dielectric layer is formed so as to cover the data electrodes, and a plurality of barrier ribs are formed thereon in parallel with the data electrodes. ing. And the fluorescent substance layer is formed in the surface of a dielectric material layer, and the side surface of a partition.
  • the front substrate and the rear substrate are arranged opposite to each other and sealed so that the display electrode pair and the data electrode are three-dimensionally crossed.
  • a discharge gas containing xenon at a partial pressure ratio of 5% is sealed, and a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other.
  • ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of each color of red (R), green (G) and blue (B) are excited and emitted by the ultraviolet rays. Display an image.
  • the subfield method is generally used as a method for driving the panel.
  • one field is divided into a plurality of subfields, and gradation display is performed by causing each discharge cell to emit light or not emit light in each subfield.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • an initialization waveform is applied to each scan electrode, and an initialization discharge is generated in each discharge cell.
  • a scan pulse is sequentially applied to the scan electrode, and an address pulse is selectively applied to the data electrode based on an image signal to be displayed, thereby generating an address discharge in a discharge cell to emit light.
  • the number of sustain pulses based on the luminance weight determined for each subfield is alternately applied to the display electrode pairs composed of the scan electrodes and the sustain electrodes.
  • the discharge cell that has generated the address discharge is caused to emit light with a luminance corresponding to the luminance weight.
  • each discharge cell of the panel is caused to emit light with a luminance corresponding to the gradation value of the image signal, and an image is displayed in the image display area of the panel.
  • discharge cells formed in the peripheral portion of the panel are not used for image display.
  • non-display area the area around the panel not used for image display
  • display area the area of the panel used for image display
  • first discharge cells or simply “discharge cells”
  • second discharge cells the discharge cells in the “non-display area”.
  • first data electrode or simply “data electrode”
  • second data electrode the data electrode forming the second discharge cell
  • the “non-display area” is formed outside the “display area”, that is, in the peripheral area of the panel 10, and the number of “second discharge cells” is smaller than the number of “first discharge cells”.
  • the second discharge cells in the “non-display area” do not emit light.
  • a plasma display device in which several second data electrodes are electrically connected to each other, grounded via a capacitor, and a resistor is connected in parallel with the capacitor so that the second discharge cell does not emit light.
  • a resistor is connected in parallel with the capacitor so that the second discharge cell does not emit light.
  • the drive voltage waveform has been increased in speed and complexity in order to increase panel brightness and display image contrast.
  • the thickness of the dielectric layer around the panel tends to be thin. Therefore, the voltage drop in the dielectric layer tends to be small at the peripheral portion of the panel, and a large voltage is likely to be applied to the second discharge cell.
  • the phosphor layer is often not formed in the second discharge cell. This is to prevent unnecessary light emission when an erroneous discharge occurs in the second discharge cell.
  • the phosphor layer has a function of inhibiting discharge. Therefore, in the second discharge cell without the phosphor layer, the discharge start voltage is lowered as compared with the first discharge cell with the phosphor layer.
  • the partition walls of the discharge cells in the periphery of the panel are likely to be deformed.
  • a gap is generated in the partition wall at the periphery of the panel, it is easily affected by the discharge of the adjacent cells.
  • the second discharge cell is more likely to generate a discharge than the first discharge cell, and the technique described in Patent Document 1 suppresses the discharge generated in the second discharge cell. Has become difficult.
  • a plurality of subfields having an initialization period, an address period, and a sustain period are used to form one field, and the scan electrode and the sustain electrode arranged in parallel with each other, and in a direction that three-dimensionally intersects with the scan electrode
  • a panel for driving a panel having a first data electrode arranged and a second data electrode arranged in parallel to the first data electrode in a region outside the region where a plurality of first data electrodes are arranged This is a driving method.
  • the voltage obtained by subtracting the voltage applied to the first data electrode from the voltage applied to the second data electrode when applying the downward ramp waveform voltage to the scan electrode in the initialization period is set as the first voltage.
  • the first voltage in at least one subfield Is set to a voltage higher than the second voltage is defined as the second voltage
  • the plasma display device it is possible to prevent erroneous discharge from occurring in the second discharge cells, and to prevent deterioration in image display quality due to light emission of the second discharge cells.
  • a positive voltage is applied to the second data electrode when a downward ramp waveform voltage is applied to the scan electrode during the initialization period of at least one subfield.
  • a voltage equal to the low-voltage side voltage of the write pulse is applied to the first data electrode, and in the initializing period of the other subfield, when a downward ramp waveform voltage is applied to the scan electrode, A positive voltage may be applied and a positive voltage may be applied to the first data electrode.
  • the present invention provides a scan electrode and a sustain electrode arranged in parallel to each other, a first data electrode arranged in a direction crossing the scan electrode, and an outside of a region where a plurality of first data electrodes are arranged. And a panel having a second data electrode arranged in parallel with the first data electrode in the region and a plurality of subfields having an initialization period, an address period, and a sustain period to form one field And a driving circuit that generates a driving voltage waveform and applies the driving voltage waveform to each electrode of the panel.
  • the drive circuit obtains a voltage obtained by subtracting a voltage applied to the first data electrode from a voltage applied to the second data electrode when a downward ramp waveform voltage is applied to the scan electrode in the initialization period.
  • the second voltage is a voltage obtained by subtracting the low-voltage side voltage of the write pulse applied to the first data electrode from the voltage applied to the second data electrode during the write period, at least one sub In the field, the first voltage is set higher than the second voltage.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 is a diagram schematically showing drive voltage waveforms applied to the respective electrodes of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 4A is a diagram showing a change in wall voltage of the first discharge cell of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 4B is a diagram showing a change in wall voltage of the second discharge cell of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma
  • FIG. 5 is a diagram schematically showing an example of a circuit block constituting the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 6 is a circuit diagram schematically showing a configuration of a data electrode driving circuit for driving the first data electrode of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 7 is a circuit diagram schematically showing a configuration of a second data electrode driving circuit for driving the second data electrode of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 8 is a diagram schematically showing drive voltage waveforms applied to the respective electrodes of the panel used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 6 is a circuit diagram schematically showing a configuration of a data electrode driving circuit for driving the first data electrode of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 7 is a circuit diagram schematically showing a configuration of a second data electrode driving circuit for driving
  • FIG. 9 is a diagram illustrating an example of a generation pattern of the forced initialization operation and the selective initialization operation according to the second embodiment of the present invention.
  • FIG. 10 is a diagram schematically showing another example of the drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • a plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustaining electrode 23 are formed on a glass front substrate 21.
  • a dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25.
  • This protective layer 26 has a high electron emission performance and excellent durability when a mixed gas of neon (Ne) and xenon (Xe) is enclosed in order to lower the discharge start voltage in the discharge cell and easily generate discharge. It is made of a material mainly composed of magnesium oxide (MgO).
  • a plurality of first data electrodes 32 are formed in the display area, and a non-display area which is an area outside the area where the plurality of first data electrodes 32 are arranged (on the end side of the panel 10).
  • a plurality of second data electrodes 39 are formed in parallel with the first data electrode 32.
  • a dielectric layer 33 is formed so as to cover the first data electrode 32 and the second data electrode 39, and a grid-like partition wall 34 is formed thereon.
  • a phosphor layer 35R that emits red (R), a phosphor layer 35G that emits green (G), and a phosphor layer 35B that emits blue (B). Is provided.
  • the phosphor layer 35R, the phosphor layer 35G, and the phosphor layer 35B are collectively referred to as a phosphor layer 35.
  • the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the first data electrode 32 are three-dimensionally crossed with a minute discharge space interposed therebetween. And the outer peripheral part is sealed with sealing materials, such as glass frit. Then, for example, a mixed gas of neon and xenon is sealed in the discharge space inside as a discharge gas.
  • the discharge space is partitioned into a plurality of sections by a partition wall 34, and a first discharge cell is formed at a portion where the display electrode pair 24 and the first data electrode 32 intersect.
  • one pixel is constituted by three consecutive discharge cells arranged in the direction in which the display electrode pair 24 extends.
  • the three discharge cells are a discharge cell having a phosphor layer 35R and emitting red (R) (red discharge cell), and a discharge cell having a phosphor layer 35G and emitting green (G) (green). And a discharge cell having a phosphor layer 35B and emitting blue (B) light (blue discharge cell).
  • FIG. 1 shows an example in which three second data electrodes 39 are formed on the panel 10, but the present invention does not limit the number of the second data electrodes 39 to three. Absent.
  • the present invention is not limited to this configuration, and the phosphor layer 35 may be provided in this region. However, since this region is a non-display region, it is desirable not to provide the phosphor layer 35.
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • FIG. 2 is an electrode array diagram of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • the display area of the panel 10 includes n scan electrodes SC1 to SCn (scan electrode 22 in FIG. 1) extended in the horizontal direction (row direction) and n sustain electrodes SU1 to SUn (FIG. 1).
  • the sustain electrodes 23) are arranged, and m first data electrodes D1 to Dm (first data electrodes 32 in FIG. 1) extending in the vertical direction (column direction) are arranged. Yes.
  • FIG. 2 shows an example in which two second data electrodes 39 are provided in each of the left and right peripheral non-display areas of the panel 10.
  • discharge cell discharge cell
  • data electrode first data electrode
  • the plasma display device in the present embodiment drives the panel 10 by the subfield method.
  • the subfield method one field is divided into a plurality of subfields on the time axis, and a luminance weight is set for each subfield. Therefore, each field has a plurality of subfields.
  • An image is displayed on the panel 10 by controlling light emission / non-light emission of each discharge cell for each subfield.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • an initializing operation is performed in which initializing discharge is generated in the discharge cells and wall charges necessary for the address discharge in the subsequent address period are formed on each electrode.
  • the initializing operation includes a forced initializing operation that forcibly generates an initializing discharge in a discharge cell regardless of the operation of the immediately preceding subfield, and an address discharge that is generated in the immediately preceding subfield addressing period and maintained in the sustaining period.
  • the forced initializing operation an ascending rising waveform voltage and a descending falling waveform voltage are applied to the scan electrode 22 to generate an initializing discharge in all the discharge cells in the image display region.
  • the initialization period for performing the forced initialization operation is referred to as “forced initialization period”
  • the initialization period for performing the selective initialization operation is referred to as “selective initialization period”.
  • a scan pulse is applied to the scan electrode 22 and an address pulse is selectively applied to the data electrode 32 to selectively generate an address discharge in the discharge cells to emit light. Then, an address operation is performed to form wall charges in the discharge cells for generating a sustain discharge in the subsequent sustain period.
  • the sustain pulses of the number obtained by multiplying the luminance weight set in each subfield by a predetermined proportional constant are alternately applied to the scan electrode 22 and the sustain electrode 23, and the address discharge was generated in the immediately preceding address period.
  • a sustain discharge is generated in the discharge cell, and a sustain operation for emitting light from the discharge cell is performed.
  • This proportionality constant is a luminance multiple.
  • the luminance weight represents a ratio of the luminance magnitudes displayed in each subfield, and the number of sustain pulses corresponding to the luminance weight is generated in the sustain period in each subfield. Therefore, for example, the subfield with the luminance weight “8” emits light with a luminance about eight times that of the subfield with the luminance weight “1”, and emits light with about four times the luminance of the subfield with the luminance weight “2”.
  • the sustain pulse is applied to the scan electrode 22 and the sustain electrode 23 four times in the sustain period of the subfield having the luminance weight “2”. Therefore, the number of sustain pulses generated in the sustain period is 8.
  • each subfield is selectively emitted to display various gradation values on each discharge cell, An image can be displayed on the panel 10.
  • one field is composed of 10 subfields (subfield SF1, subfield SF2,..., Subfield SF10), and each subfield from subfield SF1 to subfield SF10 is ( An example having luminance weights of 1, 2, 3, 6, 11, 18, 30, 44, 60, 80) will be described.
  • the forced initializing operation is performed, and the selective initializing operation is performed in the initializing period of the other subfield.
  • a subfield having a forced initialization period is referred to as “forced initialization subfield”
  • a subfield having a selective initialization period is referred to as “selective initialization subfield”.
  • the first subfield (subfield SF1) of each field is a forced initialization subfield
  • the other subfields (subfield SF2 to subfield SF10) are selective initialization subfields.
  • the initializing discharge is generated in all the discharge cells at least once in one field, the addressing operation after the forced initializing operation can be stabilized. Further, the light emission not related to the image display is only the light emission due to the discharge of the forced initializing operation in the subfield SF1. Therefore, the black luminance that is the luminance of the black display region where no sustain discharge occurs is only weak light emission in the forced initialization operation, and an image with high contrast can be displayed on the panel 10.
  • the number of subfields constituting one field and the luminance weight of each subfield are not limited to the numerical values described above. Further, the subfield configuration may be switched based on an image signal or the like.
  • FIG. 3 schematically shows drive voltage waveforms applied to each electrode of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period (for example, scan electrode SC1080), sustain electrode SU1 to sustain electrode SUn, and data electrode D1 to Drive voltage waveforms applied to the data electrode Dm and the second data electrode 39 are shown.
  • Scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected based on image data (data indicating light emission / non-light emission for each subfield) from among the electrodes.
  • FIG. 3 shows driving voltage waveforms in three subfields, that is, subfield SF1, subfield SF2, and subfield SF3.
  • the subfield SF1 is a subfield for performing a forced initializing operation
  • the subfield SF2 and the subfield SF3 are subfields for performing a selective initializing operation. Therefore, the waveform shape of the drive voltage applied to the scan electrode 22 in the initialization period differs between the subfield SF1, the subfield SF2, and the subfield SF3.
  • the drive voltage waveforms in the other subfields are substantially the same as the drive voltage waveforms in subfield SF2 and subfield SF3, except that the number of sustain pulses generated in the sustain period is different.
  • voltage 0 (V) is applied to data electrode D1 to data electrode Dm, and voltage 0 (V) is also applied to sustain electrode SU1 to sustain electrode SUn. Apply. The voltage 0 (V) is also applied to the second data electrode 39.
  • the voltage Vi1 is applied to the scan electrodes SC1 to SCn after the voltage 0 (V) is applied, and an upward ramp waveform voltage (ramp voltage) that gradually increases from the voltage Vi1 to the voltage Vi2 is applied.
  • Voltage Vi1 is set to a voltage at which no discharge occurs in the discharge cell, and voltage Vi2 is set to a voltage higher than the voltage at which the initializing discharge is generated in the discharge cell regardless of the operation of the immediately preceding subfield.
  • a downward ramp waveform voltage (ramp voltage) that gently decreases from voltage Vi3 to negative voltage Vi4 is applied to scan electrode SC1 through scan electrode SCn.
  • Voltage Vi3 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn, and voltage Vi4 is set to a voltage exceeding the discharge start voltage.
  • While this ramp voltage is applied to scan electrode SC1 through scan electrode SCn, data between scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn, and scan electrode SC1 through scan electrode SCn and data of each discharge cell.
  • a weak initializing discharge is generated between the electrode D1 and the data electrode Dm. Then, the negative wall voltage on scan electrode SC1 through scan electrode SCn and the positive wall voltage on sustain electrode SU1 through sustain electrode SUn are weakened, and the positive wall voltage on data electrode D1 through data electrode Dm is The excess portion is discharged and adjusted to a wall voltage suitable for the address operation.
  • each of scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn, and scan electrode SC1 through scan electrode SCn and second data electrode 39 of the second discharge cell respectively. Weak initialization discharge occurs. Then, the positive wall voltage on the second data electrode 39 is weakened.
  • voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm
  • scan electrode SC1 through scan electrode SCn are applied.
  • a voltage of 0 (V) is applied to the second data electrode 39.
  • a negative scan pulse of voltage Va is applied to the scan electrode SC1 in the first row where the address operation is performed first, and the discharge cells to be emitted in the first row of the data electrodes D1 to Dm.
  • a positive address pulse of voltage Vd is applied to the data electrode Dk.
  • sustain electrode SU1 in a region intersecting data electrode Dk is induced by a discharge generated between data electrode Dk and scan electrode SC1. Discharge also occurs between scan electrode SC1 and scan electrode SC1.
  • address discharge is generated in the discharge cells (discharge cells to emit light) to which the scan pulse voltage Va and the address pulse voltage Vd are simultaneously applied.
  • a positive wall voltage is accumulated on scan electrode SC1
  • a negative wall voltage is accumulated on sustain electrode SU1
  • a negative wall voltage is also accumulated on data electrode Dk.
  • the scan pulse voltage Va is applied to the scan electrode SC2 in the second row
  • the address pulse voltage Vd is applied to the data electrode Dk corresponding to the discharge cell to emit light in the second row, and the discharge cell in the second row.
  • the write operation is performed.
  • a similar address operation is sequentially performed in the order of scan electrode SC3, scan electrode SC4,..., Scan electrode SCn until reaching the discharge cell in the n-th row, and the address period of subfield SF1 is completed.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the second data electrode 39. Then, voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn, and a positive sustain pulse of voltage Vs is applied to scan electrode SC1 through scan electrode SCn.
  • the voltage difference between the scan electrode SCi and the sustain electrode SUi is equal to the wall voltage on the scan electrode SCi and the wall voltage on the sustain electrode SUi. The difference between the above is added and the discharge start voltage is exceeded. Then, sustain discharge occurs between scan electrode SCi and sustain electrode SUi.
  • the phosphor layer 35 emits light due to the ultraviolet rays generated by the sustain discharge.
  • negative wall voltage is accumulated on scan electrode SCi
  • positive wall voltage is accumulated on sustain electrode SUi.
  • a positive wall voltage is also accumulated on the data electrode Dk.
  • the sustain discharge does not occur in the discharge cells in which the address discharge has not occurred in the address period, and the wall voltage at the end of the initialization operation is maintained.
  • sustain pulses of the number obtained by multiplying the luminance weight by a predetermined luminance multiple are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • the sustain discharges corresponding to the luminance weight are continuously generated in the discharge cells that have generated the address discharge in the address period, and the discharge cells emit light with the luminance corresponding to the luminance weight.
  • scan electrode SC1 to scan electrode are applied with voltage 0 (V) applied to sustain electrode SU1 through sustain electrode SUn, data electrode D1 through data electrode Dm, and second data electrode 39.
  • a ramp waveform voltage (ramp voltage) that gradually rises from voltage 0 (V) toward voltage Vr is applied to SCn.
  • subfield SF2 which is a selective initialization subfield
  • a ramp waveform voltage (ramp voltage) that gradually falls from a voltage (for example, voltage 0 (V)) lower than the discharge start voltage toward the negative voltage Vi4 is applied to scan electrode SC1 through scan electrode SCn.
  • Voltage Vi4 is set to a voltage exceeding the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn.
  • a weak initializing discharge is generated in a discharge cell that has generated a sustain discharge in the sustain period of the immediately preceding subfield (subfield SF1 in FIG. 3). To do.
  • the initializing discharge weakens the wall voltage on scan electrode SCi and sustain electrode SUi. Further, an excessive portion of the wall voltage accumulated on the data electrode Dk is discharged, and the wall voltage on the data electrode Dk is adjusted to a wall voltage suitable for the write operation.
  • the initializing operation in the subfield SF2 is a selective initializing operation in which the initializing discharge is selectively generated in the discharge cells that have performed the addressing operation in the address period of the immediately preceding subfield.
  • the same drive voltage waveform as that in the address period of the subfield SF1 is applied to each electrode. That is, the voltage 0 (V) is applied to the data electrodes D1 to Dm, the voltage Ve is applied to the sustain electrodes SU1 to SUn, and the voltage 0 (V) is applied to the second data electrode 39. Then, a scan pulse of voltage Va is sequentially applied to scan electrode SC1 through scan electrode SCn, and an address pulse of voltage Vd is applied to data electrode Dk corresponding to the discharge cell to emit light. Thus, an address operation for accumulating wall voltage on each electrode of the discharge cell to emit light is performed.
  • the same drive voltage waveform as that in the sustain period of the subfield SF1 is applied to each electrode except for the number of sustain pulses generated. That is, a voltage of 0 (V) is applied to the second data electrode 39, and a number of sustain pulses corresponding to the luminance weight are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • a sustain discharge is generated in the discharge cells that have generated an address discharge in the address period.
  • an upward ramp waveform voltage that gradually rises from voltage 0 (V) toward voltage Vr is applied to scan electrode SC1 through scan electrode SCn, and the positive wall voltage on data electrode Dk remains while scanning.
  • the wall voltage on electrode SCi and sustain electrode SUi is weakened.
  • each subfield after subfield SF3 In the initialization period and address period of each subfield after subfield SF3, the same drive voltage waveform as that in the initialization period and address period of subfield SF2 is applied to each electrode. In the sustain period of each subfield after subfield SF3, the drive voltage waveform similar to that of subfield SF2 is applied to each electrode except for the number of sustain pulses generated in the sustain period.
  • the gradient of the upward ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn in the initializing period of subfield SF1 is set to 1.5 (V / ⁇ sec).
  • the gradient of the downward ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn in each initialization period of subfield SF1 to subfield SF10 is set to ⁇ 1.5 (V / ⁇ sec), and at the end of the sustain period.
  • the gradient of the rising ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn is set to 10 (V / ⁇ sec).
  • the subfield configuration described above is merely an example in the present embodiment, and the present invention is not limited to this subfield configuration. It is desirable to optimally set the number of subfields constituting one field and the luminance weight of each subfield according to the characteristics of the panel and the specifications of the plasma display device.
  • FIG. 4A is a diagram showing a change in wall voltage of the first discharge cell of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 4A shows a voltage based on the scanning electrode 22 side.
  • a broken line indicates a voltage Vsup that is a voltage applied to the discharge cell from the outside.
  • the voltage Vsup is a difference voltage between the voltage applied to the data electrode 32 and the voltage applied to the scan electrode 22.
  • the thick solid line indicates the voltage Vcel.
  • the voltage Vcel is a voltage that is substantially applied between the data electrode 32 and the scan electrode 22 inside the discharge cell.
  • the thin solid line indicates the voltage Vwal.
  • the voltage Vwal is a difference voltage between the wall voltage accumulated in the data electrode 32 and the wall voltage accumulated in the scan electrode 22.
  • the discharge start voltage VFds is a discharge start voltage using the data electrode 32 as an anode and the scan electrode 22 as a cathode.
  • the discharge start voltage VFsd is a discharge start voltage using the data electrode 32 as a cathode and the scan electrode 22 as an anode. is there.
  • the discharge start voltage VFds is lower than the discharge start voltage VFsd.
  • the voltage Vcel applied substantially inside the discharge cell is the sum of the voltage Vsup applied from the outside and the voltage Vwal due to wall charges. Further, if the voltage Vcel is a voltage between the discharge start voltage VFds and the discharge start voltage VFsd, no discharge occurs in the discharge cell.
  • an upward ramp waveform voltage is applied to the scan electrode 22.
  • the voltage Vcel inside the discharge cell exceeds the discharge start voltage VFsd at time t1
  • a weak discharge is generated in the discharge cell.
  • the wall voltage Vwal that cancels the voltage Vsup is accumulated in the discharge cell, and the voltage Vcel inside the discharge cell maintains a voltage substantially equal to the discharge start voltage VFsd.
  • a downward ramp waveform voltage is applied to the scan electrode 22. Since the wall voltage Vwal is accumulated inside the discharge cell, the wall voltage Vwal is added to the voltage Vsup applied from the outside. When the voltage Vcel inside the discharge cell exceeds the electric start voltage VFds at time t2, a weak discharge is generated in the discharge cell. Then, the wall voltage Vwal that cancels the voltage Vsup is accumulated in the discharge cell, and the voltage Vcel inside the discharge cell maintains a voltage substantially equal to the discharge start voltage VFds.
  • FIG. 4B is a diagram showing a change in the wall voltage of the second discharge cell of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 4B also shows the voltage with reference to the scanning electrode 22 side as in FIG. 4A.
  • a broken line indicates a voltage Vsup ′ that is a voltage applied to the second discharge cell from the outside.
  • the voltage Vsup ′ is a difference voltage between the voltage applied to the data electrode 32 and the voltage applied to the scan electrode 22.
  • the thick solid line indicates the voltage Vcel ′.
  • the voltage Vcel ′ is a voltage that is substantially applied between the data electrode 32 and the scan electrode 22 in the second discharge cell.
  • the thin solid line indicates the voltage Vwal ′.
  • the voltage Vwal ′ is a difference voltage between the wall voltage stored in the second data electrode 39 and the wall voltage stored in the scan electrode 22.
  • the discharge start voltage VFds ′ is a discharge start voltage with the second data electrode 39 as an anode and the scan electrode 22 as a cathode
  • the discharge start voltage VFsd ′ is with the second data electrode 39 as a cathode and the scan electrode 22. Is the discharge start voltage with the anode as the anode.
  • an upward ramp waveform voltage is applied to the scan electrode 22.
  • the voltage Vcel 'inside the second discharge cell exceeds the discharge start voltage VFsd' at time t1 ', a weak discharge is generated in the second discharge cell.
  • the wall voltage Vwal ′ that cancels the voltage Vsup ′ applied from the outside is accumulated in the second discharge cell, and the voltage Vcel ′ inside the second discharge cell maintains a voltage substantially equal to the discharge start voltage VFsd ′.
  • the operation of the second discharge cell so far is substantially the same as the operation of the first discharge cell shown in FIG. 4A.
  • the wall voltage Vwal ' is added to the voltage Vsup' applied from the outside, and the voltage Vcel 'exceeds the power start voltage VFds' at time t3 earlier than time t2.
  • a weak discharge is generated in the second discharge cell.
  • a wall voltage Vwal ′ that cancels the voltage Vsup ′ applied from the outside is accumulated in the second discharge cell, and the voltage Vcel ′ inside the second discharge cell maintains a voltage substantially equal to the discharge start voltage VFds ′.
  • the scan pulse is applied to the scan electrode 22 without applying the positive voltage Vx to the second data electrode 39. Therefore, the voltage Vcel ′ inside the second discharge cell does not reach the discharge start voltage VFds ′. Accordingly, no discharge (erroneous discharge) occurs in the address period in the second discharge cell.
  • the down-slope waveform voltage is applied to the scan electrode 22 and the positive voltage Vx is applied to the second data electrode 39, so that the scan electrode 22 and the second electrode A positive discharge is generated between the data electrodes 39.
  • the voltage Vcel ′ inside the second discharge cell does not reach the discharge start voltage VFds ′ and the discharge start voltage VFsd ′ throughout the address period and the sustain period, so that the discharge (erroneous discharge) occurs in the second discharge cell. It does not occur and unnecessary light emission does not occur.
  • the voltage Vcel ′ inside the second discharge cell does not reach the discharge start voltage VFds ′. Set the drive voltage waveform. Thereby, in the second discharge cell, it is possible to prevent the address discharge from occurring during the address period.
  • the drive voltage waveform is set so that the voltage Vcel inside the discharge cell becomes substantially the discharge start voltage VFds. Thereby, in the first discharge cell, an address discharge can be generated in the address period.
  • the voltage obtained by subtracting the voltage applied to the first data electrode 32 from the voltage applied to the second data electrode 39 when applying the downward ramp waveform voltage to the scan electrode 22 is referred to as the first voltage V1.
  • a voltage obtained by subtracting the low-voltage side voltage of the address pulse applied to the first data electrode 32 from the voltage applied to the second data electrode 39 is defined as a second voltage V2.
  • the first voltage V1 is set higher than the second voltage V2 in at least one subfield.
  • FIG. 5 is a diagram schematically showing an example of a circuit block constituting the plasma display device 40 according to Embodiment 1 of the present invention.
  • the plasma display device 40 shown in the present embodiment includes a panel 10 and a drive circuit that drives the panel 10.
  • the drive circuit supplies power necessary for the image signal processing circuit 41, the data electrode drive circuit 42, the scan electrode drive circuit 43, the sustain electrode drive circuit 44, the timing generation circuit 45, the second data electrode drive circuit 49, and each circuit block.
  • a power supply circuit (not shown) for supplying is provided.
  • the image signal processing circuit 41 sets a gradation value for each discharge cell based on the input image signal. Then, the gradation value is converted into image data indicating lighting / non-lighting for each subfield (data corresponding to digital signals “1” and “0” corresponding to lighting / non-lighting). That is, the image signal processing circuit 41 converts the image signal for each field into image data indicating lighting / non-lighting for each subfield. Then, the image data is transmitted to the data electrode drive circuit 42.
  • the image signals input to the image signal processing circuit 41 are a red image signal, a green image signal, and a blue image signal.
  • the image signal processing circuit 41 applies R, R, to each discharge cell based on the image signal of each color.
  • Each gradation value of G and B is set.
  • an input image signal includes a luminance signal (Y signal) and a saturation signal (C signal, or RY signal and BY signal, or u signal and v signal, etc.).
  • a red image signal, a green image signal, and a blue image signal are calculated based on the luminance signal and the saturation signal, and then R, G, and B gradation values (represented by one field) are stored in each discharge cell. Tone value).
  • the R, G, and B gradation values set in each discharge cell are converted into image data indicating lighting / non-lighting for each subfield.
  • the timing generation circuit 45 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal and the vertical synchronization signal.
  • the generated timing signal is supplied to each circuit block (data electrode drive circuit 42, scan electrode drive circuit 43, sustain electrode drive circuit 44, second data electrode drive circuit 49, image signal processing circuit 41, etc.). .
  • Scan electrode drive circuit 43 includes an initialization waveform generation circuit, a sustain pulse generation circuit, and a scan pulse generation circuit (not shown in FIG. 5), and generates a drive voltage waveform based on a timing signal supplied from timing generation circuit 45. It is prepared and applied to each of scan electrode SC1 to scan electrode SCn.
  • the initialization waveform generation circuit generates an initialization waveform to be applied to scan electrode SC1 through scan electrode SCn during the initialization period based on the timing signal.
  • the sustain pulse generating circuit generates a sustain pulse to be applied to scan electrode SC1 through scan electrode SCn during the sustain period based on the timing signal.
  • the scan pulse generating circuit includes a plurality of scan electrode driving ICs (scan ICs), and generates scan pulses to be applied to scan electrode SC1 through scan electrode SCn during the address period based on the timing signal.
  • Sustain electrode drive circuit 44 includes a sustain pulse generation circuit and a circuit (not shown in FIG. 5) for generating voltage Ve, creates a drive voltage waveform based on the timing signal supplied from timing generation circuit 45, The voltage is applied to each of sustain electrode SU1 through sustain electrode SUn. In the sustain period, a sustain pulse is generated based on the timing signal and applied to sustain electrode SU1 through sustain electrode SUn.
  • the data electrode drive circuit 42 generates address pulses corresponding to the data electrodes D1 to Dm based on the image data of each color output from the image signal processing circuit 41 and the timing signal supplied from the timing generation circuit 45. . Then, the data electrode driving circuit 42 applies the address pulse to the data electrodes D1 to Dm during the address period.
  • the second data electrode drive circuit 49 applies the positive voltage Vx to the second data electrode 39 while the downward ramp waveform voltage is applied to the scan electrode 22 in the initialization period.
  • a voltage lower than the positive voltage Vx is applied to the second data electrode 39.
  • the voltage 0 (V) is applied to the second data electrode 39 as the voltage lower than the positive voltage Vx in the address period.
  • the voltage 0 (V) is applied to the second data electrode 39 even in the sustain period.
  • FIG. 6 is a circuit diagram schematically showing a configuration of a data electrode driving circuit 42 for driving the first data electrode 32 of the plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • the data electrode driving circuit 42 has switching elements Q91H1 to Q91Hm and switching elements Q91L1 to Q91Lm. Then, based on the image data (details of the image data are omitted in the drawing), the switching element Q91Lj is turned on to apply the voltage 0 (V) to the data electrode Dj and the switching element Q91Hj is turned on. A voltage Vd is applied to the electrode Dj.
  • FIG. 7 is a circuit diagram schematically showing a configuration of a second data electrode drive circuit 49 for driving the second data electrode 39 of the plasma display device 40 in the first exemplary embodiment of the present invention.
  • the second data electrode drive circuit 49 includes a switching element Q95, a diode D95, a resistor R95, and a resistor R96.
  • One terminal of the resistor R95 is connected to the power source of the voltage Vx, the other terminal is connected to the second data electrode 39 through the resistor R96, and the ground potential of the voltage 0 (V) through the switching element Q95. It is connected to the.
  • switching element Q95 When switching element Q95 is turned on, voltage 0 (V) is applied to second data electrode 39, and when switching element Q95 is turned off, voltage Vx is applied to second data electrode 39.
  • the resistor R96 is provided so that an excessive current does not flow through the switching element Q95, and the diode D95 is provided so that a reverse polarity voltage is not applied to the switching element Q95.
  • the resistor R95 is set to 22 (k ⁇ ), and the resistor R96 is set to 1 (k ⁇ ).
  • these values are desirably set optimally according to the specifications of the panel 10 and the specifications of the switching element Q95.
  • Embodiment 2 describes an example in which a positive voltage Vx higher than a voltage applied to the first data electrode 32 is applied to the second data electrode 39 in the initialization period of one subfield.
  • the panel 10 is driven while performing the forced initializing operation in all the discharge cells in the initializing period of the subfield SF1, but in the plasma display device in the second exemplary embodiment, each In the discharge cell, the panel 10 is driven while performing a forced initialization operation at a rate of once in a plurality of fields. Therefore, in the plasma display device in the second embodiment, discharge cells that perform the forced initialization operation and discharge cells that do not perform the forced initialization operation coexist in the initialization period of subfield SF1.
  • FIG. 8 is a diagram schematically showing drive voltage waveforms applied to the respective electrodes of the panel used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 8 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SC2 that performs the address operation second in the address period, sustain electrode SU1 to sustain electrode SUn, data electrode D1 to data electrode Dm, The drive voltage waveform applied to each of the two data electrodes 39 is shown.
  • FIG. 8 shows driving voltage waveforms in three subfields of subfield SF1, subfield SF2, and subfield SF3.
  • FIG. 8 shows an example in which the forced initialization operation is performed in the discharge cell having the scan electrode SC1, and the forced initialization operation is not performed in the discharge cell having the scan electrode SC2.
  • the scan electrode 22 of the discharge cell performing the forced initialization operation is included in the scan electrode 22 of the second discharge cell in the same row as the discharge cell performing the forced initialization operation in the initialization period. Apply the same drive voltage waveform as. Further, the same drive voltage waveform as that of the scan electrode 22 of the discharge cell not subjected to the forced initialization operation is applied to the scan electrode 22 of the second discharge cell in the same row as the discharge cell not subjected to the forced initialization operation.
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm, and voltage 0 (V) is also applied to sustain electrode SU1 through sustain electrode SUn.
  • the voltage 0 (V) is also applied to the second data electrode 39.
  • the voltage Vi1 is applied to the scan electrode SC1 that performs the forced initializing operation after the voltage 0 (V) is applied, and an upward ramp waveform voltage (ramp voltage) that gradually increases from the voltage Vi1 to the voltage Vi2 is applied.
  • Voltage Vi1 is set to a voltage at which no discharge occurs in the discharge cell
  • voltage Vi2 is set to a voltage higher than the voltage at which the initializing discharge is generated in the discharge cell regardless of the operation of the immediately preceding subfield.
  • a weak initializing discharge is generated between the scan electrode SC1 and the sustain electrode SU1 of the second discharge cell on the scan electrode SC1 and between the scan electrode SC1 and the second data electrode 39, respectively. Then, a positive wall voltage is accumulated on the second data electrode 39.
  • the scan waveform SC2 that does not perform the forced initialization operation is not applied with the voltage Vi1, but is applied with an upward ramp waveform voltage that gradually increases from the voltage 0 (V) toward the voltage Vi5.
  • the voltage Vi5 is set to a voltage that does not cause discharge. Therefore, no discharge occurs in the discharge cells on scan electrode SC2.
  • a downward ramp waveform voltage (ramp voltage) that gently decreases from voltage Vi3 to negative voltage Vi4 is applied to scan electrode SC1 through scan electrode SCn.
  • Voltage Vi3 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn, and voltage Vi4 is set to a voltage exceeding the discharge start voltage.
  • the negative wall voltage on the scan electrode 22 and the positive wall voltage on the sustain electrode 23 are weakened, and the positive wall voltage on the data electrodes D1 to Dm is reduced.
  • the wall voltage is adjusted to a wall voltage suitable for an address operation by discharging an excessive portion. Furthermore, priming that shortens the discharge delay time of the address discharge also occurs.
  • a weak initializing discharge is also generated in the second discharge cell that has generated a weak initializing discharge in the first half of the initializing period of the subfield SF1, and the scan electrode 22 of the second discharge cell is maintained and maintained.
  • the wall voltage on the electrode 23 is weakened.
  • the initialization operation in the initialization period of the subfield SF1 is completed.
  • the discharge cells that perform the forced initialization operation and the discharge cells that perform the selective initialization operation coexist in the initialization period of subfield SF1.
  • subfield SF2 which is a selective initialization subfield
  • a positive voltage Vg is applied to the data electrodes D1 to Dm, and a positive voltage Vx is applied to the second data electrode 39.
  • a voltage Vh higher than voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn.
  • a ramp waveform voltage (ramp voltage) that gently falls from voltage (for example, voltage 0 (V)) lower than the discharge start voltage toward voltage Vi6 is applied to scan electrode SC1 through scan electrode SCn.
  • the voltage Vi6 is set to a voltage comparable to the voltage obtained by adding the voltage Vi4 and the voltage Vg.
  • a weak initializing discharge is generated in a discharge cell that has generated a sustain discharge in the sustain period of the immediately preceding subfield (subfield SF1 in FIG. 8). To do.
  • the initializing discharge weakens the wall voltage on scan electrode SCi and sustain electrode SUi. Further, an excessive portion of the wall voltage accumulated on the data electrode Dk is discharged, and the wall voltage on the data electrode Dk is adjusted to a wall voltage suitable for the write operation.
  • the same drive voltage waveform as that in the address period of the subfield SF1 is applied to each electrode.
  • the same drive voltage waveform as that in the sustain period of subfield SF1 is applied to each electrode, except for the number of sustain pulses.
  • each subfield after subfield SF3 the same drive voltage waveform as in subfield SF2 is applied to each electrode except for the number of sustain pulses generated in the sustain period.
  • drive voltage waveforms applied to data electrode D1 to data electrode Dm shown in FIG. 8 can be generated using data electrode drive circuit 42 shown in FIG. If the voltage Vg and the voltage Vd are different from each other, for example, the data electrode driving circuit 42 shown in FIG. 6 is switched between the power source for generating the voltage Vg and the voltage Vg and the voltage Vd to switch the switching element Q91H1.
  • the data electrode driving circuit 42 shown in FIG. 6 is switched between the power source for generating the voltage Vg and the voltage Vg and the voltage Vd to switch the switching element Q91H1.
  • a pulse of voltage Vh can be generated using a circuit for generating a sustain pulse provided in sustain electrode drive circuit 44. Therefore, using sustain electrode drive circuit 44, Drive voltage waveforms applied to sustain electrode SU1 through sustain electrode SUn shown in FIG. 8 can be generated.
  • each voltage value, gradient, and the like are preferably set optimally based on the discharge characteristics of the panel and the specifications of the plasma display device.
  • the scan electrode 22 for performing the forced initialization operation is set based on the following rules.
  • the scan electrode 22 that performs the forced initialization operation is also referred to as a “specific scan electrode”.
  • N is a natural number
  • the N scanning electrodes 22 arranged in succession are set as one scanning electrode group.
  • rules 1 and 2 are defined as follows.
  • FIG. 9 is a diagram illustrating an example of a generation pattern of the forced initialization operation and the selective initialization operation according to the second embodiment of the present invention.
  • the horizontal axis represents the field
  • the vertical axis represents the scanning electrode 22.
  • the scan electrode SCi performs a forced initialization operation in one field in each field group. That is, the scan electrode SCi performs a forced initialization operation once for each field group.
  • the other scanning electrodes 22 (Rule 1).
  • the scan electrodes 22 that perform the forced initializing operation are dispersed in each field, so that flicker (a phenomenon in which the screen appears to flicker) is compared with the case where the scan electrodes 22 that perform the forced initializing operation are concentrated in one field. Can be reduced.
  • scan electrode SCi performs a forced initialization operation in field Fj, and scan electrode SCi-1 and scan electrode SCi + 1 adjacent to scan electrode SCi are forced in field Fj and the next field Fj + 1. Does not perform initialization. The same applies to the other scan electrodes 22 (Rule 3).
  • the positive voltage Vx is applied to the second data electrode 39 when the downward ramp waveform voltage is applied to the scan electrode 22 in the initialization period of the subfield SF1.
  • a voltage 0 (V) equal to the low-voltage side voltage of the write pulse is applied to the first data electrode 32.
  • Vx is applied to second data electrode 39 and the first data A voltage Vd equal to the high-voltage side voltage of the write pulse is applied to the electrode 32.
  • the “first voltage V1” is set higher than the “second voltage V2”.
  • the voltage Vcel ′ inside the second discharge cell does not reach the discharge start voltage VFds ′ and the discharge start voltage VFsd ′ throughout the address period and the sustain period, so that the discharge (erroneous discharge) occurs in the second discharge cell. It does not occur and unnecessary light emission does not occur.
  • the driving voltage is applied only once in one subfield, with the downward ramp waveform voltage applied to the scan electrode 22.
  • An example of the waveform is shown.
  • the present invention is not limited to this drive voltage waveform.
  • FIG. 10 is a diagram schematically showing another example of a drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 10 shows an example of a drive voltage waveform in which a descending ramp waveform voltage is applied to the scan electrode 22 a plurality of times in one subfield.
  • scan electrode SC1 that performs the address operation first in the address period
  • scan electrode SC2 that performs the address operation second in the address period
  • sustain electrode SU1 to sustain electrode SUn data electrode D1 to data electrode Dm
  • 4 shows driving voltage waveforms applied to the second data electrode 39 and the second data electrode 39, respectively.
  • FIG. 10 shows driving voltage waveforms in three subfields of subfield SF1, subfield SF2, and subfield SF3.
  • each time the downward ramp waveform voltage is applied to the scan electrode 22 in one subfield A positive voltage Vx may be applied to the second data electrode 39 and a voltage 0 (V) equal to the low voltage of the write pulse may be applied to the first data electrode 32.
  • the second data electrode 39 is applied to the second data electrode 39 at any of a plurality of times when the down-slope waveform voltage is applied to the scan electrode 22.
  • a positive voltage Vx may be applied and a voltage 0 (V) equal to the low-voltage side voltage of the write pulse may be applied to the first data electrode 32. Note that this drive voltage waveform example is not shown.
  • the period during which the downward ramp waveform voltage is applied to the scan electrode 22 is neither an address operation nor a sustain operation. Therefore, even if such a period is dispersed multiple times within one subfield, each is substantially divided. You can think of it as the initialization period.
  • the panel 10 shown in FIG. 1 does not have the phosphor layer 35 on the dielectric layer 33 covering the second data electrode 39 and on the side surfaces of the partition wall 34.
  • the phosphor layer 35 has a function of inhibiting discharge.
  • the second discharge cell without the phosphor layer 35 has a lower discharge start voltage than the first discharge cell with the phosphor layer 35. Therefore, the second discharge cell is more likely to generate a discharge (erroneous discharge) than the first discharge cell.
  • the panel driving method according to the present invention can obtain a higher effect in preventing such erroneous discharge from occurring in the second discharge cells even in such a panel 10.
  • the drive voltage waveforms shown in FIGS. 3, 8, and 10 are merely examples in the embodiment of the present invention, and the present invention is not limited to these drive voltage waveforms.
  • the circuit configurations shown in FIGS. 6 and 7 are merely examples in the embodiment of the present invention, and the present invention is not limited to these circuit configurations.
  • the number of subfields constituting one field is not limited to the above number.
  • the number of gradations that can be displayed on the panel 10 can be increased by increasing the number of subfields to more than 10.
  • the number of fields generated per second can be increased.
  • each circuit block shown in the embodiment of the present invention may be configured as an electric circuit that performs each operation shown in the embodiment, or a microcomputer that is programmed to perform the same operation. May be used.
  • one pixel is constituted by discharge cells of three colors of red, green, and blue.
  • a panel in which one pixel is constituted by discharge cells of four colors or more has been described.
  • the specific numerical values shown in the embodiment of the present invention are set based on the characteristics of the panel 10 having a screen size of 50 inches and the number of display electrode pairs 24 of 1024. It is just an example. The present invention is not limited to these numerical values, and each numerical value is desirably set optimally in accordance with the characteristics of the panel and the specifications of the plasma display device. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained. Also, the number of subfields constituting one field, the luminance weight of each subfield, etc. are not limited to the values shown in the embodiment of the present invention, and the subfield configuration is based on the image signal or the like. It may be configured to switch.
  • the present invention can prevent erroneous discharge from occurring in the second discharge cell and prevent deterioration in image display quality due to light emission of the second discharge cell, as a panel driving method and a plasma display device. Useful.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

 プラズマディスプレイ装置において、第2の放電セルに誤放電が発生するのを防止し、画像表示品質の低下を防止する。そのために、第1のデータ電極と、第1のデータ電極が複数配置された領域の外側の領域に第1のデータ電極と平行に配置された第2のデータ電極とを有するプラズマディスプレイパネルを駆動する際に、初期化期間において走査電極に下り傾斜波形電圧を印加する際に第2のデータ電極に印加する電圧から第1のデータ電極に印加する電圧を減じた電圧を第1の電圧とし、書込み期間において第2のデータ電極に印加する電圧から第1のデータ電極に印加する書込みパルスの低圧側電圧を減じた電圧を第2の電圧とするとき、少なくとも1つのサブフィールドで第1の電圧を第2の電圧よりも高い電圧に設定する。

Description

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
 本発明は、交流面放電型のプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。
 プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板は、1対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。
 背面基板は、背面側のガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。
 そして、表示電極対とデータ電極とが立体交差するように、前面基板と背面基板とを対向配置して密封する。密封された内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスを封入し、表示電極対とデータ電極とが対向する部分に放電セルを形成する。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生し、この紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起発光してカラーの画像表示を行う。
 パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光にすることにより階調表示を行う。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
 初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する。
 書込み期間では、走査電極に走査パルスを順次印加するとともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加して、発光を行うべき放電セルに書込み放電を発生する。
 維持期間では、サブフィールド毎に定められた輝度重みにもとづく数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。これにより、書込み放電を発生した放電セルを、輝度重みに応じた輝度で発光させる。このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示領域に画像を表示する。
 ところで、このような構成のパネルにおいては、パネルの製造時において、パネルを焼成するときに、わずかではあるが隔壁が縮小する。そのため、パネルの周辺部では、パネルの焼成時に、パネルの内側に向かう張力が発生し、パネルの周辺部における放電セルの隔壁に変形が生じやすい。そして、データ電極の配列方向に関して両端にある領域では、放電セルの変形が生じたときに、放電特性にばらつきが発生しやすく、その結果、輝度ムラや誤放電を生じやすい。
 そのため、一般的には、パネルの周辺部、特にデータ電極の配列方向に関して両端にある領域に形成された放電セルは画像表示に用いない。
 以下、画像の表示に用いないパネル周辺部の領域を「非表示領域」と呼称し、画像の表示に用いるパネルの領域を「表示領域」と呼称する。
 また、画像表示に用いる放電セルを「第1の放電セル」または単に「放電セル」と呼称し、「非表示領域」にある放電セルを「第2の放電セル」と呼称する。
 また、第1の放電セルを形成するデータ電極を「第1のデータ電極」または単に「データ電極」と呼称し、第2の放電セルを形成するデータ電極を「第2のデータ電極」と呼称する。
 したがって、「非表示領域」は「表示領域」の外側、すなわちパネル10の周辺領域に形成され、「第2の放電セル」の数は「第1の放電セル」の数と比較して少ない。
 そして、プラズマディスプレイ装置における画像表示品質の点において、「非表示領域」にある第2の放電セルは発光しないことが望ましい。
 そこで、第2の放電セルが発光しないように、いくつかの第2のデータ電極を電気的に互いに接続し、コンデンサを介して接地するとともに、コンデンサに並列に抵抗を接続したプラズマディスプレイ装置が開示されている(例えば、特許文献1参照)。
 近年では、パネルの高精細化および大画面化が進み、放電開始電圧が上昇する傾向にある。そのような、高精細化および大画面化したパネルでは、従来の駆動電圧より高い電圧を各電極に印加して放電を制御している。
 また、パネルの高輝度化、および表示画像の高コントラスト化のために、駆動電圧波形が高速化しかつ複雑化してきている。
 一方、パネルの製造上の問題として、パネル周辺部の誘電体層の膜厚が薄くなる傾向がある。そのため、パネル周辺部では、誘電体層での電圧降下が小さくなりやすく、第2の放電セルに大きな電圧が印加されやすい。
 また、第2の放電セルには蛍光体層を形成しないことが多い。これは、第2の放電セルに誤放電が発生したときに、不要な発光が生じるのを防止するためである。しかし、蛍光体層には、放電を阻害する働きがある。そのため、蛍光体層がない第2の放電セルでは、蛍光体層がある第1の放電セルと比較して、放電開始電圧が低下する。
 さらには、上述したように、パネルの周辺部における放電セルの隔壁には変形が生じやすい。そして、パネル周辺部の隔壁に隙間が発生すると、隣接セルの放電の影響を受けやすくなる。
 これらのことから、第2の放電セルは第1の放電セルに比べて放電が発生しやすくなってきており、特許文献1に記載された技術では、第2の放電セルに生じる放電を抑えることが困難になってきている。
 そして、第2の放電セルに誤放電が発生して第2の放電セルが発光すると、画像表示品質が低下する。
特開2005-91555号公報
 本発明は、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、互いに平行に配置された走査電極および維持電極と、走査電極と立体交差する方向に配置された第1のデータ電極と、第1のデータ電極が複数配置された領域の外側の領域に第1のデータ電極と平行に配置された第2のデータ電極とを有するパネルを駆動するパネルの駆動方法である。この駆動方法では、初期化期間において走査電極に下り傾斜波形電圧を印加する際に第2のデータ電極に印加する電圧から第1のデータ電極に印加する電圧を減じた電圧を第1の電圧とし、書込み期間において第2のデータ電極に印加する電圧から第1の電極に印加する書込みパルスの低圧側電圧を減じた電圧を第2の電圧とするとき、少なくとも1つのサブフィールドで第1の電圧を第2の電圧よりも高い電圧に設定する。
 これにより、プラズマディスプレイ装置において、第2の放電セルに誤放電が発生するのを防止し、第2の放電セルの発光による画像表示品質の低下を防止することができる。
 また、本発明のパネルの駆動方法においては、少なくとも1つのサブフィールドの初期化期間においては、走査電極に下り傾斜波形電圧を印加する際に、第2のデータ電極に正極性の電圧を印加するとともに第1のデータ電極に書込みパルスの低圧側電圧と等しい電圧を印加し、他のサブフィールドの初期化期間においては、走査電極に下り傾斜波形電圧を印加する際に、第2のデータ電極に正極性の電圧を印加するととも第1のデータ電極に正極性の電圧を印加してもよい。
 また、本発明は、互いに平行に配置された走査電極および維持電極と、走査電極と立体交差する方向に配置された第1のデータ電極と、第1のデータ電極が複数配置された領域の外側の領域に第1のデータ電極と平行に配置された第2のデータ電極とを有するパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて1つのフィールドを構成するとともに駆動電圧波形を発生してパネルの各電極に印加する駆動回路とを備えたプラズマディスプレイ装置である。このプラズマディスプレイ装置において、駆動回路は、初期化期間において走査電極に下り傾斜波形電圧を印加する際に第2のデータ電極に印加する電圧から第1のデータ電極に印加する電圧を減じた電圧を第1の電圧とし、書込み期間において第2のデータ電極に印加する電圧から第1のデータ電極に印加する書込みパルスの低圧側電圧を減じた電圧を第2の電圧とするとき、少なくとも1つのサブフィールドで第1の電圧を第2の電圧よりも高い電圧に設定する。
 この構成により、プラズマディスプレイ装置において、第2の放電セルに誤放電が発生するのを防止し、第2の放電セルの発光による画像表示品質の低下を防止することができる。
図1は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図である。 図2は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの電極配列図である。 図3は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形を概略的に示す図である。 図4Aは、本発明の実施の形態1におけるプラズマディスプレイ装置の第1の放電セルの壁電圧の変化を示す図である。 図4Bは、本発明の実施の形態1におけるプラズマディスプレイ装置の第2の放電セルの壁電圧の変化を示す図である。 図5は、本発明の実施の形態1におけるプラズマディスプレイ装置を構成する回路ブロックの一例を概略的に示す図である。 図6は、本発明の実施の形態1におけるプラズマディスプレイ装置の第1のデータ電極を駆動するデータ電極駆動回路の構成を概略的に示す回路図である。 図7は、本発明の実施の形態1におけるプラズマディスプレイ装置の第2のデータ電極を駆動する第2のデータ電極駆動回路の構成を概略的に示す回路図である。 図8は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形を概略的に示す図である。 図9は、本発明の実施の形態2における強制初期化動作と選択初期化動作の発生パターンの一例を示す図である。 図10は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形の他の例を概略的に示す図である。
 以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
 (実施の形態1)
 図1は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の構造を示す分解斜視図である。ガラス製の前面基板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして、走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。
 この保護層26は、放電セルにおける放電開始電圧を下げ放電を発生しやすくするために、ネオン(Ne)とキセノン(Xe)の混合ガスを封入した場合に電子放出性能が高く耐久性に優れた酸化マグネシウム(MgO)を主成分とする材料で形成されている。
 背面基板31上には、表示領域に第1のデータ電極32が複数形成され、第1のデータ電極32が複数配置された領域の外側(パネル10の端部側)の領域である非表示領域に第1のデータ電極32と平行に第2のデータ電極39が複数形成されている。そして第1のデータ電極32と第2のデータ電極39とを覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色(R)に発光する蛍光体層35R、緑色(G)に発光する蛍光体層35G、および青色(B)に発光する蛍光体層35Bが設けられている。以下、蛍光体層35R、蛍光体層35G、蛍光体層35Bをまとめて蛍光体層35と記す。
 これら前面基板21と背面基板31とを、微小な放電空間を挟んで表示電極対24と第1のデータ電極32とが立体交差するように対向配置する。そして、その外周部をガラスフリット等の封着材によって封着する。そして、その内部の放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。
 放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24と第1のデータ電極32とが交差する部分に第1の放電セルが形成されている。
 そして、これらの第1の放電セルで放電を発生し、第1の放電セルの蛍光体層35を発光(第1の放電セルを点灯)することにより、パネル10にカラーの画像を表示する。
 なお、パネル10においては、表示電極対24が延伸する方向に配列された連続する3つの放電セルで1つの画素を構成する。この3つの放電セルとは、蛍光体層35Rを有し赤色(R)に発光する放電セル(赤の放電セル)と、蛍光体層35Gを有し緑色(G)に発光する放電セル(緑の放電セル)と、蛍光体層35Bを有し青色(B)に発光する放電セル(青の放電セル)である。
 なお、図1には、第2のデータ電極39がパネル10に3本形成されている例を示しているが、本発明は何ら第2のデータ電極39の数を3本に限定するものではない。
 なお、図1のパネル10には、第2のデータ電極39を覆う誘電体層33上および隔壁34の側面に蛍光体層35を設けない例を示している。しかし、本発明は何らこの構成に限定されるものではなく、この領域に蛍光体層35を設けてもよい。ただし、この領域は非表示領域であるので、蛍光体層35を設けない方が望ましい。
 なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
 図2は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の電極配列図である。パネル10の表示領域には、水平方向(行方向)に延長されたn本の走査電極SC1~走査電極SCn(図1の走査電極22)およびn本の維持電極SU1~維持電極SUn(図1の維持電極23)が配列され、垂直方向(列方向)に延長されたm本の第1のデータ電極D1~第1のデータ電極Dm(図1の第1のデータ電極32)が配列されている。
 そして、1対の走査電極SCi(i=1~n)および維持電極SUiと1つの第1のデータ電極Dj(j=1~m)とが交差した部分に第1の放電セルが形成される。すなわち、1対の表示電極対24上には、m個の第1の放電セルが形成され、m/3個の画素が形成される。そして、第1の放電セルは放電空間内にm×n個形成され、m×n個の第1の放電セルが形成された領域がパネル10の表示領域となる。例えば、画素数が1920×1080個のパネルでは、m=1920×3となり、n=1080となる。
 また、パネル10の左右の周辺の非表示領域には、それぞれ第2のデータ電極39を有する第2の放電セルが複数形成されている。なお、図2には、第2のデータ電極39を、パネル10の左右の周辺の非表示領域にそれぞれ2本ずつ設けた例を示している。
 以下、第1の放電セルを単に「放電セル」と呼称し、第1のデータ電極を単に「データ電極」と呼称する。
 次に、パネル10を駆動するための駆動電圧波形とその動作の概要について説明する。
 本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によってパネル10を駆動する。サブフィールド法では、1フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定する。したがって、各フィールドはそれぞれ複数のサブフィールドを有する。そして、サブフィールド毎に各放電セルの発光・非発光を制御することによりパネル10に画像を表示する。
 それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
 初期化期間では、放電セルに初期化放電を発生し、続く書込み期間における書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。
 初期化動作には、直前のサブフィールドの動作にかかわらず放電セルに強制的に初期化放電を発生する強制初期化動作と、直前のサブフィールドの書込み期間で書込み放電を発生し維持期間で維持放電を発生した放電セルだけに選択的に初期化放電を発生する選択初期化動作とがある。強制初期化動作では上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を走査電極22に印加し、画像表示領域内の全ての放電セルに初期化放電を発生する。以下、強制初期化動作を行う初期化期間を「強制初期化期間」と記し、選択初期化動作を行う初期化期間を「選択初期化期間」と記す。
 書込み期間では、走査電極22に走査パルスを印加するとともにデータ電極32に選択的に書込みパルスを印加し、発光するべき放電セルに選択的に書込み放電を発生する。そして、続く維持期間で維持放電を発生するための壁電荷をその放電セル内に形成する書込み動作を行う。
 維持期間では、それぞれのサブフィールドに設定された輝度重みに所定の比例定数を乗じた数の維持パルスを走査電極22および維持電極23に交互に印加し、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する維持動作を行う。この比例定数が輝度倍数である。
 輝度重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生する。そのため、例えば、輝度重み「8」のサブフィールドは、輝度重み「1」のサブフィールドの約8倍の輝度で発光し、輝度重み「2」のサブフィールドの約4倍の輝度で発光する。
 また、例えば、輝度倍数が2倍のとき、輝度重み「2」のサブフィールドの維持期間では、走査電極22と維持電極23とにそれぞれ4回ずつ維持パルスを印加する。そのため、その維持期間で発生する維持パルスの数は8となる。
 こうして、画像信号に応じた組合せでサブフィールド毎に各放電セルの発光・非発光を制御して各サブフィールドを選択的に発光することにより、様々な階調値を各放電セルに表示し、パネル10に画像を表示することができる。
 なお、本実施の形態では、1フィールドを10のサブフィールド(サブフィールドSF1、サブフィールドSF2、・・・、サブフィールドSF10)で構成し、サブフィールドSF1からサブフィールドSF10の各サブフィールドはそれぞれ(1、2、3、6、11、18、30、44、60、80)の輝度重みを有する例を説明する。
 そして、複数のサブフィールドのうち、1つのサブフィールドの初期化期間においては強制初期化動作を行い、他のサブフィールドの初期化期間においては、選択初期化動作を行うものとする。以下、強制初期化期間を有するサブフィールドを「強制初期化サブフィールド」と記し、選択初期化期間を有するサブフィールドを「選択初期化サブフィールド」と記す。
 本実施の形態では、各フィールドの最初のサブフィールド(サブフィールドSF1)を強制初期化サブフィールドとし、他のサブフィールド(サブフィールドSF2からサブフィールドSF10)は選択初期化サブフィールドとする。
 これにより、少なくとも1フィールドに1回は全ての放電セルで初期化放電を発生するので、強制初期化動作以降の書込み動作を安定化することができる。また、画像の表示に関係のない発光はサブフィールドSF1における強制初期化動作の放電にともなう発光のみとなる。したがって、維持放電を発生しない黒を表示する領域の輝度である黒輝度は強制初期化動作における微弱発光だけとなり、パネル10にコントラストの高い画像を表示することが可能となる。
 しかし、本発明は1フィールドを構成するサブフィールドの数や各サブフィールドの輝度重みが上述した数値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換えてもよい。
 図3は、本発明の実施の形態1におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する駆動電圧波形を概略的に示す図である。図3には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において最後に書込み動作を行う走査電極SCn(例えば、走査電極SC1080)、維持電極SU1~維持電極SUn、データ電極D1~データ電極Dm、および第2のデータ電極39のそれぞれに印加する駆動電圧波形を示す。また、以下における走査電極SCi、維持電極SUi、データ電極Dkは、各電極の中から画像データ(サブフィールド毎の発光・非発光を示すデータ)にもとづき選択された電極を表す。
 また、図3には、サブフィールドSF1、サブフィールドSF2、サブフィールドSF3の3つのサブフィールドの駆動電圧波形を示す。サブフィールドSF1は強制初期化動作を行うサブフィールドであり、サブフィールドSF2、サブフィールドSF3は選択初期化動作を行うサブフィールドである。したがって、サブフィールドSF1と、サブフィールドSF2およびサブフィールドSF3とでは、初期化期間に走査電極22に印加する駆動電圧の波形形状が異なる。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外はサブフィールドSF2、サブフィールドSF3の駆動電圧波形とほぼ同様である。
 まず、強制初期化サブフィールドであるサブフィールドSF1について説明する。
 強制初期化動作を行うサブフィールドSF1の初期化期間の前半部では、データ電極D1~データ電極Dmに電圧0(V)を印加し、維持電極SU1~維持電極SUnにも電圧0(V)を印加する。また、第2のデータ電極39にも電圧0(V)を印加する。
 走査電極SC1~走査電極SCnには、電圧0(V)を印加した後に電圧Vi1を印加し、電圧Vi1から電圧Vi2に向かって緩やかに上昇する上り傾斜波形電圧(ランプ電圧)を印加する。電圧Vi1は、放電セルに放電が発生しない電圧に設定し、電圧Vi2は、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する電圧よりも高い電圧に設定する。
 このランプ電圧が上昇する間に、各放電セルの走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとの間、および走査電極SC1~走査電極SCnとデータ電極D1~データ電極Dmとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極SC1~走査電極SCn上に負極性の壁電圧が蓄積され、データ電極D1~データ電極Dm上および維持電極SU1~維持電極SUn上には正極性の壁電圧が蓄積される。この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
 また、このとき、第2の放電セルにおいて、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとの間、および走査電極SC1~走査電極SCnと第2のデータ電極39との間でそれぞれ微弱な初期化放電が発生する。そして、第2のデータ電極39上に正極性の壁電圧が蓄積する。この詳細については後述する。
 サブフィールドSF1の初期化期間の後半部では、維持電極SU1~維持電極SUnには正極性の電圧Veを印加し、データ電極D1~データ電極Dmには電圧0(V)を印加する。このとき、第2のデータ電極39には正極性の電圧Vxを印加する。
 走査電極SC1~走査電極SCnには、電圧Vi3から負極性の電圧Vi4に向かって緩やかに下降する下り傾斜波形電圧(ランプ電圧)を印加する。電圧Vi3は、維持電極SU1~維持電極SUnに対して放電開始電圧未満となる電圧に設定し、電圧Vi4は放電開始電圧を超える電圧に設定する。
 このランプ電圧を走査電極SC1~走査電極SCnに印加する間に、各放電セルの走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとの間、および走査電極SC1~走査電極SCnとデータ電極D1~データ電極Dmとの間に、それぞれ微弱な初期化放電が発生する。そして、走査電極SC1~走査電極SCn上の負極性の壁電圧および維持電極SU1~維持電極SUn上の正極性の壁電圧が弱められ、データ電極D1~データ電極Dm上の正極性の壁電圧は、過剰な部分が放電され、書込み動作に適した壁電圧に調整される。
 また、このとき、第2の放電セルの走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとの間、および走査電極SC1~走査電極SCnと第2のデータ電極39との間でそれぞれ微弱な初期化放電が発生する。そして第2のデータ電極39上の正極性の壁電圧が弱められる。
 以上により、サブフィールドSF1の初期化期間における強制初期化動作が終了し、全ての放電セルにおいて、続く書込み動作に必要な壁電荷が各電極上に形成される。
 続くサブフィールドSF1の書込み期間では、維持電極SU1~維持電極SUnには電圧Veを印加し、データ電極D1~データ電極Dmには電圧0(V)を印加し、走査電極SC1~走査電極SCnには電圧Vcを印加する。このとき第2のデータ電極39には電圧0(V)を印加する。
 次に、最初に書込み動作を行う1行目の走査電極SC1に電圧Vaの負極性の走査パルスを印加するとともに、データ電極D1~データ電極Dmのうちの1行目において発光するべき放電セルのデータ電極Dkに電圧Vdの正極性の書込みパルスを印加する。
 書込みパルス電圧Vdを印加したデータ電極Dkと走査パルス電圧Vaを印加した走査電極SC1との交差部にある放電セルでは、データ電極Dkと走査電極SC1との間に放電が発生する。
 また、維持電極SU1~維持電極SUnに電圧Veを印加しているため、データ電極Dkと走査電極SC1との間に発生する放電に誘発されて、データ電極Dkと交差する領域にある維持電極SU1と走査電極SC1との間にも放電が発生する。こうして、走査パルス電圧Vaと書込みパルス電圧Vdとが同時に印加された放電セル(発光するべき放電セル)に書込み放電が発生する。そして、走査電極SC1上に正極性の壁電圧が蓄積され、維持電極SU1上に負極性の壁電圧が蓄積され、データ電極Dk上にも負極性の壁電圧が蓄積される。
 このようにして、1行目の放電セルにおける書込み動作が終了する。なお、書込みパルス電圧Vdを印加しなかった放電セルでは、書込み放電は発生しない。
 次に、2行目の走査電極SC2に走査パルス電圧Vaを印加するとともに、2行目に発光するべき放電セルに対応するデータ電極Dkに書込みパルス電圧Vdを印加し、2行目の放電セルにおける書込み動作を行う。
 同様の書込み動作を、走査電極SC3、走査電極SC4、・・・、走査電極SCnという順番で、n行目の放電セルに至るまで順次行い、サブフィールドSF1の書込み期間が終了する。
 この書込み期間において、第2の放電セルに放電(誤放電)は発生しない。
 続くサブフィールドSF1の維持期間では、データ電極D1~データDmに電圧0(V)を印加し、第2のデータ電極39にも電圧0(V)を印加する。そして、維持電極SU1~維持電極SUnに電圧0(V)を印加するとともに、走査電極SC1~走査電極SCnに電圧Vsの正極性の維持パルスを印加する。
 この維持パルス電圧Vsの印加により、書込み放電を発生した放電セルでは、走査電極SCiと維持電極SUiとの電圧差は、電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差を加算したものとなり放電開始電圧を超える。そして、走査電極SCiと維持電極SUiとの間に維持放電が発生する。
 維持放電が発生した放電セルでは、この維持放電により発生した紫外線により蛍光体層35が発光する。また、この放電により、走査電極SCi上に負極性の壁電圧が蓄積され、維持電極SUi上に正極性の壁電圧が蓄積される。さらに、データ電極Dk上にも正極性の壁電圧が蓄積される。ただし、書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化動作の終了時における壁電圧が保たれる。
 続いて、走査電極SC1~走査電極SCnに電圧0(V)を印加し、維持電極SU1~維持電極SUnに電圧Vsの維持パルスを印加する。直前に維持放電を発生した放電セルでは再び維持放電が発生し、蛍光体層35が発光する。そして、その放電セルでは維持電極SUi上に負極性の壁電圧が蓄積され、走査電極SCi上に正極性の壁電圧が蓄積される。
 以降同様に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとに、輝度重みに所定の輝度倍数を乗じた数の維持パルスを交互に印加する。こうして、書込み期間において書込み放電を発生した放電セルに、輝度重みに応じた回数の維持放電を継続して発生し、その放電セルを輝度重みに応じた輝度で発光する。
 そして、維持期間における維持パルスの発生後に、維持電極SU1~維持電極SUn、データ電極D1~データ電極Dmおよび第2のデータ電極39に電圧0(V)を印加したまま、走査電極SC1~走査電極SCnに電圧0(V)から電圧Vrに向かって緩やかに上昇する傾斜波形電圧(ランプ電圧)を印加する。
 このランプ電圧を走査電極SC1~走査電極SCnへ印加する間に、維持放電を発生した放電セルに微弱な放電が発生する。この微弱な放電で発生した荷電粒子は、維持電極SUiと走査電極SCiとの間の電圧差を緩和するように、維持電極SUi上および走査電極SCi上に壁電荷となって蓄積されていく。これにより、データ電極Dk上の正極性の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧が弱められる。すなわち、放電セル内における不要な壁電荷が消去される。
 走査電極SC1~走査電極SCnに印加する電圧が電圧Vrに到達したら、走査電極SC1~走査電極SCnへの印加電圧を電圧0(V)まで下降する。こうして、サブフィールドSF1の維持期間における維持動作が終了する。
 この維持期間においても、第2の放電セルに放電(誤放電)は発生しない。
 以上により、サブフィールドSF1が終了する。
 次に、選択初期化サブフィールドであるサブフィールドSF2について説明する。
 サブフィールドSF2の初期化期間では、維持電極SU1~維持電極SUnには電圧Veを印加し、データ電極D1~データ電極Dmには電圧0(V)を印加する。このとき第2のデータ電極39には正極性の電圧Vxを印加する。
 走査電極SC1~走査電極SCnには放電開始電圧未満となる電圧(例えば、電圧0(V))から負極性の電圧Vi4に向かって緩やかに下降する傾斜波形電圧(ランプ電圧)を印加する。電圧Vi4は、維持電極SU1~維持電極SUnに対して放電開始電圧を超える電圧に設定する。
 このランプ電圧を走査電極SC1~走査電極SCnに印加する間に、直前のサブフィールド(図3では、サブフィールドSF1)の維持期間に維持放電を発生した放電セルでは、微弱な初期化放電が発生する。そして、この初期化放電により、走査電極SCi上および維持電極SUi上の壁電圧が弱められる。また、データ電極Dk上に蓄積された壁電圧の過剰な部分が放電され、データ電極Dk上の壁電圧は書込み動作に適した壁電圧に調整される。
 一方、直前のサブフィールド(サブフィールドSF1)の維持期間に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、それ以前の壁電圧が保たれる。
 このように、サブフィールドSF2における初期化動作は、直前のサブフィールドの書込み期間で書込み動作を行った放電セルで選択的に初期化放電を発生する選択初期化動作となる。
 このとき、通常は、第2の放電セルで放電は発生しない。ただし、第2の放電セルの中には、隔壁34に変形が生じる等して周辺の放電セルから電荷がもれ込み、誤放電の原因となる過剰な正の壁電圧を蓄積しているものがある。そして、このような第2の放電セルでは、微弱な放電が発生して壁電圧が弱められる。
 以上により、サブフィールドSF2の初期化期間における選択初期化動作が終了する。
 サブフィールドSF2の書込み期間では、サブフィールドSF1の書込み期間と同様の駆動電圧波形を各電極に印加する。すなわち、データ電極D1~データ電極Dmに電圧0(V)を印加し、維持電極SU1~維持電極SUnに電圧Veを印加し、第2のデータ電極39に電圧0(V)を印加する。そして走査電極SC1~走査電極SCnに電圧Vaの走査パルスを順次印加するとともに、発光すべき放電セルに対応するデータ電極Dkに電圧Vdの書込みパルスを印加する。こうして、発光するべき放電セルの各電極上に壁電圧を蓄積する書込み動作を行う。
 続く維持期間も、維持パルスの発生数を除き、サブフィールドSF1の維持期間と同様の駆動電圧波形を各電極に印加する。すなわち、第2のデータ電極39には電圧0(V)を印加し、輝度重みに応じた数の維持パルスを走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとに交互に印加し、書込み期間において書込み放電を発生した放電セルに維持放電を発生する。その後に、電圧0(V)から電圧Vrに向かって緩やかに上昇する上り傾斜波形電圧を走査電極SC1~走査電極SCnに印加して、データ電極Dk上の正の壁電圧を残したまま、走査電極SCi上および維持電極SUi上の壁電圧を弱める。
 サブフィールドSF3以降の各サブフィールドの初期化期間および書込み期間では、各電極に対してサブフィールドSF2の初期化期間および書込み期間と同様の駆動電圧波形を印加する。また、サブフィールドSF3以降の各サブフィールドの維持期間では、維持期間に発生する維持パルスの数を除き、サブフィールドSF2と同様の駆動電圧波形を各電極に印加する。
 以上が、本実施の形態においてパネル10の各電極に印加する駆動電圧波形の概要である。
 なお、本実施の形態においては、各電極に印加する電圧値を、例えば、電圧Vi1=150(V)、電圧Vi2=350(V)、電圧Vi3=200(V)、電圧Vi4=-170(V)、電圧Vc=-50(V)、電圧Va=-200(V)、電圧Vs=200(V)、電圧Vr=200(V)、電圧Ve=170(V)、電圧Vd=60(V)、電圧Vx=60(V)に設定している。
 また、サブフィールドSF1の初期化期間において走査電極SC1~走査電極SCnに印加する上り傾斜波形電圧は勾配を1.5(V/μsec)に設定している。また、サブフィールドSF1からサブフィールドSF10の各初期化期間において走査電極SC1~走査電極SCnに印加する下り傾斜波形電圧は勾配を-1.5(V/μsec)に設定し、維持期間の最後に走査電極SC1~走査電極SCnに印加する上りの傾斜波形電圧は勾配を10(V/μsec)に設定している。
 なお、上述した電圧値や傾斜波形電圧における勾配等の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
 なお、上述したサブフィールド構成は本実施の形態における単なる一例に過ぎず、本発明は何らこのサブフィールド構成に限定されるものではない。1フィールドを構成するサブフィールドの数および各サブフィールドの輝度重みは、パネルの特性やプラズマディスプレイ装置の仕様等に応じて最適に設定することが望ましい。
 次に、図3に示した駆動電圧波形を第2のデータ電極39に印加することにより、第2の放電セルに放電(誤放電)が発生するのを防止することができる理由について説明する。
 まず、表示領域の放電セルの壁電圧の変化について説明する。
 図4Aは、本発明の実施の形態1におけるプラズマディスプレイ装置の第1の放電セルの壁電圧の変化を示す図である。図4Aには、走査電極22側を基準とした電圧を示している。
 図4Aにおいて、破線は、放電セルに外部から印加する電圧である電圧Vsupを示す。電圧Vsupは、データ電極32に印加する電圧と走査電極22に印加する電圧との差の電圧である。
 図4Aにおいて、太い実線は電圧Vcelを示す。電圧Vcelは、放電セル内部のデータ電極32と走査電極22との間に実質的に印加される電圧である。
 図4Aにおいて、細い実線は電圧Vwalを示す。電圧Vwalは、データ電極32に蓄積された壁電圧と走査電極22に蓄積された壁電圧との差の電圧である。
 また、放電開始電圧VFdsは、データ電極32を陽極とし走査電極22を陰極とする放電開始電圧であり、放電開始電圧VFsdは、データ電極32を陰極とし走査電極22を陽極とする放電開始電圧である。
 なお、走査電極22側には電子放出性能の高い酸化マグネシウムの保護層26が形成されているため、放電開始電圧VFdsは放電開始電圧VFsdよりも低くなる。
 ここで、放電セル内部に実質的に印加される電圧Vcelは、外部から印加する電圧Vsupと壁電荷による電圧Vwalとの和である。また、電圧Vcelが、放電開始電圧VFdsと放電開始電圧VFsdとの間の電圧であれば、放電セルに放電は発生しない。
 初期化期間の前半部では、走査電極22に上り傾斜波形電圧を印加する。そして、時刻t1で放電セル内部の電圧Vcelが放電開始電圧VFsdを超えると、放電セルに微弱な放電が発生する。そして、電圧Vsupを打ち消す壁電圧Vwalが放電セル内に蓄積されて、放電セル内部の電圧Vcelは、放電開始電圧VFsdにほぼ等しい電圧を保つ。
 初期化期間の後半部では、走査電極22に下り傾斜波形電圧を印加する。放電セル内部には壁電圧Vwalが蓄積されているので、外部から印加する電圧Vsupに壁電圧Vwalが加算される。時刻t2で放電セル内部の電圧Vcelが電開始電圧VFdsを超えると、放電セルに微弱な放電が発生する。そして、電圧Vsupを打ち消す壁電圧Vwalが放電セル内に蓄積されて、放電セル内部の電圧Vcelは、放電開始電圧VFdsにほぼ等しい電圧を保つ。
 そして、書込み期間において走査電極22に走査パルスを印加すると、放電セル内部の電圧Vcelは、放電開始電圧VFdsにほぼ等しい電圧になる。したがって、この時点でデータ電極32に書込みパルスを印加すると、放電セル内部の電圧Vcelは放電開始電圧VFdsを大きく超えて、放電セルに書込み放電が発生する。
 次に、非表示領域の第2の放電セルの壁電圧の変化について説明する。
 図4Bは、本発明の実施の形態1におけるプラズマディスプレイ装置の第2の放電セルの壁電圧の変化を示す図である。図4Bにも、図4Aと同様に、走査電極22側を基準とした電圧を示している。
 図4Bにおいて、破線は、第2の放電セルに外部から印加する電圧である電圧Vsup’を示す。電圧Vsup’は、データ電極32に印加する電圧と走査電極22に印加する電圧との差の電圧である。
 図4Bにおいて、太い実線は電圧Vcel’を示す。電圧Vcel’は、第2の放電セル内部のデータ電極32と走査電極22との間に実質的に印加される電圧である。
 図4Bにおいて、細い実線は電圧Vwal’を示す。電圧Vwal’は、第2のデータ電極39に蓄積された壁電圧と走査電極22に蓄積された壁電圧との差の電圧である。
 また、放電開始電圧VFds’は、第2のデータ電極39を陽極とし走査電極22を陰極とする放電開始電圧であり、放電開始電圧VFsd’は、第2のデータ電極39を陰極とし走査電極22を陽極とする放電開始電圧である。
 初期化期間の前半部では、走査電極22に上り傾斜波形電圧を印加する。そして、時刻t1’で第2の放電セル内部の電圧Vcel’が放電開始電圧VFsd’を超えると、第2の放電セルに微弱な放電が発生する。そして、外部から印加する電圧Vsup’を打ち消す壁電圧Vwal’が第2の放電セル内に蓄積されて、第2の放電セル内部の電圧Vcel’は、放電開始電圧VFsd’にほぼ等しい電圧を保つ。
 ここまでの第2の放電セルの動作は、図4Aに示した第1の放電セルの動作とほぼ同じである。
 初期化期間の後半部では、走査電極22に下り傾斜波形電圧を印加する。しかし、このとき、第2のデータ電極39に正極性の電圧Vxを印加する。そのため、第2の放電セルに外部から印加する電圧Vsup’は、表示領域内部の第1の放電セルに外部から印加する電圧Vsupとは大きく異なる。
 第2の放電セル内部では、外部から印加する電圧Vsup’に壁電圧Vwal’が加算されて、電圧Vcel’は時刻t2よりも早い時刻t3で電開始電圧VFds’を超える。これにより、第2の放電セル内に微弱な放電が発生する。そして、外部から印加する電圧Vsup’を打ち消す壁電圧Vwal’が第2の放電セル内に蓄積され、第2の放電セル内部の電圧Vcel’はほぼ放電開始電圧VFds’に等しい電圧を保つ。
 そして、書込み期間においては、第2のデータ電極39に正極性の電圧Vxを印加することなく走査電極22に走査パルスを印加する。そのため、第2の放電セル内部の電圧Vcel’は、放電開始電圧VFds’に達しない。したがって、第2の放電セルでは、書込み期間に放電(誤放電)は発生しない。
 また、第2の放電セルでは、書込み期間に放電が発生しないので、維持期間においても第2の放電セル内部の電圧Vcel’は、放電開始電圧VFds’および放電開始電圧VFsd’を越えない。したがって、第2の放電セルでは、維持期間に維持放電は発生しない。
 このように、本実施の形態では、初期化期間において、走査電極22に下り傾斜波形電圧を印加するとともに第2のデータ電極39に正極性の電圧Vxを印加して、走査電極22と第2のデータ電極39との間で積極的に放電を発生させる。これにより、書込み期間および維持期間を通じて、第2の放電セル内部の電圧Vcel’は、放電開始電圧VFds’および放電開始電圧VFsd’に達しないので、第2の放電セルに放電(誤放電)は発生せず、不要な発光も生じない。
 以上説明したように、第2の放電セルでは、書込み期間において走査電極22に走査パルスを印加したときに、第2の放電セル内部の電圧Vcel’が放電開始電圧VFds’に達しないように、駆動電圧波形を設定する。これにより、第2の放電セルでは、書込み期間に書込み放電が発生するのを防止することができる。
 一方、第1の放電セルでは、走査電極22に走査パルスを印加するときに、放電セル内部の電圧Vcelがほぼ放電開始電圧VFdsになるように、駆動電圧波形を設定する。これにより、第1の放電セルでは、書込み期間に書込み放電を発生することができる。
 そして、このような駆動を行う条件をまとめると次のようになる。
 初期化期間において、走査電極22に下り傾斜波形電圧を印加する際に第2のデータ電極39に印加する電圧から第1のデータ電極32に印加する電圧を減じた電圧を第1の電圧V1とする。書込み期間において、第2のデータ電極39に印加する電圧から第1のデータ電極32に印加する書込みパルスの低圧側電圧を減じた電圧を第2の電圧V2とする。このとき、少なくとも1つのサブフィールドで第1の電圧V1を第2の電圧V2よりも高い電圧に設定する。
 本実施の形態においては、全てのサブフィールドの初期化期間において、走査電極22に下り傾斜波形電圧を印加する際に、第2のデータ電極39に正極性の電圧Vxを印加するとともに、第1のデータ電極32に書込みパルスの低圧側電圧と等しい電圧0(V)を印加する。そのため、第1の電圧V1は、
第1の電圧V1=電圧Vx-電圧0(V)=電圧Vx
である。
 また、書込み期間において、第2のデータ電極39に印加する電圧は電圧0(V)であり、第1のデータ電極32に印加する書込みパルスの低圧側電圧も電圧0(V)である。したがって、第2の電圧V2は、
第2の電圧V2=電圧0(V)-電圧0(V)=電圧0(V)
である。したがって、全てのサブフィールドにおいて、第1の電圧V1は第2の電圧よりも高い電圧に設定されていることが分かる。
 次に、パネル10を駆動するための駆動回路とその動作について説明する。
 図5は、本発明の実施の形態1におけるプラズマディスプレイ装置40を構成する回路ブロックの一例を概略的に示す図である。
 本実施の形態に示すプラズマディスプレイ装置40は、パネル10と、パネル10を駆動する駆動回路とを備えている。駆動回路は、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、タイミング発生回路45、第2のデータ電極駆動回路49および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
 画像信号処理回路41は、入力された画像信号にもとづき、各放電セルに階調値を設定する。そして、その階調値を、サブフィールド毎の点灯・非点灯を示す画像データ(点灯・非点灯をデジタル信号の「1」、「0」に対応させたデータのこと)に変換する。すなわち、画像信号処理回路41は、1フィールド毎の画像信号をサブフィールド毎の点灯・非点灯を示す画像データに変換する。そして、その画像データをデータ電極駆動回路42へ送信する。
 画像信号処理回路41に入力される画像信号は、赤の画像信号、緑の画像信号、青の画像信号であり、画像信号処理回路41は、各色の画像信号にもとづき、各放電セルにR、G、Bの各階調値を設定する。なお、画像信号処理回路41は、入力される画像信号が輝度信号(Y信号)および彩度信号(C信号、またはR-Y信号およびB-Y信号、またはu信号およびv信号等)を含むときには、その輝度信号および彩度信号にもとづき赤の画像信号、緑の画像信号、青の画像信号を算出し、その後、各放電セルにR、G、Bの各階調値(1フィールドで表現される階調値)を設定する。そして、各放電セルに設定したR、G、Bの階調値を、サブフィールド毎の点灯・非点灯を示す画像データに変換する。
 タイミング発生回路45は、水平同期信号、垂直同期信号にもとづき、各回路ブロックの動作を制御する各種のタイミング信号を発生する。そして、発生したタイミング信号をそれぞれの回路ブロック(データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、第2のデータ電極駆動回路49、および画像信号処理回路41等)へ供給する。
 走査電極駆動回路43は、初期化波形発生回路、維持パルス発生回路、走査パルス発生回路(図5には示さず)を備え、タイミング発生回路45から供給されるタイミング信号にもとづいて駆動電圧波形を作成し、走査電極SC1~走査電極SCnのそれぞれに印加する。初期化波形発生回路は、タイミング信号にもとづき、初期化期間に、走査電極SC1~走査電極SCnに印加する初期化波形を発生する。維持パルス発生回路は、タイミング信号にもとづき、維持期間に、走査電極SC1~走査電極SCnに印加する維持パルスを発生する。走査パルス発生回路は、複数の走査電極駆動IC(走査IC)を備え、タイミング信号にもとづき、書込み期間に、走査電極SC1~走査電極SCnに印加する走査パルスを発生する。
 維持電極駆動回路44は、維持パルス発生回路、および電圧Veを発生する回路(図5には示さず)を備え、タイミング発生回路45から供給されるタイミング信号にもとづいて駆動電圧波形を作成し、維持電極SU1~維持電極SUnのそれぞれに印加する。維持期間では、タイミング信号にもとづいて維持パルスを発生し、維持電極SU1~維持電極SUnに印加する。
 データ電極駆動回路42は、画像信号処理回路41から出力される各色の画像データおよびタイミング発生回路45から供給されるタイミング信号にもとづき、各データ電極D1~データ電極Dmに対応する書込みパルスを発生する。そして、データ電極駆動回路42は、その書込みパルスを書込み期間に各データ電極D1~データ電極Dmに印加する。
 第2のデータ電極駆動回路49は、初期化期間において走査電極22に下り傾斜波形電圧が印加される間は、正極性の電圧Vxを第2のデータ電極39に印加する。また、書込み期間では、正極性の電圧Vxよりも低い電圧を第2のデータ電極39に印加する。本実施の形態では、正極性の電圧Vxよりも低い電圧として、電圧0(V)を書込み期間に第2のデータ電極39に印加する。また、本実施の形態においては、維持期間においても、電圧0(V)を第2のデータ電極39に印加する。
 次に、データ電極駆動回路42および第2のデータ電極駆動回路49について説明する。
 図6は、本発明の実施の形態1におけるプラズマディスプレイ装置40の第1のデータ電極32を駆動するデータ電極駆動回路42の構成を概略的に示す回路図である。
 なお、図6には、各回路に入力される制御信号(タイミング発生回路45から供給されるタイミング信号、および画像信号処理回路41から供給される画像データ)の信号経路の詳細は省略する。
 データ電極駆動回路42は、スイッチング素子Q91H1~スイッチング素子Q91Hm、スイッチング素子Q91L1~スイッチング素子Q91Lmを有する。そして、画像データにもとづき(図面では、画像データの詳細は省略)、スイッチング素子Q91Ljをオンにすることでデータ電極Djに電圧0(V)を印加し、スイッチング素子Q91Hjをオンにすることでデータ電極Djに電圧Vdを印加する。
 図7は、本発明の実施の形態1におけるプラズマディスプレイ装置40の第2のデータ電極39を駆動する第2のデータ電極駆動回路49の構成を概略的に示す回路図である。
 第2のデータ電極駆動回路49は、スイッチング素子Q95、ダイオードD95、抵抗R95、抵抗R96を有する。
 抵抗R95の一方の端子は電圧Vxの電源に接続され、他方の端子は抵抗R96を介して第2のデータ電極39に接続されるとともに、スイッチング素子Q95を介して電圧0(V)の接地電位に接続されている。そして、スイッチング素子Q95をオンにすると第2のデータ電極39に電圧0(V)が印加され、スイッチング素子Q95をオフにすると第2のデータ電極39に電圧Vxが印加される。
 抵抗R96は、スイッチング素子Q95に過大な電流が流れないように設けられたものであり、ダイオードD95は、スイッチング素子Q95に逆極性の電圧が印加しないように設けられたものである。
 本実施の形態においては、抵抗R95を22(kΩ)に設定し、抵抗R96を1(kΩ)に設定している。しかし、これらの値は、パネル10の仕様や、スイッチング素子Q95の仕様等によって最適に設定することが望ましい。
 (実施の形態2)
 実施の形態1では、全てのサブフィールドの初期化期間において、走査電極22に下り傾斜波形電圧を印加する際に、第2のデータ電極39に正極性の電圧Vxを印加し、第1のデータ電極32に書込みパルスの低圧側電圧と等しい電圧0(V)を印加する例を説明した。そのため、実施の形態1では、全てのサブフィールドの初期化期間において、第2のデータ電極39に、第1のデータ電極32に印加する電圧よりも高い正極性の電圧Vxを印加する。しかし、本発明は何らこの構成に限定されるものではない。
 実施の形態2では、1つのサブフィールドの初期化期間において、第2のデータ電極39に、第1のデータ電極32に印加する電圧よりも高い正極性の電圧Vxを印加する例について説明する。
 実施の形態1に示したプラズマディスプレイ装置では、サブフィールドSF1の初期化期間において全ての放電セルで強制初期化動作を行いながらパネル10を駆動するが、実施の形態2におけるプラズマディスプレイ装置では、各放電セルで、複数フィールドに1回の割合で強制初期化動作を行いながらパネル10を駆動する。したがって、実施の形態2におけるプラズマディスプレイ装置では、サブフィールドSF1の初期化期間に、強制初期化動作を行う放電セルと強制初期化動作を行わない放電セルとが混在する。
 まず、実施の形態2におけるパネル10を駆動するための駆動電圧波形とその動作の概要について説明する。
 図8は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形を概略的に示す図である。
 図8には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において2番目に書込み動作を行う走査電極SC2、維持電極SU1~維持電極SUn、データ電極D1~データ電極Dm、および第2のデータ電極39のそれぞれに印加する駆動電圧波形を示す。また、図8には、サブフィールドSF1、サブフィールドSF2、サブフィールドSF3の3つのサブフィールドの駆動電圧波形を示す。
 なお、図8には、走査電極SC1を有する放電セルで強制初期化動作を行い、走査電極SC2を有する放電セルでは強制初期化動作を行わない例を示す。
 なお、本実施の形態では、初期化期間において、強制初期化動作を行う放電セルと同じ行にある第2の放電セルの走査電極22には、強制初期化動作を行う放電セルの走査電極22と同じ駆動電圧波形を印加する。また、強制初期化動作を行わない放電セルと同じ行にある第2の放電セルの走査電極22には、強制初期化動作を行わない放電セルの走査電極22と同じ駆動電圧波形を印加する。
 まず、サブフィールドSF1について説明する。
 サブフィールドSF1の初期化期間の前半部では、データ電極D1~データ電極Dmに電圧0(V)を印加し、維持電極SU1~維持電極SUnにも電圧0(V)を印加する。また、第2のデータ電極39にも電圧0(V)を印加する。
 そして、強制初期化動作を行う走査電極SC1には、電圧0(V)を印加した後に電圧Vi1を印加し、電圧Vi1から電圧Vi2に向かって緩やかに上昇する上り傾斜波形電圧(ランプ電圧)を印加する。電圧Vi1は、放電セルに放電が発生しない電圧に設定し、電圧Vi2は、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する電圧よりも高い電圧に設定する。
 このランプ電圧が上昇する間に、走査電極SC1と維持電極SU1との間、および走査電極SC1とデータ電極D1~データ電極Dmとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極SC1上に負極性の壁電圧が蓄積され、データ電極D1~データ電極Dm上および維持電極SU1上には正極性の壁電圧が蓄積される。さらに、書込み放電の放電遅れ時間を短くするプライミングも発生する。
 また、走査電極SC1上にある第2の放電セルの走査電極SC1と維持電極SU1との間、および走査電極SC1と第2のデータ電極39との間でもそれぞれ微弱な初期化放電が発生する。そして、第2のデータ電極39上に正極性の壁電圧が蓄積される。
 一方、強制初期化動作を行わない走査電極SC2には、電圧Vi1を印加せず、電圧0(V)から電圧Vi5に向かって緩やかに上昇する上り傾斜波形電圧を印加する。電圧Vi5は放電が発生しない電圧に設定する。したがって、走査電極SC2上にある放電セルでは放電は発生しない。
 同様に、走査電極SC2上にある第2の放電セルにおいても放電は発生しない。
 サブフィールドSF1の初期化期間の後半部では、維持電極SU1~維持電極SUnには正極性の電圧Veを印加し、データ電極D1~データ電極Dmには電圧0(V)を印加する。このとき、第2のデータ電極39には正極性の電圧Vxを印加する。
 走査電極SC1~走査電極SCnには、電圧Vi3から負極性の電圧Vi4に向かって緩やかに下降する下り傾斜波形電圧(ランプ電圧)を印加する。電圧Vi3は、維持電極SU1~維持電極SUnに対して放電開始電圧未満となる電圧に設定し、電圧Vi4は放電開始電圧を超える電圧に設定する。
 このランプ電圧を走査電極SC1~走査電極SCnに印加する間に、サブフィールドSF1の初期化期間の前半部で微弱な初期化放電を発生した放電セル、および直前のサブフィールドである前フィールドのサブフィールドSF10で維持放電を発生し過剰な壁電荷を蓄積している放電セルでは、微弱な初期化放電が発生する。
 そして、この初期化放電を発生した放電セルでは、走査電極22上の負極性の壁電圧および維持電極23上の正極性の壁電圧が弱められ、データ電極D1~データ電極Dm上の正極性の壁電圧は、過剰な部分が放電され、書込み動作に適した壁電圧に調整される。さらに、書込み放電の放電遅れ時間を短くするプライミングも発生する。
 また、サブフィールドSF1の初期化期間の前半部で微弱な初期化放電を発生した第2の放電セルにおいても微弱な初期化放電が発生し、その第2の放電セルの走査電極22上および維持電極23上の壁電圧が弱められる。
 一方、直前のサブフィールドである前フィールドのサブフィールドSF10で維持放電で放電を発生せず、サブフィールドSF1の初期化期間の前半部でも初期化放電を発生しなかった放電セルでは、初期化放電は発生せず、それ以前の壁電圧が保持される。
 同様に、サブフィールドSF1の初期化期間の前半部で初期化放電を発生しなかった第2の放電セルでも放電は発生しない。
 このようにして、サブフィールドSF1の初期化期間における初期化動作が終了する。本実施の形態においては、サブフィールドSF1の初期化期間において、強制初期化動作を行う放電セルと選択初期化動作を行う放電セルとが混在する。
 続くサブフィールドSF1の書込み期間および維持期間では、実施の形態1のサブフィールドSF1における書込み期間および維持期間と同様の駆動電圧波形を各電極に印加する。
 以上により、サブフィールドSF1が終了する。
 次に、選択初期化サブフィールドであるサブフィールドSF2について説明する。
 サブフィールドSF2の初期化期間では、データ電極D1~データ電極Dmに正極性の電圧Vgを印加し、第2のデータ電極39には正極性の電圧Vxを印加する。維持電極SU1~維持電極SUnには電圧Veよりも高い電圧Vhを印加する。
 走査電極SC1~走査電極SCnには放電開始電圧未満となる電圧(例えば、電圧0(V))から電圧Vi6に向かって緩やかに下降する傾斜波形電圧(ランプ電圧)を印加する。電圧Vi6は、電圧Vi4と電圧Vgとを加算した電圧と同程度の電圧に設定する。
 このランプ電圧を走査電極SC1~走査電極SCnに印加する間に、直前のサブフィールド(図8では、サブフィールドSF1)の維持期間に維持放電を発生した放電セルでは、微弱な初期化放電が発生する。そして、この初期化放電により、走査電極SCi上および維持電極SUi上の壁電圧が弱められる。また、データ電極Dk上に蓄積された壁電圧の過剰な部分が放電され、データ電極Dk上の壁電圧は書込み動作に適した壁電圧に調整される。
 一方、直前のサブフィールド(サブフィールドSF1)の維持期間に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、それ以前の壁電圧が保たれる。
 このとき、通常は、第2の放電セルで放電は発生しない。ただし、第2の放電セルの中には、隔壁34に変形が生じる等して周辺の放電セルから電荷がもれ込み、誤放電の原因となる過剰な正の壁電圧を蓄積しているものがある。そして、このような第2の放電セルでは、微弱な放電が発生して壁電圧が弱められる。
 以上により、サブフィールドSF2の初期化期間における選択初期化動作が終了する。
 サブフィールドSF2の書込み期間では、サブフィールドSF1の書込み期間と同様の駆動電圧波形を各電極に印加する。続く維持期間も、維持パルスの発生数を除き、サブフィールドSF1の維持期間と同様の駆動電圧波形を各電極に印加する。
 サブフィールドSF3以降の各サブフィールドでは、維持期間に発生する維持パルスの数を除き、サブフィールドSF2と同様の駆動電圧波形を各電極に印加する。
 なお、本実施の形態においては、各電極に印加する電圧値を実施の形態1に示した各電圧値と同じ値に設定している。また、電圧Vi5=200(V)、電圧Vi6=-110(V)、電圧Vg=60(V)、電圧Vh=200(V)に設定している。
 なお、電圧Vg=電圧Vdであれば、図6に示したデータ電極駆動回路42を用いて、図8に示したデータ電極D1~データ電極Dmに印加する駆動電圧波形を発生することができる。また、電圧Vgと電圧Vdとが互いに異なる電圧であれば、例えば、図6に示したデータ電極駆動回路42に、電圧Vgを発生する電源と、電圧Vgと電圧Vdとを切り換えてスイッチング素子Q91H1~スイッチング素子Q91Hmに印加することができるスイッチング素子とを加えた回路を用いることで、図8に示したデータ電極D1~データ電極Dmに印加する駆動電圧波形を発生することができる。また、電圧Vh=電圧Vsであれば、維持電極駆動回路44に備えられた維持パルスを発生する回路を用いて電圧Vhのパルスを発生することができるので、維持電極駆動回路44を用いて、図8に示した維持電極SU1~維持電極SUnに印加する駆動電圧波形を発生することができる。
 しかし、これらの電圧値や傾斜波形電圧における勾配等の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
 次に、強制初期化動作を行う走査電極22とフィールドとの関係について説明する。本実施の形態においては、強制初期化動作を行う走査電極22を以下の規則にもとづき設定する。以下、強制初期化動作を行う走査電極22を「特定の走査電極」とも記す。
 1つの走査電極22に対して、時間的に連続するN個のフィールド(Nは自然数)のうち1つのフィールドで1回だけ強制初期化動作を行う場合、時間的に連続するN個のフィールドを1つのフィールド群とする。そして、連続して配置されたN本の走査電極22を1つの走査電極群とする。
 その条件の下に、次のように規則1、規則2を定める。
 (規則1)1つの走査電極22において、強制初期化動作を行うフィールドは、各フィールド群の中で1つである。
 (規則2)1つのフィールドで強制初期化動作を行う走査電極22は、各走査電極群の中で1つである。
 さらに、Nが5以上のときには、次の規則3を定める。
 (規則3)1つのフィールドにおいて強制初期化動作を行う走査電極SCiに隣接する走査電極SCi-1および走査電極SCi+1では、少なくともそのフィールドと、そのフィールドの次のフィールドとで強制初期化動作を行わない。
 次に、この規則にもとづく強制初期化動作の発生パターンについて説明する。
 図9は、本発明の実施の形態2における強制初期化動作と選択初期化動作の発生パターンの一例を示す図である。図9において、横軸はフィールドを表し、縦軸は走査電極22を表す。
 図9には、N=5とし、時間的に連続する5つのフィールドを1つのフィールド群とするときの一例を示している。したがって、図9に示す例では、フィールドFj、フィールドFj+1、フィールドFj+2、フィールドFj+3、フィールドFj+4が1つのフィールド群を構成し、走査電極SCi、走査電極SCi+1、走査電極SCi+2、走査電極SCi+3、走査電極SCi+4が1つの走査電極群を構成している。
 なお、図9に示す「○」は、サブフィールドSF1の初期化期間において強制初期化動作を行うことを表し、「×」は、サブフィールドSF1の初期化期間において強制初期化動作を行わないことを表す。
 図9に示すように、走査電極SCiでは、各フィールド群の中の1つのフィールドで強制初期化動作を行う。すなわち、走査電極SCiでは、各フィールド群でそれぞれ1回ずつ強制初期化動作を行う。これは、他の走査電極22についても同様である(規則1)。
 これにより、フィールド毎に全ての放電セルで強制初期化動作を行う場合と比較して、強制初期化動作の回数が5分の1に低減する。したがって、強制初期化動作により生じる発光も5分の1に低減され、その分、表示画像の黒輝度を低くすることができる。
 また、図9に示すように、フィールドFjでは、各走査電極群のそれぞれで1つの走査電極22に強制初期化動作を行う。これは、他のフィールドについても同様である(規則2)。
 これにより、強制初期化動作を行う走査電極22が各フィールドに分散するので、強制初期化動作を行う走査電極22が1フィールドに集中する場合と比較して、フリッカー(画面がちらついて見える現象)を低減することができる。
 また、図9に示すように、走査電極SCiはフィールドFjで強制初期化動作を行い、走査電極SCiに隣接する走査電極SCi-1および走査電極SCi+1は、フィールドFjおよびその次のフィールドFj+1では強制初期化動作を行わない。これは、他の走査電極22についても同様である(規則3)。
 これにより、強制初期化動作を行う走査電極22の時間的および空間的な連続性が低減するので、強制初期化動作にともなう発光が使用者に認識されにくくなる。
 また、実施の形態2においては、上述したように、サブフィールドSF1の初期化期間では、走査電極22に下り傾斜波形電圧を印加する際に、第2のデータ電極39に正極性の電圧Vxを印加するとともに、第1のデータ電極32に書込みパルスの低圧側電圧と等しい電圧0(V)を印加する。そして、サブフィールドSF2~サブフィールドSF10の初期化期間では、走査電極22に下り傾斜波形電圧を印加する際に、第2のデータ電極39に正極性の電圧Vxを印加するとともに、第1のデータ電極32に書込みパルスの高圧側電圧と等しい電圧Vdを印加する。
 したがって、少なくとも1つのサブフィールドSF1の初期化期間において、「第1の電圧V1」は電圧Vxである。これは、走査電極22に下り傾斜波形電圧を印加する際に第2のデータ電極39に印加する電圧Vxから第1のデータ電極32に印加する電圧0(V)を減じた電圧が「第1の電圧V1」であり、電圧Vx-電圧0(V)=電圧Vxとなるためである。
 また、「第2の電圧V2」は電圧0(V)である。これは、書込み期間において、第2のデータ電極39に印加する電圧0(V)から第1のデータ電極32に印加する書込みパルスの低圧側電圧0(V)を減じた電圧が「第2の電圧V2」であり、電圧0(V)-電圧0(V)=電圧0(V)となるためである。
 したがって、少なくともサブフィールドSF1では、「第1の電圧V1」は「第2の電圧V2」よりも高い電圧に設定されている。
 これにより、書込み期間および維持期間を通じて、第2の放電セル内部の電圧Vcel’は、放電開始電圧VFds’および放電開始電圧VFsd’に達しないので、第2の放電セルに放電(誤放電)は発生せず、不要な発光も生じない。
 なお、実施の形態1および実施の形態2においては、図3および図8に示したように、下り傾斜波形電圧を走査電極22に印加するのは1つのサブフィールドで1回だけとする駆動電圧波形の例を示した。しかし、本発明は何らこの駆動電圧波形に限定されるものではない。
 図10は、本発明の実施の形態2におけるプラズマディスプレイ装置に用いるパネル10の各電極に印加する駆動電圧波形の他の例を概略的に示す図である。図10には、1つのサブフィールドで複数回の下り傾斜波形電圧を走査電極22に印加する駆動電圧波形の例を示す。
 なお、図10には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において2番目に書込み動作を行う走査電極SC2、維持電極SU1~維持電極SUn、データ電極D1~データ電極Dm、および第2のデータ電極39のそれぞれに印加する駆動電圧波形を示す。また、図10には、サブフィールドSF1、サブフィールドSF2、サブフィールドSF3の3つのサブフィールドの駆動電圧波形を示す。
 例えば、図10のサブフィールドSF1に示すように、1つのサブフィールドで複数回の下り傾斜波形電圧を走査電極22に印加する場合には、下り傾斜波形電圧を走査電極22に印加する毎に、第2のデータ電極39に正極性の電圧Vxを印加するとともに第1のデータ電極32に書込みパルスの低圧側電圧と等しい電圧0(V)を印加してもよい。
 あるいは、1つのサブフィールドで複数回の下り傾斜波形電圧を走査電極22に印加する場合には、下り傾斜波形電圧を走査電極22に印加する複数回のいずれかで、第2のデータ電極39に正極性の電圧Vxを印加するとともに第1のデータ電極32に書込みパルスの低圧側電圧と等しい電圧0(V)を印加してもよい。なお、この駆動電圧波形例は図示していない。
 なお、下り傾斜波形電圧を走査電極22に印加する期間は、書込み動作でも維持動作でもないので、このような期間が1つのサブフィールド内に複数回に分散していても、それぞれを実質的に初期化期間と考えてかまわない。
 なお、図1に示したパネル10には、第2のデータ電極39を覆う誘電体層33上および隔壁34の側面に蛍光体層35がない。蛍光体層35には、放電を阻害する働きがある。そのため、蛍光体層35がない第2の放電セルは蛍光体層35がある第1の放電セルと比較して、放電開始電圧が低下する。そのため、第2の放電セルは第1の放電セルに比べて放電(誤放電)が発生しやすい。しかし、本発明に示したパネルの駆動方法は、このようなパネル10においても、第2の放電セルに誤放電が発生するのを防止することに関して、より高い効果を得ることができる。
 なお、図3、図8、図10に示した駆動電圧波形は本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの駆動電圧波形に限定されるものではない。また、図6、図7に示した回路構成も本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの回路構成に限定されるものではない。
 なお、本発明における実施の形態では、1つのフィールドを10のサブフィールドで構成する例を説明した。しかし、本発明は1フィールドを構成するサブフィールドの数が何ら上記の数に限定されるものではない。例えば、サブフィールドの数を10よりも多くすることで、パネル10に表示できる階調の数をより多くすることができる。あるいは、サブフィールドの数を10よりも少なくすることで、1秒間に発生するフィールドの数をより多くすることができる。
 なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。
 なお、本発明における実施の形態では、1画素を赤、緑、青の3色の放電セルで構成する例を説明したが、1画素を4色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本発明における実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。
 なお、本発明の実施の形態において示した具体的な数値は、画面サイズが50インチ、表示電極対24の数が1024のパネル10の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、1フィールドを構成するサブフィールドの数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
 本発明は、第2の放電セルに誤放電が発生するのを防止し、第2の放電セルの発光による画像表示品質の低下を防止することができるので、パネルの駆動方法およびプラズマディスプレイ装置として有用である。
 10  パネル
 21  前面基板
 22  走査電極
 23  維持電極
 24  表示電極対
 25,33  誘電体層
 26  保護層
 31  背面基板
 32  (第1の)データ電極
 34  隔壁
 35,35R,35G,35B  蛍光体層
 39  第2のデータ電極
 40  プラズマディスプレイ装置
 41  画像信号処理回路
 42  データ電極駆動回路
 43  走査電極駆動回路
 44  維持電極駆動回路
 45  タイミング発生回路
 49  第2のデータ電極駆動回路
 Q95,Q91H1~Q91Hm,Q91L1~Q91Lm  スイッチング素子
 D95  ダイオード
 R95,R96  抵抗

Claims (3)

  1. 初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて1つのフィールドを構成し、互いに平行に配置された走査電極および維持電極と、前記走査電極と立体交差する方向に配置された第1のデータ電極と、前記第1のデータ電極が複数配置された領域の外側の領域に前記第1のデータ電極と平行に配置された第2のデータ電極とを有するプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動方法であって、
    前記初期化期間において前記走査電極に下り傾斜波形電圧を印加する際に前記第2のデータ電極に印加する電圧から前記第1のデータ電極に印加する電圧を減じた電圧を第1の電圧とし、前記書込み期間において前記第2のデータ電極に印加する電圧から前記第1のデータ電極に印加する書込みパルスの低圧側電圧を減じた電圧を第2の電圧とするとき、
    少なくとも1つのサブフィールドで前記第1の電圧を前記第2の電圧よりも高い電圧に設定する
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  2. 少なくとも1つのサブフィールドの前記初期化期間においては、前記走査電極に下り傾斜波形電圧を印加する際に、前記第2のデータ電極に正極性の電圧を印加するとともに前記第1のデータ電極に前記書込みパルスの低圧側電圧と等しい電圧を印加し、
    他のサブフィールドの前記初期化期間においては、前記走査電極に下り傾斜波形電圧を印加する際に、前記第2のデータ電極に正極性の電圧を印加するとともに前記第1のデータ電極に正極性の電圧を印加する
    ことを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
  3. 互いに平行に配置された走査電極および維持電極と、前記走査電極と立体交差する方向に配置された第1のデータ電極と、前記第1のデータ電極が複数配置された領域の外側の領域に前記第1のデータ電極と平行に配置された第2のデータ電極とを有するプラズマディスプレイパネルと、
    初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて1つのフィールドを構成するとともに駆動電圧波形を発生して前記プラズマディスプレイパネルの各電極に印加する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、
    前記初期化期間において前記走査電極に下り傾斜波形電圧を印加する際に前記第2のデータ電極に印加する電圧から前記第1のデータ電極に印加する電圧を減じた電圧を第1の電圧とし、前記書込み期間において前記第2のデータ電極に印加する電圧から前記第1のデータ電極に印加する書込みパルスの低圧側電圧を減じた電圧を第2の電圧とするとき、少なくとも1つのサブフィールドで前記第1の電圧を前記第2の電圧よりも高い電圧に設定する
    ことを特徴とするプラズマディスプレイ装置。
PCT/JP2011/005699 2010-10-12 2011-10-12 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2012049840A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020137007499A KR20130073952A (ko) 2010-10-12 2011-10-12 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
CN2011800441935A CN103098117A (zh) 2010-10-12 2011-10-12 等离子显示面板的驱动方法及等离子显示装置
JP2012538573A JPWO2012049840A1 (ja) 2010-10-12 2011-10-12 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
US13/823,679 US20130176294A1 (en) 2010-10-12 2011-10-12 Plasma display panel drive method and plasma display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-229423 2010-10-12
JP2010229423 2010-10-12

Publications (1)

Publication Number Publication Date
WO2012049840A1 true WO2012049840A1 (ja) 2012-04-19

Family

ID=45938081

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005699 WO2012049840A1 (ja) 2010-10-12 2011-10-12 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (5)

Country Link
US (1) US20130176294A1 (ja)
JP (1) JPWO2012049840A1 (ja)
KR (1) KR20130073952A (ja)
CN (1) CN103098117A (ja)
WO (1) WO2012049840A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255574A (ja) * 1995-03-20 1996-10-01 Fujitsu Ltd 面放電型pdp及びその駆動方法
JPH1069858A (ja) * 1996-08-28 1998-03-10 Fujitsu Ltd プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JPH11185634A (ja) * 1997-12-19 1999-07-09 Pioneer Electron Corp 面放電型プラズマディスプレイパネル
JPH11296139A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp ダミー電極駆動装置及びダミー電極駆動方法並びに交流面放電型プラズマディスプレイ装置
JP2005091555A (ja) * 2003-09-16 2005-04-07 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2007232827A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430458A (en) * 1991-09-06 1995-07-04 Plasmaco, Inc. System and method for eliminating flicker in displays addressed at low frame rates
JP3706012B2 (ja) * 1999-11-24 2005-10-12 三菱電機株式会社 面放電ac型プラズマディスプレイパネル用基板、面放電ac型プラズマディスプレイパネル及び面放電ac型プラズマディスプレイ装置
JP2003223849A (ja) * 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP4603879B2 (ja) * 2004-12-28 2010-12-22 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法および駆動回路、並びに、プラズマディスプレイ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255574A (ja) * 1995-03-20 1996-10-01 Fujitsu Ltd 面放電型pdp及びその駆動方法
JPH1069858A (ja) * 1996-08-28 1998-03-10 Fujitsu Ltd プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JPH11185634A (ja) * 1997-12-19 1999-07-09 Pioneer Electron Corp 面放電型プラズマディスプレイパネル
JPH11296139A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp ダミー電極駆動装置及びダミー電極駆動方法並びに交流面放電型プラズマディスプレイ装置
JP2005091555A (ja) * 2003-09-16 2005-04-07 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2007232827A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
US20130176294A1 (en) 2013-07-11
CN103098117A (zh) 2013-05-08
KR20130073952A (ko) 2013-07-03
JPWO2012049840A1 (ja) 2014-02-24

Similar Documents

Publication Publication Date Title
JP4613956B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4443998B2 (ja) プラズマディスプレイパネルの駆動方法
JP5076384B2 (ja) プラズマディスプレイパネルの駆動方法
JP5119613B2 (ja) プラズマディスプレイパネルの駆動方法
US20090102755A1 (en) Driving method of plasma display panel
JP4765499B2 (ja) プラズマディスプレイパネルの駆動方法
JPWO2008087805A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008287245A (ja) プラズマディスプレイパネルの駆動方法
WO2010146827A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012049840A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5229233B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
US20120299981A1 (en) Plasma display device and method for driving a plasma display panel
JP2006251624A (ja) プラズマディスプレイ装置
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017648A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4997932B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010175772A (ja) プラズマディスプレイパネルの駆動方法
WO2012049841A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2010218708A (ja) プラズマディスプレイパネルおよびプラズマディスプレイ装置
WO2011089890A1 (ja) プラズマディスプレイ装置の駆動方法
WO2012017647A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012049839A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
WO2011148644A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011033964A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180044193.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11832284

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012538573

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20137007499

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13823679

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11832284

Country of ref document: EP

Kind code of ref document: A1