JP5229233B2 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。

一般的なＰＤＰでは、画像を多階調で表示するために、１画面を表示するためのフィールドは、複数のサブフィールドで構成される。例えば、３電極構造のＰＤＰは、サステイン期間に、Ｘ電極およびＹ電極間でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル（点灯させるセル）は、例えば、アドレス期間において、Ｙ電極とアドレス電極の間およびＹ電極とＸ電極の間でアドレス放電を発生させることにより、選択される。また、アドレス期間の前には、アドレス放電を発生させるための壁電荷を蓄積するリセット期間が存在する。

近年、低輝度の表示階調を向上させるために、１画面を表示するためのフィールドを、サステイン期間が省かれたサブフィールドとサステイン期間が設けられたサブフィールドとにより構成したＰＤＰが提案されている。さらに、低輝度の表示階調を向上させるために、サステイン期間が省かれたサブフィールドのアドレス期間に、Ｙ電極およびＸ電極間でアドレス放電を発生させず、Ｙ電極およびアドレス電極間のみでアドレス放電を発生させるＰＤＰが提案されている（例えば、特許文献１参照）。
特開２００５−１５７０６４号公報

一般的なＰＤＰでは、リセット期間に発生する放電により、画像の表示に不要な可視光（本来不要な可視光）が発生する。この可視光の輝度が高い場合、黒を再現する際の輝度（黒輝度）や低輝度を表現する際の輝度が高くなり、画像の品位が低下する。なお、特許文献１のＰＤＰも、リセット期間に発生する放電により、画像の表示に不要な可視光（本来不要な可視光）が発生する。

本発明の目的は、黒を再現する際の輝度（黒輝度）を低く、もしくは低輝度を表現する際の輝度を低くし、低輝度の画像を表示する際の画像の品位を向上させることである。

プラズマディスプレイ装置は、維持電極、走査電極、アドレス電極および放電により発光する複数のセルを有するプラズマディスプレイパネル（ＰＤＰ）と、ＰＤＰを駆動する駆動部とを有している。ＰＤＰの１画面を表示するための１フィールドは、リセット期間およびアドレス期間を有する複数のサブフィールドで構成される。なお、複数のサブフィールドの少なくとも１つは、サステイン放電の回数が０回に設定され、かつ、アドレス期間中の走査電極および維持電極間の電圧が、走査電極および維持電極間の放電開始電圧である第１放電開始電圧より小さく設定された低輝度用サブフィールドである。そして、駆動部は、低輝度用サブフィールドの次のサブフィールドのリセット期間に、走査電極および維持電極間に、走査電極および維持電極間の放電開始電圧である第２放電開始電圧より小さい電圧を印加する。

本発明では、黒を再現する際の輝度（黒輝度）を低くでき、もしくは、低輝度を表現する際の輝度を低くでき、低輝度の画像を表示する際の画像の品位を向上できる。

一実施形態におけるＰＤＰ装置を示す図である。 図１に示したＰＤＰの要部を示す図である。 １画面の画像を表示するためのフィールドの構成例を示す図である。 図３に示したサブフィールドの放電動作の一例を示す図である。 図１に示した回路部の概要を示す図である。 別の実施形態におけるＰＤＰ装置の回路部の一例を示す図である。 図６に示した回路部によるサブフィールドの放電動作の一例を示す図である。 図４に示した放電動作の変形例を示す図である。 図７に示した放電動作の変形例を示す図である。 図３に示したフィールドの構成の変形例を示す図である。 図３に示したフィールドの構成の別の変形例を示す図である。 図３に示したフィールドの構成の別の変形例を示す図である。

以下、本発明の実施形態を図面を用いて説明する。

図１は、本発明の一実施形態を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、四角板形状を有するプラズマディスプレイパネル１０（以下、ＰＤＰとも称する）、ＰＤＰ１０の画像表示面１６側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１６側に配置された前筐体３０、ＰＤＰ１０の背面１８側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０（駆動部）、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。

ＰＤＰ１０は、画像表示面１６を構成する前面基板部１２と、前面基板部１２に対向する背面基板部１４とにより構成されている。前面基板部１２と背面基板部１４の間に図示しない放電空間（セル）が形成されている。前面基板部１２および背面基板部１４は、例えば、ガラス基板により形成されている。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。なお、光学フィルタ２０は、電磁波を遮蔽する機能を有してもよい。また、光学フィルタ２０は、保護ガラスではなく、ＰＤＰ１０の画像表示面１６側に直接貼付されてもよい。

図２は、図１に示したＰＤＰ１０の要部の詳細を示している。図中の矢印Ｄ１は、第１方向Ｄ１を示し、矢印Ｄ２は、第１方向Ｄ１に画像表示面に平行な面内で直交する第２方向Ｄ２を示している。上述したように、前面基板部１２と背面基板部１４の間（より詳細には、背面基板部１４の凹部）に放電空間ＤＳが形成される。

前面基板部１２は、ガラス基材ＦＳ上（図では下側）に第１方向Ｄ１に沿って平行に形成され、第２方向Ｄ２に沿って交互に形成されたＸ電極ＸＥ（維持電極）およびＹ電極ＹＥ（走査電極）を有している。そして、互いに対をなすＸ電極ＸＥおよびＹ電極ＹＥ間で、繰り返して放電（サステイン放電）を発生させる。なお、Ｘ電極ＸＥは、第１方向Ｄ１に延在するＸバス電極ＸｂとＸバス電極Ｘｂに接続されたＸ透明電極Ｘｔとにより構成されている。また、Ｙ電極ＹＥは、第１方向Ｄ１に延在するＹバス電極ＹｂとＹバス電極Ｘｂに接続されたＹ透明電極Ｙｔとにより構成されている。

ここで、Ｘバス電極ＸｂおよびＹバス電極Ｙｂは、金属材料等で形成された不透明な電極であり、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、ＩＴＯ膜等で形成された可視光を透過する透明電極である。なお、バス電極ＸｂおよびＹｂと同じ材料（金属材料等）で、バス電極ＸｂおよびＹｂと一体の電極が透明電極ＸｔおよびＹｔの代わりに形成されてもよい。電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔは、誘電体層ＤＬ１に覆われており、誘電体層ＤＬ１の表面は、保護層ＰＬに覆われている。例えば、保護層ＰＬは、放電を発生しやすくするために、陽イオンの衝突による２次電子の放出特性の高いＭｇＯ膜で形成される。

放電空間ＤＳを介して前面基板部１２に対向する背面基板部１４は、ガラス基材ＲＳ上に、バス電極Ｘｂ、Ｙｂの直交方向（第２方向Ｄ２）に延在する複数のアドレス電極ＡＥが設けられている。例えば、アドレス電極ＡＥは、金属材料等で形成された不透明な電極である。アドレス電極ＡＥは、誘電体層ＤＬ２に覆われ、誘電体層ＤＬ２上には、第２方向Ｄ２に延在する第１隔壁（バリアリブ）ＢＲ１と第１方向Ｄ１に延在する第２隔壁ＢＲ２とにより構成される格子状の隔壁が形成されている。例えば、隔壁ＢＲ１は、互いに隣接するアドレス電極ＡＥの間に対応する位置に配置され、隔壁ＢＲ２は、バス電極Ｘｂとバス電極Ｙｂとの間に対応する位置に配置される。なお、隔壁ＢＲ２が形成されずに、隔壁ＢＲ１によるストライプ状の隔壁が誘電体層ＤＬ２上に形成されてもよい。

隔壁ＢＲ１、ＢＲ２により、セルの側壁が構成される。隔壁ＢＲ１、ＢＲ２の側面と、隔壁ＢＲ１、ＢＲ２に囲まれた部分のガラス基材ＲＳ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂが、それぞれ塗布されている。

ＰＤＰ１０の１つの画素は、赤、緑および青の光を発生する３つのセルにより構成される。ここで、１つのセル（一色の画素）は、バス電極Ｘｂ、Ｙｂと隔壁ＢＲ１とで囲われる領域に形成される。すなわち、この実施形態では、セルは、隔壁ＢＲ１、ＢＲ２で囲われる領域に形成され、上述したように、隔壁ＢＲ１、ＢＲ２により、セルの側壁が構成される。このように、ＰＤＰ１０は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。特に図示していないが、バス電極Ｘｂ、Ｙｂに沿って形成されたセルにより、表示ラインが構成される。

ＰＤＰ１０は、前面基板部１２および背面基板部１４を、保護層ＰＬと隔壁ＢＲが互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを放電空間ＤＳに封入することで構成される。バス電極Ｘｂ、Ｙｂおよびアドレス電極ＡＥは、後述する図５に示すＸドライバＸＤＲＶ、ＹドライバＹＤＲＶおよびアドレスドライバＡＤＲＶにそれぞれ接続される。

図３は、１画面の画像を表示するためのフィールドＦＬＤの構成例を示している。図中の網掛け部分は、低輝度用サブフィールド（第１のサブフィールド）を示している。１つのフィールドＦＬＤの長さは、１／６０秒（約１６．７ｍｓ）であり、例えば、１０個のサブフィールドＳＦ（ＳＦ１−ＳＦ１０）で構成される。この例では、サブフィールドＳＦ１は、リセット期間ＲＳＴａ（第２のリセット期間）およびアドレス期間ＡＤＲを有する低輝度用サブフィールドである。

また、サブフィールドＳＦ２は、リセット期間ＲＳＴｂ（第１のリセット期間）、アドレス期間ＡＤＲおよびサステイン期間ＳＵＳを有し、サブフィールドＳＦ３−ＳＦ１０は、リセット期間ＲＳＴａ、アドレス期間ＡＤＲおよびサステイン期間ＳＵＳを有している。以下、リセット期間ＲＳＴａ（第２のリセット期間）を３電極用リセット期間とも称し、リセット期間ＲＳＴｂ（第１のリセット期間）を２電極用リセット期間とも称する。また、リセット期間ＲＳＴａおよびリセット期間ＲＳＴｂをリセット期間ＲＳＴとも称する。すなわち、各サブフィールドＳＦは、リセット期間ＲＳＴとリセット期間ＲＳＴの後に設けられたアドレス期間ＡＤＲとを有している。

例えば、リセット期間ＲＳＴａは、全てのセルの放電開始電圧（アドレス期間ＡＤＲのアドレス放電が発生し始める電圧）を合わせるために、各電極ＸＥ、ＹＥ、ＡＥに蓄積される壁電荷の量を調整する期間である。ここで、壁電荷とは、例えば、各セルにおいて、図２に示したＭｇＯ等の保護層ＰＬの表面に蓄積されるプラス電荷およびマイナス電荷である。また、リセット期間ＲＳＴｂは、全てのセルの放電開始電圧（アドレス期間ＡＤＲのアドレス放電が発生し始める電圧）を合わせるために、各電極ＹＥ、ＡＥに蓄積される壁電荷の量を調整する期間である。リセット期間ＲＳＴａ、ＲＳＴｂの詳細は、後述する図４で説明する。

アドレス期間ＡＤＲは、画像を表示するために点灯させるセルを選択する期間である。特に、サステイン期間ＳＵＳを有するサブフィールドＳＦ２−ＳＦ１０のアドレス期間ＡＤＲは、サステイン期間ＳＵＳに点灯させるセルを選択する期間である。サステイン期間ＳＵＳに点灯させるセルは、例えば、アドレス期間において、後述する図４に示すように、走査電極ＹＥおよびアドレス電極ＡＥ間で選択的にアドレス放電を発生させることにより、選択される。サステイン期間ＳＵＳは、アドレス期間ＡＤＲに選択されたセルでサステイン放電を発生させる期間である。

サステイン期間ＳＵＳの長さは、サブフィールドＳＦにより異なり、セルの放電回数（輝度）に依存する。このため、点灯させるサブフィールドＳＦの組み合わせを変えることにより、画像を多階調で表示することが可能になる。この例では、サブフィールドＳＦ１−ＳＦ１０に予め設定されている放電サイクル数は、それぞれ０、１、２、４、８、１６、３２、６４、１２８、２５６である。すなわち、低輝度用サブフィールドＳＦ１は、サステイン放電を発生させないサブフィールドＳＦである。後述する図４に示すように１つの放電サイクルＣＹＣ中に、セルは２回放電する（図の星印）。

図４は、図３に示したサブフィールドＳＦの放電動作の例を示している。図中の星印は、放電の発生を示している。図中の一番下の波形（ＹＥ−ＸＥ）は、走査電極ＹＥおよび維持電極ＸＥ間の電圧を示している。また、電圧Ｖｆ１、Ｖｆ２、Ｖｆ３は、例えば、電極ＸＥ、ＹＥ、ＡＥに壁電荷が蓄積されていないときの各電極間の放電開始電圧を示している。例えば、放電開始電圧Ｖｆ１（第１放電開始電圧）は、走査電極ＹＥを陰極にしたときに、走査電極ＹＥおよび維持電極ＸＥ間で放電を発生させる最低電圧である。放電開始電圧Ｖｆ２（第２放電開始電圧）は、走査電極ＹＥを陽極にしたときに、走査電極ＹＥおよび維持電極ＸＥ間で放電を発生させる最低電圧である。放電開始電圧Ｖｆ３（第３放電開始電圧）は、走査電極ＹＥを陽極にしたときに、走査電極ＹＥおよびアドレス電極ＡＥ間で放電を発生させる最低電圧である。

まず、低輝度用サブフィールドＳＦ１のリセット期間ＲＳＴａでは、電圧Ｖｘ２（第２制御電圧）まで緩やかに下降する負の電圧（鈍波）が、維持電極ＸＥ（バス電極Ｘｂおよび透明電極Ｘｔ）に印加され（図４（ａ））、正の電圧が、走査電極ＹＥ（バス電極Ｙｂおよび透明電極Ｙｔ）に印加され、電圧Ｖｂａ（バイアス電圧）がアドレス電極ＡＥに印加される。例えば、電圧Ｖｘ２は、後述する電圧Ｖｘ１（第１制御電圧）より低い電圧であり、電圧Ｖｂａは、接地線ＧＮＤの電圧（０Ｖ）である。なお、電圧Ｖｂａは、正の電圧でもよいし、負の電圧でもよい。

そして、維持電極ＸＥおよびアドレス電極ＡＥは、電圧Ｖｘ２および電圧Ｖｂａにそれぞれ維持され、電圧Ｖｙ１から電圧Ｖｙ２（第１電圧）まで緩やかに上昇する正の書き込み電圧（波形電圧、書き込み鈍波）が走査電極ＹＥに印加される（図４（ｂ））。ここで、正の書き込み電圧は、走査電極ＹＥおよび維持電極ＸＥ間を放電開始電圧Ｖｆ２以上にする電圧であり、走査電極ＹＥおよびアドレス電極ＡＥ間を放電開始電圧Ｖｆ３以上にする電圧である。すなわち、電圧Ｖｙ２（波形電圧の最高電圧、第１電圧）は、電圧Ｖｂａがアドレス電極ＡＥに印加された際に、走査電極ＹＥおよびアドレス電極ＡＥ間の電圧を、放電開始電圧Ｖｆ３以上にする電圧である。また、図の例では、電圧Ｖｙ１は、後述する正のサステインパルスの電圧Ｖｓ／２と同じ電圧である。

走査電極ＹＥおよび維持電極ＸＥ間に放電開始電圧Ｖｆ２以上の電圧が印加されるため、走査電極ＹＥおよび維持電極ＸＥ間でリセット放電（微弱放電）が発生する。また、走査電極ＹＥおよびアドレス電極ＡＥ間に放電開始電圧Ｖｆ３以上の電圧が印加されるため、走査電極ＹＥおよびアドレス電極ＡＥ間でリセット放電（微弱放電）が発生する。これにより、セルの発光を抑えながら電極ＸＥ、ＹＥおよびＡＥに正の壁電荷、負の壁電荷および正の壁電荷がそれぞれ蓄積される。このように、３電極用リセット期間ＲＳＴａは、走査電極ＹＥとアドレス電極ＡＥの間および走査電極ＹＥと維持電極ＸＥの間でリセット放電を発生させるための期間である。

次に、維持電極ＸＥに正の調整電圧が印加され、負の調整電圧（調整鈍波）が走査電極ＹＥに印加され、アドレス電極ＡＥは電圧Ｖｂａに維持される（図４（ｃ））。これにより、維持電極ＸＥ、走査電極ＹＥおよびアドレス電極ＡＥにそれぞれ蓄積された正の壁電荷、負の壁電荷および正の壁電荷の量が減るとともに、全てのセルの壁電荷が調整される。なお、例えば、正の調整電圧は、電圧Ｖｓ／２電圧と同じ電圧であり、負の調整電圧の最小値は、電圧−Ｖｓｃより高い電圧である。

低輝度用サブフィールドＳＦ１のアドレス期間ＡＤＲでは、電圧Ｖｘ３（第３制御電圧）が維持電極ＸＥに印加され、アドレス放電時に陰極となるスキャンパルス（負のスキャンパルス、電圧−Ｖｓｃ）が走査電極ＹＥに印加され、アドレス放電時に陽極となるアドレスパルス（正のアドレスパルス、電圧Ｖｓａ）が、点灯するセルに対応するアドレス電極ＡＥに印加される（図４（ｄ））。スキャンパルスとアドレスパルスにより選択されたセルでは、走査電極ＹＥおよびアドレス電極ＡＥ間でアドレス放電が発生する。この結果、画像を表示するために選択されたセルは、走査電極ＹＥおよびアドレス電極ＡＥ間のアドレス放電により可視光を発生する。

ここで、電圧Ｖｘ３は、電圧−Ｖｓｃが走査電極ＹＥに印加されたときでも、走査電極ＹＥおよび維持電極ＸＥ間を放電開始電圧Ｖｆ１より小さくする電圧であり、例えば、接地線ＧＮＤの電圧（０Ｖ）である。走査電極ＹＥおよび維持電極ＸＥ間の電圧が放電開始電圧Ｖｆ１より小さいため、走査電極ＹＥおよび維持電極ＸＥ間で放電は発生しない。なお、低輝度用サブフィールドＳＦ１は、サステイン期間ＳＵＳを有していない（サステイン放電を発生させない）ため、走査電極ＹＥおよび維持電極ＸＥ間でアドレス放電を発生させる必要がない。

これにより、アドレス期間ＡＤＲの放電により発生する可視光の輝度を低くでき、黒を再現する際の輝度（黒輝度）を低くできる。このように、サブフィールドＳＦ１は、サステイン放電の回数が０回に設定され、かつ、アドレス期間ＡＤＲ中の走査電極ＹＥおよび維持電極ＸＥ間の電圧が放電開始電圧Ｖｆ１より小さく設定された低輝度用サブフィールドである。

なお、図４では、複数の走査電極ＹＥのうち、着目する１表示ラインに対応する走査電極ＹＥの波形を示しているため、アドレス電極ＡＥの波形に示される２回目のアドレスパルス（図４（ｅ））は、他の表示ラインの放電セルを選択するために印加されることを示している。

低輝度用サブフィールドＳＦ１の次のサブフィールドＳＦ２のリセット期間ＲＳＴｂの動作波形は、維持電極ＸＥに印加される電圧を除いて、上述したリセット期間ＲＳＴａと同じである。すなわち、走査電極ＹＥおよびアドレス電極ＡＥでは、上述したリセット期間ＲＳＴａと同様に、負の壁電荷および正の壁電荷がそれぞれ蓄積され、その後、それぞれ蓄積された負の壁電荷および正の壁電荷の量が減るとともに、全てのセルの壁電荷が調整される。

なお、サブフィールドＳＦ１のアドレス期間ＡＤＲで走査電極ＹＥおよび維持電極ＸＥ間の放電が発生していないため、維持電極ＸＥに蓄積されている壁電荷は、サブフィールドＳＦ１のリセット期間ＲＳＴａに調整された状態を維持している。このため、サブフィールドＳＦ１の次のサブフィールドＳＦ２のリセット期間ＲＳＴｂでは、維持電極ＸＥに蓄積される壁電荷を調整するために、走査電極ＹＥおよび維持電極ＸＥ間でリセット放電を発生させる必要がない。

したがって、リセット期間ＲＳＴｂでは、電圧Ｖｘ１（第１制御電圧）が維持電極ＸＥに印加される（図４（ｆ））。ここで、電圧Ｖｘ１は、走査電極ＹＥおよび維持電極ＸＥ間を放電開始電圧Ｖｆ２より小さくする電圧である。例えば、電圧Ｖｘ１は、電圧Ｖｘ２より高い電圧である。換言すれば、電圧Ｖｘ２は、上述したように、電圧Ｖｘ１より低い電圧である。また、図の例では、電圧Ｖｘ３は、電圧Ｖｘ１より低く、かつ、電圧Ｖｘ２より高い電圧である。

走査電極ＹＥおよび維持電極ＸＥ間の電圧が放電開始電圧Ｖｆ２より小さいため、走査電極ＹＥおよび維持電極ＸＥ間で放電は発生しない。これにより、リセット期間ＲＳＴｂの放電により発生する可視光の輝度を、リセット期間ＲＳＴａの放電により発生する可視光の輝度に比べて低くできる。すなわち、リセット期間ＲＳＴの放電により発生する画像の表示に不要な可視光（本来不要な可視光）の輝度を低くできる。この結果、この実施形態では、黒を再現する際の輝度（黒輝度）を低くでき、低輝度の画像を表示する際の画像の品位を向上させることができる。

なお、走査電極ＹＥおよび維持電極ＸＥ間では、上述したリセット期間ＲＳＴａで説明したように、放電開始電圧Ｖｆ２以上の電圧が印加されるため、リセット放電（微弱放電）が発生する。このように、低輝度用サブフィールドＳＦ１の次のサブフィールドＳＦ２のリセット期間ＲＳＴｂは、走査電極ＹＥとアドレス電極ＡＥの間および走査電極ＹＥと維持電極ＸＥの間でリセット放電を発生させるための２電極用リセット期間ＲＳＴｂである。

サブフィールドＳＦ２のアドレス期間ＡＤＲの動作波形は、維持電極ＸＥに印加される電圧を除いて、上述したサブフィールドＳＦ１のアドレス期間ＡＤＲと同じである。すなわち、サブフィールドＳＦ２のアドレス期間ＡＤＲでは、アドレス放電時に陽極となる電圧Ｖｘ１が維持電極ＸＥに印加され、アドレス放電時に陰極となるスキャンパルスが走査電極ＹＥに印加され、アドレス放電時に陽極となるアドレスパルスが、点灯するセルに対応するアドレス電極ＡＥに印加される（図４（ｇ））。この実施形態では、維持電極ＸＥは、リセット期間ＲＳＴｂに維持電極ＸＥに印加された電圧Ｖｘ１に維持される。

例えば、電圧Ｖｘ１は、電圧−Ｖｓｃが走査電極ＹＥに印加されたときに、走査電極ＹＥおよび維持電極ＸＥ間を放電開始電圧Ｖｆ１より大きくする電圧に設定されている。スキャンパルスとアドレスパルスにより選択されたセルでは、走査電極ＹＥおよびアドレス電極ＡＥ間でアドレス放電が発生し、この放電をトリガにして、走査電極ＹＥおよび維持電極ＸＥ間でアドレス放電が発生する。これにより、維持電極ＸＥおよび走査電極ＹＥに負の壁電荷および正の壁電荷がそれぞれ蓄積され、サステイン期間ＳＵＳに点灯させるセルが選択される。

サブフィールドＳＦ２のアドレス期間ＡＤＲのアドレス放電により発生する可視光の輝度は、走査電極ＹＥおよび維持電極ＸＥ間でアドレス放電が発生するため、サブフィールドＳＦ１のアドレス期間ＡＤＲのアドレス放電により発生する可視光の輝度に比べて高い。換言すれば、低輝度用サブフィールドＳＦ１のアドレス期間ＡＤＲのアドレス放電により発生する可視光の輝度は、サステイン期間ＳＵＳを有するサブフィールドＳＦ２−ＳＦ１０アドレス期間ＡＤＲのアドレス放電により発生する可視光の輝度に比べて低い。

サブフィールドＳＦ２のサステイン期間ＳＵＳでは、負および正のサステインパルス（電圧−Ｖｓ／２および電圧Ｖｓ／２）が、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図４（ｈ））。これにより、アドレス期間ＡＤＲに選択されたセルでは、維持電極ＸＥおよび走査電極ＹＥでサステイン放電が発生する。互いに極性の異なるサステインパルスが、維持電極ＸＥおよび走査電極ＹＥに繰り返して（サブフィールドＳＦ２では１サイクルＣＹＣ、サブフィールドＳＦ３では２サイクルＣＹＣ）印加されることにより、サステイン期間ＳＵＳに点灯したセルの放電（サステイン放電）が繰り返し行われる。これにより、点灯したセルの放電状態が維持される。

サブフィールドＳＦ３のリセット期間ＲＳＴａおよびアドレス期間ＡＤＲの動作波形は、サブフィールドＳＦ１のリセット期間ＲＳＴａおよびサブフィールドＳＦ２のアドレス期間ＡＤＲとそれぞれ同じである。また、サブフィールドＳＦ３のサステイン期間ＳＵＳの動作波形は、放電サイクルＣＹＣ数を除いて、サブフィールドＳＦ２のサステイン期間ＳＵＳと同じである。また、サブフィールドＳＦ４−ＳＦ１０の動作波形は、放電サイクルＣＹＣ数を除いて、サブフィールドＳＦ３と同じである。すなわち、サブフィールドＳＦ２は、低輝度用サブフィールドＳＦ１の次のサブフィールドＳＦであり、サブフィールドＳＦ１、ＳＦ３−ＳＦ１０は、その他のサブフィールドＳＦである。

上述した図３で説明したように、１放電サイクルＣＹＣ中に２回の放電が実施される。例えば、サブフィールドＳＦ７は、３２個の放電サイクルＣＹＣで構成され、６４回の放電が実施される。なお、点灯させないセルでは、上述したように、維持電極ＸＥおよび走査電極ＹＥに、サステイン放電のための壁電荷が蓄積されていないため、サステインパルスが印加されても、放電（誤放電）は、発生しない。

図５は、図１に示した回路部６０の概要を示している。回路部６０（駆動部）は、電源部ＰＷＲ、ＸドライバＸＤＲＶ（維持電極駆動回路）、ＹドライバＹＤＲＶ（走査電極駆動回路）、アドレスドライバＡＤＲＶ（アドレス電極駆動回路）および制御部ＣＮＴを有している。電源部ＰＷＲは、電圧Ｖｘ１を生成する電圧生成部ＶＧ１１（第１制御電圧生成部）、電圧Ｖｘ２を生成する電圧生成部ＶＧ１２、電圧Ｖｘ３を生成する電圧生成部ＶＧ１３（第３制御電圧生成部）、電圧Ｖｙ１を生成する電圧生成部ＶＧ２１、電圧Ｖｙ２を生成する電圧生成部ＶＧ２２（第１電圧生成部）および電圧Ｖｂａを生成する電圧生成部ＶＧ１１（バイアス電圧生成部）を有している。そして、電源部ＰＷＲは、電源電圧Ｖｙ１、Ｖｙ２、−Ｖｓｃ、Ｖｓ／２、−Ｖｓ／２、Ｖｘ１、Ｖｘ２、Ｖｘ３、Ｖｓａ、Ｖｂａ等をドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに供給する。なお、電圧生成部ＶＧ１１−１３、ＶＧ２１−２２、ＶＧ３１は、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶ内にそれぞれ設けられてもよい。

ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、ＰＤＰ１０を駆動する駆動回路として動作する。例えば、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、上述した図４に示したように、各電圧（電圧Ｖｘ２、電圧Ｖｙ１から電圧Ｖｙ２まで上昇する波形電圧、電圧Ｖｂａ等）をバス電極Ｘｂ、Ｙｂ、アドレス電極ＡＥにそれぞれ印加する。

制御部ＣＮＴは、画像データＲ０−９、Ｇ０−９、Ｂ０−９に基づいて使用するサブフィールドを選択し、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴ、ＡＣＮＴを出力する。そして、画素を構成するセルＣ１毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。なお、画像データＲ０−９、Ｇ０−９、Ｂ０−９は、赤、緑、青をそれぞれ表示するための１０ビットからなるデータであり、図示しないチューナ部あるいは外部入力から制御部ＣＮＴに順次に入力される。

以上、この実施形態では、低輝度用サブフィールドＳＦ１の次のサブフィールドＳＦ２のリセット期間ＲＳＴｂでは、走査電極ＹＥおよび維持電極ＸＥ間の電圧が放電開始電圧Ｖｆ２より小さくなるように制御される。走査電極ＹＥおよび維持電極ＸＥ間でリセット放電を発生させないように制御される。走査電極ＹＥおよび維持電極ＸＥ間の電圧が放電開始電圧Ｖｆ２より小さいため、走査電極ＹＥおよび維持電極ＸＥ間で放電は発生しない。この結果、リセット期間ＲＳＴの放電により発生する画像の表示に不要な可視光（本来不要な可視光）の輝度を低くできる。すなわち、この実施形態では、黒を再現する際の輝度（黒輝度）を低くでき、引き締まった黒色を再現できるため、低輝度の画像を表示する際の画像の品位を向上させることができる。

図６は、別の実施形態におけるＰＤＰ装置の回路部６０の一例を示している。この実施形態では、上述した図５に示した電源部ＰＷＲの代わりに、電源部ＰＷＲ２が設けられている。その他の構成は、図１−図３と同じである。図１−図３で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。電源部ＰＷＲ２は、図５に示した電源部ＰＷＲに、電圧Ｖｙ２より低い電圧Ｖｙ３（第２電圧）を生成する電圧生成部ＶＧ２３（第２電圧生成部）が追加されて構成されている。電圧Ｖｙ３は、ドライバＹＤＲＶに供給される。なお、電圧生成部ＶＧ１１−１３、ＶＧ２１−２３、ＶＧ３１は、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶ内にそれぞれ設けられてもよい。

図７は、図６に示した回路部６０によるサブフィールドＳＦの放電動作の一例を示している。上述した図４と同じ動作については、詳細な説明を省略する。この実施形態は、２電極用リセット期間ＲＳＴｂの波形が図４と異なる。より詳細には、リセット期間ＲＳＴｂでは、図４に示した電圧Ｖｙ１から電圧Ｖｙ２まで緩やかに上昇する正の書き込み電圧の代わりに、電圧Ｖｙ１から電圧Ｖｙ３（第２電圧）まで緩やかに上昇する正の書き込み電圧（波形電圧、書き込み鈍波）が走査電極ＹＥに印加される。その他の波形は、図４と同じである。図中の星印の意味は、図４と同じである。

低輝度用サブフィールドＳＦ１の次のサブフィールドＳＦ２のリセット期間ＲＳＴｂでは、電圧Ｖｙ１から電圧Ｖｙ３まで緩やかに上昇する正の書き込み電圧が走査電極ＹＥに印加される際、電圧Ｖｘ１、Ｖｂａが維持電極ＸＥおよびアドレス電極ＡＥにそれぞれ印加されている。例えば、電圧Ｖｙ３（第２電圧）は、電圧Ｖｙ２（第１電圧）より低く、かつ、走査電極ＹＥおよびアドレス電極ＡＥ間を放電開始電圧Ｖｆ３より低くする電圧である。

ここで、サブフィールドＳＦ１のアドレス期間ＡＤＲに選択されたセルでは、走査電極ＹＥおよびアドレス電極ＡＥに正の壁電荷および負の壁電荷がそれぞれ蓄積されている。この壁電荷に相当する電圧が走査電極ＹＥおよびアドレス電極ＡＥ間に重畳されることにより、走査電極ＹＥおよびアドレス電極ＡＥ間の電圧が放電開始電圧Ｖｆ３以上になる。この結果、サブフィールドＳＦ１のアドレス期間ＡＤＲに選択されたセルでは、走査電極ＹＥおよびアドレス電極ＡＥ間でリセット放電が発生する。これにより、走査電極ＹＥおよびアドレス電極ＡＥに負の壁電荷および正の壁電荷がそれぞれ蓄積される。

一方、サブフィールドＳＦ１のアドレス期間ＡＤＲに選択されなかったセルでは、走査電極ＹＥおよびアドレス電極ＡＥ間の電圧を大きくするような極性の壁電荷は、走査電極ＹＥおよびアドレス電極ＡＥに蓄積されていない。したがって、走査電極ＹＥおよびアドレス電極ＡＥ間の電圧が放電開始電圧Ｖｆ３より低いため、走査電極ＹＥおよびアドレス電極ＡＥ間でリセット放電は発生しない。すなわち、サブフィールドＳＦ１のアドレス期間ＡＤＲに選択されなかったセルでは、サブフィールドＳＦ１のリセット期間ＲＳＴに調整された壁電荷の状態が維持される。なお、走査電極ＹＥおよび維持電極ＸＥ間では、放電開始電圧Ｖｆ２より十分に低い電圧が印加されるため、セルの状態に拘わらず、リセット放電は発生しない。

正の書き込み電圧が走査電極ＹＥに印加された後は、上述した図４に示したリセット期間ＲＳＴｂと同様に、走査電極ＹＥおよびアドレス電極ＡＥにそれぞれ蓄積された負の壁電荷および正の壁電荷の量が減るとともに、全てのセルの壁電荷が調整される。このように、サブフィールドＳＦ２のリセット期間ＲＳＴ（２電極用リセット期間ＲＳＴｂ）は、前のサブフィールドＳＦ１のアドレス期間ＡＤＲに選択されたセルでリセット放電を発生させるオンセルリセット期間である。

サブフィールドＳＦ１、ＳＦ３−ＳＦ１０のリセット期間ＲＳＴでは、上述した図４で説明したように、走査電極ＹＥおよびアドレス電極ＡＥ間に放電開始電圧Ｖｆ３以上の電圧が印加され、走査電極ＹＥおよび維持電極ＸＥ間に放電開始電圧Ｖｆ２以上の電圧が印加される。すなわち、サブフィールドＳＦ１、ＳＦ３−ＳＦ１０のリセット期間ＲＳＴ（３電極用リセット期間ＲＳＴａ）は、セルの状態に拘わらず、全てのセルでリセット放電を発生させるための全セルリセット期間である。換言すれば、全セルリセット期間を除くリセット期間は、サブフィールドＳＦ２のリセット期間ＲＳＴ（２電極用リセット期間ＲＳＴｂ）である。

以上、この実施形態においても、上述した図１−図５で説明した実施形態と同様の効果を得ることができる。さらに、この実施形態では、サブフィールドＳＦ１のアドレス期間ＡＤＲに選択されなかったセルでは、リセット放電は発生しない。したがって、リセット期間ＲＳＴの放電により発生する画像の表示に不要な可視光の輝度を、図１−図５で説明した実施形態に比べて低くできる。例えば、この実施形態では、低輝度用サブフィールドＳＦ（サブフィールドＳＦ１）およびその次のサブフィールドＳＦ（サブフィールドＳＦ２）を用いて表現するときの輝度を下げることができる。この結果、この実施形態では、黒を再現する際の輝度（黒輝度）を図１−図５で説明した実施形態に比べて低くでき、低輝度の画像を表示する際の画像の品位をさらに向上させることができる。

なお、上述した実施形態では、１つの画素が、３つのセル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素を４つ以上のセルにより構成してもよい。あるいは、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルにより構成されてもよく、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルを含んでもよい。

上述した実施形態では、背面基板部１４のガラス基材ＲＳ上にアドレス電極ＡＥが設けられる例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、アドレス電極ＡＥは、前面基板部１２のガラス基材ＦＳ上（上述した図２に示した誘電体層ＤＬ１と保護層ＰＬとの間）に設けられてもよい。すなわち、維持電極ＸＥ、走査電極ＹＥおよびアドレス電極ＡＥの３電極を前面ガラス基材ＦＳ上に配置したＰＤＰに本発明を適用してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、第２方向Ｄ２が、第１方向Ｄ１に直交する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、第２方向Ｄ２は、第１方向Ｄ１と、ほぼ直角方向（例えば、９０度±５度）に交差してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、サブフィールドＳＦ２のリセット期間ＲＳＴｂおよびアドレス期間ＡＤＲに、同じ電圧Ｖｘ１が維持電極ＸＥに印加される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図８に示すように、維持電極ＸＥは、リセット期間ＲＳＴｂおよびアドレス期間ＡＤＲに、互いに異なる電圧Ｖｘ１ａおよび電圧Ｖｘ１ｂがそれぞれ印加されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

図８および図９に示した動作波形は、サブフィールドＳＦ２のリセット期間ＲＳＴｂ（２電極用リセット期間ＲＳＴｂ）に、上述した図４および図７に示した電圧Ｖｘ１の代わりに電圧Ｖｘ１ａ（第１制御電圧）が印加される。図８のその他の波形は、図４と同じであり、図９のその他の波形は、図７と同じである。図中の星印の意味は、図４と同じである。ここで、電圧Ｖｘ１ａは、走査電極ＹＥおよび維持電極ＸＥ間を放電開始電圧Ｖｆ２より小さくする電圧であり、例えば、接地線ＧＮＤのレベルの電圧（０Ｖ）である。なお、電圧Ｖｘ１ａは、走査電極ＹＥおよび維持電極ＸＥ間を放電開始電圧Ｖｆ２より小さくできれば、正の電圧でも負の電圧でもよい。

この場合も、走査電極ＹＥおよび維持電極ＸＥ間の電圧が放電開始電圧Ｖｆ２より小さいため、走査電極ＹＥおよび維持電極ＸＥ間で放電は発生しない。なお、サブフィールドＳＦ２−ＳＦ１０のアドレス期間ＡＤＲに、維持電極ＸＥに印加される電圧Ｖｘ１ｂは、電圧−Ｖｓｃが走査電極ＹＥに印加されたときに、走査電極ＹＥおよび維持電極ＸＥ間を放電開始電圧Ｖｆ１より大きくする電圧である。例えば、電圧Ｖｘ１ｂは、上述した図４に示した電圧Ｖｘ１と同じ電圧である。図８および図９に示した動作波形を用いても、上述した図４および図７に示した実施形態と同様の効果をそれぞれ得ることができる。

上述した実施形態では、本発明を、１フィールドＦＬＤが１０個のサブフィールドＳＦ１−ＳＦ１０で構成されるプラズマディスプレイパネルに適用する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、１フィールドＦＬＤが８個あるいは１１個以上のサブフィールドで構成されるプラズマディスプレイパネルに適用してもよい。また、サブフィールドの放電サイクル数は、２のｎ乗（ｎ＝０以上の整数）に限定されない。さらに、フィールドＦＬＤ内のサブフィールドＳＦ１−ＳＦ１０（図３）は、順次に配列されなくてもよい。例えば、図１０に示すように、サブフィールドＳＦ１がフィールドＦＬＤの中央付近に配置されてもよい。

図１０は、低輝度用サブフィールドＳＦ１がフィールドＦＬＤの中央付近に配置された例を示している。図１０の網掛け部分は、低輝度用サブフィールドＳＦを示している。この例では、サブフィールドＳＦ４が低輝度用サブフィールドＳＦ１の次のサブフィールドＳＦになるため、サブフィールドＳＦ４のリセット期間ＲＳＴｂは、２電極用リセット期間ＲＳＴｂである。すなわち、サブフィールドＳＦ１−ＳＦ３、ＳＦ５−ＳＦ１０は、その他のサブフィールドＳＦである。サブフィールドＳＦ４のリセット期間ＲＳＴｂの放電動作は、上述した図４に示したサブフィールドＳＦ２のリセット期間ＲＳＴｂと同じである。また、サブフィールドＳＦ２のリセット期間ＲＳＴの放電動作は、上述した図４に示したサブフィールドＳＦ１、ＳＦ３−ＳＦ１０のリセット期間ＲＳＴａと同じである。その他の放電動作は、上述した図４と同じである。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、１フィールドＦＬＤに１つの低輝度用サブフィールドＳＦを設ける例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１１に示すように、１フィールドＦＬＤに２つの低輝度用サブフィールドを設けてもよい。あるいは、１フィールドＦＬＤに３以上の低輝度用サブフィールドを設けてもよい。

図１１は、２つの低輝度用サブフィールドＳＦが１フィールドＦＬＤに配置された一例を示している。図１１の網掛け部分は、低輝度用サブフィールドＳＦを示している。この例では、サブフィールドＳＦ１およびＳＦ２が低輝度用サブフィールドＳＦである。そして、サブフィールドＳＦ４およびＳＦ６が低輝度用サブフィールドＳＦ１およびＳＦ２の次のサブフィールドＳＦである。したがって、サブフィールドＳＦ４およびＳＦ６のリセット期間ＲＳＴｂは、２電極用リセット期間ＲＳＴｂである。すなわち、サブフィールドＳＦ１−ＳＦ３、ＳＦ５、ＳＦ７−ＳＦ１０は、その他のサブフィールドＳＦである。この場合にも、上述した実施形態と同様の効果を得ることができる。

図１１に示したサブフィールドＳＦ４およびＳＦ６のリセット期間ＲＳＴｂの放電動作は、上述した図４に示したサブフィールドＳＦ２のリセット期間ＲＳＴｂと同じである。また、サブフィールドＳＦ２のリセット期間ＲＳＴａの放電動作は、上述した図４に示したサブフィールドＳＦ１のリセット期間ＲＳＴａと同じである。なお、サブフィールドＳＦ２のアドレス期間ＡＤＲの放電動作は、例えば、走査電極ＹＥおよびアドレス電極ＡＥ間の電圧値を除いて、図４に示したサブフィールドＳＦ１のアドレス期間ＡＤＲと同じである。その他の放電動作は、上述した図４と同じである。

例えば、低輝度用サブフィールドＳＦ２のアドレス期間ＡＤＲにアドレス電極ＡＥに印加されるアドレスパルスの高レベルの電圧は、電圧Ｖｓａより低く設定される。これにより、低輝度用サブフィールドＳＦ２のアドレス放電の強度は、低輝度用サブフィールドＳＦ１のアドレス放電の強度に比べて低くなる。したがって、低輝度用サブフィールドＳＦ２のアドレス放電により発生する可視光の輝度を、低輝度用サブフィールドＳＦ１のアドレス放電により発生する可視光の輝度に比べて低くできる。この結果、輝度が低い画像の階調数を増やすことができ、画質を向上できる。

なお、低輝度用サブフィールドＳＦ２のアドレス期間ＡＤＲにアドレス電極ＡＥに印加されるアドレスパルスの高レベルの電圧を、電圧Ｖｓａより高くしてもよい。この場合、低輝度用サブフィールドＳＦ２のアドレス放電により発生する可視光の輝度を、低輝度用サブフィールドＳＦ１のアドレス放電により発生する可視光の輝度に比べて高くできる。この場合にも、上述した実施形態と同様の効果を得ることができる。

また、図１２に示すように、低輝度用サブフィールドＳＦ１、ＳＦ２を連続して配置してもよい。図１２の網掛け部分は、低輝度用サブフィールドＳＦを示している。この例では、サブフィールドＳＦ１およびＳＦ２が低輝度用サブフィールドＳＦである。そして、サブフィールドＳＦ１およびＳＦ４が低輝度用サブフィールドＳＦ２およびＳＦ１の次のサブフィールドＳＦである。すなわち、サブフィールドＳＦ１は、低輝度用サブフィールドＳＦであり、かつ、低輝度用サブフィールドＳＦの次のサブフィールドＳＦである。したがって、サブフィールドＳＦ１およびＳＦ４のリセット期間ＲＳＴｂは、２電極用リセット期間ＲＳＴｂである。すなわち、サブフィールドＳＦ２、ＳＦ３、ＳＦ５−ＳＦ１０は、その他のサブフィールドＳＦである。この場合にも、上述した実施形態と同様の効果を得ることができる。

図１２に示したサブフィールドＳＦ１およびＳＦ４のリセット期間ＲＳＴｂの放電動作は、上述した図４に示したサブフィールドＳＦ２のリセット期間ＲＳＴｂと同じである。また、サブフィールドＳＦ２のリセット期間ＲＳＴａの放電動作は、上述した図４に示したサブフィールドＳＦ１のリセット期間ＲＳＴａと同じである。なお、サブフィールドＳＦ２のアドレス期間ＡＤＲの放電動作は、例えば、走査電極ＹＥおよびアドレス電極ＡＥ間の電圧値を除いて、図４に示したサブフィールドＳＦ１のアドレス期間ＡＤＲと同じである。その他の放電動作は、上述した図４と同じである。

例えば、低輝度用サブフィールドＳＦ２のアドレス期間ＡＤＲにアドレス電極ＡＥに印加されるアドレスパルスの高レベルの電圧を、上述した図１１で説明したように、電圧Ｖｓａと異なる電圧に設定する。これにより、輝度が低い画像の階調数を増やすことができ、画質を向上できる。

上述した実施形態では、負のスキャンパルスおよび正のアドレスパルスにより点灯させるセルを選択する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、アドレス期間ＡＤＲに、正のスキャンパルスおよび負のアドレスパルスを走査電極ＹＥおよびアドレス電極ＡＥにそれぞれ印加することにより、点灯させるセルを選択してもよい。この場合、例えば、図４に示した各電圧と極性がそれぞれ逆の各電圧が、各電極ＸＥ、ＹＥ、ＡＥにそれぞれ印加される。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、電極ＸＥ、ＹＥ、ＡＥに壁電荷が蓄積されていないときの放電開始電圧が放電開始電圧Ｖｆ１、Ｖｆ２、Ｖｆ３として用いられる例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、予め決められたリセット波形電圧（上述した図４に示したリセット期間ＲＳＴａの電圧波形相当）が各電極ＸＥ、ＹＥ、ＡＥに印加された後の状態の放電開始電圧が放電開始電圧Ｖｆ１、Ｖｆ２、Ｖｆ３として用いられてもよい。また、放電開始電圧Ｖｆ１、Ｖｆ２、Ｖｆ３は、１つの代表的なセルの放電開始電圧でもよいし、複数のセルの放電開始電圧の平均値、最大値あるいは最小値でもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した図６および図７で説明した実施形態では、全ての３電極用リセット期間ＲＳＴａを全セルリセット期間にする例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、３電極用リセット期間ＲＳＴａ（サブフィールドＳＦ１、ＳＦ３−ＳＦ１０のリセット期間ＲＳＴａ）のうち、サブフィールドＳＦ１のリセット期間ＲＳＴａのみを全セルリセット期間にしてもよい。すなわち、３電極用リセット期間ＲＳＴａの少なくとも１つが全セルリセット期間であればよい。この場合、サブフィールドＳＦ１のリセット期間ＲＳＴａ（全セルリセット期間）を除くリセット期間ＲＳＴ（サブフィールドＳＦ２−ＳＦ１０のリセット期間ＲＳＴ）は、オンセルリセット期間である。

例えば、サブフィールドＳＦ３−ＳＦ１０のリセット期間ＲＳＴでは、上述した図７に示した電圧Ｖｙ１から電圧Ｖｙ３まで緩やかに上昇する正の書き込み電圧、負の電圧および電圧Ｖｂａが走査電極ＹＥ、維持電極ＸＥおよびアドレス電極ＡＥにそれぞれ印加される。ここで、負の電圧は、走査電極ＹＥおよび維持電極ＸＥ間を放電開始電圧Ｖｆ２より低くする電圧である。また、サブフィールドＳＦ２は、上述した図７と同じである。なお、電圧Ｖｙ３は、電圧Ｖｙ２より低く、かつ、走査電極ＹＥおよびアドレス電極ＡＥ間を放電開始電圧Ｖｆ３より低くする電圧である。

この場合、サブフィールドＳＦ２−ＳＦ１０では、前のサブフィールドＳＦのアドレス期間ＡＤＲに選択されたセルのみで、リセット放電が発生する。換言すれば、前のサブフィールドＳＦのアドレス期間ＡＤＲに選択されなかったセルでは、リセット放電が発生しない。したがって、リセット期間ＲＳＴの放電により発生する画像の表示に不要な可視光の輝度を、図６および図７で説明した実施形態に比べて低くできる。この結果、この実施形態では、黒を再現する際の輝度（黒輝度）を上述した実施形態に比べて低くでき、低輝度の画像を表示する際の画像の品位をさらに向上させることができる。

以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。

本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に適用できる。

Claims (11)

1. 維持電極、走査電極およびアドレス電極と、放電により発光する複数のセルとを備え、１画面を表示するための１フィールドが、前記走査電極および前記維持電極間で発生させるサステイン放電の回数が異なる値に設定された複数のサブフィールドを有し、前記サブフィールドが、前記維持電極、前記走査電極および前記アドレス電極での電荷調整のためのリセット放電を発生させるためのリセット期間と、前記リセット期間の後に設けられ、前記走査電極および前記アドレス電極間でアドレス放電を選択的に発生させるためのアドレス期間とを含んで構成されたプラズマディスプレイパネルの駆動方法であって、
   前記複数のサブフィールドの少なくとも１つは、サステイン放電の回数が０回に設定され、かつ、前記アドレス期間中の前記走査電極および前記維持電極間の電圧が、前記走査電極および前記維持電極間の放電開始電圧である第１放電開始電圧より小さく設定された低輝度用サブフィールドであり、
   前記複数のサブフィールドの前記リセット期間のうち、前記低輝度用サブフィールドの次のサブフィールドのリセット期間は、前記走査電極と前記アドレス電極の間でリセット放電を発生させるための第１のリセット期間であり、その他のサブフィールドのリセット期間は、前記走査電極と前記アドレス電極の間および前記走査電極と前記維持電極の間でリセット放電を発生させるための第２のリセット期間であり、
   前記第１のリセット期間に、前記走査電極および前記維持電極間に、前記走査電極および前記維持電極間の放電開始電圧である第２放電開始電圧より小さい電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
2. 請求項１記載のプラズマディスプレイパネルの駆動方法において、
   前記リセット期間に、リセット放電を発生させるために、徐々に上昇する波形電圧を前記走査電極に印加するとともに、前記波形電圧の最高電圧より低いバイアス電圧を前記アドレス電極に印加し、
   前記第１のリセット期間では、前記波形電圧が前記走査電極に印加された際に、前記走査電極および前記維持電極間の電圧を前記第２放電開始電圧より小さくするために、第１制御電圧を前記維持電極に印加し、
   前記第２のリセット期間では、前記波形電圧が前記走査電極に印加された際に、前記第１制御電圧より低い第２制御電圧を前記維持電極に印加し、
   前記アドレス期間に、アドレス放電を選択的に発生させるために、負のスキャンパルスおよび正のアドレスパルスを前記走査電極および前記アドレス電極にそれぞれ印加することを特徴とするプラズマディスプレイパネルの駆動方法。
3. 請求項２記載のプラズマディスプレイパネルの駆動方法において、
   前記リセット期間に前記アドレス電極に印加される前記バイアス電圧を、接地線の電圧以上に設定し、
   前記リセット期間に前記走査電極に印加される前記波形電圧の最高電圧を、第１電圧に設定し、
   前記第１のリセット期間に前記維持電極に印加される前記第１制御電圧を、前記波形電圧の最高電圧より低く、かつ、接地線の電圧以上に設定し、
   前記第１電圧は、前記バイアス電圧が前記アドレス電極に印加された際に、前記走査電極および前記アドレス電極間の電圧を、前記走査電極および前記アドレス電極間の放電開始電圧である第３放電開始電圧以上にする電圧であることを特徴とするプラズマディスプレイパネルの駆動方法。
4. 請求項３記載のプラズマディスプレイパネルの駆動方法において、
   前記低輝度用サブフィールドでは、前記アドレス期間に、前記第１制御電圧より低い第３制御電圧を前記維持電極に印加し、
   前記低輝度用サブフィールドを除くサブフィールドでは、前記アドレス期間に、前記第１制御電圧を前記維持電極に印加し、
   前記第１制御電圧は、前記負のスキャンパルスが前記走査電極に印加された際に、前記走査電極および前記維持電極間の電圧を、前記第１放電開始電圧以上にする電圧であることを特徴とするプラズマディスプレイパネルの駆動方法。
5. 請求項２記載のプラズマディスプレイパネルの駆動方法において、
   前記第２のリセット期間の少なくとも１つは、全ての前記セルの前記走査電極および前記アドレス電極間でリセット放電を発生させるための全セルリセット期間であり、
   前記全セルリセット期間に前記走査電極に印加される前記波形電圧の最高電圧を、第１電圧に設定し、
   前記全セルリセット期間を除く前記リセット期間に前記走査電極に印加される前記波形電圧の最高電圧を、前記第１電圧より低い第２電圧に設定し、
   前記第１電圧は、前記バイアス電圧が前記アドレス電極に印加された際に、前記走査電極および前記アドレス電極間の電圧を、前記走査電極および前記アドレス電極間の放電開始電圧である第３放電開始電圧以上にする電圧であることを特徴とするプラズマディスプレイパネルの駆動方法。
6. 複数の維持電極及び走査電極と、前記維持電極及び走査電極に対して交差するように配置されたアドレス電極とを備え、
   １画面を表示するための１フィールドが、前記走査電極と前記維持電極との間で発生させるサステイン放電の回数が異なる値に設定された複数のサブフィールドを有し、
   前記サブフィールドは、前記維持電極、前記走査電極および前記アドレス電極での電荷調整のためのリセット放電を発生させるためのリセット期間と、点灯すべきセルを選択するために前記走査電極にスキャンパルスを印加し前記アドレス電極にアドレスパルスを印加するアドレス期間とを含んで構成されたプラズマディスプレイパネルの駆動方法であって、
   前記サブフィールドの少なくとも１つは、サステイン放電の回数は０回であって、当該サブフィールドでの前記アドレス期間中の前記走査電極と前記維持電極との間の電圧差が、前記走査電極と前記維持電極間の放電開始電圧より小さくなるように設定された第１のサブフィールドであり、
   前記第１のサブフィールドに後続する第２のサブフィールドの前記リセット期間では、前記走査電極および前記アドレス電極間に、前記走査電極と前記アドレス電極間の放電開始電圧より大きい電圧を印加するとともに、前記走査電極および前記維持電極間に、前記走査電極と前記維持電極間の放電開始電圧より小さい電圧を印加し、
   前記第２のサブフィールド以外のサブフィールドの前記リセット期間では、前記走査電極および前記アドレス電極間に、前記走査電極と前記アドレス電極間の放電開始電圧より大きい電圧を印加するとともに、前記走査電極および前記維持電極間に、前記走査電極と前記維持電極間の放電開始電圧より大きい電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
7. 維持電極、走査電極、アドレス電極および放電により発光する複数のセルを有するプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動部とを備え、
   １画面を表示するための１フィールドは、前記走査電極および前記維持電極間で発生させるサステイン放電の回数が異なる値に設定された複数のサブフィールドを有し、
   前記各サブフィールドは、前記維持電極、前記走査電極および前記アドレス電極での電荷調整のためのリセット放電を発生させるためのリセット期間と、前記リセット期間の後に設けられ、前記走査電極および前記アドレス電極間でアドレス放電を選択的に発生させるためのアドレス期間とを含んで構成され、
   前記複数のサブフィールドの少なくとも１つは、サステイン放電の回数が０回に設定され、かつ、前記アドレス期間中の前記走査電極および前記維持電極間の電圧が、前記走査電極および前記維持電極間の放電開始電圧である第１放電開始電圧より小さく設定された低輝度用サブフィールドであり、
   前記複数のサブフィールドの前記リセット期間のうち、前記低輝度用サブフィールドの次のサブフィールドのリセット期間は、前記走査電極と前記アドレス電極の間でリセット放電を発生させるための第１のリセット期間であり、その他のサブフィールドのリセット期間は、前記走査電極と前記アドレス電極の間および前記走査電極と前記維持電極の間でリセット放電を発生させるための第２のリセット期間であり、
   前記駆動部は、
   前記第１のリセット期間に、前記走査電極および前記維持電極間に、前記走査電極および前記維持電極間の放電開始電圧である第２放電開始電圧より小さい電圧を印加することを特徴とするプラズマディスプレイ装置。
8. 請求項７記載のプラズマディスプレイ装置において、
   前記駆動部は、
   前記リセット期間に、徐々に上昇する波形電圧を前記走査電極に印加する走査電極駆動回路、および、前記波形電圧が前記走査電極に印加された際に、前記波形電圧の最高電圧より低いバイアス電圧を前記アドレス電極に印加するアドレス電極駆動回路と、
   前記リセット期間のうち、前記第１のリセット期間では、前記波形電圧が前記走査電極に印加された際に、前記走査電極および前記維持電極間の電圧を前記第２放電開始電圧より小さくするために、第１制御電圧を前記維持電極に印加し、前記第２のリセット期間では、前記波形電圧が前記走査電極に印加された際に、前記第１制御電圧より低い第２制御電圧を前記維持電極に印加する維持電極駆動回路とを備え、
   前記走査電極駆動回路は、前記アドレス期間に、負のスキャンパルスを前記走査電極に選択的に印加し、
   前記アドレス電極駆動回路は、前記アドレス期間に、正のアドレスパルスを前記アドレス電極に選択的に印加することを特徴とするプラズマディスプレイ装置。
9. 請求項８記載のプラズマディスプレイ装置において、
   前記駆動部は、
   前記リセット期間に前記アドレス電極に印加される前記バイアス電圧を、接地線の電圧以上に生成するバイアス電圧生成部と、
   前記リセット期間に前記走査電極に印加される前記波形電圧の最高電圧として、第１電圧を生成する第１電圧生成部と、
   前記第１のリセット期間に前記維持電極に印加される前記第１制御電圧を、前記波形電圧の最高電圧より低く、かつ、接地線の電圧以上に生成する第１制御電圧生成部とを備え、
   前記第１電圧生成部により生成された前記第１電圧は、前記バイアス電圧が前記アドレス電極に印加された際に、前記走査電極および前記アドレス電極間の電圧を、前記走査電極および前記アドレス電極間の放電開始電圧である第３放電開始電圧以上にする電圧であることを特徴とするプラズマディスプレイ装置。
10. 請求項９記載のプラズマディスプレイ装置において、
    前記駆動部は、前記第１制御電圧より低い第３制御電圧を生成する第３制御電圧生成部を備え、
    前記維持電極駆動回路は、前記アドレス期間に、前記低輝度用サブフィールドでは、前記第３制御電圧を前記維持電極に印加し、前記低輝度用サブフィールドを除くサブフィールドでは、前記第１制御電圧を前記維持電極に印加し、
    前記第１制御電圧生成部により生成された前記第１制御電圧は、前記負のスキャンパルスが前記走査電極に印加された際に、前記走査電極および前記維持電極間の電圧を、前記第１放電開始電圧以上にする電圧であることを特徴とするプラズマディスプレイ装置。
    
11. 請求項８記載のプラズマディスプレイ装置において、
    前記第２のリセット期間の少なくとも１つは、全ての前記セルの前記走査電極および前記アドレス電極間でリセット放電を発生させるための全セルリセット期間であり、
    前記駆動部は、
    前記全セルリセット期間に前記走査電極に印加される前記波形電圧の最高電圧として、第１電圧を生成する第１電圧生成部と、
    前記全セルリセット期間を除く前記リセット期間に前記走査電極に印加される前記波形電圧の最高電圧として、前記第１電圧より低い第２電圧を生成する第２電圧生成部とを備え、
    前記第１電圧生成部により生成された前記第１電圧は、前記バイアス電圧が前記アドレス電極に印加された際に、前記走査電極および前記アドレス電極間の電圧を、前記走査電極および前記アドレス電極間の放電開始電圧である第３放電開始電圧以上にする電圧であることを特徴とするプラズマディスプレイ装置。

Images