JPH1069858A - プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法Info
- Publication number
- JPH1069858A JPH1069858A JP8226274A JP22627496A JPH1069858A JP H1069858 A JPH1069858 A JP H1069858A JP 8226274 A JP8226274 A JP 8226274A JP 22627496 A JP22627496 A JP 22627496A JP H1069858 A JPH1069858 A JP H1069858A
- Authority
- JP
- Japan
- Prior art keywords
- display
- electrodes
- address
- electrode
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【課題】空間電荷の蓄積により偶発的に発生する放電を
防止する。 【解決手段】本発明のプラズマディスプレイ装置は、放
電空間を介して対向配置された第一の基板と第二の基板
を有し、第一の基板の表面上に複数のアドレス電極と、
アドレス電極を被覆する第一の誘電体層とが形成され、
第二の基板の表面上にアドレス電極と交差する面放電用
の複数の表示電極と、表示電極を被覆する第二の誘電体
層と、最も外側の表示電極の外側に並列する複数のダミ
ー表示電極とが形成されたプラズマディスプレイパネル
と、アドレス電極、表示電極、ダミー表示電極に接続さ
れ、アドレス期間中にアドレス電極と表示電極との交差
部の所定のセルにプラズマ放電を発生させ、アドレス期
間後の維持放電期間に当該放電が発生したセルと共にダ
ミー表示電極の領域で維持放電を発生させる駆動回路と
を有することを特徴とする。ダミー表示電極の領域には
アドレス電極を隔離する隔壁を設けない構造にする。そ
の結果、有効表示領域外を常時点灯領域とし、偶発放電
の原因となる空間電荷の蓄積を防止する。
防止する。 【解決手段】本発明のプラズマディスプレイ装置は、放
電空間を介して対向配置された第一の基板と第二の基板
を有し、第一の基板の表面上に複数のアドレス電極と、
アドレス電極を被覆する第一の誘電体層とが形成され、
第二の基板の表面上にアドレス電極と交差する面放電用
の複数の表示電極と、表示電極を被覆する第二の誘電体
層と、最も外側の表示電極の外側に並列する複数のダミ
ー表示電極とが形成されたプラズマディスプレイパネル
と、アドレス電極、表示電極、ダミー表示電極に接続さ
れ、アドレス期間中にアドレス電極と表示電極との交差
部の所定のセルにプラズマ放電を発生させ、アドレス期
間後の維持放電期間に当該放電が発生したセルと共にダ
ミー表示電極の領域で維持放電を発生させる駆動回路と
を有することを特徴とする。ダミー表示電極の領域には
アドレス電極を隔離する隔壁を設けない構造にする。そ
の結果、有効表示領域外を常時点灯領域とし、偶発放電
の原因となる空間電荷の蓄積を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル（以下単にＰＤＰと称する。）に係り、特に
３電極面放電構造のＡＣ型ＰＤＰの偶発放電を防止した
構造及びその駆動方法に関する。
レイパネル（以下単にＰＤＰと称する。）に係り、特に
３電極面放電構造のＡＣ型ＰＤＰの偶発放電を防止した
構造及びその駆動方法に関する。
【０００２】
【従来の技術】面放電のＡＣ型ＰＤＰは、大画面のフル
カラー表示装置として注目されている。特に、３電極面
放電構造のＰＤＰは、表示側のガラス基板上に面放電を
発生する複数の平行な表示電極（以下Ｘ電極、Ｙ電極と
称する。）を形成し、反対側のガラス基板上にＸ，Ｙ電
極と直交するアドレス電極と蛍光体を形成している。そ
してＰＤＰの駆動は、Ｘ，Ｙ電極間に放電開始電圧を越
える大電圧を印加してリセットし、スキャン電極である
Ｙ電極とアドレス電極との間で放電させ、Ｘ，Ｙ電極間
に維持電圧を印加し蓄積された壁電荷を利用して輝度に
応じた維持放電を行わせることを基本とする。
カラー表示装置として注目されている。特に、３電極面
放電構造のＰＤＰは、表示側のガラス基板上に面放電を
発生する複数の平行な表示電極（以下Ｘ電極、Ｙ電極と
称する。）を形成し、反対側のガラス基板上にＸ，Ｙ電
極と直交するアドレス電極と蛍光体を形成している。そ
してＰＤＰの駆動は、Ｘ，Ｙ電極間に放電開始電圧を越
える大電圧を印加してリセットし、スキャン電極である
Ｙ電極とアドレス電極との間で放電させ、Ｘ，Ｙ電極間
に維持電圧を印加し蓄積された壁電荷を利用して輝度に
応じた維持放電を行わせることを基本とする。
【０００３】後に詳述するが、Ｙ電極とアドレス電極と
の間で生じたプラズマ放電の結果、空間電荷が発生し、
その大部分がＸ，Ｙ電極上の誘電体層上に蓄積される。
また、発生した空間電荷の一部は、隣のスキャン電極と
Ｙ電極との書き込み放電の種火として利用される。
の間で生じたプラズマ放電の結果、空間電荷が発生し、
その大部分がＸ，Ｙ電極上の誘電体層上に蓄積される。
また、発生した空間電荷の一部は、隣のスキャン電極と
Ｙ電極との書き込み放電の種火として利用される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
様に発生した空間電荷はその一部がスキャンと共に移動
し、最初と最後のスキャン電極付近で蓄積されていく。
その結果、蓄積された電荷による大電圧で偶発的に放電
が発生し、画質の劣化を招くことになる。この現象は必
ずしも明確に解明されていないが、少なくとも維持放電
に利用されない電荷がアドレス電極上に蓄積される為に
発生することは確認されている。
様に発生した空間電荷はその一部がスキャンと共に移動
し、最初と最後のスキャン電極付近で蓄積されていく。
その結果、蓄積された電荷による大電圧で偶発的に放電
が発生し、画質の劣化を招くことになる。この現象は必
ずしも明確に解明されていないが、少なくとも維持放電
に利用されない電荷がアドレス電極上に蓄積される為に
発生することは確認されている。
【０００５】そこで、本発明は上記した偶発放電の発生
を防止することができるＰＤＰの構造及びその駆動方法
を提供することを目的とする。
を防止することができるＰＤＰの構造及びその駆動方法
を提供することを目的とする。
【０００６】更に、本発明の目的は、偶発放電の原因と
なる電荷の蓄積をなくすことができるＰＤＰの構造及び
その駆動方法を提供することにある。
なる電荷の蓄積をなくすことができるＰＤＰの構造及び
その駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的は、本発明に
よれば、放電空間を介して対向配置された第一の基板と
第二の基板を有し、該第一の基板の表面上に複数のアド
レス電極と、該アドレス電極を被覆する第一の誘電体層
とが形成され、該第二の基板の表面上に前記アドレス電
極と交差する面放電用の複数の表示電極と、該表示電極
を被覆する第二の誘電体層と、最も外側の該表示電極の
外側に並列する複数のダミー表示電極とが形成されたプ
ラズマディスプレイパネルと、前記アドレス電極、表示
電極、ダミー表示電極に接続され、アドレス期間中に該
アドレス電極と表示電極との交差部の所定のセルにプラ
ズマ放電を発生させ、該アドレス期間後の維持放電期間
に当該放電が発生したセルと共にダミー表示電極の領域
で維持放電を発生させる駆動回路とを有することを特徴
とするプラズマディスプレイ装置を提供することにより
達成される。
よれば、放電空間を介して対向配置された第一の基板と
第二の基板を有し、該第一の基板の表面上に複数のアド
レス電極と、該アドレス電極を被覆する第一の誘電体層
とが形成され、該第二の基板の表面上に前記アドレス電
極と交差する面放電用の複数の表示電極と、該表示電極
を被覆する第二の誘電体層と、最も外側の該表示電極の
外側に並列する複数のダミー表示電極とが形成されたプ
ラズマディスプレイパネルと、前記アドレス電極、表示
電極、ダミー表示電極に接続され、アドレス期間中に該
アドレス電極と表示電極との交差部の所定のセルにプラ
ズマ放電を発生させ、該アドレス期間後の維持放電期間
に当該放電が発生したセルと共にダミー表示電極の領域
で維持放電を発生させる駆動回路とを有することを特徴
とするプラズマディスプレイ装置を提供することにより
達成される。
【０００８】更に、本発明では、前記第一の基板上の前
記複数の表示電極が形成された有効表示領域内のアドレ
ス電極間に隣接するアドレス電極間を隔離する隔壁を形
成し、前記ダミー表示電極が形成された領域内のアドレ
ス電極間には当該隔壁が形成されないことを特徴とす
る。
記複数の表示電極が形成された有効表示領域内のアドレ
ス電極間に隣接するアドレス電極間を隔離する隔壁を形
成し、前記ダミー表示電極が形成された領域内のアドレ
ス電極間には当該隔壁が形成されないことを特徴とす
る。
【０００９】更に、本発明は、前記ダミー表示電極が前
記複数の表示電極が形成された有効表示領域の上下外側
に並設され、該有効表示領域の左または右外側領域に形
成される表示電極間で維持放電期間に放電を発生し、該
上下外側領域が該左または右外側領域を介してつなげら
れ、該上下外側領域及び該左または右外側領域で維持放
電期間に放電が発生することを特徴とする。
記複数の表示電極が形成された有効表示領域の上下外側
に並設され、該有効表示領域の左または右外側領域に形
成される表示電極間で維持放電期間に放電を発生し、該
上下外側領域が該左または右外側領域を介してつなげら
れ、該上下外側領域及び該左または右外側領域で維持放
電期間に放電が発生することを特徴とする。
【００１０】更に、本発明の駆動回路は、前記アドレス
電極、表示電極、ダミー表示電極に接続され、アドレス
期間中に該アドレス電極と表示電極との交差部の所定の
セル及び該アドレス電極とダミー表示電極との交差部に
プラズマ放電を発生させ、該アドレス期間後の維持放電
期間に当該放電が発生したセルと共にダミー表示電極の
領域で維持放電を発生させることを特徴とする。
電極、表示電極、ダミー表示電極に接続され、アドレス
期間中に該アドレス電極と表示電極との交差部の所定の
セル及び該アドレス電極とダミー表示電極との交差部に
プラズマ放電を発生させ、該アドレス期間後の維持放電
期間に当該放電が発生したセルと共にダミー表示電極の
領域で維持放電を発生させることを特徴とする。
【００１１】より具体的には、前記アドレス期間におい
て、前記複数の表示電極にスキャンパルスを順次印加し
ながら該アドレス電極の所定の電極にアドレスパルスを
印加すると共に、更に該ダミー表示電極に前記スキャン
パルスに対応する電圧を印加することを特徴とする。
て、前記複数の表示電極にスキャンパルスを順次印加し
ながら該アドレス電極の所定の電極にアドレスパルスを
印加すると共に、更に該ダミー表示電極に前記スキャン
パルスに対応する電圧を印加することを特徴とする。
【００１２】本発明によれば、有効表示領域外に常時表
示される領域を設け、従来蓄積されていた空間電荷の中
和により偶発放電に至る電荷の異常蓄積をなくすことが
できる。
示される領域を設け、従来蓄積されていた空間電荷の中
和により偶発放電に至る電荷の異常蓄積をなくすことが
できる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に従って説明する。しかしながら、本発明の技術
的範囲がその実施の形態に限定されるものではない。
て図面に従って説明する。しかしながら、本発明の技術
的範囲がその実施の形態に限定されるものではない。
【００１４】図１は、本発明の実施の形態のＰＤＰの分
解斜視図である。また、図２は、そのＰＤＰの断面図で
ある。両方の図を参照してその基本的な構造について説
明する。１０は表示側のガラス基板で、図２に示した方
向に光が出ていく。２０は、背面側のガラス基板であ
る。表示側のガラス基板１０上には、透明電極１１とそ
の上（図面上は下）に形成された導電性の高いバス電極
１２からなる表示電極対としてのＸ電極１３ＸとＹ電極
１３Ｙが形成され、ＰｂＯ等の低融点ガラスからなる誘
電体層１４とＭｇＯからなる保護層１５で覆われてい
る。バス電極１２は、透明電極１１の導電性を補うため
に、Ｘ電極とＹ電極の反対側端部に沿って設けられる。
解斜視図である。また、図２は、そのＰＤＰの断面図で
ある。両方の図を参照してその基本的な構造について説
明する。１０は表示側のガラス基板で、図２に示した方
向に光が出ていく。２０は、背面側のガラス基板であ
る。表示側のガラス基板１０上には、透明電極１１とそ
の上（図面上は下）に形成された導電性の高いバス電極
１２からなる表示電極対としてのＸ電極１３ＸとＹ電極
１３Ｙが形成され、ＰｂＯ等の低融点ガラスからなる誘
電体層１４とＭｇＯからなる保護層１５で覆われてい
る。バス電極１２は、透明電極１１の導電性を補うため
に、Ｘ電極とＹ電極の反対側端部に沿って設けられる。
【００１５】背面ガラス基板２０上には、例えばシリコ
ン酸化膜からなる下地のパッシベーション膜２１上に、
ストライプ状のアドレス電極Ａ１，Ａ２，Ａ３が設けら
れ、誘電体層２２で覆われている。また、アドレス電極
Ａ１，Ａ２，Ａ３に隣接するようにストライプ状の隔壁
（リブ）２３が形成される。この隔壁２３は、アドレス
放電時の隣接セルへの影響を断つためにと光のクロスト
ークを防ぐための二つの機能を有する。隣接するリブ２
３毎に赤、青、緑の蛍光体層２４Ｒ，２４Ｇ，２４Ｂが
アドレス電極上及びリブ壁面を被覆するように塗り分け
られている。
ン酸化膜からなる下地のパッシベーション膜２１上に、
ストライプ状のアドレス電極Ａ１，Ａ２，Ａ３が設けら
れ、誘電体層２２で覆われている。また、アドレス電極
Ａ１，Ａ２，Ａ３に隣接するようにストライプ状の隔壁
（リブ）２３が形成される。この隔壁２３は、アドレス
放電時の隣接セルへの影響を断つためにと光のクロスト
ークを防ぐための二つの機能を有する。隣接するリブ２
３毎に赤、青、緑の蛍光体層２４Ｒ，２４Ｇ，２４Ｂが
アドレス電極上及びリブ壁面を被覆するように塗り分け
られている。
【００１６】また、図２に示される通り、表示側基板１
０と背面側基板２０とは約１００μｍ程度のギャップを
保って組み合わされ、その間の空間２５にはＮｅ＋Ｘｅ
の放電用の混合ガスが封入される。
０と背面側基板２０とは約１００μｍ程度のギャップを
保って組み合わされ、その間の空間２５にはＮｅ＋Ｘｅ
の放電用の混合ガスが封入される。
【００１７】図３は、上記の３電極面放電型のＰＤＰの
Ｘ，Ｙ電極とアドレス電極との関係を示すパネルの平面
図である。Ｘ電極Ｘ１〜Ｘ１０は横方向に並行して配列
されかつ基板端部において共通接続され、Ｙ電極Ｙ１〜
Ｙ１０はＸ電極の間にそれぞれ設けられかつ個別に基板
端部に導出されている。これらのＸ，Ｙ電極はそれぞれ
対になって表示ラインを形成し、表示のための維持放電
電圧が交互に印加される。尚、ＸＤ１，ＸＤ２及びＹＤ
１，ＹＤ２はそれぞれ有効表示領域の外側に設けられる
ダミー電極であり、パネルの周辺部分の非線形性の特性
を緩和する為に設けられている。図３中は、上下左右に
１本または１対づつ設けられているが、これらのダミー
電極の数は適宜選択される。そして、背面側基板２０上
に設けられるアドレス電極Ａ１〜Ａ１４は、Ｘ，Ｙ電極
と直交して設けられる。
Ｘ，Ｙ電極とアドレス電極との関係を示すパネルの平面
図である。Ｘ電極Ｘ１〜Ｘ１０は横方向に並行して配列
されかつ基板端部において共通接続され、Ｙ電極Ｙ１〜
Ｙ１０はＸ電極の間にそれぞれ設けられかつ個別に基板
端部に導出されている。これらのＸ，Ｙ電極はそれぞれ
対になって表示ラインを形成し、表示のための維持放電
電圧が交互に印加される。尚、ＸＤ１，ＸＤ２及びＹＤ
１，ＹＤ２はそれぞれ有効表示領域の外側に設けられる
ダミー電極であり、パネルの周辺部分の非線形性の特性
を緩和する為に設けられている。図３中は、上下左右に
１本または１対づつ設けられているが、これらのダミー
電極の数は適宜選択される。そして、背面側基板２０上
に設けられるアドレス電極Ａ１〜Ａ１４は、Ｘ，Ｙ電極
と直交して設けられる。
【００１８】Ｘ，Ｙ電極はペアになって維持放電電圧が
交互に印加され、Ｙ電極は情報を書き込む時のスキャン
電極としても利用される。アドレス電極は、情報を書き
込む時に利用され、情報に従ってアドレス電極とスキャ
ン対象のＹ電極との間でプラズマ放電が発生される。従
って、アドレス電極には１セル分の放電電流しか流す必
要がない。また、その放電電圧は、Ｙ電極との組み合わ
せで決まるので、比較的低電圧での駆動が可能である。
このような低電流、低電圧駆動が、大表示画面を可能に
している。
交互に印加され、Ｙ電極は情報を書き込む時のスキャン
電極としても利用される。アドレス電極は、情報を書き
込む時に利用され、情報に従ってアドレス電極とスキャ
ン対象のＹ電極との間でプラズマ放電が発生される。従
って、アドレス電極には１セル分の放電電流しか流す必
要がない。また、その放電電圧は、Ｙ電極との組み合わ
せで決まるので、比較的低電圧での駆動が可能である。
このような低電流、低電圧駆動が、大表示画面を可能に
している。
【００１９】図４は、具体的なＰＤＰの駆動方法を説明
する為の電極印加電圧波形図である。それぞれの電極に
印加される電圧は、例えば、Ｖｗ＝１３０Ｖ，Ｖｓ＝１
８０Ｖ，Ｖａ＝５０Ｖ，−Ｖｓｃ＝−５０Ｖ，−Ｖｙ＝
−１５０Ｖであり、Ｖａｗ，Ｖａｘはそれぞれの他の電
極に印加される電圧の中間電位に設定される。
する為の電極印加電圧波形図である。それぞれの電極に
印加される電圧は、例えば、Ｖｗ＝１３０Ｖ，Ｖｓ＝１
８０Ｖ，Ｖａ＝５０Ｖ，−Ｖｓｃ＝−５０Ｖ，−Ｖｙ＝
−１５０Ｖであり、Ｖａｗ，Ｖａｘはそれぞれの他の電
極に印加される電圧の中間電位に設定される。
【００２０】３電極面放電型のＰＤＰの駆動では、１つ
のサブフィールドがリセット期間、アドレス期間、及び
維持放電期間（表示期間）から構成される。
のサブフィールドがリセット期間、アドレス期間、及び
維持放電期間（表示期間）から構成される。
【００２１】リセット期間では、時刻ａ−ｂにて共通接
続されたＸ電極に全面書き込みパルスが印加され、パネ
ル全面でＸＹ電極間で放電が発生する（図中Ｗ）。この
放電で空間２５に発生した電荷のうち、正電荷が電圧の
低いＹ電極側に引き寄せられ、負電荷が電圧の高いＸ電
極側に引き寄せられる。その結果、書き込みパルスがな
くなる時刻ｂにて、今度はＸ電極とＹ電極間に上記の引
き寄せられて誘電体層１４上に蓄積された電荷による高
電界により、再度放電が発生する（図中Ｃ）。その結
果、全てのＸ，Ｙ電極上の電荷が中和されてしまい、パ
ネル全体のリセットが終了する。期間ｂ−ｃはその電荷
の中和に要する時間である。
続されたＸ電極に全面書き込みパルスが印加され、パネ
ル全面でＸＹ電極間で放電が発生する（図中Ｗ）。この
放電で空間２５に発生した電荷のうち、正電荷が電圧の
低いＹ電極側に引き寄せられ、負電荷が電圧の高いＸ電
極側に引き寄せられる。その結果、書き込みパルスがな
くなる時刻ｂにて、今度はＸ電極とＹ電極間に上記の引
き寄せられて誘電体層１４上に蓄積された電荷による高
電界により、再度放電が発生する（図中Ｃ）。その結
果、全てのＸ，Ｙ電極上の電荷が中和されてしまい、パ
ネル全体のリセットが終了する。期間ｂ−ｃはその電荷
の中和に要する時間である。
【００２２】次に、アドレス期間では、Ｙ電極にー５０
Ｖ（−Ｖｓｃ）、Ｘ電極に５０Ｖ（Ｖａ）を印加し、Ｙ
電極に対してスキャンパルスー１５０Ｖ（−Ｖｙ）を順
に印加しながら、アドレス電極に表示情報に従ったアド
レスパルス５０Ｖ（Ｖａ）を印加する。この結果、アド
レス電極とスキャン電極との間に２００Ｖの大電圧が印
加され、プラズマ放電が発生する。しかし、リセット時
の全面書き込みパルス程は大きな電圧及びパルス幅では
ないので、パルスの印加が終了しても蓄積電荷による反
対の放電は生じない。そして、放電によって発生した空
間電荷は、５０Ｖ印加のＸ電極側及びアドレス電荷側に
負電荷が、ー５０Ｖ印加のＹ電極側に正電荷がそれぞれ
の誘電体層１４，２２上に壁電荷として蓄積される。
Ｖ（−Ｖｓｃ）、Ｘ電極に５０Ｖ（Ｖａ）を印加し、Ｙ
電極に対してスキャンパルスー１５０Ｖ（−Ｖｙ）を順
に印加しながら、アドレス電極に表示情報に従ったアド
レスパルス５０Ｖ（Ｖａ）を印加する。この結果、アド
レス電極とスキャン電極との間に２００Ｖの大電圧が印
加され、プラズマ放電が発生する。しかし、リセット時
の全面書き込みパルス程は大きな電圧及びパルス幅では
ないので、パルスの印加が終了しても蓄積電荷による反
対の放電は生じない。そして、放電によって発生した空
間電荷は、５０Ｖ印加のＸ電極側及びアドレス電荷側に
負電荷が、ー５０Ｖ印加のＹ電極側に正電荷がそれぞれ
の誘電体層１４，２２上に壁電荷として蓄積される。
【００２３】この点は、図５の偶発放電の説明図により
より理解される。このようにして発生し蓄積されるＸ電
極とＹ電極上の蓄積電荷は、後の維持放電期間での維持
放電の為のメモリ機能を果たす。即ち、後の維持放電電
圧がＸ，Ｙ電極間に印加されると、アドレス期間に放電
して電荷が蓄積されているセルのＸ，Ｙ電極間に、その
維持パルス電圧と蓄積電荷の電圧とが重畳されて、維持
放電がＸ，Ｙ電極間で発生する。
より理解される。このようにして発生し蓄積されるＸ電
極とＹ電極上の蓄積電荷は、後の維持放電期間での維持
放電の為のメモリ機能を果たす。即ち、後の維持放電電
圧がＸ，Ｙ電極間に印加されると、アドレス期間に放電
して電荷が蓄積されているセルのＸ，Ｙ電極間に、その
維持パルス電圧と蓄積電荷の電圧とが重畳されて、維持
放電がＸ，Ｙ電極間で発生する。
【００２４】更に、スキャンパルス（−Ｖｙ）がＹ電極
を移動していくに従い、空間電荷の例えば正電荷が図５
の左側に移動し、負電荷は右側に移動し、両端でそれぞ
れ蓄積されるものと思われる。そして、上記のメモリ機
能として利用されないアドレス電極上の電荷は、その後
の維持放電期間でも放電せず、蓄積され（図５
（Ｃ））、やがて表示領域の周辺、特に上下端のＹ電極
近傍からアドレス電極に沿って偶発的に放電を発生させ
る（図５（Ｄ））。
を移動していくに従い、空間電荷の例えば正電荷が図５
の左側に移動し、負電荷は右側に移動し、両端でそれぞ
れ蓄積されるものと思われる。そして、上記のメモリ機
能として利用されないアドレス電極上の電荷は、その後
の維持放電期間でも放電せず、蓄積され（図５
（Ｃ））、やがて表示領域の周辺、特に上下端のＹ電極
近傍からアドレス電極に沿って偶発的に放電を発生させ
る（図５（Ｄ））。
【００２５】最後に、維持放電期間では、アドレス期間
で記憶された壁電荷を利用して、表示の輝度に応じた表
示の放電が行われる。即ち、Ｘ，Ｙ電極間に、壁電荷が
あるセルでは放電するが壁電荷のないセルでは放電しな
い程度の維持パルスが印加される。その結果、アドレス
期間で壁電荷が蓄積されたセルではＸ，Ｙ電極間で交互
に放電が繰り返される。この放電パルスの数に応じて、
表示の輝度が表現される。従って、このサブフィールド
を複数回にわたり重み付けした維持放電期間で繰り返す
ことで多階調表示を可能にする。そして、ＲＧＢのセル
で組み合わせることでフルカラー表示を実現できる。
で記憶された壁電荷を利用して、表示の輝度に応じた表
示の放電が行われる。即ち、Ｘ，Ｙ電極間に、壁電荷が
あるセルでは放電するが壁電荷のないセルでは放電しな
い程度の維持パルスが印加される。その結果、アドレス
期間で壁電荷が蓄積されたセルではＸ，Ｙ電極間で交互
に放電が繰り返される。この放電パルスの数に応じて、
表示の輝度が表現される。従って、このサブフィールド
を複数回にわたり重み付けした維持放電期間で繰り返す
ことで多階調表示を可能にする。そして、ＲＧＢのセル
で組み合わせることでフルカラー表示を実現できる。
【００２６】［偶発放電対策］図５に示される通り、
Ｘ，Ｙ電極上に形成された誘電体層１４上には、壁電荷
が蓄積されて維持放電期間での放電に利用される。しか
し、上下端のＹ電極近傍に転送されて蓄積された電荷
は、Ｙ電極のスキャンによる転送がなくしかも維持放電
の種火としての利用がない。その為、上下端に蓄積され
た電荷は大量に蓄積されて図５（Ｄ）の様に偶発放電の
原因となる。
Ｘ，Ｙ電極上に形成された誘電体層１４上には、壁電荷
が蓄積されて維持放電期間での放電に利用される。しか
し、上下端のＹ電極近傍に転送されて蓄積された電荷
は、Ｙ電極のスキャンによる転送がなくしかも維持放電
の種火としての利用がない。その為、上下端に蓄積され
た電荷は大量に蓄積されて図５（Ｄ）の様に偶発放電の
原因となる。
【００２７】そこで、本発明では、有効表示領域の上下
端の表示電極対Ｘ，Ｙの外側に設けたダミー表示電極対
でも積極的に放電を発生させて、転送されてきた電荷が
蓄積しないようにする。より好ましくは、ダミー表示電
極対が形成された領域にはアドレス電極を隔離する隔壁
（リブ）２３を取り除き、ダミー表示電極対の領域全域
に渡って放電させる様にする。その為に、ダミー表示電
極対ＸＤ，ＹＤにおいてもアドレス期間中にアドレス電
極との間で放電させて種火としての壁電荷を発生させ、
更に、維持放電期間中に維持放電を発生させる。
端の表示電極対Ｘ，Ｙの外側に設けたダミー表示電極対
でも積極的に放電を発生させて、転送されてきた電荷が
蓄積しないようにする。より好ましくは、ダミー表示電
極対が形成された領域にはアドレス電極を隔離する隔壁
（リブ）２３を取り除き、ダミー表示電極対の領域全域
に渡って放電させる様にする。その為に、ダミー表示電
極対ＸＤ，ＹＤにおいてもアドレス期間中にアドレス電
極との間で放電させて種火としての壁電荷を発生させ、
更に、維持放電期間中に維持放電を発生させる。
【００２８】更に、有効表示領域の上下左右端部を全て
常時放電領域としてつないでしまうことで、蓄積される
電荷を中和させることができ、蓄積電荷による偶発放電
を防止することができる。
常時放電領域としてつないでしまうことで、蓄積される
電荷を中和させることができ、蓄積電荷による偶発放電
を防止することができる。
【００２９】図６にその具体的な構造を示す。図６
（Ａ）は、ＰＤＰ全体を示す平面図であり、その中央部
が有効表示領域１００として機能し、その周囲にダミー
電極が設けられて常時点灯（維持放電）が行われる領域
２００として機能する。その左下角部のより詳細な拡大
図が図６（Ｂ）である。
（Ａ）は、ＰＤＰ全体を示す平面図であり、その中央部
が有効表示領域１００として機能し、その周囲にダミー
電極が設けられて常時点灯（維持放電）が行われる領域
２００として機能する。その左下角部のより詳細な拡大
図が図６（Ｂ）である。
【００３０】有効表示領域１００内では、既に説明した
通り表示電極対Ｘ，Ｙとアドレス電極Ａとが交差して両
ガラス基板１０、２０に設けられ、アドレス電極Ａ間に
は隔壁（リブ）２３が設けられている。ところが、ダミ
ー電極ＸＤ，ＹＤが設けられる領域は、常時点灯領域２
００として機能する様に、隔壁２３は除去されている。
この為、アドレス電極Ａに沿って転送されてきた空間電
荷は、常時点灯領域２００での放電に利用され特定の領
域に偏って蓄積されることが無くなる。
通り表示電極対Ｘ，Ｙとアドレス電極Ａとが交差して両
ガラス基板１０、２０に設けられ、アドレス電極Ａ間に
は隔壁（リブ）２３が設けられている。ところが、ダミ
ー電極ＸＤ，ＹＤが設けられる領域は、常時点灯領域２
００として機能する様に、隔壁２３は除去されている。
この為、アドレス電極Ａに沿って転送されてきた空間電
荷は、常時点灯領域２００での放電に利用され特定の領
域に偏って蓄積されることが無くなる。
【００３１】また、隔壁２３を形成していないので、ダ
ミー表示電極対ＸＤ，ＹＤ間でのサステイン時の放電に
より、アドレス電極Ａに沿って蓄積されていた電荷の偏
りが無くなり偶発放電の発生確率を大きく低下させる。
ミー表示電極対ＸＤ，ＹＤ間でのサステイン時の放電に
より、アドレス電極Ａに沿って蓄積されていた電荷の偏
りが無くなり偶発放電の発生確率を大きく低下させる。
【００３２】更に、有効表示領域１００内の表示電極対
Ｘ，Ｙは、その両端で図６（Ｂ）に示される通り扇状に
まとめられてＹ電極パッドＰＹに接続され、フレキシブ
ルケーブルを介して駆動回路６０に接続される。従っ
て、図６（Ｂ）中の５０で示した通り、その有効表示領
域１００の外側で表示電極対Ｘ，Ｙ間の距離が狭く形成
されている。そのため、維持放電期間に印加される表示
電極対間の維持放電電圧で放電し易くなっている。そこ
で、ＰＤＰの上下にあるダミー表示電極対ＸＤ，ＹＤの
領域間を、ＰＤＰの左右にある領域でつなぐことで、図
６（Ａ）の様に有効表示領域１００の周囲を取り囲む常
時点灯領域２００を形成することができる。かかる構成
にすることで、図５で示した逆極性の電荷がＰＤＰの上
下端（スキャン電極であるＹ電極の上下端）にそれぞれ
転送され蓄積されても、放電領域２００を介して中和さ
せることができ、偶発放電の原因である電荷の蓄積を無
くすことができる。
Ｘ，Ｙは、その両端で図６（Ｂ）に示される通り扇状に
まとめられてＹ電極パッドＰＹに接続され、フレキシブ
ルケーブルを介して駆動回路６０に接続される。従っ
て、図６（Ｂ）中の５０で示した通り、その有効表示領
域１００の外側で表示電極対Ｘ，Ｙ間の距離が狭く形成
されている。そのため、維持放電期間に印加される表示
電極対間の維持放電電圧で放電し易くなっている。そこ
で、ＰＤＰの上下にあるダミー表示電極対ＸＤ，ＹＤの
領域間を、ＰＤＰの左右にある領域でつなぐことで、図
６（Ａ）の様に有効表示領域１００の周囲を取り囲む常
時点灯領域２００を形成することができる。かかる構成
にすることで、図５で示した逆極性の電荷がＰＤＰの上
下端（スキャン電極であるＹ電極の上下端）にそれぞれ
転送され蓄積されても、放電領域２００を介して中和さ
せることができ、偶発放電の原因である電荷の蓄積を無
くすことができる。
【００３３】図６（Ｂ）には、簡略的ではあるが、表示
電極対Ｘ，ＹのうちＹ電極につながるパッドＰＹが外部
のＹ電極駆動回路６０に接続される。Ｘ電極は、ＰＤＰ
の反対側で同様にしてＸ電極駆動回路（図示せず）に接
続される。また、アドレス電極Ａも同様にしてアドレス
電極駆動回路６２に接続される。
電極対Ｘ，ＹのうちＹ電極につながるパッドＰＹが外部
のＹ電極駆動回路６０に接続される。Ｘ電極は、ＰＤＰ
の反対側で同様にしてＸ電極駆動回路（図示せず）に接
続される。また、アドレス電極Ａも同様にしてアドレス
電極駆動回路６２に接続される。
【００３４】ここで、これらの駆動回路によりダミー表
示電極対ＸＤ，ＹＤ等の駆動について説明する。再度、
図４を参照して、先ずリセット期間でアドレス電極Ａｊ
と表示電極対Ｘ，Ｙとダミー電極対ＸＤ，ＹＤ間での放
電、再放電によりリセットされる。次に、アドレス期間
では、スキャン電極であるＹ電極Ｙ１，Ｙ２．．．にス
キャンパルスが印加され、それに応じてアドレス電極に
アドレスパルスが表示データに基づいて印加される。そ
の結果、両電極間に両パルスが印加されたセル領域でア
ドレス放電が発生し、壁電荷が蓄積される。
示電極対ＸＤ，ＹＤ等の駆動について説明する。再度、
図４を参照して、先ずリセット期間でアドレス電極Ａｊ
と表示電極対Ｘ，Ｙとダミー電極対ＸＤ，ＹＤ間での放
電、再放電によりリセットされる。次に、アドレス期間
では、スキャン電極であるＹ電極Ｙ１，Ｙ２．．．にス
キャンパルスが印加され、それに応じてアドレス電極に
アドレスパルスが表示データに基づいて印加される。そ
の結果、両電極間に両パルスが印加されたセル領域でア
ドレス放電が発生し、壁電荷が蓄積される。
【００３５】このアドレス期間中に、ダミー表示電極Ｙ
Ｄとアドレス電極Ｙとの間でも放電が発生する様に、ダ
ミーＹ電極ＹＤにスキャンパルスーＶｙに相当する電圧
が印加される（図４参照）。この結果、スキャン中にア
ドレス電極Ｙにアドレスパルスが印加されれば、必ずダ
ミーＹ電極ＹＤとの間で放電が発生する。しかも、それ
に伴い生成された壁電荷は、有効表示領域１００内の如
く隔壁２３によって閉じ込められない。
Ｄとアドレス電極Ｙとの間でも放電が発生する様に、ダ
ミーＹ電極ＹＤにスキャンパルスーＶｙに相当する電圧
が印加される（図４参照）。この結果、スキャン中にア
ドレス電極Ｙにアドレスパルスが印加されれば、必ずダ
ミーＹ電極ＹＤとの間で放電が発生する。しかも、それ
に伴い生成された壁電荷は、有効表示領域１００内の如
く隔壁２３によって閉じ込められない。
【００３６】アドレス期間の最初と最後に上側と下側の
ダミー電極ＹＤ１、ＹＤ２にスキャンパルスーＶｙを印
加し、そのタイミングで何れかまたは全てのアドレス電
極Ａにアドレスパルスを印加し、放電を発生させること
でも良い。但し、その場合は全体のアドレス期間が長く
なることを意味する。アドレス期間が長くなると、限ら
れた１サブフィールド期間内で利用できる維持放電期間
が短くなり、多階調化の限界を招くことになる。また、
画素数の増加に対応出来なくなる。従って、有効表示領
域内のスキャン電極Ｙがスキャンされている時に平行し
てダミーＹ電極にもスキャンパルスを印加するほうが好
ましい。
ダミー電極ＹＤ１、ＹＤ２にスキャンパルスーＶｙを印
加し、そのタイミングで何れかまたは全てのアドレス電
極Ａにアドレスパルスを印加し、放電を発生させること
でも良い。但し、その場合は全体のアドレス期間が長く
なることを意味する。アドレス期間が長くなると、限ら
れた１サブフィールド期間内で利用できる維持放電期間
が短くなり、多階調化の限界を招くことになる。また、
画素数の増加に対応出来なくなる。従って、有効表示領
域内のスキャン電極Ｙがスキャンされている時に平行し
てダミーＹ電極にもスキャンパルスを印加するほうが好
ましい。
【００３７】いずれの駆動によっても、ダミーＹ電極Ｙ
Ｄとアドレス電極Ａとの間でアドレス放電を発生させて
壁電荷を発生させておけば、それに続く維持放電期間で
は、ダミー表示電極対ＸＤ，ＹＤ間に有効表示領域１０
０と同様に維持パルス（図４参照）を印加することで放
電を繰り返すことになる。
Ｄとアドレス電極Ａとの間でアドレス放電を発生させて
壁電荷を発生させておけば、それに続く維持放電期間で
は、ダミー表示電極対ＸＤ，ＹＤ間に有効表示領域１０
０と同様に維持パルス（図４参照）を印加することで放
電を繰り返すことになる。
【００３８】６０Ｈｚで表示画面が駆動される場合は、
表示画面は１／６０ｓｅｃの１フレーム期間内で複数の
サブフィールドの駆動を繰り返すことになる。従って、
ダミー表示電極対では、全てにサブフィールド期間で上
記した様に放電を行う。その結果、常時点火領域２００
では、文字通り常時点火する。従って、蓄積電荷による
偶発放電は生じない。
表示画面は１／６０ｓｅｃの１フレーム期間内で複数の
サブフィールドの駆動を繰り返すことになる。従って、
ダミー表示電極対では、全てにサブフィールド期間で上
記した様に放電を行う。その結果、常時点火領域２００
では、文字通り常時点火する。従って、蓄積電荷による
偶発放電は生じない。
【００３９】図７は、常時点灯領域２００をしゃ光する
しゃ光膜３２を設けた例の平面図である。図６（Ｂ）に
対応する部分の平面図である。図８は、図７の３００ー
３００で切断した断面図である。
しゃ光膜３２を設けた例の平面図である。図６（Ｂ）に
対応する部分の平面図である。図８は、図７の３００ー
３００で切断した断面図である。
【００４０】図８の断面図から明らかな通り、ダミー表
示電極対ＸＤ，ＹＤの上にしゃ光膜３２が形成されてい
る。このしゃ光膜３２は、例えば酸化クロムや二酸化珪
素に暗色の顔料を含ませた材料が用いられる。また、有
効表示領域内の表示電極対Ｘ１０，Ｙ１０，Ｘ９，Ｙ９
などの間にも、適宜しゃ光膜３４を形成しても良い。し
ゃ光膜３２は、常時点灯する領域の点灯が基板１０側か
ら遮断されるようにする為の膜である。それに対して、
しゃ光膜３４は、表示電極対間の非表示ラインで非発光
状態の蛍光体層２４の白っぽい色を遮断してコントラス
トを上げる為の膜である。尚、しゃ光膜３４は、図７中
には省略されている。
示電極対ＸＤ，ＹＤの上にしゃ光膜３２が形成されてい
る。このしゃ光膜３２は、例えば酸化クロムや二酸化珪
素に暗色の顔料を含ませた材料が用いられる。また、有
効表示領域内の表示電極対Ｘ１０，Ｙ１０，Ｘ９，Ｙ９
などの間にも、適宜しゃ光膜３４を形成しても良い。し
ゃ光膜３２は、常時点灯する領域の点灯が基板１０側か
ら遮断されるようにする為の膜である。それに対して、
しゃ光膜３４は、表示電極対間の非表示ラインで非発光
状態の蛍光体層２４の白っぽい色を遮断してコントラス
トを上げる為の膜である。尚、しゃ光膜３４は、図７中
には省略されている。
【００４１】３０は、基板１０、２０間をシールするシ
ール層であり、酸化鉛ペーストを焼成することで形成さ
れ、基板間に放電ガスを閉じ込める。図８から明らかな
通り、アドレス電極Ａを隔離する隔壁２３は、ダミー表
示電極対ＸＤ，ＹＤの領域で除去されている。この結
果、ダミー表示電極対ＸＤ，ＹＤの領域では隣接するア
ドレス電極間は隔離されずに、隣の壁電荷によっても維
持放電が発生する。
ール層であり、酸化鉛ペーストを焼成することで形成さ
れ、基板間に放電ガスを閉じ込める。図８から明らかな
通り、アドレス電極Ａを隔離する隔壁２３は、ダミー表
示電極対ＸＤ，ＹＤの領域で除去されている。この結
果、ダミー表示電極対ＸＤ，ＹＤの領域では隣接するア
ドレス電極間は隔離されずに、隣の壁電荷によっても維
持放電が発生する。
【００４２】図９は、更に図７のしゃ光膜３２の改良例
を示す断面図である。この例では、ダミー表示電極対Ｘ
Ｄ，ＹＤの領域にしゃ光膜を形成する代わりに、誘電体
層１４に黒色顔料を含ませた領域１４０を形成してい
る。この結果、常時点火領域の光が基板１０から外に漏
れることはない。
を示す断面図である。この例では、ダミー表示電極対Ｘ
Ｄ，ＹＤの領域にしゃ光膜を形成する代わりに、誘電体
層１４に黒色顔料を含ませた領域１４０を形成してい
る。この結果、常時点火領域の光が基板１０から外に漏
れることはない。
【００４３】図１０は、更に他の変形例の部分平面図で
ある。この例では、アドレス電極の両側にダミーのアド
レス電極ＡＤ１が形成されている。一方、表示電極対
Ｘ，Ｙの上下端には、図６、７と同様にダミー表示電極
対ＸＤ，ＹＤが設けられる。従って、常時点灯領域２０
０内には、ダミー表示電極対とダミーアドレス電極が設
けられる。尚、ダミーアドレス電極ＡＤ１の外側の隔壁
２３Ｄは設けなくても良い。
ある。この例では、アドレス電極の両側にダミーのアド
レス電極ＡＤ１が形成されている。一方、表示電極対
Ｘ，Ｙの上下端には、図６、７と同様にダミー表示電極
対ＸＤ，ＹＤが設けられる。従って、常時点灯領域２０
０内には、ダミー表示電極対とダミーアドレス電極が設
けられる。尚、ダミーアドレス電極ＡＤ１の外側の隔壁
２３Ｄは設けなくても良い。
【００４４】かかる構成にした場合は、例えばアドレス
期間中にダミーアドレス電極ＡＤ１にアドレスパルスを
印加させることで、必ずダミーＹ電極との間で放電を発
生させることができる。図４に戻って、図中に示される
様にダミーアドレス電極ＡＤにアドレス期間中にアドレ
スパルスＶａを印加する。こうすることで、例え有効表
示領域１００内のアドレス電極Ａ１，Ａ２，Ａ３．．．
にアドレスパルスが印加されない全面消去の表示画面の
フレームまたはサブフィールド期間であっても、ダミー
電極どうしで必ず放電を発生させることができるので、
常時点灯状態を継続することができる。ダミーアドレス
電極ＡＤとダミーＹ電極との間で１回でも放電が発生す
るようにアドレスパルスとスキャンパルスが印加されれ
ば良い。
期間中にダミーアドレス電極ＡＤ１にアドレスパルスを
印加させることで、必ずダミーＹ電極との間で放電を発
生させることができる。図４に戻って、図中に示される
様にダミーアドレス電極ＡＤにアドレス期間中にアドレ
スパルスＶａを印加する。こうすることで、例え有効表
示領域１００内のアドレス電極Ａ１，Ａ２，Ａ３．．．
にアドレスパルスが印加されない全面消去の表示画面の
フレームまたはサブフィールド期間であっても、ダミー
電極どうしで必ず放電を発生させることができるので、
常時点灯状態を継続することができる。ダミーアドレス
電極ＡＤとダミーＹ電極との間で１回でも放電が発生す
るようにアドレスパルスとスキャンパルスが印加されれ
ば良い。
【００４５】尚、上記の実施例では、２本づつの表示電
極対間で面放電を発生させる例を説明したが、本発明は
これに限らず、例えば表示電極を等間隔に配列して表示
電極とその両側の表示電極との間で面放電を発生させる
構成にしたパネルの場合も適用可能である。
極対間で面放電を発生させる例を説明したが、本発明は
これに限らず、例えば表示電極を等間隔に配列して表示
電極とその両側の表示電極との間で面放電を発生させる
構成にしたパネルの場合も適用可能である。
【００４６】
【発明の効果】以上説明した通り、本発明によれば、Ｐ
ＤＰの有効表示領域の外側にダミー表示電極対を設け
て、この電極対間で放電を発生させ、偶発放電の原因と
なる蓄積電荷を分散、中和させることができ、偶発放電
を防止することができる。
ＤＰの有効表示領域の外側にダミー表示電極対を設け
て、この電極対間で放電を発生させ、偶発放電の原因と
なる蓄積電荷を分散、中和させることができ、偶発放電
を防止することができる。
【００４７】更に、そのダミー表示電極対の領域では、
アドレス電極間の隔壁（リブ）を除去して広い領域に渡
る放電を維持放電期間で発生させる。その結果、従来ア
ドレス電極に沿って蓄積していた電荷を分散させ、中和
させることができる。
アドレス電極間の隔壁（リブ）を除去して広い領域に渡
る放電を維持放電期間で発生させる。その結果、従来ア
ドレス電極に沿って蓄積していた電荷を分散させ、中和
させることができる。
【００４８】また、水平方向に配列した表示電極対の上
下端に設けたダミー表示電極対による維持放電領域間
を、表示電極対の左右端の放電領域を介してつなぐこと
で、上下端に蓄積する逆極性の電荷を中和することがで
きる。
下端に設けたダミー表示電極対による維持放電領域間
を、表示電極対の左右端の放電領域を介してつなぐこと
で、上下端に蓄積する逆極性の電荷を中和することがで
きる。
【００４９】上記の様に維持放電を常時発生させる為
に、アドレス期間中はダミー表示電極のＹ電極とアドレ
ス電極との間で放電を発生させ壁電荷を蓄積する様にす
る。その壁電荷が種火となってダミー領域が点灯するこ
とになる。また、ダミーアドレス電極とダミーＹ電極と
の間で必ず放電が発生する様にすることで、如何なる表
示画面のフレーム期間であっても、常時ダミー領域で点
灯させることができる。
に、アドレス期間中はダミー表示電極のＹ電極とアドレ
ス電極との間で放電を発生させ壁電荷を蓄積する様にす
る。その壁電荷が種火となってダミー領域が点灯するこ
とになる。また、ダミーアドレス電極とダミーＹ電極と
の間で必ず放電が発生する様にすることで、如何なる表
示画面のフレーム期間であっても、常時ダミー領域で点
灯させることができる。
【図１】本発明の実施の形態のＰＤＰの分解斜視図であ
る。
る。
【図２】本発明の実施の形態のＰＤＰの断面図である。
【図３】３電極面放電型のＰＤＰの表示電極対（Ｘ，Ｙ
電極）とアドレス電極との関係を示すパネルの平面図で
ある。
電極）とアドレス電極との関係を示すパネルの平面図で
ある。
【図４】ＰＤＰの駆動方法を説明する為の電極印加電圧
波形図である。
波形図である。
【図５】偶発放電の説明図である。
【図６】有効表示領域と常時点灯領域の詳細構成図であ
る。
る。
【図７】常時点灯領域２００をしゃ光するしゃ光膜３２
を設けた例の平面図である。
を設けた例の平面図である。
【図８】図７の３００ー３００で切断した断面図であ
る。
る。
【図９】図７のしゃ光膜３２の改良例を示す断面図であ
る。
る。
【図１０】他の変形例の部分平面図である。
１０、２０ ガラス基板 １３Ｘ，Ｙ 表示電極対 １４ 誘電体層 Ａ１，Ａ２ アドレス電極 ２２ 誘電体層 ２３ 隔壁 ３２ しゃ光膜
Claims (16)
- 【請求項１】放電空間を介して対向配置された第一の基
板と第二の基板を有し、該第一の基板の表面上に複数の
アドレス電極と、該アドレス電極を被覆する第一の誘電
体層とが形成され、該第二の基板の表面上に前記アドレ
ス電極と交差する面放電用の複数の表示電極と、該表示
電極を被覆する第二の誘電体層と、最も外側の該表示電
極の外側に並列する複数のダミー表示電極とが形成され
たプラズマディスプレイパネルと、 前記アドレス電極、表示電極、ダミー表示電極に接続さ
れ、アドレス期間中に該アドレス電極と表示電極との交
差部の所定のセルにプラズマ放電を発生させ、該アドレ
ス期間後の維持放電期間に当該放電が発生したセルと共
にダミー表示電極の領域で維持放電を発生させる駆動回
路とを有することを特徴とするプラズマディスプレイ装
置。 - 【請求項２】請求項１記載のプラズマディスプレイ装置
において、 前記第一の基板上の前記複数の表示電極が形成された有
効表示領域内のアドレス電極間に隣接するアドレス電極
間を隔離する隔壁を形成し、前記ダミー表示電極が形成
された領域内のアドレス電極間には当該隔壁が形成され
ないことを特徴とする。 - 【請求項３】請求項１記載のプラズマディスプレイ装置
において、 前記ダミー表示電極が前記複数の表示電極が形成された
有効表示領域の上下外側に並設され、該有効表示領域の
左または右外側領域に形成される表示電極間で維持放電
期間に放電を発生し、該上下外側領域が該左または右外
側領域を介してつなげられ、該上下外側領域及び該左ま
たは右外側領域で維持放電期間に放電が発生することを
特徴とする。 - 【請求項４】放電空間を介して対向配置された第一の基
板と第二の基板を有し、該第一の基板の表面上に複数の
アドレス電極と、該アドレス電極を被覆する第一の誘電
体層とが形成され、該第二の基板の表面上に前記アドレ
ス電極と交差する面放電用の複数の表示電極と、該表示
電極を被覆する第二の誘電体層と、最も外側の該表示電
極の外側に並列する複数のダミー表示電極とが形成され
たプラズマディスプレイパネルと、 前記アドレス電極、表示電極、ダミー表示電極に接続さ
れ、アドレス期間中に該アドレス電極と表示電極との交
差部の所定のセル及び該アドレス電極とダミー表示電極
との交差部にプラズマ放電を発生させ、該アドレス期間
後の維持放電期間に当該放電が発生したセルと共にダミ
ー表示電極の領域で維持放電を発生させる駆動回路とを
有することを特徴とするプラズマディスプレイ装置。 - 【請求項５】請求項４記載のプラズマディスプレイ装置
において、 前記駆動回路は、前記アドレス期間において、前記複数
の表示電極にスキャンパルスを順次印加しながら該アド
レス電極の所定の電極にアドレスパルスを印加すると共
に、更に該ダミー表示電極に前記スキャンパルスに対応
する電圧を印加することを特徴とする。 - 【請求項６】請求項５記載のプラズマディスプレイ装置
おいて、 前記駆動回路は、当該アドレス期間中に前記ダミー表示
電極に前記スキャンパルスに対応する電圧を印加し続け
ることを特徴とする。 - 【請求項７】請求項４又は５記載のプラズマディスプレ
イ装置において、 前記第一の基板上の前記複数の表示電極が形成された有
効表示領域内のアドレス電極間に隣接するアドレス電極
間を隔離する隔壁を形成し、前記ダミー表示電極が形成
された領域内のアドレス電極間には当該隔壁が形成され
ないことを特徴とする。 - 【請求項８】請求項４又は５記載のプラズマディスプレ
イ装置において、 前記ダミー表示電極が前記複数の表示電極が形成された
有効表示領域の上下外側に併設され、該有効表示領域の
左または右外側領域に形成される表示電極間で維持放電
期間に放電を発生し、該上下外側領域が該左または右外
側領域を介してつなげられ、該上下外側領域及び該左ま
たは右外側領域で維持放電期間に放電が発生することを
特徴とする。 - 【請求項９】放電空間を介して対向配置された第一の基
板と第二の基板を有し、該第一の基板の表面上に複数の
アドレス電極と、該アドレス電極を被覆する第一の誘電
体層と、最も外側の該アドレス電極の外側に並列するダ
ミーアドレス電極が形成され、該第二の基板の表面上に
前記アドレス電極と交差する面放電用の複数の表示電極
と、該表示電極を被覆する第二の誘電体層と、最も外側
の該表示電極の外側に並列する複数のダミー表示電極と
が形成されたプラズマディスプレイパネルと、 前記アドレス電極、ダミーアドレス電極、表示電極、ダ
ミー表示電極に接続され、アドレス期間中に該アドレス
電極と表示電極との交差部の所定のセル及び該ダミーア
ドレス電極とダミー表示電極との交差部にプラズマ放電
を発生させ、該アドレス期間後の維持放電期間に当該放
電が発生したセルと共にダミー表示電極の領域で維持放
電を発生させる駆動回路とを有することを特徴とするプ
ラズマディスプレイ装置。 - 【請求項１０】請求項１乃至９のいずれかに記載された
プラズマディスプレイ装置において、 前記複数の表示電極が形成された有効表示領域の外側の
領域に、当該外側の領域での放電に伴う発光をしゃ断す
るしゃ光膜を形成したことを特徴とする。 - 【請求項１１】請求項１乃至９のいずれかに記載された
プラズマディスプレイ装置において、 前記複数の表示電極が形成された有効表示領域の外側の
領域に位置する前記第二の誘電体層内に、暗色材料が含
まれてなることを特徴とする。 - 【請求項１２】表面上に複数のアドレス電極と、該アド
レス電極を被覆する第一の誘電体層とが形成された第一
の基板と、 表面上に前記アドレス電極と交差する面放電用の複数の
平行な表示電極と、該表示電極を被覆する第二の誘電体
層とが形成された第二の基板とを有し、 該第一と第二の基板が放電空間を介して対向配置された
プラズマディスプレイパネルにおいて、 前記第二の基板上の前記複数の表示電極が形成された有
効表示領域の外側に並設されるダミー表示電極を更に有
し、 アドレス期間中に、該アドレス電極と表示電極との交差
部の所定のセルにプラズマ放電を発生させる工程と、 該アドレス期間後の維持放電期間に、当該放電が発生し
たセルと共にダミー表示電極の領域で維持放電を発生さ
せる工程とを有することを特徴とするプラズマディスプ
レイパネルの駆動方法。 - 【請求項１３】表面上に複数のアドレス電極と、該アド
レス電極を被覆する第一の誘電体層とが形成された第一
の基板と、 表面上に前記アドレス電極と交差する面放電用の複数の
平行な表示電極と、該表示電極を被覆する第二の誘電体
層とが形成された第二の基板とを有し、 該第一と第二の基板が放電空間を介して対向配置された
プラズマディスプレイパネルにおいて、 前記第二の基板上の前記複数の表示電極が形成された有
効表示領域の外側に併設されるダミー表示電極を更に有
し、 アドレス期間中に、該アドレス電極と表示電極との交差
部の所定のセル及び該アドレス電極とダミー表示電極と
の交差部にプラズマ放電を発生させる工程と、 該アドレス期間後の維持放電期間に、当該放電が発生し
たセルと共にダミー表示電極の領域で維持放電を発生さ
せる工程とを有することを特徴とするプラズマディスプ
レイパネルの駆動方法。 - 【請求項１４】請求項１３記載のプラズマディスプレイ
パネルの駆動方法において、 前記アドレス期間において、前記複数の表示電極にスキ
ャンパルスを順次印加しながら該アドレス電極の所定の
電極にアドレスパルスを印加すると共に、更に該ダミー
表示電極に前記スキャンパルスに対応する電圧を印加す
ることを特徴とする。 - 【請求項１５】請求項１４記載のプラズマディスプレイ
パネルの駆動方法において、 当該アドレス期間中に前記ダミー表示電極に前記スキャ
ンパルスに対応する電圧を印加し続けることを特徴とす
る。 - 【請求項１６】表面上に複数のアドレス電極と、該アド
レス電極を被覆する第一の誘電体層とが形成された第一
の基板と、 表面上に前記アドレス電極と交差する面放電用の複数の
平行な表示電極と、該表示電極を被覆する第二の誘電体
層とが形成された第二の基板とを有し、 該第一と第二の基板が放電空間を介して対向配置された
プラズマディスプレイパネルにおいて、 前記第二の基板上の前記複数の表示電極が形成された有
効表示領域の外側に併設されるダミー表示電極と、 前記第一の基板上の前記複数のアドレス電極が形成され
た有効表示領域の外側に併設されるダミーアドレス電極
とを更に有し、 アドレス期間中に、該アドレス電極と表示電極との交差
部の所定のセル及び該ダミーアドレス電極とダミー表示
電極との交差部にプラズマ放電を発生させる工程と、 該アドレス期間後の維持放電期間に、当該放電が発生し
たセルと共にダミー表示電極の領域で維持放電を発生さ
せる工程とを有することを特徴とするプラズマディスプ
レイパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22627496A JP3543897B2 (ja) | 1996-08-28 | 1996-08-28 | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22627496A JP3543897B2 (ja) | 1996-08-28 | 1996-08-28 | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1069858A true JPH1069858A (ja) | 1998-03-10 |
| JP3543897B2 JP3543897B2 (ja) | 2004-07-21 |
Family
ID=16842649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22627496A Expired - Fee Related JP3543897B2 (ja) | 1996-08-28 | 1996-08-28 | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543897B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020025375A (ko) * | 2000-09-28 | 2002-04-04 | 김순택 | 비발광 영역을 최소화하는 평판 디스플레이 소자 |
| JP2002352737A (ja) * | 2001-05-29 | 2002-12-06 | Nec Corp | プラズマディスプレイパネル及びその製造方法 |
| US6624587B2 (en) * | 2001-05-23 | 2003-09-23 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| KR100403770B1 (ko) * | 2001-05-23 | 2003-10-30 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동방법 |
| EP1383102A2 (en) * | 2002-07-16 | 2004-01-21 | Lg Electronics Inc. | Method and apparatus for a driving plasma display panel having a non-display area |
| KR100484644B1 (ko) * | 2002-09-18 | 2005-04-20 | 삼성에스디아이 주식회사 | 더미 전극을 갖는 플라즈마 디스플레이 패널 |
| KR100488449B1 (ko) * | 2002-09-12 | 2005-05-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| KR100495486B1 (ko) * | 2002-09-12 | 2005-06-16 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100529072B1 (ko) * | 2002-12-04 | 2005-11-15 | 삼성에스디아이 주식회사 | 더미 어드레스 전극을 갖는 플라즈마 디스플레이 패널 |
| EP1489588A3 (en) * | 2003-06-20 | 2007-05-30 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| US7235924B2 (en) | 1999-11-24 | 2007-06-26 | Lg Electronics Inc. | Plasma display panel |
| WO2007108119A1 (ja) * | 2006-03-23 | 2007-09-27 | Shinoda Plasma Corporation | ３電極面放電型表示装置 |
| US7329990B2 (en) | 2002-12-27 | 2008-02-12 | Lg Electronics Inc. | Plasma display panel having different sized electrodes and/or gaps between electrodes |
| WO2012049840A1 (ja) * | 2010-10-12 | 2012-04-19 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
-
1996
- 1996-08-28 JP JP22627496A patent/JP3543897B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235924B2 (en) | 1999-11-24 | 2007-06-26 | Lg Electronics Inc. | Plasma display panel |
| KR20020025375A (ko) * | 2000-09-28 | 2002-04-04 | 김순택 | 비발광 영역을 최소화하는 평판 디스플레이 소자 |
| US6624587B2 (en) * | 2001-05-23 | 2003-09-23 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| KR100403770B1 (ko) * | 2001-05-23 | 2003-10-30 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동방법 |
| JP2002352737A (ja) * | 2001-05-29 | 2002-12-06 | Nec Corp | プラズマディスプレイパネル及びその製造方法 |
| EP1383102A3 (en) * | 2002-07-16 | 2005-12-28 | Lg Electronics Inc. | Method and apparatus for a driving plasma display panel having a non-display area |
| KR100480172B1 (ko) * | 2002-07-16 | 2005-04-06 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| US7053559B2 (en) | 2002-07-16 | 2006-05-30 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| EP1383102A2 (en) * | 2002-07-16 | 2004-01-21 | Lg Electronics Inc. | Method and apparatus for a driving plasma display panel having a non-display area |
| KR100488449B1 (ko) * | 2002-09-12 | 2005-05-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| KR100495486B1 (ko) * | 2002-09-12 | 2005-06-16 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| US7250724B2 (en) | 2002-09-12 | 2007-07-31 | Lg Electronics Inc. | Plasma display panel including dummy electrodes in non-display area |
| KR100484644B1 (ko) * | 2002-09-18 | 2005-04-20 | 삼성에스디아이 주식회사 | 더미 전극을 갖는 플라즈마 디스플레이 패널 |
| KR100529072B1 (ko) * | 2002-12-04 | 2005-11-15 | 삼성에스디아이 주식회사 | 더미 어드레스 전극을 갖는 플라즈마 디스플레이 패널 |
| US7329990B2 (en) | 2002-12-27 | 2008-02-12 | Lg Electronics Inc. | Plasma display panel having different sized electrodes and/or gaps between electrodes |
| US7817108B2 (en) | 2002-12-27 | 2010-10-19 | Lg Electronics Inc. | Plasma display having electrodes provided at the scan lines |
| EP1489588A3 (en) * | 2003-06-20 | 2007-05-30 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| CN100421137C (zh) * | 2003-06-20 | 2008-09-24 | Lg电子株式会社 | 用于驱动等离子显示面板的设备及方法 |
| US7528804B2 (en) | 2003-06-20 | 2009-05-05 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| WO2007108119A1 (ja) * | 2006-03-23 | 2007-09-27 | Shinoda Plasma Corporation | ３電極面放電型表示装置 |
| WO2012049840A1 (ja) * | 2010-10-12 | 2012-04-19 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3543897B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3543897B2 (ja) | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 | |
| JP2005134933A (ja) | プラズマディスプレーパネルの駆動方法 | |
| US7129912B2 (en) | Display device, and display panel driving method | |
| US20040169621A9 (en) | Plasma display and driving method thereof | |
| KR100339062B1 (ko) | 플라즈마표시장치및플라즈마표시패널 | |
| US20060022902A1 (en) | Display device | |
| US20050093776A1 (en) | Plasma display device and method for driving same | |
| JP2004177825A (ja) | 表示装置 | |
| KR100703104B1 (ko) | 표시 장치 | |
| JP2004031198A (ja) | 表示装置及び表示パネルの駆動方法 | |
| JP3636250B2 (ja) | プラズマディスプレイパネル | |
| US20050073479A1 (en) | Display apparatus and method for driving display panel | |
| JP3644789B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JPH1125864A (ja) | プラズマディスプレイパネル | |
| KR100323973B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| EP1197941A2 (en) | Method for driving plasma display panel | |
| KR100544125B1 (ko) | 전극 구조가 개선된 디스플레이 패널 | |
| JP4069965B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| KR20060058361A (ko) | 플라즈마 디스플레이 패널 | |
| KR100683795B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP2963515B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| US20050083256A1 (en) | Display device | |
| JP2002134033A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP2004012939A (ja) | 表示装置及び表示パネルの駆動方法 | |
| KR100872363B1 (ko) | 플라즈마 디스플레이 패널 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040330 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |