KR20040110688A - 플라즈마 디스플레이 패널의 구동장치 및 방법 - Google Patents

플라즈마 디스플레이 패널의 구동장치 및 방법 Download PDF

Info

Publication number
KR20040110688A
KR20040110688A KR1020030040117A KR20030040117A KR20040110688A KR 20040110688 A KR20040110688 A KR 20040110688A KR 1020030040117 A KR1020030040117 A KR 1020030040117A KR 20030040117 A KR20030040117 A KR 20030040117A KR 20040110688 A KR20040110688 A KR 20040110688A
Authority
KR
South Korea
Prior art keywords
electrodes
driving
dummy
scan
sustain
Prior art date
Application number
KR1020030040117A
Other languages
English (en)
Other versions
KR100499375B1 (ko
Inventor
정문식
신중섭
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0040117A priority Critical patent/KR100499375B1/ko
Priority to US10/869,842 priority patent/US7528804B2/en
Priority to DE602004026960T priority patent/DE602004026960D1/de
Priority to EP04253673A priority patent/EP1489588B1/en
Priority to JP2004182279A priority patent/JP4205639B2/ja
Priority to CNB2004100593893A priority patent/CN100421137C/zh
Publication of KR20040110688A publication Critical patent/KR20040110688A/ko
Application granted granted Critical
Publication of KR100499375B1 publication Critical patent/KR100499375B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 비표시영역으로부터 발생되는 이상방전으로 인한 구동 IC의 손상을 방지할 수 있는 PDP의 구동장치 및 방법에 관한 것이다.
본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 액티브영역의 구동전극들과 상기 비표시영역의 더미전극들을 구동하기 위한 다수의 구동부와, 상기 구동부와 상기 더미전극들 중 적어도 일부 더미전극들 사이에 위치하여 상기 더미전극들에 공급되는 구동신호의 전류를 제한하는 전류제한소자를 구비하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동장치 및 방법{APPARATUS AND METHOD FOR DRIVING PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 비표시영역으로부터 발생되는 이상방전으로 인한 구동 IC의 손상을 방지할 수 있는 PDP의 구동장치 및 방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(1) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)을 포함한 서스테인전극쌍과, 서스테인전극쌍과 직교되도록 하부기판(2) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극과, 그 위에 형성된 금속버스전극으로 이루어진다. 스캔전극(Y)과 서스테인전극(Z)이 형성된 상부기판(1)에는 상부 유전체층(6)과 MgO 보호층(7)이 적층된다. 어드레스전극(X)이 형성된 하부기판(2) 상에는 어드레스전극(X)을 덮도록 하부 유전체층(4)이 형성된다. 하부 유전체층(4) 위에는 수직으로 격벽(3)이 형성된다. 하부 유전체층(4)과 격벽(3)의표면에는 형광체(5)가 형성된다. 상부기판(1)과 하부기판(2) 및 격벽(3) 사이에 마련된 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다. 상부기판(1)과 하부기판(2)은 도시하지 않은 실재에 의해 합착된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간(또는 리셋기간)과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 다수 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2에 도시된 바와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 도 1에 도시된 PDP의 구동파형을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.
초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.
어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.
서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다. 이 직류전압(Zdc)은 셋다운기간에 서스테인전극(Z)과 스캔전극(Y) 사이에 셋다운방전이 일어나게 함과 아울러 어드레스기간에 스캔전극(Y)과 서스테인전극(Z) 사이에 방전이 크게 일어나지 않도록서스테인전극(Z)과 스캔전극(Y) 사이 또는 서스테인전극(Z)과 어드레스전극(X) 사이의 전압차를 설정하게 된다.
서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.
서스테인방전이 완료된 직후에는 펄스폭과 전압레벨이 작은 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.
한편, PDP는 도 4 및 도 5에 도시된 바와 같이 화상이 표시되는 액티브영역(Active area)(31)의 상측 외곽에 위치하는 상단 비표시영역(32)과 하측 외곽에 위치하는 하단 비표시영역(33) 각각에 액티브영역(31)의 방전셀과 동일한 구조의 방전공간이 형성된다. 즉, 상단 비표시영역(32)과 하단 비표시영역(33) 각각에는 어드레스전극(X)과 상/하부 Y 더미전극(UY1,UY2,BY1,BY2) 및 상/하부 Z 더미전극(UZ1,UZ2,BZ1,BZ2)이 형성되고 그 전극들(X,UY1,UY2,BY1,BY2,UZ1,UZ2,BZ1,BZ2)을 덮도록 유전체층(4,6)이 형성된다.
이러한 상단 비표시영역(32)과 하단 비표시영역(33) 각각에 형성된 더미전극들(UDE,BDE)은 에이징공정(Aging process)시 비표시영역에서 방전을 일으킴으로써 액티브영역(31)의 다른 방전셀들과 동일한 조건으로 액티브영역(31)의 첫번째 수평라인과 n 번째 수평라인의 방전셀들의 방전특성을 안정화시키게 된다. 이를 위하여, 상/하부 더미전극(UDE,BDE)에는 에이징 공정시 방전을 일으킬 수 있는 전압이 인가되고, 에이징 공정 후에 전압이 인가되지 않는다.
그러나, 종래의 PDP는 상단 비표시영역(32)과 하단 비표시영역(33)으로부터 우발적으로 방전이 발생되는 문제점이 있다. 이러한 방전은 이상방전이라 정의된다. 이를 상세히 하면, PDP의 구동시 초기화방전, 어드레스방전 및 서스테인방전 등의 방전이 일어나면, 그 방전에 의해 발생되는 공간전하가 상단 비표시영역(32)과 하단 비표시영역(33)의 유전체상에 축전된다. 예컨데, 어드레스방전시 도 6에 도시된 바와 같이 부극성의 스캔펄스(scan)가 스캔전극들(Y1 내지 Yn)에 순차적으로 쉬프트되면서 정극성의 공간전하(53)는 하단 비표시영역(33) 쪽으로 이동하게 되고, 이와 동시에 부극성의 공간전하(51)는 상단 비표시영역(32) 쪽으로 이동하게 된다. 이렇게 비표시영역(32,33)으로 이동된 공간전하(51,53)는 비표시영역(32,33) 내에 그리고 비표시영역(32,33)과 인접한 액티브영역의 전극을 덮고 있는 유전체층(4,6) 상에 축적된다. 이와 같이 비표시영역(32,33)과 이에 인접한 액티브영역(31) 상에 축적된 벽전하에 의해 상승하는 방전공간의 벽전압(61)이 방전을 일으킬 수 있는 정도의 전압(Vf) 이상이 되면, 비표시영역(32,33)과 이에 인접한 액티브영역(31) 내에서 이상방전이 우발적으로 일어나게 된다.
이 이상방전에 의해 도 7에 도시된 바와 같이 비표시영역(32,33)이나 이에 인접한 액티브영역(31)의 상/하단 가장자리로부터 발생되는 가시광(48)이 관찰자에게 보여지게 된다. 심한 경우에 이상방전에 의하여 PDP는 수초동안 화상을 표시할수 없게 되고 방전셀까지 손상될 수 있다.
이러한 문제점을 해결하기 위해, 도 8에 도시된 상/하부 더미 Y 전극(UY1,UY2,BY1,BY2)은 플로팅상태를 유지하고, 상/하부 더미 Z 전극(UZ1,UZ2,BZ1,BZ2)에는 전압공급부(40)를 통해 소정의 구동전압이 인가된다. 이에 따라, 비표시영역(32,33) 내의 벽전하를 줄일 수 있고 그 벽전하의 이동을 억제하여 비표시영역(32,33)내의 이상방전을 방지할 수 있다.
그러나, 플로팅상태의 상/하부 더미 Y 전극(UY1,UY2,BY1,BY2)이 플로팅상태를 유지하고 있어 국부적으로 심한 벽전하축적이 발생된다. 이 벽전하가 커져 이상방전형태로 발전하는 경우 그 주위의 IC들은 파형을 인가한 경우와 같은 결함이 발생된다.
이러한 문제점을 해결하기 위하여 도 9에 도시된 바와 같이 상/하부 더미 Y전극(UY1,UY2,BY1,BY2)에는 제2 전압공급부(42)를 통해 제2 구동전압이 인가되고 상/하부 더미 Z 전극(UZ1,UZ2,BZ1,BZ2)에는 제1 전압공급부(40)를 통해 제1 구동전압이 인가된다. 이에 따라, 비표시영역(32,33) 내의 벽전하를 줄일 수 있고 그 벽전하의 이동을 억제하여 비표시영역(32,33)내의 이상방전을 방지할 수 있다.
그러나, 도 9에 도시된 바와 같이 제2 전압공급부(42)에 연결된 상/하부 더미 Y전극(UY1,UY2,BY1,BY2)을 갖는 PDP는 이상방전이 발생된 경우 제2 전압공급부(42)에서 더미 Y전극(UY1,UY2,BY1,BY2)에 비정상적인 전류인 약 700mA 정도의 전류가 공급되어 이상방전이 발생되고, 이 방전전류는 COF형태의 데이터 구동 IC와 스캔 구동 IC에 공급되어 구동 IC들이 손상되는 문제점이 있다.
따라서, 본 발명의 목적은 비표시영역으로부터 발생되는 이상방전으로 인한 구동 IC의 손상을 방지할 수 있는 PDP의 구동장치 및 방법을 제공함에 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.
도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.
도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.
도 4는 비표시영역을 나타내기 위한 플라즈마 디스플레이 패널의 평면도이다.
도 5는 비표시영역을 나타내기 위한 플라즈마 디스플레이 패널의 단면도이다.
도 6은 비표시영역에서 지속적으로 상승하는 벽전압을 나타내는 그래프이다.
도 7은 비표시영역으로부터 발생되어 액티브영역에서 인식되는 가시광을 개략적으로 나타내는 도면이다.
도 8은 종래 이상방전을 방지하기 위한 더미전극들에 구동전압을 공급하는 플라즈마 디스플레이 패널을 나타내는 평면도이다.
도 9는 종래 이상방전을 방지하기 위한 더미Y 전극들과 더미 Z전극들에 각각 다른 구동전압을 공급하는 플라즈마 디스플레이 패널을 나타내는 평면도이다.
도 10은 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치를 나타내는 블럭도이다.
도 11은 도 10에 도시된 전류제한부를 갖는 서스테인구동부를 나타내는 블럭도이다.
도 12는 도 10 및 도 11에 도시된 전류제한부에 의한 전압과 전류의 관계를 나타내는 파형도이다.
도 13은 도 10도시된 플라즈마 디스플레이 패널을 구동하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 상부기판 2 : 하부기판
3 : 격벽 4,6 : 유전체층
5 : 형광체 7 : 보호층
X : 어드레스전극 Y : 스캔전극
Z : 서스테인전극 50 : 플라즈마 디스플레이 패널
52 : 어드레스 구동부 54 : 서스테인구동부
56 : 스캔 구동 IC 58,60 : 전류제한부
64 : 스캔 구동부
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동장치는 액티브영역의 구동전극들과 상기 비표시영역의 더미전극들을 구동하기 위한 다수의 구동부와, 상기 구동부와 상기 더미전극들 중 적어도 일부 더미전극들 사이에 위치하여 상기 더미전극들에 공급되는 구동신호의 전류를 제한하는 전류제한소자를 구비하는 것을 특징으로 한다.
상기 전류제한소자는 저항 및 코일 중 어느 하나인 것을 특징으로 한다.
상기 전류제한소자는 약 2.2㏀의 저항값을 갖는 것을 특징으로 한다.
상기 액티브영역의 구동전극들 중 적어도 일부 구동전극들과 상기 비표시영역의 더미전극들 중 적어도 일부 더미전극들은 동일한 신호로 구동되는 것을 특징으로 한다.
상기 구동부는 상기 액티브영역의 스캔전극들과 상기 비표시영역의 더미전극들 중 일부 전극들에 제1 구동신호를 공급하는 스캔구동부를 포함하는 것을 특징으로 한다.
상기 구동부는 상기 액티브영역의 서스테인전극들과 상기 비표시영역의 더미전극들 중 일부 전극들에 제2 구동신호를 공급하는 서스테인구동부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 구동방법은 상기 비표시영역 내에 위치하는 더미전극들 중 적어도 일부 전극들에 공급되는 구동신호의 전류성분을 전류제한소자로 제한하여 상기 적어도 일부 더미전극들에 공급하는 단계를 포함하는 것을 특징으로 한다.
상기 액티브영역의 구동전극들 중 적어도 일부 구동전극들과 상기 비표시영역 내에 위치하는 더미전극들 중 적어도 일부 더미전극들은 동일한 전압신호가 공급되는 것을 특징으로 한다.
상기 적어도 일부 더미전극들과 상기 액티브영역의 스캔전극들에 상기 액티브영역의 셀들을 초기화시키기 위한 초기화기간 동안 초기화파형과, 상기 셀들을 선택하기 위한 어드레스기간 동안 직류전압을 공급하는 것을 특징으로 한다.
상기 초기화기간의 적어도 일부 기간과 상기 어드레스기간 동안 상기 액티브영역의 서스테인전극들과 상기 적어도 일부 더미전극들에 상기 직류 전압을 공급하는 것을 특징으로 한다.
이하, 도 10 내지 도 13을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.
도 10은 본 발명에 따른 PDP의 구동장치를 나타내는 블럭도이다.
도 10을 참조하면, 본 발명에 따른 PDP의 구동장치는 다수의 더미전극이 위치하는 비표시영역과 화상이 표시되는 액티브영역으로 나뉘는 PDP(50)와, PDP(50)의 어드레스전극들(X)에 데이터를 공급하기 위한 어드레스구동부(52)와, PDP의 스캔전극들(Y)을 구동하기 위한 스캔구동부(64)와, PDP의 서스테인전극들(Z)을 구동하기 위한 서스테인구동부(54)와, 구동전압을 발생하기 위한 구동전압발생부(62)와, 더미전극(UY,BY,UZ,BZ)에 공급되는 전압의 전류를 제한하는 전류제한부(58)를 구비한다.
PDP(50)는 상부기판 상에 형성되는 스캔전극(Y), 서스테인전극(Z) 및 상/하부더미전극(UY1,UY2,UZ1,UZ2,BY1,BY2,BZ1,BZ2)과, 하부기판 상에 형성되는 어드레스전극(X)을 구비한다.
스캔전극(Y), 서스테인전극(Z)은 표시영역 내에서 PDP의 상부기판 상에 형성된다. 더미전극들(UY1,UY2,UZ1,UZ2,BY1,BY2,BZ1,BZ2)은 표시영역의 상하에 위치하는 비표시영역 내에서 PDP의 상부기판 상에 형성된다. 어드레스전극들(X)은 스캔전극(Y), 서스테인전극(Z) 및 더미전극들(UY1,UY2,UZ1,UZ2,BY1,BY2,BZ1,BZ2)과 교차되도록 PDP의 하부기판 상에 형성된다. 더미전극들 중 상/하부 더미 Y 전극(UY1,UY2,BY1,BY2)은 전류제한부(58)에 의해 전류가 제한된 구동전압이 공급된다. 한편, 상/하부 더미 Z 전극(UZ1,UZ2,BZ1,BZ2)에도 도 11에 도시된 바와 같이 서스테인 구동 IC(66)에서 생성되어 전류제한부(60)에 의해 전류가 제한된 구동전압이 공급될 수도 있다.
어드레스구동부(52)는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산된 후 서브필드맵핑회로에 의해 각 서브필드별로 맵핑된 데이터를 어드레스전극(X)에 공급한다. 이러한 어드레스구동부(52)의 어드레스 구동 IC는 필름 상에 실장되어 입력단과 출력단이 각각 어드레스 시스템 보드(도시하지 않음)와 PDP(50)에 접합되는 칩 온 필름(Chip On Film)형태로 설치된다.
스캔구동부(64)는 타이밍 콘트롤러(도시하지 않음)의 제어 하에 리셋기간 동안 셋업전압(Vsetup)까지 상승하는 상승 램프파형과 0[V]나 부극성 스캔전압(-Vy)까지 떨어지는 하강 램프파형을 스캔전극들(Y1 내지 Yn)과 더미 Y 전극들(UY1,UY2,BY1,BY2)에 동시에 공급하여 전화면을 초기화시킨다. 그리고 스캔 구동부(64)는 어드레스기간 동안 스캔공통전압(Vsc-com)으로부터 부극성 스캔전압(-Vy)까지 떨어지는 스캔펄스를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급하여 스캔라인을 선택하며, 어드레스기간 동안 0[V]나 특정 정극성 전압레벨 예컨데, 스캔공통전압(Vsc-com)을 유지하는 직류 바이어스전압을 더미 Y 전극들(UY1,UY2,BY1,BY2)에 공급하여 더미 Y 전극들(UY1,UY2,BY1,BY2) 상에서 부극성 벽전하가 구속되게 함으로써 액티브영역과 비표시영역 사이에서 이상방전이 일어나는 것을 억제한다. 어드레스기간에 이어지는 서스테인기간 동안에 스캔 구동부(64)는 서스테인전압(Vs) 레벨의 서스테인펄스를 휘도 가중치에 대응하는 횟수만큼 스캔전극들(Y1 내지 Yn)과 더미 Y 전극들(UY1,UY2,BY1,BY2)에 동시에 공급하게 된다.
서스테인 구동부(54)는 타이밍 콘트롤러의 제어 하에 초기화기간의 셋다운기간(SD)과 어드레스기간 동안 내내 서스테인전압(Vs)을 유지하는 직류전압(Zdc)을 서스테인전극들(Z)과 더미 Z 전극들(UZ1,UZ2,BZ1,BZ2)에 공급한다. 그리고 서스테인기간 동안에 서스테인 구동부(54)는 스캔 구동부(64)와 교대로 동작하여 서스테인펄스를 서스테인전극들(Z)과 더미 Z 전극들(UZ1,UZ2,BZ1,BZ2)에 공급하게 된다.
전류제한부(58)는 스캔 구동 IC(56)에서 생성되어 상/하부 Y 더미전극(UY1,UY2,BY1,BY2)에 공급되는 구동전압의 전류를 제한한다. 또한, 전류제한부(58)는 상/하부 Y 더미전극(UY1,UY2,BY1,BY2)을 통해 스캔 구동 IC(56)에 역으로 공급되는 전류를 제한한다.
이를 위해, 전류제한부(58)는 소정 저항값(예를 들어, 2.2㏀)을 갖는 저항 또는 코일로 형성된다. 전류제한부(58)는 상/하부 Y 더미전극(UY1,UY2,BY1,BY2)의 입력단, 즉 상/하부 Y 더미전극(UY1,UY2,BY1,BY2)에 직렬 접속된다. 또는 스캔 구동부(64)의 스캔 구동 IC(56)의 출력단에 직렬 접속되거나 스캔 구동 IC(56)에 내장되도록 형성된다.
이러한 전류제한부(58)에 의해 상/하부 Y 더미전극(UY1,UY2,BY1,BY2)에는 전류가 제한된 정상적인 구동전압들이 공급되며, 전류제한부(58)에 의해 상/하부 더미 Y 전극(UY1,UY2,BY1,BY2)을 통해 스캔 구동 IC(56) 또는 데이터 구동 IC에 과전류 유입을 방지하게 된다.
즉, 도 12에 도시된 바와 같이 전류제한소자의 양단 전압(P,Q)은 동일하다. 이에 따라, 스캔 구동 IC(56)에서 생성된 전압값(Q)과, 전류제한소자(58)를 경유하여 스캔 구동 IC(56)로부터 상/하부 더미 Y 전극(UY,BY)에 공급되는 전압값(P)이 동일하다. 반면에 전류제한소자(58)에 의해 상/하부 더미 Y 전극(UY,BY)에 공급되는 전류(I)는 종래 700mA에서 최대 29mA로 줄어들게 되며, 상/하부 더미 Y 전극(UY,BY)을 통해 스캔 구동 IC(56) 또는 데이터 구동 IC로 유입되는 상대적으로큰 과전류의 값을 줄이게 된다. 이에 따라, 데이터 구동 IC와 스캔 구동 IC(56) 및 서스테인 구동 IC(66)를 포함하는 구동 IC의 손상을 방지하게 된다.
구동전압 발생부(62)는 PDP(50)의 전극 구동에 필요한 전압 즉, 셋업전압(Vsetup), 서스테인전압(Vs), 부극성 스캔전압(-Vy), 데이터전압(Vd) 및 스캔 공통전압(Vsc-com) 등을 발생하고 그 구동전압들을 해당 전극 구동부(52,54,60)에 공급한다.
도 13은 도 10에 도시된 PDP의 구동파형을 나타낸다.
도 13을 참조하면, 초기화기간의 셋업기간(SU)에는 모든 스캔전극들(Y)과 더미 Y 전극들(UY,BY)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)과 더미 Y 전극들(UY,BY)에 동시에 인가된다. 이 때, 더미 Y전극들에 인가되는 상승 램프파형과 하강 램프파형의 전압에 포함된 과도전류들은 전류제한소자에 의해 제한된다. 이에 따라, 더미 Y 전극들(UY,BY)에 인가되는 초기화파형에 의해 비표시영역 내에 잔류하는 과도 벽전하 대부분이 소거되고 어드레스기간에 공급되는 직류바이어스전압에 의해 그 상태를 어드레스기간이 종료될 때까지 유지한다. 이에 비하여, 액티브영역의 스캔전극들(Y1 내지 Yn)은 어드레스기간이 개시될 때 정극성의 스캔 공통전압(Vsc-com)까지 상승하게 된다. 이렇게 스캔전극들(Y1 내지 Yn)의 전압이 스캔 공통전압(Vsc-com)까지 상승하기 때문에 액티브영역의 셀들은 어드레스개시시점에서 스캔펄스와 데이터펄스가 공급될 때 어드레스방전이 일어날 수 있는 정도의 벽전하가 쌓이는 어드레스초기조건을 설정하게 된다.
어드레스기간 동안에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 이러한 어드레스기간 동안에 0[V]나 정극성 전압레벨을 유지하는 직류바이어스전압(Vbias)이 더미 Y 전극들(UY,BY)에 공급된다. 더미 Y 전극들(UY1,UY2,BY1,BY2)에 공급되는 직류바이어스전압(Vbias)은 비표시영역 내의 부극성 공간전하와 부극성 벽전하를 더미 Y 전극들(UY1,UY2,BY1,BY2) 상에 구속하게 된다.
더미 Z 전극들(UZ,BZ)과 서스테인전극들(Z)은 초기화기간의 셋다운기간(SD)과 어드레스기간 동안에 정극성 전압을 유지하게 된다. 더미 Z 전극들(UZ,BZ)에 공급되는 정극성 직류전압은 셋다운기간(SD)과 어드레스기간 동안에 비표시영역 내의 부극성 공간전하와 부극성의 벽전하를 더미 Z 전극(UZ,BZ) 상에 구속하게 된다. 서스테인전극(Z)에 공급되는 직류전압(Zdc)은 셋다운기간에 서스테인전극(Z)과 스캔전극(Y1 내지 Yn) 사이에 셋다운방전이 일어나게 함과 아울러 어드레스기간에 스캔전극(Y1 내지 Yn)과 서스테인전극(Z) 사이에 방전이 크게 일어나지 않도록 서스테인전극(Z)과 스캔전극(Y) 사이 또는 서스테인전극(Z)과 어드레스전극(X) 사이의전압차를 설정하게 된다.
서스테인기간에는 스캔전극들(Y1 내지 Yn)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 이 때, 더미 Y 전극들(UY,BY)은 스캔전극들(Y1 내지 Yn)과 동일하게 서스테인전압이 공급되며 더미 Z 전극들(UZ,BZ)은 서스테인전극들(Z)과 동일하게 서스테인전압이 공급되지만, 비표시영역 내의 벽전압이 매우 낮기 때문에 서스테인전압이 인가되어도 비표시영역 내에서 이상방전이 일어나지 않게 된다. 액티브영역 내에서, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y1 내지 Yn)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.
서스테인방전이 완료된 직후에는 소거 램프파형(ramp-ers)이 서스테인전극(Z)과 더미 Z 전극(UZ,BZ)에 공급된다. 이 소거 램프파형(ramp-ers)에 의해 액티브영역과 비표시영역 내에 잔류하는 벽전하를 소거시키게 된다.
상술한 바와 같이, 본 발명에 따른 PDP의 구동방법 및 장치는 더미 Y 전극 및 더미 Z 전극 중 적어도 어느 하나와 연결되는 전류 공급부를 구비한다. 이 전류 공급부에 의해 더미 Y 전극 및 더미 Z 전극 중 적어도 어느 하나에는 전류가 제한된 정상적인 전압이 인가된다. 이에 따라, 안정적인 초기화방전이 일어나 국부적으로 전하의 과축적을 방지할 수 있어 이상방전을 방지할 수 있다. 또한, 비정상적인 과전류의 더미 Y 전극 및 더미 Z 전극으로의 유입을 제한함으로써 구동 IC의 손상을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (12)

  1. 화상이 표시되는 액티브영역과 상기 액티브영역의 위 아래에 인접하는 비표시영역을 가지는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 액티브영역의 구동전극들과 상기 비표시영역의 더미전극들을 구동하기 위한 다수의 구동부와,
    상기 구동부와 상기 더미전극들 중 적어도 일부 더미전극들 사이에 위치하여 상기 더미전극들에 공급되는 구동신호의 전류를 제한하는 전류제한소자를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  2. 제 1 항에 있어서,
    상기 전류제한소자는 저항 및 코일 중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  3. 제 1 항에 있어서,
    상기 전류제한소자는 약 2.2㏀의 저항값을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  4. 제 1 항에 있어서,
    상기 액티브영역의 구동전극들 중 적어도 일부 구동전극들과 상기 비표시영역의 더미전극들 중 적어도 일부 더미전극들은 동일한 신호로 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  5. 제 1 항에 있어서,
    상기 구동부는 상기 액티브영역의 스캔전극들과 상기 비표시영역의 더미전극들 중 일부 전극들에 제1 구동신호를 공급하는 스캔구동부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  6. 제 1 항에 있어서,
    상기 구동부는 상기 액티브영역의 어드레스전극들에 제2 구동신호를 공급하는 어드레스 구동부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  7. 제 1 항에 있어서,
    상기 구동부는 상기 액티브영역의 서스테인전극들과 상기 비표시영역의 더미전극들 중 일부 전극들에 제3 구동신호를 공급하는 서스테인구동부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  8. 화상이 표시되는 액티브영역과 상기 액티브영역의 위 아래에 인접하는 비표시영역을 가지는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 비표시영역 내에 위치하는 더미전극들 중 적어도 일부 전극들에 공급되는 구동신호의 전류성분을 전류제한소자로 제한하여 상기 적어도 일부 더미전극들에 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 8 항에 있어서,
    상기 액티브영역의 구동전극들 중 적어도 일부 구동전극들과 상기 비표시영역 내에 위치하는 더미전극들 중 적어도 일부 더미전극들은 동일한 전압신호가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  10. 제 8 항에 있어서,
    상기 적어도 일부 더미전극들과 상기 액티브영역의 스캔전극들에 상기 액티브영역의 셀들을 초기화시키기 위한 초기화기간 동안 초기화파형과, 상기 셀들을 선택하기 위한 어드레스기간 동안 직류전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제 10 항에 있어서,
    상기 액티브영역의 어드레스전극들에 상기 어드레스기간동안 데이터펄스를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  12. 제 10 항에 있어서,
    상기 초기화기간의 적어도 일부 기간과 상기 어드레스기간 동안 상기 액티브영역의 서스테인전극들과 상기 적어도 일부 더미전극들에 상기 직류 전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2003-0040117A 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동장치 및 방법 KR100499375B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2003-0040117A KR100499375B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동장치 및 방법
US10/869,842 US7528804B2 (en) 2003-06-20 2004-06-18 Method and apparatus for driving plasma display panel
DE602004026960T DE602004026960D1 (de) 2003-06-20 2004-06-18 Verfahren und Vorrichtung zur Ansteuerung einer Plasmaanzeige
EP04253673A EP1489588B1 (en) 2003-06-20 2004-06-18 Method and apparatus for driving plasma display panel
JP2004182279A JP4205639B2 (ja) 2003-06-20 2004-06-21 プラズマディスプレイパネルの駆動装置及び方法
CNB2004100593893A CN100421137C (zh) 2003-06-20 2004-06-21 用于驱动等离子显示面板的设备及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0040117A KR100499375B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040110688A true KR20040110688A (ko) 2004-12-31
KR100499375B1 KR100499375B1 (ko) 2005-07-04

Family

ID=33411771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0040117A KR100499375B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동장치 및 방법

Country Status (6)

Country Link
US (1) US7528804B2 (ko)
EP (1) EP1489588B1 (ko)
JP (1) JP4205639B2 (ko)
KR (1) KR100499375B1 (ko)
CN (1) CN100421137C (ko)
DE (1) DE602004026960D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776461B1 (ko) * 2005-03-24 2007-11-16 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567025B2 (en) 2004-12-23 2009-07-28 Lg Electronics Inc. Plasma display panel apparatus with a film filter on panel
WO2007015307A1 (ja) * 2005-08-04 2007-02-08 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置
WO2007026424A1 (ja) * 2005-08-31 2007-03-08 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイパネル
JP4300429B2 (ja) * 2005-12-26 2009-07-22 船井電機株式会社 プラズマテレビジョンおよび電源制御装置
KR20080095416A (ko) * 2007-04-24 2008-10-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100903623B1 (ko) * 2007-11-16 2009-06-18 삼성에스디아이 주식회사 플라즈마 표시 장치, 그 구동 장치 및 그 구동 방법
US8541946B2 (en) * 2009-12-17 2013-09-24 The Board Of Trustees Of The University Of Illinois Variable electric field strength metal and metal oxide microplasma lamps and fabrication
KR102435975B1 (ko) * 2017-08-18 2022-08-24 삼성디스플레이 주식회사 표시 장치
CN110379347B (zh) * 2019-07-25 2023-01-24 云谷（固安）科技有限公司 屏体虚设器件检测方法和装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH049895A (ja) 1990-04-27 1992-01-14 Fujitsu Ltd 画像回転方式
JPH04242285A (ja) 1991-01-17 1992-08-28 Fujitsu Ltd 交流プラズマディスプレイ装置
JPH05323923A (ja) 1992-05-19 1993-12-07 Matsushita Electric Ind Co Ltd 表示装置
US5990854A (en) * 1993-08-03 1999-11-23 Plasmaco, Inc. AC plasma panel with system for preventing high voltage buildup
JP2986094B2 (ja) * 1996-06-11 1999-12-06 富士通株式会社 プラズマディスプレイパネル及びその製造方法
JP3543897B2 (ja) 1996-08-28 2004-07-21 富士通株式会社 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP3313298B2 (ja) * 1997-02-24 2002-08-12 富士通株式会社 プラズマディスプレイパネル及びその製造方法
EP0867853A3 (en) * 1997-03-27 1998-12-23 Hitachi, Ltd. Circuit device, drive circuit, and display apparatus including these components
JPH1185098A (ja) 1997-09-01 1999-03-30 Fujitsu Ltd プラズマ表示装置
JP3097635B2 (ja) * 1997-11-26 2000-10-10 日本電気株式会社 プラズマディスプレイパネルとその駆動方法
JP3626342B2 (ja) * 1997-12-19 2005-03-09 パイオニア株式会社 面放電型プラズマディスプレイパネル
JPH11296139A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp ダミー電極駆動装置及びダミー電極駆動方法並びに交流面放電型プラズマディスプレイ装置
JPH11344936A (ja) 1998-06-02 1999-12-14 Mitsubishi Electric Corp プラズマディスプレイ表示装置
JP3466098B2 (ja) 1998-11-20 2003-11-10 富士通株式会社 ガス放電パネルの駆動方法
KR100330030B1 (ko) * 1999-12-28 2002-03-27 구자홍 플라즈마 디스플레이 패널 및 그 구동방법
JP2002134033A (ja) * 2000-10-25 2002-05-10 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその駆動方法
US6624587B2 (en) * 2001-05-23 2003-09-23 Lg Electronics Inc. Method and apparatus for driving plasma display panel
KR100480172B1 (ko) * 2002-07-16 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776461B1 (ko) * 2005-03-24 2007-11-16 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR100499375B1 (ko) 2005-07-04
JP4205639B2 (ja) 2009-01-07
US7528804B2 (en) 2009-05-05
US20050001793A1 (en) 2005-01-06
DE602004026960D1 (de) 2010-06-17
JP2005010788A (ja) 2005-01-13
EP1489588A3 (en) 2007-05-30
EP1489588B1 (en) 2010-05-05
CN1573866A (zh) 2005-02-02
EP1489588A2 (en) 2004-12-22
CN100421137C (zh) 2008-09-24

Similar Documents

Publication Publication Date Title
KR100482324B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US20060250344A1 (en) Method and apparatus for driving plasma display panel
JP2005141215A (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
JP2006189847A (ja) プラズマディスプレイ装置及びその駆動方法
US7791563B2 (en) Plasma display and method for floating address electrodes in an address period
KR100499375B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100447120B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100784543B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100726640B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100491837B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100533724B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100569258B1 (ko) 플라즈마 디스플레이 패널 구동장치 및 구동방법
KR20040023932A (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100577765B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100738222B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100505976B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100495486B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100533725B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100496256B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20030086232A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040108415A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20080101428A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20050082967A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060029089A (ko) 플라즈마 표시장치와 그 구동방법
KR20030097342A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee