KR100533725B1 - 플라즈마 디스플레이 패널의 구동방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 구동방법 및 장치 Download PDF

Info

Publication number
KR100533725B1
KR100533725B1 KR10-2003-0026575A KR20030026575A KR100533725B1 KR 100533725 B1 KR100533725 B1 KR 100533725B1 KR 20030026575 A KR20030026575 A KR 20030026575A KR 100533725 B1 KR100533725 B1 KR 100533725B1
Authority
KR
South Korea
Prior art keywords
sustain
period
electrode
time
pulse
Prior art date
Application number
KR10-2003-0026575A
Other languages
English (en)
Other versions
KR20040092300A (ko
Inventor
유지승
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0026575A priority Critical patent/KR100533725B1/ko
Publication of KR20040092300A publication Critical patent/KR20040092300A/ko
Application granted granted Critical
Publication of KR100533725B1 publication Critical patent/KR100533725B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.
이 플라즈마 디스플레이 패널의 구동방법은 스캔전극, 서스테인전극 및 어드레스전극이 형성되며 한 프레임 기간을 다수의 서브필드로 나누고 각각의 서브필드들을 리셋기간, 어드레스기간 및 서스테인기간으로 시분할 구동하여 화상을 표시하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 다수의 서브필 중 적어도 하나의 서브필드에 포함된 서스테인 기간에서 적어도 두개 이상의 듀티값으로 서스테인 펄스를 발생시키는 단계와; 상기 스캔전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시키는 단계와; 상기 서스테인전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시키는 단계를 포함하고; 상기 스캔전극의 온타임 감소시간과 상기 서스테인전극의 오프타임 감소기간은 동일하고 서로 동기된다.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{DRIVING METHOD AND APPARATUS OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.
최근 음극선관의 큰 중량 및 부피를 줄일 수 있는 평판 표시장치에 대한 관심이 커지고 있다. 이러한 평판 표시 장치는 액정 표시장치(Liquid Crystal Display:LCD), 플라즈마 디스플레이 패널(Plasma Display Panel:PDP), 전계방출 표시장치(Field Emission Display:FED), 일렉트로 루미네센스(Electro-Luminescence:EL) 등이 있으며, 디지털 신호 또는 아날로그 데이터를 표시 패널에 공급하게 된다.
플라즈마 디스플레이 패널은 He+Xe, Ne+Xe 및 He+Ne+Xe가스 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로서 문자 또는 그래픽을 포함한 화상 및 동영상을 표시하게 된다. 이러한 플라즈마 디스플레이 패널은 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.
특히, 3전극 교류 면방전형 플라즈마 디스플레이 패널은 방전시 유전체층을 이용하여 벽전하를 축적하여 방전에 필요한 전압을 낮추게 되며, 플라즈마의 스퍼터링으로 부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1은 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타낸 사시도이다.
도 1을 참조하면, 3극 전류 교류 면방전형 플라즈마 디스플레이 패널의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다.
스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y, 12Z)과, 투명전극(12Y, 12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y, 13Z)을 포함한다.
투명전극(12Y, 12Z)의 재질로는 통상 인듐틴옥사이드(Indium-Tin-Oxide:ITO)를 이용한다. 금속버스전극(13Y, 13Z)의 재질로는 통상 크롬(Cr)등의 금속이 이용된다. 이러한 금속버스전극(13Y, 13Z)은 투명전극(12Y, 12Z) 상에 형성되어 저항이 높은 투명전극(12Y, 12Z)에 의한 전압 강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인 전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 가스방전 이온화 가스(플라즈마)가 발생된 하전입자들이 축적된다. 보호막(16)은 가스 방전시 발생된 하전입자들의 스퍼터링으로부터 상부 유전체층(14)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보하막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스 전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 어드레스 전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성된다.
하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 가스방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B)중 어느 하나의 가시광을 발생하게 된다. 상/하부 기판(10, 18)과 격벽(24) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe등의 불활성 혼합가스가 주입된다.
3전극 교류 면방전형 플라즈마 디스플레이 패널은 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 이와 같은 플라즈마 디스플레이 패널의 구동방법은 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective Writing:SW) 방식과 선택적 소거(Selective Erasing:SE) 방식으로 대별된다.
도 2는 선택적 쓰기 방식을 이용한 플라즈마 디스플레이 패널의 프레임 구성도이다.
도 2를 참조하면, 선택적 쓰기 방식(SW)에서 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방젠셀을 선택하기 위한 어드레스기간, 방전횟수에 따라 계조를 구현하는 서스테인 기간 및 서스테인 기간에 전 방전셀에 형성된 벽전하를 소거시키는 소거기간으로 나뉘어진다. 예를 들어, 265 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 한 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어 지게된다. 8개의 서브필드들 각각은 리셋기간, 어드레스기간, 서스테인기간 및 소거기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일한 반면에, 서스테인기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 소거기간은 8개의 서브필드중 마지막 서브필드에 배치된다. 이와 같이 서스테인기간이 각각 다른 서브필드들의 조합으로 계조를 구현할 수 있게 된다.
선택적 쓰기(SW) 구동방식은 리셋기간에서 전화면을 턴-오프(Turn-off) 시킨 후, 어드레스기간에서 쓰기 방전으로 방전셀들을 턴-온(Turn-on)시킴 으로써 방전셀들을 선택한다. 서스테인기간에서는 어드레스 기간에서 선택된 방전셀들이 방전을 유지하게 함으로써 화상을 표시하게 된다. 리셋기간에서는 서스테인기간에 유지 방전으로 형성된 전하들을 소거시킨다.
도 3은 선택적 쓰기 방식에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 파형도이다.
도 3에서 X는 데이터전극, Y는 스캔전극, Z는 서스테인전극에 공급되는 신호파형을 나타낸다. 플라즈마 디스플레이 패널의 선택적 쓰기(SW) 구동방식은 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간, 선택된 셀의 방전을 유지시키기 위한 서스테인기간 및 유지방전으로 형성된 전하들을 소거시키는 소거기간으로 나누어 구동된다.
리셋기간은 스캔전극(Y)에 인가되는 파형에 의해서 셋업기간과 셋다운기간으로 나뉘어 진다.
셋업기간에는 전압값이 서스테인 전압(Vs)값까지 상승한 후 시간 경과에 따라 전압값이 상승하는 램프-업(Ramp-Up) 파형이 모든 스캔전극(Y)들에 동시에 인가된다. 이와 동시에, 서스테인전극(Z)과 어드레스전극(X)에는 기저전압(GND)이 인가된다.
스캔전극들(Y)에 인가되는 램프-업(Ramp-Up) 파형에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에서 프라이밍방전이 일어나게 된다. 프라이밍방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다.
셋다운기간에는 램프-업(Ramp-Up) 파형이 공급된 후, 램프-업(Ramp-Up) 파형의 피크전압보다 낮은 서스테인 전압(Vs)에서 시간 경과에 따라 하강하기 시작하여 기저전압(GND) 또는 부극성의 특정 전압까지 하강하는 램프-다운(Ramp-Down) 파형이 스캔전극(Y)들에 동시에 인가된다. 이와 동시에, 공통전극인 서스테인전극(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극(X)에는 기저전압(0[V])이 인가된다. 서스테인전극(Y)에 램프-다운(Ramp-Down) 파형이 인가되면, 스캔전극(Y)과 서스테인전극(Z) 사이에 소거 방전이 일어나게 된다. 이 소거 방전은 셋업기간에 발생된 벽전하들 중에 어드레스 방전에 불필요한 과도한 벽전하를 소거시키게 된다.
어드레스기간에는 스캔펄스(-SP)가 스캔전극(Y)들에 순차적으로 인가됨과 동시에 스캔펄스(-SP)에 동기되어 어드레스전극(X)들에 데이터펄스(DP)가 인가된다. 스캔펄스(-SP)와 데이터펄스(DP)의 전압차와 리셋기간에 생성된 벽전하로 인한 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.
한편, 서스테인전극(Z)에는 셋다운 기간과 어드레스기간 동안에 스캔전극(Y)과의 전압차를 줄여 스캔전극(Y)과의 오방전이 일어나지 않도록 하기 위한 정극성 직류전압이 공급된다.
서스테인기간에는 스캔전극(Y)들과 서스테인전극(Z)들에 교번적으로 서스테인 펄스(SusPy, SusPz)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스(SusPy, SusPz) 전압이 더해지면서 매 서스테인 펄스(SusPy, SusPz)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인 방전 즉, 표시방전(유지방전)이 일어나게 된다.
소거기간에는 펄스폭과 전압레벨이 작은 램프파형(ES)이 서스테인전극(Z)에 공급되어 서스테인 방전에 의해 켜진셀들 내에 잔류하는 벽전하를 소거시키게 된다.
이러한 선택적 쓰기(SW) 구동방식에서는 어드레스기간에 스캔전극(Y)에 공급되는 스캔펄스의 펄스폭을 대략 3us 이상으로 설정하여야 방전셀 내에 충분한 벽전하가 형성된다. 이로 인하여, 선택적 쓰기(SW) 방식에서는 어드레스 기간으로 많은 시간이 소요되어 상대적으로 서스테인(유지)기간이 줄어 휘도가 낮아지게 된다. 나아가 선택적 쓰기(SW) 구동방식으로 고해상도 화상을 구현하는 경우 어드레스기간이 더욱 증대되어 유지기간 부족으로 계조구현이 불가능해지게 된다.
이와 같은 문제점들을 개선하기 위하여 선택적 소거(SE) 구동방식이 제안되어졌다.
도 4은 선택적 소거 방식을 이용한 플라즈마 디스플레이 패널의 프레임 구성도이다.
도 4을 참조하면, 선택적 소거(SE) 방식의 각 서브필드는 다시 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어진다.
리셋기간에서 전면 라이팅 방전으로 모든 셀들을 턴-온(Turn-On) 시킨 후, 어드레스기간에서 방전셀들을 선택적으로 소거방전시켜 턴-오프(Turn-Off) 시킨다. 이어서, 서스테인기간에는 어드레스 기간에서 선택되지 않은 방전셀들이 방전을 유지하게 함으로써 화상을 표시하게 된다. 예를 들어, 265 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 한 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어 지게된다. 8개의 서브필드들 각각은 리셋기간, 어드레스기간 및 서스테인기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일한 반면에, 서스테인기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 서스테인기간이 각각 다른 서브필드들의 조합으로 계조를 구현할 수 있게 된다.
이러한 선택적 소거(SE) 방식은 어드레스기간에서 소거방전으로 방전셀을 선택하므로, 선택적 쓰기 방식보다 스캔펄스 폭을 줄일 수 있어 어드레스 기간을 감소시킬 수 있다. 어드레스 기간을 줄여서 남게되는 시간만큼 서스테인 기간을 증가시켜 휘도를 향상시킬 수 있다.
도 5은 선택적 소거 구동방식에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 파형도이다.
도 5를 참조하면, 일반적인 플라즈마 디스플레이 패널의 한 프레임에 포함되는 8개의 서브필드(SF1 내지 SF8)는 플라즈마 디스플레이 패널의 전 방전셀들에서 리셋 방전을 일으켜 방전셀들을 턴-온(Turn-On) 시키는 리셋기간, 리셋기간에 켜진 방전셀들을 선택적으로 턴-오프(Turn-off) 시키는 어드레스기간 및 어드레스기간에 선택되지 않은 방전셀들에서 서스테인 방전을 일으키는 서스테인기간으로 나뉘어 구동된다.
리셋기간은 스캔전극(Y) 및 서스테인전극(Z)에 램프펄스(RPy, -RPz)가 인가되는 전면라이팅기간과, 유지펄스(Py, Pz)가 인가되는 유지펄스 기간으로 나뉜다.
전면라이팅 기간에 스캔전극(Y)에는 정극성(+)의 램프펄스(RPy)가 공급되고, 서스테인전극(Z)에는 부극성(-)의 램프펄스(-RPz)가 공급되고, 어드레스전극(X)에는 기저전위(GND)가 공급된다. 여기서, 정극성(+)의 램프펄스(RPy)의 피크 값은 서스테인 전압(Vs)과 동일한 전압으로 설정된다. 또한, 부극성(-)의 램프펄스(-RPz)의 피크치 절대값은 서스테인 전압(Vs)보다 큰 절대값의 전압으로 설정된다. (즉, |Vs| < |-Vz|) 이와 같이 전면라이팅기간 동안 스캔전극(Y)에 정극성(+)의 램프펄스(RPy)가 공급되고, 서스테인전극(Z)에 부극성(-)의 램프펄스(-RPz)가 공급되면 스캔전극(Y)과 서스테인전극(Z)간의 전압차에 의해 모든 방전셀들에서 리셋방전이 발생되어 모든 방전셀들이 켜지게된다.
전면라이팅기간에 리셋방전이 발생되면, 정극성(+)의 램프펄스(RPy)가 공급된 스캔전극(Y)에는 부극성(-)의 벽전하가 형성되고, 부극성(-)의 램프펄스(-RPz)가 공급된 서스테인전극(Z)에는 정극성(+)의 벽전하가 형성된다.
유지펄스기간에 서스테인전극(Z)에는 제1 안정화 펄스(Pz)가 공급되고, 이어서 스캔전극(Y)에 제2 안정화 펄스(Py)가 공급된다. 이때, 제1 안정화 펄스(Py) 및 제2 안정화 펄스(Pz)의 전압값은 서스테인 전압(Vs)과 동일하게 설정된다. 따라서, 스캔전극(Y)과 서스테인전극(Z)간의 서스테인 전압(Vs)차에 의해 스캔전극(Y) 및 서스테인전극(Z)간에 유지방전이 발생되어 모든 방전셀들에 균일한 벽전하가 형성된다.
어드레스기간에는 스캔라인들(Y)에 순차적으로 스캔펄스(-SP)가 공급되고, 어드레스전극들(X)에는 스캔펄스(-SP)에 동기되는 데이터펄스(DP)가 공급된다. 이에 따라, 데이터펄스(DP)가 공급된 방전셀들에서는 어드레스 방전, 즉 소거방전이 발생되어 방전셀내의 벽전하가 소거된다. 이때, 소거 방전이 발생되지 않은 방전셀들에는 리셋기간에 형성된 벽전하가 충분히 유지된다.
서스테인기간에는 스캔전극(Y)들 및 서스테인전극(Z)들에 교번적으로 서스테인 펄스(SusPy, SusPz)가 인가된다. 이에 따라, 어드레스 기간에서 벽전하가 소거되지 않은 방전셀들에서 서스테인 방전이 발생된다. 이때, 서스테인 방전횟수를 조절하여 휘도 가중치에 대응하는 계조값을 표현한다.
도 6은 플라즈마 디스플레이 패널의 구동방법에 따른 서스테인 기간에 인가되는 파형의 듀티비를 나타낸 도면이다.
도 6을 참조하면, 플라즈마 디스플레이 패널에 화상을 표시하는 방법에 있어 특정 계조를 표현하기 위해서 한 프레임을 다수의 서브필드로 나누고 각각의 서브필드는 다시 리셋기간, 어드레스기간, 서스테인기간으로 나뉜다. 각각의 서브필드는 일정 휘도 가중치에 해당하는 서스테인 기간을 가지고 있어 이들 서브필드의 조합으로 원하는 계조값을 표현하게 된다.
서스테인기간에서 표현되는 계조값은 서스테인 기간에서의 방전횟수에 의해서 그 값이 정해진다. 이러한 방전을 일으키기 위하여 서스테인기간에 스캔전극(Y)과 서스테인전극(Z)에는 교번적으로 서스테인 펄스(유지펄스)가 인가되어야 한다.
스캔전극(Y)과 서스테인전극(Z)에 인가되는 서스테인 펄스는 주기(t(i)Sus_cycle, t(j)Sus_cycle)를 가지며 각각의 주기는 서스테인 펄스가 인가되는 기간(t(i)Sus_ON, t(j)Sus_ON)과 서스테인 펄스가 인가되지 않는 기간(t(i)Sus_OFF, t(j)Sus_OFF)으로 나뉜다. 서스테인 방전이 안정적으로 일어나기 위해서는 서스테인 펄스의 주기에서 서스테인 펄스가 인가되는 기간(t(i)Sus_ON, t(j)Sus_ON)이 충분해야 한다. 이러한 서스테인 펄스의 온(ON)타임과 오프(OFF)타임의 상대적인 비를 듀티(Duty)라 한다.
이러한 듀비(Duty)는 다음과 같은 수학식으로 표현된다.
일반적인 플라즈마 디스플레이 패널의 구동방식은 서브필드에 인가되는 모든 서스테인 펄스의 주가와 듀티(Duty)가 같도록 설정한다.
예를 들면, 서브필드에 인가되는 다수의 서스테인 펄스중 i번째 서스테인 펄스 주기 t(i)Sus_cycle 및 듀티(Duty)와, j번재 서스테인 펄스 주기 t(j)Sus_cycle 및 듀티(Duty)가 같도록 설정된다.
이러한 서스테인 펄스의 주기 및 듀티의 관계는 다음과 같은 수학식으로 표현된다.
최근에는 플라즈마 디스플레이 패널의 화질을 결정하는 중요한 요인중 하나인 콘트라스트(contrast)를 높이기 위한 여러 시도가 행해지고 있다. 그 중 한가지 방법으로 서스테인기간 내에 서스테인 주파수를 높여 방전 횟수를 증가시켜 최고 휘도(Peak Brightness)를 높이는 방법이 있다. 그러나 이 방법은 한 프레임에서 서스테인기간이 제한되어 있기 때문에 서스테인 주파수를 많이 늘릴 수 없다.
한편, 서스테인 펄스의 주기를 감소시켜 서스테인 주파수를 높여 방전 횟수를 증가시켜 최고 휘도를 높이는 방법이 있다. 그러나 이 방법은 서스테인기간에서 서스테인 펄스의 주기가 충분치 않으면 방전이 발생되지 않아 구동 마진이 급격히 나빠져 안정적인 표시방전을 할 수 없어 신뢰성이 떨어진다. 또한 패널 상태에 따라서 국부적으로 또는 전면적으로 오방전이 발생할 가능성이 높아진다.
상술한 바와 같이, 일반적인 플라즈마 디스플레이 패널의 구동방법은 서브필드에서 모든 서스테인 펄스의 주기 및 듀티(Duty)값을 고정하여 서스테인(유지)방전을 행하고 있다. 이러한 방법을 사용하면 고계조값을 표현하고자 할 때에 많은 서스테인 방전을 발생시킬 수 없어 표시품질이 떨어지게 된다.
따라서, 고휘도를 표현하여 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법 및 장치가 요구되고 있는 실정이다.
따라서, 본 발명의 목적은 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법 및 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 스캔전극, 서스테인전극 및 어드레스전극이 형성되며 한 프레임 기간을 다수의 서브필드로 나누고 각각의 서브필드들을 리셋기간, 어드레스기간 및 서스테인기간으로 시분할 구동하여 화상을 표시하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 다수의 서브필드 중 적어도 하나의 서브필드에 포함된 서스테인 기간에서 적어도 두개 이상의 듀티값으로 서스테인 펄스를 발생시키는 단계와; 상기 스캔전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시키는 단계와; 상기 서스테인전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시키는 단계를 포함하고; 상기 스캔전극의 온타임 감소시간과 상기 서스테인전극의 오프타임 감소기간은 동일하고 서로 동기된다. 상기 스캔전극에 상기 서스테인 펄스가 인가되는 온타임 기간을 감소시킬 때에 상기 서스테인전극에 서스테인 전압이 인가되지 않는 오프타임 기간을 감소시킨다. 상기 스캔전극에 상기 서스테인 펄스가 인가되지 않는 오프타임 기간을 감소시킬 때에 상기 서스테인전극에 서스테인 전압이 인가되는 온타임 기간을 감소시킨다. 상기 서스테인 펄스의 주기 시간을 감소시켜 남게되는 시간 만큼 상기 서스테인 펄스의 개수를 증가시킨다. 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동장치는 스캔전극, 서스테인전극 및 어드레스전극이 형성되며 한 프레임 기간을 다수의 서브필드로 나누고 각각의 서브필드들을 리셋기간, 어드레스기간 및 서스테인기간으로 시분할 구동하여 화상을 표시하는 플라즈마 디스플레이 패널의 구동장치에 있어서, 상기 다수의 서브필드 중 하나의 서브필드에 포함된 서스테인 기간에서 적어도 두개 이상의 듀티값으로 서스테인 펄스를 발생시키는 구동회로를 구비한다. 상기 구동회로는 상기 스캔전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시키고, 상기 서스테인전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시킨다. 상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 첨부된 도 7 및 도 8을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치에 대해 설명하기로 한다.
본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 선택적 쓰기(SW) 방식, 선택적 소거(SE) 방식 및 상술한 선택적 쓰기(SW) 방식과 선택적 소거(SE) 방식을 조합한 선택적 쓰기 및 소거(SWSE) 방식에 모두 적용될 수 있다.
도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 프레임 구성과 파형을 나타낸 도면이다.
도 7을 참조하면, 플라즈마 디스플레이 패널의 구동방법에서 서스테인기간에 표현되는 계조값은 서스테인기간에서의 방전횟수에 의해서 그 값이 정해진다. 이러한 방전을 일으키기 위해서는 서스테인기간에 스캔전극(Y)과 서스테인전극(Z)에 교번적으로 서스테인(유지) 펄스가 인가되어야 한다.
이러한 서스테인 펄스는 주기(t(m)Sus_cycle, t(n)Sus_cycle)를 가지며 각각의 펄스 주기는 서스테인 펄스가 인가되는 기간(t(m)Sus_ON, t(n)Sus_ON)과 서스테인 펄스가 인가되지 않는 기간(t(m)Sus_OFF, t(n)Sus_OFF)으로 나뉜다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 적어도 하나 이상의 서브필드에서 일반적인 플라즈마 디스플레이 패널의 구동방법보다 서스테인 펄스 주기 시간을 감소시킴과 아울러 한 서브필드 내에서 적어도 두개 이상의 서로 다른 서스테인 펄스의 듀티(Duty)값을 갖도록 한다.
이를 자세히 설명하면, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 한 프레임을 구성하는 다수의 서브필드중 적어도 하나 이상의 서브필드의 서스테인 기간에 스캔전극(Y) 및 서스테인전극(Z)에 인가되는 서스테인 펄스의 온(On) 및 오프(Off) 시간을 교번적으로 감소시킨다.
도 7에 도시된 t(m)Sus_cycle은 서스테인 펄스가 온(On)되는 시간을 감소시킨 것을 나타낸 것이고, t(n)Sus_cycle은 서스테인 펄스가 오프(Off)되는 시간을 감소시킨 것을 나타낸 것이다.
스캔전극(Y)에 인가되는 서스테인 펄스가 온(On)되는 시간을 감소시키면 서스테인전극(Z)에 인가되는 서스테인 펄스가 오프(Off)되는 시간을 감소시킨다. 이와는 반대로 서스테인 펄스가 오프(Off)되는 시간을 감소시키면 서스테인전극(Z)에 인가되는 서스테인 펄스가 온(On)되는 시간을 감소시킨다. 이렇게 함으로서 같은 주기 시간에 스캔전극(Y)과 서스테인전극(Z)에 인가되는 서스테인 펄스의 듀티(Duty)값이 서로 다르게 한다. 또한, 한 서브필드 내에서 적어도 두개 이상의 서로 다른 서스테인 펄스의 듀티(Duty)값을 갖도록 한다.
이러한 듀티(Duty)값의 관계는 다음과 같은 수학식으로 나타낼 수 있다.
본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 일반적인 플라즈마 디스플레이 패널의 구동방법보다 서스테인 펄스의 주기 시간을 감소 시킨다. 일반적인 플라즈마 디스플레이 패널의 구동방법과 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법의 서스테인 펄스 주기 시간 관계는 다음과 같은 수학식으로 나타낼 수 있다.
본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인 펄스 주기 시간을 감소시켜 남게되는 시간 만큼 서스테인 기간에서 스캔전극(Y)과 서스테인전극(Z)에 인가되는 서스테인 펄스의 수를 증가시킨다. 서스테인 펄스의 수를 증가시키면 증가된 서스테인 펄스의 수 만큼 방전 횟수가 증가되어 휘도가 향상된다.
도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 장치의 구성을 나타낸 블럭도이다.
도 8을 참조하면, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 구동 장치는 플라즈마 디스플레이 패널의 어드레스 전극(X)을 구동하기 위한 데이터 구동부(55)와, 플라즈마 디스플레이 패널의 스캔전극(Y)을 구동하기 위한 스캔 구동부(51)와, 플라즈마 디스플레이 패널의 서스테인전극(Z)을 구동하기 위한 서스테인 구동부(53)와, 플라즈마 디스플레이 패널의 구동 타이밍을 제어하기위한 타이밍 컨트롤러(57)와, 스캔 구동부(51)와 서스테인 구동부(53)에 인가되는 서스테인 전압을 제어하는 펄스제어 스위치(59, 69)와, 도시되지 않은 감마 보정부, 자동이득조절부, 오차확산부, 데이터 검색부, 서브필드 맵핑부, 프레임 메모리, 드라이브 IC별 데이터 정렬부를 구비한다.
데이터 구동부(55)는 소정 개수의 어드레스 전극(X)에 각각 접속되어 해당 어드레스 전극(X)에 데이터를 공급하기 위한 다수의 데이터 드라이브 IC들을 포함한다.
스캔 구동부(51)는 스캔전극들(Y)에 접속되어 스캔전극들(Y)에 리셋펄스(또는 셋업펄스)를 동시에 공급하게 된다. 또한, 스캔 구동부(51)는 어드레스 기간에 스캔펄스를 스캔전극들(Y)에 순차적으로 공급한 후에, 서스테인기간에 서스테인 펄스를 스캔전극들(Y)에 동시에 공급하게 된다.
서스테인 구동부(53)는 서스테인 전극들(Z)에 공통적으로 접속되어 서스테인 전극들(Z)에 서스테인 펄스를 동시에 공급하게 된다.
타이밍 콘트롤러(57)는 수직/수평 동기신호(H, V)를 공급받아 타이밍 제어신호를 생성하고 이 타이밍 제어신호를 데이터 구동부(55), 스캔 구동부(51) 및 서스테인 구동부(53)에 공급하여 플라즈마 디스플레이 패널의 구동 타이밍을 제어한다. 또한, 스위치 제어신호(tc1, tc2)를 생성하여 스캔전극(Y)과 서스테인전극(Z)에 접속된 각각의 펄스제어 스위치(59, 69)에 공급하여 스캔전극(Y)과 서스테인전극(Z)에 인가되는 서스테인 펄스를 제어한다.
펄스제어 스위치(59, 69)는 스캔전극(Y)과, 서스테인전극(Z)에 접속되어 타이밍 컨트롤러(57)로부터 발생된 스위치 제어신호(tc1, tc2)에 따라 스캔전극(Y)과, 서스테인전극(Z)에 공급되는 서스테인 펄스를 제어한다. 이러한 스위치 제어신호 tc1 및 tc2는 서로 교번적으로 각각의 펄스제어 스위치(59, 69)에 인가된다.
이를 자세히 설명하면, 스캔 구동부(51)에 접속된 펄스제어 스위치(59)에 타이밍 컨트롤러(57)로부터 생성된 스위치 제어신호 tc1이 공급(On)되면 펄스제어 스위치(59)가 턴-온(Turn-On)된다. 펄스제어 스위치(59)가 턴-온(Turn-On)되면 스캔 구동부(51)에 서스테인 전압(Vs)이 공급되어 스캔전극(Y)에 서스테인 펄스가 인가된다. 이후 펄스제어 스위치(59)에 스위치 제어신호 tc1이 공급되지 않으면 펄스제어 스위치(59)가 턴-오프(Turn-Off)된다. 펄스제어 스위치(59)가 턴-오프(Turn-Off)되면 스캔 구동부(51)에 서스테인 전압(Vs)이 공급되지 않아 스캔전극(Y)에 서스테인 펄스가 인가되지 않는다.
한편, 서스테인 구동부(53)에 접속된 펄스제어 스위치(69)에 타이밍 컨트롤러(57)로부터 생성된 스위치 제어신호 tc2가 공급(On)되면 펄스제어 스위치(69)가 턴-온(Turn-On)된다. 펄스제어 스위치(69)가 턴-온(Turn-On)되면 서스테인 구동부(53)에 서스테인 전압(Vs)이 공급되어 서스테인전극(Z)에 서스테인 펄스가 인가된다. 이후 펄스제어 스위치(69)에 스위치 제어신호 tc2가 공급되지 않으(Off)면 펄스제어 스위치(69)가 턴-오프(Turn-Off)된다. 펄스제어 스위치(69)가 턴-오프(Turn-Off)되면 서스테인 구동부(53)에 서스테인 전압(Vs)이 공급되지 않아 서스테인전극(Z)에 서스테인 펄스가 인가되지 않는다.
이와 같이, 스캔전극(Y)과 서스테인전극(Z)에 인가되는 서스테인 펄스 주기(t(m)Sus_cycle, t(m)Sus_cycle)와 듀티(Duty(m), Duty(n))는 스캔전극(Y)과 서스테인전극(Z)에 접속된 펄스제어 스위치(59, 69)에 공급되는 스위치 제어신호(tc1, tc2)에 의해 제어된다.
상술한 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 한 프레임을 구성하는 다수의 서브필드중 적어도 하나 이상의 서브필드의 서스테인 기간에 스캔전극(Y) 및 서스테인전극(Z)에 인가되는 서스테인 펄스의 온(On) 및 오프(Off) 시간을 교번적으로 감소시켜 서스테인 펄스 주기 시간을 감소시키며, 상기 서스테인전극의 온 시간 감소시간과 상기 서스테인전극의 오프타임 감소기간은 동일하고 서로 동기되도록 한다. 따라서, 본 발명은 서스테인 펄스 주기 시간을 감소시켜 남게되는 시간 만큼 서스테인 기간에서 스캔전극(Y)과 서스테인전극(Z)에 인가되는 서스테인 펄스의 수를 증가시키고, 방전 횟수를 증가시켜 휘도를 높임으로서 플라즈마 디스플레이 패널의 표시품질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타낸 사시도이다.
도 2는 선택적 쓰기 방식을 이용한 플라즈마 디스플레이 패널의 프레임 구성도이다.
도 3은 선택적 쓰기 방식에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 파형도이다.
도 4은 선택적 소거 방식을 이용한 플라즈마 디스플레이 패널의 프레임 구성도이다.
도 5은 선택적 소거 방식에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 파형도이다.
도 6은 플라즈마 디스플레이 패널의 구동방법에 따른 서스테인 기간에 인가되는 파형의 듀티비를 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 프레임 구성과 파형을 나타낸 도면이다.
도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 장치의 구성을 나타낸 블럭도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 상부기판 18 : 하부기판
Y : 스캔전극 Z : 서스테인전극
X : 어드레스 전극 12Y,12Z : 투명전극
13Y,13Z : 금속버스전극 14 : 상부 유전체층
16 : 보호막 22 : 하부 유전체층
24 : 격벽 26 : 형광체층
51 : 스캔구동부 53 : 서스테인구동부
55 : 데이터구동부 57 : 타이밍 컨트롤러
59,69 : 펄스제어 스위치

Claims (12)

  1. 스캔전극, 서스테인전극 및 어드레스전극이 형성되며 한 프레임 기간을 다수의 서브필드로 나누고 각각의 서브필드들을 리셋기간, 어드레스기간 및 서스테인기간으로 시분할 구동하여 화상을 표시하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 다수의 서브필드 중 적어도 하나의 서브필드에 포함된 서스테인 기간에서 적어도 두개 이상의 듀티값으로 서스테인 펄스를 발생시키는 단계와;
    상기 스캔전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시키는 단계와;
    상기 서스테인전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시키는 단계를 포함하고;
    상기 스캔전극의 온타임 감소시간과 상기 서스테인전극의 오프타임 감소기간은 동일하고 서로 동기되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 스캔전극에 상기 서스테인 펄스가 인가되는 온타임 기간을 감소시킬 때에 상기 서스테인전극에 서스테인 전압이 인가되지 않는 오프타임 기간을 감소시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 4 항에 있어서,
    상기 스캔전극에 상기 서스테인 펄스가 인가되지 않는 오프타임 기간을 감소시킬 때에 상기 서스테인전극에 서스테인 전압이 인가되는 온타임 기간을 감소시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 5 항에 있어서,
    상기 서스테인 펄스의 주기 시간을 감소시켜 남게되는 시간 만큼 상기 서스테인 펄스의 개수를 증가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 스캔전극, 서스테인전극 및 어드레스전극이 형성되며 한 프레임 기간을 다수의 서브필드로 나누고 각각의 서브필드들을 리셋기간, 어드레스기간 및 서스테인기간으로 시분할 구동하여 화상을 표시하는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 다수의 서브필드 중 하나의 서브필드에 포함된 서스테인 기간에서 적어도 두개 이상의 듀티값으로 서스테인 펄스를 발생시키는 구동회로를 구비하고;
    상기 구동회로는 상기 스캔전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시키고, 상기 서스테인전극에 인가되는 상기 서스테인 펄스 주기에서 서스테인 전압이 인가되는 온타임 기간과 서스테인 전압이 인가되지 않는 오프타임 기간을 교번적으로 감소시키며,
    상기 스캔전극의 온타임 감소시간과 상기 서스테인전극의 오프타임 감소기간은 동일하고 서로 동기되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  8. 삭제
  9. 삭제
  10. 제 7 항에 있어서,
    상기 스캔전극에 상기 서스테인 펄스가 인가되는 온타임 기간을 감소시킬 때에 상기 서스테인전극에 서스테인 전압이 인가되지 않는 오프타임 기간을 감소시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  11. 제 10 항에 있어서,
    상기 스캔전극에 상기 서스테인 펄스가 인가되지 않는 오프타임 기간을 감소시킬 때에 상기 서스테인전극에 서스테인 전압이 인가되는 온타임 기간을 감소시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  12. 제 11 항에 있어서,
    상기 서스테인 펄스의 주기 시간을 감소시켜 남게되는 시간 만큼 상기 서스테인 펄스의 개수를 증가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
KR10-2003-0026575A 2003-04-26 2003-04-26 플라즈마 디스플레이 패널의 구동방법 및 장치 KR100533725B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0026575A KR100533725B1 (ko) 2003-04-26 2003-04-26 플라즈마 디스플레이 패널의 구동방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0026575A KR100533725B1 (ko) 2003-04-26 2003-04-26 플라즈마 디스플레이 패널의 구동방법 및 장치

Publications (2)

Publication Number Publication Date
KR20040092300A KR20040092300A (ko) 2004-11-03
KR100533725B1 true KR100533725B1 (ko) 2005-12-06

Family

ID=37372801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0026575A KR100533725B1 (ko) 2003-04-26 2003-04-26 플라즈마 디스플레이 패널의 구동방법 및 장치

Country Status (1)

Country Link
KR (1) KR100533725B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739077B1 (ko) 2005-11-08 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20040092300A (ko) 2004-11-03

Similar Documents

Publication Publication Date Title
JP4636901B2 (ja) プラズマディスプレイ装置およびその駆動方法
JP3978164B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
US20060145955A1 (en) Plasma display apparatus and driving method thereof
EP1748407A1 (en) Plasma display apparatus and driving method of the same
US7564430B2 (en) Plasma display apparatus and driving method thereof
KR100533724B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060121619A (ko) 통합 구동 보드를 갖는 플라즈마 디스플레이 패널 모듈 및그 구동 방법
KR100493916B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 장치
US7479935B2 (en) Plasma display apparatus and method of driving the same
EP1775697A2 (en) Plasma display apparatus
KR100493917B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493915B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR100533725B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4576475B2 (ja) プラズマディスプレイ装置及びその制御方法
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508252B1 (ko) 선택적 소거를 이용한 플라즈마 디스플레이 패널의구동방법 및 장치
KR100508256B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100533731B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR100525734B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553934B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100649718B1 (ko) 플라즈마 표시장치와 그 구동방법
EP1585094A2 (en) Plasma display apparatus and method for driving the same
KR100727298B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20070045871A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20060079027A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee