JP4284295B2 - プラズマ表示装置およびプラズマ表示パネルの駆動方法 - Google Patents

Description

本発明は，プラズマ表示パネルの駆動方法およびプラズマ表示装置に関する。

プラズマ表示パネルは，気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって，その大きさに応じて数十から数百万個以上の画素（放電セル）がマトリックス形態に配列されている。このようなプラズマ表示パネルは，印加される駆動電圧波形の形態および放電セルの構造によって，直流型および交流型に区分される。

直流型プラズマ表示パネルは，電極が放電空間にそのまま露出されているために，電圧が印加される間に電流が放電空間にそのまま流れるので，電流を制限するための直列抵抗を必要とする短所がある。これに対して，交流型プラズマ表示パネルは，電極を誘電体層が覆っているために自然な直列キャパシタンス成分の形成により電流が制限されて，放電時のイオンの衝撃から電極が保護されるので，直流型に比べて寿命が長いという長所がある。

図１は，プラズマ表示パネルの一部斜視図である。図１に示したように，プラズマ表示パネルは，互いに対向して離れている二つの絶縁基板１，２を含む。絶縁基板１上には，複数の走査電極３ａおよび維持電極３ｂが対になって平行に形成されており，走査電極３ａおよび維持電極３ｂは誘電体層４および保護膜５で覆われている。ガラス基板２上には複数のアドレス電極６が形成されており，アドレス電極６は絶縁体層７で覆われている。また，二つのアドレス電極６の間にある絶縁体層７上には，隔壁８が形成されている。そして，絶縁体層７の表面および隔壁８の両側面には，蛍光体９が形成されている。絶縁基板１，２は，走査電極３ａとアドレス電極６および維持電極３ｂとアドレス電極６とが直交するように，放電空間１１を隔てて対向して配置されている。ここで，アドレス電極６と対になる走査電極３ａおよび維持電極３ｂとの交差部にある放電空間が放電セル１２（以下，「セル」という）を形成する。

一般に，交流型プラズマ表示パネルは，１フレームが複数のサブフィールドに分割されて駆動され，各サブフィールドは，リセット期間と，アドレス期間と，維持期間とから構成される。

リセット期間は，セルにアドレシング動作が円滑に行われるようにするために各セルの状態を初期化する期間である。また，アドレス期間は，パネルで点灯するセルと点灯しないセルを選択して，点灯するセル（アドレシングされたセル）が壁電荷を形成するようにする期間である。さらに，維持期間は，点灯するセルに実際に映像を表示するための放電を行う期間である。

このような動作をするために，維持期間では，走査電極および維持電極に交互に維持放電パルスが印加され，リセット期間およびアドレス期間では，走査電極にリセット波形および走査波形が印加される。したがって，走査電極を駆動するための走査駆動ボードおよび維持電極を駆動するための維持駆動ボードは，別々に存在しなければならない。このように駆動ボードが別々に存在すると，シャーシベースに駆動ボードを実装する際，二つの駆動ボードを搭載することによって費用が増加するという問題点がある。

したがって，二つの駆動ボードを一つに統合して走査電極の一端に形成し，維持電極の一端を長く延長して統合された駆動ボードに連結する方法が提案された。ところが，このように二つの駆動ボードを統合すると，長く延長された維持電極におけるインピーダンス成分が大きくなるという問題点がある。

そこで，本発明は，上記問題に鑑みてなされたものであり，本発明の目的とするところは，走査電極および維持電極を駆動することができる統合された駆動ボードを有し，統合された駆動ボードに適した駆動波形を提供することの可能な，プラズマ表示装置およびプラズマ表示パネルの駆動方法を提供することにある。

上記課題を解決するために，本発明のある観点によれば，複数の維持電極と，複数の走査電極と，維持電極および走査電極に交差する方向に形成される複数のアドレス電極とを含むプラズマ表示パネルで，一つのフレームを複数のサブフィールドに分けて駆動する方法において，少なくとも一つの前記サブフィールドのアドレス期間に，維持期間に点灯する放電セルを選択する段階と，少なくとも一つの前記サブフィールドの維持期間に，前記維持電極と前記走査電極との間で維持放電を起こす段階と，少なくとも一つのサブフィールドのリセット期間に，維持電極を第１電圧でバイアスした状態で，走査電極の電圧を第２電圧から第３電圧まで漸進的に増加させる段階と，維持電極を第１電圧でバイアスした状態で，走査電極の電圧を第４電圧から第５電圧まで漸進的に減少させる段階とを含み，走査電極の電圧が第４電圧から第５電圧まで減少される減少期間のうち，少なくとも一部の期間で，前記維持電極を第１電圧でバイアスした状態を維持するとともに，アドレス電極の電圧を第１電圧より高い第６電圧でバイアスし，前記第１電圧は，接地電圧であり，前記第６電圧は，アドレス期間に，選択される放電セルの前記アドレス電極において印加される電圧と同一であることを特徴とする，プラズマ表示パネルの駆動方法が提供される。

また，アドレス期間および維持期間において，維持電極は第１電圧でバイアスされている。この第１電圧は，例えば接地電圧としてもよい。

さらに，アドレス期間において，維持電極を前記第１電圧でバイアスした状態で，走査電極に順次スキャンパルスを印加する際，維持期間に点灯する放電セルを選択するために走査電極に対して印加するスキャンパルスのＶｓｃＬ電圧は，第５電圧以下となるようにする。また，第５電圧と第６電圧との差の絶対値は，スキャンパルスのＶｓｃＬ電圧の絶対値以上となるようにする。

また，減少期間における少なくとも一部の期間は，リセット期間の終了時点を含むようにする。

さらに，維持期間において，ａ）維持電極を第１電圧でバイアスした状態で，走査電極に維持放電のために第１電圧より高い第７電圧を印加する段階と，ｂ）維持電極を第１電圧でバイアスした状態で，走査電極に維持放電のために第１電圧より低い第８電圧を印加する段階とをさらに含むこともできる。このとき，第１電圧と第７電圧との差の絶対値は，第１電圧と第４電圧との差の絶対値より大きくなるようにする。

また，ａ）段階で，アドレス電極の電圧を第９電圧まで高め，ｂ）段階で，アドレス電極の電圧を第９電圧より低い第１０電圧となるようにしてもよい。ａ）段階およびｂ）段階において，アドレス電極をフローティングさせるようにすることもできる。ここで，第９電圧は，第６電圧と同一としてもよく，第１０電圧は，第１電圧と同一としてもよい。

さらに，上記課題を解決するために，本発明の他の観点によれば，複数の維持電極と，複数の走査電極と，維持電極および走査電極に交差する方向に形成される複数のアドレス電極とを含むプラズマ表示パネルと，維持電極を第１電圧でバイアスした状態で，走査電極およびアドレス電極に，リセット放電のための駆動波形と，アドレス放電のための駆動波形と，維持放電のための駆動波形を印加する駆動ボードと，プラズマ表示パネルと対向するシャーシベースと含み，駆動ボードは，少なくとも一つのサブフィールドのリセット期間に，走査電極の電圧を第２電圧から第３電圧まで漸進的に増加させた後に，第４電圧から第５電圧まで漸進的に減少させ，走査電極の電圧が第５電圧まで減少する減少期間のうち，少なくとも一部の期間で，維持電極を第１電圧でバイアスした状態を維持するとともに，アドレス電極の電圧を正の第６電圧に維持し，前記第１電圧は，接地電圧であり，
前記第６電圧は，アドレス期間に，選択される放電セルの前記アドレス電極において印加される電圧と同一である，プラズマ表示装置が提供される。

ここで，駆動ボードは，アドレス期間に，走査電極に順次にスキャンパルスを印加し，維持期間に点灯する放電セルを選択するために走査電極に対して印加するスキャンパルスのＶｓｃＬ電圧は，第５電圧以下とすることもできる。また，減少期間の少なくとも一部の期間は，リセット期間の終了時点を含むこともできる。

また，駆動ボードは，維持期間において，維持放電のために，走査電極に対して正の第７電圧と第７電圧より絶対値が小さい負の第８電圧とを交互に印加する。ここで，走査電極に第７電圧が印加されるときのアドレス電極の電圧を，走査電極に第８電圧が印加されるときのアドレス電極の電圧より高くなるようにする。さらに，駆動ボードは，維持期間において，アドレス電極をフローティングするようにさせることもできる。

このような構成のプラズマ表示装置およびプラズマ表示パネルの駆動方法により，維持電極は一定の電圧でバイアスされた状態で走査電極にだけ駆動波形が印加されるので，維持電極を駆動するボードを除去して，一つのボードだけで駆動する統合ボードを実現することができる。したがって，装置を形成するための費用が低減される。

また，維持放電のためのパルスが走査駆動ボードからだけ供給されるので，インピーダンスを常に一定とすることができる。

さらに，リセット期間の下降期間の終了時点で，維持電極に正の壁電荷を形成するので，アドレス期間に，アドレス−走査電極間の放電だけでなく，維持−走査電極間の放電も確実に起こすことができる。

以上説明したように本発明によれば，走査電極および維持電極を駆動することができる統合された駆動ボードを有し，統合された駆動ボードに適した駆動波形を提供することの可能な，プラズマ表示装置およびプラズマ表示パネルの駆動方法が提供される。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

また，本発明で言及される壁電荷とは，セルの壁（例えば，誘電体層）上で各電極近くに形成される電荷をいう。そして，壁電荷は実際には電極自体に接触しないが，ここでは電極に「形成される」と説明する。また，壁電圧とは，壁電荷によってセルの壁に形成される電位差をいう。

（第１の実施形態）
以下，本実施形態にかかるプラズマ表示パネルの駆動方法およびプラズマ表示装置について，詳細に説明する。

まず，本実施形態にかかるプラズマ表示装置の概略的な構造について，図２〜図４を参照して詳しく説明する。ここで，図２は，本実施形態にかかるプラズマ表示装置の分解斜視図である。また，図３は，本実施形態にかかるプラズマ表示パネルの概略的な概念図である。さらに，図５は，本実施形態にかかるシャーシベースの概略的な平面図である。

図２に示すように，プラズマ表示装置は，プラズマ表示パネル１０と，シャーシベース２０と，前面ケース３０と，後面ケース４０とを有して構成される。

シャーシベース２０は，プラズマ表示パネル１０で映像が表示される面の反対側に配置され，プラズマ表示パネル１０と結合される。

前面ケース３０および後面ケース４０は，プラズマ表示パネル１０の前面およびシャーシベース２０の後面に各々配置され，プラズマ表示パネル１０およびシャーシベース２０と結合されてプラズマ表示装置を形成する。

図３に示すように，プラズマ表示パネル１０は，縦方向にのびている複数のアドレス電極Ａ_１−Ａ_ｍと，横方向にのびている複数の走査電極Ｙ_１−Ｙ_ｎおよび複数の維持電極Ｘ_１−Ｘ_ｎとを含む。維持電極Ｘ_１−Ｘ_ｎは，各走査電極Ｙ_１−Ｙ_ｎに対応して形成され，一般に，その一端が互いに共通に連結されている。そして，プラズマ表示パネル１０は，維持電極Ｘ_１−Ｘ_ｎおよび走査電極Ｙ_１−Ｙ_ｎが配列された絶縁基板とアドレス電極Ａ_１−Ａ_ｍが配列された絶縁基板とを有する。二つの絶縁基板は，走査電極Ｙ_１−Ｙ_ｎとアドレス電極Ａ_１−Ａ_ｍ，および維持電極Ｘ_１−Ｘ_ｎとアドレス電極Ａ_１−Ａ_ｍとが各々直交するように放電空間を隔てて対向して配置される。このとき，アドレス電極Ａ_１−Ａ_ｍと維持電極Ｘ_１−Ｘ_ｎおよび走査電極Ｙ_１−Ｙ_ｎとの交差部にある放電空間がセル（図１の符号１２）を形成する。

図４に示すように，シャーシベース２０には，プラズマ表示パネル１０の駆動に必要なボード１００〜５００が形成されている。アドレスバッファボード１００は，シャーシベース２０の上部および下部に各々配置されており，単一ボードから形成することも複数のボードから形成することもできる。図４では，デュアル駆動をするプラズマ表示装置を例に挙げて説明しているが，例えば，シングル駆動をするプラズマ表示装置の場合には，アドレスバッファボード１００は，シャーシベース２０の上部および下部のうちのいずれか１ケ所に配置される。このようなアドレスバッファボード１００は，映像処理および制御ボード４００からアドレス駆動制御信号を受信して，表示しようとする放電セルを選択するための電圧を各アドレス電極Ａ_１−Ａ_ｍに印加する。

走査駆動ボード２００は，シャーシベース２０の左側に配置されており，走査バッファボード３００を介して走査電極Ｙ_１−Ｙ_ｎに電気的に連結されており，維持電極Ｘ_１−Ｘ_ｎは一定の電圧でバイアスされている。走査バッファボード３００は，アドレス期間に走査電極Ｙ_１−Ｙ_ｎを順次に選択するための電圧を走査電極Ｙ_１−Ｙ_ｎに印加する。走査駆動ボード２００は，映像処理および制御ボード４００から駆動信号を受信して，走査電極Ｙ_１−Ｙ_ｎに駆動電圧を印加する。なお，図４では，走査駆動ボード２００および走査バッファボード３００がシャーシベース２０の左側に配置されることを示したが，シャーシベース２０の右側に配置することもできる。また，走査バッファボード３００は，走査駆動ボード２００と一体形に形成することもできる。

映像処理および制御ボード４００は，外部から映像信号を受信して，アドレス電極Ａ_１−Ａ_ｍの駆動に必要な制御信号と走査電極Ｙ_１−Ｙ_ｎおよび維持電極Ｘ_１−Ｘ_ｎの駆動に必要な制御信号とを生成して，各々アドレス駆動ボード１００および走査駆動ボード２００に印加する。電源ボード５００は，プラズマ表示装置の駆動に必要な電源を供給する。映像処理および制御ボード４００および電源ボード５００は，例えば，シャーシベース２０の中央に配置することができる。

次に，図５を参照して，本実施形態にかかるプラズマ表示パネルの駆動波形について説明する。

図５は，本実施形態にかかるプラズマ表示パネルの駆動波形図である。以下では，便宜上，一つのセルを形成する走査電極（以下，「Ｙ電極」という），維持電極（以下，「Ｘ電極」という），およびアドレス電極（以下，「Ａ電極」という）に印加される駆動波形についてのみ説明する。そして，図５の駆動波形で，Ｙ電極に印加される電圧は，走査駆動ボード２００および走査バッファボード３００から供給され，Ａ電極に印加される電圧は，アドレスバッファボード１００から供給される。また，Ｘ電極は，基準電圧（図５では接地電圧）でバイアスされているので，Ｘ電極に印加される電圧については説明を省略する。

図５に示すように，一つのサブフィールドは，リセット期間と，アドレス期間と，維持期間とからなる。また，リセット期間は，上昇期間と下降期間とからなる。

リセット期間のうち，上昇期間では，Ａ電極を基準電圧（図５では０Ｖ）に維持した状態で，Ｙ電極の電圧をＶｓ電圧からＶｓｅｔ電圧まで漸進的に増加させる。例えば，図５に示すように，Ｙ電極の電圧をランプ形態で増加させることができる。このＹ電極の電圧が増加する間に，Ｙ電極とＸ電極との間およびＹ電極とＡ電極との間で微弱な放電（以下，「弱放電」という）が起こり，Ｙ電極には負の壁電荷（（−）壁電荷）壁電荷が形成され，Ｘ電極およびＡ電極には正の壁電荷（（＋）壁電荷）壁電荷が形成される。そして，電極の電圧が図５のように漸進的に変化する場合には，セルに微弱な放電が起こって，外部から印加された電圧とセルの壁電圧との和が放電開始電圧を維持するような壁電荷が形成される。この原理については，ウェバー（Ｗｅｂｅｒ）の米国登録特許第５７４５０８６号に開示されている。また，リセット期間では，全てのセルの状態を初期化しなければならないので，Ｖｓｅｔ電圧は，全ての条件のセルで放電が起こる程度に高い電圧である必要がある。さらに，Ｖｓ電圧は，一般に維持期間にＹ電極に印加される電圧と同一であり，Ｙ電極とＸ電極との間の放電開始電圧より低い電圧である。

次に，リセット期間のうちの下降期間では，Ａ電極を基準電圧に維持した状態で，Ｙ電極の電圧をＶｓ電圧からＶｎｆ電圧までなだらかに減少させる。それにより，Ｙ電極の電圧が減少する間にＹ電極とＸ電極との間およびＹ電極とＡ電極との間で微弱な放電が起こって，Ｙ電極に形成された負の壁電荷と，Ｘ電極およびＡ電極に形成された正の壁電荷とが消去される。一般に，Ｖｎｆ電圧の大きさは，Ｙ電極とＸ電極との間の放電開始電圧近くに設定される。それにより，Ｙ電極とＸ電極との間の壁電圧がほぼ０Ｖになるので，アドレス期間でアドレス放電が起こらないセルが，維持期間で誤放電するのを防止することができる。そして，Ａ電極は基準電圧に維持されているので，Ｖｎｆ電圧のレベルによってＹ電極とＡ電極との間の壁電圧は決定される。

次に，アドレス期間では，維持期間に点灯する放電セルを選択するために，Ｙ電極に負のＶｓｃＬ電圧を有する走査パルスを，Ａ電極に正のＶａ電圧を有するアドレスパルスを印加する。そして，選択されないＹ電極は，ＶｓｃＬ電圧より高いＶｓｃＨ電圧でバイアスし，点灯しない放電セルのＡ電極には基準電圧を印加する。このような動作を行うために，走査バッファボード３００は，Ｙ電極Ｙ_１−Ｙ_ｎのうち，ＶｓｃＬ電圧の走査パルスが印加されるＹ電極を選択する。例えば，シングル駆動で縦方向に配列された順にＹ電極を選択する。そして，アドレスバッファボード１００は，一つのＹ電極が選択されるときに当該Ｙ電極によって形成されたセルを通過するＡ電極Ａ_１−Ａ_ｍのうち，Ｖａ電圧のアドレスパルスが印加されるセルを選択する。

具体的に，まず，第１行の走査電極（図３のＹ_１）にＶｓｃＬ電圧の走査パルスを印加すると同時に，第１行の点灯するセルに位置するＡ電極に，Ｖａ電圧のアドレスパルスを印加する。それにより，第１行のＹ電極とＶａ電圧が印加されたＡ電極との間で放電が起こって，Ｙ電極に正の壁電荷，Ａ電極およびＸ電極に各々負の壁電荷が形成される。その結果，Ｙ電極とＸ電極との間に，Ｙ電極の電位がＸ電極の電位より高くなるような壁電圧Ｖｗｘｙが形成される。次に，第２行のＹ電極（図３のＹ_２）にＶｓｃＬ電圧の走査パルスを印加すると同時に，第２行の点灯するセルに位置するＡ電極に，Ｖａ電圧のアドレスパルスを印加する。それにより，上記と同様に，Ｖａ電圧が印加されたＡ電極および第２行のＹ電極によって形成されるセルでアドレス放電が起こり，セルに壁電荷が形成される。同様に，他の行のＹ電極に対しても順次にＶｓｃＬ電圧の走査パルスを印加すると同時に，点灯するセルに位置するＡ電極にＶａ電圧のアドレスパルスを印加して，壁電荷を形成する。

このようなアドレス期間で，ＶｓｃＬ電圧は，一般に，Ｖｎｆ電圧と同一又は低いレベルに設定され，Ｖａ電圧は，基準電圧より高いレベルに設定される。ここで，例えば，ＶｓｃＬ電圧およびＶｎｆ電圧が同一である場合に，Ｖａ電圧が印加されるときにセルでアドレス放電が起こる理由について説明する。リセット期間でＶｎｆ電圧が印加されたとき，Ａ電極とＹ電極との間の壁電圧と，Ａ電極とＹ電極との間の外部電圧Ｖｎｆとの和は，Ａ電極とＹ電極との間の放電開始電圧Ｖｆａｙとされる。ところが，アドレス期間でＡ電極に０Ｖが印加されてＹ電極にＶｓｃＬ（＝Ｖｎｆ）電圧が印加される場合，Ａ電極とＹ電極との間にはＶｆａｙ電圧が形成されるので放電が起こる。しかし，一般に，この場合の放電遅延時間が走査パルスおよびアドレスパルスの幅より長いので放電が起こらない。一方，Ａ電極にＶａ電圧が印加されてＹ電極にＶｓｃＬ（＝Ｖｎｆ）電圧が印加される場合，Ａ電極とＹ電極との間にはＶｆａｙ電圧より高い電圧が形成されるので，放電遅延時間が走査パルスの幅より短くなり，放電が起こる。このように，アドレス放電がより起こりやすくするために，ＶｓｃＬ電圧をＶｎｆ電圧より低い電圧に設定する。

次に，アドレス期間でアドレス放電が起こったセルでは，Ｘ電極に対するＹ電極の壁電圧Ｖｗｘｙが高い電圧に形成されるので，維持期間では，Ｙ電極に，まずＶｓ電圧を有するパルスを印加して，Ｙ電極とＸ電極との間で維持放電を起こす。このとき，Ｖｓ電圧は，Ｙ電極とＸ電極との間の放電開始電圧Ｖｆｘｙより低く，Ｖｓ電圧とＶｗｘｙ電圧との和は，Ｖｆｘｙ電圧より高く設定される。維持放電の結果，Ｙ電極に負の壁電荷が形成され，Ｘ電極およびＡ電極に正の壁電荷が形成されて，Ｙ電極に対するＸ電極の壁電圧Ｖｗｙｘが高い電圧に形成される。

次に，Ｙ電極に対するＸ電極の壁電圧Ｖｗｙｘが高い電圧に形成されるので，Ｙ電極に−Ｖｓ電圧を有するパルスを印加して，Ｙ電極とＸ電極との間で維持放電を起こす。その結果，Ｙ電極に正の壁電荷が形成され，Ｘ電極およびＡ電極に負の壁電荷が形成されて，Ｙ電極にＶｓ電圧が印加されるときに維持放電が起こる状態となる。その後，走査電極ＹにＶｓ電圧およびＶｓ電圧を有するパルスを交互に印加する過程を，当該サブフィールドが表示する加重値に対応する回数だけ繰り返す。

以上，第１の実施形態について説明した。第１の実施形態では，Ｘ電極を基準電圧でバイアスした状態で，Ｙ電極に印加される駆動波形だけでリセット動作と，アドレス動作と，維持放電動作とを行うことができる。したがって，Ｘ電極を駆動する駆動ボードを除去することができ，単にＸ電極を基準電圧でバイアスすればよい。

一方，一般に，アドレス期間でのアドレス放電は，Ａ−Ｙ電極間に放電が起こった後，Ｘ−Ｙ電極間に放電が起こる。ところが，図５に示すように，第１の実施形態では，アドレス期間にＸ電極の電圧が基準電圧でバイアスされている状態であるため，Ｘ−Ｙ電極間において放電が容易に起こらない場合がある。したがって，アドレス期間にＡ−Ｙ電極間において放電が起こっても，Ｘ−Ｙ電極間において放電が起こらずにアドレス放電が失敗してしまうことがある。また，アドレス放電の失敗によって，維持期間においても選択された放電セルが点灯しなくなる。

そこで，第２の実施形態では，リセット期間の終了時点でＸ電極に正の壁電荷を形成することによって，アドレス期間にＡ−Ｙ電極間の放電だけでなくＸ−Ｙ電極間の放電も円滑に行われるようにする。この第２の実施形態について，図６および図７を参照して，以下に詳細に説明する。なお，図６は，第２の実施形態にかかるプラズマ表示パネルの駆動波形図である。また，図７は，図６の各期間での放電セルの壁電荷の状態を示した図である。

（第２の実施形態）
図６に示すように，本実施形態にかかる駆動波形は，リセット期間の下降期間にＡ電極を一定の電圧でバイアスする点を除いて，第１の実施形態にかかる駆動波形と同一である。

具体的に説明すると，リセット期間の上昇期間に，Ｘ電極およびＡ電極を基準電圧でバイアスした状態で，Ｙ電極の電圧をＶｓ電圧からＶｓｅｔ電圧まで漸進的に増加させる。それにより，Ｘ−Ｙ電極間およびＡ−Ｙ電極間に弱放電が起こって，図７Ａに示したように，Ｙ電極には負の壁電荷が形成され，Ｘ電極およびＡ電極には正の壁電荷が形成されるようになる。

次に，リセット期間の下降期間に，Ｘ電極は基準電圧でバイアスし続けた状態で，Ａ電極を基準電圧より高い所定の電圧でバイアスして，Ｙ電極の電圧をＶｓ電圧から負のＶｎｆ２電圧まで漸進的に減少させる。このとき，リセット期間の終了時点でのＹ電極の電圧Ｖｎｆ２とＡ電極の電圧との差がＶｎｆ電圧と同一になるようにＶｎｆ２電圧を設定することによって，Ａ−Ｙ電極間の電圧差を第１の実施形態と同一にすることもできる。また，図６に示すように，下降期間において，Ａ電極をバイアスする電圧としてＶａ電圧を使用すると，追加的な電源を使用できなくなる。

このように，Ｘ電極は基準電圧でバイアスして，Ａ電極の電圧はＶａ電圧でバイアスした状態で，Ｙ電極の電圧を徐々に減少させると，Ａ−Ｙ電極間に弱放電が起こる。これにより，図７Ｂに示すように，Ａ電極およびＹ電極に形成された壁電荷が多少消去される。ところが，Ｘ−Ｙ電極間の電圧差がＡ−Ｙ電極間の電圧差より小さく，Ｘ−Ｙ電極間の放電開始電圧ＶｆｘｙがＡ−Ｙ電極間の放電開始電圧Ｖｆａｙより高いため，Ｘ−Ｙ電極間において放電はほとんど起こらない（僅かに放電することもある）。したがって，Ｘ電極の壁電荷は，上昇期間の壁電荷の状態をほぼ維持する（一部だけ消去されることもある）。つまり，Ｘ電極には多量の正の壁電荷が形成されている状態で，リセット期間は終了する。

以上，第２の実施形態について説明した。第２の実施形態では，アドレス期間において，Ｘ電極に正の壁電荷が形成されることにより，第１の実施形態に比べてＹ電極に対するＸ電極の電位がより高くなるため，Ｘ−Ｙ電極間にアドレス放電を容易に起こすことができる。

なお，第２の実施形態では，リセット期間の下降期間全体においてＡ電極を正の電圧でバイアスしたが，下降期間全体ではなく，リセット期間の終了時点を含むリセット期間の後半の一部のみにおいて，Ａ電極を正の電圧でバイアスしてもよい。

一方，第２の実施形態によると，リセット期間にＡ電極を正の電圧でバイアスするので，リセット期間の終了後において，Ｙ電極には負の壁電荷が形成され，Ｘ電極には正の壁電荷が形成されている。この状態で，アドレス期間ではアドレス放電が起こり，維持期間ではアドレス期間で選択された放電セルにおいて維持放電が起こる。しかし，上記のようにリセット期間の終了後，Ｙ電極には負の壁電荷が形成されている。また，アドレス期間にアドレス放電が起こらないセルは，アドレス期間の終了後もこの状態を維持し続ける。したがって，維持期間において，Ｙ電極に負の電圧−Ｖｓが印加される場合には，Ｙ電極とＡ電極との間の電圧差が放電開始電圧より大きくなるので，誤放電が起こるおそれがある。

そこで，第３の実施形態では，維持期間に誤放電が起こるのを防止するために，Ｙ電極に印加される維持電圧パルスを調節する。以下に，図８に基づいて，第３の実施形態について説明する。なお，図８は，第３の実施形態にかかる駆動波形を示した図である。

（第３の実施形態）
図８に示すように，本実施形態によれば，Ｙ電極に＋Ｖｓ１電圧および−Ｖｓ２電圧を有するパルスを交互に印加して，走査電極と維持電極との間で維持放電を起こす。このとき，＋Ｖｓ１電圧と−Ｖｓ２電圧との差は２Ｖｓを維持した状態で，＋Ｖｓ１電圧の絶対値を−Ｖｓ２電圧の絶対値より大きく設定する。ただし，アドレス期間にアドレシングされない放電セルで維持放電が起こらないようにするためには，電圧＋Ｖｓ１が維持電極と走査電極との間の放電開始電圧より低くなければならない。また，電圧−Ｖｓ２は，アドレシングされた放電セルの壁電圧と共に放電を起こす程度の大きさでなければならない。

以上，第３の実施形態について説明した。これにより，アドレス放電が起こらない放電セルのＹ電極に負の壁電荷が形成されていても，この壁電圧と維持期間にＹ電極に印加される負の電圧−Ｖｓ２との和が，Ｙ電極とＡ電極との間の放電開始電圧を越えないので，誤放電は起こらない。

しかし，第３の実施形態によると，維持期間にＹ電極に印加される正の電圧＋Ｖｓ１は，従来の維持放電電圧であるＶｓ電圧より高い電圧である。このため，維持期間にＹ電極に＋Ｖｓ１電圧が印加されるときに，Ｙ電極とＡ電極との間の電圧差が放電開始電圧を越えるようになるので，誤放電が起こることがある。

そこで，第４の実施形態では，維持期間にＹ電極に＋Ｖｓ１電圧が印加されるときにＡ電極をフローティングさせる。以下，第４の実施形態について説明する。ここで，図９は，本発明の第４実施例による駆動波形図である。

（第４の実施形態）
図９に示すように，アドレス期間に選択されない放電セルの走査電極に正の壁電荷が形成されていて，維持期間に走査電極にＶｓ電圧より大きい＋Ｖｓ１電圧が印加されても，アドレス電極の電圧は電圧Ｖａにフローティングされる。このため，走査電極の壁電圧Ｖｗ１と走査電極に印加された電圧＋Ｖｓ１との和と，アドレス電極の電圧Ｖａとの差が，アドレス電極−走査電極間の放電開始電圧Ｖｆより小さくなるので誤放電が起こらない（図７Ａ）。また，走査電極に負の壁電荷が形成されている場合には，負の壁電荷と走査電極に印加された＋Ｖｓ１電圧との相殺によって走査電極の電圧が低くなるので，走査電極とアドレス電極との間に誤放電が起こらない。

以上，第４の実施形態について説明した。なお，本実施形態では，維持期間において，走査電極に＋Ｖｓ１電圧パルスが印加されるときのみアドレス電極をフローティングさせたが，維持期間すべてにおいてアドレス電極をフローティングさせることもできる。また，アドレス電極にＶａ電圧パルスを直接印加することもできる。

以上で説明したように，本発明の第１〜第４の実施形態によると，Ｘ電極を一定の電圧でバイアスした状態でＹ電極にだけ駆動波形を印加することにより，リセット動作，アドレス動作，および維持放電動作を行うことができる。これにより，Ｘ電極を駆動するボードを除去することができる。また，維持放電のためのパルスは，走査駆動ボード３００からのみ供給されるので，維持放電パルスが印加される経路でのインピーダンスが一定になる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば，上記実施形態では，一つのフィールドを構成する複数のサブフィールドのリセット期間の全てを上昇期間および下降期間から形成する場合について説明したが，本発明はかかる例に限定されず，サブフィールドのリセット期間の一部を下降期間だけから形成することもできる。

本発明は，プラズマ表示パネルの駆動方法およびプラズマ表示装置に適用可能である。

プラズマ表示パネルの一部斜視図である。 本発明の第１の実施形態にかかるプラズマ表示装置の分解斜視図である。 同実施形態にかかるプラズマ表示パネルの概略的な概念図である。 同実施形態にかかるシャーシベースの概略的な平面図である。 同実施形態にかかるプラズマ表示パネルの駆動波形図である。 本発明の第２の実施形態にかかるプラズマ表示パネルの駆動波形図である。 図６の各期間での放電セルの壁電荷の状態を示した図である。 図６の各期間での放電セルの壁電荷の状態を示した図である。 本発明の第３の実施形態にかかるプラズマ表示パネルの駆動波形図である。 本発明の第４の実施形態にかかるプラズマ表示パネルの駆動波形図である。

符号の説明

１０ パネル
１２ 放電セル
２０ シャーシベース
３０ 前面ケース
４０ 後面ケース
１００ アドレスバッファボード
２００ 走査駆動ボード
３００ 走査バッファボード
４００ 映像処理制御ボード
５００ 電源ボード

Claims (15)

1. 複数の維持電極と，複数の走査電極と，前記維持電極および前記走査電極に交差する方向に形成される複数のアドレス電極とを含むプラズマ表示パネルで，一つのフレームを複数のサブフィールドに分けて駆動する方法において：
   少なくとも一つの前記サブフィールドのアドレス期間に，維持期間に点灯する放電セルを選択する段階と，
   少なくとも一つの前記サブフィールドの維持期間に，前記維持電極と前記走査電極との間で維持放電を起こす段階と，
   少なくとも一つの前記サブフィールドのリセット期間に，前記維持電極を第１電圧でバイアスした状態で，前記走査電極の電圧を第２電圧から第３電圧まで漸進的に増加させる段階と；
   前記維持電極を前記第１電圧でバイアスした状態で，前記走査電極の電圧を第４電圧から第５電圧まで漸進的に減少させる段階と；
   を含み，
   前記走査電極の電圧が前記第４電圧から前記第５電圧まで減少される減少期間のうち，少なくとも一部の期間で，前記維持電極を第１電圧でバイアスした状態を維持するとともに，前記アドレス電極の電圧を前記第１電圧より高い第６電圧でバイアスし，
   前記第１電圧は，接地電圧であり，
   前記第６電圧は，アドレス期間に，選択される放電セルの前記アドレス電極において印加される電圧と同一であることを特徴とする，プラズマ表示パネルの駆動方法。
2. アドレス期間において，前記維持電極を前記第１電圧でバイアスした状態で，前記走査電極に順次スキャンパルスを印加し，
   維持期間に点灯する前記放電セルを選択するために前記走査電極に対して印加する前記スキャンパルスのＶｓｃＬ電圧は，前記第５電圧以下であることを特徴とする，請求項１に記載のプラズマ表示パネルの駆動方法。
3. 前記第５電圧と前記第６電圧との差の絶対値は，前記スキャンパルスのＶｓｃＬ電圧の絶対値以上であることを特徴とする，請求項２に記載のプラズマ表示パネルの駆動方法。
4. 前記減少期間における前記少なくとも一部の期間は，前記リセット期間の終了時点を含むことを特徴とする，請求項１に記載のプラズマ表示パネルの駆動方法。
5. 前記アドレス期間および維持期間において，前記維持電極は，前記第１電圧でバイアスされていることを特徴とする，請求項１〜４のいずれかに記載のプラズマ表示パネルの駆動方法。
6. 前記維持期間に，
   ａ）前記維持電極を前記第１電圧でバイアスした状態で，前記走査電極に維持放電のために前記第１電圧より高い第７電圧を印加する段階と；
   ｂ）前記維持電極を前記第１電圧でバイアスした状態で，前記走査電極に維持放電のために前記第１電圧より低い第８電圧を印加する段階と；
   をさらに含み，
   前記第１電圧と前記第７電圧との差の絶対値は，前記第１電圧と前記第４電圧との差の絶対値より大きいことを特徴とする，請求項１〜４のいずれかに記載のプラズマ表示パネルの駆動方法。
7. 前記ａ）段階で，前記アドレス電極の電圧を第９電圧まで高め，
   前記ｂ）段階で，前記アドレス電極の電圧を前記第９電圧より低い第１０電圧とすることを特徴とする，請求項６に記載のプラズマ表示パネルの駆動方法。
8. 前記ａ）および前記ｂ）段階において，前記アドレス電極をフローティングさせることを特徴とする，請求項７に記載のプラズマ表示パネルの駆動方法。
9. 前記第９電圧は，前記第６電圧と同一であり，
   前記第１０電圧は，前記第１電圧と同一であることを特徴とする，請求項７に記載のプラズマ表示パネルの駆動方法。
10. 複数の維持電極と，複数の走査電極と，前記維持電極および前記走査電極に交差する方向に形成される複数のアドレス電極とを含むプラズマ表示パネルと；
    前記維持電極を第１電圧でバイアスした状態で，前記走査電極および前記アドレス電極に，リセット放電のための駆動波形と，アドレス放電のための駆動波形と，維持放電のための駆動波形を印加する駆動ボードと；
    前記プラズマ表示パネルと対向するシャーシベースと；
    含み，
    前記駆動ボードは，少なくとも一つのサブフィールドのリセット期間に，前記走査電極の電圧を第２電圧から第３電圧まで漸進的に増加させた後に，第４電圧から第５電圧まで漸進的に減少させ，前記走査電極の電圧が前記第５電圧まで減少する減少期間のうちの少なくとも一部の期間で，前記維持電極を第１電圧でバイアスした状態を維持するとともに，前記アドレス電極の電圧を正の第６電圧に維持し，
    前記第１電圧は，接地電圧であり，
    前記第６電圧は，アドレス期間に，選択される放電セルの前記アドレス電極において印加される電圧と同一であることを特徴とする，プラズマ表示装置。
11. 前記駆動ボードは，アドレス期間において，前記走査電極に順次スキャンパルスを印加し，
    維持期間に点灯する前記放電セルを選択するために前記走査電極に対して印加する前記スキャンパルスのＶｓｃＬ電圧は，前記第５電圧以下であることを特徴とする，請求項１０に記載のプラズマ表示装置。
12. 前記減少期間における前記少なくとも一部の期間は，前記リセット期間の終了時点を含むことを特徴とする，請求項１０に記載のプラズマ表示装置。
13. 前記駆動ボードは，維持期間において，維持放電のために，前記走査電極に対して，正の第７電圧と前記第７電圧より絶対値が小さい負の第８電圧とを交互に印加することを特徴とする，請求項１０に記載のプラズマ表示装置。
14. 前記駆動ボードは，前記走査電極に前記第７電圧が印加されるときの前記アドレス電極の電圧を，前記走査電極に前記第８電圧が印加されるときの前記アドレス電極の電圧より高くすることを特徴とする，請求項１３に記載のプラズマ表示装置。
15. 前記駆動ボードは，前記維持期間において，前記アドレス電極をフローティングさせることを特徴とする，請求項１４に記載のプラズマ表示装置。

Images