JP4416130B2 - プラズマ表示パネルの駆動方法 - Google Patents

Description

本発明は，プラズマ表示パネルの駆動方法に関する。

プラズマ表示パネルは，気体放電によって生成されたプラズマを利用して，文字または映像を表示する表示パネルであって，その大きさによって数十から数百万個以上の画素（放電セル）がマトリックス形態に配列されている。このようなプラズマ表示パネルは，印加される駆動電圧波形の形態及び放電セルの構造によって，直流型及び交流型に区分される。

直流型プラズマ表示パネルは，電極が放電空間にそのまま露出されていて，電圧が印加される間に放電空間に電流がそのまま流れるため，電流の制限のための抵抗を形成しなければならない短所がある。反面，交流型プラズマ表示パネルは，電極を誘電体層が覆っていて，自然なキャパシタンス成分の形成で電流が制限されて，放電時にイオンの衝撃から電極が保護されるため，直流型に比べて寿命が長い長所がある。

一般に，交流型プラズマ表示パネルは，１フレームが複数のサブフィールドに分けられて駆動され，各サブフィールドは，リセット期間，アドレス期間，維持期間からなる。

リセット期間は，放電セル（以下では，単に「セル」という場合もある。）にアドレシング動作が円滑に行われるようにするために，各セルの状態を初期化する動作を行う期間である。アドレス期間は，パネルで点灯されるセル及び点灯されないセルを選択して，点灯されるセル（アドレシングされたセル）に壁電荷を積む動作を行う期間である。維持期間は，点灯されるセルに実際に映像を表示するための放電動作を行う期間である。

このような動作を行うために，維持期間には，走査電極及び維持電極に交互に維持放電パルスが印加され，リセット期間及びアドレス期間には，走査電極にリセット波形及び走査波形が印加される。したがって，走査電極を駆動するための走査駆動ボード及び維持電極を駆動するための維持駆動ボードが，別々に存在しなければならない。このように駆動ボードが別々に存在すると，シャーシーベースに駆動ボードを実装する問題点があり，二つの駆動ボードによって単価が増加する。

駆動ボードの単価を減少させるために，維持駆動ボードに形成される駆動回路を走査駆動ボードに統合させると，走査駆動ボードから維持電極まで形成される配線（または導電性パターン）の長さが長くなる。したがって，長く延長された維持電極で形成されるインピーダンス成分が大きくなるという問題点がある。

そこで，本発明は，上記問題に鑑みてなされたものであり，本発明の目的とするところは，維持電極を駆動する維持駆動ボードを省略することができ，維持駆動ボードを省略しても，安定したアドレス放電を起こすことが可能な，新規かつ改良されたプラズマ表示パネルの駆動方法を提供することにある。

このような課題を解決するために，本発明は，維持電極を一定の電圧にバイアスした状態で，走査電極に駆動波形を印加する。

また，上記課題を解決するために，本発明のある観点によれば，複数の第１電極と，複数の第２電極と，前記第１電極及び前記第２電極に交差する方向に形成される複数の第３電極とを備えたプラズマ表示パネルを，１フレームを複数のサブフィールドに分けて駆動させる方法において：前記複数のサブフィールドのうちの少なくとも一つのサブフィールドは，全ての放電セルを初期化するメインリセット期間を有し，前記複数のサブフィールドのうちの少なくとも一つのサブフィールドは，直前のサブフィールドで維持放電が起こった放電セルを初期化する補助リセット期間を有しており，前記メインリセット期間は，前記第１電極に対する印加電圧を第４電圧から第５電圧まで漸進的に増加させる上昇期間と，前記第１電極に対する印加電圧を第６電圧から第７電圧まで漸進的に減少させる下降期間とを含み，前記補助リセット期間は，前記上昇期間を含まずに前記下降期間のみを含み，リセット期間，アドレス期間，及び維持期間に前記第２電極を第１電圧にバイアスした状態で，前記アドレス期間に，前記第３電極に対する印加電圧より低い第２電圧を前記複数の第１電極に対して選択的に印加する段階を含み，前記メインリセット期間を有するサブフィールドでの前記第２電圧が，前記補助リセット期間を有するサブフィールドでの前記第２電圧より高く，前記下降期間における前記第６電圧は，前記第４電圧よりも低い基準電圧であることを特徴とする。

また，上記メインリセット期間を有するサブフィールドでの第２電圧と第７電圧との差が，補助リセット期間を有するサブフィールドでの第２電圧と第７電圧との差より小さいようにしてもよい。

また，上記メインリセット期間に，第１電極の電圧が第５電圧まで増加する間のうちの少なくとも一部の期間で第３電極の電圧を正の電圧の状態にするようにしてもよい。

また，上記第１電圧は接地電圧であるようにしてもよい。

また，上記第２電圧が印加されない第１電極に第１１電圧を印加する段階をさらに含み，メインリセット期間を有するサブフィールドでの第１１電圧が，補助リセット期間を有するサブフィールドでの第１１電圧より高いようにしてもよい。

また，上記第２電圧が印加される第１電極によって形成される複数の放電セルのうち，点灯される放電セルの第３電極に，第１０電圧を印加する段階をさらに含むようにしてもよい。

また，上記維持期間に，第１電極に，第１電圧より高い第８電圧と，第１電圧より低い第９電圧を交互に印加する段階をさらに含むようにしてもよい。

以上説明したように本発明によれば，維持電極を駆動する維持駆動ボードを省略することができ，維持駆動ボードを省略しても，安定したアドレス放電を起こすことが可能な，プラズマ表示パネルの駆動方法を提供できる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

なお，本明細書で言及される壁電荷とは，放電セルの壁（例えば誘電体層）上で各電極近くに形成される電荷をいう。そして，壁電荷は，実際には電極そのものに接触しないが，本明細書では，説明の便宜上，電極に“形成される”，“蓄積される”，または“積まれる”のように表現して説明する。また，壁電圧は，壁電荷によってセルの壁に形成される電位差をいう。

以下に，本発明の第１の実施形態にかかるプラズマ表示パネルの駆動方法及びプラズマ表示装置について説明する。

まず，図１〜図３を参照して，本実施形態にかかるプラズマ表示装置の概略的な構造について，詳しく説明する。

図１は本実施形態にかかるプラズマ表示装置の分解斜視図である。図２は本実施形態にかかるプラズマ表示パネルの概略的な概念図である。図３は本実施形態にかかるシャーシーベースの概略的な平面図である。

図１に示したように，プラズマ表示装置は，プラズマ表示パネル１０，シャーシーベース２０，前面ケース３０，及び後面ケース４０を備える。シャーシーベース２０は，プラズマ表示パネル１０で映像が表示される面の反対側に配置されて，プラズマ表示パネル１０と結合される。前面及び後面ケース３０，４０は，プラズマ表示パネル１０の前面及びシャーシーベース２０の後面に各々配置されて，プラズマ表示パネル１０及びシャーシーベース２０と結合されてプラズマ表示装置を形成する。

図２に示したように，プラズマ表示パネル１０は，縦方向にのびている複数のアドレス電極（Ａ１〜Ａｍ），そして横方向にのびている複数の走査電極（Ｙ１〜Ｙｎ）及び複数の維持電極（Ｘ１〜Ｘｎ）を備える。維持電極（Ｘ１〜Ｘｎ）は，各走査電極（Ｙ１〜Ｙｎ）に対応して形成されている。なお，走査電極（Ｙ１〜Ｙｎ）は第１電極を構成し，維持電極（Ｘ１〜Ｘｎ）は第２電極を構成し，アドレス電極（Ｙ１〜Ｙｎ）は第３電極を構成している。

そして，プラズマ表示パネル１０は，維持及び走査電極（Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎ）が配列された基板と，アドレス電極（Ａ１〜Ａｍ）が配列された基板とを含む。両基板は，走査電極（Ｙ１〜Ｙｎ）及び維持電極（Ｘ１〜Ｘｎ）とアドレス電極（Ａ１〜Ａｍ）とが各々直交するように，放電空間を間に置いて対向して配置されている。この時，アドレス電極（Ａ１〜Ａｍ）と維持及び走査電極（Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎ）との交差部にある放電空間が，放電セル１２を形成する。このようなプラズマ表示パネル１０の構造は一例に過ぎず，下記で説明する駆動波形が適用される他の構造のパネルも本発明に適用することができる。

そして，図３に示したように，シャーシーベース２０には，プラズマ表示パネル１０の駆動に必要なボード１００〜５００が形成されている。アドレスバッファーボード１００は，シャーシーベース２０の上部及び下部に各々配置されており，単一のボードからなることも複数のボードからなることもできる。図３では，デュアル駆動をするプラズマ表示装置を例示して説明しているが，シングル駆動をするプラズマ表示装置の場合には，アドレスバッファーボード１００は，例えば，シャーシーベース２０の上部及び下部のうちのいずれか１ケ所に配置される。このようなアドレスバッファーボード１００は，映像処理及び制御ボード４００からアドレス駆動制御信号を受信して，表示しようとする放電セルを選択するための電圧を各アドレス電極（Ａ１〜Ａｍ）に印加する。

走査駆動ボード２００は，シャーシーベース２０の左側に配置されており，走査駆動ボード２００は，走査バッファーボード３００を経て走査電極（Ｙ１〜Ｙｎ）に電気的に連結されており，維持電極（Ｘ１〜Ｘｎ）は一定の電圧にバイアスされている。走査バッファーボード３００は，アドレス期間に走査電極（Ｙ１〜Ｙｎ）を順次に選択するための電圧を走査電極（Ｙ１〜Ｙｎ）に印加する。走査駆動ボード２００は，映像処理及び制御ボード４００から駆動信号を受信して，走査電極（Ｙ１〜Ｙｎ）に駆動電圧を印加する。そして，図３では，走査駆動ボード２００及び走査バッファーボード３００がシャーシーベース２０の左側に配置されることを示したが，シャーシーベース２０の右側に配置されることもできる。また，走査バッファーボード３００は，走査駆動ボード２００と一体に形成されることもできる。

映像処理及び制御ボード４００は，外部から映像信号を受信して，アドレス電極（Ａ１〜Ａｍ）の駆動に必要な制御信号，及び走査及び維持電極（Ｙ１〜Ｙｎ，Ｘ１〜Ｘｎ）の駆動に必要な制御信号を生成し，各々アドレスバッファーボード１００及び走査駆動ボード２００に印加する。電源ボード５００は，プラズマ表示装置の駆動に必要な電源を供給する。映像処理及び制御ボード４００及び電源ボード５００は，例えば，シャーシーベース２０の右側中央に配置される。

ここで，アドレスバッファーボード１００，走査駆動ボード２００，及び走査バッファーボード３００は，アドレス電極及び走査電極を駆動する駆動部を構成し，映像処理及び制御ボード４００は，駆動部を制御する制御部を構成し，電源ボード５００は，駆動部及び制御部に電源を供給するための電源部を構成する。

次に，図４を参照して，本実施形態にかかるプラズマ表示パネルの駆動波形について説明する。図４は，本発明の第１実施形態によるプラズマ表示パネルの駆動波形図である。

以下では，便宜上，一つのセルを形成する走査電極（以下，“Ｙ電極”とする），維持電極（以下，“Ｘ電極”とする），及びアドレス電極（以下，“Ａ電極”とする）に印加される駆動波形についてのみ説明する。そして，図４の駆動波形で，Ｙ電極に印加される電圧は，走査駆動ボード２００及び走査バッファーボード３００から供給され，Ａ電極に印加される電圧はアドレスバッファーボード１００から供給される。また，Ｘ電極は基準電圧（図４では接地電圧）にバイアスされているので，Ｘ電極に印加される電圧については説明を省略する。

なお，以下の説明において，第１電圧はＸ電極の基準電圧（例えば０Ｖ）に相当し，第２電圧又は第３電圧はＶｓｃＬ電圧（ＶｓｃＬ１，ＶｓｃＬ２電圧）に相当し，第４電圧はＶｓ電圧に相当し，第５電圧はＶｓｅｔ電圧に相当し，第６電圧はＶｓ電圧に相当し，第７電圧はＶｎｆ電圧に相当し，第８電圧はＶｓ電圧に相当し，第９電圧は−Ｖｓ電圧に相当し，第１０電圧はＶａ電圧に相当し，第１１電圧はＶｓｃＨ電圧（ＶｓｃＨ１，ＶｓｃＨ２電圧）に相当する。

図４を参照すれば，一つのサブフィールドはリセット期間，アドレス期間，及び維持期間からなり，リセット期間は上昇期間及び下降期間からなる。

リセット期間の上昇期間では，Ａ電極を基準電圧（図４では０Ｖ）に維持した状態で，Ｙ電極の電圧をＶｓ電圧からＶｓｅｔ電圧まで漸進的に増加させる。図４では，Ｙ電極の電圧がランプ形態で増加することを示した。そうすると，Ｙ電極の電圧が増加する間にＹ電極とＸ電極との間，及びＹ電極とＡ電極との間で微弱な放電（以下，“弱放電”とする）が起こって，Ｙ電極には（−）壁電荷が形成され，Ｘ及びＡ電極には（＋）壁電荷が形成される。そして，電極の電圧が図４のように漸進的に変化する場合には，セルに微弱な放電が起こって，外部から印加された電圧及びセルの壁電圧の合計が放電開始電圧の状態を維持するように壁電荷が形成される。このような原理については，Ｗｅｂｅｒの米国登録特許第５，７４５，０８６に開示されている。リセット期間では全てのセルの状態を初期化しなければならないので，Ｖｓｅｔ電圧は全ての条件のセルで放電が起こる程度に高い電圧である。

リセット期間の下降期間では，Ａ電極を基準電圧に維持した状態で，Ｙ電極の電圧をＶｓ電圧からＶｎｆ電圧まで漸進的に減少させる。そうすると，Ｙ電極の電圧が減少する間に，Ｙ電極とＸ電極との間及びＹ電極とＡ電極との間で微弱な放電が起こって，Ｙ電極に形成された（−）壁電荷，及びＸ電極及びＡ電極に形成された（＋）壁電荷が消去される。一般に，Ｖｎｆ電圧の大きさはＹ電極とＸ電極との間の放電開始電圧近くに設定される。そうすると，Ｙ電極とＸ電極との間の壁電圧がほぼ０Ｖになって，アドレス期間にアドレス放電が起こらないセルが維持期間に誤放電するのを防止することができる。そして，Ａ電極は基準電圧に維持されているので，Ｖｎｆ電圧のレベルによってＹ電極とＡ電極との間の壁電圧が決定される。

次に，アドレス期間では，点灯されるセルを選択するために，Ｙ電極にＶｓｃＬ電圧を有する走査パルスを印可すると同時に，Ａ電極にＶａ電圧を有するアドレスパルスを印加する。そして，選択されないＹ電極はＶｓｃＬ電圧より高いＶｓｃＨ電圧にバイアスし，点灯されないセルのＡ電極には基準電圧を印加する。この時，ＶｓｃＬ電圧を走査電圧とし，ＶｓｃＨ電圧を非走査電圧とする。そうすると，Ｖａ電圧が印加されたＡ電極及びＶｓｃＬ電圧が印加されたＹ電極によって形成される放電セルでアドレス放電が起きて，Ｙ電極に（＋）壁電荷が形成され，Ａ電極及びＸ電極に各々（−）壁電荷が形成される。

アドレス期間にこのような動作を行うために，走査バッファーボード３００は，Ｙ電極（Ｙ１〜Ｙｎ）のうちのＶｓｃＬ電圧を有する走査パルスが印加されるＹ電極を選択する。例えば，シングル駆動では，垂直方向に配列された順にＹ電極を選択することができる。そして，一つのＹ電極が選択される場合，アドレスバッファーボード１００は，当該Ｙ電極によって形成された放電セルのうちの点灯される放電セルを選択する。つまり，アドレスバッファーボード１００は，Ａ電極（Ａ１〜Ａｍ）のうちからＶａ電圧を有するアドレスパルスが印加されるセルを選択する。

具体的に，まず，第１行のＹ電極（図２のＹ１）に走査パルスが印加されると同時に，第１行のうちの点灯されるセルに位置するＡ電極にアドレスパルスが印加される。そうすると，第１行のＹ電極とアドレスパルスが印加されたＡ電極との間で放電が起こって，Ｙ電極に（＋）壁電荷が形成され，Ａ及びＸ電極に各々（−）壁電荷が形成される。その結果，Ｙ電極とＸ電極との間に，Ｙ電極の電位がＸ電極の電位に対して高くなるように壁電圧（Ｖｗｘｙ）が形成される。次に，第２行のＹ電極（図２のＹ２）に走査パルスが印加されると同時に，第２行のうちの点灯されるセルに位置するＡ電極にアドレスパルスが印加される。そうすると，アドレスパルスが印加されたＡ電極及び第２行のＹ電極によって形成されるセルでアドレス放電が起こって，セルに壁電荷が形成される。同様に，残りの行のＹ電極に対しても順次に走査パルスが印加されると同時に，点灯されるセルに位置するＡ電極にアドレスパルスが印加されて，当該セルに壁電荷が形成される。

このようなアドレス期間に，ＶｓｃＬ電圧は一般にＶｎｆ電圧と同一又は低いレベルに設定され，Ｖａ電圧は基準電圧より高いレベルに設定される。例えば，ＶｓｃＬ電圧及びＶｎｆ電圧が同一である場合に，Ｖａ電圧が印加される時にセルでアドレス放電が起こる理由について説明する。リセット期間にＶｎｆ電圧が印加される時，Ａ電極とＹ電極との間の壁電圧，及びＡ電極とＹ電極との間の外部電圧（Ｖｎｆ）の合計は，Ａ電極とＹ電極との間の放電開始電圧（Ｖｆａｙ）で決定される。ところが，アドレス期間にＡ電極に０Ｖが印加され，Ｙ電極にＶｓｃＬ（＝Ｖｎｆ）電圧が印加される場合には，Ａ電極とＹ電極との間にはＶｆａｙ電圧が形成されるので放電が起こるが，一般に，この場合の放電遅延時間が走査パルス及びアドレスパルスの幅より長いので放電が起こらない。ところが，Ａ電極にＶａ電圧が印加され，Ｙ電極にＶｓｃＬ（＝Ｖｎｆ）電圧が印加される場合には，Ａ電極とＹ電極との間にはＶｆａｙ電圧より高い電圧が形成され，放電遅延時間が走査パルスの幅より減少するので放電が起こる。この時，アドレス放電がよりよく起こるようにするために，ＶｓｃＬ電圧をＶｎｆ電圧より低い電圧に設定することができる。

次に，アドレス期間にアドレス放電が起こったセルでは，Ｙ電極の電位がＸ電極の電位に対して高くなるように壁電圧（Ｖｗｘｙ）が形成されたので，維持期間では，Ａ電極を基準電圧に維持した状態で，Ｙ電極に先にＶｓ電圧を有する維持放電パルスが印加されて，Ｙ電極とＸ電極との間で維持放電が起こる。この時，Ｖｓ電圧はＹ電極とＸ電極との間の放電開始電圧（Ｖｆｘｙ）より低く，（Ｖｓ＋Ｖｗｘｙ）電圧がＶｆｘｙ電圧より高くなるように設定される。維持放電の結果，Ｙ電極に（−）壁電荷が形成され，Ｘ電極及びＡ電極に（＋）壁電荷が形成されて，Ｘ電極の電位がＹ電極の電位に対して高くなるように壁電圧（Ｖｗｙｘ）が形成される。

次に，Ｙ電極に−Ｖｓ電圧を有する維持放電パルスが印加されて，Ｙ電極とＸ電極との間で維持放電が起こる。その結果，Ｙ電極に（＋）壁電荷が形成され，Ｘ電極及びＡ電極に（−）壁電荷が形成されて，Ｙ電極にＶｓ電圧が印加される時に維持放電が起こる状態になる。その後，Ｖｓ電圧及び−Ｖｓ電圧を交互に有する維持放電パルスが，当該サブフィールドが表示する加重値に対応本実施形態では，Ｘ電極を基準電圧にバイアスした状態で，Ｙ電極に印加される駆動波形だけでリセット動作，アドレス動作，及び維持放電動作を行うことができる。したがって，Ｘ電極を駆動する駆動ボードを省略することができ，単にＸ電極を基準電圧にバイアスすればよい。そして，維持放電パルスが走査駆動ボード３００だけから供給されるので，維持放電パルスが印加される経路でのインピーダンスが一定になる。

図４を参照すれば，リセット期間の下降期間にＹ電極に印加される最終電圧（Ｖｎｆ）は，Ｙ電極とＸ電極との間の放電開始電圧近くの電圧である。一般に，Ｙ電極とＡ電極との間の放電開始電圧（Ｖｆａｙ）が，Ｙ電極とＸ電極との間の放電開始電圧（Ｖｆｘｙ）より低いので，下降期間の最終電圧（Ｖｎｆ）では壁電荷によるＹ電極の電位がＡ電極の電位より高いため，Ａ電極に対するＹ電極の壁電圧を正の電圧に設定することができる。そして，アドレス放電が起こらないセルは維持放電も起こらないので，このような壁電荷の状態を維持した状態で，次のサブフィールドのリセット期間の動作が行われる。このような状態のセルでは，Ｘ電極に対するＹ電極の壁電圧より，Ａ電極に対するＹ電極の壁電圧が高いので，リセット期間の上昇期間でＹ電極の電圧が増加する時，Ａ電極とＹ電極との間の電圧が放電開始電圧（Ｖｆａｙ）を越えて一定の期間が経過した後に，Ｘ電極とＹ電極との間の電圧が放電開始電圧（Ｖｆａｙ）を越える。

そして，リセット期間の上昇期間では，Ｙ電極に高い電圧が印加されるので，Ｙ電極が正極として作用し，Ａ電極及びＸ電極が負極として作用する。セルでの放電は，陽イオンが負極に衝突する時に負極から放出される２次電子の量によって決定され，これをプロセスという。一般に，プラズマ表示パネル１０において，Ａ電極は色相表現のために蛍光体で覆われている反面，Ｘ電極及びＹ電極は，維持放電の効率のために，ＭｇＯ成分の保護膜のように２次電子放出係数が高い物質で覆われている。ところが，上昇期間でＡ電極とＹ電極との間の電圧が放電開始電圧（Ｖｆａｙ）を越えても，蛍光体で覆われているＡ電極が負極として作用するため，Ａ電極とＹ電極との間で放電が遅延される。放電の遅延によって，Ａ電極とＹ電極との間で実際に放電が起こる時点では，Ａ電極とＹ電極との間の電圧が放電開始電圧（Ｖｆａｙ）より高い電圧になる。したがって，このような高い電圧によって，Ａ電極とＹ電極との間で弱放電でなく強放電が起こることがある。このような強放電によって，Ｘ電極とＹ電極との間でも強放電が起こって，多量の壁電荷がセルに形成され，また多量のプライミング粒子が生成される。これにより，下降期間に強放電が起こることがあり，これにより，リセット期間の終了後に図５のようにＸ電極とＹ電極との間の壁電荷が十分に消去されない。このような状態のセルは，リセット期間の終了後にもＸ電極とＹ電極との間に高い壁電圧が形成され，この壁電圧によってアドレス放電が起こらなくても維持期間にＸ電極とＹ電極との間で誤放電が起こることがある。このような誤放電を防止することができる実施形態について，図６を参照して詳細に説明する。

図６は本発明の第２の実施形態にかかるプラズマ表示パネルの駆動波形図である。

図６を参照すれば，本発明の第２の実施形態にかかる駆動波形は，リセット期間の上昇期間にＡ電極を一定の電圧にバイアスする点を除けば，上記第１の実施形態と同一である。

具体的に，リセット期間の上昇期間では，Ａ電極を一定の電圧（基準電圧より高い電圧）にバイアスした状態で，Ｙ電極の電圧をＶｓ電圧からＶｓｅｔ電圧まで漸進的に増加させる。この時，Ａ電極のバイアス電圧として図６のようにＶａ電圧を使用すると，追加的な電源を使用しなくてもよい。Ａ電極の電圧がＶａ電圧にバイアスされた状態で，Ｙ電極の電圧が増加すれば，Ａ電極とＹ電極との間の電圧が，第１実施形態に比べて小さくなるので，Ｘ電極とＹ電極との間の電圧がＡ電極とＹ電極との間の電圧より先に放電開始電圧を越えるようになる。そうすると，Ｘ電極とＹ電極との間で先に弱放電が起こり，この弱放電によってプライミング粒子が生成された状態で，Ａ電極とＹ電極との間の電圧が放電開始電圧を越えるようになる。そして，このプライミング粒子によって，Ａ電極とＹ電極との間では放電遅延が減少して強放電が起こらず，弱放電が起こって所望の量の壁電荷が形成されることができる。したがって，リセット期間の下降期間でも弱放電が起こらずに維持期間での誤放電を防止することができる。

そして，図６では，上昇期間の全体でＡ電極を一定の電圧にバイアスしたが，これとは異なって，上昇期間の初期にだけＡ電極を一定の電圧にバイアスすることもできる。前記のように，上昇期間に強放電が起こらないようにするためには，Ａ電極とＹ電極との間の電圧がＸ電極とＹ電極との間の電圧より先に放電開始電圧を越えるのを防止すればよいので，上昇期間の初期にだけＡ電極を一定の電圧にバイアスすることもできるのである。つまり，Ａ電極とＹ電極との間で弱放電が起こった後には，Ａ電極の電圧を再び基準電圧に設定することができる。そして，Ａ電極の電圧を漸進的に増加させることもできる。上昇期間でＹ電極の電圧が増加する時にＡ電極の電圧が共に増加すれば，Ａ電極の電圧が基準電圧にバイアスされる時よりＡ電極とＹ電極との間の電圧がさらに低くなるので，Ｘ電極とＹ電極との間で先に弱放電が起こることができる。

そして，Ａ電極の電圧を増加させる期間は，上昇期間のうちの一部または上昇期間の全体であり得る。

また，Ａ電極の電圧を増加させずに，Ａ電極をフローティングさせることもできる。Ａ電極及びＹ電極によってキャパシタンス成分が形成されるので，Ｙ電極の電圧が増加する時にＡ電極がフローティングされれば，Ａ電極の電圧もＹ電極の電圧に伴って増加する。したがって，図６の第２実施形態と同一な効果を得ることができる。そして，Ａ電極をフローティングさせる期間は，上昇期間のうちの一部または上昇期間の全体であり得る。

一方，アドレス放電は，プライミング粒子の密度及び放電空間に形成された壁電圧によって決定される。特に，本発明の第１及び第２実施形態のように，Ｘ電極に接地電圧が印加された状態で，リセット期間の動作が行われれば，リセット期間の最終電圧（Ｖｎｆ）が大幅に低下する。そうすると，リセット期間の終了時にＡ電極とＹ電極との間の壁電荷が多量に消去されて，アドレス期間でＡ電極とＹ電極との間の放電がプライミング粒子に大きな影響を受けるようになる。

しかし，このようなプライミング粒子は時間の経過と共に消滅する。本発明の第１及び第２実施形態にかかる駆動波形を見れば，アドレス期間に第１行のＹ電極から最後の行のＹ電極に対して順次に走査パルスを印加するため，時間上遅れて走査パルスが印加されるＹ電極では，プライミング粒子及び壁電荷の消滅によって，放電遅延時間が走査パルスの幅より長くなって，アドレス放電が起こらない。

したがって，本発明の第３実施形態では，Ｙ電極に順次に走査パルスを印加する時に，複数のＹ電極を走査パルスが印加される順序によって複数のグループに分けて，時間上遅れて走査パルスが印加されるグループのＹ電極に，より低い電圧を有する走査パルスを印加する。例えば，複数のＹ電極を，偶数番目のＹ電極を含む第１グループと，奇数番目のＹ電極を含む第２グループとに分けることができる。この場合，第１グループに含まれるＹ電極に，第１電圧を有する走査パルスを印加した後，第２グループに含まれるＹ電極に，第１電圧より低い第２電圧を有する走査パルスを印加する。

また，複数のＹ電極を，プラズマ表示パネル１０の上部に形成されたＹ電極を含む第１グループと，プラズマ表示パネル１０の下部に形成されたＹ電極を含む第２グループに分けることもできる。この場合にも，第１グループに含まれるＹ電極に，第１電圧を有する走査パルスを印加した後，第２グループに含まれるＹ電極に，第１電圧より低い第２電圧を有する走査パルスを印加する。このようにすれば，時間上遅れて走査パルスが印加されるＹ電極によって形成されるセルでも，安定したアドレス放電を起こすことができる。以下，このような実施形態について，図７を参照して詳細に説明する。

図７は，本発明の第３実施形態にかかるプラズマ表示パネルの駆動波形図である。図７では，複数のＹ電極をプラズマ表示パネル１０の上部に位置したＹ電極を含むグループと，プラズマ表示パネル１０の下部に位置したＹ電極を含むグループの２つのグループ（Ｙｇ１，Ｙｇ２）に分けて，各グループは，ｍ個のＹ電極を含むことを示した。つまり，ｍはｎ／２に相当する。また，第３の実施形態において，第２電圧は，ＶｓｃＬ１電圧に相当し，第３電圧は，ＶｓｃＬ２電圧に相当する。

図７に示したように，アドレス期間では，第１グループに属するＹ電極では，ＶｓｃＨ１電圧を維持した状態で，点灯される放電セルのＹ電極に順次にＶｓｃＬ１電圧を有する走査パルスを印加する。そして，第２グループに属するＹ電極では，ＶｓｃＨ２電圧を維持した状態で，点灯される放電セルのＹ電極に順次にＶｓｃＬ２電圧の有する走査パルスを印加する。この時，ＶｓｃＨ１電圧はＶｓｃＨ２電圧より高く，ＶｓｃＬ１電圧はＶｓｃＬ２電圧より高い。つまり，下降期間の最終電圧（Ｖｎｆ）と第２グループでの走査電圧（ＶｓｃＬ２）との差（ΔＶ２）を，下降期間の最終電圧（Ｖｎｆ）と第１グループでの走査電圧（ＶｓｃＬ１）との差（ΔＶ１）より大きくする。そうすると，第２グループでの放電遅延時間が短くなって，遅れてＶｓｃＬ２電圧が印加される第２グループのＹ電極を含む放電セルでも安定したアドレス放電を起こすことができる。そして，Ｘ電極に基準電圧が印加された状態で，リセット期間の下降期間にＹ電極に印加される最終電圧（Ｖｎｆ）は，Ｙ電極とＸ電極との間の放電開始電圧近くの電圧に設定され，Ｙ電極とＡ電極との間の放電開始電圧（Ｖｆａｙ）がＹ電極とＸ電極との間の放電開始電圧（Ｖｆｘｙ）より低いため，リセット期間の下降期間にＹ電極とＡ電極との間では相対的に放電が多く起こるようになる。その結果，Ｙ電極とＡ電極との間に放電プライミング粒子が多量に生成されるので，第１グループのＹ電極にＶｓｃＬ２電圧より高いＶｓｃＬ１電圧を印加しても，安定した放電を起こすことができる。

そして，上記第１〜第３実施形態にかかる駆動波形のように，一つのフレームをなす複数のサブフィールドのリセット期間の全てを，上昇期間及び下降期間を有するメインリセット期間で形成することができるが，一部のサブフィールドのリセット期間を下降期間のみを有する補助リセット期間で形成することもできる。つまり，メインリセット期間では全ての放電セルを初期化し，補助リセット期間では直前のサブフィールドで維持放電が起こった放電セルを初期化する。

以下，このような実施形態について，図８を参照して詳細に説明する。

図８は本発明の第４実施形態にかかるプラズマ表示パネルの駆動波形図である。図８では，複数のサブフィールドのうちの二つのサブフィールドだけを示し，便宜上，二つのサブフィールドを各々第１サブフィールド及び第２サブフィールドとして示し，第１サブフィールドはメインリセット期間を有し，第２サブフィールドは補助リセット期間を有することを示した。また，以下の第４及び第５の実施形態において，第２電圧は，ＶｓｃＬ１電圧及びＶｓｃＬ２電圧に相当し，第１１電圧は，ＶｓｃＨ１電圧及びＶｓｃＨ２電圧に相当する。

図８に示したように，第１サブフィールドは，図６の駆動波形と同一な形態を有する。次に，第２サブフィールドのリセット期間では，第１サブフィールドの維持期間にＶｓ電圧を有する維持放電パルスがＹ電極に印加された状態で，Ｙ電極の電圧をＶｎｆ電圧まで漸進的に減少させる。つまり，前記のように，第２サブフィールドのリセット期間は下降期間だけからなる。

この時，第１サブフィールドの維持期間で維持放電が起こった場合には，Ｙ電極に（−）壁電荷が形成され，Ｘ電極及びＡ電極に（＋）壁電荷が形成されているので，Ｙ電極の電圧が漸進的に減少する間にセルに形成された壁電圧と共に放電開始電圧を越えれば，第１サブフィールドのリセット期間の下降期間のように弱放電が起こる。そして，Ｙ電極の最終電圧（Ｖｎｆ）が第１サブフィールドの下降期間の最終電圧（Ｖｎｆ）と同一なので，第２サブフィールドの下降期間の終了後のセルの壁電荷の状態は，第１サブフィールドの下降期間の終了後の壁電荷の状態と実質的に同一になる。

そして，第１サブフィールドの維持期間で維持放電が起こらない場合には，アドレス期間でもアドレス放電が起こらないので，セルの壁電荷の状態及びプライミング粒子の密度は，第１サブフィールドの下降期間の終了後の状態をそのまま維持する。第１サブフィールドの下降期間の終了後にセルに形成された壁電圧は，印加電圧と共に放電開始電圧近くに形成されているので，Ｙ電極の電圧がＶｎｆ電圧まで減少する場合には放電が起こらない。したがって，第２サブフィールドのリセット期間で放電が起こらないので，第１サブフィールドのリセット期間に設定された壁電荷の状態及びプライミング粒子の密度をそのまま維持する。ところが，前記のように，プライミング粒子及び壁電荷は時間の経過と共に消滅するため，第１サブフィールドでアドレス放電が起こらない放電セルに対して第２サブフィールドでアドレス放電を行おうとする場合に，第２サブフィールドのアドレス期間でもＹ電極にＶｓｃＬ１電圧を印加すると，プライミング粒子及び壁電荷がほぼ消滅した状態であるため，放電遅延時間が長くなって，アドレス放電が起こらない。

したがって，本発明の第４実施形態では，第２サブフィールドのアドレス期間では，点灯されるセルを選択するために，Ｙ電極及びＡ電極に各々ＶｓｃＬ１電圧より低いＶｓｃＬ２電圧を有する走査パルス及びＶａ電圧を有するアドレスパルスを印加する。そして，選択されないＹ電極はＶｓｃＨ１電圧より低いＶｓｃＨ２電圧にバイアスし，点灯されないセルのＡ電極には基準電圧を印加する。このようにすれば，放電遅延時間が短くなって第２サブフィールドの放電セルでも安定したアドレス放電を起こすことができるようになる。

そして，図８では，各サブフィールドのアドレス期間に図４の駆動波形のように複数のＹ電極に同一な非走査電圧及び走査電圧が印加されることを示したが，図７の駆動波形のように複数のＹ電極の各々に互いに異なる非走査電圧及び走査電圧が印加されることもできる。

このように，本発明の第３及び第４実施形態によれば，アドレス期間でのＡ電極とＹ電極との間の放電がプライミング粒子によって大きく影響を受ける第１及び第２実施形態の駆動波形で，安定したアドレス放電を起こすようにすることができる。

一方，電極の電圧が時間変化によって漸進的に変化する傾きが緩慢なほど，セルではより弱い放電が起こる。ところが，第２サブフィールドの下降期間を見れば，Ｙ電極に印加される最終電圧がＶｎｆ電圧に設定され，この最終電圧（Ｖｎｆ）はＹ電極とＸ電極との間の放電開始電圧近くの電圧であるので，与えられた下降期間で下降の傾きが急である。このように傾きが急であると，下降期間で強放電が起こることがある。以下では，第２サブフィールドのリセット期間でＹ電極の電圧が減少する傾きを調節して，リセット期間で弱放電が起こるようにする方法について，図９を参照して詳細に説明する。

図９は本発明の第５実施形態にかかるプラズマ表示パネルの駆動波形図である。

図９に示したように，第２サブフィールドのリセット期間でＹ電極の電圧をＶｓ電圧より低い電圧からＶｎｆ電圧まで漸進的に減少させる点を除けば，図８の第４実施形態と同一である。

前記のように，電極の電圧が時間の変化によって漸進的に変化する傾きが緩慢なほど，セルではより弱い放電が起こる。したがって，本発明の第５実施形態のようにＹ電極の下降開始電圧を低い電圧に設定すれば，与えられた下降期間でのＹ電極の下降の傾きをより緩慢に設定することができる。そうすれば，上昇期間で強放電が起こってもＹ電極の電圧が第４実施形態に比べて遅い速度で変化するため，強放電を防止することができる。この時，Ｙ電極の下降開始電圧を基準電圧（０Ｖ）に設定する場合には，追加的な電源を使用しなくてもよい。また，第２サブフィールドと同一に第１サブフィールドのリセット期間の下降期間にも適用することができる。

以上で説明したように，上記実施形態にかかるプラズマ表示パネルの駆動方法では，複数のＹ電極に互いに異なる走査電圧を印加することによって，アドレス期間に安定したアドレス放電を起こすことができる。

また，維持電極は一定の電圧にバイアスした状態で，走査電極にだけ駆動波形が印加されるので，維持電極を駆動するボードを省略することができる。つまり，実質的に一つのボードだけで駆動する統合ボードを実現することができ，それにより単価が低減される。

そして，走査電極及び維持電極を各々の駆動ボードで実現する場合には，リセット期間及びアドレス期間での駆動波形が主に走査駆動ボードから供給されるので，走査駆動ボード及び維持駆動ボードに形成されるインピーダンスが異なる。そのために，維持期間に走査電極に印加される維持放電パルス，及び維持電極に印加される維持放電パルスが変化することがある。しかし，上記実施形態によれば，維持放電のためのパルスが走査駆動ボードだけから供給されるので，インピーダンスが常に一定である。

また，走査電極に順次に走査電圧を印加する時に，走査電極を複数のグループに分けて，各グループ別に走査電極に印加される走査電圧を互いに異なるように設定し，各サブフィールドごとにアドレス期間で走査電極に印加される走査電圧を互いに異なるように設定することにより，アドレス期間に安定したアドレス放電を起こすことができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明の第１の実施形態にかかるプラズマ表示装置の分解斜視図である。 同実施形態にかかるプラズマ表示パネルの概略的な概念図である。 同実施形態にかかるシャーシーベースの概略的な平面図である。 同実施形態にかかるプラズマ表示パネルの駆動波形図である。 同実施形態にかかるリセット期間に強放電が起こった場合のセルの壁電荷の状態を示す図面である。 本発明の第２の実施形態にかかるプラズマ表示パネルの駆動波形図である。 本発明の第３の実施形態にかかるプラズマ表示パネルの駆動波形図である。 本発明の第４の実施形態にかかるプラズマ表示パネルの駆動波形図である。 本発明の第５の実施形態にかかるプラズマ表示パネルの駆動波形図である。

符号の説明

１０ プラズマ表示パネル
２０ シャーシーベース
３０ 前面ケース
４０ 後面ケース
１００ アドレスバッファーボード
２００ 走査駆動ボード
３００ 走査バッファーボード
４００ 映像処理及び制御ボード
５００ 電源ボード

Claims (7)

1. 複数の第１電極と，複数の第２電極と，前記第１電極及び前記第２電極に交差する方向に形成される複数の第３電極とを備えたプラズマ表示パネルを，１フレームを複数のサブフィールドに分けて駆動させる方法において：
   前記複数のサブフィールドのうちの少なくとも一つのサブフィールドは，全ての放電セルを初期化するメインリセット期間を有し，前記複数のサブフィールドのうちの少なくとも一つのサブフィールドは，直前のサブフィールドで維持放電が起こった放電セルを初期化する補助リセット期間を有しており，
   前記メインリセット期間は，前記第１電極に対する印加電圧を第４電圧から第５電圧まで漸進的に増加させる上昇期間と，前記第１電極に対する印加電圧を第６電圧から第７電圧まで漸進的に減少させる下降期間とを含み，
   前記補助リセット期間は，前記上昇期間を含まずに前記下降期間のみを含み，
   リセット期間，アドレス期間，及び維持期間に前記第２電極を第１電圧にバイアスした状態で，
   前記アドレス期間に，前記第３電極に対する印加電圧より低い第２電圧を前記複数の第１電極に対して選択的に印加する段階を含み，
   前記メインリセット期間を有するサブフィールドでの前記第２電圧が，前記補助リセット期間を有するサブフィールドでの前記第２電圧より高く，
   前記下降期間における前記第６電圧は，前記第４電圧よりも低い基準電圧であることを特徴とする，プラズマ表示パネルの駆動方法。
2. 前記メインリセット期間を有するサブフィールドでの前記第２電圧と前記第７電圧との差が，前記補助リセット期間を有するサブフィールドでの前記第２電圧と前記第７電圧との差より小さいことを特徴とする，請求項１に記載のプラズマ表示パネルの駆動方法。
3. 前記メインリセット期間に，前記第１電極の電圧が前記第５電圧まで増加する間のうちの少なくとも一部の期間で前記第３電極の電圧を正の電圧の状態にすることを特徴とする，請求項１または２に記載のプラズマ表示パネルの駆動方法。
4. 前記第１電圧は接地電圧であることを特徴とする，請求項１〜３のいずれかに記載のプラズマ表示パネルの駆動方法。
5. 前記第２電圧が印加されない前記第１電極に第１１電圧を印加する段階をさらに含み，
   前記メインリセット期間を有するサブフィールドでの前記第１１電圧が，前記補助リセット期間を有するサブフィールドでの前記第１１電圧より高いことを特徴とする，請求項１〜４のいずれかに記載のプラズマ表示パネルの駆動方法。
6. 前記第２電圧が印加される前記第１電極によって形成される複数の放電セルのうち，点灯される放電セルの前記第３電極に，第１０電圧を印加する段階をさらに含むことを特徴とする，請求項１〜５のいずれかに記載のプラズマ表示パネルの駆動方法。
7. 前記維持期間に，
   前記第１電極に，前記第１電圧より高い第８電圧と，前記第１電圧より低い第９電圧を交互に印加する段階をさらに含むことを特徴とする，請求項１〜６のいずれかに記載のプラズマ表示パネルの駆動方法。
   

Images