KR100521497B1 - 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 - Google Patents

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 Download PDF

Info

Publication number
KR100521497B1
KR100521497B1 KR1020040038986A KR20040038986A KR100521497B1 KR 100521497 B1 KR100521497 B1 KR 100521497B1 KR 1020040038986 A KR1020040038986 A KR 1020040038986A KR 20040038986 A KR20040038986 A KR 20040038986A KR 100521497 B1 KR100521497 B1 KR 100521497B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
sustain
period
discharge
Prior art date
Application number
KR1020040038986A
Other languages
English (en)
Inventor
이토카주히토
조병권
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038986A priority Critical patent/KR100521497B1/ko
Application granted granted Critical
Publication of KR100521497B1 publication Critical patent/KR100521497B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 패널에서, 유지 전극을 접지 전압으로 바이어스한 상태에서 주사 전극에 구동 파형을 인가하여 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행한다. 그러면 유지 전극을 구동하는 구동 보드를 제거할 수 있다. 유지 전극이 접지 전압으로 바이어스되면 리셋 기간에서 주사 전극에 낮은 전압이 인가되므로, 주사 전극의 벽 전하에 의한 전위가 어드레스 전극의 벽 전하에 의한 전위보다 높아질 수 있다. 이러한 경우에 리셋 기간에서 상승 파형이 인가되면 어드레스 전극과 주사 전극 사이에 강한 방전이 일어나 과도한 프라이밍 입자의 생성으로 이후의 어드레스 방전 및 유지 방전에서 오방전이 일어날 수 있으므로, 리셋 기간의 하강 기간이 시작되기 이전의 유지 기간의 마지막 유지방전 펄스의 펄스 폭 또는 마지막 유지방전 펄스 전압이 소정 기간동안 유지된 후 상기 유지방전 펄스 전압보다 낮은 소정의 전압으로 낮아진 후 유지되는 기간을 부하율에 따라 가변시킴으로써 리셋 기간에서의 오방전을 저감시키고 리셋 기간을 단축시킬 수 있다.

Description

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 관한 것이다.
플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 표시 패널로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(방전 셀)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 표시 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 플라즈마 표시 패널의 일부 사시도이다. 도 1에 도시한 바와 같이, 플라즈마 표시 패널은 서로 마주보며 떨어져 있는 두 개의 절연 기판(1, 2)을 포함한다. 절연 기판(1) 위에는 복수의 주사 전극(3a)과 유지 전극(3b)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(3a)과 유지 전극(3b)은 유전체층(4) 및 보호막(5)으로 덮여 있다. 유리 기판(2) 위에는 복수의 어드레스 전극(6)이 형성되어 있으며, 어드레스 전극(6)은 절연층(7)으로 덮여 있다. 두 어드레스 전극(6) 사이에 있는 절연층(7) 위에는 격벽(8)이 형성되어 있다. 또한 절연층(7)의 표면 및 격벽(8)의 양측면에 형광체(9)가 형성되어 있다. 절연 기판(1, 2)은 주사 전극(3a)과 어드레스 전극(6) 및 유지 전극(3b)과 어드레스 전극(6)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(6)과, 쌍을 이루는 주사 전극(3a)과 유지 전극(3b)과의 교차부에 있는 방전 공간이 방전 셀(이하, 셀이라 함)(12)을 형성한다.
일반적으로 교류형 플라즈마 표시 패널은 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 켜질 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다.
따라서 두 구동 보드를 하나로 통합하여 주사 전극의 한쪽 끝에 형성하고, 유지 전극의 한쪽 끝을 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 그런데 이와 같이 두 구동 보드를 통합하면 길게 연장된 유지 전극에서 형성되는 임피던스 성분이 크게 된다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 주사 전극과 유지 전극을 구동할 수 있는 통합 보드를 가지는 플라즈마 표시 장치를 제공하는 것이다. 또한 본 발명은 통합 보드에 적합한 구동 파형을 제공하는 것을 그 기술적 과제로 한다.
이러한 과제를 해결하기 위해, 본 발명은 유지 전극을 일정한 전압으로 바이어스한 상태에서 주사 전극에 구동 파형을 인가한다.
본 발명의 한 특징에 따른 플라즈마 표시 패널의 구동 방법은
복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 어드레스, 유지 및 리셋 기간으로 구성된 복수의 서브필드로 나누어 구동하는 방법에 있어서,
제1 서브필드의 유지 기간에서,
(a) 상기 제1 전극에 제1 전압을 갖는 바이어스 전압을 인가하는 단계, 및
(b) 상기 제1 전압이 인가된 상태에서, 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압을 갖는 제1 유지방전 펄스와 상기 제2 전압보다 낮은 제3 전압을 갖는 제2 유지방전 펄스를 교대로 인가하는 단계를 포함하며,
상기 유지 기간에서 제2 전극에 인가된 마지막 유지방전 펄스의 폭은 상기 서브필드의 부하율에 대응하여 가변된다.
본 발명의 다른 특징에 따른 플라즈마 표시 패널의 구동 방법은
복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 어드레스, 유지 및 리셋 기간으로 구성된 복수의 서브필드로 나누어 구동하는 방법에 있어서,
제1 서브필드의 유지 기간에서,
(c) 상기 제1 전극에 제1 전압을 갖는 바이어스 전압을 인가하는 단계, 및
(d) 상기 제1 전압이 인가된 상태에서, 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압을 갖는 제1 유지방전 펄스와 상기 제2 전압보다 낮은 제3 전압을 갖는 제2 유지방전 펄스를 교대로 인가하는 단계를 포함하며,
상기 제2 전극에 인가된 마지막 유지방전 펄스는 상기 제2 전압으로 유지된후 상기 제2 전압보다 낮은 제4 전압으로 낮아진 후 소정 기간 유지되며, 상기 제4 전압으로 유지되는 기간은 상기 서브필드의 부하율에 대응하여 가변된다.
본 발명의 또 다른 특징에 따른 플라즈마 표시 장치는
복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 리셋, 어드레스 및 유지 기간으로 구성된 복수의 서브필드로 나누어 구동하는 구동 회로를 포함하는 플라즈마 표시 장치에 있어서,
상기 구동 회로는 제1 서브필드의 유지 기간에서,
상기 제1 전극에 제1 전압을 갖는 바이어스 전압을 인가하고, 상기 제1 전압이 인가된 상태에서, 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압을 갖는 제1 유지방전 펄스와 상기 제2 전압보다 낮은 제3 전압을 갖는 제2 유지방전 펄스를 교대로 인가하며,
상기 유지 기간에서 제2 전극에 인가된 마지막 유지방전 펄스는 상기 서브필드의 부하율에 대응하여 가변된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 형성됨, 축적됨 또는 쌓임과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 2 내지 도 4를 참조하여 자세하게 설명한다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이며, 도 3은 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 개념도이다. 도 4는 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.
도 2에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널(100), 샤시 베이스(200), 전면 케이스(300) 및 후면 케이스(400)를 포함한다. 샤시 베이스(200)는 플라즈마 표시 패널(100)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(100)과 결합된다. 전면 및 후면 케이스(300, 400)는 플라즈마 표시 패널(100)의 전면 및 샤시 베이스(200)의 후면에 각각 배치되어, 플라즈마 표시 패널(100) 및 샤시 베이스(200)와 결합되어 플라즈마 표시 장치를 형성한다.
도 3을 보면, 플라즈마 표시 패널(100)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 가로 방향으로 뻗어 있는 복수의 주사 전극(Y1∼Yn) 및 복수의 유지 전극(X1∼Xn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 절연 기판과 어드레스 전극(A1∼Am)이 배열된 절연 기판을 포함하다. 두 절연 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치되어 있다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀(도 1의 12)을 형성한다.
도 4에 나타낸 바와 같이, 샤시 베이스(200)에는 플라즈마 표시 패널(100)의 구동에 필요한 보드(210∼250)가 형성되어 있다. 어드레스 버퍼 보드(210)는 샤시 베이스(200)의 상부 및 하부에 각각 형성되어 있으며, 단일 보드로 이루어질 수도 있으며 복수의 보드로 이루어질 수도 있다. 도 4에서는 듀얼 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 싱글 구동의 경우에 어드레스 버퍼 보드(210)는 샤시 베이스(200)의 상부 및 하부 중 어느 한 곳에 배치된다. 이러한 어드레스 버퍼 보드(210)는 영상 처리 및 제어 보드(240)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 어드레스 전극(A1∼Am)에 인가한다.
주사 구동 보드(220)는 샤시 베이스(200)의 좌측에 배치되어 있으며, 주사 구동 보드(220)는 주사 버퍼 보드(230)를 거쳐 주사 전극(Y1∼Yn)에 전기적으로 연결되어 있으며, 유지 전극(X1∼Xn)은 일정 전압으로 바이어스 되어 있다. 주사 버퍼 보드(230)는 어드레스 기간에서 주사 전극(Y1∼Yn)을 순차적으로 선택하기 위한 전압을 주사 전극(Y1∼Yn)에 인가한다. 주사 구동 보드(220)는 영상 처리 및 제어 보드(240)로부터 구동 신호를 수신하여 주사 전극(Y1∼Yn)에 구동 전압을 인가한다. 그리고 도 4에서는 주사 구동 보드(220)와 주사 버퍼 보드(230)가 샤시 베이스(200)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(200)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(230)는 주사 구동 보드(220)와 일체형으로 형성될 수도 있다.
영상 처리 및 제어 보드(240)는 외부로부터 영상 신호를 수신하여 어드레스 전극(A1∼Am) 구동에 필요한 제어 신호와 주사 및 유지 전극(Y1∼Yn, X1∼Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(210)와 주사 구동 보드(220)에 인가한다. 전원 보드(250)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다. 영상 처리 및 제어 보드(240)와 전원 보드(250)는 샤시 베이스(200)의 중앙에 배치될 수 있다.
다음, 도 5를 참조하여 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형에 대해서 설명한다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다. 아래에서는 편의상 하나의 셀을 형성하는 주사 전극(이하, Y전극이라 함), 유지 전극(이하, X전극이라 함) 및 어드레스 전극(이하, A전극이라 함)에 인가되는 구동 파형에 대해서만 설명한다. 그리고 도 5의 구동 파형에서 Y 전극에 인가되는 전압은 주사 구동 보드(220)와 주사 버퍼 보드(230)에서 공급되고 A 전극에 인가되는 전압은 어드레스 버퍼 보드(200)에서 공급된다. 또한 X 전극은 기준 전압(도 5에서는 접지 전압)으로 바이어스되어 있으므로, X 전극에 인가되는 전압에 대해서는 설명을 생략한다.
도 5를 보면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승 기간 및 하강 기간으로 이루어진다.
리셋 기간의 상승 기간에서는 A 전극을 기준 전압(도 5에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 5에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, 약 방전 이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다. 그리고 전극의 전압이 도 5와 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한, Vs 전압은 일반적으로 유지 기간에서 Y 전극에 인가되는 전압과 같은 전압이며, Y 전극과 X 전극 사이의 방전 개시 전압보다 낮은 전압이다.
이어서, 리셋 기간의 하강 기간에서는 A 전극을 기준 전압으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 A 전극은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 Y 전극과 A 전극 사이의 벽 전압이 결정된다.
다음, 어드레스 기간에서 켜질 셀을 선택하기 위해 Y 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 Y 전극은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 A 전극에는 기준 전압을 인가한다. 이러한 동작을 수행하기 위해, 주사 버퍼 보드(230)는 Y 전극(Y1∼Yn) 중 VscL의 주사 펄스가 인가될 Y 전극을 선택하며, 예를 들어 싱글 구동에서 세로 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 어드레스 버퍼 보드(210)는 하나의 Y 전극이 선택될 때 해당 Y 전극에 의해 형성된 셀을 통과하는 A 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.
구체적으로, 먼저 첫 번째 행의 주사 전극(도 3의 Y1)에 VscL 전압의 주사 펄스를 인가하는 동시에 첫 번째 행 중 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 Y 전극과 Va 전압이 인가된 A 전극 사이에서 방전이 일어나서, Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다. 그 결과 Y 전극과 X 전극 사이에 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 Y 전극(도 3의 Y2)에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 Y 전극에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다.
이러한 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정되고 Va 전압은 기준 전압보다 높은 레벨로 설정된다. 따라서, VscL 전압과 Vnf 전압이 같은 경우, Va 전압이 인가되면 어드레스 방전이 일어난다. 리셋 기간에서 Vnf 전압이 인가되었을 때, A 전극과 Y 전극 사이의 벽 전압과 A 전극과 Y 전극 사이의 외부 전압(Vnf)의 합은 A 전극과 Y 전극 사이의 방전 개시 전압(Vfay)으로 결정된다. 그런데 어드레스 기간에서 A 전극에 0V가 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에 방전 개시 전압 Vfay 전압이 형성되지만, 일반적으로 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스의 폭보다 길어서 방전이 일어나지 않는다. 그런데 A 전극에 Va 전압이 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에는 Vfay 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, 어드레스 방전이 더 잘 일어나도록 하기 위해서 VscL 전압을 Vnf 전압보다 낮은 전압으로 설정할 수 있다.
다음, 어드레스 기간에서 어드레스 방전이 일어난 셀에서는 X 전극에 대한 Y 전극의 벽 전압(Vwxy)이 높은 전압으로 형성되었으므로, 유지 기간에서는 Y 전극에 먼저 Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지방전을 일으킨다. 이때, Vs 전압은 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다는 낮고 (Vs+Vwxy) 전압이 Vfxy 전압보다 높도록 설정된다. 유지방전의 결과 Y 전극에 (-) 벽 전하가 형성되고 X 전극과 A 전극에 (+) 벽 전하가 형성되어, Y 전극에 대한 X 전극의 벽 전압(Vfyx)이 높은 전압으로 형성된다.
이어서 Y 전극에 대한 X 전극의 벽 전압(Vfyx)이 높은 전압으로 형성되었으므로, Y 전극에 -Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지방전을 일으킨다. 그 결과 Y 전극에 (+) 벽 전하가 형성되고 X 전극과 A 전극에 (-) 벽 전하가 형성되어 Y 전극에 Vs 전압이 인가될 때 유지방전이 일어날 수 있는 상태로 된다. 이후, 주사 전극(Y)에 Vs 전압의 유지방전 펄스를 인가하는 과정과 유지 전극(X)에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.
이와 같이, 본 발명의 제1 실시예에서는 X 전극을 기준 전압으로 바이어스한 상태에서 Y 전극에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행할 수 있다. 따라서 X 전극을 구동하는 구동 보드를 제거할 수 있으며, 단지 X 전극을 기준 전압으로 바이어스만 하면 된다.
도 7은 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다. 도 7에서는 복수의 서브필드 중 두 개의 서브필드만 도시하였으며, 편의상 두 서브필드를 각각 제1 서브필드와 제2 서브필드로 도시하였다. 또한, 도 7에서는 제1 서브필드의 리셋 기간이 상승 기간과 하강 기간으로 이루어지는 것으로 도시하였고, 제2 서브필드의 리셋 기간이 하강 기간으로 이루어지는 것으로 도시하였다.
도 7을 보면, 제1 서브필드는 도 5의 구동 파형과 동일한 형태를 가진다. 다음, 제2 서브필드의 리셋 기간에서는 제1 서브필드의 유지 기간에서 Vs 전압의 유지방전 펄스가 Y 전극에 인가된 상태에서 Y 전극의 전압을 Vnf 전압까지 점진적으로 감소시킨다. 즉, 앞서 설명한 것처럼 제2 서브필드의 리셋 기간으로 하강 기간으로 이루어진다.
이때, 제1 서브필드의 유지 기간에서 유지방전이 일어난 경우에는 Y 전극에 (-) 벽 전하, X 전극과 A 전극에 (+) 벽 전하가 형성되어 있으므로, Y 전극의 전압이 점진적으로 감소하는 중에 셀에 형성된 벽 전압과 함께 방전 개시 전압을 넘게 되면 제1 서브필드의 리셋 기간의 하강 기간에서와 같이 약 방전이 일어난다. 그리고 Y 전극의 최종 전압(Vnf)이 제1 서브필드의 하강 기간의 최종 전압(Vnf)과 동일하므로, 제2 서브필드의 하강 기간 종료 후의 셀의 벽 전하 상태는 제1 서브필드의 하강 기간 종료 후의 벽 전하 상태와 실질적으로 동일해진다.
그리고 제1 서브필드의 유지 기간에서 유지방전이 일어나지 않은 경우에는 어드레스 기간에서도 어드레스 방전이 일어나지 않았으므로, 셀의 벽 전하 상태는 제1 서브필드의 하강 기간 종료 후의 상태를 그대로 유지한다. 제1 서브필드의 하강 기간 종료 후에 셀에 형성된 벽 전압은 인가 전압과 함께 방전 개시 전압 근처로 형성되어 있으므로, Y 전극의 전압이 Vnf 전압까지 감소하는 경우에는 방전이 일어나지 않는다. 따라서 제2 서브필드의 리셋 기간에서 방전이 일어나지 않으므로 제1 서브필드의 리셋 기간에서 설정된 벽 전하 상태를 그대로 유지한다.
이와 같이, 리셋 기간이 하강 기간으로 이루어진 서브필드는 직전 서브필드에서 유지방전이 있는 경우에는 리셋 방전이 일어나고 유지방전이 없는 경우에는 리셋 방전이 일어나지 않는다.
한편, 본 발명의 제1 실시예에서 리셋 기간의 하강 기간에서 X 전극이 기준 전압으로 바이어스 되어 있고, 하강 기간의 최종 전압(Vnf)과 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)은 실질적으로 동일하게 되므로 X 전극과 Y 전극 사이의 벽 전압은 거의 0V이다. 일반적으로 Y 전극과 A 전극 사이의 방전 개시 전압(Vfay)이 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다 낮으므로 하강 기간의 최종 전압(Vnf)에서는 벽 전하에 의한 Y 전극의 전위가 A 전극보다 높으므로 A 전극에 대한 Y 전극의 벽 전압이 양의 전압으로 설정될 수 있다. 따라서, 리셋 기간의 하강 기간에서 Y 전극과 A 전극 사이의 전압차가 방전 개시 전압(Vfay)에서 방전이 일어나서 하강 기간의 최종 전압(Vnf)까지 방전이 지속되면서 많은 양의 벽 전하가 쌓이게 되고 프라이밍 입자도 많이 형성된다.
그러면, 이후의 어드레스 방전시 오방전이 발생하고 유지 기간에서의 유지 방전도 일어나지 않게 된다. 유지 기간에서의 유지 방전이 일어나지 않는 경우에는 셀의 벽 전하 상태는 리셋 기간의 하강 기간 종료 후의 상태를 그대로 유지하고 다음 서브필드의 리셋 기간이 시작된다. 이때, 벽 전하가 많이 쌓여 있는 상태에서 다음 리셋 기간이 시작되는 경우 리셋 기간에서 오방전이 발생할 수 있다.
예를 들어, 일반적으로 이전 서브 필드에서 선택되지 않은 방전 셀의 경우, 다음 서브필드의 리셋 기간의 하강 기간에서의 미약한 방전에 의해 방전 셀 간의 불균일을 해소할 수 있을 정도의 벽 전하만 형성되거나 벽 전하가 거의 형성되지 않지만 이전 서브필드의 리셋 기간의 하강 기간에서 생성된 많은 양의 벽 전하와 프라이밍 입자에 의해 원하는 벽 전하 상태를 얻을 수 없게 된다. 또는, 이전 서브 필드에서 선택된 방전 셀의 경우에는 다음 서브필드의 리셋 기간의 하강 기간에서 방전 셀에 형성되어 있는 대다수의 벽 전하들이 소거되고, 방전 셀 간의 불균일을 해소할 수 있을 정도의 벽 전하만이 남게 되는데, 마찬가지로 이전 서브필드에서의 과도한 양의 벽전하와 프라이밍 입자로 인하여 원하는 벽 전하 상태로 제어할 수 없게 된다.
따라서, 이후의 어드레스 방전, 유지 방전에도 영향을 주어 플라즈마 디스플레이 패널을 안정적으로 구동 할 수 없게 된다.
한편, PDP에서는 그 구동 특성상 소비전력이 높으므로 표시될 프레임의 부하율(load ratio) 또는 평균신호레벨(average Power Control)에 따라 소비전력을 제어하는 자동 전력 제어(automatic Power Control, 이하 APC라고 함)기법이 사용된다. 이러한 APC 기법은 입력 영상 데이터의 부하율에 따라서 APC 레벨을 다르게 하고, 각 APC 레벨별로 유지방전 펄스 수를 가변시키면서 소비전력을 일정한 레벨 이하로 제한하는 방법이다. 이러한 APC 기법에 따르면, 부하율에 따라 각 서브필드에 적용되는 유지방전 펄스 수가 변화하게 된다.
1프레임의 부하율은 1프레임에서 각 서브필드의 데이터를 이용하여 각 서브필드별 화면 부하율을 계산하고, 계산한 각 서브필드의 화면 부하율에 대해서 1프레임 전체에 대해서 합하여 계산한다. 각 서브필드 별로 전체 화면에 켜지는 셀(On cell)의 비율을 통해 각 서브필드 별 화면 부하율(load ratio)을 계산하는데, 이를 구체적으로 나타낸 것이 아래의 수학식 1이다.
부하율이 클수록 유지기간에서 유지방전이 많이 일어나므로 그만큼 많은 양의 벽전하가 쌓이게 되고, 앞서 설명한 바와 같이 방전셀에 쌓여 있는 벽전하의 소거 상태를 제어할 수 없게 되어 플라즈마 디스플레이 패널의 안정적인 구동이 어렵게 된다.
따라서, 아래에서는 이러한 문제점을 해결할 수 있는 본 발명의 실시예를 도면을 참조하여 설명한다.
도 8 내지 도 11는 본 발명의 제2 및 제3 실시예에 따른 구동 파형을 나타낸 도면이다.
특히, 유지기간에서 인가되는 구동 파형을 나타낸 것으로 각 서브필드의 유지기간에서 인가되는 유지 펄스의 마지막 유지 방전 펄스의 펄스 폭을 부하율에 따라 가변시킨다.
먼저, 도 8 및 9를 참조하여 본 발명의 제2 실시예에서 부하율이 높은 경우즉, 유지방전 펄스 수가 적은 경우와 부하율이 낮은 경우 즉, 유지방전 펄스 수가 많은 경우의 구동 파형에 대해 각각 설명한다.
먼저, 도 8은 본 발명의 제2 실시예에 따른 부하율이 높은 경우의 구동 파형을 나타낸 도면이다.
도 8을 보면, 부하율이 높아 유지방전 펄스 수가 적은 경우 프라이밍 입자가많이 발생하지 않으므로 유지 기간에서 인가되는 유지방전 펄스 중 마지막 유지 방전 펄스의 폭(T1)을 짧게 한다. 유지 방전 펄스의 폭(T1)을 짧게 하는 것으로 리셋 기간을 단축시킬 수 있다.
도 9를 보면, 유지 기간에서 부하율이 낮아 많은 유지방전 펄스가 있는 경우유지 기간에서 인가되는 유지방전 펄스 중 마지막 유지방전 펄스의 폭(T2)을 길게하여, 유지방전 펄스에 기인한 프라이밍 입자를 절감시킨다.
이처럼 본 발명의 제2 실시예에 따르면, 부하율에 따라 마지막 유지 방전 펄스 폭을 가변시킴으로써 오방전을 저감시킴과 동시에 리셋 기간을 단축시킬 수 있다.
다음, 도 10 및 11을 참조하여 본 발명의 제3 실시예에서 부하율이 높은 경우즉, 유지방전 펄스 수가 적은 경우와 부하율이 낮은 경우 즉, 유지방전 펄스 수가 많은 경우의 구동 파형에 대해 각각 설명한다.
먼저, 도 10은 본 발명의 제3 실시예에 따른 부하율이 높은 경우의 구동 파형을 나타낸 도면이다.
도 10을 보면, 부하율이 높아 유지방전 펄스 수가 적은 경우 프라이밍 입자가 많이 발생하지 않으므로 유지 기간에서 인가되는 유지방전 펄스 중 마지막 유지 방전 펄스가 소정 기간으로 유지된 후 상기 유지방전 펄스의 전압보다 낮은 소정의 전압으로 낮아진 후 상기 소정의 전압이 유지되는 기간(T3)을 짧게 한다. 상기 소정의 전압이 유지되는 기간(T3)을 짧게 하는 것으로 리셋 기간을 단축시킬 수 있다.
도 11을 보면, 유지 기간에서 부하율이 낮아 많은 유지방전 펄스가 있는 경우 유지 기간에서 인가되는 유지방전 펄스가 소정 기간으로 유지된 후 상기 유지방전 펄스의 전압보다 낮은 소정의 전압으로 낮아진 후 상기 소정의 전압이 유지되는 기간(T4)을 길게 하여, 유지방전 펄스에 기인한 프라이밍 입자를 절감시킨다.
제2 실시예 및 제3 실시예에서 유지방전 펄스의 마지막 유지방전 펄스 폭(T1 및 T2)과 마지막 유지방전 펄스의 전압보다 낮은 상기 소정의 전압이 유지되는 기간(T2 및 T4)은 해당 서브필드의 리셋 기간의 하강 기간이 시작되기 이전의 서브필드에서 방전 셀에 쌓여 있던 벽 전하를 소거하기 위한 최적의 조건의 기간으로 설정할 수 있다.
이처럼 본 발명의 제3 실시예에 따르면, 부하율에 따라 마지막 유지 방전 펄스의 전압보다 낮은 소정의 전압이 유지되는 기간을 가변시킴으로써 오방전을 저감시킴과 동시에 리셋 기간을 단축시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 유지 전극은 일정한 전압으로 바이어스한 상태에서 주사 전극에만 구동 파형이 인가되므로 유지 전극을 구동하는 보드를 제거할 수 있다. 즉, 실질적으로 하나의 보드만으로 구동하는 통합 보드를 구현할 수 있으며, 이에 따라 단가가 저감된다.
그리고 부하율에 따라 마지막 유지 방전 펄스 폭을 가변시키거나 또는 부하율에 따라 마지막 유지 방전 펄스의 전압보다 낮은 소정의 전압이 유지되는 기간을 가변시킴으로써 오방전을 저감시킴과 동시에 리셋 기간을 단축시킬 수 있다.
도 1은 플라즈마 표시 패널의 일부 사시도이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 개념도이다.
도 4는 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.
도 6은 리셋 기간에서 강 방전이 일어난 경우의 셀의 벽 전하 상태를 나타내는 도면이다.
도 7 내지 도 11은 각각 본 발명의 제2 내지 제4 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

Claims (12)

  1. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 어드레스, 유지 및 리셋 기간으로 구성된 복수의 서브필드로 나누어 구동하는 방법에 있어서,
    제1 서브필드의 유지 기간에서,
    (a) 상기 제1 전극에 제1 전압을 갖는 바이어스 전압을 인가하는 단계, 및
    (b) 상기 제1 전압이 인가된 상태에서, 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압을 갖는 제1 유지방전 펄스와 상기 제2 전압보다 낮은 제3 전압을 갖는 제2 유지방전 펄스를 교대로 인가하는 단계를 포함하며,
    상기 유지 기간에서 제2 전극에 인가된 마지막 유지방전 펄스의 폭은 상기 서브필드의 부하율에 대응하여 가변되는 플라즈마 표시 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 부하율이 높은 경우의 상기 마지막 유지방전 펄스의 폭은 상기 부하율이 낮은 경우의 상기 마지막 유지방전 펄스의 폭보다 짧은 플라즈마 표시 패널의 구동 방법.
  3. 제1항에 있어서,
    상기 유지 기간에 연속되는 리셋 기간에서 상기 제2 전극의 전압을 제4 전압에서 제5 전압까지 점진적으로 감소시키는 플라즈마 표시 패널의 구동 방법.
  4. 제1항에 있어서,
    상기 제1 전압은 접지 전압인 플라즈마 표시 패널의 구동 방법.
  5. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 어드레스, 유지 및 리셋 기간으로 구성된 복수의 서브필드로 나누어 구동하는 방법에 있어서,
    제1 서브필드의 유지 기간에서,
    (a) 상기 제1 전극에 제1 전압을 갖는 바이어스 전압을 인가하는 단계, 및
    (b) 상기 제1 전압이 인가된 상태에서, 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압을 갖는 제1 유지방전 펄스와 상기 제2 전압보다 낮은 제3 전압을 갖는 제2 유지방전 펄스를 교대로 인가하는 단계를 포함하며,
    상기 제2 전극에 인가된 마지막 유지방전 펄스는 상기 제2 전압으로 유지된후 상기 제2 전압보다 낮은 제4 전압으로 낮아진 후 소정 기간 유지되며, 상기 제4 전압으로 유지되는 기간은 상기 서브필드의 부하율에 대응하여 가변되는 플라즈마 표시 패널의 구동 방법.
  6. 제5항에 있어서,
    상기 부하율이 높은 경우의 상기 마지막 유지방전 펄스의 상기 제4 전압이 유지되는 제1 기간은 상기 부하율이 낮은 경우의 상기 마지막 유지방전 펄스의 상기 제4 전압이 유지되는 제2 기간보다 짧은 플라즈마 표시 패널의 구동 방법.
  7. 제5항에 있어서,
    상기 유지 기간에 연속되는 리셋 기간에서 상기 제2 전극의 전압을 제5 전압에서 제6 전압까지 점진적으로 감소시키는 플라즈마 표시 패널의 구동 방법.
  8. 제5항에 있어서,
    상기 제1 전압은 접지 전압인 플라즈마 표시 패널의 구동 방법.
  9. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 리셋, 어드레스 및 유지 기간으로 구성된 복수의 서브필드로 나누어 구동하는 구동 회로를 포함하는 플라즈마 표시 장치에 있어서,
    상기 구동 회로는 제1 서브필드의 유지 기간에서,
    상기 제1 전극에 제1 전압을 갖는 바이어스 전압을 인가하고, 상기 제1 전압이 인가된 상태에서, 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압을 갖는 w제1 유지방전 펄스와 상기 제2 전압보다 낮은 제3 전압을 갖는 제2 유지방전 펄스를 교대로 인가하며,
    상기 유지 기간에서 제2 전극에 인가된 마지막 유지방전 펄스는 상기 서브필드의 부하율에 대응하여 가변되는 플라즈마 표시 장치.
  10. 제9항에 있어서,
    상기 유지 기간에서 제2 전극에 인가된 마지막 유지방전 펄스의 폭은 상기 부하율에 대응하여 가변되는 플라즈마 표시 장치.
  11. 제9항에 있어서,
    상기 유지 기간에서 상기 제2 전극에 인가된 마지막 유지방전 펄스는 상기 제2 전압으로 유지된후 상기 제2 전압보다 낮은 제4 전압으로 낮아진 후 소정 기간 유지되며, 상기 제4 전압으로 유지되는 기간은 상기 서브필드의 부하율에 대응하여 가변되는 플라즈마 표시 장치.
  12. 제9항 내지 제11항의 어느 한 항에 있어서,
    상기 유지 기간에 연속하는 리셋 기간에서 상기 제2 전극의 전압을 제5 전압에서 제6 전압까지 감소시키는 플라즈마 표시 장치.
KR1020040038986A 2004-05-31 2004-05-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 KR100521497B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038986A KR100521497B1 (ko) 2004-05-31 2004-05-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038986A KR100521497B1 (ko) 2004-05-31 2004-05-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법

Publications (1)

Publication Number Publication Date
KR100521497B1 true KR100521497B1 (ko) 2005-10-12

Family

ID=37305343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038986A KR100521497B1 (ko) 2004-05-31 2004-05-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법

Country Status (1)

Country Link
KR (1) KR100521497B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001641A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001641A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Similar Documents

Publication Publication Date Title
JP4416130B2 (ja) プラズマ表示パネルの駆動方法
JP4284295B2 (ja) プラズマ表示装置およびプラズマ表示パネルの駆動方法
JP2005338784A (ja) プラズマ表示装置とプラズマパネルの駆動方法
KR100551010B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100590097B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100578965B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100627412B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100560517B1 (ko) 플라즈마 디스플레이 패널과 그의 구동 방법
KR100590047B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100578975B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100550991B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100739073B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100521497B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100739062B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100578978B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR20060019859A (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR20060019860A (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100599782B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100728782B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100551015B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR20060019857A (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100684790B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100542133B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100578850B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100649521B1 (ko) 플라즈마 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee