KR100551015B1 - 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 - Google Patents

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 Download PDF

Info

Publication number
KR100551015B1
KR100551015B1 KR1020040038966A KR20040038966A KR100551015B1 KR 100551015 B1 KR100551015 B1 KR 100551015B1 KR 1020040038966 A KR1020040038966 A KR 1020040038966A KR 20040038966 A KR20040038966 A KR 20040038966A KR 100551015 B1 KR100551015 B1 KR 100551015B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
period
discharge
plasma display
Prior art date
Application number
KR1020040038966A
Other languages
English (en)
Other versions
KR20050113845A (ko
Inventor
이토카주히토
조병권
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038966A priority Critical patent/KR100551015B1/ko
Priority to JP2005110164A priority patent/JP2005338784A/ja
Priority to US11/133,906 priority patent/US20050264479A1/en
Publication of KR20050113845A publication Critical patent/KR20050113845A/ko
Application granted granted Critical
Publication of KR100551015B1 publication Critical patent/KR100551015B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치에서, 유지 전극을 접지 전압으로 바이어스한 상태에서 주사 전극에 구동 파형을 인가하여 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행한다. 그러면 유지 전극을 구동하는 구동 보드를 제거할 수 있다. 유지 전극이 접지 전압으로 바이어스되면 리셋 기간에서 주사 전극에 낮은 전압이 인가되므로, 주사 전극의 벽 전하에 의한 전위가 어드레스 전극의 벽 전하에 의한 전위보다 높아질 수 있다. 이러한 경우에 리셋 기간에서 상승 파형이 인가되면 어드레스 전극과 주사 전극 사이에 강한 방전이 일어날 수 있으므로, 상승 파형이 인가될 때 어드레스 전극을 일정 전압으로 바이어스한다. 또한, 리셋 기간의 하강 기간에서 주사 전극의 전압을 0V 이하인 전압에서 점진적으로 감소시켜 주사 전극의 하강 기울기를 완만하게 설정한다. 이렇게 하면 리셋 기간에서의 강방전을 방지할 수 있다.
PDP, 통합 보드, 전압차, 임피던스, 주사 전극, 유지 전극, 강방전, 리셋

Description

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD OF PLASMA DISPLAY PANEL}
도 1은 플라즈마 표시 패널의 일부 사시도이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 개념도이다.
도 4는 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.
도 6은 리셋 기간에서 강 방전이 일어난 경우의 셀의 벽 전하 상태를 나타내는 도면이다.
도 7은 본 발명의 제2 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.
도 8은 본 발명의 제3 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.
도 9는 도 8의 상승 기간 종료 후의 셀의 벽 전하 상태를 나타내는 도면이다.
도 10 및 도 11은 각각 본 발명의 제4 및 제5 실시 예에 따른 구동 파형도이다.
본 발명은 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 관한 것이다.
플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 표시 패널로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(방전 셀)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 표시 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 플라즈마 표시 패널의 일부 사시도이다. 도 1에 도시한 바와 같이, 플라즈마 표시 패널은 서로 마주보며 떨어져 있는 두 개의 절연 기판(1, 2)을 포함 한다. 절연 기판(1) 위에는 복수의 주사 전극(3a)과 유지 전극(3b)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(3a)과 유지 전극(3b)은 유전체층(4) 및 보호막(5)으로 덮여 있다. 유리 기판(2) 위에는 복수의 어드레스 전극(6)이 형성되어 있으며, 어드레스 전극(6)은 절연층(7)으로 덮여 있다. 두 어드레스 전극(6) 사이에 있는 절연층(7) 위에는 격벽(8)이 형성되어 있다. 또한 절연층(7)의 표면 및 격벽(8)의 양측면에 형광체(9)가 형성되어 있다. 절연 기판(1, 2)은 주사 전극(3a)과 어드레스 전극(6) 및 유지 전극(3b)과 어드레스 전극(6)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(6)과, 쌍을 이루는 주사 전극(3a)과 유지 전극(3b)과의 교차부에 있는 방전 공간이 방전 셀(이하, "셀"이라 함)(12)을 형성한다.
일반적으로 교류형 플라즈마 표시 패널은 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 켜질 셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다.
이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다.
따라서 두 구동 보드를 하나로 통합하여 주사 전극의 한쪽 끝에 형성하고, 유지 전극의 한쪽 끝을 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 그런데 이와 같이 두 구동 보드를 통합하면 길게 연장된 유지 전극에서 형성되는 임피던스 성분이 크게 된다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 주사 전극과 유지 전극을 구동할 수 있는 통합 보드를 가지는 플라즈마 표시 장치를 제공하는 것이다. 또한 본 발명은 통합 보드에 적합한 구동 파형을 제공하는 것을 그 기술적 과제로 한다.
이러한 과제를 해결하기 위해, 본 발명은 유지 전극을 일정한 전압으로 바이어스한 상태에서 주사 전극에 구동 파형을 인가한다.
본 발명의 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법이 제공된다. 이 구동 방법은, 적어도 하나의 서브필드의 리셋 기간에서, 상기 제1 전극을 제1 전압으로 바이어스한 상태에서 상기 제2 전극의 전압을 제2 전압에서 제3 전압까지 점진적으로 증가시키는 단계, 그리고 상기 제1 전극을 제1 전압으로 바이어스한 상태에서 상기 제2 전극의 전압을 음의 제4 전압에서 제5 전압까지 점진적으로 감소시키는 단계를 포함한다. 이 때, 상기 제4 전압은 실질적으로 상기 제5 전압의 두 배에 해당하는 전압과 상기 제3 전압의 합에 해당하는 전압보다 높은 전압이다.
그리고 상기 제2 전극의 전압이 상기 제3 전압까지 증가하는 중 적어도 일부인 기간에서 상기 제3 전극의 전압을 양의 전압 상태로 할 수 있으며, 상기 제2 전극의 전압이 상기 제3 전압까지 증가하는 중 적어도 일부인 기간에서 상기 제3 전극의 전압을 제6 전압으로 바이어스할 수 있다.
그리고 어드레스 기간 및 유지 기간에서 상기 제1 전극은 상기 제1 전압으로 바이어스되어 있으며, 상기 제1 전압은 접지 전압이다.
그리고 본 발명의 다른 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널, 그리고 상기 제2 전극 및 상기 제3 전극에 상기 플라즈마 표시 패널이 영상을 표시하기 위한 구동 파형을 인가하며 상기 영상이 표시되는 동안 상기 제1 전극을 제1 전압으로 바이어스하는 구동 보드를 포함하며, 상기 플라즈마 표시 패널과 대향하고 있는 샤시 베이스를 포함하는 플라즈마 표시 장치가 제공된다. 이 장치에서, 상기 구동 보드는 적어도 하나의 서브필드의 리셋 기간에서 상기 제2 전극의 전압을 제2 전압에서 제3 전압까지 점진적으로 증가시킨 이후에 상기 제2 전극의 전압을 음의 제4 전압에서 제5 전압까지 점진적으로 감소시키며, 상기 제2 전극의 전압이 상기 제3 전압까지 증가하는 기간 중 적어도 일부인 기간에서 상기 제3 전극의 전압을 양의 전압 상태로 한다. 그리고 상기 제4 전압의 절대값은 상기 제3 전압과 상기 제5 전압의 두 배에 해당하는 전압의 합의 절대값보다 작다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 2 내지 도 4를 참조하여 자세하게 설명한다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이며, 도 3은 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 개념도이다. 도 4는 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.
도 2에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널(10), 샤시 베이스(20), 전면 케이스(30) 및 후면 케이스(40)를 포함한다. 샤시 베이스(20)는 플라즈마 표시 패널(10)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(10)과 결합된다. 전면 및 후면 케이스(30, 40)는 플라즈마 표시 패널(10)의 전면 및 샤시 베이스(20)의 후면에 각각 배치되어, 플라즈마 표시 패널(10) 및 샤시 베이스(20)와 결합되어 플라즈마 표시 장치를 형성한다.
도 3을 보면, 플라즈마 표시 패널(10)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 가로 방향으로 뻗어 있는 복수의 주사 전극(Y1∼Yn) 및 복수의 유지 전극(X1∼Xn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(10)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 절연 기판과 어드레스 전극(A1∼Am)이 배열된 절연 기판을 포함하다. 두 절연 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치되어 있다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀(도 1의 12)을 형성한다.
도 4에 나타낸 바와 같이, 샤시 베이스(20)에는 플라즈마 표시 패널(10)의 구동에 필요한 보드(100∼500)가 형성되어 있다. 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부에 각각 형성되어 있으며, 단일 보드로 이루어질 수도 있으며 복수의 보드로 이루어질 수도 있다. 도 4에서는 듀얼 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 싱글 구동의 경우에 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부 중 어느한 곳에 배치된다. 이러한 어드레스 버퍼 보드(100)는 영상 처리 및 제어 보드(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 어드레스 전극(A1∼Am)에 인가한다.
주사 구동 보드(200)는 샤시 베이스(20)의 좌측에 배치되어 있으며, 주사 구동 보드(200)는 주사 버퍼 보드(300)를 거쳐 주사 전극(Y1∼Yn)에 전기적으로 연결되어 있으며, 유지 전극(X1∼Xn)은 일정 전압으로 바이어스 되어 있다. 주사 버퍼 보드(300)는 어드레스 기간에서 주사 전극(Y1∼Yn)을 순차적으로 선택하기 위한 전압을 주사 전극(Y1∼Yn)에 인가한다. 주사 구동 보드(200)는 영상 처리 및 제어 보드(400)로부터 구동 신호를 수신하여 주사 전극(Y1∼Yn)에 구동 전압을 인가한다. 그리고 도 4에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)가 샤시 베이스(20)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(20)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(300)는 주사 구동 보드(200)와 일체형으로 형성될 수도 있다.
영상 처리 및 제어 보드(400)는 외부로부터 영상 신호를 수신하여 어드레스 전극(A1∼Am) 구동에 필요한 제어 신호와 주사 및 유지 전극(Y1∼Yn, X1∼Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(100)와 주사 구동 보드(200)에 인가한다. 전원 보드(500)는 플라즈마 표시 장치의 구동에 필요한 전 원을 공급한다. 영상 처리 및 제어 보드(400)와 전원 보드(500)는 샤시 베이스(20)의 중앙에 배치될 수 있다.
다음, 도 5를 참조하여 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형에 대해서 설명한다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다. 아래에서는 편의상 하나의 셀을 형성하는 주사 전극(이하, "Y 전극"이라 함), 유지 전극(이하, "X 전극"이라 함) 및 어드레스 전극(이하, "A 전극"이라 함)에 인가되는 구동 파형에 대해서만 설명한다. 그리고 도 5의 구동 파형에서 Y 전극에 인가되는 전압은 주사 구동 보드(200)와 주사 버퍼 보드(300)에서 공급되고 A 전극에 인가되는 전압은 어드레스 버퍼 보드(100)에서 공급된다. 또한 X 전극은 기준 전압(도 5에서는 접지 전압)으로 바이어스되어 있으므로, X 전극에 인가되는 전압에 대해서는 설명을 생략한다.
도 5를 보면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승 기간 및 하강 기간으로 이루어진다.
리셋 기간의 상승 기간에서는 A 전극을 기준 전압(도 5에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 5에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다. 그리고 전극의 전압이 도 5와 같이 점진 적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한, Vs 전압은 일반적으로 유지 기간에서 Y 전극에 인가되는 전압과 높은 전압이며, Y 전극과 X 전극 사이의 방전 개시 전압보다 낮은 전압이다.
이어서, 리셋 기간의 하강 기간에서는 A 전극을 기준 전압으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 A 전극은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 Y 전극과 A 전극 사이의 벽 전압이 결정된다.
다음, 어드레스 기간에서 켜질 셀을 선택하기 위해 Y 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 Y 전극은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 A 전극에는 기준 전압을 인가한다. 이러한 동작을 수행하기 위해, 주사 버퍼 보드(300)는 Y 전극(Y1∼Yn) 중 VscL의 주사 펄스가 인가될 Y 전극을 선택하며, 예를 들어 싱글 구동에서 세로 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 어드레스 버퍼 보드(100)는 하나의 Y 전극이 선택될 때 해당 Y 전극에 의해 형성된 셀을 통과하는 A 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.
구체적으로, 먼저 첫 번째 행의 Y 전극(도 3의 Y1)에 VscL 전압의 주사 펄스를 인가하는 동시에 첫 번째 행 중 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 Y 전극과 Va 전압이 인가된 A 전극 사이에서 방전이 일어나서, Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다. 그 결과 Y 전극과 X 전극 사이에 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 Y 전극(도 3의 Y2)에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 Y 전극에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다.
이러한 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정되고 Va 전압은 기준 전압보다 높은 레벨로 설정된다. 예를 들어, VscL 전압과 Vnf 전압이 같은 경우에 Va 전압이 인가될 때 셀에서 어드레스 방전이 일어 나는 이유에 대해서 설명한다. 리셋 기간에서 Vnf 전압이 인가되었을 때, A 전극과 Y 전극 사이의 벽 전압과 A 전극과 Y 전극 사이의 외부 전압(Vnf)의 합은 A 전극과 Y 전극 사이의 방전 개시 전압(Vfay)으로 결정된다. 그런데 어드레스 기간에서 A 전극에 0V가 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에는 Vfay 전압이 형성되므로 방전이 일어날 수 있지만, 일반적으로 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스의 폭보다 길어서 방전이 일어나지 않는다. 그런데 A 전극에 Va 전압이 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에는 Vfay 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, 어드레스 방전이 더 잘 일어나도록 하기 위해서 VscL 전압을 Vnf 전압보다 낮은 전압으로 설정할 수 있다.
다음, 어드레스 기간에서 어드레스 방전이 일어난 셀에서는 X 전극에 대한 Y 전극의 벽 전압(Vwxy)이 높은 전압으로 형성되었으므로, 유지 기간에서는 Y 전극에 먼저 Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지방전을 일으킨다. 이때, Vs 전압은 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다는 낮고 (Vs+Vwxy) 전압이 Vfxy 전압보다 높도록 설정된다. 유지방전의 결과 Y 전극에 (-) 벽 전하가 형성되고 X 전극과 A 전극에 (+) 벽 전하가 형성되어, Y 전극에 대한 X 전극의 벽 전압(Vfyx)이 높은 전압으로 형성된다.
이어서 Y 전극에 대한 X 전극의 벽 전압(Vfyx)이 높은 전압으로 형성되었으므로, Y 전극에 -Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지방전을 일으킨다. 그 결과 Y 전극에 (+) 벽 전하가 형성되고 X 전극과 A 전극에 (-) 벽 전하가 형성되어 Y 전극에 Vs 전압이 인가될 때 유지방전이 일어날 수 있는 상태로 된다. 이후, Y 전극에 Vs 전압과 -Vs 전압을 가지는 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.
이와 같이, 본 발명의 제1 실시예에서는 X 전극을 기준 전압으로 바이어스한 상태에서 Y 전극에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행할 수 있다. 따라서 X 전극을 구동하는 구동 보드를 제거할 수 있으며, 단지 X 전극을 기준 전압으로 바이어스만 하면 된다.
도 5를 보면, 본 발명에 제1 실시예에서는 리셋 기간의 하강 기간에서 Y 전극에 인가되는 최종 전압이 Vnf 전압으로 설정되고, 앞서 설명한 것처럼 이 최종 전압(Vnf)은 Y 전극과 X 전극 사이의 방전 개시 전압 근처의 전압이다. 일반적으로 Y 전극과 A 전극 사이의 방전 개시 전압(Vfay)이 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다 낮으므로, 하강 기간의 최종 전압(Vnf)에서는 벽 전하에 의한 Y 전극의 전위가 A 전극보다 높으므로 A 전극에 대한 Y 전극의 벽 전압이 양의 전압으로 설정될 수 있다. 그리고 어드레스 방전이 일어나지 않은 셀은 유지방전도 일어나지 않으므로 이러한 벽 전하 상태를 유지하면서 다음 서브필드의 리셋 기간이 수행된다. 이러한 상태의 셀에서는 X 전극에 대한 Y 전극의 벽 전압보다 A 전극에 대한 Y 전극의 벽 전압이 높으므로, 리셋 기간의 상승 기간에서 Y 전극의 전압이 증가할 때 A 전극과 Y 전극 사이 전압이 방전 개시 전압(Vfay)을 넘은 후 일정 기 간이 경과한 후에 X 전극과 Y 전극 사이 전압이 방전 개시 전압(Vfay)을 넘는다.
그리고 리셋 기간의 상승 기간에서는 Y 전극에 높은 전압이 인가되므로 Y 전극이 양극으로 작용하고 A 전극과 X 전극이 음극으로 작용한다. 셀에서의 방전은 양이온이 음극에 충돌할 때 음극에서 방출되는 2차 전자의 양에 의해 결정되며, 이를
Figure 112004023267020-pat00001
프로세스라 한다. 일반적으로 플라즈마 표시 패널에서 A 전극은 색상 표현을 위해 형광체로 덮여 있는 반면, X 전극과 Y 전극은 유지방전의 효율을 위해 MgO 성분의 보호막과 같이 2차 전자 방출 계수가 높은 물질로 덮여 있다. 그런데 상승 기간에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압(Vfay)을 넘어도 형광체로 덮여 있는 A 전극이 음극으로 작용하기 때문에, A 전극과 Y 전극 사이에서 방전이 지연된다. 방전 지연에 의해 A 전극과 Y 전극 사이에서 실제 방전이 일어나는 시점에서는 A 전극과 Y 전극 사이의 전압이 방전 개시 전압(Vfay)보다 더 높은 전압이다. 따라서 이러한 높은 전압에 의해 A 전극과 Y 전극 사이에서 약 방전이 아닌 강 방전이 발생할 수 있다. 이러한 강 방전에 의해 X 전극과 Y 전극 사이에서도 강 방전이 일어나서 정상적인 상승 기간에서 생성되는 벽 전하보다 많은 양의 벽 전하가 셀에 형성되고 또한 많은 양의 프라이밍 입자가 생성될 수 있다.
그러면 하강 기간에서 많은 양의 벽 전하와 프라이밍 입자에 의해 강 방전이 일어날 수 있으며, 이에 따라 도 6과 같이 X 전극과 Y 전극 사이에 벽 전하가 충분히 소거되지 않을 수 있다. 이러한 상태의 셀은 리셋 기간 종료 후에도 X 전극과 Y 전극 사이에 높은 벽 전압이 형성되고, 이 벽 전압에 의해 어드레스 방전이 일어나지 않아도 유지 기간에서 X 전극과 Y 전극 사이에서 오방전이 일어날 수 있다. 이 러한 오방전을 방지할 수 있는 실시예에 대해서 도 7을 참조하여 상세하게 설명한다.
도 7은 본 발명의 제2 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.
도 7을 보면, 본 발명의 제2 실시예에 따른 구동 파형은 리셋 기간의 상승 기간에서 A 전극을 일정 전압으로 바이어스하는 점을 제외하면 제1 실시예와 동일하다.
구체적으로, 리셋 기간의 상승 기간에서 A 전극을 일정 전압(기준 전압보다 높은 전압)으로 바이어스한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 이때, A 전극의 바이어스 전압으로 도 7과 같이 Va 전압을 사용하면 추가적인 전원을 사용하지 않을 수 있다. A 전극의 전압이 Va 전압으로 바이어스한 상태에서 Y 전극의 전압이 증가하면, A 전극과 Y 전극 사이의 전압이 제1 실시예에 비해 작아서 X 전극과 Y 전극 사이의 전압이 A 전극과 Y 전극 사이의 전압보다 먼저 방전 개시 전압을 넘게 된다. 그러면 X 전극과 Y 전극 사이에서 먼저 약 방전이 발생하고 이 약 방전에 의해 프라이밍 입자가 형성된 상태에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘게 된다. 그리고 이 프라이밍 입자에 의해 A 전극과 Y 전극 사이에서는 방전 지연이 줄어서 앞서 설명한 것과 같은 강 방전이 발생하지 않고 약 방전이 수행되어 원하는 양의 벽 전하가 형성될 수 있다. 따라서 리셋 기간의 하강 기간에서도 약 방전이 일어나지 않아서 유지 기간에서의 오 방전을 방지할 수 있다.
그리고 도 7에서는 상승 기간 동안 A 전극을 일정 전압으로 바이어스하였지만, 이와는 달리 상승 기간의 초기에만 A 전극을 일정 전압으로 바이어스할 수 있다. 앞서 설명한 것처럼 상승 기간에서 강 방전이 일어나지 않도록 하기 위해서는 A 전극과 Y 전극 사이의 전압이 X 전극과 Y 전극 사이의 전압보다 먼저 방전 개시 전압을 넘는 것을 방지하면 되므로, 상승 기간의 초기에만 A 전극을 일정 전압으로 바이어스할 수도 있다. 즉, A 전극과 Y 전극 사이에서 약 방전이 일어난 후에는 A 전극의 전압을 다시 기준 전압으로 설정할 수 있다.
그리고 A 전극의 전압을 점진적으로 증가시킬 수도 있다. 상승 기간에서 Y 전극의 전압이 증가할 때 A 전극의 전압이 같이 증가하면, A 전극 전압이 기준 전압으로 바이어스될 때보다 A 전극과 Y 전극 사이의 전압이 더 낮아지므로 X 전극과 Y 전극 사이에서 먼저 약 방전이 일어날 수 있다. 그리고 A 전극의 전압을 증가시키는 기간은 상승 기간 중 일부 또는 상승 기간 전체일 수도 있다. 또한, A 전극의 전압을 증가시키기지 않고 A 전극을 플로팅시킬 수도 있다. A 전극과 Y 전극에 의해 커패시턴스 성분이 형성되므로, Y 전극의 전압이 증가할 때 A 전극이 플로팅되면 A 전극의 전압도 Y 전극의 전압을 따라서 증가하게 된다. 따라서 도 7의 제2 실시 예와 같은 효과를 낼 수 있다. 그리고 A 전극의 플로팅 기간은 상승 기간 중 일부 또는 상승 기간 전체일 수 있다.
그리고 도 7에서는 상승 기간에서 A 전극의 전압을 기준 전압보다 증가시켜서 약 방전이 일어나도록 하였지만, 이와는 달리 하강 기간에서 Y 전극의 전압이 감소하는 기울기를 조절할 수도 있다. 아래에서는 이러한 실시예에 대해서 도 8 및 도 10을 참조하여 설명한다.
도 8은 본 발명의 제3 실시예에 따른 플라즈마 표시 패널의 구동 파형도이고 도 9는 상승 기간 종료 후의 셀의 벽 전하 상태를 나타내는 도면이다. 그리고 도 10은 본 발명의 제4 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.
도 8에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 구동 파형은 리셋 기간의 하강 기간에서 Y 전극의 전압이 감소하기 시작하는 전압이 Vs 전압 이하라는 점을 제외하면 제2 실시예와 동일하다.
일반적으로, 전극의 전압이 시간 변화에 따라 점진적으로 변하는 기울기가 완만할수록 셀에서는 더 약한 방전이 일어난다. 따라서 제3 실시예에와 같이 Y 전극의 하강 시작 전압을 낮은 전압으로 설정하면, 주어진 하강 기간에서 Y 전극의 하강 기울기를 더 완만하게 설정할 수 있다. 그러면 상승 기간에서 강 방전이 발생하더라도 Y 전극의 전압이 제1 실시예에 비해 느린 속도로 변하기 때문에 강 방전을 방지할 수 있다. 이때, Y 전극의 하강 시작 전압을 기준 전압(0V)으로 설정하는 경우에 추가적인 전원을 사용하지 않을 수 있다.
예를 들어 Y 전극의 하강 시작 전압이 0V인 경우에, Y 전극의 하강 시점에서 외부에서 X 전극과 Y 전극에 인가되는 전압의 차와 A 전극과 Y 전극에 인가되는 전압의 차는 모두 0V이므로 방전이 일어나지 않는다. 이 때, 높은 Vset 전압에서 곧바로 0V 전압까지 전압이 하강되면 자기소거(self-erasing)에 따른 방전이 일어난다. 따라서, Vset 전압에서 Y 전극의 하강 시작 전압 사이에서 적어도 한 번은 Vset 전압에서 Y 전극의 하강 시작 전압 사이의 전압이 Y 전극에 인가된다. 이 때, Vs 전압을 인가하면 추가 전원을 사용하지 않아도 된다. 다음, Y 전극의 전압이 0V에서 점진적으로 하강할 때, 셀에 형성된 벽 전압과 외부에서 인가되는 전압의 차가 방전 개시 전압이 넘는 경우에 약 방전이 일어나서 벽 전하가 설정될 수 있다.
그리고 도 10의 제4 실시 예에 따른 구동 파형은 Y 전극의 하강 시작 전압을 0V 이하에서 시작한다는 점을 제외하면 도 8의 제3 실시예와 동일하다.
일반적으로 상승 기간이 종료되면 Y 전극과 X 전극의 벽 전하 상태는 도 9와 같이 나타난다. 이 때 Y 전극과 X 전극 사이의 벽 전하에 의한 벽 전압은 다음의 수학식 1과 같다.
Figure 112004023267020-pat00002
여기서 Vw는 Y 전극과 X 전극 사이의 벽 전압이고 Vfxy는 Y 전극과 X 전극 사이의 방전 개시 전압이다.
그리고 Y 전극의 하강 시작 전압을 0V 이하인 Vn 전압으로 낮춘다고 가정하면 Y 전극의 전압이 Vn 전압 이하에서 방전이 일어나야 한다. 즉, Vn 전압 인가 시점에서 Y 전극과 X 전극 간 방전이 일어나지 않기 위해서는 인가 전압(Vn)과 Y 전극과 X 전극 사이의 벽 전압의 합이 Y 전극과 X 전극 간 방전 개시 전압보다 작아야 한다. 즉, 수학식 2를 만족해야 한다.
Figure 112004023267020-pat00003
그리고 수학식 2에 수학식 1을 적용하면, Y 전극과 X 전극 사이에서 방전이 일어나지 않는 범위에서 Vn이 수학식 3을 만족하는 범위에서 결정된다.
Figure 112004023267020-pat00004
한편, 일반적으로 리셋 기간에서는 모든 형태의 방전 셀에 대해서 초기화를 하여야 하므로 리셋 기간 동안 인가되는 최고 전압과 최저 전압의 차이는 2Vfxy 또는 그 이상으로 설정된다. 즉, 모든 방전 셀에서 방전을 발생시키기 위해서는 주사 전극과 어드레스 전극 사이에
Figure 112004023267020-pat00005
전압만큼의 전압 변동이 인가되어야 하므로 수학식 4를 만족해야 한다.
Figure 112004023267020-pat00006
앞서 설명한 것과 같이 하강 기간의 최종 전압인 Vnf 전압의 크기는 방전 개시 전압(Vfxy) 근처로 설정되기 때문에 Vset 전압은 다음의 수학식 5를 만족한다.
Figure 112004023267020-pat00007
따라서 Vset 전압을 다음의 수학식 6과 같이 설정할 수 있다.
Figure 112004023267020-pat00008
따라서 수학식 6을 수학식 3에 적용하여 보면 Vn 전압을 음의 전압으로 설정 할 수가 있다.
또한 앞서 설명한 바와 같이 하강 기간의 최종 전압인 Vnf 전압의 크기가 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy) 근처로 설정되기 때문에 수학식 3은 수학식 7과 같이 나타낼 수 있다. 따라서 Vn 전압은 수학식 7을 만족하는 범위까지 Y 전극의 하강 기울기의 시작 전압을 낮출 수 있다.
Figure 112004023267020-pat00009
즉, Vn 전압이 수학식 4를 만족하는 범위 내에서 Y 전극의 하강 시작 전압을 결정하면 된다. 그리고 Vset 전압에서 Vn 전압까지 곧바로 하강시키면 자기소거(self-erasing)에 따른 방전이 일어날 수 있다. 즉, Vset 전압에서 Y 전극의 하강 시작 전압(Vn) 사이의 전압이 적어도 한 번은 Y 전극에 인가하여 자기소거에 따른 방전을 방지한다. 이 때에, 하강 기간에서 Y 전극의 전압을 Vset 전압→Vs→0V→Vn 전압까지 단계적으로 감소시킨 이후에 Y 전극의 전압을 Vnf 전압까지 점진적으로 감소시킬 수 있으며, Y 전극의 전압을 Vset 전압→Vs→Vn 전압까지 단계적으로 감소시킨 이후에 Y 전극의 전압을 Vnf 전압까지 점진적으로 감소시킬 수 있다. 이 때에 Vn 전압을 0V 전압으로 설정하면 추가 전원을 사용하지 않아도 된다.
이와 같이 Y 전극의 하강 시작 전압이 0V 이하로 설정되면 Y 전극의 하강 기울기가 제3 실시 예보다 더 완만해진다. 따라서, 리셋 기간의 하강 기간에서의 강방전을 방지할 수 있으며 하강 기간을 줄일 수도 있다.
이상에서 설명한 것처럼, 본 발명의 실시예에 따르면 X 전극을 일정 전압으 로 바이어스한 상태에서 Y 전극에만 구동 파형을 인가하여 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행할 수 있으므로, X 전극을 구동하는 보드를 제거할 수 있다. 또한, 유지방전을 위한 펄스가 주사 구동 보드(300)에서만 공급되므로 유지방전 펄스가 인가되는 경로에서의 임피던스가 일정해질 수 있다.
그리고 한 필드를 이루는 복수의 서브필드의 리셋 기간을 모두 상승 기간과 하강 기간으로 형성할 수 있다. 또는 일부 서브필드의 리셋 기간을 하강 기간만을 형성할 수도 있으며, 아래에서는 이러한 실시예에 대해서 도 11을 참조하여 상세하게 설명한다.
도 11은 본 발명의 제5 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다. 도 11에서는 복수의 서브필드 중 두 개의 서브필드만 도시하였으며, 편의상 두 서브필드를 각각 제1 서브필드와 제2 서브필드로 도시하였다. 또한, 도 11에서는 제1 서브필드의 리셋 기간이 상승 기간과 하강 기간으로 이루어지는 것으로 도시하였고, 제2 서브필드의 리셋 기간이 하강 기간으로 이루어지는 것으로 도시하였다.
도 11을 보면, 제1 서브필드는 도 10의 구동 파형과 동일한 형태를 가진다. 다음, 제2 서브필드의 리셋 기간에서는 제1 서브필드의 유지 기간에서 Vs 전압의 유지방전 펄스가 Y 전극에 인가된 상태에서 Y 전극의 전압을 Vnf 전압까지 점진적으로 감소시킨다. 즉, 앞서 설명한 것처럼 제2 서브필드의 리셋 기간으로 하강 기간으로 이루어진다.
이때, 제1 서브필드의 유지 기간에서 유지방전이 일어난 경우에는 Y 전극에 (-) 벽 전하, X 전극과 A 전극에 (+) 벽 전하가 형성되어 있으므로, Y 전극의 전압 이 점진적으로 감소하는 중에 셀에 형성된 벽 전압과 함께 방전 개시 전압을 넘게 되면 제1 서브필드의 리셋 기간의 하강 기간에서와 같이 약 방전이 일어난다. 그리고 Y 전극의 최종 전압(Vnf)이 제1 서브필드의 하강 기간의 최종 전압(Vnf)과 동일하므로, 제2 서브필드의 하강 기간 종료 후의 셀의 벽 전하 상태는 제1 서브필드의 하강 기간 종료 후의 벽 전하 상태와 실질적으로 동일해진다.
그리고 제1 서브필드의 유지 기간에서 유지방전이 일어나지 않은 경우에는 어드레스 기간에서도 어드레스 방전이 일어나지 않았으므로, 셀의 벽 전하 상태는 제1 서브필드의 하강 기간 종료 후의 상태를 그대로 유지한다. 제1 서브필드의 하강 기간 종료 후에 셀에 형성된 벽 전압은 인가 전압과 함께 방전 개시 전압 근처로 형성되어 있으므로, Y 전극의 전압이 Vnf 전압까지 감소하는 경우에는 방전이 일어나지 않는다. 따라서 제2 서브필드의 리셋 기간에서 방전이 일어나지 않으므로 제1 서브필드의 리셋 기간에서 설정된 벽 전하 상태를 그대로 유지한다.
이와 같이, 리셋 기간이 하강 기간으로 이루어진 서브필드는 직전 서브필드에서 유지방전이 있는 경우에는 리셋 방전이 일어나고 유지방전이 없는 경우에는 리셋 방전이 일어나지 않는다. 따라서 한 필드에서 최초 서브필드를 제1 서브필드처럼 형성하고 나머지 서브필드를 제2 서브필드처럼 형성하면, 0계조(블랙 계조)를 표시할 때는 최초 서브필드의 리셋 기간에서만 리셋 방전(약 방전)이 일어나게 된다. 즉, 블랙 계조를 표시할 때 다른 서브필드에서 방전이 일어나지 않으므로 명암비를 높일 수 있다.
그리고 도 10 및 도 11에서는 상승 기간에서 A 전극의 전압을 Va 전압으로 바이어스한 것으로 나타냈으나 상승 기간에서 A 전극의 전압을 Va 전압을 바이어스하지 않아도 된다. 즉, 하강 기간에서 Y 전극의 하강 시작 전압을 0V 이하로 낮출 수 있으므로 상승 기간에서 강 방전이 발생하더라도 하강 기간에 Y 전극의 전압이 느린 속도로 변하기 때문에 강 방전을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 유지 전극은 일정한 전압으로 바이어스한 상태에서 주사 전극에만 구동 파형이 인가되므로 유지 전극을 구동하는 보드를 제거할 수 있다. 즉, 실질적으로 하나의 보드만으로 구동하는 통합 보드를 구현할 수 있으며, 이에 따라 단가가 저감된다.
그리고 주사 전극과 유지 전극을 각각의 구동 보드로 구현하는 경우에는 리셋 기간과 어드레스 기간에서의 구동 파형을 주로 주사 구동 보드에서 공급되므로, 주사 구동 보드와 유지 구동 보드에 형성되는 임피던스가 다르다. 이에 따라 유지 기간에서 주사 전극에 인가되는 유지방전 펄스와 유지 전극에 인가되는 유지방전 펄스가 달라질 수 있다. 그러나 본 발명에 의하면 유지방전을 위한 펄스가 주사 구동 보드에서만 공급되므로 임피던스가 항상 일정하다.
또한, 상승 기간에서 하강 기울기의 시작 전압을 음의 전압으로 설정하여 하 강 기울기를 완만하게 설정함으로써 리셋 기간에서의 강방전을 방지할 수 있으며 리셋 기간을 단축시킬 수가 있다.

Claims (10)

  1. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서,
    적어도 하나의 서브필드의 리셋 기간에서,
    상기 제1 전극을 제1 전압으로 바이어스한 상태에서 상기 제2 전극의 전압을 제2 전압에서 제3 전압까지 점진적으로 증가시키는 단계, 그리고
    상기 제1 전극을 상기 제1 전압으로 바이어스한 상태에서 상기 제2 전극의 전압을 음의 제4 전압에서 제5 전압까지 점진적으로 감소시키는 단계를 포함하며,
    상기 제2 전극의 전압이 상기 제3 전압까지 증가하는 기간 중 적어도 일부인 제1 기간에서 상기 제3 전극의 전압을 양의 전압으로 설정하는 플라즈마 표시 패널의 구동 방법.
  2. 제 1항에 있어서,
    상기 제4 전압은 실질적으로 상기 제5 전압의 두 배에 해당하는 전압과 상기 제3 전압의 합에 해당하는 전압보다 높은 전압인 플라즈마 표시 패널의 구동 방법.
  3. 삭제
  4. 제2항에 있어서,
    상기 제1 기간에서 상기 제3 전극의 전압을 어드레스 기간에서 켜질 셀의 제3 전극에 인가되는 전압과 동일한 전압으로 설정하는 플라즈마 표시 패널의 구동 방법.
  5. 제1항, 제2항 및 제4항 중 어느 한 항에 있어서,
    어드레스 기간 및 유지 기간에서 상기 제1 전극은 상기 제1 전압으로 바이어스되어 있는 플라즈마 표시 패널의 구동 방법.
  6. 제 5항에 있어서,
    상기 제1 전압은 접지 전압인 플라즈마 표시 패널의 구동 방법.
  7. 삭제
  8. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널, 그리고
    상기 제2 전극 및 상기 제3 전극에 상기 플라즈마 표시 패널이 영상을 표시하기 위한 구동 파형을 인가하며 상기 영상이 표시되는 동안 상기 제1 전극을 제1 전압으로 바이어스하는 구동 보드를 포함하며, 상기 플라즈마 표시 패널과 대향하고 있는 샤시 베이스
    를 포함하며,
    상기 구동 보드는 적어도 하나의 서브필드의 리셋 기간에서 상기 제2 전극의 전압을 제2 전압에서 제3 전압까지 점진적으로 증가시킨 이후에 상기 제2 전극의 전압을 음의 제4 전압에서 제5 전압까지 점진적으로 감소시키며,
    상기 제2 전극의 전압이 상기 제3 전압까지 증가하는 기간 중 적어도 일부인 제1 기간에서 상기 제3 전극의 전압을 양의 전압으로 설정하는 플라즈마 표시 장치.
  9. 제 8항에 있어서,
    상기 제4 전압의 절대값은 상기 제3 전압과 상기 제5 전압의 두 배에 해당하는 전압의 합의 절대값보다 작은 플라즈마 표시 장치.
  10. 제 8항 또는 제 9항에 있어서,
    상기 제1 전압은 접지 전압인 플라즈마 표시 장치.
KR1020040038966A 2004-05-28 2004-05-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 KR100551015B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040038966A KR100551015B1 (ko) 2004-05-31 2004-05-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
JP2005110164A JP2005338784A (ja) 2004-05-28 2005-04-06 プラズマ表示装置とプラズマパネルの駆動方法
US11/133,906 US20050264479A1 (en) 2004-05-28 2005-05-21 Plasma display device and driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038966A KR100551015B1 (ko) 2004-05-31 2004-05-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20050113845A KR20050113845A (ko) 2005-12-05
KR100551015B1 true KR100551015B1 (ko) 2006-02-13

Family

ID=37288295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038966A KR100551015B1 (ko) 2004-05-28 2004-05-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법

Country Status (1)

Country Link
KR (1) KR100551015B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590070B1 (ko) * 2004-09-23 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20050113845A (ko) 2005-12-05

Similar Documents

Publication Publication Date Title
KR100550995B1 (ko) 플라즈마 표시 패널의 구동 방법
JP4284295B2 (ja) プラズマ表示装置およびプラズマ表示パネルの駆動方法
JP2005338784A (ja) プラズマ表示装置とプラズマパネルの駆動方法
KR100551010B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100590097B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20070005372A (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100612234B1 (ko) 플라즈마 디스플레이 장치
KR100578975B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100550991B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100590047B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100708851B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100551015B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100590011B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100578850B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20060019859A (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100521497B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100551067B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20060019857A (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100578978B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR20060019860A (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100578971B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100599782B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100542517B1 (ko) 플라즈마 표시 패널 및 그의 구동방법
KR100627350B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100684800B1 (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee