KR100542133B1 - 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 - Google Patents

Abstract

플라즈마 표시 패널에서, 비정상적인 벽전하 상태에서 리셋 기간의 하강 기간에서 Y전극에 유지 방전 전압(Vs)과 A 전극에 기준 전압(0V)이 인가되는 경우, Y 전극과 A 전극 사이에서 강방전이 발생하여 원하는 양만큼의 벽전하가 소거되지 않는다. 소거되지 않은 벽전하에 의해 어드레스 기간에서 오방전이 발생하여, 유지기간에서 비정상적인 유지 방전이 일어날 수 있다. 따라서, 켜져야 할 셀에서의 방전 동작이 불안정하여 플라즈7마 표시 패널의 방전 신뢰성이 떨어지게 된다. 따라서, 유지 기간의 마지막 유지방전 펄스의 펄스 폭을 서브필드 가중치에 따라 가변시킨다.

PDP, 유지 기간, 서브필드, 가중치, 유지방전 펄스 폭

Description

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD OF PLASMA DISPLAY PANEL}

도 1은 플라즈마 표시 패널의 일부 사시도이다.

도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.

도 3은 플라즈마 디스플레이 패널의 계조 표시 방법을 나타내는 도면이다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형을 나타내는 도면이다.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치(PDP)를 나타내는 도면이다.

도 6은 본 발명의 제2 실시예에 따른 서브필드 가중치가 낮은 경우의 구동 파형을 나타낸 도면이다.

도 7은 본 발명의 제2 실시예에 따른 서브필드 가중치가 높은 경우의 구동 파형을 나타낸 도면이다.

본 발명은 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 관한 것이다.

플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 표시 패널로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(방전 셀)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.

직류형 플라즈마 표시 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.

도 1은 플라즈마 표시 패널의 일부 사시도이다. 도 1에 도시한 바와 같이, 플라즈마 표시 패널은 서로 마주보며 떨어져 있는 두 개의 절연 기판(1, 2)을 포함한다. 절연 기판(1) 위에는 복수의 주사 전극(3a)과 유지 전극(3b)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(3a)과 유지 전극(3b)은 유전체층(4) 및 보호막(5)으로 덮여 있다. 유리 기판(2) 위에는 복수의 어드레스 전극(6)이 형성되어 있으며, 어드레스 전극(6)은 절연층(7)으로 덮여 있다. 두 어드레스 전극(6) 사이에 있는 절연층(7) 위에는 격벽(8)이 형성되어 있다. 또한 절연층(7)의 표면 및 격벽(8)의 양측면에 형광체(9)가 형성되어 있다. 절연 기판(1, 2)은 주사 전극(3a)과 어드레스 전극(6) 및 유지 전극(3b)과 어드레스 전극(6)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(6)과, 쌍을 이루는 주사 전극(3a)과 유지 전극(3b)과의 교차부에 있는 방전 공간이 방전 셀(이하, 셀이라 함)(12)을 형성한다.

도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.

도 2에 도시한 바와 같이, PDP 전극은 m ×n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고 행방 향으로는 n행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 지그재그로 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.

한편, 일반적으로 플라즈마 디스플레이 패널에서는 1 프레임(1TV필드)을 복수의 서브필드로 나누고 이를 시분할 제어하여 계조를 구현한다. 각 서브필드는 앞에서 설명한 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 도 3에는 256계조를 구현하기 위해 1 프레임을 8개의 서브필드로 나눈 경우를 나타내었다. 각 서브필드(SF1-SF8)는 리셋 기간(도시하지 않음), 어드레스 기간(A1-A8) 및 유지 기간(S1-S8)으로 이루어지며, 유지 기간(S1-S8)은 발광 기간(1T, 2T, 4T, , 128T)의 비가 1:2:4:8:16:32:64:128로 된다.

이때, 예를 들어 3이란 계조를 구현하기 위해서는 1T 발광 기간을 가지는 서브 필드(SF1)와 2T 발광 기간을 가지는 서브 필드(SF2)에서 방전 셀을 방전시켜 방전되는 기간의 합이 3T가 되게 한다. 이러한 방법으로 서로 다른 발광 기간을 가 지는 서브필드를 조합하여 256계조의 영상을 표시한다.

따라서, 가중치가 높은 서브필드에서 유지 방전이 발생하는 경우 방전이 많이 발생하게 되어 과도한 프라이밍 입자가 발생하게 된다. 직전 서브필드의 유지 기간에서 형성된 벽 전하를 소거하는 리셋 기간에서, 정상적으로는 마지막 유지방전 전압(Vs)에 의해 Y 전극에 형성된 (-) 벽 전하와 유지 전극에 형성된 (+) 벽 전하가 소거되어야 함에도 불구하고, 과도한 프라이밍 입자로 인하여 강방전이 발생하여 원하는 양만큼의 벽전하의 소거가 이루어지지 않는다. 이로 인해 리셋 기간이 종료하여도 셀에는 많은 양의 벽전하가 쌓여 있게 된다.

소거되지 않은 벽전하에 의해 어드레스 기간에서 오방전이 발생하여 유지 기간에서 비정상적인 유지 방전이 일어날 수 있다. 또는 벽전하가 소거되지 않아서 어드레스 기간에서 A 전극과 Y 전극 사이에 많은 양의 벽전하가 형성될 수 있다. 따라서 유지 기간에 Y 전극과 A 전극 사이에서 주로 방전이 일어나서 유지방전이 지속되지 않는 저방전이 발생할 수 있다. 따라서, 켜져야 할 셀에서의 방전 동작이 불안정하여 플라즈마 표시 패널의 방전 신뢰성이 떨어지게 된다.

본 발명이 이루고자 하는 기술적 과제는 각 서브필드의 가중치에 따라 유지기간에서 마지막 유지 방전 펄스의 펄스 폭을 가변시킴으로써 플라즈마 표시 패널의 방전 신뢰성을 높일 수 있는 방법을 제공하는 것이다.

이러한 과제를 해결하기 위해, 본 발명은 서브필드의 가중치에 따라 유지 기 간에서 유지방전 펄스의 펄스 폭을 가변시킨다.

본 발명의 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법이 제공된다. 적어도 하나의 서브필드에서, 본 발명의 한 특징에 따른 플라즈마 표시 장치의 구동 방법은

제1 서브필드의 유지 기간에서,

상기 제1 전극 및 제2 전극에 유지방전을 위한 제1 전압을 갖는 유지방전 펄스를 교대로 인가하는 단계를 포함하며,

상기 제2 전극에 인가된 유지방전 펄스의 마지막 유지방전 펄스의 펄스 폭은 서브필드 가중치에 대응하여 가변된다.

본 발명의 다른 특징에 따른 플라즈마 표시 장치는

복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 유지, 리셋 및 어드레스 기간으로 구성된 복수의 서브필드로 나누어 구동하는 구동 회로를 포함하는 플라즈마 표시 장치에 있어서,

상기 구동 회로는,

제1 서브필드의 유지 기간에서 상기 제1 전극 및 제2 전극에 유지방전을 위한 유지방전 펄스를 교대로 인가하며,

상기 제1 서브필드 직후의 제2 서브필드의 리셋 기간에서 상기 제2 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 감소시키며,

상기 제1 서브필드의 유지 기간에서 마지막 유지방전 펄스가 인가되는 시점과 상기 제2 서브필드의 리셋 기간에서 상기 제2 전극의 전압이 감소하기 시작하는 시점 사이의 제1 기간이 상기 제1 서브필드의 가중치에 따라 가변된다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이하에서는 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형을 나타내는 도면이다.

도 4에서는 복수의 서브필드 중 두 개의 서브필드만 도시하였으며, 편의상 두 서브필드를 각각 제1 서브필드와 제2 서브필드로 도시하였다. 또한 도 4에서는 제1 서브필드의 리셋 기간이 상승 기간과 하강 기간으로 이루어지는 것으로 도시하였고, 제2 서브필드의 리셋 기간이 하강 기간으로 이루어지는 것으로 도시하였다.

도 4를 보면, 제1 서브필드에서 리셋 기간의 상승 기간에서는 어드레스 전극(도시하지 않음)을 기준 전압(0V)으로 유지한 상태에서 주사 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 4에서는 주사 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 주사 전극의 전압이 증가하는 중에 주사 전극(Y)과 유지 전극(X)사이 및 주사 전극(Y)과 어드레스 전극 사이에서 미약한 방전(이하, "약방전"이라 함)이 일어나면서, 주사 전극(Y)에는 음의 벽 전하가 형성되고 유지 전극(X) 및 어드레스 전극에는 양의 벽 전하가 형성된다. 그리고 전극의 전압이 도 4와 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압이 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745, 086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한, Vs 전압은 일반적으로 유지 기간에서 주사 전극(Y)에 인가되는 전압과 같은 전압이며, 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압보다 낮은 전압이다.

이어서, 리셋 기간의 하강 기간에서는 어드레스 전극을 기준전압으로 유지하고, 유지 전극(X)을 Ve 전압으로 유지한 상태에서 주사 전극(Y)의 전압을 Vs 전압에서 Vnf까지 점진적으로 감소시킨다. 그러면 주사 전극(Y)의 전압이 감소하는 중에 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극 사이에서 미약한 방전이 일어나면서 주사 전극(Y)에 형성된 음의 벽 전하와 유지 전극(X) 및 어드레스 전극에 형성된 양의 벽 전하가 소거된다. 일반적으로 Ve - Vnf 전압의 크기는 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압 근처로 설정된다. 그러면 주사 전극(Y)과 유지 전극(X) 사이의 벽 전압이 거의 0V가 되어, 어드레스 기 간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 어드레스 전극은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 주사 전극(Y)과 어드레스 전극사이의 벽 전압이 결정된다.

다음, 어드레스 기간에서 켜질 셀을 선택하기 위해 주사 전극(Y)과 어드레스 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 주사 전극(Y)은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 어드레스 전극에는 기준 전압을 인가한다. 이러한 동작을 수행하기 위해, 주사 버퍼 보드(도시하지 않음)는 주사 전극(Y1-Yn) 중 VscL의 주사 펄스가 인가될 주사 전극(Y)을 선택하며, 예를 들어 싱글 구동에서 세로 방향으로 배열된 순서대로 주사 전극(Y)을 선택할 수 있다. 그리고 어드레스 버퍼 보드(도시하지 않음)는 하나의 주사 전극(Y)이 선택될 때 해당 주사 전극(Y)에 의해 형성된 셀을 통과하는 어드레스 전극(A1-Am) 중 Va 전압의 어드레스 펄스가 인가된 셀을 선택한다.

구체적으로, 먼저 첫 번째 행의 주사 전극(도 2의 Y1)에 VscL 전압의 주사 펄스를 인가하는 동시에 첫 번째 행 중 켜질 셀에 위치하는 어드레스 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 주사(Y) 전극과 Va 전압이 인가된 어드레스 전극 사이에서 방전이 일어나서, 주사(Y) 전극에 (+) 벽 전하, 어드레스 전극 및 유지 전극(X)에 각각 (-) 벽 전하가 형성된다. 그 결과 주사 전극(Y)과 유지 전극(X) 사이에 주사 전극(Y)의 전위가 유지 전극(X)의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 Y 전극(도 2의 Y2)에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 어드레스 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 어드레스 전극과 두 번째 행의 주사 전극(Y)에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 주사 전극(Y)에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 켜질 셀에 위치하는 어드레스 전극에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다.

이러한 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정되고 Va 전압은 기준 전압보다 높은 레벨로 설정된다. 따라서, VscL 전압과 Vnf 전압이 같은 경우, Va 전압이 인가되면 어드레스 방전이 일어난다. 리셋 기간에서 Vnf 전압이 인가되었을 때, 어드레스 전극과 주사 전극(Y) 사이의 벽 전압과 어드레스 전극과 주사 전극(Y) 사이의 외부 전압(Vnf)의 합은 어드레스 전극과 주사 전극(Y) 사이의 방전 개시 전압(Vfay)으로 결정된다. 그런데 어드레스 기간에서 어드레스 전극에 0V가 인가되고 주사 전극(Y)에 VscL(=Vnf) 전압이 인가되는 경우에 어드레스 전극과 주사 전극(Y) 사이에 방전 개시 전압 Vfay 전압이 형성되지만, 일반적으로 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스의 폭보다 길어서 방전이 일어나지 않는다. 그런데 어드레스 전극에 Va 전압이 인가되고 주사 전극(Y)에 VscL(=Vnf) 전압이 인가되는 경우에 어드레스 전극과 주사 전극(Y) 사이에는 Vfay 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, 어드레스 방전이 더 잘 일어나도록 하기 위해서 VscL 전압을 Vnf 전압보다 낮은 전압으로 설정할 수 있다.

다음, 유지 기간에서는 유지 전극(X)에 0V를 인가한 상태에서 주사 전극(Y)에 Vs 전압을 가지는 펄스를 인가하여 주사 전극(Y)과 유지 전극(X) 사이에서 유지 방전을 일으키고, 이어서 주사 전극(Y)에 0V를 인가한 상태에서 유지 전극에 Vs 전압을 가지는 펄스를 인가하여 주사 전극과 유지 전극 사이에서 유지방전을 일으킨다. 그리고 이 동작을 계속 반복하여 유지방전을 원하는 횟수만큼 일으킨다.

다음, 제2 서브필드의 리셋 기간에서는 제1 서브필드의 유지 기간에서 Vs 전압의 유지방전 펄스가 주사 전극(Y)에 인가된 상태에서 주사 전극의 전압을 Vnf 전압까지 점진적으로 감소시킨다. 즉, 앞서 설명한 것처럼 제2 서브필드의 리셋 기간은 하강 기간으로 이루어진다.

이때, 제1 서브필드의 유지 기간에서 유지방전이 일어난 경우에는 Y 전극에 (-) 벽 전하, X 전극과 A 전극에 (+) 벽 전하가 형성되어 있으므로, Y 전극의 전압이 점진적으로 감소하는 중에 셀에 형성된 벽 전압과 함께 방전 개시 전압을 넘게 되면 제1 서브필드의 리셋 기간의 하강 기간에서와 같이 약 방전이 일어난다. 그리고 Y 전극의 최종 전압(Vnf)이 제1 서브필드의 하강 기간의 최종 전압(Vnf)과 동일하므로, 제2 서브필드의 하강 기간 종료 후의 셀의 벽 전하 상태는 제1 서브필드의 하강 기간 종료 후의 벽 전하 상태와 실질적으로 동일해진다.

그리고 제1 서브필드의 유지 기간에서 유지방전이 일어나지 않은 경우에는 어드레스 기간에서도 어드레스 방전이 일어나지 않았으므로, 셀의 벽 전하 상태는 제1 서브필드의 하강 기간 종료 후의 상태를 그대로 유지한다. 제1 서브필드의 하 강 기간 종료 후에 셀에 형성된 벽 전압은 인가 전압과 함께 방전 개시 전압 근처로 형성되어 있으므로, Y 전극의 전압이 Vnf 전압까지 감소하는 경우에는 방전이 일어나지 않는다. 따라서 제2 서브필드의 리셋 기간에서 방전이 일어나지 않으므로 제1 서브필드의 리셋 기간에서 설정된 벽 전하 상태를 그대로 유지한다.

이와 같이, 리셋 기간이 하강 기간으로 이루어진 서브필드는 직전 서브필드에서 유지방전이 있는 경우에는 리셋 방전이 일어나고 유지방전이 없는 경우에는 리셋 방전이 일어나지 않는다.

한편, 본 발명의 제1 실시예에 따른 구동 파형이 인가되는 플라즈마 디스플레이 패널에서는 1 프레임(1TV필드)을 복수의 서브필드로 나누고 이를 시분할 제어하여 계조를 구현함에 따라, 가중치가 높은 서브필드일수록 유지 방전 발생시 많은 유지방전 펄스를 갖는다.

따라서, 이경우 방전이 많이 발생하여, 프라이밍 입자가 많이 발생하게 된다. 이는 이후의 리셋 기간에서의 비정상적인 리셋 동작에 의해 리셋 기간의 종료후에도 벽전하가 원하는 양만큼 소거되지 않아 이후의 어드레스 방전 및 유지 방전의 오방전이 발생할 수 있다.

따라서, 아래에서는 이러한 문제점을 해결할 수 있는 본 발명의 실시예를 도면을 참조하여 설명한다.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 표시 패널(PDP)을 나타내는 도면이다.

도 5에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 PDP는 플라즈마 패 널(100), 어드레스 구동부(200), Y 전극 구동부(300), X 전극 구동부(400) 및 제어부(500)를 포함한다.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 지그재그로 배열되어 있는 주사전극(Y1~Yn) 및 유지전극(X1~Xn)을 포함한다.

어드레스 구동부(200)는 제어부(500)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.

Y 전극 구동부(300) 및 X 전극 구동부(400)는 제어부(500)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다.

제어부(500)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(300) 및 X 전극 구동부(400)에 전달한다.

본 발명의 실시예에 따르면 제어부(500)에서는 서브필드 가중치의 크기를 계산하여 그에 따른 구동 신호를 어드레스 구동부, Y 전극 구동부, 및 X 전극 구동부 각각에 전달한다.

아래에서는 도 6 및 7을 참조하여 본 발명의 제2 실시예에 따른 플라즈마 표시 패널의 구동 파형에 대해서 설명한다. 특히, 유지 기간 및 리셋 에서 주사 전극(Y)에 인가되는 플라즈마 표시 패널의 구동 파형에 대하여 설명한다.

도 6 및 7은 본 발명의 제2 실시예에 따른 구동 파형을 나타낸 도면이다.

특히, 유지기간에서 인가되는 구동 파형을 나타낸 것으로 각 서브필드의 유지기간에서 인가되는 유지방전 펄스 중 마지막 유지방전 펄스의 펄스 폭을 서브필드 가중치에 따라 가변시킨다.

먼저, 도 6은 본 발명의 제2 실시예에 따른 서브필드 가중치가 낮은 경우의 구동 파형을 나타낸 도면이다.

도 6을 보면, 서브필드 가중치가 낮은 경우 유지 기간에 인가되는 유지방전 펄스 수가 적게 되고, 프라이밍 입자가 많이 발생하지 않으므로 유지 기간에서 인가되는 유지방전 펄스 중 마지막 유지방전 펄스의 폭(T1)을 짧게 한다. 유지 방전 펄스의 폭(T1)을 짧게 하는 것으로 리셋 기간을 단축시킬 수 있다.

도 7은 본 발명의 제2 실시예에 따른 서브필드 가중치가 높은 경우의 구동 파형을 나타낸 도면이다.

도 7을 보면, 서브필드 가중치가 높아 많은 유지방전 펄스가 있는 경우 유지 기간에서 인가되는 유지방전 펄스 중 마지막 유지방전 펄스의 폭(T2)을 길게 하여, 유지방전 펄스에 기인한 프라이밍 입자를 소거시킨다.

이처럼 본 발명의 실시예에 따르면, 서브필드 가중치에 따라 마지막 유지 방전 펄스의 펄스 폭을 가변시킴으로써 프라이밍 효과를 조정함으로써 저방전을 개선할 수 있다.

또는 마지막 Vs가 인가되는 시점과 리셋 기간에서 하강하는 기간의 시작 시점 사이에 기간을 길게 함으로써도 본 발명의 목적을 만족시킬 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상에서 설명한 바와 같이 본 발명에 의하면, 각 서브필드별 가중치에 따라 각 서브필드의 유지기간에서 인가되는 유지방전 펄스의 마지막 유지방전 펄스의 펄스 폭을 가변시킴으로써, 저방전 및 오방전을 방지할 수 있다.

Claims (6)

1. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 유지, 리셋 및 어드레스 기간으로 구성된 복수의 서브필드로 나누어 구동하는 방법에 있어서,

   제1 서브필드의 유지 기간에서,

   상기 제1 전극 및 제2 전극에 유지방전을 위한 전압을 갖는 유지방전 펄스를 교대로 인가하는 단계를 포함하며,

   상기 제2 전극에 인가된 유지방전 펄스의 마지막 유지방전 펄스의 펄스 폭은 서브필드 가중치에 비례하여 증가하는 플라즈마 표시 장치의 구동 방법.
2. 제1항에 있어서,

   상기 서브필드 가중치가 작은 경우의 상기 마지막 유지방전 펄스의 펄스 폭은 상기 서브필드 가중치가 높은 경우의 상기 마지막 유지방전 펄스의 펄스 폭보다 짧은 플라즈마 표시 장치의 구동 방법.
3. 제1항에 있어서,

   상기 유지 기간에 연속되는 리셋 기간에서 상기 제2 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 감소시키는 플라즈마 표시 장치의 구동 방법.
4. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 유지, 리셋 및 어드레스 기간으로 구성된 복수의 서브필드로 나누어 구동하는 구동 회로를 포함하는 플라즈마 표시 장치에 있어서,

   상기 구동 회로는,

   제1 서브필드의 유지 기간에서 상기 제1 전극 및 제2 전극에 유지방전을 위한 유지방전 펄스를 교대로 인가하며,

   상기 제1 서브필드 직후의 제2 서브필드의 리셋 기간에서 상기 제2 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 감소시키며,

   상기 제1 서브필드의 유지 기간에서 마지막 유지방전 펄스가 인가되는 시점과 상기 제2 서브필드의 리셋 기간에서 상기 제2 전극의 전압이 감소하기 시작하는 시점 사이의 제1 기간이 상기 제1 서브필드의 가중치에 비례하여 증가하는 플라즈마 표시 장치.
5. 제4항에 있어서,

   상기 서브필드 가중치가 큰 경우의 제1 기간은 상기 서브필드 가중치가 작은 경우의 상기 제1 기간보다 긴 플라즈마 표시 장치.
6. 제4항에 있어서,

   상기 유지 기간에서 상기 서브필드 가중치가 작은 경우의 상기 마지막 유지방전 펄스의 펄스 폭은 상기 서브필드 가중치가 큰 경우의 상기 마지막 유지방전 펄스의 펄스 폭보다 짧은 플라즈마 표시 장치.

Images