JP5189503B2 - 表示装置の駆動方法および表示装置 - Google Patents

表示装置の駆動方法および表示装置 Download PDF

Info

Publication number
JP5189503B2
JP5189503B2 JP2008555994A JP2008555994A JP5189503B2 JP 5189503 B2 JP5189503 B2 JP 5189503B2 JP 2008555994 A JP2008555994 A JP 2008555994A JP 2008555994 A JP2008555994 A JP 2008555994A JP 5189503 B2 JP5189503 B2 JP 5189503B2
Authority
JP
Japan
Prior art keywords
display
electrode
address
electrodes
pairs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008555994A
Other languages
English (en)
Other versions
JPWO2008093425A1 (ja
Inventor
仁 平川
学 石本
健司 粟本
Original Assignee
篠田プラズマ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 篠田プラズマ株式会社 filed Critical 篠田プラズマ株式会社
Publication of JPWO2008093425A1 publication Critical patent/JPWO2008093425A1/ja
Application granted granted Critical
Publication of JP5189503B2 publication Critical patent/JP5189503B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

本発明は、複数の細長いガス放電管からなる表示装置の駆動に関し、特にプラズマ・チューブ・アレイのアドレス放電後においてプライミング効果を持続させるための補助パルスの印加に関する。
特開２００３−８６１４１号公報には、外部電極からの電圧の印加によりガス放電を発生させ、内部に配置された蛍光体により発光する複数のガス放電管を並置して構成した表示装置が提案されている。
このような表示装置は、内部に放電ガスが封入され蛍光体層が形成されたガス放電管と、そのガス放電管に接触しかつガス放電管を支持する２つの支持体と、それら支持体のガス放電管対向面に配置され放電管に外部から電圧を印加して放電管内で放電を発生させることによって表示を行う複数の電極とで構成されている。
特開平７−１９１６２７号公報には、プラズマディスプレイパネルの駆動方法が記載されている。その駆動方法では、プラズマディスプレイパネルを複数の走査ブロックに分割し、走査ブロック毎の書き込み放電期間の直後に短時間の第一維持放電期間を設け、全走査ブロックの書き込み放電後に、全表示セル同時に行う第二維持放電期間を設ける。さらに、各走査ブロックの書き込み放電期間の直前に予備放電消去または予備放電と予備放電消去を行う。それによって、プラズマディスプレイパネルの書き込み放電及び維持放電の、走査ライン毎の特性差を軽減し、動作マージンの拡大を図る。
特開２００６−１４６２１７号公報には、プラズマ表示装置の駆動方法が記載されている。その駆動方法において、複数の第２電極Ｙは、第１グループ及び第２グループを含む複数のグループに分割され、少なくとも一つのサブフィールドで、各々表示するセルを選択する段階と；第１維持期間では、複数の第２電極に、第２電圧Ｖｓと第３電圧−Ｖｓとを交互に印加して、少なくとも上記第１グループを含む複数のグループのセルに対して維持放電を発生させる段階と；第２維持期間では、複数の第２電極に、第４電圧と第５電圧とを交互に印加して、少なくとも上記第１グループ及び第２グループを含む複数のグループのセルに対して維持放電を発生させる段階と、を含む。このとき第１電極は所定電圧にバイアスされている。それによって、維持電極を駆動する駆動ボードをなくすことが可能となる。
特開２００３−８６１４１号公報 特開平７−１９１６２７号公報 特開２００６−１４６２１７号公報
プラズマ・チューブ・アレイのガス放電管はおよそ１ｍｍもの直径を有し、従って放電空間が大きく発光効率が良いが、空間電荷が拡散しやすく、壁電荷を形成しにくい。従って、アドレス放電の発生からサステイン放電の開始までの時間が長くなるにしたがって、プライミング効果が減少または消滅し、サステイン放電の失敗の確率が高くなる。リセット放電の終了からアドレス放電まで時間、またはアドレス放電からサステイン放電までの時間が長いと、空間電荷の減少によって、放電ミスが発生しやすくなる。
発明者たちは、アドレス期間においてアドレス放電したセルのアドレス電極およびＸ電極に補助パルスを印加することによって、アドレス期間の残りの期間において放電空間内の荷電粒子のプライミング効果をより長く持続させることができ、またアドレス放電によって形成された不充分な量の壁電荷を修正して表示電極に充分な量の壁電荷を再形成することができる、と認識した。
本発明の目的は、表示装置のガス放電管においてアドレス放電によるプライミング効果をより長く持続させることである。
本発明の別の目的は、表示装置のガス放電管においてアドレス放電によって形成された不充分な壁電荷をより良好な状態に修復することである。
本発明の特徴によれば、内部に、蛍光体層が形成されると共に放電ガスが封入された複数のガス放電管が並置され、その複数のガス放電管の表示面側に各ガス放電管と交差する方向の複数対の表示電極が配置され、その複数のガス放電管の背面側に区分された第１の複数対の表示電極と第２の複数対の表示電極とを含む各ガス放電管の長手方向に沿った複数の信号電極が配置され、その表示電極とその信号電極の交差部を放電セルとし、アドレスされた放電セルの放電をアドレス期間に続くサステイン期間において前記表示電極の各対に交互に印加される維持電圧パルスで維持する構成の表示装置を駆動する駆動方法は、アドレス期間の第１の期間において、その第１の複数対の表示電極の各表示ラインに対応するアドレス電圧パルスをその信号電極に印加し、その第１の複数対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧パルスを印加し、そのアドレス期間のその第１の期間において、その第１の複数対の表示電極の各表示電極対のうちの一方の表示電極に対する一連の走査電圧パルスの印加が終了した後、その第１の複数対の表示電極の各表示電極対のうちの他方の表示電極にその走査電圧パルスと同じ極性の第１の補助パルスを印加し、その間にその複数の信号電極にそのアドレス電圧パルスと同じ極性の第２の補助パルスを印加し、次いで、その第１の複数対の表示電極の各表示電極対のうちのその他方の表示電極に維持電圧パルスと同じ極性の第３の補助パルスを印加し、そのアドレス期間の第２の期間においてその第２の複数対の表示電極の各表示ラインに対応するアドレス電圧パルスをその複数の信号電極に印加し、その第２の複数対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧パルスを印加して、各表示ライン上の放電セルのアドレスを行う。
また、本発明は表示装置に関する。
本発明によれば、表示装置のガス放電管において、アドレス放電によるプライミング効果をより長く持続させることができる。また、本発明によれば、表示装置のガス放電管において、アドレス放電によって形成された壁電荷が時間の経過とともに不十分な量となってもその壁電荷をより良好な状態に修復することができる。
本発明の実施形態を、図面を参照して説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図１は、通常のカラー表示装置用のプラズマ・チューブまたはガス放電管のアレイのユニットの概略的な部分的構造を例示している。 図２Ａは、透明な複数の表示電極対２が形成された前面側支持基板を示している。図２Ｂは、複数の信号電極３が形成された背面側支持基板を示している。 図３は、ＰＴＡユニットのプラズマ・チューブ・アレイの管の長手方向に垂直な断面の構造を示している。 図４は、本発明の実施形態による表示装置のＸ電極ドライバ装置、Ｙ電極ドライバ装置およびアドレス電極ドライバ回路の電気的接続を示している。 図５は、通常の表示装置における、Ｘ電極ドライバ装置、Ｙ電極ドライバ装置およびアドレス・ドライバ回路の出力駆動電圧波形の概略的な駆動シーケンスを例示している。 図６Ａ、６Ｂおよび６Ｃは、図５の通常の駆動シーケンスによる、それぞれ、リセット放電後、その後のアドレス放電およびアドレス放電後における、セルのアドレス電極、サステイン電極およびスキャン電極における壁電荷の状態を示している。 図７Ａ、７Ｂおよび７Ｃは、図５の通常の駆動シーケンスによる、それぞれ、リセット放電後、その後のアドレス放電およびアドレス放電後における、セルのアドレス電極、サステイン電極およびスキャン電極における壁電荷の別の状態を示している。 図８Ａおよび８Ｂは、図５の通常の駆動シーケンスによる、それぞれ、リセット放電後、その後のアドレス放電期間後における、アドレス放電に失敗したまたはアドレスしなかったセルのアドレス電極、サステイン電極およびスキャン電極における壁電荷のさらに別の状態を示している。 図９Ａおよび９Ｂは、本発明の実施形態による表示装置のＹ電極ドライバ装置の構成を示している。 図１０Ａおよび１０Ｂは、本発明の実施形態による表示装置のＸ電極ドライバ装置の構成を示している。 図１１Ａ〜１１Ｅは、本発明の実施形態による表示装置１０における、アドレス期間ＴＡにおけるＸ電極ドライバ装置、Ｙ電極ドライバ装置およびアドレス・ドライバ回路の出力駆動電圧波形の概略的な駆動シーケンスを例示している。 図１２Ａ〜１２Ｅは、本発明の実施形態による表示装置における、アドレス期間におけるＸ電極ドライバ装置、Ｙ電極ドライバ装置およびアドレス・ドライバ回路の出力駆動電圧波形の別の概略的な駆動シーケンスを例示している。図１２Ｆは、補助パルスによって発生するアドレス放電を示している。 図１３Ａ〜１３Ｄは、図１１および１２の駆動シーケンスによる、それぞれ、サステイン電極上に不充分な負極性の電荷が形成されスキャン電極上に不充分な正極性の電荷が形成されたアドレス放電の後、その後のアドレス補助放電およびアドレス補助放電後における、セルのアドレス電極、サステイン電極およびスキャン電極における壁電荷の状態を示している。 図１４Ａ〜１４Ｄは、図１１および１２の駆動シーケンスによる、それぞれ、サステイン電極上に充分な負極性の電荷が形成されスキャン電極上に充分な正極性の電荷が形成されたアドレス放電の後、その後のアドレス補助放電およびアドレス補助放電後における、セルのアドレス電極、サステイン電極およびスキャン電極における壁電荷の状態を示している。
図１は、通常のカラー表示装置用のプラズマ・チューブまたはガス放電管１１Ｒ、１１Ｇおよび１１Ｂのアレイのユニット３００の概略的な部分的構造を例示している。図１において、プラズマ・チューブ・アレイ（ＰＴＡ）のユニット３００は、互いに平行に配置された透明な細長いカラー・プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂのアレイ、透明な前面側の支持シートまたは薄い基板からなる前面側支持基板３１、透明なまたは不透明な背面側の支持シートまたは薄い基板からなる背面側支持基板３２、複数の表示電極対または主電極対２、および複数の信号電極またはアドレス電極３を含んでいる。図１において、Ｘは表示電極２のうちの維持電極またはＸ電極を示し、Ｙは表示電極２のうちの走査電極またはＹ電極を示している。Ｒ、ＧおよびＢは蛍光体の発光色である赤、緑および青を示している。支持基板３１および３２は、例えば可撓性のＰＥＴフィルム、ガラス等で作られている。
細長いプラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの細管２０は、例えばホウケイ酸ガラス、パイレックス（登録商標）、ソーダガラス、石英ガラスまたはゼロデュアのような透明な絶縁体で作製され、典型的には、管径が２ｍｍ以下であり、例えば、管の断面の幅約１ｍｍおよび高さは幅よりも少し小さい扁平型であり、長さが３００ｍｍ以上であり、管壁の厚さ約０．１ｍｍの寸法を有する。
プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの内部の背面側には、赤、緑、青（Ｒ、Ｇ、Ｂ）の蛍光体層４がそれぞれ形成され、放電ガスが導入されて、両端が封止されている。プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの内面にはＭｇＯからなる電子放出膜５が形成されている。蛍光体層Ｒ、Ｇ、Ｂは、典型的には、約１０μｍ〜約５０μｍの範囲の厚さを有する。蛍光体層Ｒ、Ｇ、Ｂは、沈降法などの当該分野で公知の方法にて形成する。
電子放出膜５は、放電ガスの荷電粒子との衝突により電子を発生する。蛍光体層４は、表示電極対２に電圧を印加することにより励起された管内に封入された放電ガスが脱励起することによって発生する真空紫外光によって励起され、可視光を発生する。
図２Ａは、透明な複数の表示電極対２が形成された前面側支持基板３１を示している。図２Ｂは、複数の信号電極３が形成された背面側支持基板３２を示している。
信号電極３は、背面側支持基板３２の前面すなわち内面上に形成され、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの長手方向に沿って設けられている。隣接する信号電極３間のピッチは、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの各々の幅とほぼ同じであり、例えば１ｍｍである。複数の表示電極対２は、周知の形態で前面側支持基板３１の背面すなわち内面上に形成され、信号電極３と直角に交差する方向に配置されている。表示電極２の幅は例えば０．７５ｍｍであり、表示ラインを形成する各１対の表示電極２の端縁間の距離は例えば０．４ｍｍである。表示電極対２と隣の表示電極対２の間には、非放電領域となる距離または非放電ギャップが確保され、その距離は例えば１．１ｍｍである。
信号電極３と表示電極対２は、ＰＴＡユニット３００の組み立て時にプラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの下側の外周面部分と上側の外周面部分にそれぞれ密着するように接触させる。その密着性を良くするために、それぞれの電極とプラズマ・チューブ面との間に接着剤を介在させて接着してもよい。
このＰＴＡユニット３００を正面から平面的にみた場合、信号電極３と表示電極対２との交差部が単位発光領域（発光セルまたは放電セル）となる。表示は、表示電極対２のいずれか１本を走査電極Ｙとして用い、その走査電極Ｙと信号電極３との交差部で選択放電を発生させて発光領域を選択し、その放電により当該領域の管内面に形成された壁電荷を利用して、表示電極対２で表示放電を発生させ、蛍光体層を発光させることによって行う。選択放電は、垂直方向に対向する走査Ｙ電極と信号電極３との間のプラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂ内で発生される対向放電である。表示放電は、平面上に平行に配置された１対の表示電極間のプラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂ内で発生される面放電である。
表示電極対２と信号電極３は、電圧を印加することによって管内部の放電ガスに放電を発生させることが可能である。図１では、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの電極構造は、１つの発光部位に３つの電極が配置された構成であり、表示電極対２によって表示放電が発生される構造であるが、これに限定されるものではなく、表示電極２と信号電極３の間で表示放電が発生される構造であってもよい。即ち、表示電極対２を１本とし、この表示電極２を走査電極として用いて信号電極３との間に選択放電と表示放電（対向放電）を発生させる形式の電極構造であってもよい。
図３は、ＰＴＡユニット３００のプラズマ・チューブ・アレイ１１の管の長手方向に垂直な断面の構造を示している。ＰＴＡユニット３００において、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂは、その内面に蛍光体層４Ｒ、４Ｇおよび４Ｂが形成されており、断面幅１．０ｍｍ、断面高さ０．７ｍｍ、管壁の厚さ０．１ｍｍ、および長さ１ｍ〜３ｍの細管からなる。一実施例として、赤の蛍光体４Ｒはイットリア系（（Ｙ．Ｇａ）ＢＯ３：Ｅｕ）の材料を含み、緑の蛍光体４Ｇはジンクシリケート系（Ｚｎ２ＳｉＯ４：Ｍｎ）の材料を含み、青の蛍光体４ＢはＢＡＭ系（ＢａＭｇＡｌ１０Ｏ１７：Ｅｕ）の材料を含む。
図３において、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの底面には、粘着剤層３４を介して背面側支持基板３２が接着されている。プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの底面に、および背面側支持基板３２の上面に信号電極３Ｒ、３Ｇおよび３Ｂが配置されている。また、信号電極３Ｒ、３Ｇおよび３Ｂは、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの底面に直接形成することもある。
図４は、本発明の実施形態による、表示装置１０のＸ電極ドライバ装置５００、Ｙ電極ドライバ装置７００およびアドレス電極ドライバ回路４６の電気的接続を示している。表示装置１０において、プラズマ・チューブ・アレイ１１のｎ対の表示電極２（Ｘ１，Ｙ１）、．．．、（Ｘｊ，Ｙｊ）、．．．（Ｘｎ，Ｙｎ）は、前面側支持基板３１の複数に分割された右側端部５３からフレキシブル・ケーブル５２を介してＸ電極ドライバ装置５００のＸ電極用の維持電圧パルス回路５０およびアドレス補助回路（ＡＡ）５４に接続され、前面側支持基板３１の複数に分割された左側端部７１からＹ電極ドライバ装置７００の走査パルス回路（ＳＣＮ）７０に接続される。Ｙ電極ドライバ装置７００のＹ電極用の維持電圧パルス回路６０は、フレキシブル・ケーブルを介して走査パルス回路（ＳＣＮ）７０に接続される。プラズマ・チューブ・アレイ１１のｍ本の信号電極３Ａ１、．．．、Ａｉ、．．．Ａｍは、複数に分割された下側端部からアドレス・ドライバ回路４６に接続される。Ｘ電極ドライバ装置５００はさらにリセット回路５１を含んでいる。Ｙ電極ドライバ装置７００はさらにリセット回路６１を含んでいる。ドライバ制御回路４２が、Ｘ電極ドライバ装置５００、Ｙ電極ドライバ装置７００、およびアドレス・ドライバ回路４６に接続される。
次に、一般的なプラズマ・チューブ・アレイ型のＡＣ型ガス放電表示装置の駆動法の一例について説明する。１つのピクチャ（映像）は典型的には１フレーム期間で構成されており、インターレース型走査では１フレームが２つのフィールドで構成され、プログレッシブ型走査では１フレームが１つのフィールドで構成されている。また、通常のテレビジョン方式による動画表示のためには１秒間に３０または６０フレームの表示が必要である。そこでこの種のガス放電表示装置１０による表示では、２値の発光制御によって階調を持ったカラー再現を行うために、典型的にはそのような１フィールドＦをｑ個のサブフィールドＳＦの集合に置き換える。しばしば、これらサブフィールドＳＦに順に２０，２１，２２，．．．２ｑ−１等の異なる重みを付けて各サブフィールドＳＦの表示放電の回数を設定する。サブフィールド単位の発光／非発光の組合せでＲ，ＧおよびＢの各色毎にＮ（＝１＋２１＋２２＋．．．＋２ｑ−１ ）段階の輝度設定を行うことができる。このようなフィールド構成に合わせてフィールド転送周期であるフィールド期間Ｔｆをｑ個のサブフィールド期間Ｔｓｆに分割し、各サブフィールドＳＦに１つのサブフィールド期間Ｔｓｆを割り当てる。さらに、サブフィールド期間Ｔｓｆを、初期化のためのリセット期間ＴＲ、アドレッシングのためのアドレス期間ＴＡ、および維持放電による発光のための表示期間ＴＳに分ける。典型的には、リセット期間ＴＲおよびアドレス期間ＴＡの長さが重みに係わらず一定であるのに対し、表示期間ＴＳにおけるパルス数は重みが大きいほど多く、表示期間ＴＳの長さは重みが大きいほど長い。この場合、サブフィールド期間Ｔｓｆの長さも、該当するサブフィールドＳＦの重みが大きいほど長い。
、該当するサブフィールドＳＦの重みが大きいほど長い。
図５は、通常の表示装置における、アドレス補助回路５４を持たないＸ電極ドライバ装置５００、Ｙ電極ドライバ装置７００およびアドレス・ドライバ回路４２の出力駆動電圧波形の概略的な駆動シーケンスを例示している。なお、図示の波形は一例であり、振幅、極性およびタイミングを様々に変更することができる。
リセット期間ＴＲ、アドレス期間ＴＡおよびサステイン期間ＴＳの順序は、ｑ個のサブフィールドＳＦにおいて同じであり、駆動シーケンスはサブフィールドＳＦ毎に繰り返される。各サブフィールドＳＦのリセット期間ＴＲにおいては、全ての表示電極Ｘに対して負極性のパルスＰｒｘ１と正極性のパルスＰｒｘ２とを順に印加し、全ての表示電極Ｙに対して正極性のパルスＰｒｙ１と負極性のパルスＰｒｙ２とを順に印加する。パルスＰｒｘ１，Ｐｒｙ１およびＰｒｙ２は微小放電が生じる変化率で振幅が漸増するランプ波形または鈍波パルスである。最初に印加されるパルスＰｒｘ１およびＰｒｙ１は、前サブフィールドＳＦにおける発光／非発光に係わらず全ての放電セルにいったん同一極性の適度の壁電荷を生じさせるために印加される。引き続き適度の壁電荷が存在する放電セルにパルスＰｒｘ２およびＰｒｙ２を印加することにより、この壁電荷を維持パルスでは再放電しないレベル（消去状態）まで減少させるように調整する。セルに加わる駆動電圧は、表示電極ＸおよびＹに印加されるパルスの振幅の差を表す合成電圧である。
アドレス期間ＴＡにおいては、発光させる放電セルのみに放電維持に必要な壁電荷を形成する。全ての表示電極Ｘおよび全ての表示電極Ｙを所定電位にバイアスした状態で、行選択期間（１行分のスキャン時間）毎に選択行に対応した表示電極Ｙに負極性のスキャン・パルス−Ｖｙを印加する。この行選択と同時にアドレス放電を生じさせるべき選択セルに対応したアドレス電極Ａのみにアドレス・パルスＶａを印加する。つまり、選択行ｊのｍ列分のサブフィールドデータＤｓｆに基づいてアドレス電極Ａ１〜Ａｍの電位を走査ライン毎に２値制御する。これによって、選択セルでは表示電極Ｙとアドレス電極Ａとの間で放電管内にアドレス放電が生じる。そのアドレス放電によって書き込まれた表示データが放電管のセル内壁に壁電荷の形で記憶され、その後のサステイン・パルスの印加により表示電極Ｘ−Ｙ間の面放電が生じる。
サステイン期間ＴＳにおいては、最初に先のアドレス放電で生じた壁電荷と加算されて維持放電を発生する極性（図の例では正極性）のサステイン・パルスＰｓを印加する。その後、表示電極Ｘと表示電極Ｙとに対して交互にサステイン・パルスＰｓを印加する。サステイン・パルスＰｓの振幅は維持電圧Ｖｓである。サステイン・パルスＰｓの印加によって、所定の壁電荷が残存する放電セルにおいて面放電が生じる。サステイン・パルスＰｓの印加回数は、上述したようにサブフィールドＳＦの重みに対応する。なお、サステイン期間ＴＳ全体にわたって不要な対向放電を防止するために、アドレス電極Ａをサステイン・パルスＰｓと同極性の電圧Ｖａｓにバイアスしてもよい。
図６Ａ、６Ｂおよび６Ｃは、図５の通常の駆動シーケンスによる、それぞれ、リセット放電後、その後のアドレス放電およびアドレス放電後における、セルのアドレス電極Ａｉ、サステイン電極Ｘｊおよびスキャン電極Ｙｊにおける壁電荷の状態を示している。
リセット期間ＴＲではスキャン電極Ｙｊのみを陽極とし、アドレス電極Ａｉとサステイン電極Ｘｊを陰極とした関係が成立するように印加電圧波形や電位を制御している。その結果、図６Ａに示されているように、リセット放電後のアドレス放電前では、Ｙｊ電極に負極性の電荷が、アドレス電極Ａｉおよびサステイン電極Ｘｊには正極性の電荷がそれぞれ形成される。図６Ｂに示されているように、アドレス放電では、アドレス電極Ａｉとスキャン電極Ｙｊの間の対向放電をトリガにして、サステイン電極Ｘｊとスキャン電極Ｙｊの間の面放電を引き起こさせる。図６Ｃに示されているように、アドレス放電終了後では、サステイン電極Ｘｊ上に充分な量の負極性の電荷が、スキャン電極Ｙｊ上に充分な量の正極性の電荷が形成され、その後のサステイン放電が可能となる。
しかし、アドレス放電後の時間経過とともに、セル内の空間電荷のプライミング効果は低減する傾向があり、電極Ｘｊ、Ｙｊ、Ａｉ上の壁電荷は減少する傾向がある。
図７Ａ、７Ｂおよび７Ｃは、図５の通常の駆動シーケンスによる、それぞれ、リセット放電後、その後のアドレス放電およびアドレス放電後における、セルのアドレス電極Ａｉ、サステイン電極Ｘｊおよびスキャン電極Ｙｊにおける壁電荷の別の状態を示している。
図７Ａは、図６Ａと同様である。図７Ｂは図６Ｂと同様である。図７Ｃに示されているように、この場合、アドレス放電終了後では、サステイン電極Ｘｊ上に不充分な負極性の電荷が、スキャン電極Ｙｊ上に不充分な正極性の電荷が形成され、その後のサステイン放電は失敗する確率が高くなる。
しかも、アドレス放電後の時間経過とともに、セル内の空間電荷のプライミング効果は低減する傾向があり、電極Ｘｊ、Ｙｊ、Ａｉの壁電荷は減少する傾向がある。
図８Ａおよび８Ｂは、図５の通常の駆動シーケンスによる、それぞれ、リセット放電後、その後のアドレス放電期間後における、アドレス放電に失敗したまたはアドレスしなかったセルのアドレス電極Ａｉ、サステイン電極Ｘｊおよびスキャン電極Ｙｊにおける壁電荷のさらに別の状態を示している。
アドレス放電に失敗した場合およびアドレス放電しなかった場合には、図８Ｂに示されているように、図８Ａのリセット放電後の状態が維持され、サステイン放電は生じない。
発明者たちは、アドレス期間ＴＡにおいてアドレス放電したセルのアドレス電極Ａｉおよびサステイン電極Ｘｊにそれぞれの補助パルスを印加することによって、アドレス期間の残りの期間において放電空間内の荷電粒子のプライミング効果をより長く持続させることができ、またアドレス放電によって形成された不充分な量の壁電荷を修正してＸおよびＹ電極において充分な量の壁電荷を再形成することができる、と認識した。
図９Ａおよび９Ｂは、本発明の実施形態による、表示装置１０のＹ電極ドライバ装置７００の構成を示している。Ｙ電極ドライバ装置７００は、図９Ａに示された奇数Ｙ電極ライン用の維持電圧パルス回路（ＳＳＴ）６０−ｏおよび走査パルス回路（ＳＣＮ）７０−ｏと、図９Ｂに示された偶数Ｙ電極ライン用の維持電圧パルス回路（ＳＳＴ）６０−ｅおよび走査パルス回路（ＳＣＮ）７０−ｅと、を有する。維持電圧パルス回路６０−ｏは、維持直流電圧源Ｖｓ、走査直流電圧源−Ｖｙおよび接地電位ＧＮＤを、それぞれのスイッチおよび走査パルス回路７０−ｏを介して奇数Ｙ電極ラインＹ１、Ｙ３、．．．Ｙｎ−１（ｎは偶数）に結合する。維持電圧パルス回路６０−ｅは、維持直流電圧源Ｖｓ、走査直流電圧源−Ｖｙおよび接地電位ＧＮＤを、それぞれのスイッチおよび走査パルス回路７０−ｅを介して偶数Ｙ電極ラインＹ２、Ｙ４、．．．Ｙｎ（ｎは偶数）に結合する。
図１０Ａおよび１０Ｂは、本発明の実施形態による、表示装置１０のＸ電極ドライバ装置５００の構成を示している。Ｘ電極ドライバ装置５００は、奇数Ｘ電極ライン用の維持電圧パルス回路（ＳＳＴ）５０−ｏおよびアドレス補助回路（ＡＡ）５４−ｏと、偶数Ｘ電極ライン用の維持電圧パルス回路（ＳＳＴ）５０−ｅおよびアドレス補助回路（ＡＡ）５４−ｅと、を有する。維持電圧パルス回路５０−ｏは、維持直流電圧源Ｖｓおよび接地電位ＧＮＤをそれぞれのスイッチを介して奇数Ｘ電極ラインＸ１、Ｘ３、．．．Ｘｎ−１に結合する。維持電圧パルス回路５０−ｅは、維持直流電圧源Ｖｓおよび接地電位ＧＮＤをそれぞれのスイッチを介して偶数Ｘ電極ラインＸ２、Ｘ４、．．．Ｘｎ（ｎは偶数）に結合する。アドレス補助回路５４−ｏは、スイッチを介して直流電圧源Ｖａを奇数Ｘ電極ラインＸ１、Ｘ３、．．．Ｘｎ−１に結合する。アドレス補助回路５４−ｅは、スイッチを介して直流電圧源Ｖａを偶数Ｘ電極ラインＸ２、Ｘ４、．．．Ｘｎに結合する。
図１１Ａ〜１１Ｅは、本発明の実施形態による表示装置１０における、アドレス期間ＴＡにおけるＸ電極ドライバ装置５００、Ｙ電極ドライバ装置７００およびアドレス・ドライバ回路４２の出力駆動電圧波形の概略的な駆動シーケンスを例示している。
図１１Ａ〜１１Ｅを参照すると、この実施形態において、アドレス期間ＴＡは第１と第２のサブ・アドレス期間に分割され、表示電極（Ｘ１，Ｙ１）〜（Ｘｎ，Ｙｎ）（ｎは偶数）は、第１のサブ・アドレス期間ＴＡ１に駆動される奇数ラインと第２のサブ・アドレス期間ＴＡ２に駆動される偶数ラインの２つのグループに分けられる。
アドレス期間ＴＡの第１のサブ・アドレス期間ＴＡ１において、走査パルス回路７０−ｏによって奇数ライン・グループのＹ電極Ｙ１、Ｙ３、．．．Ｙｎ−１に走査電圧パルス−Ｖｙが順次印加され、その間にそれに対応するアドレス電圧パルスＶａがアドレス電極ドライバ回路４６によってアドレス電極Ａ１〜Ａｍに印加される。アドレス電圧パルスＶａは、典型的には１〜２μｓの幅と例えば８０Ｖの高さとを有する。走査電圧パルス−Ｖｙは、典型的にはアドレス電圧パルスＶａの幅と同じ幅と例えば−３００Ｖの高さとを有する。次いで、アドレス補助回路５４によって奇数ライン・グループのＸ電極Ｘ１、Ｘ３、．．．Ｘｎ−１に補助パルス−Ｖｘａ１が同時に印加され、その間にアドレス電極ドライバ回路４６によってアドレス補助パルスＶａａがアドレス電極Ａ１〜Ａｍに印加され、次いで、アドレス補助回路５４によって偶数ライン・グループのＸ電極Ｘ２、Ｘ４、．．．Ｘｎに補助パルスＶｘａ２が同時に印加される。アドレス補助パルスＶａａは、典型的には、アドレス電圧パルスＶａの幅より長くサステイン電圧パルスＶｓの幅と同じ３〜５μｓの幅と、アドレス電圧パルスＶａの高さと同じ高さとを有する。補助パルス−Ｖｘａ１は、典型的には、アドレス補助パルスＶａａおよびサステイン電圧パルスＶｓの幅と同じ幅と、走査電圧パルス−Ｖｙの高さと同じ高さとを有する。補助パルスＶｘａ２は、典型的には、アドレス補助パルスＶａａおよびサステイン電圧パルスＶｓの幅と同じ幅と、サステイン電圧パルスＶｓの高さと同じ高さとを有する。
アドレス期間ＴＡの第２のサブ・アドレス期間ＴＡ２において、走査パルス回路７０によって偶数ライン・グループのＹ電極Ｙ２、Ｙ４、．．．Ｙｎに走査電圧パルスが順次印加され、その間にそれに対応するアドレス電圧パルスＶａがアドレス電極ドライバ回路４６によってアドレス電極Ａ１〜Ａｍに印加される。次いで、アドレス補助回路５４によって偶数ライン・グループのＸ電極Ｙ２、Ｙ４、．．．Ｙｎに補助パルス−Ｖｘａ１が印加され、その間にアドレス電極ドライバ回路４６によって補助パルスＶａａがアドレス電極Ａ１〜Ａｍに印加され、次いでアドレス補助回路５４によって偶数ライン・グループのＸ電極Ｘ２、Ｘ４、．．．Ｘｎに補助パルスＶｘａ２が印加される。
次いで、サステイン期間ＴＳにおいて、維持電圧パルス回路５０および６０によって表示電極（Ｘ１，Ｙ１）〜（Ｘｎ，Ｙｎ）にサステイン電圧パルスが印加される。Ｘ電極ドライバ装置５００、Ｙ電極ドライバ装置７００およびアドレス・ドライバ回路４２のその他の動作は図５の場合と同様である。
アドレス期間ＴＡにおいて、奇数表示電極ライン（Ｘ１，Ｙ１）〜（Ｘｎ−１，Ｙｎ−１）と偶数表示電極ライン（Ｘ２，Ｙ２）〜（Ｘｎ，Ｙｎ）の各グループに対してアドレス放電したセルのＸ電極に補助パルス−Ｖｘａ１およびＶｘａ２を印加しアドレス電極に補助パルスＶａａを印加することによって、放電空間内の荷電粒子のプライミング効果をより長く持続させ、またアドレス放電によって形成された不充分な量の壁電荷を修正してＸおよびＹ電極において充分な量の壁電荷を形成することができる。それによって、アドレス放電の失敗を大幅に減少させることができる。但し、第２のサブ・アドレス期間における補助パルス−Ｖｘａ１、Ｖｘａ２およびＶａａを印加しなくてもよい。その理由は、偶数ライン・グループの表示電極（Ｘ２，Ｙ２）、（Ｘ４，Ｙ４）、．．．（Ｘｎ，Ｙｎ）にはアドレス放電直後にサステイン電圧パルスが印加されるからである。
図１２Ａ〜１２Ｅは、本発明の実施形態による表示装置１０における、アドレス期間ＴＡにおけるＸ電極ドライバ装置５００、Ｙ電極ドライバ装置７００およびアドレス・ドライバ回路４２の出力駆動電圧波形の別の概略的な駆動シーケンスを例示している。図１２Ｆは、補助パルス−Ｖｘａ１、Ｖｘａ２およびＶａａ’の印加によって発生するアドレス放電を示している。
図１２Ａ〜１２Ｅを参照すると、アドレス期間ＴＡの第１のサブ・アドレス期間ＴＡ１において、奇数ライン・グループのＹ電極Ｙ１、Ｙ３、．．．Ｙｎ−１に走査電圧パルスが順次印加され、その間に対応するアドレス電圧パルスＶａがアドレス電極Ａ１〜Ａｍに印加される。次いで、アドレス補助回路５４によって奇数ライン・グループのＸ電極Ｘ１、Ｘ３、．．．Ｘｎ−１に補助パルス−Ｖｘａ１が印加され、その間に補助パルス−Ｖｘａ１の印加開始から所定時間（例えば０．５μｓ）後にアドレス電極ドライバ回路４６によって補助パルスＶａａ’がアドレス電極Ａ１〜Ａｍに印加される。補助パルス−Ｖｘａ１およびＶａａ’の印加後、アドレス補助回路５４によって偶数ライン・グループのＸ電極Ｘ２、Ｘ４、．．．Ｘｎに補助パルスＶｘａ２が印加される。アドレス補助パルスＶａａ’は、典型的にはアドレス電圧パルスＶａの幅より長くサステイン電圧パルスＶｓの幅より例えば０．５μｓだけ短い２．５〜４．５μｓの幅と、アドレス電圧パルスＶａの高さと同じ高さとを有する。補助パルス−Ｖｘａ１は、典型的には、アドレス補助パルスＶａａ’の幅より長くサステイン電圧パルスＶｓの幅と同じ幅と、走査電圧パルス−Ｖｙの高さと同じ高さとを有する。補助パルスＶｘａ２は、典型的には、サステイン電圧パルスＶｓの幅と同じ幅および同じ高さを有する。
アドレス期間ＴＡの第２のサブ・アドレス期間ＴＡ２において、偶数ライン・グループのＹ電極Ｙ２、Ｙ４、．．．Ｙｎに走査電圧パルスが順次印加され、その間にそれに対応するアドレス電圧パルスＶａがアドレス電極Ａ１〜Ａｍに印加される。次いで、アドレス補助回路５４によって偶数ライン・グループのＸ電極Ｘ２、Ｘ４、．．．Ｘｎに補助パルス−Ｖｘａ１が印加され、その間にアドレス電極ドライバ回路４６によって補助パルス−Ｖｘａ１の印加開始から所定時間後に補助パルスＶａａ’がアドレス電極Ａ１〜Ａｍに印加される。補助パルス−Ｖｘａ１およびＶａａ’の印加後、アドレス補助回路５４によって偶数ライン・グループのＸ電極Ｘ２、Ｘ４、．．．Ｘｎに補助パルスＶｘａ２が印加される。但し、第２のサブ・アドレス期間における補助パルス−Ｖｘａ１、Ｖｘａ２およびＶａａ’を印加しなくてもよい。
次いで、サステイン期間ＴＳにおいて、表示電極（Ｘ１，Ｙ１）〜（Ｘｎ，Ｙｎ）にサステイン電圧パルスが印加される。Ｘ電極ドライバ装置５００、Ｙ電極ドライバ装置７００およびアドレス・ドライバ回路４２のその他の動作は図１１Ａ〜１１Ｅの場合と同様である。
図１２Ｆに示されているように、アドレス期間ＴＡにおいて、奇数表示電極ライン（Ｘ１，Ｙ１）〜（Ｘｎ−１，Ｙｎ−１）と偶数表示電極ライン（Ｘ２，Ｙ２）〜（Ｘｎ，Ｙｎ）の各グループに対してアドレス放電したセルのＸ電極に補助パルス−Ｖｘａ１を先に印加開始し、それによって第１の放電を生じさせ、僅かに遅れてアドレス電極に補助パルスＶａａ’を印加開始し、それによって第２の放電を生じさせる。図１１Ａ〜１１Ｅにおける補助パルス−Ｖｘａ１およびＶａａの印加による対向放電を図１２Ａ〜１２Ｅにおいてそのより小さい２つの放電に分散させることによって、正常な壁電荷を有するセルのＸｊ電極とＡｉ電極の間に過大な電圧が一度に印加されて電極間に自己消去放電を生じさせるのを防止することができる。
図１３Ａ〜１３Ｄは、図１１および１２の駆動シーケンスによる、それぞれ、サステイン電極Ｘｊ上に不充分な負極性の電荷が形成されスキャン電極Ｙｊ上に不充分な正極性の電荷が形成されたアドレス放電の後、その後のアドレス補助放電およびアドレス補助放電後における、セルのアドレス電極Ａｉ、サステイン電極Ｘｊおよびスキャン電極Ｙｊにおける壁電荷の状態を示している。
図１３Ａは、奇数または偶数ライン・グループのＹ電極（Ｙ１、Ｙ３、．．．Ｙｎ−１）または（Ｙ２、Ｙ４、．．．Ｙｎ）に走査電圧パルス−Ｖｙを印加した後のアドレス電極Ａｉ、サステイン電極Ｘｊおよびスキャン電極Ｙｊにおける壁電荷の状態を示している。この状態は図７Ｃのものと同様である。
図１３Ｂに示されているように、サステイン電極Ｘｊに補助電圧パルス−Ｖｘａ１を印加しアドレス電極Ａｉにアドレス補助電圧パルスＶａａまたはＶａａ’を印加することによって、サステイン電極Ｘｊとアドレス電極Ａｉの間に対向放電が生じ、サステイン電極Ｘｊとスキャン電極Ｙｊの間に面放電が生じる。それによって、サステイン電極Ｘｊに充分な正極性の壁電荷が形成され、スキャン電極Ｙｊに充分な負極性の壁電荷が形成され、アドレス電極Ａｉに少量の負極性の壁電荷が形成される。
次いで、図１３Ｃに示されているように、サステイン電極Ｘｊに補助電圧パルスＶｘａ２を印加することによって、サステイン電極Ｘｊとスキャン電極Ｙｊの間に面放電が生じる。それによって、図１３Ｄに示されているように、サステイン電極Ｘｊに充分な負極性の壁電荷が形成され、スキャン電極Ｙｊに充分な正極性の壁電荷が形成される。この状態は、図６Ｃのものと同様である。
図１４Ａ〜１４Ｄは、図１１および１２の駆動シーケンスによる、それぞれ、サステイン電極Ｘｊ上に充分な負極性の電荷が形成されスキャン電極Ｙｊ上に充分な正極性の電荷が形成されたアドレス放電の後、その後のアドレス補助放電およびアドレス補助放電後における、セルのアドレス電極Ａｉ、サステイン電極Ｘｊおよびスキャン電極Ｙｊにおける壁電荷の状態を示している。
図１４Ａは、奇数または偶数ライン・グループのＹ電極（Ｙ１、Ｙ３、．．．Ｙｎ−１）または（Ｙ２、Ｙ４、．．．Ｙｎ）に走査電圧パルス−Ｖｙを印加した後のアドレス電極Ａｉ、サステイン電極Ｘｊおよびスキャン電極Ｙｊにおける壁電荷の状態を示している。この状態は図６Ｃのものと同様である。
図１４Ｂに示されているように、サステイン電極Ｘｊに補助電圧パルス−Ｖｘａ１を印加しアドレス電極Ａｉにアドレス補助電圧パルスＶａａまたはＶａａ’を印加することによって、サステイン電極Ｘｊとアドレス電極Ａｉの間に対向放電が生じ、サステイン電極Ｘｊとスキャン電極Ｙｊの間に面放電が生じる。それによって、サステイン電極Ｘｊに充分な正極性の壁電荷が形成され、スキャン電極Ｙｊに充分な負極性の壁電荷が形成され、アドレス電極Ａｉに少量の負極性の壁電荷が形成される。この状態は、図１３Ｂと同様である。
次いで、図１４Ｃに示されているように、サステイン電極Ｘｊに補助電圧パルスＶｘａ２を印加することによって、サステイン電極Ｘｊとスキャン電極Ｙｊの間に面放電が生じる。それによって、図１４Ｄに示されているように、サステイン電極Ｘｊに充分な負極性の壁電荷が形成され、スキャン電極Ｙｊに充分な正極性の壁電荷が形成される。この状態は、図１４Ａおよび図６Ｃのものと同様である。
アドレス放電に失敗したまたはアドレスしなかったセルのアドレス電極Ａｉおよびサステイン電極Ｘｊに上述のような補助電圧パルス−Ｖｘａ１、Ｖｘａ２およびＶａａまたはＶａａ’を印加しても、図１３Ｂ〜１３Ｃおよび図１４Ｂ〜１４Ｃのような放電は生じず、電極Ａｉ、Ｘｊ、Ｙｊ上の壁電荷は図８Ｂの状態を維持する。
上述の実施形態では、アドレス期間ＴＡを２つのサブ・アドレス期間に分割しそれに対応して表示電極を奇数と偶数ラインの２つのグループに分けたが、アドレス期間を３つ以上のサブ・アドレス期間に分割し表示電極を３以上のモジュロ（ｍｏｄ ３以上）に基づいてそれに対応する３つ以上のグループに分け、各サブ・アドレス期間の最後においてアドレス補助パルスを印加してもよい。アドレス期間の最後のサブ・アドレス期間における補助パルス−Ｖｘａ１、Ｖｘａ２およびＶａａまたはＶａａ’は印加しなくてもよい。
以上説明した実施形態は典型例として挙げたに過ぎず、その各実施形態の構成要素を組み合わせること、その変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。

Claims (12)

  1. 内部に、蛍光体層が形成されると共に放電ガスが封入された複数のガス放電管が並置され、前記複数のガス放電管の表示面側に各ガス放電管と交差する方向の複数対の表示電極が配置され、前記複数のガス放電管の背面側に各ガス放電管の長手方向に沿った複数の信号電極が配置され、前記表示電極と前記信号電極の交差部を放電セルとし、アドレスされた放電セルの放電をアドレス期間に続くサステイン期間において前記表示電極の各対に交互に印加される維持電圧パルスで維持する構成の表示装置を駆動する駆動方法であって、
    前記複数対の表示電極は、区分された第１の複数対の表示電極と第２の複数対の表示電極とを含み、
    アドレス期間の第１の期間において、前記第１の複数対の表示電極の各表示ラインに対応するアドレス電圧パルスを前記信号電極に印加し、前記第１の複数対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧パルスを印加し、
    前記アドレス期間の前記第１の期間において、前記第１の複数対の表示電極の各表示電極対のうちの一方の表示電極に対する一連の走査電圧パルスの印加が終了した後、前記第１の複数対の表示電極の各表示電極対のうちの他方の表示電極に前記走査電圧パルスと同じ極性の第１の補助パルスを印加し、その間に前記複数の信号電極に前記アドレス電圧パルスと同じ極性の第２の補助パルスを印加し、次いで、前記第１の複数対の表示電極の各表示電極対のうちの前記他方の表示電極に維持電圧パルスと同じ極性の第３の補助パルスを印加し、
    前記アドレス期間の第２の期間において前記第２の複数対の表示電極の各表示ラインに対応するアドレス電圧パルスを前記複数の信号電極に印加し、前記第２の複数対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧パルスを印加して、各表示ライン上の放電セルのアドレスを行うことを特徴とする、駆動方法。
  2. 前記第１の補助パルスと前記第２の補助パルスを実質的に同時に印加することを特徴とする、請求項１に記載の駆動方法。
  3. 前記第１の補助パルスの印加開始後、前記第１の補助パルスに印加期間中に前記第２の補助パルスを印加することを特徴とする、請求項１に記載の駆動方法。
  4. 前記第１の補助パルスは前記走査電圧パルスの高さと実質的に同じ高さを有し、前記第３の補助パルスは前記維持電圧パルスの高さと実質的に同じ高さを有することを特徴とする、請求項１に記載の駆動方法。
  5. 前記第１の補助パルスおよび前記第３の補助パルスは、前記維持電圧パルスの幅と実質的に同じ幅を有することを特徴とする、請求項１に記載の駆動方法。
  6. さらに、前記アドレス期間の前記第２の期間において、前記第２の複数対の表示電極の各表示電極対のうちの前記一方の表示電極に対する一連の走査電圧パルスの印加が終了した後、前記第２の複数対の表示電極の各表示電極対のうちの他方の表示電極に前記第１の補助パルスと同様の第４の補助パルスを印加し、その間に前記複数の信号電極に前記第２の補助パルスと同様の第５の補助パルスを印加し、次いで、前記第２の複数対の表示電極の各表示電極対のうちの前記他方の表示電極に前記第３の補助パルスと同様の第６の補助パルスを印加することを特徴とする、請求項１に記載の駆動方法。
  7. 内部に、蛍光体層が形成されると共に放電ガスが封入され、複数のガス放電管が並置され、前記複数のガス放電管の表示面側に複数対の表示電極が配置され、前記複数のガス放電管の背面側に複数の信号電極が配置された表示装置であって、
    前記複数対の表示電極は、区分された第１の複数対の表示電極と第２の複数対の表示電極とを含み、
    アドレス期間の第１の期間において前記第１の複数対の表示電極の各表示ラインに対応するアドレス電圧パルスを前記複数の信号電極に印加し、前記アドレス期間の第２の期間において前記第２の複数対の表示電極の各表示ラインに対応するアドレス電圧パルスを前記複数の信号電極に印加するアドレス駆動回路と、
    前記アドレス期間の前記第１の期間において前記第１の複数対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧パルスを印加し、前記アドレス期間の前記第２の期間において前記第２の複数対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧パルスを印加する走査駆動回路と、
    前記アドレス期間の後のサステイン期間において前記複数対の表示電極の表示電極対の各表示電極に交互に維持電圧パルスを印加する維持駆動回路と、
    を具え、
    前記アドレス期間の前記第１の期間において、前記第１の複数対の表示電極の各表示電極対のうちの前記一方の表示電極に順次走査電圧パルスを印加した後、前記維持駆動回路は前記第１の複数対の表示電極の各表示電極対のうちの前記他方の表示電極に前記走査電圧パルスと同じ極性の第１の補助パルスを印加し、その間に前記アドレス駆動回路は前記複数の信号電極に前記アドレス電圧パルスと同じ極性の第２の補助パルスを印加し、次いで、前記維持駆動回路は前記第１の複数対の表示電極の各表示電極対のうちの前記他方の表示電極に前記維持電圧パルスと同じ極性の第３の補助パルスを印加するものであることを特徴とする、表示装置。
  8. 前記第１の複数対の表示電極が奇数表示ラインに対応し、前記第２の複数対の表示電極が偶数表示ラインに対応し、前記走査駆動回路と前記維持駆動回路の各々が、奇数ライン用の駆動回路と偶数ライン用の駆動回路とを含むことを特徴とする、請求項７に記載の表示装置。
  9. 前記維持駆動回路が、前記複数の表示電極対の一方の表示電極に接続されたＹ電極維持駆動回路と他方の表示電極に接続されたＸ電極維持駆動回路とを含み、
    さらに、前記Ｘ電極維持駆動回路を構成する奇数ラインＸ電極維持駆駆動回路および偶数ラインＸ電極維持駆駆動回路の各々に、前記第１の補助パルスを印加するアドレス補助回路が設けられていることを特徴とする、請求項８に記載の表示装置。
  10. それぞれ内部に放電ガスが封入された複数のプラズマ・チューブのアレイと、プラズマ・チューブ・アレイの前面側に各プラズマ・チューブを横切る方向に延びて複数の表示ラインを定めるように平行に配置された複数対の表示電極と、前記プラズマ・チューブ・アレイの背面側に各プラズマ・チューブの長手方向に沿って配置されたアドレス電極と、を有し、前記表示電極と前記信号電極の交差部を放電セルとし、アドレスされた放電セルの放電をアドレス期間に続くサステイン期間において前記表示電極の各対に交互に印加される維持電圧パルスで維持する構成のプラズマ・チューブ・アレイ型の表示装置を駆動する駆動方法であって、
    前記駆動方法は、前記アドレス期間を、第１グループの複数の表示ラインをアドレスする第１のアドレス期間と、残りの第２グループの複数の表示ラインをアドレスする第２のアドレス期間とに分割し、
    前記第１のアドレス期間において、前記第１グループの表示ラインに対応した第１グループの表示電極対に属する一方の表示電極に順次走査パルスを印加して前記第１グループの表示ラインをアドレスした後、前記第１グループの表示電極対に属する他方の表示電極に前記走査パルスと同じ極性の第１の補助パルスを印加し、その間に前記アドレス電極に前記第１の補助パルスと逆極性の第２の補助パルスを印加し、次いで前記第１グループの表示電極対の前記他方の表示電極に前記第１の補助パルスと逆極性の第３の補助パルスを印加し、それに続いて前記第２グループの表示ラインに対応した第２グループの表示電極に属する一方の表示電極に順次走査パルスを印加して前記第２のアドレス期間のアドレス動作を行うことを特徴とする、表示装置の駆動方法。
  11. 前記第１グループの表示ラインが奇数または偶数表示ラインに対応し、第２グループの表示ラインが他の偶数または奇数表示ラインに対応することを特徴とする、請求項１０に記載の表示装置の駆動方法。
  12. 前記第１のアドレス期間において前記第１グループの表示電極対を構成するＹ表示電極を負極性の走査パルスで走査した後、前記第１グループの表示電極対のＸ表示電極に負極性の前記第１の補助パルスを印加するとともに前記アドレス電極に正極性の前記第２の補助パルスを印加して選択されたセルの前記Ｘ表示電極と前記アドレス電極の間に放電を生じさせ、次いで前記Ｘ表示電極に正極性の第３の補助パルスを印加して、前記Ｘ表示電極と前記Ｙ表示電極の間で放電を生じさせることを特徴とする、請求項１０に記載の表示装置の駆動方法。
JP2008555994A 2007-02-01 2007-02-01 表示装置の駆動方法および表示装置 Expired - Fee Related JP5189503B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/051717 WO2008093425A1 (ja) 2007-02-01 2007-02-01 表示装置の駆動方法および表示装置

Publications (2)

Publication Number Publication Date
JPWO2008093425A1 JPWO2008093425A1 (ja) 2010-05-20
JP5189503B2 true JP5189503B2 (ja) 2013-04-24

Family

ID=39673745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008555994A Expired - Fee Related JP5189503B2 (ja) 2007-02-01 2007-02-01 表示装置の駆動方法および表示装置

Country Status (3)

Country Link
US (1) US20090289934A1 (ja)
JP (1) JP5189503B2 (ja)
WO (1) WO2008093425A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9729246B2 (en) * 2012-03-30 2017-08-08 Nec Corporation Manufacturing method for a phase modulation system with ultraviolet discharge of accumulated charges
CN107315291B (zh) * 2017-07-19 2020-06-16 深圳市华星光电半导体显示技术有限公司 一种goa显示面板及goa显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311661A (ja) * 1996-05-17 1997-12-02 Fujitsu Ltd プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置
JP2000347619A (ja) * 1999-06-02 2000-12-15 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP2001147660A (ja) * 1999-11-18 2001-05-29 Mitsubishi Electric Corp 交流型プラズマディスプレイパネルの駆動方法
JP2002108274A (ja) * 2000-09-29 2002-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003228321A (ja) * 2002-12-24 2003-08-15 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
JP2004302115A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 表示装置の駆動方法及び駆動回路
JP2005156617A (ja) * 2003-11-20 2005-06-16 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
JP2005249949A (ja) * 2004-03-02 2005-09-15 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2006119596A (ja) * 2004-10-19 2006-05-11 Samsung Sdi Co Ltd 表示装置及びその駆動方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666711B2 (ja) * 1993-12-27 1997-10-22 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP3424587B2 (ja) * 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP2000172227A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネル装置
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP2002132207A (ja) * 2000-10-26 2002-05-09 Nec Corp プラズマディスプレイパネルの駆動方法
JP3529737B2 (ja) * 2001-03-19 2004-05-24 富士通株式会社 プラズマディスプレイパネルの駆動方法および表示装置
JP2002287694A (ja) * 2001-03-26 2002-10-04 Hitachi Ltd プラズマディスプレイパネルの駆動方法、駆動回路及び画像表示装置
JP2003045337A (ja) * 2001-07-31 2003-02-14 Fujitsu Ltd 表示管および表示装置
JP3989209B2 (ja) * 2001-09-12 2007-10-10 篠田プラズマ株式会社 ガス放電管及びそれを用いた表示装置
KR100420022B1 (ko) * 2001-09-25 2004-02-25 삼성에스디아이 주식회사 어드레스 전위 가변의 플라즈마 디스플레이 패널 구동방법
JP4162434B2 (ja) * 2002-06-26 2008-10-08 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
JP2004177825A (ja) * 2002-11-28 2004-06-24 Pioneer Electronic Corp 表示装置
KR100581899B1 (ko) * 2004-02-02 2006-05-22 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100550995B1 (ko) * 2004-06-30 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
US7656367B2 (en) * 2004-11-15 2010-02-02 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
KR20070011741A (ko) * 2005-07-21 2007-01-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100627416B1 (ko) * 2005-10-18 2006-09-22 삼성에스디아이 주식회사 플라즈마 표시 장치의 구동 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311661A (ja) * 1996-05-17 1997-12-02 Fujitsu Ltd プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置
JP2000347619A (ja) * 1999-06-02 2000-12-15 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP2001147660A (ja) * 1999-11-18 2001-05-29 Mitsubishi Electric Corp 交流型プラズマディスプレイパネルの駆動方法
JP2002108274A (ja) * 2000-09-29 2002-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003228321A (ja) * 2002-12-24 2003-08-15 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
JP2004302115A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 表示装置の駆動方法及び駆動回路
JP2005156617A (ja) * 2003-11-20 2005-06-16 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
JP2005249949A (ja) * 2004-03-02 2005-09-15 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2006119596A (ja) * 2004-10-19 2006-05-11 Samsung Sdi Co Ltd 表示装置及びその駆動方法

Also Published As

Publication number Publication date
WO2008093425A1 (ja) 2008-08-07
US20090289934A1 (en) 2009-11-26
JPWO2008093425A1 (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
US7345655B2 (en) Plasma display panel drive method
KR20040007710A (ko) 플라즈마 디스플레이 패널 표시장치 및 그 구동방법
JP5031952B2 (ja) プラズマディスプレイ
JP2002215085A (ja) プラズマディスプレイパネルおよびその駆動方法
JPWO2007116437A1 (ja) 表示装置
JP4837726B2 (ja) 表示装置
JP5189503B2 (ja) 表示装置の駆動方法および表示装置
US20050168408A1 (en) Plasma display panel and driving method thereof
JP4927855B2 (ja) 表示装置
JP4874270B2 (ja) 表示装置
WO2004086447A1 (ja) プラズマディスプレイパネル
JPWO2008050445A1 (ja) 表示装置
KR100570748B1 (ko) 플라즈마 표시패널 및 그의 구동방법
JP5143448B2 (ja) プラズマ・チューブ・アレイ型の表示装置
JP2007133291A (ja) プラズマディスプレイパネルの駆動方法
JP2009175201A (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JPWO2007141847A1 (ja) 表示装置
JPWO2007091325A1 (ja) 表示装置
KR100349030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JPWO2007148389A1 (ja) 表示装置
JPWO2007029287A1 (ja) 発光管アレイの駆動方法
KR20080092477A (ko) 표시 장치
JP2005338458A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008235017A (ja) 表示装置
JPWO2008050382A1 (ja) 複数層のガス放電管からなる表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RG99 Written request for provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R313G99

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R313805

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

LAPS Cancellation because of no payment of annual fees