JPWO2007029287A1 - 発光管アレイの駆動方法 - Google Patents

Abstract

前面基板と背面基板とに挟持された発光管の内壁に蛍光体層が配置されるとともに放電ガスが封入され、前記前面基板と前記背面基板とに前記発光管内部に放電を発生させるための複数の電極を形成した、ＡＤＳサブフィールド方式の駆動を有する発光管アレイにおいては、放電空間の広さがプラズマディスプレイパネルと比較して格段に広いことや、発光管にて放電空間が仕切られていることから、放電ミスが発生して発光すべきセルが発光しないという問題があった。発明者は、上記のような構造を有し、ＡＤＳサブフィールド方式の駆動をおこなう発光管アレイの駆動方法において、サステイン期間の最初のパルスの電位および印加時間である幅を工夫することで放電ミスを防止する駆動方法を発明した。【選択図】【図１０】

Description

本発明は、複数の細長い発光管を並置し、発光管内部に放電を発生させることで表示をおこなう発光管アレイに対して、表示品質の高い表示を実現するための駆動方法に関する。

本発明の背景として、まず、発光管アレイの現在の主流となっている構成を、図１を参照しながら説明する。発光管アレイ１は、前面基板１１と背面基板１２との間に複数の発光管１３を挟持した構造であり、前面基板１１には、複数の表示電極１４ｘと表示電極１４ｙとが配置されている。この表示電極１４ｘと１４ｙとは対となり、この対となった電極間で面放電を発生する役割を有する。

背面基板１２には、前面基板１１に設けられた表示電極１４ｘと直交する方向に複数のアドレス電極１５が形成されている。発光管１３の内部には、表示電極１４ｘと１４ｙと対向する内壁側に図１には図示しないＭｇＯ膜の保護層（図２の２１）が形成され、発光管１３の背面基板１２側の内壁には図１には図示しない蛍光体層（図２の２２）が設けられている。蛍光体層は、発光管１３ごとに赤、緑、青の蛍光体が塗布されている。蛍光体は発光管１３とは別のボート（図２の２３）と呼ばれる細長い部材にあらかじめ塗布されてから、発光管１３内に挿入される場合もある。なお、発光管１３は両端部が封止され、放電空間となる内部にはＮｅ−Ｘｅガスが封入されている。

図２に、発光管１３の長さ方向に切った断面から見た放電空間（発光領域あるいはセルとも呼ぶ）の放電時の様子を示す。隣接する２本の表示電極１４ｘと１４ｙとに電圧を印加することで、発光管１３内の領域（セル）に放電２４が生じ、放電空間に封入されたＸｅが励起され、真空紫外線２５を放出する。発光管１３のボート２３上にあらかじめ塗布された蛍光体２２に真空紫外線２５が照射されることで可視光２６を発する。このように、発光管１３内の放電空間（発光領域）であるセルに対応する表示電極対１４に電圧を印加することで真空紫外線２５を制御して可視光２６を発することで、ディスプレイとして動作する。

上述の構造を持つ発光管アレイ１の駆動方法は、一般的にはプラズマディスプレイパネルの駆動方法と同様の方法が用いられてきた。主流となる駆動方法を、図３を参照しながら説明する。階調表示を実現するために一般的に用いられるＡＤＳサブフィールド方式の駆動を行う際、図３に示すアドレス期間Ｔａにおいては表示電極１４ｙを順次にスキャンしながらアドレス電極１５をラインアットアタイム方式で選択駆動し、サステイン期間Ｔｓでは表示電極対１４に一斉に交番維持パルスを供給して表示を行う駆動方法である。ちなみに、図３中のＴｒはリセット期間と呼ばれるものであり、表示電極１４ｙまたはアドレス電極１５上の壁電荷量を適切な量に整える働きを有する。

本発明は、発光管アレイを駆動する際の上記サステイン期間にて放電ミスを防止する駆動方法である。発光管アレイにおける放電ミスの発生原因を発明者たちが発見し、その原因を解決する方法を以下に述べる。

まず、発光管アレイ１と従来のプラズマディスプレイパネルとの放電空間の空間広さの比較について説明する。まず、表示空間の幅について検討する。表示空間の幅に相当するプラズマディスプレイパネルの隔壁間は一般的に８０ｎｍから５００ｎｍであり、発光管アレイ１での表示空間の幅に相当する各発光管１３の横幅は一般的には０．５ｍｍから５ｍｍである。表示空間の奥行き長さである表示電極間は、プラズマディスプレイパネルではおおよそ２００ｎｍから１５００ｎｍであり、発光管アレイ１ではおおよそ０．８ｍｍから１０ｍｍである。実際には、放電が広がる奥行き長さは表示電極間に収まるものではないが、相対比較のために今回は表示電極間のみを採用している。また、表示空間の高さに相当するプラズマディスプレイパネルの隔壁高さは８０ｎｍから２００ｎｍであり、発光管アレイ１の各発光管１３の高さは０．３ｍｍから５ｍｍである。

これにより、表示空間の幅については発光管アレイ１がプラズマディスプレイの約６千倍から約１万倍の大きさ、表示空間の奥行きについては発光管アレイ１が約４千倍から約７千倍の大きさ、表示空間の高さについては発光管アレイ１が約４千倍から約２万５千倍の大きさを有することがわかる。これらから計算すると、発光管アレイ１の放電空間の空間広さは、実質的に一般的なプラズマディスプレイパネルの放電空間の広さの数百億倍になる。

このように放電空間の空間広さが、プラズマディスプレイパネルの数百億倍にも及ぶ発光管アレイ１を駆動する際に、プラズマディスプレイパネルと同様の駆動方法では、発光（放電）してほしい放電空間にもかかわらず発光（放電）しないという放電ミスが生じることがあった。発明者達がこの原因を追究したところ、主に二つの原因を見つけることが出来た。

まず、一つ目の原因が放電空間内における電荷密度の差である。放電空間の空間広さがプラズマディスプレイパネルよりも、とてつもなく広く形成されているにもかかわらず、発光管アレイ１の印加電圧は、プラズマディスプレイの印加電圧のせいぜい１．１倍から２倍である。発光管アレイ１にプラズマディスプレイパネルの印加電圧の２倍以上の電圧を印加することは、電圧を印加するドライバの性能面や安全性の面から好ましくない。さらに、省電力化をめざして印加電圧を小さくする方向に進みつつあり、高い電圧を印加せずに表示品質の良い表示装置が求められている。このように放電空間の空間広さと比較して印加される電圧が低いため、おのずと放電後の放電空間内の電界密度はプラズマディスプレイパネルの放電後の電解密度よりもかなり小さくなってしまう。

次に、この電界密度が小さくなることが表示品質を低下させる原因になることを説明する。一般的に用いられるＡＤＳサブフィールド方式の駆動を行う際に、発光管アレイ１の駆動におけるアドレス期間では、発光対象となる放電空間（セル）に壁電荷を蓄積するために、発光対象となる放電空間のみに放電（アドレス放電と呼ぶ）を発生させる。しかしながら、発光管アレイ１では、前述したように放電空間内の電界密度が小さいため、アドレス放電によって発生した荷電粒子が発光管１３の内壁に蓄積しにくい。要するに、荷電粒子が壁電荷になりにくい構成となっている。これによって、十分な壁電荷が蓄積されなかった発光対象放電空間（セル）は、次のサステイン期間にて表示電極に電圧を印加しても放電に十分な電位が備えられていないために放電発光しないことがあった。

また、サステイン期間においても、面放電をさせる表示電極対１４に対して放電に十分な電圧が印加されていない期間（インターバル期間または休止期間と呼ぶこともある）において、放電空間中に漂う多くの荷電粒子と内壁に蓄えられた一部の壁電荷とで微小な放電が発生し、次の放電のための壁電荷が一部消失してしまうことがあった。これにより、本来、蓄えられるはずの十分な壁電荷の量には至らず、発光すべき放電空間（セル）が次の表示電極対への電圧印加時（サステインパルス印加時）にて放電しない（発光しない）という問題があった。

次に二つ目の原因について説明する。二つ目の原因については、色の異なる蛍光体を塗布した発光管によって、蛍光体材料の特性が原因で放電開始電圧が異なることである。これにより、放電させるために同じ電圧を印加しても、塗布された蛍光体材料によって放電する空間と放電しない空間とが現れることがわかった。しかしながら、蛍光体材料はプラズマディスプレイパネルにおいても同じ材料を用いている。プラズマディスプレイパネルでは蛍光体材料による放電ミスが生じにくく、発光管アレイでは蛍光体材料による放電ミスが生じやすい原因を発明者達は見つけることができた。

図４を参照しながらその原因を説明する。図４はプラズマディスプレイパネルの放電空間を隔壁の長手方向に直交するように切った断面の一部を示したものである。図４に示されるように、前面基板４１と背面基板４２とが複数の隔壁４３を挟持し、隔壁４３と隔壁４３の間に蛍光体４４Ｒ、４４Ｇ、４４Ｂが塗布された構造となっている。隔壁４３の製造方法としては、様々なものが存在するが、一般的には、低融点ガラスなどの背面基板４２の元型に切削加工を施すことによって凹凸を形成して凸部を隔壁とする方法や、平面を有する背面基板４２に隔壁材料を印刷にて背面基板４２上に形成する方法などが知られている。しかしながら、いずれの方法を採用しても、すべての隔壁４３が全く同じ高さを有するように製造することは精度上困難であり、実際には最も高い高さを有するいくつかの隔壁４３が前面基板４１を支えていることが明らかになった。そのため、実際のプラズマディスプレイパネルには、図４に見られるように、隣り合う隔壁４３にて微小な高さの差があり、そのために、低い隔壁４３と前面基板の間には僅かな隙間ｂが見られることがわかった。

次に発光管アレイ１の放電空間を発光管１３の長手方向に直交する方向に切った断面の一部を図５に示す。図５に示されるように、前面基板１１と背面基板１２とが複数の発光管１３を挟持し、それぞれの発光管１３の内壁の背面基板１２側に蛍光体２２Ｒ、２２Ｇ、２２Ｂが塗布された構造となっている。発光管アレイ１の発光管１３はガラスを引き伸ばして製造するため、精度上の問題により、高さの差が図４のように存在する場合があるが、前面基板１１が撓む性質を有する基板とすることで、前面基板１１と発光管１３との隙間は実質的に存在しない。

図４と図５とを比較するとわかるとおり、図４で示したようなプラズマディスプレイパネルの放電空間では、図中の横方向（実際には表示電極の長手方向）は隔壁を跨って隣り合う放電空間に通じる隙間ｂが存在するのに対し、図５で示したような発光管アレイの放電空間の場合は、図中の横方向（実際には表示電極の長手方向）は発光管１３の壁にて完全に隔てられている。

次に、この構造の違いにおける放電ミスの差異について図６と図７とを参照しながら説明する。図６はプラズマディスプレイパネルにおける放電発生直後の様子を図４で示した断面と同じ方向から見た図であり、図７は発光管アレイにおける放電発生直後の様子を図５で示した断面と同じ方向から見た図である。各色における蛍光体材料はプラズマディスプレイパネルと発光管アレイは同様のものを利用しているものとする。

そこで、たとえば、緑色の発光色を有する蛍光体材料（２２Ｇ、４４Ｇ）が塗布された放電空間６１および７１が、青色の発光色を有する蛍光体材料（２２Ｂ、４４Ｂ）が塗布された放電空間６２および７１よりも放電に必要な電圧が高いとする。そして、かつ、放電空間６１と６２、および、７１と７２は同じタイミングにて発光するように電圧が印加されるとする。この場合には、当然ながら低い電圧にて放電が開始される放電空間６２と７２が放電空間６１と７１よりも先に放電６３、７３が発生する。

その場合に、図６に示されるようなプラズマディスプレイパネルの構造では、放電空間６１と放電空間６２とを仕切る隔壁上に存在する僅かな隙間を通じて、先に放電した放電空間６２から荷電粒子６４がまだ放電が発生していない放電空間６１に入り込むことができる。この荷電粒子６４が隔壁上の隙間を通じて隣り合う放電空間に入り込むことで、蛍光体材料による電圧差が小さくなるとともに、プライミング効果をもたらし、放電空間６１の放電を助長することができる。

しかしながら、図７に示されるような発光管アレイの構造では、発光管１３の壁にて放電空間が（表示電極の長手方向に）完全に仕切られており、荷電粒子が発光管１３の壁を跨って隣り合う放電空間に入り込むことができない。これにより、発光管アレイはプラズマディスプレイパネルと比べ、蛍光体材料による電圧差を小さくすることが出来ず、蛍光体材料によって放電するための電圧が高くなってしまった放電空間７１はそのまま放電しづらい状態が保たれる。これが放電ミスを生じさせる第二の原因である。

本発明は上記のような課題を解決するために、発光管アレイにおける駆動方法にて、サステイン期間における表示電極への最初の印加電圧を、後続する印加電圧に比べて電位を高くすることにより、サステイン期間における放電を容易に発生させることを特徴としたものである。

さらには、サステイン期間における表示電極への最初の印加電圧のパルス幅を、後続する印加電圧のパルス幅よりも広くすることにより、サステイン期間における最初の放電を容易に発生させることを特徴とするものである。

本発明によれば、サステイン期間における表示電極への最初の電圧印加方法を上記のように工夫することで、電界密度が低いために壁電荷が少ない状態でも十分に放電を発生させることができるとともに、蛍光体材料による放電開始電圧の差を十分に補えることが可能となる。

図１は発光管アレイの全体構造を示した図である。 図２は、発光管アレイの放電状態を示した図である。 図３は、ＡＤＳサブフィールド方法を用いた駆動波形の一部である。 図４は、プラズマディスプレイパネルの断面図である。 図５は、発光管アレイの断面図である。 図６は、プラズマディスプレイパネルの放電後の様子を示した図である。 図７は、発光管アレイの放電後の様子を示した図である。 図８は、発光管アレイの電極とドライバ構成を示した図である。 図９は、ＡＤＳサブフィールド方法の駆動方法に関する１フィールドの構成を示した図である。 図１０は、本発明の駆動波形の一例を示した図である。 図１１は、本発明の駆動波形の応用例のひとつを示した図である。 図１２は、本発明の駆動波形の応用例のひとつを示した図である。 図１３は、本発明の駆動波形の応用例のひとつを示した図である。 図１４は、本発明の駆動波形の応用例のひとつを示した図である。 図１５は、本発明の駆動波形の応用例のひとつを示した図である。 図１６は、本発明の駆動波形の応用例のひとつを示した図である。 図１７は、本発明の駆動波形の応用例のひとつを示した図である。

本発明の実施例について説明する。

本発明で用いられる発光管アレイの構造は、図１や図２に示すものとなる。具体的には、図１にて示されるように、複数の細長い発光管１３を並列に配置し、それら複数の発光管１３を前面基板１１と背面基板１２とで挟持する。発光管１３の内部には蛍光体層２２が設けられ、Ｎｅ−Ｘｅガスが封入されている。アドレス電極１５は、背面基板１２の発光管１３側に形成され、発光管アレイ１の長手方向に沿って設けられている。さらに、表示電極対１４が前面基板１１上にアドレス電極１５と交差する方向に設けられている。

表示電極１４ｘ、１４ｙは、ＩＴＯなどの透明電極と金属からなるバス電極で形成されるか、あるいは複数の開口部を有するメッシュ状の金属膜で形成されることが好ましい。また、アドレス電極１５は光を透過する必要のない背面基板１２上に配置されるため、金属のみで形成されることが好ましい。各電極の材料としては、ＡｇやＣｒ／Ｃｕ／Ｃｒの積層構造等の材料が用いられる。これらの電極は、当該分野で公知の印刷法や蒸着法などで形成される。また、各発光管１３の内部には、上面に蛍光体層１３が形成されたボート１２が配置されていることが好ましい。

発光管１３の内壁の表示電極対側には、ＭｇＯ膜からなる保護層２１が形成されている。

この発光管アレイ１を平面的にみた場合、アドレス電極１５と表示電極対１４との交差部が単位発光領域となる。表示は、表示電極１４ｙをスキャン電極として用い、スキャン電極とアドレス電極１５との間でアドレス放電を発生させて発光領域を選択するアドレス期間と、そのアドレス放電に伴って当該領域の発光管内壁に形成された壁電荷を利用して、表示電極対１４にて表示放電を発生させるサステイン期間と有するＡＤＳサブフィールド方式の駆動にて表示を行う。

図８は図１で示した発光管アレイの電極とドライバ（駆動回路）との接続状態を示す説明図である。この図において、１は発光管アレイ、８１はスキャン電極を兼ねる表示電極１４ｙに走査（スキャン）電圧を印加するスキャンドライバ、８２は表示電極１４ｘおよび表示電極１４ｙにそれぞれサステイン放電用の電圧を印加するサステインドライバ、８３はアドレス電極１５に電圧を印加するアドレスドライバである。

この図に示すように、スキャン電極を兼ねる表示電極１４ｙはスキャンドライバ８１を介してサステインドライバ８２に接続され、表示電極１４ｘはサステインドライバ８２に接続され、また、アドレス電極１５はアドレスドライバ８３に接続され、各ドライバにより電圧が印加される。

図９は本発光管アレイ１の階調表示の方法を示す説明図である。この図は、１枚の画像を表示するための期間を示している。この期間は通常１フレーム（図中のｆ）と呼ばれるが、１フレームが複数のフィールドからなる場合があるので、以下ではこの期間を１フィールドとして説明する。また、図は階調表示の代表的な方法であるＡＤＳサブフィールド法のフレーム構成を示すものであり、現実の表示パネルに適用して良好な画質を得るためには、さらに細かい期間に分けて電圧を印加することもある。

本発光管アレイ１の階調表示の方法は、当該分野で通常に用いられている公知の方法、例えば、３電極面放電反射型のプラズマディスプレイ装置で用いられている方法を適用する。

概要を説明すると、１フィールドｆを１：２：４：８：１６：３２：６４：１２８に重み付けをした期間の異なる８個のサブフィールドｓｆ１からｓｆ８で構成する。また、各サブフィールドｓｆｎを、画面を構成するすべてのセルに対応した発光管１３の内壁上の壁電荷状態をそれに引き続くアドレス期間による放電が均一となるように調整するリセット期間Ｔｒ、発光させるセル対応の発光管１３の内壁上に壁電荷を形成してデータを記憶するアドレス期間Ｔａ、前記アドレス期間Ｔａによって壁電荷が形成されたセルの発光を維持するサステイン期間Ｔｓで構成する。

ＡＣ型駆動の発光管アレイでは、発光させるセルを指定したり、発光表示を行ったりするために、セルを画定する発光管内壁上に壁電荷を蓄積する方法を用いる。この壁電荷を蓄積する主たる部分は、発光管内壁の表示電極１４ｙに対向する部位と、発光管内壁のアドレス電極１５に対向する部位であり、これらの放電電極部間で放電を発生させる。

まず、リセット期間Ｔｒに、全てのセルの表示電極１４ｘと表示電極１４ｙとの間で放電（リセット放電）を発生させて、全セルの壁電荷を引き続くアドレス期間Ｔａにおいて放電が均一となるような状態にする。そしてアドレス期間Ｔａに、表示電極１４ｙをスキャン電極として用いて、ライン順次にスキャンパルスを印加するとともに、これに同期してアドレス電極１５にアドレスパルスを印加することにより、発光させるセルの表示電極１４ｙとアドレス電極１５との直交部近傍の発光管内部にて放電を発生させて、選択セルに壁電荷を形成する。なお、リセット期間Ｔｒにおいては、アドレス電極１５にも電圧を印加して壁電荷量を調整しても良い。

そしてサステイン期間Ｔｓに、壁電荷の形成されたセルのみで放電が発生されるような電圧のサステインパルスを、隣り合う表示電極１４ｘと表示電極ｙとに交互に印加させることで、表示放電を発生させて、セルの発光を維持する。

サブフィールドｓｆｎ内のサステイン期間Ｔｓの長さは、サブフィールドｓｆｎの重みに応じてあらかじめ定めており、サステイン期間Ｔｓには、表示電極１４ｘと表示電極１４ｙとの間に、サステイン放電用のサステインパルスを重み付けされた数だけ印加する。したがって、輝度に応じた発光維持回数のサブフィールドｓｆｎを選択することにより、表示する画像の階調を表現することができる。

なお、図９ではサステインパルス数の少ない順（重み付けの小さい順）にサブフィールドｓｆｎを配置した例を示したが、サブフィールドｓｆｎの並び順は任意に変えることが可能である。

また、アドレス期間Ｔａで発光させたいセルに壁電荷を形成するためのアドレス放電を発生させる説明をしたが、これは発光させるセルの指定にいわゆる書き込みアドレス方式を採用した場合の例であって、リセット期間Ｔｒにおいて、サステイン期間Ｔｓで全てのセルで放電するような壁電荷状態とした後、発光させたくないセルの壁電荷を消去するためのアドレス放電を発生させる、いわゆる消去アドレス方式を採用して発光させるセルを指定してもよい。

次に本発明の駆動方法の実施例を述べる。

〔実施例〕
図１０（ａ）、（ｂ）、（ｃ）は一つのサブフィールドにおいて表示電極１４ｘと表示電極１４ｙとアドレス電極１５とに印加する電圧波形を示している。図１０（ａ）はスキャン電極を兼ねる１本の表示電極１４ｙに印加する電圧波形を示し、図１０（ｂ）は表示電極１４ｙと対になって表示放電を発生させる１本の表示電極１４ｘに印加する電圧波形を示し、図１０（ｃ）は１本のアドレス電極１５に印加する電圧波形を示している。

リセット期間Ｔｒでは、表示電極１４ｘと表示電極１４ｙとにこれらの表示電極の電位差が放電開始電圧Ｖ３より高くなるような正極性の電圧のリセットパルス１０１と１０２とをほぼ同時に印加する。アドレス期間Ｔａでは、表示電極１４ｙに走査（スキャン）パルス１０３を順次印加し、その間にアドレス電極１５にセル指定用のアドレスパルス１０４を印加する。サステイン期間Ｔｓでは、まず、表示電極１４ｙに後続して繰りかえすサステインパルスＶｓの電圧Ｖ２よりも高い電圧Ｖ１を有する第一サステインパルスｆｐを印加する。Ｖ１はＶ２の１．３倍以上であることが好ましく、例えば、サステインパルスＶｓが２００Ｖの場合、第一サステインパルスｆｐは２６０Ｖ以上となる。

このように、第一サステインパルスｆｐを後続するサステインパルスＶｓよりも高い電位を有するものとすることで、サステイン期間ＴＳでの一発目の放電が発生しやすくなる。

第一サステインパルスｆｐの印加以降は、表示電極１４ｘと表示電極１４ｙとに交互に同電位のサステインパルスＶｓを印加する。なお、グランド電位（ＧＮＤ）は本発光管アレイ１の基準電位である。また、基準電位はグランド電位（０ボルト）に限定されるものではない。

各期間における電圧印加とそれに伴う壁電荷の状況を説明する。リセット期間Ｔｒにおいて、表示電極１４ｙと１４ｘとに印加するリセットパルス１０１、１０２は、前のサブフィールドで発光していたセルの内壁上に蓄積している壁電荷を消去し、全セルを均一な壁電荷状態（ほぼ零の状態）にするために印加するものである。リセットパルス１０１と１０２とを印加すると、リセットパルス１０１と１０２との立ち上がりにおいて表示電極１４ｘと表示電極１４ｙとの間に相当する発光管の内壁にて大きな放電が発生して、多くの壁電荷を形成した後、その多量の壁電荷に電界が生じ、その電位差が放電開始電圧を超えて、いわゆる自己消去放電を起こす。これにより、電極近傍の内壁上及び蛍光体層上の壁電荷は空間で中和消去し、結果的にセル内の電荷はほぼ零になる。なお、上記リセット期間での印加波形については他にいくつもの変形例があり、図３で示したような放電開始電圧を超えるまで緩やかに上昇するランプ波を用いたり、電圧が上昇するランプ波に続いて逆位相で電圧が減少するランプ波を組み合わせた波形等を用いて壁電荷を初期状態にセットすることができる。

リセットパルス１０１、１０２の印加後、アドレス期間Ｔａにおいては、表示電極１４ｙに負極性のスキャンパルス１０３を印加する。この印加時に、アドレス電極１５に正極性のアドレスパルス１０４を印加すると、表示電極１４ｙとアドレス電極１５の交点に対応するセルでセル指定用の書き込み放電（アドレス放電）が起こる。アドレス期間Ｔａでは、表示電極１４ｙにはグランド電位に対して負の電圧を印加するため、アドレス放電後は、表示電極１４ｙに対向する発光管の内壁上には正の壁電荷が蓄積される。このセルは発光セルとなる。

一方、表示電極１４ｙにスキャンパルス１０３を印加した時、アドレス電極１５がグランド電位であれば書き込み放電は起こらないため、壁電荷が蓄積されず、そのセルは非発光セルとなる。

サステイン期間Ｔｓにおいては、第一サステインパルスｆｐをスキャンパルス１０３と反対の正極性として表示電極１４ｙに印加すると、アドレス期間ＴＡの放電で蓄積された壁電荷によって形成された電位差と第一サステインパルスの電圧Ｖ１とを加えた実効電圧差が放電空間に生じる。その実効電圧差が放電開始電圧Ｖ３を大きく超えるように、より好ましくは、第一サステインパルスの電圧Ｖ１が放電開始電圧Ｖ３をやや下回るように設定しておけば、サステイン期間ＴＳの最初の放電が発生しやすくなる。一例として第一サステイン電圧Ｖ１を２６０Ｖ、放電開始電圧Ｖ３を２７０Ｖに設定しておけばよい。勿論、後続するサステインパルスＶｓとサステイン期間ＴＳ中の放電で蓄積される壁電荷との実効電圧差も放電開始電圧Ｖ３を超える必要があるため、例えば、サステイン電圧Ｖ２を２００Ｖとする（壁電荷が８０Ｖ程度の電位を有する設計）。

図１０（ｃ）に示すとおり、本実施例では、放電を維持するサステイン期間Ｔｓにおいてアドレス電極１５の電位をグランド電位に保っている。なお、本実施例では基準電位をグランド電位としているが、この電位はグランド電位に限定されるものではなく、サステイン期間Ｔｓ中に面放電が効率よく行えるようわずかな電位を与えても良い。結果的に、表示電極１４ｙあるいは１４ｘの電位と、壁電荷によって形成された電位との実効電圧差が放電開始電圧Ｖ３を超えるものであればよい。

なお、サステイン期間内での放電を維持するために、図１０（ａ）および（ｂ）のように表示電極１４ｙと１４ｘに交互にサステインパルスＶｓを繰り返し印加する。

通常、発光管アレイ１でのサステイン期間Ｔｓにて印加されるサステインパルスＶｓ（Ｖ２）は約２００〜約２４０ボルトであり、アドレス期間Ｔａにて印加されるアドレスパルス１０４は約１００ボルトである。

本実施例を採用することでアドレス期間Ｔａに少しでも壁電荷が蓄積されていれば、サステイン期間の最初のパルスとして、後続するサステインパルスの１．３倍以上の波高値を有する第一サステインパルスｆｐを印加することで放電が発生する。当然ながら、壁電荷が蓄積されていないセルで放電が発生しないように、第一サステインパルスｆｐの電位Ｖ１は放電開始電圧Ｖ３よりも僅かに低く設定されていることが好ましい。このような駆動とすることで、発光管アレイ１におけるサステイン期間ＴＳでの放電ミスを減少させることが可能となる。

なお、図１０では先頭のパルスの波高値を後続のサステインパルスＶｓよりも高くしたが、先頭のいくつかのパルスについて、先頭パルスから徐々に波高値が低くなるようなパルスを印加し、Ｖ２の波高値のパルスに至るようにしても良い。

サステイン期間Ｔｓにおける第一サステインパルスｆｐの波形としては様々なものが考えられるが、応用例を図１１から図１７に示す。なお、図１１から図１７のリセット期間Ｔｒとアドレス期間Ｔａは図１０と同じものとなるため、図１１から図１７では省略している。

図１１に示す波形は、サステイン期間Ｔｓにて、第一サステインパルスｆｐのパルス幅を後続のサステインパルスＶｓの幅よりも広くしたものである。このようにサステインパルス幅を広くすると、電圧が印加される時間が長くなり、放電確率が高められる。第一サステインパルスｆｐの幅の広さはサステインパルスＶｓの幅の２倍以上であることが好ましい。

しかし、全てのサステイン期間Ｔｓのすべてのサステインパルスのパルス幅を広くすると、駆動時間が長くなり、周波数（サステインパルス印加回数）を高くできず、輝度や階調表現に支障をきたすという問題が生じる。本発明では、サステイン期間Ｔｓにおける先頭のパルスの幅を広くすることで、輝度や階調表現に支障をきたすことなく、放電ミスを減少できる。

図１２は、サステイン期間ＴＳの第一サステインパルスｆｐの波高値を後続のサステインパルスＶｓよりも高くし、さらに、第一サステインパルスｆｐのパルス幅を後続のサステインパルスＶｓよりも広くしたものである。

図１３は、サステイン期間ＴＳの第一サステインパルスｆｐの波高値が２値を有し、第一サステインパルスｆｐの前半は後続のパルスと同じ波高値を有し、後半にて前半よりも高い波高値を有するパルスである。図１０から図１２の波形を用いた場合、駆動電圧の低いセルでは、発光すべきセルでないにもかかわらず発光してしまうという誤放電が生じる可能性があるため、図１３のように足し合わせ電圧分（Ｖ１−Ｖ２）の印加タイミングをずらせている。これにより、駆動電圧の低いセルはＶ２（第一サステインパルスｆｐの前半）にて放電し逆極性の壁電荷が形成されるため、足し合わせ電圧分が印加された後半には放電できず、勿論、後続のサステインパルスＶｓの印加時にも放電することがなくなる。

図１４は、図１３の足し合わせ電圧分（Ｖ４、図１３でのＶ１−Ｖ２）を表示電極１４ｘに逆電位にて印加するようにしたものである。この波形でも図１３と同じ効果が得られることは言うまでもない。

図１５は、サステイン期間Ｔｓにおける先頭の２つのパルスの幅を後続するサステインパルスＶｓの幅よりも広くしたものである。図１５では、表示電極１４ｙに印加される第一サステインパルスｆｐと、表示電極１４ｘに印加される第二サステインパルスｓｐのパルス幅が後続のパルスよりも広く設定されている。なお、第一サステインパルスｆｐと第二サステインパルスｓｐの幅は等しくなっているが、第一サステインパルスｆｐの印加にて放電が発生した場合に放電安定性が高まっているために、第二サステインパルスｓｐの幅を第一サステインパルスｆｐよりも狭くしても良い。このように幅が徐々に狭くなるサステインパルスを先頭から順番に印加することでも構わない。

図１６は、サステイン期間Ｔｓの第一サステインパルスｆｐの波高値と、第二サステインパルスｓｐの波高値とがそれぞれ２値を有し、おのおののパルスの後半にて前半よりも高い波高値となるようにしたものである。この図１６においても、第二サステインパルスｓｐの幅が第一サステインパルスｆｐよりも狭くなっても良い。勿論、波高値についても、第一サステインパルスｆｐよりも第二サステインパルスｓｐが低く設定されても良い。

図１７は、図１６における足し合わせ電圧分（Ｖ４、図１６でのＶ１−Ｖ２）を他方の表示電極に印加させたものである。この波形においても図１６と同じ効果が得られることは言うまでもない。

本発明は、表示電極対が形成された前面基板と、アドレス電極が形成された背面基板と、前記両基板に挟持された複数の発光管にて構成される発光管アレイの駆動方法に関して、放電ミスの少ないメモリ表示を行う駆動方法の改良に関する。

符号の説明

１ 発光管アレイ
１１ 前面基板
１２ 背面基板
１３ 発光管
１４ 表示電極対
１５ アドレス電極
２１ 保護層
２２ 蛍光体層
２３ ボート
２４ 放電
２５ 紫外線
２６ 可視光
４１ プラズマディスプレイパネルの前面基板
４２ プラズマディスプレイパネルの背面基板
４３ プラズマディスプレイパネルの隔壁
６１、６２ プラズマディスプレイパネルの放電空間
６３、７３ 放電
６４ 電荷粒子
７１、７２ 発光管アレイの放電空間
８１ スキャンドライバ
８２ サステインドライバ
８３ アドレスドライバ

Claims (5)

1. 前面基板と背面基板とに挟持された発光管の内壁に蛍光体層が配置されるとともに放電ガスが封入され、前記前面基板と前記背面基板とに前記発光管内部に放電を発生させるための複数の電極を形成し、前記発光管内部の画定された放電セルを選択的にアドレスするアドレス期間と一斉に表示させるサステイン期間とで時間的に分離して駆動する発光管アレイの駆動方法であって、
   前記サステイン期間中の最初に印加されるサステインパルスの幅が、後続のサステインパルスの幅よりも広いことを特徴とする発光管アレイの駆動方法。
2. 前記最初に印加されるサステインパルスの幅が、後続に繰り返されるサステインパルスの幅の２倍以上であることを特徴とする請求項１に記載の発光管アレイの駆動方法。
3. 前面基板と背面基板とで挟持された発光管の内壁に蛍光体層が配置されるとともに放電ガスが封入され、前記前面基板と前記背面基板とに前記発光管内部に放電を発生させるための複数の電極を形成し、前記発光管内部の画定された放電セルを選択的にアドレスするアドレス期間と一斉に表示させるサステイン期間とで時間的に分離して駆動する発光管アレイの駆動方法であって、
   前記サステイン期間中の最初に印加されるサステインパルスの波高値が、後続に繰り返されるサステインパルスの波高値よりも高いことを特徴とする発光管アレイの駆動方法。
4. 前記最初に印加されるサステインパルスの波高値が、後続に繰り返されるサステインパルスの波高値の１．３倍以上であることを特徴とする請求項３に記載の発光管アレイの駆動方法。
5. 前記最初に印加されるサステインパルスの波高値がパルス後半に高くなることを特徴とする請求項１または３に記載の発光管アレイの駆動方法。

Images