JP2005156617A - プラズマディスプレイパネルの駆動方法 - Google Patents

Abstract

【課題】 従来、各サブフレームには誤放電が発生しないようにするためのリセット（初期化）期間が必要になっており、このリセット期間（リセット放電）による消費電力および背景発光の増大が問題であった。
【解決手段】 複数のサブフレームＳＦ１，ＳＦ２，ＳＦ３，…を組み合わせて階調表示を行うと共にプログレッシブ表示を行うＡＬｉＳ構造のプラズマディスプレイパネルの駆動方法であって、前記複数のサブフレームのうち、任意のサブフレームＳＦ１；ＳＦ２（ＳＦ３）を前半および後半の２つの補助サブフレームＳＦ１−Ｆ，ＳＦ１−Ｌ；ＳＦ２−Ｆ，ＳＦ２−Ｌ（ＳＦ３−Ｆ，ＳＦ３−Ｌ）に分割し、該分割された補助サブフレームおよび分割しないサブフレーム（ＳＦ３，）ＳＦ４，…の並び順を制御してリセット期間を削減するように構成する。
【選択図】 図１３

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）の駆動方法に関し、特に、複数のサブフレームを組み合わせて階調表示を行うプラズマディスプレイパネルの駆動方法に関する。

近年、ＰＤＰ（プラズマディスプレイ装置）は、簡易なプロセスのため大画面化が容易であること、自発光タイプで表示品質が良いこと、並びに、応答速度が速いこと等の理由から大画面で直視型のＨＤＴＶ（高品位テレビ）を初めとして様々な表示用のデバイスとして実用化に至っている。さらに、近年、一本のスキャン電極が共用される２行の表示ラインの内、一方側の表示ラインをアドレス放電が発生しない電荷状態とし、且つ、他方側の表示ラインをアドレス放電が可能な電荷状態とした上で、アドレス放電を発生させることによりＡＬｉＳ（Alternate Lighting of Surfaces）構造のＰＤＰでプログレッシブ表示を行うものが提案されている。

プラズマディスプレイ装置は、各フレーム（フィールド）内に複数の維持パルスで構成される複数の発光ブロック（サブフレーム（サブフィールド）：ＳＦ）を有し、そのサブフレームの組み合わせで中間調を表示している。そして、各サブフレームには、誤放電が発生しないようにするためのリセット（初期化）期間が必要になっており、このリセット期間（リセット放電）を削減して、さらなる消費電力および背景発光の低減を可能とするプラズマディスプレイパネルの駆動方法の提供が強く要望されている。

従来、プラズマディスプレイ装置（ＰＤＰ）は、維持放電を行う第１の電極Ｘと第２の電極Ｙが交互に配置され、ＸおよびＹ電極に垂直に交差する第３の電極Ａとで表示セルが構成されている。第３の電極Ａ（アドレス電極）と第２の電極Ｙ（スキャン電極）との間で、セルの点灯非点灯を選択して、続いて、第１の電極Ｘと第２の電極Ｙとの間で、維持放電を行うようになっている。駆動回路は、維持放電を行うサスティン回路部と、アドレスを行うためのスキャンドライバとアドレスドライバ、それぞれの制御を行う制御部より構成されている。

また、従来、高精細化、高階調化、高輝度化、黒表示品質の向上および高コントラスト化を図るために、電極駆動回路が面放電の電極間の奇数ラインと偶数ラインとで維持パルス電圧波形を互いに逆相になるようにインターレース走査するプラズマディスプレイパネルの駆動方法が提案されている（例えば、特許文献１参照）。このようなプラズマディスプレイパネルは、奇数表示ラインと偶数表示ラインとを交互に点灯させることから、ＡＬｉＳ（Alternate Lighting of Surfaces）方式と呼ばれている。

また、従来、インターレース方式（ＡＬｉＳ方式）のＰＤＰにおいてコントラストの低下を回避するために、リセット放電のタイミングをフィールド間で異ならせ、表示に寄与していない放電セルではリセット期間に放電を行わないようにするプラズマディスプレイパネルの駆動方法が提案されている（例えば、特許文献２参照）。

さらに、従来、２行に３本の割合で表示電極が配列されたＰＤＰによる表示において、アドレッシングから次のアドレッシングまでの間の点灯維持での全ての行の点灯を可能とし、且つ、電磁波放射を十分に低減するために、表示面に対する同じ側に端子が設けられ且つ電流の向きが逆になる表示電極対が存在するという条件と、表示電極間に放電に必要な電位差を生じさせるという条件とを満たすように表示電極の電位を制御して表示放電を生じさせるプラズマディスプレイパネルの駆動方法が提案されている（例えば、特許文献３参照）。

また、従来、隣り合う２行が表示電極を共用する電極構成においてプログレッシブ表示を実現するために、選択行に対応した電極対の一方の表示電極を一時的に選択電位にバイアスする行選択と並行して、アドレス電極の電位を表示データに応じて制御するアドレッシングを行い、その際に表示電極とアドレス電極との電極間に印加するセル選択電圧を電極間の放電開始電圧よりも低くし、選択行に対応した電極対の表示電極どうしの電極間に放電開始電圧よりも低い行選択電圧を印加することによってアドレス放電を生じさせるプラズマディスプレイパネルの駆動方法が提案されている（例えば、特許文献４参照）。

そして、従来、一本のスキャン電極が共用される２行の表示ラインの内、一方側の表示ラインをアドレス放電が発生しない電荷状態とし、且つ、他方側の表示ラインをアドレス放電が可能な電荷状態とした上で、アドレス放電を発生させることによりＡＬｉＳ構造のＰＤＰでプログレッシブ表示を行うプラズマディスプレイパネルの駆動方法が提案されている（例えば、特許文献５参照）。

ＡＬｉＳ構造のＰＤＰは、表示ライン毎に一対の表示電極を配置した構造のＰＤＰよりも、少ない表示電極数で同じセル数を確保でき、セルの高密度化に適しているという構造上のメリットを有する。しかしながら、ＡＬｉＳ構造のＰＤＰでは、隣り合う２行の表示ラインに一本の表示電極がスキャン電極として共用されることになるため、点灯すべきセルを選択するためのアドレス放電を発生させる際に、奇数の表示ラインと偶数の表示ラインとで一本のスキャン電極が共用され、その結果、一般に表示形式はインターレース形式になる。

ところで、インターレース形式は、表示ラインを線順次で表示する、いわゆるプログレッシブ形式に比べて表示品位の点で劣るため、このＡＬｉＳ構造のＰＤＰを用いたプログレッシブ形式の駆動技術が種々提案されている。ここで、ＡＬｉＳ構造のＰＤＰを用いたプログレッシブ形式の従来の駆動技術を説明する。

図１はプラズマディスプレイパネルの一例の構造を概略的に示す図であり、図２は図１のプラズマディスプレイパネルの電極構造を説明するための図である。図１および図２において、参照符号１０はプラズマディスプレイパネル（ＰＤＰ）、１１は前面側の基板、１２は透明電極、１３はバス電極、１７，２４は誘電体層、１８は保護膜、２１は背面側の基板、２８Ｒ，２８Ｇ，２８Ｂは蛍光体層、そして、２９は隔壁（リブ）を示している。また、参照符号Ａはアドレス電極、Ｃは放電セル、Ｌは表示ライン、そして、Ｘ，Ｙは表示電極を示している。

図１および図２に示すＰＤＰ１０は、カラー表示用の交流型三電極面放電のＡＬｉＳ構造のＰＤＰであり、前面側の基板（ガラス基板）１１を含む前面側のパネルアセンブリと、背面側の基板（ガラス基板）２１を含む背面側のパネルアセンブリから構成されている。前面側の基板１１の内側面には、画面の列方向に平行に複数の表示電極Ｘ，Ｙが隣接する電極間で面放電を発生できるよう等間隔に配列されている。これらの表示電極Ｘ，Ｙは、隣接する表示電極Ｘ（Ｘ電極：Ｘ１，Ｘ２，…Ｘn+1）と表示電極Ｙ（Ｙ電極：Ｙ１，Ｙ２，…Ｙn）との間で表示用の面放電（維持放電またはサスティン放電）を発生させるものである。表示電極Ｘ，Ｙは、ＩＴＯ、ＳｎＯ₂などの幅の広い透明電極１２と、電極の抵抗を下げるための、例えば、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒおよびそれらの積層体（例えば、Ｃｒ／Ｃｕ／Ｃｒの積層構造）等からなる金属製の幅の狭いバス電極１３から構成されている。

誘電体層１７は、例えば、低融点ガラスフリットにバインダと溶剤を加えたガラスペーストを前面側の基板１１上にスクリーン印刷法で塗布して焼成することにより形成され、誘電体層１７の上には、表示の際の放電により生じるイオンの衝突による損傷から誘電体層１７を保護するための保護膜１８が設けられる。この保護膜１８は、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ等からなる。

背面側の基板２１の内側面には、表示電極Ｘ，Ｙと直交するように、画面の行方向に平行に複数のアドレス電極Ａ（Ａ電極）が形成されている。これらのアドレス電極Ａは、スキャン用の表示電極との交差部でアドレス放電を発生するものであり、例えば、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒおよびそれらの積層体（例えば、Ｃｒ／Ｃｕ／Ｃｒの積層構造）等から構成される。

隔壁２９は、アドレス電極Ａ間に対応する位置の誘電体層２４上に、例えば、サンドブラスト法、印刷法、フォトエッチング法等により形成され、また、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは、例えば、蛍光体粉末とバインダとを含む蛍光体ペーストを隔壁２９間の溝内にスクリーン印刷またはディスペンサーを用いた方法などで塗布し、これを各色毎に繰り返した後、焼成することにより形成される。

ＰＤＰ１０は、上記した前面側のパネルアセンブリと背面側のパネルアセンブリとを、表示電極Ｘ，Ｙとアドレス電極Ａとが直交するように対向配置し、周囲を封止し、隔壁２９で囲まれた空間にネオンとキセノンの混合ガスなどの放電ガスを充填することにより作製される。このＰＤＰ１０では、表示電極Ｘ，Ｙとアドレス電極Ａとの交差部の放電空間が表示の最小単位である１つの放電セル（単位発光領域）Ｃになる。

図２に示されるように、ＡＬｉＳ構造のＰＤＰ１０では、画面の列方向に表示電極Ｘ１，Ｘ２，…Ｘn+1およびＹ１，Ｙ２，…Ｙnが平行に設けられ、それと直交して画面の行方向にアドレス電極Ａが平行に設けられ、そして、アドレス電極Ａ間には隔壁２９がアドレス電極Ａと平行に設けられている。表示ラインＬは、表示電極Ｘ１，Ｙ１間が第１表示ラインＬ１、表示電極Ｙ１，Ｘ２間が第２表示ラインＬ２、表示電極Ｘ２，Ｙ２間が第３表示ラインＬ３、そして、表示電極Ｙn，Ｘn+1間が第２ｎ表示ラインＬ2nになる。なお、表示放電は、隣接する２つの隔壁２９，２９で挟まれた空間の表示電極間で発生するため、隣接する２つの隔壁２９，２９で挟まれた表示電極Ｘ，Ｙ間の放電領域が放電セルＣになる。

図３は図１のプラズマディスプレイパネルに対してカラー表示を行うための階調駆動方式を説明するための図であり、図３（ａ）は１フレームを８つのサブフレームＳＦ１〜ＳＦ８で構成した例を示し、図３（ｂ）は図３（ａ）におけるサブフレームの一例としてＳＦ６（輝度相対比３２）をより詳細に示すものである。

図３（ａ）に示されるように、画像を表示するための１フレームの期間（例えば、１／６０秒）を、輝度に重み付けをした複数の（例えば、８つの）サブフレームＳＦ１〜ＳＦ８で構成する。具体的に、例えば、維持放電の回数（サスティン期間：重み）を１：２：４：８：１６：３２：６４：１２８の比に設定し、各サブフレームを組み合わせることで２５６階調の表示を行うようになっている。

図３（ｂ）に示されるように、各サブフレーム（例えば、サブフレームＳＦ６）は、表示領域における全てのセルの壁電荷を均一にするリセット期間ＴＲ、点灯セルを選択するアドレス期間ＴＡ、および、選択されたセルを輝度に応じた回数だけ放電（点灯）させる表示期間ＴＳで構成され、サブフレームの表示毎に輝度に応じてセルを点灯させ、８つのサブフレームを表示することで１フレームの表示を行うようになっている。

なお、表示のためのアドレス方式には、書き込みアドレス方式と消去アドレス方式があり、書き込みアドレス方式では、リセット期間ＴＲで全てのセルの壁電荷を消去し、アドレス期間ＴＡで点灯すべきセルに壁電荷を選択的に形成するアドレスを行い、表示期間ＴＳに移行する。消去アドレス方式では、リセット期間ＴＲでアドレス準備として全てのセルに壁電荷を形成し、アドレス期間ＴＡで非点灯のセルの壁電荷を選択的に消去するアドレスを行い、表示期間ＴＳに移行する。

ＡＬｉＳ構造のＰＤＰも基本的にはこのような階調駆動方式で駆動を行うが、ＡＬｉＳ構造のＰＤＰでは、点灯セルの選択のためにＹ電極をスキャン電極として用いてスキャンパルスを印加する際、奇数の表示ラインＬ１，Ｌ３，Ｌ５，…と偶数の表示ラインＬ２，Ｌ４，Ｌ６，…とで、それぞれ１本のＹ電極が共用されることになる。

図４は従来のプラズマディスプレイパネルの駆動方法における駆動シーケンスの一例を説明するための図であり、特許文献５に示される駆動シーケンスを説明するためのものである。ここで、図４（ａ）は各補助サブフレームＡ，Ｂの構成を示し、また、図４（ｂ）は１フレームの駆動シーケンスを示している。

図４（ａ）および図４（ｂ）に示す駆動シーケンスは、ＡＬｉＳ方式のプラズマディスプレイパネルにおいて、Ｘodd−Ｙ間の表示ライン（奇数のＸ電極Ｘ１，Ｘ３，Ｘ５，…とＹ電極間の表示ラインＬ１；Ｌ４，Ｌ５；Ｌ８，Ｌ９；…）を前半でアドレスする補助サブフレームＡ、および、Ｘeven−Ｙ間の表示ライン（偶数のＸ電極Ｘ２，Ｘ４，Ｘ６，…とＹ電極間の表示ラインＬ２，Ｌ３；Ｌ６，Ｌ７；Ｌ１０，Ｌ１１；…）を前半でアドレスする補助サブフレームＢをサブフレーム毎に交互に行うことで、背景輝度の低減並びに駆動時間の短縮を実現せんとするものである。これは、前のサブフレームで維持放電しなかったセル（すなわち、アドレスしなかったセル）はそのままアドレッシングが可能であり、維持放電したセルは維持放電で蓄積した電荷を調整することでアドレッシングが可能であるため、それぞれの初期化期間を省略することができるからである。

すなわち、まず、図４（ａ）に示されるように、２つの補助サブフレームＡおよびＢを準備する。補助サブフレームＡは、前半の期間で、Ｘodd−Ｙ間の表示ライン（Ｌ１；Ｌ４，Ｌ５；Ｌ８，Ｌ９；…）に対する電荷調整（処理）ＰＡ１および前半アドレス（処理）ＰＡ２を行い、後半の期間で、Ｘodd−Ｙ間およびＸeven−Ｙ間の表示ライン（全ての表示ライン）に対する第１のリセット（処理）ＰＡ３、並びに、Ｘeven−Ｙ間の表示ライン（Ｌ２，Ｌ３；Ｌ６，Ｌ７；Ｌ１０，Ｌ１１；…）に対する第２のリセット（処理）ＰＡ４および後半アドレス（処理）ＰＡ５を行い、そして、Ｘodd−Ｙ間およびＸeven−Ｙ間の表示ライン（全ての表示ライン）に対する維持放電（処理）ＰＡ６を行う。また、補助サブフレームＢは、前半の期間で、Ｘeven−Ｙ間の表示ラインに対する電荷調整処理ＰＢ１および前半アドレス処理ＰＢ２を行い、後半の期間で、全ての表示ラインに対する第１のリセット処理ＰＢ３、並びに、Ｘodd−Ｙ間の表示ラインに対する第２のリセット処理ＰＢ４および後半アドレス処理ＰＢ５を行い、そして、全ての表示ラインに対する維持放電処理ＰＢ６を行う。

そして、図４（ｂ）に示されるように、各フレームにおいて、第１サブフレームＳＦ１，第２サブフレームＳＦ２，第３サブフレームＳＦ３，第４サブフレームＳＦ４，…に対して、補助サブフレームＡおよびＢを交互に適用する。

図５および図６は、図４の駆動シーケンスを詳細に示す図である。

図５および図６と図４との比較から明らかなように、奇数サブフレーム（ＳＦ１，ＳＦ３，ＳＦ５，…）では図４（ａ）に示す補助サブフレームＡが適用され、また、偶数サブフレーム（ＳＦ２，ＳＦ４，ＳＦ６，…）では図４（ａ）に示す補助サブフレームＢが適用されてＰＤＰの駆動が行われる。なお、図４（ａ）に示す補助サブフレームＡおよびＢにおける第１のリセット処理ＰＡ３，ＰＢ３は、図５および図６における期間ＴＲａのアドレス不能化（処理）に対応し、また、図４（ａ）に示す補助サブフレームＡおよびＢにおける第２のリセット処理ＰＡ４，ＰＢ４は、図５および図６における期間ＴＲｂおよびＴＲｃの書込（処理）および電荷調整（処理）に対応している。

図７および図８は従来の駆動シーケンスに対応した印加電圧波形の一例を示す図である。

図７および図８と図５および図６との比較から明らかなように、第１サブフレーム（奇数サブフレーム）に対しては補助サブフレームＡが適用され、期間ＴＲ１では電荷調整処理ＰＡ１が行われ、期間ＴＡ１では前半アドレス処理ＰＡ２が行われ、期間ＴＲ１のＴＲａでは第１のリセット処理ＰＡ３が行われ、期間ＴＲ１のＴＲｂおよびＴＲｃでは第２のリセット処理ＰＡ４が行われ、期間ＴＡ２では後半アドレス処理ＰＡ５が行われ、そして、期間ＴＳでは維持放電処理ＰＡ６が行われる。また、第２サブフレーム（偶数サブフレーム）に対しては補助サブフレームＢが適用され、期間ＴＲ２では電荷調整処理ＰＢ１が行われ、期間ＴＡ２では前半アドレス処理ＰＢ２が行われ、期間ＴＲ２のＴＲａでは第１のリセット処理ＰＢ３が行われ、期間ＴＲ２のＴＲｂおよびＴＲｃでは第２のリセット処理ＰＢ４が行われ、期間ＴＡ１では後半アドレス処理ＰＢ５が行われ、そして、期間ＴＳでは維持放電処理ＰＢ６が行われる。

このように、従来、ＡＬｉＳ方式のプラズマディスプレイパネルにおいて、サブフレーム毎に、前半にアドレスする表示ライン（前半アドレスライン）と後半にアドレスする表示ライン（後半アドレスライン）を入れ替えることにより、リセット期間を省略して背景発光の低減並びに駆動時間の短縮を行うものが提案されている。

図９は従来のプラズマディスプレイパネルの駆動方法における維持放電期間の電圧波形の一例を概略的に示す図であり、また、図１０および図１１は従来の駆動シーケンスに対応した印加電圧波形の他の例を示す図である。すなわち、図９並びに図１０および図１１は、特許文献３に示されるプラズマディスプレイパネルの駆動方法を説明するための図である。

図９並びに図１０および図１１の維持放電期間ＰＰ１１，ＰＰ１２に示されるように、本従来例は、２行に３本の割合で表示電極が配列されたＰＤＰによる表示において、アドレッシングから次のアドレッシングまでの間の点灯維持での全ての行の点灯を可能とするもので、電磁波放射を十分に低減するために、表示面に対する同じ側に端子が設けられ且つ電流の向きが逆になる表示電極対が存在するという条件と、表示電極間に放電に必要な電位差を生じさせるという条件とを満たすように表示電極の電位を制御して表示放電を生じさせるようになっている。

特開平９−１６０５２５号公報 特開平１０−２０７４１７号公報 特開２００２−１０８２７９号公報 特開２００２−１０５４８５号公報 特開２００３−５６９９号公報

従来、ＡＬｉＳ方式に用いられるプラズマディスプレイパネルの駆動方法を工夫することにより、すなわち、Ｙ電極の両側の領域にある表示セルを独立にアドレス制御して高精細化およびプログレッシブ表示を実現するものが提案されている。

従来のＡＬｉＳ構造のパネルをプログレッシブ表示する技術では、前半アドレスラインについてアドレスした後に、後半アドレスラインの電荷蓄積と、次の後半アドレスラインに対するアドレス期間において前半アドレスラインが誤放電しないようにする目的でリセット（初期化）期間が必ず必要になっている。すなわち、各サブフレーム（ＳＦ１〜ＳＦ）には、必ず１回のリセット期間を設けなければならない。そのため、リセット放電による微弱な発光である背景発光を低減することができず、コントラストの低下を来している。また、リセット期間は、例えば、１００〜２００〔μｓ〕程度の時間が必要であるため、１サブフレームに要する時間が長くなって１フレーム中のサブフレーム数を多くすることができずに高階調表示の妨げになっている。さらに、サブフレーム数を多くしようとしてもサスティンパルス数を多くすることができず、高輝度化の実現が難しくなっている。

また、図４〜図８を参照して述べたように、従来、サブフレーム毎に、前半アドレスラインと後半アドレスラインを入れ替えることにより、リセット期間を省略して背景発光の低減並びに駆動時間の短縮を行うものが提案されている。

しかしながら、より一層の背景発光の低減並びに駆動時間の短縮が要望されており、背景輝度を低減して表示品位（コントラスト）を向上し、また、駆動時間を短縮してサブフレーム数を増加して高階調化し、さらには、維持放電回数を増加して高輝度化を実現することが求められている。

本発明は、リセット期間（リセット放電）による消費電力および背景発光の低減を可能とするプラズマディスプレイパネルの駆動方法の提供を目的とする。

本発明の第１の形態によれば、放電空間を形成する一対の基板間に複数の表示電極と、該表示電極に交差する複数のアドレス電極とを備え、隣接する前記表示電極間に面放電による表示ラインを形成すると共に、該表示ラインと前記各アドレス電極との交差部にセルを構成し、点灯すべきセルを選択するためのアドレス放電を発生させる際に、隣接する２本の表示ラインで１本の表示電極がスキャン電極として共用される電極構造を有し、且つ、１フレームを複数のサブフレームで構成したプラズマディスプレイパネルの駆動方法であって、前記１本のスキャン電極が共用される２本の表示ラインのうち、一方の第１の表示ラインをアドレス用の放電が発生しない電荷状態にして他方の第２の表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第２の表示ラインにアドレス用の放電を発生させ、次に、前記第２の表示ラインをアドレス用の放電が発生しない電荷状態にして前記第１の表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第１の表示ラインにアドレス用の放電を発生させ、その後、前記第１および第２の表示ラインで同時に面放電を発生させることでプログレッシブ表示を行う同時表示サブフレームと、前記第１の表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第１の表示ラインにアドレス用の放電を発生させ、該第１の表示ラインに面放電を発生させて表示を行う第１の補助サブフレーム、および、前記第２の表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第２の表示ラインにアドレス用の放電を発生させ、該第２の表示ラインに面放電を発生させて表示を行う第２の補助サブフレームを用いて表示を行う分割表示サブフレームと、を備えることを特徴とするプラズマディスプレイパネルの駆動方法が提供される。

本発明の第２の形態によれば、放電空間を形成する一対の基板間に複数の表示電極と、該表示電極に交差する複数のアドレス電極とを備え、隣接する前記表示電極間に面放電による表示ラインを形成すると共に、該表示ラインと前記各アドレス電極との交差部にセルを構成し、点灯すべきセルを選択するためのアドレス放電を発生させる際に、隣接する２本の表示ラインで１本の表示電極がスキャン電極として共用される電極構造を有し、且つ、１フレームを複数のサブフレームで構成したプラズマディスプレイパネルの駆動方法であって、前記各サブフレームにおいて、前記表示電極を一本置きに前記スキャン電極として使用し、該スキャン電極と前記アドレス電極間でアドレス放電を発生させるアドレス期間、および、前記表示電極間で面放電を発生させる表示期間を設定し、前記スキャン電極として使用しない表示電極を、該スキャン電極として使用しない表示電極に注目して数えた配列順位が奇数であるが偶数であるかによって、第１組および第２組に分類し、前記アドレス期間の前半に、前記第１組および第２組の一方の表示電極を使用する表示ラインをアドレス用の放電が発生しない電荷状態にして他方の表示電極を使用する表示ラインをアドレス用の放電が可能な電荷状態にした上で、該他方の表示電極を使用する表示ラインのみアドレス放電を発生させ、次に、前記アドレス期間の後半に、前記第１組および第２組の前記他方の表示電極を使用する表示ラインをアドレス用の放電が発生しない電荷状態にして前記一方の表示電極を使用する表示ラインをアドレス用の放電が可能な電荷状態にした上で、該一方の表示電極を使用する表示ラインのみアドレス放電を発生させ、その後、表示期間に全ての表示ラインで同時に面放電を発生させることでプログレッシブ表示を行う同時表示サブフレームと、前記第１組の表示電極を使用する表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第１組の表示電極を使用する表示ラインにアドレス放電を発生させた後、面放電を発生させて該第１組の表示電極を使用する表示ラインに表示を行う第１の補助サブフレーム、および、前記第２組の表示電極を使用する表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第２組の表示電極を使用する表示ラインにアドレス放電を発生させた後、面放電を発生させて該第２組の表示電極を使用する表示ラインに表示を行う第２の補助サブフレームを用いて表示を行う分割表示サブフレームと、を備えることを特徴とするプラズマディスプレイパネルの駆動方法が提供される。

本発明の第３の形態によれば、１フレームを、同時表示を行うＪ個の同時表示サブフレーム、および、分割表示を行うＫ個の分割表示サブフレームで構成し、前記Ｋ個の分割表示サブフレームの各第１の補助サブフレームにより表示を行った後、前記Ｊ個の同時表示サブフレームの少なくとも１つにより表示を行い、その後、前記Ｋ個の分割表示サブフレームの各第２の補助サブフレームにより表示を行うことを特徴とするプラズマディスプレイパネルの駆動方法が提供される。

本発明の第４の形態によれば、複数のサブフレームを組み合わせて階調表示を行うと共にプログレッシブ表示を行うＡＬｉＳ構造のプラズマディスプレイパネルの駆動方法であって、前記複数のサブフレームのうち、任意のサブフレームを前半および後半の２つの補助サブフレームに分割し、該分割された補助サブフレームおよび分割しないサブフレームの並び順を制御してリセット期間を削減するようにしたことを特徴とするプラズマディスプレイパネルの駆動方法が提供される。

本発明によれば、リセット期間（リセット放電）による消費電力および背景発光の低減を可能とするプラズマディスプレイパネルの駆動方法を提供することができる。これにより、背景輝度が低減され、表示品位（コントラスト）を向上することが可能になる。また、駆動時間の短縮にもなるため、サブフレーム数を増加して高階調化し、或いは、維持放電回数を増加して高輝度化を実現することも可能になる。

以下、本発明に係るプラズマディスプレイパネルの駆動方法の実施例を、添付図面を参照して詳述する。

図１２および図１３は本発明に係るプラズマディスプレイパネルの駆動方法の第１実施例における駆動シーケンスを説明するための図である。なお、図１３（ａ）〜図１３（ｃ）をそれぞれ具体的な駆動シーケンスの例を示している。

まず、本第１実施例では、図１２に示すような複数（例えば、６個）の補助サブフレームＣ-odd１，Ｃ-odd２，Ｃ-even１，Ｃ-even２，Ａ，Ｂを準備する。補助サブフレームＣ-odd１は、Ｘodd−Ｙ間の表示ライン（奇数のＸ電極Ｘ１，Ｘ３，Ｘ５，…とＹ電極間の表示ラインＬ１；Ｌ４，Ｌ５；Ｌ８，Ｌ９；…）のみを点灯するもので、Ｘodd−Ｙ間の表示ラインに対して、電荷調整（処理）ＰＣＯ１１を行い、アドレス（処理）ＰＣＯ１２を行い、そして、維持放電（処理）ＰＣＯ１３を行う。また、補助サブフレームＣ-even１は、Ｘeven−Ｙ間の表示ライン（偶数のＸ電極Ｘ２，Ｘ４，Ｘ６，…とＹ電極間の表示ラインＬ２，Ｌ３；Ｌ６，Ｌ７；Ｌ１０，Ｌ１１；…）のみを点灯するもので、Ｘeven−Ｙ間の表示ラインに対して、電荷調整処理ＰＣＥ１１を行い、アドレス処理ＰＣＥ１２を行い、そして、維持放電処理ＰＣＥ１３を行う。

補助サブフレームＣ-odd２は、Ｘodd−Ｙ間およびＸeven−Ｙ間の表示ライン（全ての表示ライン）に対して第１のリセット（処理）ＰＣＯ２１を行い、そして、Ｘodd−Ｙ間の表示ラインに対して第２のリセット（処理）ＰＣＯ２２，アドレス（処理）ＰＣＯ２３および維持放電処理ＰＣＯ２４を行う。また、補助サブフレームＣ-even２は、全ての表示ラインに対して第１のリセット処理ＰＣＥ２１を行い、そして、Ｘeven−Ｙ間の表示ラインに対して第２のリセット処理ＰＣＥ２２，アドレス処理ＰＣＥ２３および維持放電処理ＰＣＥ２４を行う。

なお、補助サブフレームＡおよびＢは、図４（ａ）を参照して説明したのと同様のものであり、補助サブフレームＡは、前半の期間で、Ｘodd−Ｙ間の表示ラインに対する電荷調整処理ＰＡ１および前半アドレス処理ＰＡ２を行い、後半の期間で、Ｘodd−Ｙ間およびＸeven−Ｙ間の表示ライン（全ての表示ライン）に対する第１のリセット処理ＰＡ３、並びに、Ｘeven−Ｙ間の表示ライン（Ｌ２，Ｌ３；Ｌ６，Ｌ７；Ｌ１０，Ｌ１１；…）に対する第２のリセット処理ＰＡ４および後半アドレス処理ＰＡ５を行い、そして、全ての表示ラインに対する維持放電処理ＰＡ６を行う。また、補助サブフレームＢは、前半の期間で、Ｘeven−Ｙ間の表示ラインに対する電荷調整処理ＰＢ１および前半アドレス処理ＰＢ２を行い、後半の期間で、全ての表示ラインに対する第１のリセット処理ＰＢ３、並びに、Ｘodd−Ｙ間の表示ラインに対する第２のリセット処理ＰＢ４および後半アドレス処理ＰＢ５を行い、そして、全ての表示ラインに対する維持放電処理ＰＢ６を行う。

図１３（ａ）は２つのサブフレームに適用した場合の駆動シーケンスを示し、図１３（ｂ）は３つのサブフレームに適用した場合の駆動シーケンスを示し、そして、図１３（ｃ）はフレームの先頭のサブフレームにリセット期間を入れる場合の駆動シーケンスを示している。

まず、図１３（ａ）に示されるように、第１サブフレームＳＦ１および第２サブフレームＳＦ２をそれぞれ２つに分割してＳＦ１−Ｆ，ＳＦ１−ＬおよびＳＦ２−Ｆ，ＳＦ２−Ｌとし、第１サブフレームの前半ＳＦ１−Ｆおよび第２サブフレームの前半ＳＦ２−Ｆに対して補助サブフレームＣ-odd１を適用し、続く第１サブフレームの後半ＳＦ１−Ｌに対して補助サブフレームＣ-even２を適用し、さらに、第２サブフレームの後半ＳＦ２−Ｌに対して補助サブフレームＣ-even１を適用する。その後、第３サブフレームＳＦ３，第４サブフレームＳＦ４，第５サブフレームＳＦ５，…に対して、補助サブフレームＢおよびＡを交互に適用する。

図１４および図１５は、図１２および図１３の駆動シーケンス、すなわち、図１３（ａ）の駆動シーケンスを詳細に示す図である。

図１４および図１５と図１３（ａ）との比較から明らかなように、第１サブフレームの前半ＳＦ１−Ｆでは図１２の補助サブフレームＣ-odd１が適用され、第２サブフレームの前半ＳＦ２−Ｆでは補助サブフレームＣ-odd１が適用され、第１サブフレームの後半ＳＦ１−Ｌでは補助サブフレームＣ-even２が適用され、そして、第２サブフレームの後半ＳＦ２−Ｌでは補助サブフレームＣ-even１が適用される。さらに、第３サブフレームＳＦ３，第４サブフレームＳＦ４，第５サブフレームＳＦ５，…では、補助サブフレームＢおよびＡが交互に適用されてＰＤＰの駆動が行われる。なお、図１２に示す補助サブフレームＣ-even２における第１のリセット処理ＰＣＥ２１および補助サブフレームＡ，Ｂにおける第１のリセット処理ＰＡ３，ＰＢ３は、図１４および図１５における期間ＴＲａのアドレス不能化処理に対応し、また、図１２に示す補助サブフレームＣ-even２における第２のリセット処理ＰＣＥ２２および補助サブフレームＡおよびＢにおける第２のリセット処理ＰＡ４，ＰＢ４は、図１４および図１５における期間ＴＲｂおよびＴＲｃの書込処理および電荷調整処理に対応している。

図１６および図１７は、本発明に係るプラズマディスプレイパネルの駆動方法の第１実施例における駆動シーケンスに対応した印加電圧波形の一例を示す図であり、図１４および図１５の駆動シーケンスに対応するものである。

図１６および図１７と図１４および図１５との比較から明らかなように、第１サブフレームＳＦ１の前半ＳＦ１−Ｆに対しては補助サブフレームＣ-odd１が適用され、期間ＴＲ１では電荷調整処理ＰＣＯ１１が行われ、期間ＴＡ１ではアドレス処理ＰＣＯ１２が行われ、そして、期間ＴＳ１では維持放電処理ＰＣＯ１３が行われる。また、第２サブフレームＳＦ２の前半ＳＦ２−Ｆに対しては補助サブフレームＣ-odd１が適用され、期間ＴＲ１では電荷調整処理ＰＣＯ１１が行われ、期間ＴＡ１ではアドレス処理ＰＣＯ１２が行われ、そして、期間ＴＳ１では維持放電処理ＰＣＯ１３が行われる。

さらに、第１サブフレームＳＦ１の後半ＳＦ１−Ｌに対しては補助サブフレームＣ-even２が適用され、期間ＴＲのＴＲａでは第１のリセット処理ＰＣＥ２１が行われ、期間ＴＲのＴＲｂおよびＴＲｃでは第２のリセット処理ＰＣＥ２２が行われ、期間ＴＡ２ではアドレス処理ＰＣＥ２３が行われ、そして、期間ＴＳ２では維持放電処理ＰＣＥ２４が行われる。また、第２サブフレームＳＦ２の後半ＳＦ２−Ｌに対しては補助サブフレームＣ-even１が適用され、期間ＴＲ２では電荷調整処理ＰＣＥ１１が行われ、期間ＴＡ２ではアドレス処理ＰＣＥ１２が行われ、そして、期間ＴＳ２では維持放電処理ＰＣＥ１３が行われる。

このように、図１３（ａ）並びに図１４〜図１７に示すプラズマディスプレイパネルの駆動方法は、補助サブフレームＣ-odd１により第１サブフレームＳＦ１のＸodd−Ｙ電極間の表示ライン（Ｌ１；Ｌ４，Ｌ５；Ｌ８，Ｌ９；…）のみの表示（ＳＦ１−Ｆ）を行った後、補助サブフレームＣ-odd１により第２サブフレームＳＦ２のＸodd−Ｙ電極間の表示ラインのみの表示（ＳＦ２−Ｆ）を行う。ここで、第１サブフレームＳＦ１のＸodd−Ｙ電極間の表示において点灯したセルは、維持放電による電荷を調整することで、第２サブフレームＸodd−Ｙ電極間のアドレッシングが可能になる。また、第１サブフレームＳＦ１のＸodd−Ｙ電極間の表示において点灯しなかったセルは、アドレス放電できる壁電荷の状態が保持されているので、そのままアドレッシングが可能である。そのため、第１サブフレームのＸodd−Ｙ電極間の表示した後、第２サブフレームのＸodd−Ｙ電極間の表示を行う際には、初期化（リセット）期間を省略することができる。

さらに、第１サブフレームのＸeven−Ｙ電極間の表示ライン（Ｌ２，Ｌ３；Ｌ６，Ｌ７；Ｌ１０，Ｌ１１；…）の表示を行う。この場合、点灯表示ラインが異なるので、セルの初期化が必要になり、補助サブフレームＣ-even２のシーケンスを適用して表示（ＳＦ１−Ｌ）を行う。その後、第２サブフレームのＸeven−Ｙ電極間の表示を行うが、この場合は、前述した理由により初期化期間を省略することが可能になるため、補助サブフレームＣ-even１のシーケンスを適用して第２サブフレームＳＦ２のＸeven−Ｙ電極間の表示（ＳＦ２−Ｌ）を行うことができる。その後のサブフレームに関しては、従来と同様に補助サブフレームＡ，Ｂを交互に繰り返すことになる。これにより、第１サブフレームＳＦ１および第２サブフレームＳＦ２の表示において、従来では初期化が２回必要であったのを１回に削減することができる。

なお、１画面を表現する１フレームが輝度の重み付けは、第１サブフレームＳＦ１から順に１，２，４，８，１６，…というように２の巾乗に限定されるものではない。

次に、図１３（ｂ）に示されるように、第１〜第３サブフレームＳＦ１〜ＳＦ３をそれぞれ２つに分割してＳＦ１−Ｆ，ＳＦ１−Ｌ；ＳＦ２−Ｆ，ＳＦ２−Ｌ；ＳＦ３−Ｆ，ＳＦ３−Ｌとし、第１サブフレームの前半ＳＦ１−Ｆ，第２サブフレームの前半ＳＦ２−Ｆおよび第３サブフレームの前半ＳＦ１−Ｆに対して補助サブフレームＣ-odd１を適用し、続く第１サブフレームの後半ＳＦ１−Ｌに対して補助サブフレームＣ-even２を適用し、さらに、第２サブフレームの後半ＳＦ２−Ｌおよび第３サブフレームの後半ＳＦ３−Ｌに対して補助サブフレームＣ-even１を適用する。その後、第４サブフレームＳＦ４，第５サブフレームＳＦ５，第６サブフレームＳＦ６，…に対して、補助サブフレームＢおよびＡを交互に適用する。

このように、図１３（ｂ）に示すプラズマディスプレイパネルの駆動方法は、前述した図１３（ａ）においては、補助サブフレームＣ-oddおよびＣ-evenを適用したサブフレームが２つ（第１および第２サブフレームＳＦ１，ＳＦ２）であったのに対して、３つ（第１〜第３サブフレームＳＦ１〜ＳＦ３）に拡張したものである。この場合、従来では、第１〜第３サブフレームＳＦ１〜ＳＦ３に関して、初期化が３回必要であったのを１回に削減することができ、その分、背景輝度を低減することが可能になる。

さらに、図１３（ｃ）は、上述した図１３（ｂ）の駆動シーケンスにおいて、第１サブフレームＳＦ１の前半ＳＦ１−Ｆに対して初期化処理を有する補助サブフレームＣ-odd２を適用するものである。すなわち、フレームの先頭にあるサブフレームの最初に初期化期間を入れるようにしたものである。

すなわち、１フレーム中にはサブフレームの他に空白の時間が存在し、それは、電力を制限するために表示負荷により維持パルス数を変化させているからである。前述した図１３（ａ）および図１３（ｂ）に示す駆動シーケンスでは、フレームの先頭のサブフレームもその前のサブフレーム（その前のフレームにおける最後のサブフレーム）の電荷を利用するようになっているが、図１３（ｃ）に示す駆動シーケンスでは、上述した空白の時間に電荷の消滅等が生じて誤動作を引き起こす危険を回避するために、フレームの先頭にあるサブフレームの最初に初期化期間を入れるようになっている。これにより、図１３（ｂ）の駆動シーケンスに対しては初期化期間が１つ増加する（従来、３回必要であった初期化を２回にする）ことになるが、より信頼性の高い駆動を実現することが可能になる。

これまでの説明で分かる通り、サブフレームＣ-oddおよびＣ-evenを用いて表示を行うサブフレームでは、Ｘodd−Ｙ電極間の表示を行う維持放電期間と、Ｘeven−Ｙ電極間の表示を行う維持放電期間が必要になるため、従来に比べると、維持放電期間の時間が２倍になる。しかしながら、初期化に要する時間は、例えば、１００μｓ程度であるのに対して、維持放電サイクルは、例えば、５〜８μｓ程度であるため、サブフレームＣ-oddおよびＣ-evenを用いて表示を行うサブフレームを輝度重みの小さいサブフレーム（維持パルス数の少ないサブフレーム：例えば、ＳＦ１、ＳＦ１およびＳＦ２、ＳＦ１〜ＳＦ３、或いは、ＳＦ１〜ＳＦ４）とすることにより、維持放電期間の時間が２倍になったとしても、初期化に要する時間よりは短くなるため、駆動時間の短縮も実現することが可能になる。

図１８および図１９は本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例における駆動シーケンスを説明するための図である。なお、図１９（ａ）および図１９（ｂ）をそれぞれ具体的な駆動シーケンスの例を示している。

まず、本第２実施例では、図１８に示すような複数（例えば、４個）の補助サブフレームＣ-odd，Ｃ-even，Ａ，Ｂを準備する。補助サブフレームＣ-oddは、Ｘodd−Ｙ間の表示ライン（Ｌ１；Ｌ４，Ｌ５；Ｌ８，Ｌ９；…）のみを点灯するもので、Ｘodd−Ｙ間の表示ラインに対して、電荷調整処理ＰＣＯ１を行い、アドレス処理ＰＣＯ２を行い、そして、維持放電処理ＰＣＯ３を行う。また、補助サブフレームＣ-evenは、Ｘeven−Ｙ間の表示ライン（Ｌ２，Ｌ３；Ｌ６，Ｌ７；Ｌ１０，Ｌ１１；…）のみを点灯するもので、Ｘeven−Ｙ間の表示ラインに対して、電荷調整処理ＰＣＥ１を行い、アドレス処理ＰＣＥ２を行い、そして、維持放電処理ＰＣＥ３を行う。なお、補助サブフレームＡおよびＢは、図４（ａ）或いは図１２を参照して説明したのと同様のものである。

本第２実施例では、サブフレームにおけるＸodd−Ｙ電極間の表示とＸeven−Ｙ電極間の表示を時間的に分割し、その分割した間に、サブフレームの全ライン表示を１回行うようにしている。図１９（ａ）は、第１サブフレームＳＦ１の表示を分割した場合の駆動シーケンスを示し、また、図１９（ｂ）は、第１および第２サブフレームＳＦ１，ＳＦ２の表示を分割した場合の駆動シーケンスを示している。

図１９（ａ）に示されるように、第１サブフレームＳＦ１を分割したことにより、１回分の初期化期間を省略することが可能になる。ここで、１回分の初期化期間の省略が可能になる理由は、上述した第１実施例で説明した内容と同じである。すなわち、本第２実施例において、１回分の初期化期間を省略できる点は、上述した図１３（ａ）の例と同様であるが、図１３（ａ）の駆動シーケンスでは第２サブフレームの維持放電期間の時間が２倍になるのに対して、図１９（ａ）に示す本駆動シーケンスでは、第２サブフレームの維持放電時間を従来と同じにすることができ、その分、図１３（ａ）よりも駆動時間の短縮を図ることができる。

図１９（ｂ）は分割するサブフレームを２つ（ＳＦ１およびＳＦ２）に拡張した場合であり、前述した図１３（ｃ）と同様に、本例においても、フレームの先頭に初期化期間を設けることで、より駆動の信頼性を高めるようになっている。

図２０および図２１は、図１８および図１９の駆動シーケンス、すなわち、図１９（ａ）の駆動シーケンスを詳細に示す図である。

図２０および図２１と図１９（ａ）との比較から明らかなように、第１サブフレームの前半ＳＦ１−Ｆでは図１８の補助サブフレームＣ-oddが適用され、第２サブフレームＳＦ２では補助サブフレームＡが適用され、そして、第１サブフレームの後半ＳＦ１−Ｌでは補助サブフレームＣ-evenが適用される。さらに、第３サブフレームＳＦ３，第４サブフレームＳＦ４，第５サブフレームＳＦ５，…では、補助サブフレームＢおよびＡが交互に適用されてＰＤＰの駆動が行われる。なお、図１８に示す補助サブフレームＡ，Ｂにおける第１のリセット処理ＰＡ３，ＰＢ３は、図２０および図２１における期間ＴＲａのアドレス不能化処理に対応し、また、図１８に示す補助サブフレームＡおよびＢにおける第２のリセット処理ＰＡ４，ＰＢ４は、図２０および図２１における期間ＴＲｂおよびＴＲｃの書込処理および電荷調整処理に対応している。

図２２および図２３は本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例における駆動シーケンスに対応した印加電圧波形の一例を示す図であり、図２０および図２１の駆動シーケンスに対応するものである。

図２２および図２３と図２０および図２１との比較から明らかなように、第１サブフレームＳＦ１の前半ＳＦ１−Ｆに対しては補助サブフレームＣ-oddが適用され、期間ＴＲ１では電荷調整処理ＰＣＯ１が行われ、期間ＴＡ１ではアドレス処理ＰＣＯ２が行われ、そして、期間ＴＳ１では維持放電処理ＰＣＯ３が行われる。また、第２サブフレームＳＦ２に対しては補助サブフレームＡが適用され、期間ＴＲ１では電荷調整処理ＰＡ１が行われ、期間ＴＡ１では前半アドレス処理ＰＡ２が行われ、期間ＴＲのＴＲａでは第１のリセット処理ＰＡ３が行われ、期間ＴＲのＴＲｂおよびＴＲｃでは第２のリセット処理ＰＡ４が行われ、期間ＴＡ２では後半アドレス処理ＰＡ５が行われ、そして、期間ＴＳでは維持放電処理ＰＡ６が行われる。

さらに、第１サブフレームＳＦ１の後半ＳＦ１−Ｌに対しては補助サブフレームＣ-evenが適用され、期間ＴＲ２では電荷調整処理ＰＣＥ１が行われ、期間ＴＡ２ではアドレス処理ＰＣＥ２が行われ、そして、期間ＴＳ２では維持放電処理ＰＣＥ３が行われる。

図２４および図２５は本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例の変形例における駆動シーケンスに対応した印加電圧波形の一例を示す図である。

図２４および図２５と図２２および図２３との比較から明らかなように、図２４および図２５に示す変形例の駆動シーケンスは、図２２および図２３に示す駆動シーケンスと同様のものでる。ただし、図２４および図２５に示す変形例では、維持放電期間ＰＰ２１，ＰＰ２２において、第１サブフレームの前半ＳＦ１−Ｆの維持放電処理ＰＣＯ３（期間ＴＳ１）における偶数のＸ電極（Ｘ２；Ｘ４；Ｘ６；…）に与える電圧波形を隣接するＹ電極（Ｙ１，Ｙ２；Ｙ３，Ｙ４；Ｙ５，Ｙ６；…）の電圧波形と同様に変化させるようになっている。換言すると、奇数のＸ電極（Ｘ１，Ｘ３，Ｘ５，…）とＹ電極間（Ｘodd−Ｙ電極間）を表示する際の維持放電期間における電圧印加波形、或いは、偶数のＸ電極（Ｘ２，Ｘ４，Ｘ６，…）とＹ電極間（Ｘeven−Ｙ電極間）を表示する際の維持放電期間における電圧印加波形と、全ラインを表示する際の維持放電期間における電圧波形とを異ならせるようになっている。

すなわち、Ｘodd−Ｙ電極間の表示ライン（Ｌ１；Ｌ４，Ｌ５；Ｌ８，Ｌ９；…）を表示する場合は、その表示ラインのみに電圧が印加されればよいため、Ｘeven電極とＹ電極に同じ電圧波形を印加して、Ｘeven−Ｙ電極間（表示ラインＬ２，Ｌ３；Ｌ６，Ｌ７；Ｌ１０，Ｌ１１；…）には電圧が印加されないようにして、仮にアドレス期間等で誤放電が生じていたとしても維持放電期間で放電しないようになっている。これにより、Ｘeven−Ｙ電極間の容量に対して充放電することがなくなるので、電力の低減を行うことが可能になる。同様に、Ｘeven−Ｙ電極間の表示ライン（Ｌ２，Ｌ３；Ｌ６，Ｌ７；Ｌ１０，Ｌ１１；…）を表示する際には、Ｘodd電極とＹ電極に同一電圧波形を印加すればよい。

図２６は本発明に係るプラズマディスプレイパネルの駆動方法の第３実施例における維持放電期間の電圧波形の一例を概略的に示す図であり、図２７および図２８は本発明に係るプラズマディスプレイパネルの駆動方法の第３実施例における駆動シーケンスに対応した印加電圧波形の一例を示す図である。

前述した図９に示すような維持放電期間の電圧波形を有するプラズマディスプレイパネルの駆動方法では、奇数ラインと偶数ラインで放電させるタイミングをずらして、ピーク電流を低減するようになっている。これに対して、本第３実施例のプラズマディスプレイパネルの駆動方法では、Ｘodd−Ｙ電極間またはＸeven−Ｙ電極間のみ表示させる維持放電期間において、表示させない側のＸ電極をＧＮＤ或いは所定の電圧（例えば、Ｖｓ／２）にクランプするようになっている。

具体的に、図２６（ａ）並びに図２７および図２８の左側部分（ＰＰ５１，ＰＰ５２）に示されるように、Ｘodd−Ｙ電極間のみ表示させる維持放電期間においては、表示させない側のＸ電極（Ｘeven：Ｘ２，Ｘ４）をＶｓ／２にクランプし、また、図２６（ｂ）並びに図２７および図２８の右側部分（ＰＰ６１，ＰＰ６２）に示されるように、Ｘeven−Ｙ電極間のみ表示させる維持放電期間において、表示させない側のＸ電極（Ｘodd：Ｘ１，Ｘ３，Ｘn+1）をＶｓ／２にクランプするようになっている。これにより、表示させない側のＸ電極とＹ電極間にはＶｓ／２の電圧しか印加されないため、誤放電発生をなくすことができ、さらに、回路のスイッチング損失も低減することができる。

このように、本発明に係るプラズマディスプレイパネルの各実施例によれば、駆動方式の信頼性をより高めると共に、維持放電期間における消費電力を低減することができる。

図２９は本発明に係るプラズマディスプレイパネルの駆動方法が適用されるプラズマディスプレイ装置の一例を概略的に示すブロック図であり、例えば、前述した図１および図２に示すようなＰＤＰ１０を使用したプラズマディスプレイ装置１００の一例を概略的に示すものである。

プラズマディスプレイ装置１００は、ＰＤＰ１０と、該ＰＤＰ１０の各セルを駆動するドライブユニット３０とを備えている。ＰＤＰ１０は、前述した図１および図２に示すような構成とされ、水平方向の２ｎ本の表示電極Ｌ1〜Ｌ2n（Ｘ電極Ｘ1〜Ｘn+1およびＹ電極Ｙ1〜Ｙn）と、垂直方向の所定数のアドレス電極Ａとの交差個所にそれぞれセルが形成されるようになっている。

ドライブユニット３０は、制御回路３１、電源回路３２、データ変換回路３３、スキャンドライバ３５、アドレスドライバ３６、および、サスティンドライバ３４を備えている。ドライブユニット３０には、ＴＶチューナやコンピュータ等の外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示す多値画像データであるフレームデータＤｆが、各種の同期信号（ＣＬＫ，Ｈsync，Ｖsync）と共に入力される。フレームデータＤｆは、データ変換回路３３中のフレームメモリに一時的に記憶される。

ＰＤＰ１０による表示では、２値の点灯制御によって階調再現を行うために、入力画像である時系列のフレームを所定のサブフレームに分割する。データ変換回路３３は、フレームデータＤｆを階調表示のためのサブフレームデータＤｓｆに変換してアドレスドライバ３６へ送る。サブフレームデータＤｓｆは、１セル当たり１ビットの表示データの所定画面分の集合であって、その各ビットの値は該当する１つのサブフレームにおけるセルの発光の要否、厳密にはアドレス放電の要否を示す。

スキャンドライバ３５は、各表示電極対に行選択のためのスキャンパルスを印加する。アドレスドライバ３６は、サブフレームデータＤｓｆに基づいて、所定数のアドレス電極の電位を制御する。サスティンドライバ３４は、表示電極に交番極性の維持電圧を印加する。これらドライバには電源回路３２から図示しない配線導体を介して所定の電力が供給される。

なお、図２９に示すプラズマディスプレイ装置は、単なる一例であり、本発明に係るプラズマディスプレイパネルの駆動方法は、図２９のプラズマディスプレイ装置以外にも様々なプラズマディスプレイ装置に適用することができるのはいうまでもない。

本発明は、複数のサブフレームを組み合わせて階調表示を行うプラズマディスプレイ装置に適用することができ、特に、ＡＬｉＳ構造のＰＤＰでプログレッシブ表示を行うプラズマディスプレイ装置に適したプラズマディスプレイパネルの駆動方法である。

プラズマディスプレイパネルの一例の構造を概略的に示す図である。 図１のプラズマディスプレイパネルの電極構造を説明するための図である。 図１のプラズマディスプレイパネルに対してカラー表示を行うための階調駆動方式を説明するための図である。 従来のプラズマディスプレイパネルの駆動方法における駆動シーケンスの一例を説明するための図である。 図４の駆動シーケンスを詳細に示す図（その１）である。 図４の駆動シーケンスを詳細に示す図（その２）である。 従来の駆動シーケンスに対応した印加電圧波形の一例を示す図（その１）である。 従来の駆動シーケンスに対応した印加電圧波形の一例を示す図（その２）である。 従来のプラズマディスプレイパネルの駆動方法における維持放電期間の電圧波形の一例を概略的に示す図である。 従来の駆動シーケンスに対応した印加電圧波形の他の例を示す図（その１）である。 従来の駆動シーケンスに対応した印加電圧波形の他の例を示す図（その２）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第１実施例における駆動シーケンスを説明するための図（その１）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第１実施例における駆動シーケンスを説明するための図（その２）である。 図１２および図１３の駆動シーケンスを詳細に示す図（その１）である。 図１２および図１３の駆動シーケンスを詳細に示す図（その２）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第１実施例における駆動シーケンスに対応した印加電圧波形の一例を示す図（その１）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第１実施例における駆動シーケンスに対応した印加電圧波形の一例を示す図（その２）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例における駆動シーケンスを説明するための図（その１）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例における駆動シーケンスを説明するための図（その２）である。 図１８および図１９の駆動シーケンスを詳細に示す図（その１）である。 図１８および図１９の駆動シーケンスを詳細に示す図（その２）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例における駆動シーケンスに対応した印加電圧波形の一例を示す図（その１）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例における駆動シーケンスに対応した印加電圧波形の一例を示す図（その２）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例の変形例における駆動シーケンスに対応した印加電圧波形の一例を示す図（その１）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例の変形例における駆動シーケンスに対応した印加電圧波形の一例を示す図（その２）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第３実施例における維持放電期間の電圧波形の一例を概略的に示す図である。 本発明に係るプラズマディスプレイパネルの駆動方法の第３実施例における駆動シーケンスに対応した印加電圧波形の一例を示す図（その１）である。 本発明に係るプラズマディスプレイパネルの駆動方法の第３実施例における駆動シーケンスに対応した印加電圧波形の一例を示す図（その２）である。 本発明に係るプラズマディスプレイパネルの駆動方法が適用されるプラズマディスプレイ装置の一例を概略的に示すブロック図である。

符号の説明

１０…プラズマディスプレイパネル（ＰＤＰ）
１１…前面側の基板
１２…透明電極
１３…バス電極
１７，２４…誘電体層
１８…保護膜
２１…背面側の基板
２８Ｒ，２８Ｇ，２８Ｂ…蛍光体層
２９…隔壁
３０…ドライブユニット
３１…制御回路
３２…電源回路
３３…データ変換回路
３４…サスティンドライバ
３５…スキャンドライバ
３６…アドレスドライバ
１００…プラズマディスプレイ装置
Ａ…アドレス電極
Ｃ…放電セル
Ｌ…表示ライン
Ｘ，Ｙ…表示電極

Claims (11)

1. 放電空間を形成する一対の基板間に複数の表示電極と、該表示電極に交差する複数のアドレス電極とを備え、隣接する前記表示電極間に面放電による表示ラインを形成すると共に、該表示ラインと前記各アドレス電極との交差部にセルを構成し、点灯すべきセルを選択するためのアドレス放電を発生させる際に、隣接する２本の表示ラインで１本の表示電極がスキャン電極として共用される電極構造を有し、且つ、１フレームを複数のサブフレームで構成したプラズマディスプレイパネルの駆動方法であって、
   前記１本のスキャン電極が共用される２本の表示ラインのうち、一方の第１の表示ラインをアドレス用の放電が発生しない電荷状態にして他方の第２の表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第２の表示ラインにアドレス用の放電を発生させ、次に、前記第２の表示ラインをアドレス用の放電が発生しない電荷状態にして前記第１の表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第１の表示ラインにアドレス用の放電を発生させ、その後、前記第１および第２の表示ラインで同時に面放電を発生させることでプログレッシブ表示を行う同時表示サブフレームと、
   前記第１の表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第１の表示ラインにアドレス用の放電を発生させ、該第１の表示ラインに面放電を発生させて表示を行う第１の補助サブフレーム、および、前記第２の表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第２の表示ラインにアドレス用の放電を発生させ、該第２の表示ラインに面放電を発生させて表示を行う第２の補助サブフレームを用いて表示を行う分割表示サブフレームと、を備えることを特徴とするプラズマディスプレイパネルの駆動方法。
2. 放電空間を形成する一対の基板間に複数の表示電極と、該表示電極に交差する複数のアドレス電極とを備え、隣接する前記表示電極間に面放電による表示ラインを形成すると共に、該表示ラインと前記各アドレス電極との交差部にセルを構成し、点灯すべきセルを選択するためのアドレス放電を発生させる際に、隣接する２本の表示ラインで１本の表示電極がスキャン電極として共用される電極構造を有し、且つ、１フレームを複数のサブフレームで構成したプラズマディスプレイパネルの駆動方法であって、
   前記各サブフレームにおいて、前記表示電極を一本置きに前記スキャン電極として使用し、該スキャン電極と前記アドレス電極間でアドレス放電を発生させるアドレス期間、および、前記表示電極間で面放電を発生させる表示期間を設定し、
   前記スキャン電極として使用しない表示電極を、該スキャン電極として使用しない表示電極に注目して数えた配列順位が奇数であるが偶数であるかによって、第１組および第２組に分類し、
   前記アドレス期間の前半に、前記第１組および第２組の一方の表示電極を使用する表示ラインをアドレス用の放電が発生しない電荷状態にして他方の表示電極を使用する表示ラインをアドレス用の放電が可能な電荷状態にした上で、該他方の表示電極を使用する表示ラインのみアドレス放電を発生させ、次に、前記アドレス期間の後半に、前記第１組および第２組の前記他方の表示電極を使用する表示ラインをアドレス用の放電が発生しない電荷状態にして前記一方の表示電極を使用する表示ラインをアドレス用の放電が可能な電荷状態にした上で、該一方の表示電極を使用する表示ラインのみアドレス放電を発生させ、その後、表示期間に全ての表示ラインで同時に面放電を発生させることでプログレッシブ表示を行う同時表示サブフレームと、
   前記第１組の表示電極を使用する表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第１組の表示電極を使用する表示ラインにアドレス放電を発生させた後、面放電を発生させて該第１組の表示電極を使用する表示ラインに表示を行う第１の補助サブフレーム、および、前記第２組の表示電極を使用する表示ラインをアドレス用の放電が可能な電荷状態にした上で、該第２組の表示電極を使用する表示ラインにアドレス放電を発生させた後、面放電を発生させて該第２組の表示電極を使用する表示ラインに表示を行う第２の補助サブフレームを用いて表示を行う分割表示サブフレームと、を備えることを特徴とするプラズマディスプレイパネルの駆動方法。
3. 請求項２に記載のプラズマディスプレイパネルの駆動方法において、前記第１および第２の補助サブフレームでは、
   前回のサブフレームの表示期間に点灯したセルの壁電荷を、前記スキャン電極と前記アドレス電極との間においてアドレス放電が可能で且つ前記表示電極間で面放電が発生しない電荷状態に調整し、前記第１組または第２組の表示電極を使用する表示ラインをアドレス用の放電が可能な電荷状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
4. 請求項２に記載のプラズマディスプレイパネルの駆動方法において、前記分割表示サブフレームを、輝度重みの小さいサブフレームに対して適用することを特徴とするプラズマディスプレイパネルの駆動方法。
5. 請求項１または２に記載のプラズマディスプレイパネルの駆動方法において、前記同時表示サブフレームの維持放電期間で前記表示電極に印加する電圧波形と、前記分割表示サブフレームの維持放電期間で前記表示電極に印加する電圧波形とが異なることを特徴とするプラズマディスプレイパネルの駆動方法。
6. 請求項５に記載のプラズマディスプレイパネルの駆動方法において、前記分割表示サブフレームの維持放電期間で前記表示電極に印加する電圧波形は、前記第１組および第２組の表示電極のうち表示を行わない側の表示電極に印加する電圧波形と前記スキャン電極に印加する電圧波形とを同じにすることを特徴とするプラズマディスプレイパネルの駆動方法。
7. 請求項５に記載のプラズマディスプレイパネルの駆動方法において、前記分割表示サブフレームの維持放電期間で前記表示電極に印加する電圧波形は、前記第１組および第２組の前記表示電極のうち表示を行わない側の表示電極に印加する電圧波形を、或る一定電位の電圧とすることを特徴とするプラズマディスプレイパネルの駆動方法。
8. １フレームを、同時表示を行うＪ個の同時表示サブフレーム、および、分割表示を行うＫ個の分割表示サブフレームで構成し、
   前記Ｋ個の分割表示サブフレームの各第１の補助サブフレームにより表示を行った後、前記Ｊ個の同時表示サブフレームの少なくとも１つにより表示を行い、その後、前記Ｋ個の分割表示サブフレームの各第２の補助サブフレームにより表示を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
9. 複数のサブフレームを組み合わせて階調表示を行うと共にプログレッシブ表示を行うＡＬｉＳ構造のプラズマディスプレイパネルの駆動方法であって、
   前記複数のサブフレームのうち、任意のサブフレームを前半および後半の２つの補助サブフレームに分割し、該分割された補助サブフレームおよび分割しないサブフレームの並び順を制御してリセット期間を削減するようにしたことを特徴とするプラズマディスプレイパネルの駆動方法。
10. 請求項９に記載のプラズマディスプレイパネルの駆動方法において、前記分割を行うサブフレームは、削減されるリセット期間に要する時間の方が、該分割により増加する維持放電に要する時間よりも長くなる輝度重みの小さいサブフレームであることを特徴とするプラズマディスプレイパネルの駆動方法。
11. 請求項１０に記載のプラズマディスプレイパネルの駆動方法において、前記分割を行うサブフレームは、輝度重みの小さい方から１〜４個のサブフレームであることを特徴とするプラズマディスプレイパネルの駆動方法。

Images