KR100314607B1

KR100314607B1 - Ｐｄｐ의 구동 방법

Info

Publication number: KR100314607B1
Application number: KR1019990001474A
Authority: KR
Inventors: 시노다쓰다에
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1998-06-11
Filing date: 1999-01-19
Publication date: 2001-11-15
Also published as: EP0964383A1; US6256002B1; JP3421578B2; JPH11352925A; KR20000005567A

Abstract

본 발명은 다계조화에 유리한 다중 라인 동시 구동에 의한 어드레싱의 고속화를 도모한 PPD의 구동 방법을 제공하는 것을 목적으로 한다.

복수의 제1 주전극(X1∼n)에 대해 점등 유지 펄스(PSx)를 주기적으로 인가하여, 점등 유지 펄스(PSx)의 인가시의 각 펄스 베이스 기간(TB)마다 k행씩 행 선택을 행하게 하고, 각 펄스 베이스 기간(TB) 중에 제2 주전극(Y1∼n) 중의 비선택 행에 대응한 제2 주전극에 대해 펄스 진폭이 점등 유지 전압인 펄스(PSy, PE)를 인가하고, 또한 그 인가 기간 내에 선택 행에 대응한 k개의 제2 주전극에 대해 차례로 스캔 펄스(PY)를 인가하는 것이다.

Description

ＰＤＰ의 구동 방법{METHOD FOR DRIVING A PLASMA DISPLAY PANEL}

본 발명은 면방전 구조의 AC형 PDP(Plasma Display Panel : 플라즈마 디스플레이 패널)의 구동 방법에 관한 것이다.

PDP는 컬러 표시의 실용화를 계기로 대화면의 텔레비전 표시 디바이스로서 보급되고 있다. 이와 같은 PDP에 대한 시장 요구의 하나에 고 정세화가 있으며, 그것을 실현하기 위해서는 어드레싱을 고속화할 필요가 있다.

컬러 표시 디바이스로서 3 전극 면방전 구조의 AC형 PDP가 상품화되고 있다. 이것은 매트릭스 표시의 라인(행)마다 점등 유지를 위한 한 쌍의 주전극(제1 및 제2 전극)이 배치되고, 열마다 어드레스 전극(제3 전극)이 배치된 것이다. 셀간의 방전 간섭을 방지하는 격벽은 스트라이프형으로 설치되어 있다. 면방전 구조에서는 컬러 표시를 위한 형광체층을 주전극 쌍을 배치한 기판과 대향하는 다른 쪽 기판상에 배치함으로써, 방전시의 이온 충격에 의한 형광체층의 열화를 경감하여 긴 수명화를 도모할 수 있다. 형광체층을 배면측의 기판상에 배치한 '반사형'은 전면측의 기판상에 배치한 '투과형'보다 발광 효율이 우수하다.

표시할 때는 주전극을 덮는 유전체층에 축적한 전하에 의한 메모리 기능이 이용된다. 즉, 라인 주사 형식으로 표시 내용에 따른 대전 상태를 형성하는 어드레싱을 행하고, 각 라인의 주전극 쌍에 대해서 교번 극성의 점등 유지 전압(Vs)을 인가한다. 점등 유지 전압(Vs)은 (1) 식을 만족한다.

Vf - Vwall < Vs < Vf … (1)

Vf : 방전 개시 전압

Vwall : 벽전압

점등 유지 전압(Vs)의 인가에 의해 벽전하가 존재하는 셀에서만 실효 전압(셀 전압이라고도 한다)(Veff)이 방전 개시 전압(Vf)을 넘어서 기판면에 따른 면방전이 생긴다. 점등 유지 전압(Vs)의 인가 주기를 짧게 하면, 외관상으로 연속한 점등 상태가 얻어진다.

표시의 휘도는 단위 시간당의 방전 회수에 의존한다. 따라서, 중간조는 셀마다 1 필드의 방전 회수를 계조 레벨에 따라 설정함으로써 재현된다. 컬러 표시는 계조 표시의 일종으로서, 표시 색은 3 원색의 휘도의 조합에 의해 결정된다. 또한, 본 명세서에서 '필드'라 함은 시계열의 화상 표시의 단위 화상이다. 즉, 텔레비전의 경우에는 인터레이스 형식의 프레임의 각 필드를 의미하고, 컴퓨터 출력에 대표되는 논인터레이스 형식(1대1 인터레이스 형식으로 볼 수 있다)의 경우에는 프레임 그 자체를 의미한다.

PDP에 의한 계조 표시에는 1필드를 휘도(즉 방전 회수)의 웨이팅(weighting)을 한 복수의 서브필드로 구성하고, 서브필드 단위의 점등의 유무의 조합에 의해 1 필드의 총 방전 회수를 설정하는 방법이 사용된다. 점등 유지 전압(Vs)의 인가 주기(구동 주파수)를 일정하게 한 경우에, 휘도의 웨이트가 다르면 점등 유지 전압(Vs)의 인가 시간이 다르게 된다. 기본적으로는 각 서브필드에 대해 웨이트가 2^q(q = 0, 1, 2, 3 …)로 표시되는 소위 '바이너리의 웨이팅'을 행한다. 예를 들어, 서브필드 수 k가 8이면, 계조 레벨이 '0'∼'255'의 256(= 2⁸) 계조의 표시가 가능하다. 바이너리의 웨이팅은 웨이트에 용장성(redundancy)이 없어서 다계조화에 적합하다. 단, 동화상 표시에서의 의사 윤곽의 방지 등의 목적으로 의도적으로 웨이트를 중복시키는 일도 있다.

계조 표시를 실현하는 구동 형식으로서 다중 라인 동시 구동 방식이 알려져 있다.

도 10은 다중 라인 동시 구동 방식의 타임차트이며, 라인 선택의 타이밍의 개요를 나타내고 있다. 여기서는 설명을 간단히 하기 위해 4 비트 16 계조의 표시를 예시하고, 화면의 라인수 n은 480인 것으로 한다. 횡축은 시각을 나타내고, 종축은 화면의 열 방향의 화소 위치를 나타낸다. 그리고, 비스듬한 실선 및 파선은 각 시점의 라인 주사 위치, 즉 선택 라인을 나타낸다. 또한, 화면이라 함은 어드레싱의 대상이 되는 라인의 집합으로서, 종횡으로 정렬한 셀군의 일부에 상당하는 경우도 있다. 예를 들어, 셀군을 열 방향으로 2 분할하고, 각 구획마다 독립적으로 어드레싱을 행하는 듀얼 주사 형식의 경우에는 각 구획이 화면이다. 또, 기수 라인과 우수 라인으로 나누어서 별개로 어드레싱을 행하는 경우에는, 기수 라인 또는 우수 라인의 집합이 화면이다.

필드 기간(Tf)을 라인수로 나눈 시간(= Tf/n)이 4 개의 서브필드(sf1, sf2, sf3, sf4)의 각각에서의 1 라인당의 주사 시간(라인 선택 시간) H가 된다. 각 서브필드(sf1∼sf4)에는 차례로 1 : 2 : 4 : 8의 바이너리의 웨이팅이 되어 있다. 따라서, 웨이트 '1'의 서브필드(sf1)의 할당 시간은 32[= 1 × 480/ (1 + 2 + 4 + 8)] H가 된다. 서브필드(sf2, sf3, sf4)의 할당 시간은 차례로 64H, 128H, 256H가 된다. 각 서브필드(sf1∼sf4)에 대해 각각의 할당 시간 내에 어드레싱과 점등 유지가 행하여진다.

도 10의 예에서는 웨이트의 순으로 서브필드(sf1∼sf4)의 표시가 행하여져서, 선두 라인으로부터 최종 라인까지 배열 순으로 라인 선택이 행하여진다. 즉, 각 라인에 대해 보게되면, 서브필드(sf1)의 라인 선택으로부터 32H 늦은 시점에서 서브필드(sf2)의 라인 선택이 이루어지고, 또한 64H 늦은 시점에서 서브필드(sf3)의 라인 선택이 이루어지고, 또한 128H 늦은 시점에서 서브필드(sf4)의 라인 선택이 이루어진다. 또한, 256H 늦은 시점에서 다음 필드의 서브필드(sf1)의 라인 선택이 이루어진다. 2 번째의 라인의 선택은 선두 라인보다 1H 늦고, 3 번째의 라인의 선택은 또다시 1H 늦어지는 식으로 각 서브필드(sf1∼sf4)의 라인 선택의 시기는 배열 순으로 1H씩 늦어진다.

이와 같이 개개의 라인에 주목하면 서브필드(sf1∼sf4)의 라인 선택의 시기는 라인마다 1H씩 늦어지나, 화면 전체에 주목하면 1H의 기간 내에 4 개의 서브필드(sf1∼sf4)의 라인 선택이 이루어진다. 예를 들어, 도면 중에서 검은 원으로 나타낸 바와 같이, 어떤 필드(f)의 서브필드(sf1)의 어드레싱에서 선두 라인을 선택할 때, 1 개 앞의 필드의 서브필드(sf4, sf3, sf2)의 라인 선택도 행한다. 즉, 거시적으로는 4 라인을 동시에 선택한다. 이 때, 선택되는 합계 4 개의 라인은 서브필드(sf1∼sf4)의 휘도의 웨이트에 따른 라인수만큼 서로 떨어져 있다. 도 10의 예에서는 선두 라인, 선두 라인으로부터 256 라인 떨어진 257 번째의 라인, 또한 128 라인 떨어진 385 번째의 라인, 또한 64 라인 떨어진 449 번째의 라인이 선택된다. 상술한 바와 같이, 선택 라인은 1H마다 1 라인씩 어긋나므로 2 번째의 라인을 선택할 때는 258 번째, 386 번째 및 450 번째의 라인이 선택된다.

다중 라인 동시 구동 방식은 필드 분할수 k(예시는 4)와 동일한 수의 라인을 일괄해서 선택하는 것이지만, 1 개의 어드레스 전극으로 복수의 라인에 대해 동시에 어드레싱을 행할 수는 없으므로, 실제로는 서브필드(sf1∼sf4)의 라인 선택은 1H의 시분할로 차례로 이루어진다.

도 11 및 도 12는 종래의 구동 시퀀스를 나타낸 전압 파형도이다.

종래의 구동 시퀀스는 모든 라인에 대하여 공통의 타이밍으로 각 라인의 한 쌍의 주전극(Xi, Yi(i = 1∼n))에 교호로 점등 유지 펄스(Ps)를 인가하고, 점등 유지 펄스(Ps)와 중복하지 않는 타이밍으로 선택 라인의 주전극(Yi)에 스캔 펄스(Py)를 인가하는 것이었다.

필드 분할수가 4인 경우에는, 각 서브필드(sf1∼sf4)의 1 라인 당의 주사 기간 H는 4 분할되고, 1/4H의 기간 내에 1 개의 라인에 대해 스캔 펄스(Py)가 인가된다. 도시는 생략되어 있으나 어드레스 전극에는 스캔 펄스(Py)에 동기시켜서 어드레스 펄스가 선택적으로 인가되고, 선택 라인에서의 어드레스 펄스가 인가된 열의 셀에서만 벽전하량을 설정하기 위한 어드레스 방전이 일어난다. 도 11 및 도 12의 예는 기입 어드레스 형식이다. 따라서, 스캔 펄스(Py)의 인가에 앞서서 소거 펄스(Pe)에 의해 벽전하가 소거되고, 어드레스 방전에 의해 점등 유지에 필요한 양의 벽전하가 재형성된다. 벽전하가 재형성된 셀에서는 그 후에 소거 펄스(Pe)가 인가될 때까지 점등 유지 펄스(Ps)의 인가 때마다 점등 유지 방전이 일어나고, 그에 수반해서 이전과 반대 극성의 벽전하가 재형성된다.

종래의 구동 시퀀스에서는 스캔 펄스(Py)의 인가 주기(H/k)가 스캔 펄스(Py)의 펄스 폭과 점등 유지 펄스(Ps)의 2 개분의 펄스 폭과의 합 이상이 되어, 어드레싱의 소요 시간이 길어지는 문제가 있었다. 이 때문에, 라인수가 480을 넘는 고 정세한 PDP에 적용하여 충분한 계조수의 풀 모션 표시를 할 수가 없었다. 또한, 일시적으로 점등 유지 펄스(Ps)의 인가를 휴지하고, 그 휴지 기간 중에 스캔 펄스(Py)를 인가함으로써 어드레싱의 소요 시간을 단축할 수 있었다. 그러나, 그 경우에는 스캔 펄스(Py)를 인가하는 한 쪽의 주전극(Yi)뿐 아니라 다른 쪽의 주전극(Xi)에 대해서도 개별적으로 제어할 필요가 있으므로, 주전극(Xi)을 공통화하는 경우에 비해 구동 회로가 복잡하고 고가로 되어 버린다.

본 발명은 다계조화에 유리한 다중 라인 동시 구동에 의한 어드레싱의 고속화를 도모하는 것을 목적으로 하고 있다.

도 1은 본 발명에 따른 플라즈마 표시 장치의 구성도.

도 2는 PDP 내부 구조를 나타낸 사시도.

도 3은 본 발명을 적용한 구동 시퀀스의 일례를 나타낸 전압 파형도.

도 4는 본 발명을 적용한 구동 시퀀스의 일례를 나타낸 전압 파형도.

도 5는 선택 라인 및 비선택 라인의 벽전압의 추이를 나타낸 전압 파형도.

도 6은 벽전하의 소거의 제1 변형례를 나타낸 전압 파형도.

도 7은 벽전하의 소거의 제2 변형례를 나타낸 전압 파형도.

도 8은 점등 유지의 변형례를 나타낸 전압 파형도.

도 9는 스캔 펄스의 펄스 폭의 구체예를 설명하기 위한 도면.

도 10은 다중 라인 동시 구동 방식의 타임차트.

도 11은 종래의 구동 시퀀스를 나타낸 전압 파형도.

도 12는 종래의 구동 시퀀스를 나타낸 전압 파형도.

[부호의 설명]

1 PDP

ES 화면(표시 영역)

X 주전극(제1 주전극)

Y 주전극(제2 주전극)

A 어드레스 전극

PY 스캔 펄스

Dsf 서브필드 데이터(표시 데이터)

PA1∼4 어드레스 펄스

C 셀

PSx 서스테인 펄스(제1 주전극에 인가하는 점등 유지 펄스)

TB 펄스 베이스 기간

Ya 주전극(비선택 행에 대응한 제2 주전극)

PSy 서스테인 펄스(제2 주전극에 인가하는 점등 유지 펄스)

PE 소거 펄스(제2 주전극에 인가하는 펄스)

f 필드

sf1∼4 서브필드

W1, W2 펄스 폭

PE2∼4 소거 펄스(벽전하를 소거하는 방전을 일으키기 위한 펄스)

s 설정 시간

본 발명에서는 개략적으로는 모든 라인(행)에 대해 공통(의도적으로 약간 어긋나게 하는 경우도 포함한다)의 타이밍으로 각 라인의 제1 및 제2 주전극에 교호로 점등 유지를 위한 펄스를 인가하는 것으로 하고, 예외적으로 선택 라인에 대해서는 제2 주전극에 대해 펄스를 인가하는 기간 내에 점등 유지를 위한 펄스 대신에 라인 선택을 위한 스캔 펄스를 인가한다. 필드를 k 개의 서브필드로 분할할 경우에, 각 서브필드의 어드레싱에 관련된 k 개의 스캔 펄스를 제2 주전극에 대한 점등 유지를 위한 1 개의 펄스의 인가 기간 내에 1 개씩 차례로 연속적으로 인가한다. 이에 따라, 각 서브필드에서의 1 라인당의 주사 시간 H는 제1 주전극에 대한 점등 유지를 위한 펄스의 인가 주기가 된다.

청구항 1의 발명의 방법은, 표시 영역 내에, 각 행상에서 점등 유지 방전을 일으키기 위한 전극 쌍을 형성하도록 평행하게 배열된 복수의 제1 주전극과 복수의 제2 주전극 및 각 열상에 각각 배치된 복수의 어드레스 전극을 구비하여 행 단위로 각 셀에 적절한 벽 전하량을 설정하는 PDP(Plasma Display Panel)의 구동 방법에 있어서, 스캔 펄스의 인가에 동기시켜서 상기 어드레스 전극에 대해 표시 데이터에 따라서 선택적으로 어드레스 펄스를 인가하고, 상기 제1 주전극에 대해 점등 유지 펄스를 주기적으로 인가하고, 상기 제1 주전극에 대한 펄스의 주기적인 인가에서의 각 펄스 베이스 기간마다 k(k는 1 이상의 정수) 행씩 행 선택을 하고, 상기 펄스 베이스 기간 중에, 상기 제2 주전극 중 비선택 행에 대응한 제2 주전극들에 대해 펄스 진폭이 점등 유지 전압인 펄스를 인가하고, 선택 행에 대응한 k개의 제2 주전극에 대해 차례로 상기 스캔 펄스를 인가하는 것이다. 펄스 베이스 기간이라 함은 1 개의 펄스의 후연(後緣)(하강 구간)으로부터 다음 펄스의 전연(前緣)(상승 구간)까지의 기간을 의미한다.

청구항 2의 발명의 방법은, m 열 n 행의 표시 영역 내에, 각 행에서 점등 유지 방전을 일으키기 위한 전극 쌍을 형성하도록 복수의 제1 주전극과 복수의 제2 주전극이 평행하게 배열되고, 열마다 1개씩 총 m개의 어드레스 전극이 배열된 PDP에 의한 시계열의 필드를 표시함에 있어, 필드가 계조 재현을 위해 상기 필드의 각각을 휘도의 웨이팅을 한 k(k는 1 이상의 정수) 개의 서브필드로 분할되어, 각 셀에 적절한 벽전하량을 설정하는 행 단위의 어드레싱을 행하는 PDP의 구동 방법에 있어서, 스캔 펄스의 인가에 동기시켜서 상기 어드레스 전극에 대해 표시 데이터에 따라서 선택적으로 어드레스 펄스를 인가하고, 상기 제1 주전극에 대해 점등 유지 펄스를 주기적으로 인가하고, 상기 제1 주전극에 대한 펄스의 주기적인 인가에서의 각 펄스 베이스 기간마다 연속하는 2 개의 필드에 대응한 2k 개의 서브필드 중에서 휘도의 웨이트가 다른 k 개의 서브필드를 대상으로 어드레싱을 행하도록 k(k는 1 이상의 정수) 행씩 행 선택을 하고, 상기 각 펄스 베이스 기간 중에, 상기 제2 주전극 중 비선택 행에 대응한 제2 주전극에 대해 펄스 진폭이 점등 유지 전압인 펄스를 인가하고, 선택 행에 대응한 k 개의 제2 주전극에 대해 차례로 상기 스캔 펄스를 인가하는 것이다.

청구항 3의 발명의 구동 방법은 상기 각 펄스 베이스 기간마다의 행 선택을 행의 배열 순으로 행하는 것으로 하고, 상기 각 펄스 베이스 기간 중에 상기 각 서브필드의 휘도의 웨이트에 따른 행수만큼 떨어진 행을 상기 선택 행으로 하는 것이다.

청구항 4의 발명의 구동 방법은 상기 제2 주전극에 대해 인가하는 펄스 진폭이 점등 유지 전압인 상기 펄스의 펄스 폭을 상기 제1 주전극에 대해 인가하는 점등 유지 펄스의 펄스 폭보다 길게 하는 것이다.

청구항 5의 발명의 구동 방법은 상기 각 펄스 베이스 기간 중에 그 보다 후에 있는 펄스 베이스 기간에 선택 행이 되는 비선택 행에 대응한 상기 제2 주전극에 대해서는 완만하게 전압이 증대하는 소거 펄스를 인가하고, 다른 비선택 행에 대응한 상기 제2 주전극에 대해서는 급격하게 전압이 증대하는 점등 유지 펄스를 인가하는 것이다.

청구항 6의 발명의 구동 방법은 상기 각 펄스 베이스 기간 중에 비선택 행에 대응한 모든 상기 제2 주전극에 대해 점등 유지 펄스를 인가하고, 그 후 최초로 상기 제1 주전극에 인가하는 점등 유지 펄스에 동기시키고, 다음 펄스 베이스 기간에 선택 행이 되는 비선택 행에 대응한 상기 제2 주전극에 대해 벽전하를 소거하는 방전을 일으키기 위한 펄스를 인가하는 것이다.

청구항 7의 발명의 구동 방법은 상기 각 펄스 베이스 기간 중에 제1 번째의 상기 스캔 펄스의 인가를, 비선택 행에 대응한 상기 제2 주전극에 대해 인가하는 상기 펄스의 전연으로부터 상기 비선택 행에서의 벽전하의 극성 반전에 충분한 설정 시간이 경과한 시점에서 행하는 것이다.

[발명의 실시예]

도 1은 본 발명에 따른 플라즈마 표시 장치(100)의 구성도이다.

플라즈마 표시 장치(100)는 매트릭스 형식의 박형 컬러 표시 디바이스인 AC형의 PDP(1)와, m 열 n 라인의 화면(ES)을 구성하는 다수의 셀(C)을 선택적으로 점등시키기 위한 구동 유닛(80)으로 구성되어 있으며, 벽걸이식 텔레비전 수상기, 컴퓨터 시스템의 모니터 등으로서 이용된다.

PDP(1)는 점등 유지 방전을 일으키기 위한 전극 쌍을 이루는 제1 및 제2 주전극(X, Y)이 평행 배치되고, 각 셀(C)에서 주전극(X, Y)과 제3 전극으로서의 어드레스 전극(A)이 교차하는 3 전극 면방전 구조의 PDP이다. 주전극(X, Y)은 화면의 라인 방향(수평 방향)으로 뻗고, 제2 주전극(Y)은 어드레싱할 때 라인 단위로 셀(C)을 선택하기 위한 스캔 전극으로 사용된다. 어드레스 전극(A)은 열 방향(수직 방향)으로 뻗어 있으며, 열 단위로 셀(C)을 선택하기 위한 데이터 전극으로서 사용된다. 기판면 중의 주전극군과 어드레스 전극군이 교차하는 범위가 화면(즉 표시 영역)(ES)이 된다.

구동 유닛(80)은 컨트롤러(81), 프레임 메모리(82), 데이터 처리 회로(83), 서브필드 메모리(84), 전원 회로(85), X 드라이버(87), Y 드라이버(88) 및 어드레스 드라이버(89)를 가지고 있다. 또한, 구동 유닛(80)은 PDP(1)의 배면측에 배치되고, 각 드라이버와 PDP(1)의 전극이 도시하지 않은 플렉시블 케이블로 전기적으로 접속된다. 구동 유닛(80)에는 TV 튜너, 컴퓨터 등의 외부 장치로부터 R, G, B의 각 색의 휘도 레벨(계조 레벨)을 나타내는 화소 단위의 필드 데이터(Df)가 각종 동기 신호와 함께 입력된다.

필드 데이터(Df)는 프레임 메모리(82)에 일단 저장된 후, 데이터 처리 회로(83)로 보내어진다. 데이터 처리 회로(83)는 점등시키는 서브필드의 조합을 설정하는 데이터 변환 수단이며, 필드 데이터(Df)에 따른 서브필드 데이터(Dsf)를 출력한다. 서브필드 데이터(Dsf)는 서브필드 메모리(84)에 저장된다. 서브필드 데이터(Dsf)의 각 비트의 값은 서브필드에서의 셀(C)의 점등의 필요 여부, 엄밀하게는 어드레스 방전의 필요 여부를 나타내는 정보이다.

X 드라이버(87)는 제1 주전극(X)에 일괄해서 구동 전압을 인가한다. 주전극(X)의 전기적인 공통화는 도시된 패널상의 배선에 의한 연결에 한하지 않고, X 드라이버(87)의 내부 배선 또는 플렉시블 케이블상에서의 배선에 의해 행하여도 좋다. Y 드라이버(88)는 각 라인의 제2 주전극(Y)에 개별로 구동 전압을 인가한다. 어드레스 드라이버(89)는 서브필드 데이터(Dsf)에 따라서 어드레스 전극(A)에 구동 전압을 인가한다. 이들 드라이버에는 전원 회로(85)로부터 소정의 전력이 공급된다.

도 2는 PDP(1)의 내부 구조를 나타낸 사시도이다.

PDP(1)에서는 전면측 기판 구조체의 기재인 유리 기판(11)의 내면에 라인마다 한 쌍씩 주전극(X, Y)이 배열되어 있다. 라인은 화면에서의 수평 방향의 셀 열이다. 주전극(X, Y)은 각각이 투명 도전막(41)과 금속막(버스 도체)(42)으로 되고, 저융점 유리로 된 두께 30μm 정도의 유전체층(17)으로 피복되어 있다. 유전체층(17)의 표면에는 마그네시아(MgO)로 된 두께 수천 옹스트롬의 보호막(18)이 형성되어 있다. 어드레스 전극(A)은 배면측 기판 구조체의 기재인 유리 기판(21)의 내면에 배열되어 있으며, 두께 10μm 정도의 유전체층(24)으로 피복되어 있다. 유전체층(24)의 위에는 높이 150μm의 평면에서 보아 직선 띠 형상의 격벽(29)이 각 어드레스 전극(A) 사이에 1 개씩 설치되어 있다. 이들 격벽(29)에 의해 방전 공간(30)이 행 방향으로 서브픽셀(단위 발광 영역)마다 구획되고, 또한 방전 공간(30)의 간극 치수가 규정되어 있다. 그리고, 어드레스 전극(A)의 상방 및 격벽(29)의 측면을 포함해서 배면측의 내면을 피복하도록 컬러 표시를 위한 R, G, B의 3 색의 형광체층(28R, 28G, 28B)이 형성되어 있다. 방전 공간(30)에는 주성분인 네온에 크세논을 혼합한 방전 가스가 충전되어 있으며, 형광체층(28R, 28G, 28B)은 방전시에 크세논이 방출하는 자외선에 의해 국부적으로 여기되어 발광한다. 표시의 1 픽셀(화소)은 행 방향으로 정렬하는 3 개의 서브픽셀로 구성된다. 각 서브픽셀 내의 구조체가 셀(표시 소자)이다. 격벽(29)의 배치 패턴이 스트라이프 패턴이므로, 방전 공간(30) 중의 각 열에 대응한 부분은 모든 라인(L)에 걸쳐서 열 방향으로 연속하고 있다. 이웃하는 라인끼리의 전극 간극은 면방전 갭(예를 들어, 80∼140μm의 범위 내의 값)보다 충분이 크고, 열 방향의 방전 결합을 방지할 수 있는 값(예를 들어, 400∼500μm의 범위 내의 값)으로 선정된다.

점등해야 할 셀(기입 어드레스 형식의 경우) 또는 점등하지 않아야 할 셀(소거 어드레서 형식의 경우)에서의 주전극(Y)과 어드레스 전극(A) 사이에서 어드레스 방전을 일으켜서 라인마다 점등해야 할 셀에만 적량의 벽전하가 존재하는 대전 상태를 형성한 후, 주전극(X, Y) 간에 점등 유지 전압(Vs)을 가함으로써, 점등해야 할 기판면을 따른 면방전을 일으킬 수 있다.

이하, 플라즈마 표시 장치(100)에서의 PDP(1)의 구동 방법을 설명한다.

PDP(1)에 적용하는 구동 방법도 기본적으로는 다중 라인 동시 구동을 행하는 것이다. 따라서, 라인 선택의 개략에 대해 도 10의 타임차트를 참조할 수 있다.

도 10으로 설명한 바와 같이, 예를 들어 텔레비전 영상의 표시에 있어서는 2 개 값의 점등 제어에 의해 계조 재현을 행하기 위하여, 입력 화상인 시계열의 각 필드(f)를 1 이상의 정수인 k(도 10에서는 4) 개의 서브필드(sf1, sf2, sf3, sf4)로 분할한다. 환언하면, 프레임을 구성하는 각 필드(f)를 k 개의 서브필드(sf1∼sf4)의 집합으로 치환한다. 단, 컴퓨터 출력 등의 논인터레이스 형식의 화상을 재생할 경우에는, 각 프레임을 k 분할한다. 그리고, 이들 서브필드(sf1∼sf4)에서의 휘도의 상대 비율이 1 : 2 : 4 : 8이 되도록 웨이팅하여 각 서브필드(sf1∼sf4)의 점등 유지 방전 회수를 설정한다. 서브필드 단위의 점등/비점등의 조합으로 RGB의 각 색마다 2^k단계의 휘도 설정을 행할 수 있으므로, 표시 가능한 색의 수는 2^3k가 된다. 또한, 서브필드(sf1∼sf4)를 휘도의 웨이트 순으로 표시할 필요는 없다. 예를 들어, 웨이트가 큰 서브필드(sf4)를 필드 기간(Tf)의 중간에 배치하는 식의 최적화를 행할 수 있다.

도 3 및 도 4는 본 발명을 적용한 구동 시퀀스의 일례를 나타낸 전압 파형도, 도 5는 선택 라인 및 비선택 라인의 벽전압의 추이를 나타낸 전압 파형도이다. 이들 도면에서는 필요에 따라 주전극(X, Y)의 부호에는 대응하는 라인의 배열 순위를 나타내는 문자(1, 2, …n)를 첨부하고, 어드레스 전극(A)의 부호에는 대응하는 열의 배열 순위를 나타내는 문자(1∼m)를 첨부하고 있다. 이하에 설명하는 도면에서도 마찬가지이다.

어드레싱의 대상이 되는 모든 라인의 주전극(Xi)(i = 1∼n)에 대해 공통으로, 펄스 진폭이 점등 유지 전압(Vs)인 서스테인 펄스(점등 유지 펄스)(PSx)를 주기적으로 또한 항상 인가한다. 점등 유지 전압은 (1) 식의 조건을 만족하는 전압이다.

주전극(Xi)에 대한 펄스 인가시의 각 펄스 베이스 기간(TB)마다, 연속하는 2개의 필드에 대응한 2k 개의 서브필드 중에서 휘도의 웨이트가 다른 k 개의 서브필드를 대상으로 어드레싱을 행하도록 k 라인씩 라인 선택을 하도록 하고, 각 펄스 베이스 기간(TB) 중에 비선택 라인에 대응한 주전극(이것을 주전극(Ya)이라 한다)에 대해 펄스 진폭이 점등 유지 전압인 정극성의 서스테인 펄스(PSy) 또는 소거 펄스(PE)를 인가하고, 또한 그 인가 기간 내에 선택 라인에 대응한 k 개의 주전극(이것을 주전극(Yb)라 한다)에 대해 차례로 부극성의 스캔 펄스(PY)를 인가한다.

소거 펄스(PE)는 완만하게 전압이 증대하는 톱니 파형의 펄스이며, 그것을 인가하는 펄스 베이스 기간(TB)의 다음 펄스 베이스 기간(TB) 중에 선택 라인이 되는 비선택 라인의 주전극(Ya)에 대해 인가된다. 서스테인 펄스(PSx) 및 서스테인 펄스(PSy)는 급격하게 전압이 증대하는 직사각형 파형의 펄스이다. 적량의 벽전하가 존재하는 셀에 서스테인 펄스(PSx) 또는 서스테인 펄스(PSy)를 인가하면, 소정 강도의 면방전이 생겨서 이전과 역극성의 벽전하가 재형성된다. 이에 대해 소거 펄스(PE)를 인가하면 벽전하가 재형성되지 않으므로, 벽전하가 소거된다. 또한, 소거 펄스로서 서스테인 펄스(PSx)보다 펄스 폭이 짧은 펄스를 사용할 수도 있다. 서스테인 펄스(PSy)의 펄스 폭(W2)은 다음의 방전에 충분한 벽전하를 재형성하는 점에서는 주전극(X1∼n)에 인가하는 서스테인 펄스(PSx)의 펄스 폭(W1)과 동일하여도 좋으나, 구동을 안정하기 하기 위해 k 개의 스캔 펄스(PY)의 인가 개시 이전으로부터 인가 종료까지 주전극(Ya)을 점등 유지 전압으로 바이어스하는 것이 바람직하다. 이와 같이 바이어스를 행할 경우에, 각 펄스 베이스 기간(TB)에 인가하는 스캔 펄스(PY)의 수 k가 많아지면 필연적으로 펄스 폭(W2)은 펄스 폭(W1)보다 길어진다.

한편, 합계 m 개의 어드레스 전극(Aj(j = 1∼m))에 대해서는, 스캔 펄스(PY)에 동기시켜서 서브필드 데이터(Dsf)에 따라 선택적으로 정극성의 어드레스 펄스(PA1, PA2, PA3, PA4)를 인가한다. 어드레스 펄스(PA1, PA2, PA3, PA4)는 차례로 서브필드(sf1, sf2, sf3, sf4)에 대응한다. 본 실시예에서는 펄스 베이스 기간(TB)마다 1 라인씩 어긋나게 해서 배열 순으로 라인 선택을 행하므로, 각 펄스 베이스 기간(TB) 중의 k 개의 선택 라인은 도 10으로 설명한 바와 같이 서브필드(sf1∼sf4)의 휘도의 웨이트(즉 할당 기간의 길이)에 따른 라인수만큼 서로 떨어져 있다. 각 펄스 베이스 기간(TB) 중에 제1 번째의 스캔 펄스(PY) 및 어드레스 펄스(PA1)의 인가를 서스테인 펄스(PSy)의 인가와 동시에 행하여도 좋으나, 비선택 라인에서 벽전하의 극성이 반전하는 것을 감안한 1.5μs 정도의 일정 시간(s)만큼 늦어지도록 하는 것이 바람직하다. 비선택 라인에서 확실히 벽전하가 재형성되어 이후의 점등 유지 동작의 신뢰성이 높아지기 때문이다.

이와 같이 스캔 펄스(PY) 및 어드레스 펄스(PA1∼PA4)를 인가하여, 스캔 펄스(PY)의 인가 때마다 1 라인씩 펄스 베이스 기간(TB)마다 k 라인씩 라인 단위로 각 셀의 벽전하량을 점등 유지의 필요 여부에 따른 양으로 설정한다.

도 5와 같이 비선택 라인에서는 주전극(X)과 주전극(Ya)과의 상대 인가 전압 (Va)의 변화에 수반하여 서스테인 펄스(PSx, PSy)의 인가 때마다 벽전압의 극성이 반전한다. 선택 라인에서는 소거 펄스(PE)의 인가에 의해 벽전압이 거의 0이 된다. 이 상태에서는 서스테인 펄스(PSx)를 인가하여도 면방전이 일어나지 않아서 벽전압은 변화하지 않는다. 그 후, 스캔 펄스(PY) 및 어드레스 펄스(PA1∼PA4)의 인가(어드레싱)에 의해 소정의 벽전압이 생기지만, 이 벽전압은 서스테인 펄스(PSx)와 반대 극성이므로, 어드레싱 직후의 서스테인 펄스(PSx)로는 면방전이 생기지 않아서 벽전압은 변화하지 않는다. 서스테인 펄스(PSy)를 인가하면 면방전이 생겨서 벽전압의 극성이 반전하고, 이후에는 서스테인 펄스(PSx, PSy)의 인가 때마다 벽전압의 극성이 반전한다.

도 6은 벽전하의 소거의 제1 변형례를 나타낸 전압 파형도이다.

상술한 구동 시퀀스는 벽전하를 소거하기 위해 다음 회에 선택되는 비선택 라인에 대해서는 서스테인 펄스(PSy) 대신에 톱니 파형의 소거 펄스(PE)를 인가하는 것이었다. 도 6의 구동 시퀀스에서는 모든 비선택 라인의 주전극(Ya)에 대해 공통으로 서스테인 펄스(PSy)를 인가한다. 그리고, 다음 회에 선택되는 비선택 라인만에 대해서 주전극(X)에 대한 서스테인 펄스(PSx)의 인가 중에, 서스테인 펄스(PSx)보다 펄스 폭이 짧은 직사각형 파형의 정극성의 소거 펄스(PE2) 또는 소거 펄스(PE3)를 주전극(Yb)에 대해 인가한다. 이 때, 소거 펄스(PE2, PE3)가 서스테인 펄스(PSx)보다 약간 늦어지도록 한다. 도시한 소거 펄스(PE2)는 그 후연이 서스테인 펄스(PSx)와 일치하는 것이고, 소거 펄스(PE3)는 서스테인 펄스(PSx)보다 일찍 하강하는 것이다. 어느 쪽의 소거 펄스(PE2, PE3)를 인가하던 간에 주전극(Yb)과 주전극(X)과의 상대 구동 전압(Vb)의 파형으로부터 명백한 바와 같이, 서스테인 펄스(PSx)의 펄스 폭이 실질적으로 짧아진다. 즉, 면방전이 생긴 후, 공간 전하를 끌어 당기는 기간을 설정하지 않고 바이어스가 해제하게 되므로, 벽전하가 재형성되지 않아서 벽전압은 거의 0이 된다.

도 7은 벽전하의 소거의 제2 변형례를 나타낸 전압 파형도이다.

도 6의 예와 마찬가지로 모든 비선택 라인의 주전극(Ya)에 대해 공통으로 서스테인 펄스(PSy)를 인가한다. 그리고, 다음 회에 선택되는 비선택 라인에 대해서만 주전극(X)에 대한 서스테인 펄스(PSx)의 인가와 동시에, 급격하게 상승하고 그 후에 서서히 전압이 감소하는 톱니 파형의 정극성의 소거 펄스(PE4)를 주전극(Yb)에 대해 인가한다. 이에 따라 주전극(Yb)과 주전극(X)과의 상대 구동 전압(Vb)의 파형은 주전극(X)에 대해 서서히 전압이 증대하는 톱니 파형 펄스를 인가한 것과 동등하게 된다. 따라서, 약한 면방전이 생겨서 벽전압이 소실되어 벽전압은 거의 0이 된다.

도 8은 점등 유지의 변형례를 나타낸 전압 파형도이다.

도 8의 구동 시퀀스에서는 선택 라인에 대해 스캔 펄스(PY)를 인가한 후에 즉시, 주전극(Yb)에 대해 서스테인 펄스(PSy2)를 인가한다. 서스테인 펄스(PSy2)는 다음의 펄스 베이스 기간(TB)에 인가하는 서스테인 펄스(PSy)를 포함하는 펄스 폭이 긴 것으로 한다. 스캔 펄스(PY)의 인가 타이밍은 서브필드에 따라 다르므로, 그에 수반해서 서스테인 펄스(PSy2)의 펄스 폭도 서브필드에 따라 다르게 된다. 도 8의 구동 시퀀스에 의하면 벽전하의 형성이 안정되고, 구동의 신뢰성을 높일 수 있다.

도 9는 스캔 펄스(PY)의 펄스 폭(Wy)의 구체예를 설명하기 위한 도면이다.도 9에서는 10 서브필드의 표시를 하는 경우가 예시되어 있다.

1 초간의 필드수(논인터레이스에서는 프레임수)를 일반적인 값인 60으로 한 경우에, 각 서브필드의 1 라인당의 주사 시간 H는 1/(라인수 n × 60) 초가 된다. 한편, 본 발명의 구동 시퀀스에서는, 주사 시간 H 중에 서스테인 펄스(PSx)와 서스테인 펄스(PSy)를 1 개씩 인가한다. 또, 서스테인 펄스(PSy)의 펄스 폭(W2)의 최소치는 k(도면에서는 10) 개의 스캔 펄스(PY)의 펄스 폭(Wy)의 총합과 벽전압의 극성 반전을 기다리는 설정 시간 s와의 합이다. 즉, 주사 시간 H는 (2) 식 및 (3) 식으로 표시된다.

H = 1/ (n × 60) … (2)

H = W1 + s + k × Wy … (3)

여기서, W1을 3μs로 하고, 설정 시간 s를 1.5 μs로 하면, 라인수 n과 펄스 폭 Wy와의 관계는 도 9b에 표 형식으로 나타낸 바와 같이 된다. 예를 들어, 라인수 n이 480인 경우의 펄스 폭(Wy)은 3.02μs이며, 라인수 n이 1000인 경우의 펄스 폭(Wy)은 1.21μs이다. 종래의 구동 시퀀스에서는 스캔 펄스 폭을 1.21μs로 하여도, 라인수 n이 480인 경우가 되더라도 최대 서브필드수는 4이다. 본 발명에 의하면 어드레싱에 시간의 여유가 생겨서 각별히 다계조화를 도모할 수 있다.

상술한 실시예에서는, 어드레스 방전에 의한 형광체의 열화를 경감하기 위해 어드레스 펄스(PA1∼PA4)를 정극성으로 정하고 다른 펄스의 극성을 설정하였으나, 예시한 극성에 한정되는 것은 아니다. 즉, 인가 전압의 극성을 예시와 반대로 하여도 좋다. 또, 어드레싱할 때 주전극(X)에 효율적으로 벽전하를 형성하기 위해 주전극(X)을 바이어스하여도 좋다. 그 경우에 펄스 베이스 기간(TB)은 바이어스 기간을 포함하게 된다.

청구항 1 내지 청구항 7의 발명에 의하면, 다계조화에 유리한 다중 라인 동시 구동에 의한 어드레싱의 고속화를 도모할 수 있다.

청구항 3의 발명에 의하면, 행 선택을 위한 회로 구성을 간단화할 수 있다.

청구항 4 또는 청구항 7의 발명에 의하면, 어드레싱을 위한 펄스 인가에 의한 점등 유지에 대한 영향을 경감할 수 있다.

Claims

표시 영역 내에, 각 행에서 점등 유지 방전을 일으키기 위한 전극 쌍을 형성하도록 평행하게 배열된 복수의 제1 주전극과 복수의 제2 주전극 및 각 열상에 각각 배열된 복수의 어드레스 전극을 구비하여 행 단위로 각 셀에 적절한 벽 전하량을 설정하는 PDP(Plasma Display Panel)의 구동 방법에 있어서,

스캔 펄스의 인가에 동기시켜서 상기 어드레스 전극에 대해 표시 데이터에 따라서 선택적으로 어드레스 펄스를 인가하고,

상기 제1 주전극에 대해 점등 유지 펄스를 주기적으로 인가하고,

상기 제1 주전극에 대한 상기 점등 유지 펄스의 주기적인 인가에서의 각 펄스 베이스 기간마다 k(k는 1 이상의 정수) 행씩 행 선택을 하고,

상기 펄스 베이스 기간 중에, 상기 제2 주전극 중 비선택 행에 대응한 제2 주전극에 대해 펄스 진폭이 점등 유지 전압인 펄스를 인가하고, 선택 행에 대응한 k개의 제2 주전극에 대해 차례로 상기 스캔 펄스를 인가하는

것을 특징으로 하는 PDP의 구동 방법.
m 열 n 행의 표시 영역 내에, 각 행에서 점등 유지 방전을 일으키기 위한 전극 쌍을 형성하도록 복수의 제1 주전극과 복수의 제2 주전극이 평행하게 배열되고, 열마다 1개씩 총 m개의 어드레스 전극이 배열된 PDP에 의한 시계열의 필드를 표시함에 있어, 필드가 계조 재현을 위해 상기 필드의 각각을 휘도의 웨이팅을 한 k(k는 1 이상의 정수) 개의 서브필드로 분할되어, 각 셀에 적절한 벽전하량을 설정하는 행 단위의 어드레싱을 행하는 PDP의 구동 방법에 있어서,

스캔 펄스의 인가에 동기시켜서 상기 어드레스 전극에 대해 표시 데이터에 따라서 선택적으로 어드레스 펄스를 인가하고,

상기 제1 주전극에 대해 점등 유지 펄스를 주기적으로 인가하고,

상기 제1 주전극에 대한 상기 점등 유지 펄스의 주기적인 인가에서의 각 펄스 베이스 기간마다 연속하는 2 개의 필드에 대응한 2k 개의 서브필드 중에서 휘도의 웨이트가 다른 k 개의 서브필드를 대상으로 어드레싱을 행하도록 k(k는 1 이상의 정수) 행씩 행 선택을 하고,

상기 각 펄스 베이스 기간 중에, 상기 제2 주전극 중 비선택 행에 대응한 제2 주전극에 대해 펄스 진폭이 점등 유지 전압인 펄스를 인가하고, 선택 행에 대응한 k 개의 제2 주전극에 대해 차례로 상기 스캔 펄스를 인가하는

것을 특징으로 하는 PDP의 구동 방법.
제 2 항에 있어서,

상기 각 펄스 베이스 기간마다의 행 선택을 행의 배열 순으로 행하고,

상기 각 펄스 베이스 기간 중에 상기 각 서브필드의 휘도의 웨이트에 따른 행 수만큼 떨어진 행을 상기 선택 행으로 하는

것을 특징으로 하는 PDP의 구동 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 제2 주전극에 대해 인가하는 펄스 진폭이 점등 유지 전압인 상기 펄스의 펄스 폭을 상기 제1 주전극에 대해 인가하는 점등 유지 펄스의 펄스 폭보다 길게 하는 것을 특징으로 하는 PDP의 구동 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 각 펄스 베이스 기간 중에 그 보다 후에 있는 펄스 베이스 기간에 선택 행이 되는 비선택 행에 대응한 상기 제2 주전극에 대해서는 완만하게 전압이 증대하는 소거 펄스를 인가하고, 다른 비선택 행에 대응한 상기 제2 주전극에 대해서는 급격하게 전압이 증대하는 점등 유지 펄스를 인가하는

것을 특징으로 하는 PDP의 구동 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 각 펄스 베이스 기간 중에 비선택 행에 대응한 모든 상기 제2 주전극에 대해 점등 유지 펄스를 인가하고, 그 후 최초로 상기 제1 주전극에 인가하는 점등 유지 펄스에 동기시키고, 다음 펄스 베이스 기간에 선택 행이 되는 비선택 행에 대응한 상기 제2 주전극에 대해 벽전하를 소거하는 방전을 일으키기 위한 펄스를 인가하는 것을 특징으로 하는 PDP의 구동 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 각 펄스 베이스 기간 중에 제1 번째의 상기 스캔 펄스의 인가를, 비선택 행에 대응한 상기 제2 주전극에 대해 인가하는 상기 펄스의 전연(前緣)으로부터 상기 비선택 행에서의 벽전하의 극성 반전에 충분한 설정 시간이 경과한 시점에서 행하는 것을 특징으로 하는 PDP의 구동 방법.
제 4 항에 있어서,

스캔 펄스가 제2 주전극에 인가되는 펄스 베이스 기간에, 펄스폭이 다음 펄스 베이스 기간에 인가될 제2 펄스를 포함하기에 충분히 큰 제3 펄스가 스캔 펄스의 인가 직후에 제2 주전극에 인가되는 것을 특징으로 하는 PDP의 구동 방법.
표시 영역 내에, 각 행에서 점등 유지 방전을 일으키기 위한 전극 쌍을 형성하도록 평행하게 배열된 복수의 제1 주전극과 복수의 제2 주전극 및 각 열상에 각각 배열된 복수의 어드레스 전극을 구비하여 행 단위로 각 셀에 적절한 벽 전하량을 설정하는 PDP의 구동 방법에 있어서,

스캔 펄스의 인가에 동기시켜서 상기 어드레스 전극에 대해 표시 데이터에 따라서 선택적으로 어드레스 펄스를 인가하고,

상기 제1 주전극에 대해 점등 유지 펄스를 주기적으로 인가하고,

상기 제1 주전극에 대한 상기 점등 유지 펄스의 주기적인 인가에서의 각 펄스 베이스 기간마다 k(k는 1 이상의 정수) 행씩 행 선택을 하고,

상기 펄스 베이스 기간 중에, 상기 제2 주전극 중 비선택 행에 대응하되 다음 펄스 베이스 기간에서 선택될 제2 주전극을 제외한 제2 주전극에 대해 펄스 진폭이 점등 유지 전압인 펄스를 인가하고, 선택 행에 대응한 k개의 제2 주전극에 대해 차례로 상기 스캔 펄스를 인가하는

것을 특징으로 하는 PDP의 구동 방법.
제 9 항에 있어서,

상기 각 펄스 베이스 기간 중에, 벽전압을 소거하는 방전을 일으키기 위한 소거 펄스가 다음 펄스 베이스 기간에서 선택될 상기 제2 주전극에 인가되는 것을 특징으로 하는 PDP의 구동 방법.