KR100522699B1 - 유지기간을 위한 패널구동방법 및 디스플레이 패널 - Google Patents

유지기간을 위한 패널구동방법 및 디스플레이 패널 Download PDF

Info

Publication number
KR100522699B1
KR100522699B1 KR10-2003-0070046A KR20030070046A KR100522699B1 KR 100522699 B1 KR100522699 B1 KR 100522699B1 KR 20030070046 A KR20030070046 A KR 20030070046A KR 100522699 B1 KR100522699 B1 KR 100522699B1
Authority
KR
South Korea
Prior art keywords
group
high level
electrodes
common
scan
Prior art date
Application number
KR10-2003-0070046A
Other languages
English (en)
Other versions
KR20050034203A (ko
Inventor
정우준
강경호
채승훈
김진성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0070046A priority Critical patent/KR100522699B1/ko
Priority to US10/958,647 priority patent/US7605779B2/en
Priority to CNB2004100921351A priority patent/CN100458885C/zh
Publication of KR20050034203A publication Critical patent/KR20050034203A/ko
Application granted granted Critical
Publication of KR100522699B1 publication Critical patent/KR100522699B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 의한 패널구동방법은, 복수개의 주사전극, 및 상기 복수개의 주사전극과 쌍을 이루는 복수 그룹의 공통전극으로 구비되는 패널의, 유지기간을 위한 패널구동방법이며, 상기 복수개의 주사전극은 하나의 유지방전 신호에 의하여 구동되며, 상기 복수 그룹의 공통전극은 각각 별도의 유지방전 신호에 의하여 구동되며, 상기 주사전극과 상기 각 그룹의 공통전극에, 하이레벨의 유지펄스를 교대로 인가함으로써 유지방전이 수행되며, 상기 주사전극에 인가되는 하이레벨의 유지펄스 사이의 기간에는, 상기 각 그룹의 공통전극에 하이레벨 유지펄스가 순차적으로 인가된다. 여기서, 상기 유지방전의 한주기는, 상기 주사전극이 하이레벨인 상태에서 첫번째 그룹의 공통전극이 하이레벨로 천이하는 단계; 상기 첫번째 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 로우레벨로 천이하는 단계; 상기 주사전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이하는 단계; 및 상기 마지막 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 하이레벨로 천이하는 단계를 포함하는 것이 바람직하다. 따라서 유지방전 구동시 발생하는 전류의 피크치를 감소시킬 수 있고, 분리 구동되는 각 그룹의 유지방전 신호의 듀티비를 최대 50%까지 근접시켜 안정성을 확보할 수 있다.

Description

유지기간을 위한 패널구동방법 및 디스플레이 패널{Panel driving method for sustain period and display panel}
본 발명은, 플라즈마 디스플레이 패널(PDP)과 같이 표시셀을 형성하는 전극구조에 유지펄스를 인가함으로써, 화면을 표시하는 패널구동방법에 관한 것이다.
PDP의 전극구동방식에 대해서는 미국 특허 제5,541,618호에 개시되어 있다. 패널 구동 타이밍은 리셋(초기화)기간, 어드레스(기입)기간, 유지(표시)기간으로 나눌 수 있다. 리셋기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키며, 어드레스기간은 패널에서 켜지는 셀과 그렇지 않은 셀을 선택하여 켜지는 셀에 벽전하를 쌓아두는 동작을 수행하며, 유지기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행한다.
종래의 유지방전 방식은, 주사전극과 공통전극에 교대로 유지펄스가 인가되는 것에 의하여 이루어진다. 이 때, 주사전극 그룹에 하나의 유지펄스, 공통전극 그룹에 하나의 유지펄스가 인가되어, 구동 회로가 느끼는 전류의 피크가 커지는 경향이 있다.
본 발명이 이루고자 하는 기술적 과제는, 하나 또는 그 이상의 주사전극 그룹과 하나 또는 그 이상의 공통전극 그룹의 조합에 의하여 이루어지는 전극구조를 갖는 디스플레이 패널 및 이를 효율적으로 구동하기 위한 패널구동방법을 제공하는 것이다.
상기의 기술적 과제를 이루기 위한 본 발명에 의한 패널구동방법은, 복수개의 주사전극, 및 상기 복수개의 주사전극과 쌍을 이루는 복수 그룹의 공통전극으로 구비되는 패널의, 유지기간을 위한 패널구동방법이며, 상기 복수개의 주사전극은 하나의 유지방전 신호에 의하여 구동되며, 상기 복수 그룹의 공통전극은 각각 별도의 유지방전 신호에 의하여 구동되며, 상기 주사전극과 상기 각 그룹의 공통전극에, 하이레벨의 유지펄스를 교대로 인가함으로써 유지방전이 수행되며, 상기 주사전극에 인가되는 하이레벨의 유지펄스 사이의 기간에는, 상기 각 그룹의 공통전극에 하이레벨 유지펄스가 순차적으로 인가된다. 여기서, 상기 유지방전의 한주기는, 상기 주사전극이 하이레벨인 상태에서 첫번째 그룹의 공통전극이 하이레벨로 천이하는 단계; 상기 첫번째 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 로우레벨로 천이하는 단계; 상기 주사전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이하는 단계; 및 상기 마지막 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 하이레벨로 천이하는 단계를 포함하는 것이 바람직하다.
상기의 기술적 과제를 이루기 위한 본 발명에 의한 다른 패널구동방법은, 복수 그룹의 주사전극, 및 상기 각 주사전극 그룹과 쌍을 이루는 복수 그룹의 공통전극으로 구비되는 패널의, 유지기간을 위한 패널구동방법이며, 상기 복수 그룹의 주사전극은 각각 별도의 유지방전 신호에 의하여 구동되며, 상기 복수 그룹의 공통전극은 각각 별도의 유지방전 신호에 의하여 구동되며, 상기 각 그룹의 주사전극, 및 이와 쌍을 이루는 상기 각 그룹의 공통전극에, 하이레벨의 유지펄스를 교대로 인가함으로써 유지방전이 수행되며, 상기 각 그룹의 주사전극에 인가되는 하이레벨의 유지펄스 사이의 기간에는, 상기 주사전극과 쌍을 이루는 각 그룹의 공통전극에 하이레벨 유지펄스가 순차적으로 인가된다. 여기서 상기 패널구동방법은, 상기 각 그룹의 주사전극들에 소정의 시간차를 두고 하이레벨이 인가되며, 하나의 그룹에 있어서 유지방전의 한주기는, 상기 그룹의 주사전극에 하이레벨이 인가된 상태에서, 상기 각 그룹에 속한 첫번째 그룹의 공통전극이 하이레벨로 천이하는 단계; 상기 첫번째 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 로우레벨로 천이하는 단계; 상기 주사전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이하는 단계; 및 상기 마지막 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 하이레벨로 천이하는 단계를 포함할 수 있다. 또한 상기 유지방전의 한주기는, 모든 그룹의 주사전극에 하이레벨이 인가된 상태에서, 첫번째 그룹의 공통전극이 하이레벨로 천이하는 단계; 상기 첫번째 그룹의 공통전극이 하이레벨인 상태에서, 첫번째 그룹의 주사전극부터 마지막 그룹의 주사전극이 순차적으로 로우레벨로 천이하는 단계; 마지막 그룹의 주사전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이하는 단계; 및 상기 마지막 그룹의 공통전극이 하이레벨인 상태에서, 첫번째 그룹의 주사전극부터 마지막 그룹의 주사전극이 순차적으로 하이레벨로 천이하는 단계를 포함할 수 있다.
상기의 기술적 과제를 이루기 위한 본 발명에 의한 또 다른 패널구동방법은,복수개의 공통전극, 및 상기 복수개의 공통전극과 쌍을 이루는 복수 그룹의 주사전극으로 구비되는 패널의, 유지기간을 위한 패널구동방법이며, 상기 복수개의 공통전극은 하나의 유지방전 신호에 의하여 구동되며, 상기 복수 그룹의 주사전극은 각각 별도의 유지방전 신호에 의하여 구동되며, 상기 공통전극과 상기 각 그룹의 주사전극에, 하이레벨의 유지펄스를 교대로 인가함으로써 유지방전이 수행되며, 상기 공통전극에 인가되는 하이레벨의 유지펄스 사이의 기간에는, 상기 각 그룹의 주사전극에 하이레벨 유지펄스가 순차적으로 인가된다. 여기서, 상기 유지방전의 한주기는, 상기 공통전극이 하이레벨인 상태에서 첫번째 그룹의 주사전극이 하이레벨로 천이하는 단계; 상기 첫번째 그룹의 주사전극이 하이레벨인 상태에서, 상기 공통전극이 로우레벨로 천이하는 단계; 상기 공통전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 주사전극이 순차적으로 하이레벨로 천이하는 단계; 및 상기 마지막 그룹의 주사전극이 하이레벨인 상태에서, 상기 공통전극이 하이레벨로 천이하는 단계를 포함하는 것이 바람직하다.
상기의 기술적 과제를 이루기 위한 본 발명에 의한 또 다른 패널구동방법은, 복수 그룹의 공통전극, 및 상기 각 공통전극 그룹과 쌍을 이루는 복수 그룹의 주사전극으로 구비되는 패널의 유지기간을 위한 패널구동방법이며, 상기 복수 그룹의 공통전극은 각각 별도의 유지방전 신호에 의하여 구동되며, 상기 복수 그룹의 주사전극은 각각 별도의 유지방전 신호에 의하여 구동되며, 상기 각 그룹의 공통전극, 및 이와 쌍을 이루는 상기 각 그룹의 주사전극에, 하이레벨의 유지펄스를 교대로 인가함으로써 유지방전이 수행되며, 상기 각 그룹의 공통전극에 인가되는 하이레벨의 유지펄스 사이의 기간에는, 상기 공통전극과 쌍을 이루는 각 그룹의 주사전극에 하이레벨 유지펄스가 순차적으로 인가된다. 상기 패널구동방법은, 상기 각 그룹의 공통전극들에 소정의 시간차를 두고 하이레벨이 인가되며, 하나의 그룹에 있어서 유지방전의 한주기는, 상기 그룹의 공통전극이 하이레벨인 상태에서, 상기 그룹에 속한 첫번째 그룹의 주사전극이 하이레벨로 천이하는 단계; 상기 첫번째 그룹의 주사전극이 하이레벨인 상태에서, 상기 공통전극이 로우레벨로 천이하는 단계; 상기 공통전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 주사전극이 순차적으로 하이레벨로 천이하는 단계; 및 상기 마지막 그룹의 주사전극이 하이레벨인 상태에서, 상기 공통전극에 인가되는 전압이 하이레벨로 천이하는 단계를 포함할 수 있다. 또한 상기 유지방전의 한주기는, 모든 그룹의 공통전극이 하이레벨인 상태에서, 첫번째 그룹의 주사전극이 하이레벨로 천이하는 단계; 상기 첫번째 그룹의 주사전극이 하이레벨인 상태에서, 첫번째 그룹의 공통전극부터 마지막 그룹의 공통전극이 순차적으로 로우레벨로 천이하는 단계; 마지막 그룹의 공통전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 주사전극이 순차적으로 하이레벨로 천이하는 단계; 및 상기 마지막 그룹의 주사전극이 하이레벨인 상태에서, 첫번째 그룹의 공통전극부터 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이하는 단계를 포함할 수 있다.
상기의 다른 기술적 과제를 이루기 위한 본 발명에 의한 디스플레이 패널은, 하나의 유지방전 신호에 의하여 구동되는 복수개의 주사전극; 및 상기 복수개의 주사전극과 쌍을 이루며, 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 공통전극으로 구비되는 전극구조를 갖는다.
상기의 다른 기술적 과제를 이루기 위한 본 발명에 의한 다른 디스플레이 패널은, 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 주사전극; 및 상기 각 주사전극 그룹과 쌍을 이루며, 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 공통전극으로 구비되는 전극구조를 갖는다.
상기의 다른 기술적 과제를 이루기 위한 본 발명에 의한 또 다른 디스플레이 패널은, 하나의 유지방전 신호에 의하여 구동되는 복수개의 공통전극; 및 상기 복수개의 공통전극과 쌍을 이루며, 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 주사전극으로 구비되는 전극구조를 갖는다.
상기의 다른 기술적 과제를 이루기 위한 본 발명에 의한 또 다른 디스플레이 패널은, 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 공통전극; 및 상기 각 공통전극 그룹과 쌍을 이루며, 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 주사전극으로 구비되는 전극구조를 갖는다.
이하, 본 발명의 바람직한 실시예에 의한 유지기간을 위한 패널구동방법 및 디스플레이 패널의 구성 및 동작을 첨부한 도면들을 참조하여 상세히 설명한다. 본 발명의 실시예에서는 AC형 플라즈마 디스플레이 패널의 구동방식을 중심으로 설명하기로 한다.
도 1은 본 발명이 적용될 수 있는 AC형 플라즈마 디스플레이 패널의 일부 사시도이다. 제1유리기판(100) 상에는 유전체층(102) 및 보호막(104)으로 덮힌 주사전극(106)과 유지(공통)전극(108)이 쌍을 이루어 평행하게 설치된다. 제2유리기판(110) 상에는 절연체층(112)으로 덮힌 복수의 어드레스전극(114)이 설치된다. 어드레스 전극(114)은 상기 주사전극(106) 및 공통전극(108)과 직교하도록 배열된다. 어드레스전극(114)들 사이에 있는 절연체층(112) 상에는 어드레스전극(114)과 평행하게 격벽(116)이 형성되어 있다. 또한, 절연체층(112)의 표면 및 격벽(116)의 양측면에 형광체(118)가 형성되어 있다. 제1유리기판(100)과 제2유리기판(110)은 복수개의 주사전극(106), 공통전극(108), 어드레스전극(114), 및 격벽(116)에 의해 형성되는 방전공간(120)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(114)과, 쌍을 이루는 주사전극(106)과 공통전극(108)과의 교차부 각각에 방전셀(122)이 형성된다.
도 2는 본 발명이 적용될 수 있는 패널의 전극 배열도이다. 전극은 m×n 의 매트릭스 구성을 취한다. 열방향으로는 어드레스전극(A1~Am)이 배열되어 있고, 행방향으로는 n개의 주사전극(SCN1~SCNn) 및 공통전극(SUS1~SUSn)이 배열되어 있다. 도 2에서 어드레스 전극 A2, 주사전극 Y2, 및 공통전극 X2이 교차하는 위치에 표시된 하나의 방전셀은, 도 1에 도시된 방전셀(122)에 대응한다. 표시되어야할 방전셀은 어드레스 전극과 주사전극에 의해 선택되고, 주사전극과 공통전극에 의해 유지방전된다.
도 3은 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도로서, AC PDP의 ADS(Address display separated) 구동방식에서 한 서브필드(SF)내에 어드레스 전극(A), 공통전극(X) 및 주사전극(Y1~Yn)에 인가되는 구동신호를 나타낸다. 도 3을 참조하면, 하나의 서브필드(SF)는 리셋기간(PR), 어드레스 기간(PA) 및 유지방전기간(PS)를 구비한다.
리셋기간(PR)은 모든 그룹의 주사라인에 대해 리셋펄스를 인가하여 셀의 벽전하 상태를 초기화한다. 어드레스기간(PA)에 들어가기 전에 리셋기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 리셋기간(PR)에 의해 초기화된 셀들은, 셀 내부의 벽전하 조건이 모두 비슷하게 형성된다. 리셋기간(PR)이 수행된 후에 어드레스 기간(PA)이 수행된다. 이 때 어드레스 기간(PA)에는, 공통전극(X)에 바이어스 전압(Ve)이 인가되고, 표시되어야 할 셀 위치에서 주사전극(Y1~Yn)과 어드레스 전극(A1~Am)을 동시에 턴온시킴으로써, 표시 셀을 선택한다. 어드레스 기간(PA)이 수행된 후에, 공통전극(X)과 주사전극(Y1~Yn)에 유지펄스(Vs)를 교대로 인가하여, 유지방전 기간(PS)이 수행된다. 유지방전 기간(PS) 중에 어드레스 전극(A1~Am)에는 로우레벨의 전압(VG)이 인가된다. 도 3에서는, 하나의 서브필드에서, 리셋기간(PR), 어드레스기간(PA), 및 유지방전기간(PS)이 하나의 그룹으로 수행되는 구동신호를 예시하고 있다. 그러나, 하나의 서브필드는 소정 그룹으로 분류되어 개별적으로 수행될 수도 있다. 예컨대, 주사전극(Y1~Yn)을 소정 그룹으로 분류함으로써, 리셋기간(PR), 어드레스기간(PR), 유지방전기간(PS)을 그룹별로 수행할 수 있다. 또한 예컨대, 공통전극(X)을 복수개 구비함으로써, 유지방전기간(PS)을 그룹별로 수행할 수 있다.
이하에서는, 설명의 편의상 유지신호의 하이레벨(Vs) 구간을 SY, SY1, SY2 , SX, SX1, SX2 등으로 표기한다. 하첨자 Y, Y1, Y2는 각각 주사전극, 제1그룹 주사전극, 제2그룹 주사전극을 나타낸다. 하첨자 X, X1, X2는 각각 공통전극, 제1그룹 공통전극, 제2그룹 공통전극을 나타낸다. 각각의 전극에 대하여 하이레벨 구간들 사이에는, 특별히 부연하지 않더라도 당연히 하강의 천이기간, 로우레벨 기간, 및 상승의 천이기간이 존재한다.
도 4a는 본 발명의 바람직한 일 실시예에 의한, 패널의 유지방전을 위한 전극구조를 나타낸 개략도이다.
도 4a를 참조하면, 유지방전 기간동안, 주사전극(Y)은 동일한 타이밍 신호에 의하여 구동될 수 있는 구조로 되어 있고, 공통전극은 제1그룹(X1)과 제2그룹(X2)로 구분되어 두 개의 서로 다른 타이밍 신호에 의해 구동될 수 있는 구조로 되어 있다.
도 4b는 도 4a에 도시된 전극구조에 인가되는 한 주기의 유지방전 신호의 바람직한 일 실시예의 타이밍도로서, 유지방전기간에 주사전극(Y)과 공통전극들(X1, X2)에 교대로 인가되는 유지방전신호의 한 주기를 나타낸다. 도면에 도시되지는 않았지만, 어드레스 전극(A1~Am)은 유지방전 기간동안 로우레벨로 유지되며, 이는 이하에서 설명될 다른 실시예에서도 마찬가지이다. 주사전극(Y)에 인가되는 하이레벨의 유지펄스 SY와 SY 사이에, 제1그룹의 공통전극(X1)과 제2그룹의 공통전극(X2)에 SX1과 SX2가 순차적으로 인가된다. 다시 말해, SY→SX1→S X2→SY 가 순차적으로 인가도니다.
도 4c는 도 4a에 도시된 전극구조에 인가되는 유지방전 신호의 바람직한 다른 실시예의 타이밍도로서, 도 4b의 변형예이다. 주사전극(Y)에 인가되는 하이레벨의 유지펄스 SY와 SY 사이에, 제1그룹의 공통전극(X1)과 제2그룹의 공통전극(X2)에 SX1과 SX2가 순차적으로 인가된다. 다시 말해 SY→SX1→S X2→SY 가 순차적으로 인가된다.
도 4d는 도 4a에 도시된 전극구조에 인가되는 유지방전 신호의 바람직한 또 다른 실시예의 타이밍도이다. 주사전극(Y)에 인가되는 하이레벨의 유지펄스 SY와 SY 사이에, 제1그룹의 공통전극(X1)과 제2그룹의 공통전극(X2)에 SX1과 SX2가 순차적으로 인가된다. 도 4d에 도시된 유지방전의 한주기를 단계적으로 설명하면 다음과 같다.
먼저, 주사전극(Y)이 하이레벨인 상태에서 첫번째 그룹의 공통전극(X1)이 하이레벨로 천이한다(t1). 첫번째 그룹의 공통전극(X1)이 하이레벨인 상태에서, 주사전극(Y)이 로우레벨로 천이한다(t2). 주사전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이한다(t3). 마지막 그룹의 공통전극(X2)이 하이레벨인 상태에서, 주사전극(Y)이 하이레벨로 천이한다(t4).
이와 같은 유지방전 신호를 인가함으로써, 전류피크를 감소시키면서도, 유지방전 신호의 듀티비를 50%에 근접하도록 구현할 수 있으므로, 안정적인 유지방전이 이루어진다.
도 5a는 본 발명의 바람직한 다른 실시예에 의한, 패널의 유지방전을 위한 전극구조를 설명하기 위한 개략도로서, 도 4a에 도시된 전극구조의 변형예이다.
도 5a를 참조하면, 주사전극은 두 개의 그룹(Y1, Y2)로 구분되어 두 개의 서로 다른 유지방전신호에 의해 구동될 수 있는 구조로 되어 있다. 또한 유지방전을 위한 각 그룹의 주사전극(Y1, Y2)은 복수개의 공통전극(X11, X12)(X21, X22)과 쌍을 이루어 소그룹화된다. 각 그룹은 도 4a의 전극구조와 같은 형태를 띠며, 도 4b ~ 도 4e 의 방식으로 유지방전 구동될 수 있다. 또한, 각 그룹의 전극에는 서로 다른 듀티비와 타이밍의 유지방전 신호가 인가될 수 있다.
도 5b는, 도 5a에 도시된 전극구조에 인가되는 유지방전 신호의 바람직한 일 실시예의 타이밍도이다. 각 그룹의 주사전극(Y1, Y2)들에 소정의 시간차(Δt)를 두고 하이레벨이 인가된다. 도 5b에 도시된 하나의 그룹(Y1, X11, X12)에 있어서 유지방전의 한주기를 단계적으로 설명하면 다음과 같다.
먼저, 주사전극(Y1)에 하이레벨이 인가된 상태에서, 그룹에 속한 첫번째 그룹의 공통전극(X11)이 하이레벨로 천이한다(t1). 첫번째 그룹의 공통전극(X11)이 하이레벨인 상태에서, 주사전극(Y)이 로우레벨로 천이한다(t2). 주사전극(Y)이 로우레벨인 상태에서, 두번째 그룹의 공통전극(X12)이 하이레벨로 천이한다(t3). 두번째 그룹의 공통전극(X12)이 하이레벨인 상태에서, 주사전극(Y)이 하이레벨로 천이한다(t4).
주사전극(Y1, Y2)들간에는 소정의 시간차(Δt)를 두고 하이레벨이 인가되며, 두번째 그룹(Y2, X21, X22)은 타이밍 에서 전술한 그룹(Y1, X11, X12)와 동일한 방식으로 유지펄스가 인가된다.
이렇게 함으로써, 각 그룹별로 발생하는 방전전류를 시간적으로 분리할 수 있고, 그 결과 구동회로의 전류피크를 감소시킬 수 있다. 각 그룹내에서, 공통전극(X11, X12)(X21, X22)에 하이레벨이 인가되는 타이밍을 적절히 조절함으로써, 유지방전 신호의 듀티비를 조절할 수 있다.
도 6a 및 도 6b는 본 발명의 바람직한 또 다른 실시예에 의한 유지방전을 위한 전극구조를 설명하기 위한 개략도로서, 도 5a에 도시된 전극구조의 변형예이다. 도 6a 및 도 6b와 같이, 교차 구조를 가진 공통 전극(X1)(X2)에 인가되는 유지방전 신호의 일 실시예의 타이밍도가 도 6c에 도시되어 있다. 도 6c를 참조하면, 기본적으로 주사전극(Y1)(Y2)와 공통전극(X1)(X2)에는 유지펄스(SY1, SX1, SX2 )(SY2, SX1, SX2)가 교대로 인가된다. 각 그룹의 주사전극(Y1)(Y2)에 인가되는 하이레벨의 유지펄스 SY1과 SY2가 소정 시간차(Δt)를 두고 SY1→SY2 순서로 인가된다. 유지방전의 한주기를 타이밍별로 설명하면 다음과 같다.
먼저, 모든 그룹의 주사전극(Y1, Y2)에 하이레벨이 인가된 상태에서, 첫번째 그룹의 공통전극(X1)이 하이레벨로 천이한다(t1). 첫번째 그룹의 공통전극(X1)이 하이레벨인 상태에서, 첫번째 그룹의 주사전극(Y1)부터 마지막 그룹의 주사전극(Y2)이 순차적으로 로우레벨로 천이한다(t2). 마지막 그룹의 주사전극(Y2)이 로우레벨인 상태에서, 두번째 그룹의 공통전극(X2)이 하이레벨로 천이한다(t3). 두번째 그룹의 공통전극(X2)이 하이레벨인 상태에서, 첫번째 그룹의 주사전극(Y1)이 하이레벨로 천이한다(t4). 이렇게 함으로써, 각 그룹별로 발생하는 방전전류를 시간적으로 분리할 수 있고, 그 결과 구동회로의 전류피크를 감소시킬 수 있다. 유지신호의 한 주기내에서 하이레벨의 유지펄스의 인가순서는 SY1→SY2→SX1 →SX2 이며, 이러한 주기가 반복된다.
도 7a는 본 발명의 바람직한 다른 실시예에 의한, 유지방전을 위한 전극구조를 설명하기 위한 개략도이다.
도 7a를 참조하면, 유지방전 기간동안, 공통전극(X)은 동일한 타이밍 신호에 의하여 구동될 수 있는 구조로 되어 있고, 주사전극은 제1그룹(Y1)과 제2그룹(Y2)으로 구분되어 두 개의 서로 다른 타이밍 신호에 의해 구동될 수 있는 구조로 되어 있다.
도 7b는 도 7a에 도시된 전극구조에 인가되는 한 주기의 유지방전 신호의 바람직한 일 실시예의 타이밍도로서, 유지방전기간에 공통전극(X)과 주사전극들(Y1, Y2)에 교대로 인가되는 유지방전신호의 한 주기를 나타낸다. 도면에 도시되지는 않았지만, 어드레스 전극(A1~Am)은 유지방전 기간동안 로우레벨로 유지되며, 이는 이하에서 설명될 다른 실시예에서도 마찬가지이다. 공통전극(X)에 인가되는 하이레벨의 유지펄스 Sx와 Sx 사이에, 제1그룹의 주사전극(Y1)과 제2그룹의 주사전극(Y2)에 SX1과 SX2가 순차적으로 인가된다. 다시 말해, SY→SX1→S X2→SY 가 순차적으로 인가도니다.
도 7c는 도 7a에 도시된 전극구조에 인가되는 유지방전 신호의 바람직한 다른 실시예의 타이밍도로서, 도 7b의 변형예이다. 공통전극(X)에 인가되는 하이레벨의 유지펄스 SY와 SY 사이에, 제1그룹의 주사전극(Y1)과 제2그룹의 주사전극(Y2)에 SX1과 SX2가 순차적으로 인가된다. 다시 말해 SY→SX1→S X2→SY 가 순차적으로 인가된다.
도 7d는 도 7a에 도시된 전극구조에 인가되는 유지방전 신호의 바람직한 또 다른 실시예의 타이밍도이다. 공통전극(X)에 인가되는 하이레벨의 유지펄스 SY와 SY 사이에, 제1그룹의 주사전극(Y1)과 제2그룹의 주사전극(Y2)에 SX1과 SX2가 순차적으로 인가된다. 도 7d에 도시된 유지방전의 한주기를 단계적으로 설명하면 다음과 같다.
먼저, 공통전극(X)이 하이레벨인 상태에서 첫번째 그룹의 주사전극(Y1)이 하이레벨로 천이한다(t1). 첫번째 그룹의 주사전극(Y1)이 하이레벨인 상태에서, 공통전극(X)이 로우레벨로 천이한다(t2). 주사전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이한다(t3). 마지막 그룹의 주사전극(Y2)이 하이레벨인 상태에서, 공통전극(X)이 하이레벨로 천이한다(t4).
이와 같은 유지방전 신호를 인가함으로써, 전류피크를 감소시키면서도, 유지방전 신호의 듀티비를 50%에 근접하도록 구현할 수 있으므로, 안정적인 유지방전이 이루어진다.
도 8a는 본 발명의 바람직한 또 다른 실시예에 의한 유지방전을 위한 전극구조를 설명하기 위한 개략도로서, 도 7a에 도시된 전극구조의 변형예이다.
도 8a를 참조하면, 두 개의 공통전극(X1, X2)은 두 개의 서로 다른 신호에 의해 구동될 수 있는 구조로 되어 있다. 또한 각 공통전극(X1, X2)은 복수개의 그룹의 주사전극(Y11, Y12)(Y21, Y22)과 쌍을 이루어 소그룹화된다. 각 그룹은 도 7a와 같은 형태를 띠며, 도 7b ~ 도 7d 의 방식으로 유지방전 구동될 수 있다. 또한, 각 그룹의 전극에는 서로 다른 듀티비와 타이밍의 유지방전 신호가 인가될 수 있다.
도 8b는, 도 8a에 도시된 전극구조에 인가되는 유지방전 신호의 바람직한 일 실시예의 타이밍도이다. 각 그룹의 공통전극(X1, X2)들에 소정의 시간차(Δt)를 두고 하이레벨이 인가된다. 도 8b에 도시된 하나의 그룹(X1, Y11, Y12)에 있어서 유지방전의 한주기를 단계적으로 설명하면 다음과 같다.
먼저, 공통전극(X1)에 하이레벨이 인가된 상태에서, 그룹에 속한 첫번째 그룹의 주사전극(Y11)이 하이레벨로 천이한다(t1). 첫번째 그룹의 주사전극(Y11)이 하이레벨인 상태에서, 공통전극(X)이 로우레벨로 천이한다(t2). 공통전극(X)이 로우레벨인 상태에서, 두번째 그룹의 주사전극(Y12)이 하이레벨로 천이한다(t3). 두번째 그룹의 주사전극(Y12)이 하이레벨인 상태에서, 공통전극(X)이 하이레벨로 천이한다(t4).
공통전극(X1, X2)들간에는 소정의 시간차(Δt)를 두고 하이레벨이 인가되며, 두번째 그룹(X2, Y21, Y22)은 타이밍 에서 전술한 그룹(X1, Y11, Y12)와 동일한 방식으로 유지펄스가 인가된다.
이렇게 함으로써, 각 그룹별로 발생하는 방전전류를 시간적으로 분리할 수 있고, 그 결과 구동회로의 전류피크를 감소시킬 수 있다. 각 그룹내에서, 주사전극(Y11, Y12)(Y21, Y22)에 하이레벨이 인가되는 타이밍을 적절히 조절함으로써, 유지방전 신호의 듀티비를 조절할 수 있다.
당업자라면, 도 7a 내지 도 7d에 도시된 전극구조 및 구동신호는, 도 4a 내지 도 4d에 도시된 전극구조 및 구동신호에서 주사전극과 공통전극이 바뀐 구성임을 이해할 것이다. 또한 당업자라면, 도 8a 및 도 8b에 도시된 전극구조 및 구동신호는, 도 5a 및 도 5b에 도시된 전극구조 및 구동신호에서 주사전극과 공통전극이 바뀐 구성임을 이해할 것이다.
이와 마찬가지로 도면에 도시되지는 않았지만, 도 6a 및 도 6b에 도시된 전극구조는, 주사전극과 공통전극이 뒤바뀐 구조로 변형될 수 있고, 도 6c에 도시된 타이밍 신호는 주사전극과 공통전극이 바뀌어 실시될 수 있음은 물론이다.
본 발명은 패널의 전극을 구동하는 방식에 있어서, 켜고자 하는 셀을 미리 선택하는 어드레스기간과, 그 선택된 셀을 발광시키는 유지기간을 순차적으로 수행하는 표시장치에는 모두 적용 가능하다. 예를 들어, AC형 PDP 뿐만 아니라 DC형 PDP와 아울러, EL(전광) 표시장치, 또는 액정장치와 같이 셀을 형성하는 전극들에 유지펄스를 교대로 인가함으로써, 화면을 표시하는 장치에도 본 발명의 기술적 사상이 그대로 적용될 수 있음은 당업자에게 자명한 것이다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동한 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.
상술한 바와 같이, 패널구동장치에 포함되는 신호합성부(94)는 그 내부에 메모리와 프로세서를 포함하는 집적회로로 구성되어, 패널을 구동시키기 위한 방법이 구현된 프로그램을 메모리에 저장할 수 있다. 패널 구동시에는 메모리에 저장된 프로그램을 실행하여 본 발명에 따른 어드레싱 및 유지 동작을 수행할 수 있다. 따라서, 이와 같이 패널구동방법을 실행하는 프로그램이 저장된 집적회로는 상기의 기록매체의 일종으로 해석되어야 한다.
특히, 본 발명에 의한 패널 구동 방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명의 디스플레이 패널 및 패널구동방법에 의하면, 다음과 같은 효과를 얻을 수 있다.
첫째, 하나 또는 그 이상의 주사전극 그룹과 하나 또는 그 이상의 공통전극 그룹의 조합에 의하여 이루어지는 전극구조를 채용함으로써, 유지방전을 위한 주사전극과 공통전극을 그룹별로 분리하여 구동하는 것이 가능하며, 그룹별로 발생하는 방전전류가 시간적으로 분리된다. 따라서 유지방전 구동시 발생하는 전류의 피크치를 감소시키는 효과가 있다.
둘째, 본 발명에 의하면 각 그룹의 공통전극 또는 각 그룹의 주사전극에 순차적으로 인가되는 유지방전 신호의 듀티비를 최대 50%까지 근접시키는 것이 가능하다. 따라서 안정적인 유지방전 신호에 의한 구동이 가능해진다.
본 발명은 이상에서 설명되고 도면들에 표현된 예시들에 한정되는 것은 아니다. 전술한 실시 예들에 의해 가르침 받은 당업자라면, 다음의 특허 청구 범위에 기재된 본 발명의 범위 및 목적 내에서 치환, 소거, 병합 등에 의하여 전술한 실시 예들에 대해 많은 변형이 가능할 것이다.
도 1은 본 발명이 적용될 수 있는 AC형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 2는 본 발명이 적용될 수 있는 패널의 전극 배열도이다.
도 3은 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도이다.
도 4a는 본 발명의 바람직한 일 실시예에 의한, 패널의 유지방전을 위한 전극구조를 나타낸 개략도이다.
도 4b 내지 도 4d는, 도 4a에 도시된 전극구조에 인가되는 한 주기의 유지방전 신호의 바람직한 실시예들의 타이밍도이다.
도 5a는 본 발명의 바람직한 다른 실시예에 의한, 패널의 유지방전을 위한 전극구조를 나타낸 개략도이다.
도 5b는 도 5a의 전극구조에 인가되는 유지방전 신호의 바람직한 일 실시예의 타이밍도이다.
도 6a 및 도 6b는 본 발명의 바람직한 또 다른 실시예에 의한, 패널의 유지방전을 위한 전극구조를 설명하기 위한 개략도이다.
도 6c는 도 6a 및 도 6b의 전극 구조에 인가되는 유지방전 신호의 바람직한 일 실시예의 타이밍도이다.
도 7a는 본 발명의 바람직한 다른 실시예에 의한, 유지방전을 위한 전극구조를 설명하기 위한 개략도이다.
도 7b 내지 도 7d는, 도 7a에 도시된 전극구조에 인가되는 한 주기의 유지방전 신호의 바람직한 실시예들의 타이밍도이다.
도 8a는 본 발명의 바람직한 또 다른 실시예에 의한, 패널의 유지방전을 위한 전극구조를 설명하기 위한 개략도이다.
도 8b는, 도 8a의 전극구조에 인가되는 유지방전 신호의 바람직한 일 실시예의 타이밍도이다.

Claims (15)

  1. 복수개의 주사전극, 및 상기 복수개의 주사전극과 쌍을 이루는 복수 그룹의 공통전극으로 구비되는 패널의, 유지기간을 위한 패널구동방법에 있어서,
    상기 복수개의 주사전극은 하나의 유지방전 신호에 의하여 구동되며,
    상기 복수 그룹의 공통전극은 각각 별도의 유지방전 신호에 의하여 구동되며,
    상기 주사전극과 상기 각 그룹의 공통전극에, 하이레벨의 유지펄스를 교대로 인가함으로써 유지방전이 수행되며,
    상기 주사전극에 인가되는 하이레벨의 유지펄스 사이의 기간에는, 상기 각 그룹의 공통전극에 하이레벨 유지펄스가 순차적으로 인가되는 것을 특징으로 하는 패널구동방법.
  2. 제1항에 있어서, 상기 유지방전의 한주기는,
    상기 주사전극이 하이레벨인 상태에서 첫번째 그룹의 공통전극이 하이레벨로 천이하는 단계;
    상기 첫번째 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 로우레벨로 천이하는 단계;
    상기 주사전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이하는 단계; 및
    상기 마지막 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 하이레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 패널구동방법.
  3. 복수 그룹의 주사전극, 및 상기 각 주사전극 그룹과 쌍을 이루는 복수 그룹의 공통전극으로 구비되는 패널의, 유지기간을 위한 패널구동방법에 있어서,
    상기 복수 그룹의 주사전극은 각각 별도의 유지방전 신호에 의하여 구동되며,
    상기 복수 그룹의 공통전극은 각각 별도의 유지방전 신호에 의하여 구동되며,
    상기 각 그룹의 주사전극, 및 이와 쌍을 이루는 상기 각 그룹의 공통전극에, 하이레벨의 유지펄스를 교대로 인가함으로써 유지방전이 수행되며,
    상기 각 그룹의 주사전극에 인가되는 하이레벨의 유지펄스 사이의 기간에는, 상기 주사전극과 쌍을 이루는 각 그룹의 공통전극에 하이레벨 유지펄스가 순차적으로 인가되는 것을 특징으로 하는 패널구동방법.
  4. 제3항에 있어서,
    상기 각 그룹의 주사전극들에 소정의 시간차를 두고 하이레벨이 인가되며,
    하나의 그룹에 있어서 유지방전의 한주기는,
    상기 그룹의 주사전극에 하이레벨이 인가된 상태에서, 상기 각 그룹에 속한 첫번째 그룹의 공통전극이 하이레벨로 천이하는 단계;
    상기 첫번째 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 로우레벨로 천이하는 단계;
    상기 주사전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이하는 단계; 및
    상기 마지막 그룹의 공통전극이 하이레벨인 상태에서, 상기 주사전극이 하이레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 패널구동방법.
  5. 제3항에 있어서,
    상기 유지방전의 한주기는,
    모든 그룹의 주사전극에 하이레벨이 인가된 상태에서, 첫번째 그룹의 공통전극이 하이레벨로 천이하는 단계;
    상기 첫번째 그룹의 공통전극이 하이레벨인 상태에서, 첫번째 그룹의 주사전극부터 마지막 그룹의 주사전극이 순차적으로 로우레벨로 천이하는 단계;
    마지막 그룹의 주사전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이하는 단계; 및
    상기 마지막 그룹의 공통전극이 하이레벨인 상태에서, 첫번째 그룹의 주사전극부터 마지막 그룹의 주사전극이 순차적으로 하이레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 패널구동방법.
  6. 복수개의 공통전극, 및 상기 복수개의 공통전극과 쌍을 이루는 복수 그룹의 주사전극으로 구비되는 패널의, 유지기간을 위한 패널구동방법에 있어서,
    상기 복수개의 공통전극은 하나의 유지방전 신호에 의하여 구동되며,
    상기 복수 그룹의 주사전극은 각각 별도의 유지방전 신호에 의하여 구동되며,
    상기 공통전극과 상기 각 그룹의 주사전극에, 하이레벨의 유지펄스를 교대로 인가함으로써 유지방전이 수행되며,
    상기 공통전극에 인가되는 하이레벨의 유지펄스 사이의 기간에는, 상기 각 그룹의 주사전극에 하이레벨 유지펄스가 순차적으로 인가되는 것을 특징으로 하는 패널구동방법.
  7. 제6항에 있어서, 상기 유지방전의 한주기는,
    상기 공통전극이 하이레벨인 상태에서 첫번째 그룹의 주사전극이 하이레벨로 천이하는 단계;
    상기 첫번째 그룹의 주사전극이 하이레벨인 상태에서, 상기 공통전극이 로우레벨로 천이하는 단계;
    상기 공통전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 주사전극이 순차적으로 하이레벨로 천이하는 단계; 및
    상기 마지막 그룹의 주사전극이 하이레벨인 상태에서, 상기 공통전극이 하이레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 패널구동방법.
  8. 복수 그룹의 공통전극, 및 상기 각 공통전극 그룹과 쌍을 이루는 복수 그룹의 주사전극으로 구비되는 패널의 유지기간을 위한 패널구동방법에 있어서,
    상기 복수 그룹의 공통전극은 각각 별도의 유지방전 신호에 의하여 구동되며,
    상기 복수 그룹의 주사전극은 각각 별도의 유지방전 신호에 의하여 구동되며,
    상기 각 그룹의 공통전극, 및 이와 쌍을 이루는 상기 각 그룹의 주사전극에, 하이레벨의 유지펄스를 교대로 인가함으로써 유지방전이 수행되며,
    상기 각 그룹의 공통전극에 인가되는 하이레벨의 유지펄스 사이의 기간에는, 상기 공통전극과 쌍을 이루는 각 그룹의 주사전극에 하이레벨 유지펄스가 순차적으로 인가되는 것을 특징으로 하는 패널구동방법.
  9. 제8항에 있어서,
    상기 각 그룹의 공통전극들에 소정의 시간차를 두고 하이레벨이 인가되며,
    하나의 그룹에 있어서 유지방전의 한주기는,
    상기 그룹의 공통전극이 하이레벨인 상태에서, 상기 그룹에 속한 첫번째 그룹의 주사전극이 하이레벨로 천이하는 단계;
    상기 첫번째 그룹의 주사전극이 하이레벨인 상태에서, 상기 공통전극이 로우레벨로 천이하는 단계;
    상기 공통전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 주사전극이 순차적으로 하이레벨로 천이하는 단계; 및
    상기 마지막 그룹의 주사전극이 하이레벨인 상태에서, 상기 공통전극에 인가되는 전압이 하이레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 패널구동방법.
  10. 제8항에 있어서,
    상기 유지방전의 한주기는,
    모든 그룹의 공통전극이 하이레벨인 상태에서, 첫번째 그룹의 주사전극이 하이레벨로 천이하는 단계;
    상기 첫번째 그룹의 주사전극이 하이레벨인 상태에서, 첫번째 그룹의 공통전극부터 마지막 그룹의 공통전극이 순차적으로 로우레벨로 천이하는 단계;
    마지막 그룹의 공통전극이 로우레벨인 상태에서, 두번째 그룹 이후 마지막 그룹의 주사전극이 순차적으로 하이레벨로 천이하는 단계; 및
    상기 마지막 그룹의 주사전극이 하이레벨인 상태에서, 첫번째 그룹의 공통전극부터 마지막 그룹의 공통전극이 순차적으로 하이레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 패널구동방법.
  11. 하나의 유지방전 신호에 의하여 구동되는 복수개의 주사전극; 및
    상기 복수개의 주사전극과 쌍을 이루며, 상기 주사전극에 인가되는 하이레벨의 유지펄스 사이의 기간에 하이레벨의 유지펄스가 순차적으로 인가됨으로써 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 공통전극으로 구비되는 전극구조의 디스플레이 패널.
  12. 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 주사전극; 및
    상기 각 주사전극 그룹과 쌍을 이루며, 상기 주사전극에 인가되는 하이레벨의 유지펄스 사이의 기간에 하이레벨의 유지펄스가 순차적으로 인가됨으로써 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 공통전극으로 구비되는 전극구조의 디스플레이 패널.
  13. 하나의 유지방전 신호에 의하여 구동되는 복수개의 공통전극; 및
    상기 복수개의 공통전극과 쌍을 이루며, 상기 공통전극에 인가되는 하이레벨의 유지펄스 사이의 기간에 하이레벨의 유지펄스가 순차적으로 인가됨으로써 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 주사전극으로 구비되는 전극구조의 디스플레이 패널.
  14. 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 공통전극; 및
    상기 각 공통전극 그룹과 쌍을 이루며, 상기 공통전극에 인가되는 하이레벨의 유지펄스 사이의 기간에 하이레벨의 유지펄스가 순차적으로 인가됨으로써 각각 별도의 유지방전 신호에 의하여 구동되는 복수 그룹의 주사전극으로 구비되는 전극구조의 디스플레이 패널.
  15. 제1항 내지 제10항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR10-2003-0070046A 2003-10-08 2003-10-08 유지기간을 위한 패널구동방법 및 디스플레이 패널 KR100522699B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0070046A KR100522699B1 (ko) 2003-10-08 2003-10-08 유지기간을 위한 패널구동방법 및 디스플레이 패널
US10/958,647 US7605779B2 (en) 2003-10-08 2004-10-06 Panel driving method for sustain period and display panel using the same
CNB2004100921351A CN100458885C (zh) 2003-10-08 2004-10-08 用于维持周期的显示板驱动方法和使用该方法的显示板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0070046A KR100522699B1 (ko) 2003-10-08 2003-10-08 유지기간을 위한 패널구동방법 및 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20050034203A KR20050034203A (ko) 2005-04-14
KR100522699B1 true KR100522699B1 (ko) 2005-10-19

Family

ID=34567637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0070046A KR100522699B1 (ko) 2003-10-08 2003-10-08 유지기간을 위한 패널구동방법 및 디스플레이 패널

Country Status (3)

Country Link
US (1) US7605779B2 (ko)
KR (1) KR100522699B1 (ko)
CN (1) CN100458885C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104609A1 (en) 2003-02-04 2005-05-19 Microfabrica Inc. Microprobe tips and methods for making
KR100740112B1 (ko) * 2005-11-02 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100786876B1 (ko) * 2006-12-27 2007-12-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP4589973B2 (ja) * 2008-02-08 2010-12-01 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638218A (en) * 1983-08-24 1987-01-20 Fujitsu Limited Gas discharge panel and method for driving the same
JP3259253B2 (ja) 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
JPH05216434A (ja) 1992-02-03 1993-08-27 Fujitsu Ltd 表示装置及びその駆動方法
US5656893A (en) 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
JP2801893B2 (ja) 1995-08-03 1998-09-21 富士通株式会社 プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
US6373452B1 (en) 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
US6288682B1 (en) * 1996-03-14 2001-09-11 Griffith University Directional antenna assembly
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
JP3767644B2 (ja) 1997-01-21 2006-04-19 株式会社日立プラズマパテントライセンシング プラズマディスプレイ装置およびその駆動方法
US6188374B1 (en) 1997-03-28 2001-02-13 Lg Electronics, Inc. Plasma display panel and driving apparatus therefor
JPH11327505A (ja) * 1998-05-20 1999-11-26 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
KR100515821B1 (ko) 1997-05-20 2005-12-05 삼성에스디아이 주식회사 플라즈마 방전 표시 소자 및 그 구동 방법
JP3331918B2 (ja) 1997-08-27 2002-10-07 日本電気株式会社 放電表示パネルの駆動方法
KR100258913B1 (ko) 1997-09-01 2000-06-15 손욱 플라즈마 표시 패널 및 그 구동 방법
JP3421578B2 (ja) 1998-06-11 2003-06-30 富士通株式会社 Ｐｄｐの駆動方法
TW388174B (en) * 1998-11-20 2000-04-21 Acer Display Tech Inc Method for driving interleaved subfield with improved profile of display image
JP3266191B2 (ja) 1998-12-25 2002-03-18 日本電気株式会社 プラズマ・ディスプレイ、その画像表示方法
JP2000221939A (ja) 1999-01-29 2000-08-11 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
US6320326B1 (en) 1999-04-08 2001-11-20 Matsushita Electric Industrial Co., Ltd. AC plasma display apparatus
JP2001013909A (ja) 1999-06-16 2001-01-19 Lg Electronics Inc プラズマディスプレイパネルの駆動方法
CN1447960A (zh) 2000-05-30 2003-10-08 皇家菲利浦电子有限公司 具有维持电极和维持电路的显示屏
KR100377401B1 (ko) 2000-11-14 2003-03-26 삼성에스디아이 주식회사 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
CN1606055A (zh) 2005-04-13
CN100458885C (zh) 2009-02-04
US7605779B2 (en) 2009-10-20
KR20050034203A (ko) 2005-04-14
US20050104809A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
US6867552B2 (en) Method of driving plasma display device and plasma display device
JP4264044B2 (ja) パネル駆動方法及びディスプレイパネル
KR100739052B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100522699B1 (ko) 유지기간을 위한 패널구동방법 및 디스플레이 패널
KR100515322B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100536912B1 (ko) 유지기간을 위한 패널구동방법 및 디스플레이 패널
US20050264475A1 (en) Plasma display device and driving method thereof
JP5109216B2 (ja) プラズマディスプレイ装置
JP4856855B2 (ja) プラズマ表示装置及びプラズマ表示装置に用いられる駆動方法
KR100542233B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR20010097052A (ko) 비대칭 서스테인을 이용한 플라즈마 디스플레이 패널의구동방법
KR100592320B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP3402272B2 (ja) プラズマディスプレイパネル駆動方法
KR100615309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP4694113B2 (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
KR100502341B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100603360B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100627405B1 (ko) 플라즈마 표시장치 및 이의 구동방법
KR100647668B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603370B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603416B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100751322B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100592306B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100726985B1 (ko) 플라즈마 디스플레이 장치
JP2003345290A (ja) プラズマディスプレイの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee