KR100615309B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

Abstract

본 발명은 제조비용이 저감되도록 간략화된 구동장치로부터 발생하는 구동신호에 의해 구동되는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.

이와 같은 목적을 달성하기 위하여, 본 발명은, 주사전극 라인들과 유지전극 라인들이 나란하게 배치되고, 어드레스 전극 라인들이 주사전극 라인들 및 유지전극 라인들에 교차하도록 배치되며, 교차하는 영역에서 방전셀들이 구획되는 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 화상을 표시하기 위한 단위 프레임이 복수개의 서브필드로 나뉘고, 복수개의 서브필드 중 소정 서브필드들은, 켜져야 할 방전셀이 선택되는 어드레스 기간과, 선택된 방전셀에서 소정 횟수의 유지방전이 수행되는 제1 유지기간과, 유지방전이 수행된 방전셀 중 선택된 방전셀에서 유지방전이 종료되도록 방전셀 내의 벽전하를 소거하는 소거 기간과, 소거 기간에서 선택되지 않은 방전셀에서는 계속해서 유지방전이 수행되는 제2 유지기간을 구비하고, 유지전극 라인들에는 어드레스 기간, 제1 유지기간, 소거 기간 및 제2 유지기간 동안에 계속해서 접지 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of driving plasma display panel}

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 의해 구동되는 플라즈마 디스플레이 패널의 일 예를 도시한 도면이다.

도 2는 도 1의 플라즈마 디스플레이 패널의 전극 배치를 간략히 도시한 도면이다.

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 의해 구동신호를 인가하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.

도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 보여주는 구동신호의 타이밍도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

Y1, ..., Yn...주사전극 라인들

X1, ..., Xn...유지전극 라인들

A1, ..., Am...어드레스 전극 라인들

Vs...제1 전압 Vset...제2 전압

Vset+Vs...제3 전압 Vnf...제4 전압

Vsch...제5 전압 Vscl...제6 전압

Va...제7 전압 Vn...제8 전압

Vnp...제9 전압 PR...리셋 기간

PA...어드레스 기간 PS1...제1 유지기간

PD...소거 기간 PS2...제2 유지 기간

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로서, 더 상세하게는 주사전극 라인들을 복수개의 블록으로 나눠 블록별로 어드레스 방전이 수행되는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

근래에 들어 대형평판 디스플레이 장치로서 주목 받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.

서로 나란한 제1 전극 및 제2 전극과, 제1 전극 및 제2 전극에 교차하도록 연장되는 제3 전극을 구비하는 플라즈마 디스플레이 패널에 있어서, 각각의 전극에 구동신호를 인가하여 방전이 수행되도록 하고 있다. 즉, 제1 전극에 구동신호를 출력하는 제1 구동부와, 제2 전극에 구동신호를 출력하는 제2 구동부와, 제3 전극에 구동신호를 출력하는 제3 구동부로 플라즈마 디스플레이 패널의 구동되었으며, 이 때 각 구동부마다 구동신호를 출력하기 위한 회로소자들이 필요하여 결국, 제조비용이 증대되는 문제점이 발생하였다.

본 발명은 위와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조비용이 저감되도록 간략화된 구동장치로부터 발생하는 구동신호에 의해 구동되는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.

위와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 주사전극 라인들과 유지전극 라인들이 나란하게 배치되고, 어드레스 전극 라인들이 주사전극 라인들 및 유지전극 라인들에 교차하도록 배치되며, 교차하는 영역에서 방전셀들이 구획되는 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

화상을 표시하기 위한 단위 프레임이 복수개의 서브필드로 나뉘고, 복수개의 서브필드 중 소정 서브필드들은, 켜져야 할 방전셀이 선택되는 어드레스 기간과, 선택된 방전셀에서 소정 횟수의 유지방전이 수행되는 제1 유지기간과, 유지방전이 수행된 방전셀 중 선택된 방전셀에서 유지방전이 종료되도록 방전셀 내의 벽전하를 소거하는 소거 기간과, 소거 기간에서 선택되지 않은 방전셀에서는 계속해서 유지방전이 수행되는 제2 유지기간을 구비하고,

유지전극 라인들에는 어드레스 기간, 제1 유지기간, 소거 기간 및 제2 유지 기간 동안에 계속해서 접지 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.

이러한 본 발명의 다른 특징에 의하면, 소정 서브필드들은 전체 방전셀이 초기화되는 리셋 기간을 더 구비하고, 리셋 기간동안에 유지전극 라인들에는 접지전압이 인가될 수 있다.

이러한 본 발명의 또 다른 특징에 의하면, 리셋 기간에, 주사전극 라인들에는 상승펄스와 하강펄스가 인가되고, 어드레스 전극 라인들에는 접지 전압이 인가되는 것이 바람직하다.

이러한 본 발명의 또 다른 특징에 의하면, 상승펄스는 정극성의 제1 전압에서 제2 전압만큼 상승하여 최종적으로 제3 전압에 도달하고, 하강펄스는 제1 전압에서 하강하여 최종적으로 제4 전압에 도달하는 것이 바람직하다.

이러한 본 발명의 또 다른 특징에 의하면, 어드레스 기간에, 주사전극 라인들에는 제5 전압을 유지하다가 제5 전압보다 더 낮은 제6 전압을 순차적으로 가지는 주사펄스가 인가되고, 어드레스 전극 라인들에는 주사펄스에 맞춰 정극성의 제7 전압을 갖는 표시 데이터 신호가 인가되는 것이 바람직하다.

이러한 본 발명의 또 다른 특징에 의하면, 제1 유지펄스 기간 및 제2 유지펄스 기간에, 주사전극 라인들에는 정극성의 제1 전압과 부극성의 제1 전압을 교대로 가지는 유지펄스가 인가되고, 어드레스 전극 라인들에는 접지 전압이 인가되는 것이 바람직하다.

이러한 본 발명의 또 다른 특징에 의하면, 소거 기간에, 선택된 방전셀에 해 당하는 주사전극 라인들에는 부극성의 제8 전압을 유지하다가 제8 전압보다 더 낮은 제9 전압을 가지는 소거펄스가 인가되고, 선택된 방전셀에 해당하는 어드레스 전극 라인들에는 소거펄스에 맞춰 정극성의 제7 전압이 인가되며, 선택되지 않은 방전셀에는 주사전극 라인들 및 어드레스 전극 라인들에는 접지 전압이 인가되는 것이 바람직하다.

본 발명은 또한 전술한 목적을 달성하기 위하여, 상기의 플라즈마 디스플레이 패널의 구동방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체를 제공한다.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 의해 구동되는 플라즈마 디스플레이 패널의 일 예를 도시한 도면이다.

도면을 참조하여 설명하면, 플라즈마 디스플레이 패널의 제1 기판(100) 및 제2 기판(106) 사이에는, 어드레스 전극 라인들(A1, ...,Am), 제1 및 제2 유전체층(102,110), 주사전극 라인들(Y1, ...,Yn), 유지전극 라인들(X1, ...,Xn), 형광체층(112), 격벽(114) 및 일산화마그네슘 (MgO) 보호층(104)이 마련되어 있다.

어드레스 전극 라인들(A1, ...,Am)은 제1 기판(100) 방향으로 제2 기판(106) 상에 일정한 패턴으로 형성된다. 제2 유전체층(110)은 어드레스 전극 라인들(A1, ...,Am)을 덮도록 도포된다. 제2 유전체층(110) 위에는 격벽(114)들이 어드레스 전극 라인들(A1, ...,Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 방전셀 의 방전 영역을 구획하고, 각 방전셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광체층(112)은 격벽(114)들 사이에서 어드레스 전극 라인들(A1, ...,Am) 상의 제2 유전체층(110)의 상에 도포되며, 순차적으로 적색발광 형광체층, 녹색발광 형광체층, 청색발광 형광체층이 배치된다.

유지전극 라인들(X1, ...,Xn)과 주사전극 라인들(Y1, ...,Yn)은 어드레스 전극 라인들(A1, ...,Am)과 직교되도록 제2 기판(106) 방향으로 제1 기판(100) 상에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 유지전극 라인들(X1, ...,Xn)과 각 주사전극 라인들(Y1, ...,Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극(Xna,Yna))과 전도도를 높이기 위한 금속전극(Xnb,Ynb)이 결합되어 형성될 수 있다. 제1 유전체층(102)은 유지전극 라인들(X1, ...,Xn)과 주사전극 라인들(Y1, ...,Yn)을 덮도록 (全面) 도포되어 형성된다. 강한 전계로부터 패널을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 제1 유전체층(102)을 덮도록 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.

한편, 본 발명의 구동방법에 의해 구동되는 플라즈마 디스플레이 패널은 도 1에 도시된 것에 한정되지 않는다.

도 2는 도 1의 플라즈마 디스플레이 패널의 전극 배치를 간략히 도시한 도면이다.

도면을 참조하여 설명하면, 주사전극 라인들(Y1, ...,Yn)과 유지전극 라인들(X1, ...,Xn)이 평행하게 나란히 배치되며, 어드레스 전극 라인들(A1, ...,Am)은 주사전극 라인들(Y1, ...,Yn) 및 유지전극 라인들(X1, ...,Xn)에 교차하도록 배치되며, 교차되는 영역은 방전셀(Ce)을 구획한다.

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 의해 구동신호를 인가하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.

도면을 참조하면, 플라즈마 디스플레이 패널의 구동장치는, 영상처리부(100), 논리제어부(102), Y 구동부(104), 어드레스 구동부(106), 및 플라즈마 표시 패널(1)을 구비한다. 영상처리부(100)는 외부로부터의 외부 영상신호를 변환하여 내부 영상신호로 출력하고, 논리제어부(102)는 내부 영상신호를 입력받아 각각, 어드레스 구동 제어신호(SA) 및 Y 구동 제어신호(SY)를 출력하며, Y 구동부(104) 및 어드레스 구동부(106)는 각각 구동 제어신호를 입력받아 플라즈마 표시 패널(1)의 주사전극 라인들(도 2의 Y1, ...Yn) 및 어드레스 전극 라인들(도 2의 A1, ...,Am) 각각에 구동신호를 출력한다.

도 1 및 도 2에 도시된 대로, 3 전극을 갖는 플라즈마 디스플레이 패널에 있어서, 주사전극 라인들(Y1, ...,Yn)과 어드레스 전극 라인들(A1, ...,Am)에는 각각 Y 구동부(104)와 어드레스 구동부로(106)부터의 구동신호가 인가되나, 유지전극 라인들(X1, ...,Xn)에는 X 구동부 없이 단지 접지 전압(도 4 참조)이 인가됨으로써, 플라즈마 디스플레이 패널의 구동장치의 제조비용을 절감할 수 있게 된다.

도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 보여주는 구동신호의 타이밍도이다.

도 4 에 도시된 구동신호의 주요 특징을 살펴보면, 화상을 표시하기 위한 단위 프레임(미도시)이 복수개의 서브필드로 나뉘고, 복수개의 서프필드 중 소정 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA), 제1 유지 기간, 소거 기간(PD) 및 제2 유지기간(PS2)으로 나뉜다.

리셋 기간(PR)은 전체 방전셀이 초기화되는 기간으로, 주사전극 라인들(Y1, ...,Yn)에는 상승펄스와 하강펄스가 인가되고, 유지전극 라인들(X1, ...,Xn) 및 어드레스 전극 라인들(A1, ...,Am)에는 접지 전압(Vg)이 인가된다.

상승펄스는 정극성의 제1 전압(Vs)에서 제2 전압(Vset)만큼 상승하여 최종적으로 제3 전압(Vset+Vs)에 도달하고, 하강펄스는 제1 전압(Vs)에서 하강하여 최종적으로 제4 전압(Vnf)에 도달한다.

상승펄스가 주사전극 라인들(Y1, ...,Yn)에 인가되면서, 방전셀 내의 주사전극 부근에는 부극성의 벽전하가 쌓이며, 어드레스 전극 및 유지전극 부근에는 정극성의 벽전하가 쌓이며 리셋 방전이 미약하게 발생하게 된다.

하강펄스가 주사전극 라인들(Y1, ...,Yn)에 인가되면서, 방전셀 내의 주사전극 부근에 쌓였던 부극성의 벽전하가 소거되기 시작하며, 어드레스 전극 및 유지전극 부근에 쌓였던 정극성의 벽전하도 소거되기 시작하여 리셋 방전이 미약하게 발행한다. 따라서 전체 방전셀 내의 벽전하 상태는 초기화되어 어드레스 기간(PA)에 어드레스 방전이 수행되기에 충분한 정도의 적절한 양의 벽전하가 쌓이게 된다.

어드레스 기간(PA)에는 전체 방전셀 중에서 켜져야 할 방전셀이 선택되는 기간으로, 주사전극 라인들(Y1, ...,Yn)에는 주사펄스가 인가되고, 어드레스 전극 라 인들(A1, ...,Am)에는 상기 주사펄스에 맞춰 표시 데이터 신호가 인가되며, 유지전극 라인들(X1, ...,Xn)에는 접지 전압(Vg)이 인가된다.

주사펄스는 제5 전압(Vsch)을 유지하다가 제5 전압(Vsch)보다 더 낮은 제6 전압(Vscl)을 순차적으로 갖는다. 표시 데이터 신호는 상기 주사펄스, 더 상세하게는 제6 전압(Vscl)의 인가시기에 맞춰 정극성이 제7 전압(Va)을 갖는 표시 데이터 신호가 인가된다.

주사펄스 및 표시 데이터 신호의 인가로 인하여, 주사전극과 어드레스 전극 사이에 방전이 발생한다. 어드레스 방전 종료 후에 방전셀 내의 주사전극 부근에는 정극성의 벽전하가 쌓이며, 유지전극 부근에는 부극성의 벽전하가 쌓이며, 어드레스 전극 부근에는 소량의 부극성의 벽전하가 쌓인다.

제1 유지기간(PS1)은 어드레스 기간(PA)에서 선택된 방전셀에서 소정 횟수의 유지방전이 수행되는 기간으로서, 주사전극 라인들(Y1, ...,Yn)에는 유지펄스가 인가되며, 어드레스 전극 라인들(A1, ...,Am) 및 유지전극 라인들(X1, ...,Xn)에는 접지 전압(Vg)이 인가된다.

유지펄스는 정극성의 제1 전압(Vs)과 부극성의 제1 전압(-Vs)을 교대로 갖는다. 제1 유지기간(PS1)에서 소정 횟수의 유지방전이 수행되도록 유지펄스의 인가기간은 정해질 수 있으며, 도면에서 도시된 바와 같이 1회의 유지방전이 수행되도록 인가될 수 있다. 여기서 1회의 유지방전이라 함은 정극성의 제1 전압(Vs)과 부극성의 제1 전압(-Vs)이 각각 1번씩 인가되어 수행되는 방전횟수를 말한다. 한편, 소정 횟수는 도면에서와 같이 1회에 한정되지 않으며 설계사양에 따라 다양하게 결정될 수 있음은 물론이다.

유지펄스 중 정극성의 제1 전압(Vs)의 인가로 인하여, 어드레스 기간(PA)에 방전셀에 쌓였던 벽전하 상태와 인가된 제1 전압(Vs)으로 인해 방전이 개시되어 유지방전이 수행되며, 유지방전 수행 후에 방전셀 내의 주사전극 부근에는 부극성의 벽전하가 쌓이며, 유지전극 부근에는 정극성의 벽전하가 쌓이며, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓이게 된다.

유지펄스 중 부극성의 제1 전압(-Vs)의 인가로 인하여, 정극성의 제1 전압(Vs)의 인가로 인하여 방전셀에 쌓였던 벽전하 상태와 인가된 부극성의 제1 전압(-Vs)으로 인하여 방전이 개시되어 유지방전이 수행되며, 유지방전 수행 후에 방전셀 내의 주사전극 부근에는 정극성의 벽전하가 쌓이며, 유지전극 부근에는 부극성의 벽전하가 쌓이며, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓이게 된다.

한편, 유지펄스의 인가에도 불구하고, 어드레스 기간(PA)에서 켜져야 할 셀로 선택되지 않은 방전셀에서는 벽전하가 축적되지 않으므로, 유지방전이 수행되지 않는다.

소거 기간(PD)은 유지방전이 수행된 방전셀 중 선택된 방전셀에서 유지방전이 종료되도록 방전셀 내의 벽전하를 소거하는 기간으로서, 상기 선택된 방전셀의 주사전극 라인들에는 소거펄스가 인가되고, 어드레스 전극 라인들에는 상기 소거펄스에 맞춰 정극성의 제7 전압(Va)이 인가되고, 유지전극 라인들에는 접지 전압(Vg)이 인가된다. 도면에서는 제1 주사전극 라인(Y1)과,n 주사 전극 라인(Yn)에 소거펄스가 인가되고, 어드레스 전극 라인들(A1, ...,Am)에는 정극성의 제7 전압이 인가 된 것으로 도시하였다.

소거펄스는 부극성의 제8 전압(Vn)을 유지하다가 제8 전압(Vn)보다 더 낮은 제9 전압(Vnp)을 갖는다. 한편, 제8 전압(Vn)은 제5 전압(Vsch)과 동일할 수 있으며, 제9 전압(Vnp)은 제6 전압(Vscl)과 동일할 수 있다. 전원레벨을 간략히 하면 다양한 전원레벨을 공급하는 전원공급부의 제조비용이 절감되게 된다.

소거펄스 및 정극성의 제7 전압(Va)의 인가로 인하여, 방전셀 내의 주사전극 부근과 어드레스 전극 부근 사이에서 방전이 발생하며, 방전셀 내부가 초기화 되어, 방전셀 내의 주사전극 부근과, 유지전극 부근과 어드레스 전극 부근에는 벽전하들이 소거되어 소량만 축적되게 된다.

한편, 소거 기간(PD)에서 유지방전이 수행된 방전셀 중 선택되지 않은 방전셀의 주사전극 라인들, 어드레스 전극 라인들 및 유지전극 라인들에는 접지 전압(Vg)이 인가되어, 제1 유지기간(PS1)에서 방전셀 내에 쌓였던 벽전하 상태가 그대로 유지되게 된다. 도면에서는 제2 주사전극 라인(Y2)에 소거펄스가 인가되지 않는 것으로 도시하였다.

제2 유지기간(PS2)은 소거 기간(PD)에서 선택된 방전셀에서 유지방전이 더 이상 수행되지 않으며, 소거 기간(PD)에서 선택되지 않은 방전셀에서 유지방전이 계속 수행되는 기간이다. 이를 위하여, 모든 주사전극 라인들(Y1, ...,Yn)에는 유지펄스가 인가되고, 어드레스 전극 라인들(A1, ...,Am) 및 유지전극 라인들(X1, ...,Xn)에는 접지 전압(Vg)이 인가된다.

유지펄스는 정극성의 제1 전압(Vs)과 부극성의 제1 전압(-Vs)을 교대로 갖는 다. 한편, 유지펄스의 인가 기간은 단위 프레임을 구성하는 각 서브필드의 계조 가중치에 따라 다를 수 있다.

유지펄스 중 정극성의 제1 전압(Vs)의 인가로 인하여, 제1 유지기간(PS1)에서 유지방전이 실제로 수행된 방전셀에 쌓였던 벽전하 상태와 인가된 제1 전압(Vs)으로 인해 방전이 개시되어 유지방전이 수행되며, 유지방전 수행 후에 방전셀 내의 주사전극 부근에는 부극성의 벽전하가 쌓이며, 유지전극 부근에는 정극성의 벽전하가 쌓이며, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓이게 된다.

유지펄스 중 부극성의 제1 전압(-Vs)의 인가로 인하여, 정극성의 제1 전압(Vs)의 인가로 인하여 방전셀에 쌓였던 벽전하 상태와 인가된 부극성의 제1 전압(-Vs)으로 인하여 방전이 개시되어 유지방전이 수행되며, 유지방전 수행 후에 방전셀 내의 주사전극 부근에는 정극성의 벽전하가 쌓이며, 유지전극 부근에는 부극성의 벽전하가 쌓이며, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓이게 된다.

유지펄스가 정극성의 제1 전압(Vs)과 부극성의 제1 전압(-Vs)을 교대로 가지면서, 계속해서 유지방전이 수행되게 된다.

한편, 소거 기간(PD) 중에 선택된 방전셀에는 벽전하 상태가 초기화되었으므로, 유지펄스가 인가되더라도 더 이상 유지방전이 수행되지는 않는다.

또한, 어드레스 기간(PA) 중에 켜져야 할 셀로 선택되지 않은 방전셀에서는 제1 유지기간(PS1)에서와 같이 제2 유지기간(PS2)에서도 유지펄스의 인가에도 불구하고 유지방전이 수행되지 않게 된다.

한편, 화상을 표현하기 위한 단위 프레임은, 도 4에 도시된 바와 같이 리셋 기간, 어드레스 기간, 제1 유지기간, 소거 기간 및 제2 유지기간을 포함하는 일 서브필드와, 리셋 기간, 어드레스 기간 및 유지기간을 포함하는 다른 서브필드를 선택적으로 구비할 수 있다. 즉, 단위 프레임을 구성하는 복수개의 서브필드 중 계조 가중치가 작은 소정의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 구성하고, 계조 가중치가 높은 소정의 서브필드는 리셋 기간, 어드레스 기간, 제1 유지기간, 소거 기간 및 제2 유지 기간으로 구성할 수 있다.

한편, 전술한 본 발명에 의한 플라즈마 디스플레이 패널의 구동방법은, 컴퓨터로 읽을 수 있는 기록매체에, 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동하는 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.

특히, 본 발명에 의한 플라즈마 디스플레이 패널의 구동방법은, 컴퓨터상에 서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.

상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.

첫째, 본 발명에 의한 구동방법에 의하면, 유지전극 라인들에 접지 전압이 인가되므로, 유지전극 라인들에 구동신호를 인가하기 위한 별도의 구동부가 필요 없게 되어 제조비용이 절감되게 된다.

둘째, 또한 본 발명에 의한 구동방법에 의하면, 복수개의 서브필드 중 소정 서브필드들에서는 선택적으로 리셋기간, 어드레스 기간, 제1 유지기간, 소거 기간 및 제2 유지기간으로 나뉘어 선택적으로 방전셀 내의 벽전하를 소거하여 제2 유지기간에서 유지방전이 수행되지 않도록 함으로써, 제2 유지기간을 단축할 수 있어, 단축된 시간을 안정적으로 어드레스 방전이 수행되도록 어드레스 기간에 부여할 수 있게된다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (8)

1. 주사전극 라인들과 유지전극 라인들이 나란하게 배치되고, 어드레스 전극 라인들이 상기 주사전극 라인들 및 상기 유지전극 라인들에 교차하도록 배치되며, 교차하는 영역에서 방전셀들이 구획되는 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

   화상을 표시하기 위한 단위 프레임이 복수개의 서브필드로 나뉘고,

   상기 복수개의 서브필드 중 일부 서브필드들은 전체 방전셀이 초기화 되는 리셋 기간, 켜져야 할 방전셀이 선택되는 어드레스 기간, 선택된 방전셀에서 소정 횟수의 유지방전이 수행되는 제1 유지기간, 유지방전이 수행된 방전셀 중 선택된 방전셀에서 유지방전이 종료되도록 방전셀 내의 벽전하를 소거하는 소거 기간, 및 상기 소거 기간에서 선택되지 않은 방전셀에서는 계속해서 유지방전이 수행되는 제2 유지기간을 포함하고,

   상기 복수개의 서브필드 중 나머지 서브필드들은 전체 방전셀이 초기화 되는 리셋 기간, 켜져야 할 방전셀이 선택되는 어드레스 기간, 및 선택된 방전 셀에서 소정 횟수의 유지방전이 수행되는 유지기간을 포함하고,

   상기 유지전극 라인들에는 상기 리셋 기간, 어드레스 기간, 제1 유지기간, 소거 기간, 제2 유지기간, 및 유지기간 동안에 계속해서 접지 전압이 인가되고,

   상기 소거 기간에, 상기 선택된 방전셀에 해당하는 주사전극 라인들에는 부극성의 제8 전압을 유지하다가 상기 제8 전압보다 더 낮은 제9 전압을 가지는 소거펄스가 인가되고, 상기 선택된 방전셀에 해당하는 어드레스 전극 라인들에는 상기 소거펄스에 맞춰 정극성의 제7 전압이 인가되고, 상기 선택되지 않은 방전셀에 해당하는 주사전극 라인들 및 어드레스 전극 라인들에는 접지 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
2. 삭제
3. 제1항에 있어서, 상기 리셋 기간에,

   상기 주사전극 라인들에는 상승펄스와 하강펄스가 인가되고,

   상기 어드레스 전극 라인들에는 접지 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
4. 제3항에 있어서,

   상기 상승펄스는 정극성의 제1 전압에서 제2 전압만큼 상승하여 최종적으로 제3 전압에 도달하고,

   상기 하강펄스는 상기 제1 전압에서 하강하여 최종적으로 제4 전압에 도달하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
5. 제1항에 있어서, 상기 어드레스 기간에,

   상기 주사전극 라인들에는 제5 전압을 유지하다가 상기 제5 전압보다 더 낮은 제6 전압을 순차적으로 가지는 주사펄스가 인가되고,

   상기 어드레스 전극 라인들에는 상기 주사펄스에 맞춰 정극성의 제7 전압을 갖는 표시 데이터 신호가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
6. 제1항에 있어서, 상기 제1 유지펄스 기간 및 제2 유지펄스 기간에,

   상기 주사전극 라인들에는 정극성의 제1 전압과 부극성의 제1 전압을 교대로 가지는 유지펄스가 인가되고,

   상기 어드레스 전극 라인들에는 접지 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
7. 삭제
8. 제1항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체.

Images