JP2000221939A

JP2000221939A - プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

Info

Publication number: JP2000221939A
Application number: JP11022469A
Authority: JP
Inventors: Takayoshi Nagai; 孝佳永井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-01-29
Filing date: 1999-01-29
Publication date: 2000-08-11
Also published as: US6448947B1

Abstract

(57)【要約】【課題】放電時のピーク電流の低減化を図り、共通ド
ライバの小型化，低コスト化，低消費電力化を図る。【解決手段】維持電極Ｘ1〜Ｘn及び電極Ｘ2n+1〜Ｘ3n
は第１共通ドライバ４ＸＡに接続され、維持電極Ｘn+1
〜Ｘ2n及び電極Ｘ3n+1〜Ｘ4nは第２Ｘ共通ドライバ４Ｘ
Ｂに接続される。走査電極Ｙ1〜Ｙ2nは、各出力端子に
同電極のそれぞれが接続された第１走査ドライバ２Ｙａ
を介して、第１Ｙ共通ドライバ３Ｙａに接続され、走査
電極Ｙ2n+1〜Ｙ4nは、各出力端子に同電極のそれぞれが
接続された第２走査ドライバ２Ｙｂを介して、第２Ｙ共
通ドライバ３Ｙｂに接続される。第１又は第２Ｘ共通ド
ライバ４ＸＡ，４ＸＢと第１又は第２Ｙ共通ドライバ３
Ｙａ，３Ｙｂとのマトリクス的な組み合わせとしてブロ
ック化された４つのブロックＢＬＡａ，ＢＬＡｂ，ＢＬ
Ｂａ，ＢＬＢｂに対して、互いにタイミングをずらして
順次に電圧が供給される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プラズマディス
プレイパネル（以下、「ＰＤＰ」とも呼ぶ）の駆動方法
及びプラズマディスプレイ装置に関するものであり、特
に、共通ドライバの規模の縮小化，低コスト化及び省電
力化の技術に関する。

【０００２】

【従来の技術】図２２は、従来技術に係るプラズマディ
スプレイ装置の全体構成を模式的に示すブロック図であ
る。かかる構成は、例えば特開平７−１６０２１８号公
報（特許第２７７２７５３号）に開示される。図２２に
示すように、制御回路１０６は、入力信号としてのクロ
ック信号ＣＬＫ，画像データＤＡＴＡ，垂直同期信号Ｖ
ＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づいて所定の
制御信号を生成し、アドレスドライバ１０５，Ｙ共通ド
ライバ１０２，走査ドライバ１０３及びＸ共通ドライバ
１０４に対して出力する。各回路１０２，１０３，１０
４，１０５，１０６には、電源回路１０７で生成された
所定の電圧が供給されている。

【０００３】Ｘ共通ドライバ１０４とアドレスドライバ
１０５とはそれぞれ制御回路１０６からの制御信号に基
づいて所定の電圧を生成し、かかる電圧を各ドライバの
出力端子に接続された３電極面放電型の交流型プラズマ
ディスプレイパネル（ＡＣ型ＰＤＰ）１０１の維持電極
Ｘ1〜ＸN及びアドレス電極Ａ1〜ＡMの各電極に対して出
力する。このとき、Ｎ本の維持電極Ｘ1〜ＸNは共通に接
続されて（このため、これらを総称して「維持電極Ｘ」
とも呼ぶ）、同一の電圧が印加される。また、Ｙ共通ド
ライバ１０２は、制御回路１０６からの制御信号に基づ
いて所定の電圧を生成し、かかる電圧をＰＤＰ１０１の
走査ドライバ１０３を介して、走査電極Ｙ1〜ＹNの各電
極に供給する。

【０００４】図２３は、上記公報に開示されるＰＤＰ１
０１の縦断面図である。図２３には、図２２における維
持電極及び走査電極で構成される電極対とアドレス電極
との（立体）交差点に形成される放電セルＣの構造が図
示される。

【０００５】図２３に示すように、ＰＤＰ１０１は、放
電空間１６０を介して互いに平行に配置された前面基板
１５１と背面基板１６１とを有する。前面基板１５１の
放電空間１６０側の表面上に、互いに平行に形成されて
電極対を成す帯状の維持電極Ｘi（ｉ：１〜Ｎ）と走査
電極Ｙiとが紙面に垂直な方向に沿って形成されてい
る。上記電極Ｘi，Ｙi及び前面基板１５１の上記表面を
覆うように、誘電体層ないしは絶縁層１５２が形成され
ている。誘電体層１５２の放電空間１６０側の表面上
に、酸化マグネシウム（ＭｇＯ）等の高２次電子放出材
料から成る保護膜１５５が形成されている。

【０００６】他方、背面基板１６１の放電空間１６０側
の表面上に、帯状のアドレス電極Ａk（ｋ：１〜Ｍ）が
紙面に平行な方向に沿って形成されている（図２２及び
図２３参照）。背面基板１６１の上記表面上（及びアド
レス電極Ａk上）に、前面基板１５１側の隣接する電極
対間の領域に対応する領域内に、アドレス電極Ａkを垂
直に横切る方向、即ち、紙面に垂直な方向に沿って、複
数の帯状の隔壁１６３が形成されている（なお、隔壁１
６３は、セル境界に沿ってアドレス電極Ａkと平行方向
に形成される場合もある）。そして、背面基板１６１の
上記表面上（及びアドレス電極Ａk上）であって隔壁１
６３を有さない領域に蛍光体層１６４が形成されている
（なお、蛍光体層１６４は、隔壁１６３の側壁面上にも
形成される場合もある）。なお、蛍光体層１６４の背面
基板１６１側に、背面基板１６１の上記表面及びアドレ
ス電極Ａkを覆うように、誘電体層ないしは絶縁層が形
成される場合もある。

【０００７】次に、上記公報に開示されるＡＣ型ＰＤＰ
の駆動方法を説明する。図２４は、かかる駆動方法おけ
る各電極への印加電圧波形を示すタイミングチャートで
あり、サブフィールド階調法における１サブフィールド
の期間を図示している。

【０００８】図２４に示すように、１サブフィールド
は、（ａ）直前のサブフィールドにおける表示履歴とし
て残存する壁電荷を消去するためのリセット期間と、
（ｂ）後述の維持期間において、画像表示を成す表示発
光を発生させるべき放電セルに、画像データに基づいた
壁電荷を付与するためのアドレス期間と、（ｃ）アドレ
ス期間において壁電荷が蓄積された放電セルに維持放電
を生じさせ、表示発光を行うための維持放電期間ないし
は維持期間とに分けられる。

【０００９】まず、リセット期間では、時刻ｔａにおい
て、維持電極Ｘｉに全面書込パルス２４を印加して、全
放電セルに放電を発生させる。この全面書込パルス２４
は、プライミングパルスとも呼ばれる。かかる全面書込
パルス２４の立ち下がり時である時刻ｔｂにおいて、自
己消去放電を発生させて全ての放電セルの壁電荷の消去
を行う。引き続くアドレス期間において、走査電極Ｙ1
〜ＹNに対して順次に走査パルス２１を印加する（例え
ば時刻ｔｃ）と共に、アドレス電極Ａ1〜ＡMに入力画像
データＤＡＴＡ（図２２参照）に基づくアドレスパルス
２２を印加する。かかる動作によって、維持期間におい
て表示点灯させるべき放電セルにアドレス放電を発生さ
せて、当該放電セル内に壁電荷を蓄積させる。その後に
続く維持期間において、走査電極Ｙiと維持電極Ｘiとに
交互に維持パルス２３を印加する（時刻ｔｄ及び時刻ｔ
ｅ参照）。このとき、上記アドレス放電により壁電荷が
形成された放電セルにのみ、維持パルス２３の立ち上が
り直後に画像表示を担う維持放電が生じる。

【００１０】

【発明が解決しようとする課題】さて、従来技術に係る
駆動方法では、上記各種駆動パルスの内でプライミング
パルス２４及び維持パルス２３のそれぞれは、Ｘ共通ド
ライバ１０４及びＹ共通ドライバ１０２において生成さ
れて、ＰＤＰの全画面に対して同時に印加される。この
とき、全画面ないしは全ての放電セルにおいて一斉に放
電が開始するので、非常に大きなピーク電流がＸ共通ド
ライバ１０４及びＹ共通ドライバ１０２からＰＤＰに供
給される。このピーク電流の電流値は、例えば対角１０
０ｃｍ（４０型）のＰＤＰでは２００Ａに達する場合も
ある。このため、各共通ドライバ１０４，１０２の構成
回路における電力損失が大きいという問題点を有してい
る。更に、Ｘ共通ドライバ１０４及びＹ共通ドライバ１
０２には上述の大きなピークを有する電流を供給する能
力が要求される。このため、Ｘ共通ドライバ１０４及び
Ｙ共通ドライバ１０２の回路規模を大きくせざるを得
ず、その結果として、同共通ドライバ１０４，１０２及
びプラズマディスプレイ装置のコストないしは価格が上
昇してしまうという問題点をも有している。

【００１１】かかる問題点を解決しうる方法の一例が、
特開平７−６４５０８号公報に提案されている。かかる
公報に提案される第１の先行技術としてのプラズマディ
スプレイ装置の構造の模式図を図２５に示す。図２５に
示すように、当該先行技術に係るプラズマディスプレイ
装置では、維持電極Ｘ1〜Ｘ2n及び走査電極Ｙ1〜Ｙ2n
を、維持電極Ｘ1〜Ｘn及び走査電極Ｙ1〜Ｙnが属するブ
ロック２０１ａと維持電極Ｘn+1〜Ｘ2n及び走査電極Ｙn
+1〜Ｙ2nが属するブロック２０１ｂとの２つのブロック
２０１ａ，２０１ｂに分割し、各ブロック２０１ａ，２
０１ｂ毎に専用のサステインドライバ（上記従来技術に
おける共通ドライバに相当）２０２ａ，２０２ｂ，２０
４Ａ，２０４Ｂを設けている。なお、図２５において、
ＰＤＰ２０１，アドレスドライバ２０５及び走査ドライ
バ２０３ａ，２０３ｂはそれぞれ図２２のＰＤＰ１０
１，アドレスドライバ１０５，走査ドライバ１０３に相
当する。第１の先行技術に係る上記公報によれば、上記
２つのブロック２０１ａ，２０１ｂにおける各放電のタ
イミングをずらすことによって、上述のピーク電流を上
記従来技術に係るプラズマディスプレイ装置の１／２に
低減可能であるとしている。このとき、図２５の構成及
び上述の駆動方法によれば、電源電流、即ち、各サステ
インドライバ２０２ａ，２０２ｂ，２０４Ａ，２０４Ｂ
に流れる電流のピーク値を従来技術に係る共通ドライバ
１０２，１０４（図２２参照）におけるそれの１／２に
削減できることによって、プラズマディスプレイ装置に
おける電源装置の規模を小さくすることは可能である。
これに対して、２つに分けたサステインドライバ２０３
ａ，２０３ｂ又はサステインドライバ２０４Ａ，２０４
Ｂのそれぞれに対して従来の１／２のピーク電流が流れ
るため、結局のところ、装置全体として必要なサステイ
ンドライバの規模は（１／２の規模のサステインドライ
バ）×（２ブロック分）である。つまり、従来技術に係
るプラズマディスプレイ装置におけるサステインドライ
バ全体の回路規模は、従来技術のそれと何ら変わりがな
いと言える。

【００１２】また、特開平７−３１９４２４号公報に開
示される、第２の先行技術としてのプラズマディスプレ
イ装置の駆動方法に係るタイミングチャートを図２６に
示す。図２６に示すように、かかる駆動方法では、走査
電極Ｙ1〜ＹNをｎ個のブロックに分けると共に、各ブロ
ック毎に位相の異なるパルス電圧を印加する（時刻ｔｐ
２〜時刻ｔｐ１１参照）。第２の先行技術に係る上記公
報によれば、放電電流のピーク値を１／ｎにできるとし
ている。確かに、図２６の構成によれば、ブロック分割
されていない共通ドライバの規模を１／ｎにすることが
できると考えられる。しかしながら、ブロック分割され
た共通ドライバの規模は、第１の先行技術の場合と同様
の理由により、上記従来技術に係るそれと変わりない。

【００１３】更に、第３の先行技術としての特開平６−
４３８２９号公報に開示されるプラズマディスプレイ装
置では、図２７に示すように、１フレーム期間を奇数フ
ィールドと偶数フィールドとに分けてそれぞれ１行おき
に駆動を行う。このフィールド構成によれば、放電時の
ピーク電流を従来のプラズマディスプレイ装置における
それの１／２とすることができ、加えて、サステインド
ライバを分割していないため、サステインドライバのピ
ーク電流供給能力は、従来の同ドライバの１／２で済む
と考えられる。しかし、１行おきに表示発光ないしは表
示点灯を行うので、従来のプラズマディスプレイ装置と
同一の輝度を得るためには、単位時間あたりの維持パル
スの数、即ち、維持周波数を、従来のプラズマディスプ
レイ装置における維持周波数の２倍にする必要がある。
維持周波数を２倍にした場合には、ＰＤＰの電極間の静
電容量成分を充放電する際に生ずる無効電力は、従来の
プラズマディスプレイ装置と比較して、２倍に増大して
しまう。

【００１４】上述のように、第１乃至第３のいずれの先
行技術に係るプラズマディスプレイ装置においても、共
通ドライバないしはサステインドライバの回路規模を上
記従来技術に係るプラズマディスプレイ装置よりも削減
することは難しい。また、第３の先行技術に係るプラズ
マディスプレイ装置のように、共通ドライバの回路規模
を小さくしうる場合であっても、無効な電力が増大する
等の別途の問題点が惹起されてしまう。

【００１５】本発明はかかる点に鑑みてなされたもので
あり、従来のプラズマディスプレイ装置と比較して、放
電時におけるピーク電流を低減可能なプラズマディスプ
レイパネルの駆動方法を提供することを第１の目的とす
る。

【００１６】更に、本発明は、上記目的１の実現と共
に、各電極に電圧を供給するドライバ回路の小型化，低
コスト化及び低消費電力化を実現しうるプラズマディス
プレイパネルの駆動方法を提供することを第２の目的と
する。

【００１７】更に、本発明の第３の目的は、上記第１及
び第２の目的を実現すると共に、インターレース信号に
最適なプラズマディスプレイパネルの駆動方法を提供す
ることにある。

【００１８】そして、本発明の第４の目的は、上記第１
乃至第３の目的を実現しうる駆動方法により駆動される
プラズマディスプレイパネルを備えることによって、従
来のプラズマディスプレイ装置と比較して、小型化，低
コスト化及び低消費電力化が推進されたプラズマディス
プレイ装置を提供することにある。

【００１９】

【課題を解決するための手段】（１）請求項１に記載の
発明に係るプラズマディスプレイパネルの駆動方法は、
互いに平行に配置された複数の第１電極と、それぞれが
前記第１電極と対を成す複数の第２電極とを備え、前記
第１電極と前記第２電極とが成す電極対間の放電空間に
所定の放電を形成するプラズマディスプレイパネルの駆
動方法であって、前記複数の電極対は、ｓ（ｓは２以上
の整数）個の第１電極群に分割された前記複数の第１電
極と、ｔ（ｔは２以上の整数）個の第２電極群に分割さ
れた前記複数の第２電極との組み合わせで以て（ｓ×
ｔ）個の電極対群にブロック化され、前記（ｓ×ｔ）個
の各電極対群における前記所定の放電を、前記電極対群
単位で以てタイミングをずらして順次に発生させること
を特徴とする。

【００２０】（２）請求項２に記載の発明に係るプラズ
マディスプレイパネルの駆動方法は、請求項１に記載の
プラズマディスプレイパネルの駆動方法であって、前記
ｓ個の第１電極群の内の複数の前記第１電極群において
同時に放電を発生させることなく、且つ、前記ｔ個の第
２電極群の内の複数の前記第２電極群において同時に放
電を発生させることなく、前記（ｓ×ｔ）個の各電極対
群における前記所定の放電を発生させることを特徴とす
る。

【００２１】（３）請求項３に記載の発明に係るプラズ
マディスプレイパネルの駆動方法は、請求項１又は２に
記載のプラズマディスプレイパネルの駆動方法であっ
て、前記複数の第１及び第２電極はそれぞれ２個の前記
第１電極群及び前記第２電極群に分割されると共に、前
記複数の電極対群は、一方の前記第１電極群と一方の前
記第２電極群とから成る第１電極対群と、前記一方の第
１電極群と他方の前記第２電極群とから成る第２電極対
群と、他方の前記第１電極群と前記一方の第２電極群と
から成る第３電極対群と、前記他方の第１電極群と前記
他方の第２電極群とから成る第４電極対群とにブロック
化され、前記第１電極対群及び前記第４電極対群におい
て同時に前記所定の放電を発生させる工程と、前記第２
電極対群及び前記第３電極対群において同時に前記所定
の放電を発生させる工程とを備えることを特徴とする。

【００２２】（４）請求項４に記載の発明に係るプラズ
マディスプレイパネルの駆動方法は、請求項３に記載の
プラズマディスプレイパネルの駆動方法であって、前記
第１及び第２電極は互いに平行を成して配置されると共
に、前記一方の第１電極群又は前記一方の第２電極群の
いずれか一方の電極群が、互いに平行に配置された前記
複数の電極対の内の奇数番目又は偶数番目のいずれかの
前記電極対における一方の電極を成すことを特徴とす
る。

【００２３】（５）請求項５に記載の発明に係るプラズ
マディスプレイパネルの駆動方法は、請求項４に記載の
プラズマディスプレイパネルの駆動方法であって、画像
表示のための１フレーム期間が、前記奇数行目の電極対
において放電を発生させる期間と、前記偶数行目の電極
対において放電を発生させる期間とに分割されているこ
とを特徴とする。

【００２４】（６）請求項６に記載の発明に係るプラズ
マディスプレイパネルの駆動方法は、互いに平行に配置
された複数の第１電極と、前記第１電極と放電空間を介
して互いに立体交差する方向に配置された複数の第２電
極とを備え、当該立体交差部のそれぞれに形成された放
電セルに所定の放電を形成するプラズマディスプレイパ
ネルの駆動方法であって、前記複数の第１電極と前記複
数の第２電極とは、それぞれ２個の第１電極群及び第２
電極群に分割され、前記複数の放電セルは、一方の前記
第１電極群と一方の前記第２電極群との前記立体交差部
に形成された第１放電セル群と、前記一方の第１電極群
と他方の前記第２電極群との前記立体交差部に形成され
た第２放電セル群と、他方の前記第１電極群と前記一方
の第２電極群との前記立体交差部に形成された第３放電
セル群と、前記他方の第１電極群と前記他方の第２電極
群との前記立体交差部に形成された第４放電セル群とに
ブロック化され、前記第１放電セル群及び前記第４放電
セル群において同時に前記所定の放電を発生させる工程
と、前記第２放電セル群及び前記第３放電セル群におい
て同時に前記所定の放電を発生させる工程とを備えるこ
とを特徴とする。

【００２５】（７）請求項７に記載の発明に係るプラズ
マディスプレイパネルの駆動方法は、請求項１乃至６の
いずれかに記載のプラズマディスプレイパネルの駆動方
法であって、当該駆動方法が、１画面分の映像表示時間
を複数のサブフィールドに分割した上で、前記複数のサ
ブフィールドのそれぞれにおいてプライミング，消去，
入力画像データに基づく書込み及び維持の各放電を前記
放電空間において生じるように駆動する方法であるとき
に、前記所定の放電とは、前記プライミング放電，前記
消去放電及び前記維持放電の少なくとも一つの放電であ
ることを特徴とする。

【００２６】（８）請求項８に記載の発明に係るプラズ
マディスプレイ装置は、請求項１乃至７のいずれかに記
載のプラズマディスプレイパネルの駆動方法により駆動
されるプラズマディスプレイパネルを備えることを特徴
とする。

【００２７】

【発明の実施の形態】（実施の形態１）（プラズマディスプレイ装置の全体構成）図１は、実施
の形態１に係るプラズマディスプレイ装置の全体構成を
模式的に示す図である。図１に示すように、本装置は、
大別して、プラズマディスプレイパネル（ＰＤＰ）１１
と、第１及び第２Ｘ共通ドライバ４ＸＡ，４ＸＢから成
るＸ共通ドライバ４と、第１及び第２Ｙ共通ドライバ３
Ｙａ，３Ｙｂから成るＹ共通ドライバ３と、第１及び第
２走査ドライバ２Ｙａ，２Ｙｂから成る走査ドライバ２
と、アドレスドライバ５と、これらのドライバ２〜５に
共通の制御回路６とを備える。このように、本装置で
は、図２２の従来のプラズマディスプレイ装置におけ
る、Ｘ共通ドライバ１０４と、Ｙ共通ドライバ１０２
と、走査ドライバ１０３との各構成が２分割されてい
る。なお、図１中への図示は省略したが、本プラズマデ
ィスプレイ装置は、上記ドライバ２〜５及び制御回路６
にそれぞれ必要な電源電圧を生成して出力する電源回路
（図２２の電源回路１０７に相当）を備える。

【００２８】ここでは、本装置におけるＰＤＰ１１とし
て、３電極交流型（ＡＣ型）ＰＤＰ（例えば既述の図２
３参照）を適用した場合について説明する。しかしなが
ら、本発明の特徴である、ＰＤＰの電極とドライバとの
接続形態及びＰＤＰの駆動方法は、後述の図１４に示す
対向２電極交流型ＰＤＰあるいは直流型（ＤＣ型）ＰＤ
Ｐをも適用可能である。かかる点は、本実施の形態１並
びに後述の実施の形態２乃至４において明らかとなる。

【００２９】上述のように、ＰＤＰ１１は一般的な３電
極型ＡＣ型ＰＤＰを適用可能であるため、図１におい
て、ＰＤＰ１１の構成は、以下の説明に必要である、そ
れぞれＮ（図１では、Ｎ＝４ｎ（ｎは自然数））本の維
持電極（第１電極）Ｘ1〜ＸN及び走査電極（第２電極）
Ｙ1〜ＹNと、Ｍ本のアドレス電極Ａ1〜ＡMのみを模式的
に図示している。なお、ＰＤＰの構造の対称性から、走
査電極を「第１電極」と呼び、維持電極を「第２電極」
と呼んでも良いことは明らかである。図１に示すよう
に、維持電極Ｘｉ（ｉ：１〜４ｎ）と当該維持電極Ｘｉ
と対を成す走査電極Ｙｉとは互いに平行に配置されてい
る。また、アドレス電極Ａｍ（ｍ：１〜Ｍ）は、上記電
極対Ｘｉ，Ｙｉと垂直を成して（３次元的には、図２３
のＰＤＰのように立体交差するように）配置されてい
る。このとき、電極対Ｘｉ，Ｙｉとアドレス電極Ａｍと
が成すＮ×Ｍ個の各（立体）交差部で以て、放電セルな
いしは発光セルＣが構成される。

【００３０】特に、本プラズマディスプレイ装置では、
Ｎ（＝４ｎ）本の維持電極Ｘ1〜Ｘ4nは、第１維持電極
群（第１電極群）ＸＡを成す維持電極Ｘ1〜Ｘn及び電極
Ｘ2n+1〜Ｘ3nと、第２維持電極群（第１電極群）ＸＢを
成す維持電極Ｘn+1〜Ｘ2n及び電極Ｘ3n+1〜Ｘ4nとに２
分割されている。そして、第１維持電極群ＸＡを成す各
電極は第１Ｘ共通ドライバ４ＸＡに共通に接続されてお
り、第２維持電極群ＸＢを成す各電極は第２Ｘ共通ドラ
イバ４ＸＢに共通に接続されている。

【００３１】他方、Ｎ（＝４ｎ）本の走査電極Ｙ1〜Ｙ4
nは、第１走査電極群（第２電極群）Ｙａを成す走査電
極Ｙ1〜Ｙ2nと、第２走査電極群（第２電極群）Ｙｂを
成す走査電極Ｙ2n+1〜Ｙ4nとに２分割されている。そし
て、第１走査電極群Ｙａを成す各電極は、各出力端子に
同電極のそれぞれが接続された第１走査ドライバ２Ｙａ
を介して、第１Ｙ共通ドライバ３Ｙａに共通に接続され
ており、同様に、第２走査電極群Ｙｂを成す各電極は、
各出力端子に同電極のそれぞれが接続された第２走査ド
ライバ２Ｙｂを介して、第２Ｙ共通ドライバ３Ｙｂに共
通に接続されている。

【００３２】このとき、上記第１及び第２Ｘ共通ドライ
バ４ＸＡ，４ＸＢとして、従来のＸ共通ドライバ１０４
（図２２参照）と同等の構成を有するＸ共通ドライバ４
を２つのグループに分割したものを使用可能である。同
様に、第１及び第２走査ドライバ２Ｙａ，２Ｙｂ並びに
第１及び第２Ｙ共通ドライバ３Ｙａ，３Ｙｂとして、従
来の走査ドライバ１０２（図２２参照）と同等の構成を
有する走査ドライバ２並びにＹ共通ドライバ１０３（図
２２参照）と同等の構成を有するＹ共通ドライバ３のそ
れぞれを２つのグループに分割したものを使用可能であ
る。

【００３３】なお、以下の説明では、第１維持電極群（一方の第１電極群）ＸＡに属する維
持電極と、第１走査電極群（一方の第２電極群）Ｙａに
属する走査電極とで以て構成される電極対Ｘｉ，Ｙｉを
「（第１）電極対群ないしはブロックＢＬＡａ」と呼
ぶ。同様に、第２維持電極群（他方の第１電極群）ＸＢに属する維
持電極と、第１走査電極群Ｙａに属する走査電極とで以
て構成される電極対Ｘｉ，Ｙｉを「（第２）電極対群な
いしはブロックＢＬＢａ」と呼び、第１維持電極群ＸＡに属する維持電極と、第２走査電
極群（他方の第２電極群）Ｙｂに属する走査電極とで以
て構成される電極対Ｘｉ，Ｙｉを「（第３）電極対群な
いしはブロックＢＬＡｂ」と呼び、第２維持電極群ＸＢに属する維持電極と、第２走査電
極群Ｙｂに属する走査電極とで以て構成される電極対Ｘ
ｉ，Ｙｉを「（第４）電極対群ないしはブロックＢＬＢ
ｂ」と呼ぶ。

【００３４】このように、本プラズマディスプレイ装置
では、維持電極Ｘ1〜Ｘ4n及び走査電極Ｙ1〜Ｙ4nはそれ
ぞれ２つのグループ（維持電極群ＸＡ，ＸＢ及び走査電
極群Ｙａ，Ｙｂ）に分割され、各グループＸＡ，ＸＢ，
Ｙａ，Ｙｂ毎に共通ドライバ４ＸＡ，４ＸＢ，３Ｙａ，
３Ｙｂが設けられている（走査電極群Ｙａ，Ｙｂに対し
ては、Ｙ共通ドライバ３Ｙａ，３Ｙｂに対応する走査ド
ライバ群２Ｙａ，２Ｙｂが更に設けられている）。特
に、これらを２×２のマトリクス的に組み合わせること
によって、ＰＤＰの電極対Ｘｉ，Ｙｉが上述の４つのブ
ロックＢＬＡａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂにブロ
ック化されると共に、維持電極側及び走査電極側のそれ
ぞれに２つずつ設けられた共通ドライバで以てＰＤＰ１
１が駆動される。

【００３５】図１のプラズマディスプレイ装置では、従
来の制御回路１０６（図２２参照）と同等の構成を有す
る制御回路６が、入力された画像データＤＡＴＡや、ク
ロック信号ＣＬＫ，垂直同期信号ＶＳＹＮＣ，水平同期
信号ＨＳＹＮＣ等の入力されたタイミング信号に基づい
て、各ドライバを制御するシーケンス制御信号ＣＮＴ
１，ＣＮＴ２，ＣＮＴ３１，ＣＮＴ３２を生成して出力
する。

【００３６】そして、上記制御信号ＣＮＴ２に基づい
て、第１及び第２Ｘ共通ドライバ４ＸＡ，４ＸＢはそれ
ぞれ第１維持電極群ＸＡ又は第２維持電極群ＸＢに所定
の電圧を供給する。また、制御信号ＣＮＴ３２に基づい
て第１及び第２Ｙ共通ドライバ３Ｙａ，３Ｙｂが所定の
動作を実行する共に、制御信号ＣＮＴ３１に基づいて第
１及び第２走査ドライバが所定の動作を実行する。

【００３７】ここで、第１及び第２Ｙ共通ドライバ３Ｙ
ａ，３Ｙｂ並びに第１及び第２Ｘ共通ドライバ４ＸＡ，
４ＸＢはそれぞれ複数の走査電極又は維持電極に対して
共通に供給される電圧、例えばプライミングパルスや維
持パルス等の電圧ないしは電圧パルスを生成して出力す
る。走査ドライバ２は、Ｎ本の走査電極Ｙ1〜ＹNの内
の１本ずつに個別に供給する、例えば走査パルス等の電
圧ないしは駆動パルスを生成して出力すると共に、Ｙ
共通ドライバ２において生成された電圧を受け取り、こ
れを各走査電極Ｙ1〜ＹNに伝達する。

【００３８】また、アドレスドライバ５は、上記制御信
号ＣＮＴ１と、制御回路６を介して入力される画像デー
タＤＡＴＡとに基づいて、各出力端子に接続されたＭ本
のアドレス電極Ａ1〜ＡMのそれぞれにアドレスパルスと
しての所定の電圧パルスを供給する。以下に、詳細な駆
動方法を説明する。

【００３９】（図１のプラズマディスプレイ装置におけ
る駆動方法）実施の形態１に係るプラズマディスプレイ
装置におけるＰＤＰ１１の駆動方法として、例えば既述
の図２４に示される、１フレーム（例えばテレビ画像の
場合、１６．６ｍｓｅｃ）のそれぞれをリセット期間，
アドレス期間及び維持期間を備える複数のサブフィール
ドに分割して駆動する方法が、基本的に適用可能であ
る。

【００４０】上記駆動方法の各サブフィールドでは、リ
セット期間において、維持電極Ｘｉにプライミングパル
スを印加して、全放電セルＣで放電を発生させる。そし
て、上記プライミングパルスの立ち下がり時に生じる自
己消去放電によって、直前のサブフィールドにおける表
示履歴として残存する壁電荷を消去する。引き続くアド
レス期間において、走査電極Ｙ1〜Ｙnに走査パルスを順
次に印加すると共にアドレス電極にアドレスパルスを印
加することによって、次の維持期間で表示点灯させるべ
き放電セルＣ内にアドレス放電ないしは書込み放電を形
成する。かかるアドレス放電によって、上記表示点灯を
させるべき放電セルＣ内に壁電荷を蓄積させる。その
後、アドレス期間に引き続く維持放電期間ないしは維持
期間において、電極対を成す走査電極Ｙｉと維持電極Ｘ
ｉとに交互に維持パルスを印加することによって、維持
パルスの立ち上がり時に上記壁電荷を有する放電セルの
みで、ＰＤＰの表示発光を担う維持放電が生じる。

【００４１】特に、本プラズマディスプレイ装置では、
上述の電極群ＸＡ，ＸＢ，Ｙａ，Ｙｂあるいは電極対群
ＢＬＡａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂなる各電極の
ブロック化に基づいた特徴的な駆動方法が採用される。
かかる駆動方法は、維持パルスやプライミングパルス等
のように複数の電極に同時に同一の電圧を供給する場
合、例えばリセット期間や維持期間において適用可能で
ある。まず、実施の形態１に係るプラズマディスプレイ
装置における駆動方法の基本動作を説明した後に、より
具体的な且つ実用的な駆動方法の説明をする。

【００４２】図２は、図１におけるＰＤＰ１１の維持電
極Ｘ1〜Ｘ4nとＸ共通ドライバ４ＸＡとの接続形態及び
走査電極Ｙ1〜Ｙ4nとＹ共通ドライバ４ＸＢとの接続形
態を模式的に示す図である。なお、図２には、以下の説
明に必要な構成要素のみを図示している。即ち、実施の
形態１に係る駆動方法は複数の電極に同時に同一の電圧
を供給する場合に適用されることに鑑みて、上述のよう
に各電極毎に所定の電圧を供給する際に必要である走査
ドライバ２の図２中への図示化は省略している。かかる
点は、後述の説明に係る図面においても同様である。図
２に示すように、上述の４つのブロックＢＬＡａ，ＢＬ
Ａｂ，ＢＬＢａ，ＢＬＢｂに関して、第１Ｘ共通ドライ
バ４ＸＡとブロックＢＬＡａ及びＢＬＡｂとが接続さ
れ、第２Ｘ共通ドライバ４ＸＢとブロックＢＬＢａ及び
ＢＬＢｂとが接続されている。他方、第１Ｙ共通ドライ
バ３ＹａとブロックＢＬＡａ及びＢＬＢａとが接続さ
れ、第２Ｙ共通ドライバ３ＹｂとブロックＢＬＡｂ及び
ＢＬＢｂとが接続されている。

【００４３】次に、図２に対応する図３〜図６は本装置
の駆動方法の基本動作を説明するための図であり、Ｘ共
通ドライバ４ＸＡ，４ＸＢとＹ共通ドライバ３Ｙａ，３
Ｙｂと組み合わせによる電圧供給のパターンと、かかる
電圧供給パターンに対応して上述の４つのブロックＢＬ
Ａａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂのいずれのブロッ
クに放電（既述のように、維持放電やプライミング放電
など、複数の電極に同時にパルスを印加することによっ
て生じる放電）が発生するかを図示している。

【００４４】図３に示すように、第１Ｘ共通ドライバ４
ＸＡから所定の電圧ＶＸを供給すると共に第１Ｙ共通ド
ライバ３Ｙａから所定の電圧ＶＹを供給するときには、
両ドライバ４ＸＡ，３Ｙａから電圧が供給されたブロッ
クＢＬＡａ（の電極対Ｘｉ，Ｙｉ間）において、放電が
発生する。なお、上記電圧ＶＸ及びＶＹとして供給する
電圧は、それぞれ自体は放電セルにおける放電開始電圧
に満たないが、両者の電位差｜ＶＸ−ＶＹ｜は電極対Ｘ
ｉ，Ｙｉ間における放電を発生しうるに十分な電圧値を
有するものとする。

【００４５】同様に、第２Ｘ共通ドライバ４ＸＢから電
圧ＶＸを供給すると共に第１Ｙ共通ドライバ３Ｙａから
電圧ＶＹを供給するときには、ブロックＢＬＢａ（の電
極対Ｘｉ，Ｙｉ間）において放電が発生する（図４参
照）。更に、第１Ｘ共通ドライバ４ＸＡ及び第２Ｙ共通
ドライバ３Ｙｂのそれぞれから各電圧ＶＸ，ＶＹを供給
する場合には、ブロックＢＬＡｂ（の電極対Ｘｉ，Ｙｉ
間）において放電が発生し（図５参照）、第２Ｘ共通ド
ライバ４ＸＢ及び第２Ｙ共通ドライバ３Ｙｂのそれぞれ
から各電圧ＶＸ，ＶＹを供給する場合には、ブロックＢ
ＬＢｂ（の電極対Ｘｉ，Ｙｉ間）において放電が発生す
る（図６参照）。なお、第１及び第２Ｘ共通ドライバか
らの各出力電圧並びに第１及び第２Ｙ共通ドライバから
の各出力電圧は、かかる４者間において上述の電圧ＶＸ
と電圧ＶＹとにおける関係と同様の関係を満たしうる限
り、それぞれに異なる電圧値を設定しても良い。

【００４６】このように、実施の形態１に係るプラズマ
ディスプレイ装置では、４ブロック化された電極対Ｘ
ｉ，Ｙｉに対して設けられた２つのＸ共通ドライバ及び
２つのＹ共通ドライバの適切な制御によって、各ブロッ
ク間においてタイミングをずらした放電を実施する。こ
のため、各共通ドライバに対する負荷を（ｉ）放電時の
ピーク電流及び（ｉｉ）電力損失の観点から捉えた場
合、本プラズマディスプレイ装置によれば、従来技術に
係る駆動方法、即ち、各共通ドライバを分割せずにＰＤ
Ｐの全画面ないしは全放電セルにおいて同時に放電を発
生させる駆動方法と比較して、以下の効果を得ることが
できる。

【００４７】（ｉ）例えば図３に示す動作においてブロ
ックＢＬＡａで放電が発生した瞬間、共通ドライバＸＡ
およびＹａには、全画面ないしは全放電セルＣにて同時
に放電が発生した場合におけるピーク電流の１／４の大
きさのピーク電流が流れる。即ち、第１Ｘ共通ドライバ
４ＸＡ及び第１Ｙ共通ドライバ３Ｙａのそれぞれに上記
１／４の大きさのピーク電流が流れる。図４〜図６に示
す各動作時、即ち、各ブロックＢＬＢａ，ＢＬＡｂ，Ｂ
ＬＢｂで放電を発生させる場合も同様である。このと
き、図３〜図６に示す４つの動作を１サイクルとして
（動作の順序は任意）プラズマディスプレイ装置を駆動
する場合、Ｘ共通ドライバ４及びＹ共通ドライバ３とし
ては、従来技術に係る駆動方法におけるピーク電流と比
較して、実質的に１／２の大きさのピーク電流が流れ
る。従って、Ｘ共通ドライバ４ＸＡ及びＹ共通ドライバ
３に要求されるピーク電流許容値を、従来のプラズマデ
ィスプレイ装置における各共通ドライバの１／２にする
ことができる。

【００４８】（ｉｉ）次に、本プラズマディスプレイ装
置の電力損失を考察する。上述のように、上記１サイク
ルの動作において、各共通ドライバ３，４には従来のプ
ラズマディスプレイ装置におけるピーク電流の１／２の
ピーク電流が２回に分かれて流れる。電流の実効値は、
近似的にピーク電流の２乗に比例し、且つ、ピーク電流
が流れる頻度に比例すると考えられるため、本装置にお
ける電流の実効値は、従来のプラズマディスプレイ装置
と比較して、およそ２×（１／２）²＝１／２倍にな
る。従って、実施の形態１に係るプラズマディスプレイ
装置によれば、共通ドライバ３又は４における同ドライ
バ全体の内部抵抗が従来の共通ドライバと同一である場
合には、共通ドライバ内での電力損失は従来の同ドライ
バの１／２倍に削減可能である。換言すれば、共通ドラ
イバ３又は４内での電力損失を従来の共通ドライバと同
程度とするときには、Ｘ共通ドライバ４及びＹ共通ドラ
イバ３のいずれの上記内部抵抗をも従来の共通ドライバ
のそれの２倍の値まで許容することができる。

【００４９】上記（ｉ）及び（ｉｉ）によって、本プラ
ズマディスプレイ装置は、従来の同装置と比較して、各
共通ドライバ回路の小型化，低コスト化及び低消費電力
化を推進することができる。

【００５０】図３〜図６に示す動作を実施するための、
より具体的な且つ実用的な駆動方法を以下に説明する。
ここでは、例えば図２４に示す駆動方法を一例に挙げて
説明をする。

【００５１】（維持期間における駆動方法）図７は、図
１のプラズマディスプレイ装置に適用される駆動方法に
おいて、維持期間に維持電極及び走査電極へ印加する電
圧の波形を示すタイミングチャートである。図７中の
（ａ）〜（ｄ）はそれぞれ第１Ｘ共通ドライバ４ＸＡの
出力電圧ＶＸＡ，第２Ｘ共通ドライバ４ＸＢの出力電圧
ＶＸＢ，第１Ｙ共通ドライバ３Ｙａの出力電圧ＶＹａ，
第２Ｘ共通ドライバ３Ｙｂの出力電圧ＶＹｂの電圧波形
を示す。また、同図７中の（ｅ）〜（ｈ）はそれぞれ電
位差（ＶＸＡ−ＶＹａ），電位差（ＶＸＢ−ＶＹａ），
電位差（ＶＸＡ−ＶＹｂ），電位差（ＶＸＢ−ＶＹｂ）
を示す。即ち、図７中の（ｅ）〜（ｈ）は、ブロックＢ
ＬＡａ，ブロックＢＬＢａ，ブロックＢＬＡｂ，ブロッ
クＢＬＢｂの各々のブロックに属する放電セルに供給さ
れる（外部）電圧のタイミングチャートである。

【００５２】（時刻ｔ１１〜時刻ｔ１２）時刻ｔ１１に
おいて、図７の（ａ）及び（ｃ）に示すように、第１Ｘ
共通ドライバ４ＸＡが出力電圧ＶＸＡとして電圧（値）
Ｖｓを有する維持パルス２３を出力すると共に第１Ｙ共
通ドライバ３Ｙａが出力電圧ＶＹａとして電圧（値）０
を出力すると、同図７の（ｅ）に示すように、電位差
（ＶＸＡ−ＶＹａ）＝Ｖｓになる。このとき、電圧値Ｖ
ｓは以下のように設定される。即ち、電圧値Ｖｓのみ
（の絶対値ないしは大きさ）では放電セルの放電空間内
に維持放電を形成し得ないが、維持期間の直前のアドレ
ス期間（図２４参照）において壁電荷が形成された放電
セルでは、当該壁電荷による電位（ないしは電界）と電
圧値Ｖｓとの重畳によって維持放電を起こす得るよう
に、電圧値Ｖｓは設定される。従って、時刻ｔ１１にお
いて、ブロックＢＬＡａに属する放電セルの内でアドレ
ス期間で壁電荷が形成された、即ち、書込み動作が行わ
れた放電セルに維持放電が発生する（図３参照）。

【００５３】このとき、少なくとも維持パルス２３が出
力されている期間ないしは時間ＴＶｓ中に、第２Ｙ共通
ドライバ３Ｙｂから出力電圧ＶＹｂとして電圧（値）Ｖ
ｃを有する維持キャンセルパルス２５を出力する。これ
によって、ブロックＢＬＡａと共に電圧ＶＸＡが供給さ
れているブロックＢＬＡｂに供給される電圧（の大き
さ）を放電セルにおいて放電が生じ得ない電圧値に設定
することによって、当該プロックＢＬＡｂにおける維持
放電の発生を回避する。上記電圧（値）Ｖｃは、その電
圧値Ｖｃ（の大きさ）自体は勿論のこと、電位差（Ｖｓ
−Ｖｃ）及び当該電圧（Ｖｓ−Ｖｃ）に上記壁電荷によ
る電圧が重畳された電圧のいずれの電圧（の大きさ）
も、維持放電の発生に必要な最小の電圧（最小維持電
圧）よりも小さい値に設定される。電圧（値）Ｖｃは、
およそ電圧（値）Ｖｓ／２に設定されるのが望ましい。
このように、ブロックＢＬＡｂに供給される外部電圧を
電圧（Ｖｓ−Ｖｃ）とすることによって、当該ブロック
ＢＬＡｂでの維持放電の発生を回避する。

【００５４】なお、ブロックＢＬＢａに属する維持電極
と走査電極との間の電位差（ＶＸＢ−ＶＹａ）は電圧値
０であるため、壁電荷の有無に関わらず、当該ブロック
ＢＬＢａに属する放電セルでは維持放電は発生しない。
更に、ブロックＢＬＢｂに属する維持電極と走査電極と
の間の電位差（ＶＸＢ−ＶＹｂ）は電圧値（−Ｖｃ）で
ある。上述のように電圧値Ｖｃの大きさは最小維持電圧
より小さい値に設定されているので、当該ブロックＢＬ
Ｂｂでは維持放電は発生しない。

【００５５】以上のように、時刻ｔ１１では、４つのブ
ロックＢＬＡａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂの内で
ブロックＢＬＡａに属する放電セル（であって、アドレ
ス期間において書込み動作が実行された放電セル）のみ
に維持放電が発生する（図３参照）。

【００５６】（時刻ｔ１２〜時刻ｔ１３）同様に、時刻
ｔ１２において、第２Ｘ共通ドライバ４ＸＢ及び第２Ｙ
共通ドライバ３Ｙｂのそれぞれが電圧ＶＸＢ＝Ｖｓ，電
圧ＶＹｂ＝Ｖｃを出力することによって、ブロックＢＬ
Ｂａに属する所定の放電セルで維持放電が発生する（図
４参照）。

【００５７】（時刻ｔ１３〜時刻ｔ１４）時刻ｔ１３に
おいて、第１Ｘ共通ドライバ４ＸＡ及び第１Ｙ共通ドラ
イバ３Ｙａのそれぞれが電圧ＶＸＡ＝Ｖｓ，電圧ＶＹａ
＝Ｖｃを出力することによって、ブロックＢＬＡｂに属
する所定の放電セルで維持放電が発生する（図５参
照）。

【００５８】（時刻ｔ１４〜時刻ｔ１５）時刻ｔ１４に
おいて、第２Ｘ共通ドライバ４ＸＢ及び第１Ｙ共通ドラ
イバ３Ｙａのそれぞれが電圧ＶＸＢ＝Ｖｓ，電圧ＶＹａ
＝Ｖｃを出力することによって、ブロックＢＬＢｂに属
する所定の放電セルで維持放電が発生する（図６参
照）。

【００５９】（時刻ｔ１５〜時刻ｔ１８（＋時間ＴＶ
ｓ））そして、図７に示すように、引き続く各時刻ｔ１
５，ｔ１６，ｔ１７，ｔ１８では、各ブロックＢＬＡ
ａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂに対して適切に電圧
Ｖｓ，Ｖｃを供給することによって、４つのブロックＢ
ＬＡａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂの内の所定の１
つのブロックにおいてのみ維持放電を発生させる。この
とき、図７の（ｅ）〜（ｈ）に示すように、各ブロック
ＢＬＡａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂに供給される
電圧の向きは上記時刻ｔ１１〜ｔ１４（＋時間ＴＶＳ）
におけるそれとは逆相である。つまり、かかる一連の動
作は、上記時刻ｔ１１〜時刻ｔ１４（＋時間ＴＶＳ）と
は逆相の電圧供給で以て、ＰＤＰの維持放電を発生させ
る。なお、各時刻ｔ１５，ｔ１６，ｔ１７，ｔ１８にお
いて発生する維持放電を、各時刻ｔ１１，ｔ１２，ｔ１
３，ｔ１４における維持放電に対して「逆相の維持放
電」と呼ぶ。

【００６０】以上の一連の動作がＰＤＰ全体の維持放電
の１周期を成す。

【００６１】（リセット期間における駆動方法）図８
は、図１のプラズマディスプレイ装置に適用される駆動
方法において、リセット期間に維持電極及び走査電極へ
印加する電圧の波形を示すタイミングチャートである。
図８中の（ａ）〜（ｈ）はそれぞれ電圧ＶＸＡ，電圧Ｖ
ＸＢ，電圧ＶＹａ，電圧ＶＹｂ，電位差（ＶＸＡ−ＶＹ
ａ），電位差（ＶＸＢ−ＶＹａ），電位差（ＶＸＡ−Ｖ
Ｙｂ），電位差（ＶＸＢ−ＶＹｂ）のタイミングチャー
トである。

【００６２】（時刻ｔ２１〜時刻ｔ２２）時刻ｔ２１に
おいて、図８の（ａ）及び（ｃ）に示すように、第１Ｘ
共通ドライバ４ＸＡが出力電圧ＶＸＡとして電圧（値）
Ｖｐを有するプライミングパルス２４を出力すると共に
第１Ｙ共通ドライバ３Ｙａが出力電圧ＶＹａとして電圧
（値）０を出力する。これにより、同図８の（ｅ）に示
すように、電位差（ＶＸＡ−ＶＹａ）＝Ｖｐが供給され
るブロックＢＬＡａに属する放電セルにおいて、プライ
ミング放電が発生する。このとき、電圧値Ｖｐ（の大き
さ）は、当該リセット期間の直前のサブフィールドにお
ける表示履歴に関わり無く、放電セルにプライミング放
電ないしは全面書込みパルスを発生しうる電圧値に設定
される。

【００６３】更に、既述の維持期間における駆動方法と
同様に、少なくともプライミングパルス２４が出力され
ている期間ないしは時間ＴＶｐ中に、第２Ｙ共通ドライ
バ３Ｙｂから出力電圧ＶＹｂとして電圧（値）Ｖｃｐを
有するプライミングキャンセルパルス２６を出力する。
これによって、ブロックＢＬＡａと共に電圧ＶＸＡが供
給されているブロックＢＬＡｂに供給される電圧（の大
きさ）を放電セルに放電が生じ得ない電圧値に設定する
ことによって、当該ブロックＢＬＡｂにおけるプライミ
ング放電の発生を回避する。上記電圧（値）Ｖｃｐは、
その電圧値Ｖｃｐ（の大きさ）自体，電位差（Ｖｐ−Ｖ
ｃｐ）及び当該電圧（Ｖｐ−Ｖｃｐ）に直前のサブフィ
ールドにおける表示履歴として残存する壁電荷による電
圧が重畳された電圧のいずれの電圧（の大きさ）も、プ
ライミング放電の発生に必要な最小の電圧（最小維持電
圧）よりも小さい値に設定される。電圧（値）Ｖｃｐ
は、例えば既述の電圧（値）Ｖｓ程度に設定される。こ
のように、ブロックＢＬＡｂに供給される外部電圧を電
圧（Ｖｐ−Ｖｃｐ）とすることによって、当該ブロック
ＢＬＡｂでのプライミング放電の発生を回避する。

【００６４】なお、ブロックＢＬＢａに属する維持電極
と走査電極との間の電位差（ＶＸＢ−ＶＹａ）は電圧値
０であるため、壁電荷の有無に関わらず、当該ブロック
ＢＬＢａに属する放電セルでは維持放電は発生しない。
更に、ブロックＢＬＢｂに属する維持電極と走査電極と
の間の電位差（ＶＸＢ−ＶＹｂ）は電圧値（−Ｖｃｐ）
である。上述のように電圧値Ｖｃｐの大きさは放電セル
にプライミング放電を起こし得る電圧より小さい値に設
定されているので、当該ブロックＢＬＢｂではプライミ
ング放電は発生しない。

【００６５】以上のように、時刻ｔ２１では、４つのブ
ロックＢＬＡａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂの内で
ブロックＢＬＡａに属する放電セルのみにプライミング
放電が発生する（図３参照）。

【００６６】（時刻ｔ２２〜時刻ｔ２４＋（時間ＴＶ
ｐ））同様に、引き続く各時刻ｔ２２，ｔ２３，ｔ２４
において、各ブロックＢＬＡａ，ＢＬＡｂ，ＢＬＢａ，
ＢＬＢｂに対して適切に電圧Ｖｐ，Ｖｃｐを供給するこ
とによって、４つのブロックＢＬＡａ，ＢＬＡｂ，ＢＬ
Ｂａ，ＢＬＢｂの内の所定の１つのブロックにおいての
みプライミング放電を発生させる（図７及び図３〜図６
参照）。

【００６７】以上のように、図７及び図８に示す各駆動
波形によれば、ＰＤＰ全体としての維持放電及びプライ
ミング放電を、４つのブロックＢＬＡａ，ＢＬＡｂ，Ｂ
ＬＢａ，ＢＬＢｂに分割して、且つ、そのタイミングを
ずらして行うことが可能である。

【００６８】（実施の形態２）実施の形態１では、ＰＤ
Ｐを４つのブロックＢＬＡａ，ＢＬＡｂ，ＢＬＢａ，Ｂ
ＬＢｂに分け、放電のタイミングをずらすことによっ
て、各ブロック毎に維持放電又はプライミング放電を行
う場合の駆動方法を説明した（図３〜図６参照）。実施
の形態１に係るプラズマディスプレイ装置によれば、Ｐ
ＤＰ全体としての放電を、ブロック単位の放電、即ち、
４回の放電で以て実施することによって、既述のの効果
（ｉ）及び（ｉｉ）を得ることができる。このとき、各
共通ドライバ４ＸＡ，４ＸＢ，３Ｙａ，３Ｙｂに繋がる
２つブロックの両方において同時に放電が発生しない駆
動方法、換言すれば、分割された１つの共通ドライバに
複数のブロックにおける放電電流が集中しない駆動方法
である限り、既述の効果（ｉ）及び（ｉｉ）を得ること
ができる。例えば、第１Ｘ共通ドライバ４ＸＡと第１Ｙ
共通ドライバ３Ｙａとを用いて実施されるブロックＢＬ
Ａａにおける放電と、第２Ｘ共通ドライバ４ＸＢと第２
Ｙ共通ドライバ３Ｙｂとを用いて実施されるブロックＢ
ＬＢｂにおける放電とは、同時に行うことが可能である
（図９参照）。同様に、ブロックＢＬＢａにおける放電
と、ブロックＢＬＡｂにおける放電とは同時に実施可能
である（図１０参照）。

【００６９】そこで、実施の形態２では、各ブロックに
おける放電の組み合わせを最適化することによって、Ｐ
ＤＰ全体の放電をブロック単位の２回の放電で以て実現
しうる駆動方法を説明する。

【００７０】図１１は、実施の形態２に係る駆動方法に
おいて、維持期間に各電極へ印加する電圧の波形を示す
タイミングチャートである。図１１において、時刻ｔ３
１〜時刻ｔ３５の期間が維持期間の１周期に相当する。
図１１中の（ａ）〜（ｄ）はそれぞれ電圧ＶＸＡ，電圧
ＸＶＢ，電圧ＶＹａ，電圧ＶＹｂの電圧波形である。ま
た、図１１中の（ｅ）は電位差（ＶＸＡ−ＶＹａ）及び
電位差（ＶＹｂ−ＶＸＢ）の電圧波形、即ち、ブロック
ＢＬＡａ及びブロックＢＬＢｂに属する放電セルに供給
される（外部）電圧のタイミングチャートである。同様
に、図１１中の（ｆ）は電位差（ＶＸＡ−ＶＹｂ）及び
電位差（ＶＹａ−ＶＸＢ）の電圧波形、即ち、ブロック
ＢＬＡｂ及びブロックＢＬＢａに属する放電セルに供給
される（外部）電圧のタイミングチャートである。な
お、本実施の形態２及び後述の実施の形態３において、
実施の形態１における要素と同等のものには、同一の符
号と付して、その説明を援用する。

【００７１】図１１の（ａ）〜（ｄ）に示すように、電
圧ＶＸＡ，ＶＸＢ，ＶＹａ，ＶＹｂとして、（I）デュ
ーティ（電圧印加期間と電圧休止期間との比）が５０％
の維持パルス２３を、維持期間の１周期（時刻ｔ３１〜
時刻ｔ３５）あたりにそれぞれ１回印加する。このと
き、（II）電圧ＶＸＡと電圧ＶＸＢ並びに電圧ＶＹａと
電圧ＶＹｂとの両パルス２３が互いに逆相を成すよう
に、且つ、（III）電圧ＶＸＡと電圧ＶＹａ並びに電圧
ＶＸＢと電圧ＶＹｂとの両パルス２３の位相を互いに９
０度だけずらして印加する。

【００７２】このような印加電圧の設定により、同図１
１の（ｅ）〜（ｆ）に示すように、（i）電位差（ＶＸ
Ａ−ＶＹａ），（ＶＹｂ−ＶＸＢ），（ＶＸＡ−ＶＹ
ｂ）及び（ＶＹａ−ＶＸＢ）は極性が時間と共に反転す
るパルス波形になる。このとき、（ii）電位差（ＶＸＡ
−ＶＹａ）と電位差（ＶＹｂ−ＶＸＢ）とが同じ波形と
なり、電位差（ＶＸＡ−ＶＹｂ）と電位差（ＶＹａ−Ｖ
ＸＢ）とが同じ波形になる。しかも、（iii）電位差
（ＶＸＡ−ＶＹａ）と電位差（ＶＹｂ−ＶＸＢ）との各
位相が９０度だけずれており、同様に、電位差（ＶＸＡ
−ＶＹｂ）と電位差（ＶＹａ−ＶＸＢ）との各位相が９
０度だけずれたパルス波形になる。

【００７３】即ち、電圧ＶＹａ＝０，電圧ＶＹｂ＝Ｖｓ
の状態である時刻ｔ３１において、電圧ＶＸＡを電圧値
０から維持パルス電圧Ｖｓに立ち上げると同時に電圧Ｖ
ＸＢを電圧値Ｖｓから電圧値０に立ち下げると、電位差
（ＶＸＡ−ＶＹａ）及び電位差（ＶＹｂ−ＶＸＢ）が電
圧値０から電圧値Ｖｓに立ち上がる。このとき、ブロッ
クＢＬＡａ及びブロックＢＬＢｂの各々に属する所定の
放電セルにおいて、両ブロックＢＬＡａ，ＢＬＢｂで同
時に維持放電が発生する（図９参照）。

【００７４】引き続く時刻ｔ３２において、電圧ＶＹａ
を電圧値０から電圧値Ｖｓに立ち上げると同時に電圧Ｖ
Ｙｂを電圧値Ｖｓから電圧値０に立ち下げる。このと
き、電位差（ＶＸＡ−ＶＹａ）及び電位差（ＶＹｂ−Ｖ
ＸＢ）が電圧値Ｖｓから電圧値０に立ち下がると同時に
電位差（ＶＸＡ−ＶＹｂ）及び電位差（ＶＹａ−ＶＸ
Ｂ）が電圧値０から電圧値Ｖｓに立ち上がり、ブロック
ＢＬＡｂ及びブロックＢＬＢｂにおいて同時に維持放電
が発生する。

【００７５】同様に、時刻ｔ３３〜ｔ３５において、時
刻ｔ３１〜時刻ｔ３３とは逆相の電圧が各ブロックＢＬ
Ａａ，ＢＬＢａ，ＢＬＡｂ，ＢＬＢｂに供給されて逆相
の維持放電が発生する。以上の時刻ｔ３１〜時刻ｔ３５
における一連の動作が維持期間の一周期期間の動作に相
当する。

【００７６】なお、以上の駆動方法は、リセット期間に
おける駆動方法に応用可能であることは明らかである。

【００７７】上述の実施の形態２に係る駆動方法によれ
ば、実施の形態１に係る駆動方法による既述の効果
（ｉ）及び（ｉｉ）を発揮しつつ、更に以下の効果を得
ることができる。即ち、（ｉｉｉ）２つのブロックにお
いて同時に放電を発生させるので、実施の形態１に係る
駆動方法と比較して、維持放電に要する時間を短くする
ことできる。更に、（ｉｖ）維持キャンセルパルスＶｃ
（図７参照）等を必要としないので、実施の形態１に係
る駆動方法よりも駆動パルス波形の種類が少ない。この
ため、各共通ドライバＸＡ，ＸＢ，Ｙａ，Ｙｂの回路構
成を実施の形態１に係るプラズマディスプレイ装置と比
較して簡略化することができる。更に、（ｖ）実施の形
態１に係る駆動方法と比較して（図７参照）、維持期間
の１周期に印加するパルス数が少ないので、パルスの印
加の際に、即ち、電極間の静電容量成分に充放電する際
に発生する無効電力を少なくすることができる。その結
果、実施の形態１に係るプラズマディスプレイ装置と比
較して、より一層に消費電力を低減することが可能であ
る。

【００７８】（実施の形態３）さて、実施の形態１及び
２では、図１に示す各ブロックＢＬＡａ，ＢＬＡｂ，Ｂ
ＬＢａ，ＢＬＢｂと各共通ドライバ４ＸＡ，４ＸＢ，３
Ｙａ，３Ｙｂとの接続形態の場合について説明をした。
分割された走査電極群および維持電極群がマトリックス
的に組み合わされて、上述の駆動方法によりＰＤＰが駆
動されるときには、既述の効果（ｉ）〜（ｉｉ）及び
（ｉｉｉ）〜（ｖ）を得ることができる。このため、各
ブロックの分割形態は、図１２や図１３に示す形態であ
っても構わない。なお、図１２及び図１３では、その説
明に必要な構成要素のみを図１中から抽出して図示して
いる。また、図１２及び図１３中への第１及び第２走査
ドライバ２Ｙａ，２Ｙｂの図示化の省略は、図２等に対
する既述の理由と同様である。

【００７９】まず、図１２に示すように、Ｎ（＝２ｋ）
本の維持電極Ｘ1〜Ｘ2kの内の奇数行（第１維持電極群
ＸＡを成す）を第１Ｘ共通ドライバ４ＸＡに接続すると
共に偶数行（第２維持電極群ＸＢを成す）を第２Ｘ共通
ドライバ４ＸＢに接続する一方、Ｎ（＝２ｋ）本の走査
電極Ｙ1〜Ｙ2kの内の上半面に相当する走査電極Ｙ1〜Ｙ
k（第１走査電極群Ｙａを成す）を第１Ｙ共通ドライバ
３Ｙａに接続し、下半面に相当する走査電極Ｙk+1〜Ｙ2
k（第２走査電極群Ｙｂを成す）を第２Ｙ共通ドライバ
３Ｙｂに接続しても良い。この場合、電極対が成す走査
線ないしは表示ラインにおいて、上半面における奇数行
の表示ラインがブロックＢＬＡａに属し、上半面におけ
る偶数行の表示ラインがブロックＢＬＢａに属する。そ
して、下半面における奇数行の表示ラインがブロックＢ
ＬＡｂに属し、下半面における偶数行の表示ラインがブ
ロックＢＬＢｂに属する。

【００８０】また、図１３に示すように、連続する４対
の電極対ないしは４行の表示ラインを一組として、各組の１行目を第１Ｘ共通ドライバ４ＸＡ及び第１Ｙ
走査ドライバ３Ｙａに接続し、同２行目を第２Ｘ共通ドライバ４ＸＢ及び第１Ｙ共通
ドライバ３Ｙａに接続し、同３行目を第１Ｘ共通ドライバ４ＸＡ及び第２Ｙ共通
ドライバ３Ｙｂに接続し、同４行目を第２Ｘ共通ドライバ４ＸＢ及び第２Ｙ共通
ドライバ３Ｙｂに接続しても良い。即ち、ｉを０以上の
整数として、第（４×ｉ＋１）行目がブロックＢＬＡａ
に該当し、第（４×ｉ＋２）行目がブロックＢＬＢａに
該当し、第（４×ｉ＋３）行目がブロックＢＬＡｂに該
当し、第（４×ｉ＋４）行目がブロックＢＬＢｂに該当
する。

【００８１】また、維持電極Ｘ1〜ＸNと走査電極Ｙ1〜
ＹNとは、維持電極Ｘ1，走査電極Ｙ1，維持電極Ｘ2，走
査電極Ｙ2，・・・，維持電極ＸN，走査電極ＹNの順番
で以て配置されている場合について説明したが、走査電
極Ｙ1，維持電極Ｘ1，走査電極Ｙ2，維持電極Ｘ2，・・
・の順番であっても良い。更に、維持電極Ｘ1，走査電
極Ｙ1，走査電極Ｙ2，維持電極Ｘ2，・・・，維持電極
Ｘj，走査電極Ｙj，走査電極Ｙj+1，維持電極Ｘj+1なる
順番あるいは走査電極Ｙ1，維持電極Ｘ1，維持電極Ｘ
2，走査電極Ｙ2，・・・，走査電極Ｙj，維持電極Ｘj，
維持電極Ｘj+1，走査電極Ｙj+1なる順番のように、表示
ライン毎に維持電極と走査電極との順序が入れ替わって
いても構わない。

【００８２】他方、実施の形態１及び２に係る各駆動方
法では駆動パルスとして維持パルスとプライミングパル
スとを一例に挙げて説明をしたが、複数の電極に共通し
て印加する駆動パルスであれば、例えば他の形態を有す
る消去パルス等に対しても既述の駆動方法相当の駆動方
法が適用可能である。

【００８３】以上の説明に関する、ＰＤＰと共通ドライ
バとの分割形態ないしは接続形態及び駆動方法は、いず
れも図２〜図６及び図９〜図１０に示す形態で以て図示
あるいは表現されることが分かる。

【００８４】更に、３電極ＡＣ型ＰＤＰ１１の代わり
に、その放電セルＣの縦断面図である図１４に示す対向
２電極ＡＣ型ＰＤＰ１２に対しても、上述のブロック化
及び駆動方法は適用可能である。図１４に示すように、
対向２電極ＡＣ型ＰＤＰ１２は、ガラス基板５１とガラ
ス基板６１とが、Ｎｅ−Ｘｅ混合ガス等の放電ガスで満
たされた放電空間６０を介して平行に配置されている。
ガラス基板５１は、表面に垂直な第３方向Ｄ３と垂直を
成す第２方向Ｄ２に沿って、放電空間６０側の表面上に
ストライプ状に形成された複数の帯状の電極（第２電極
又は第１電極）５２（図１４では図示する方向の関係か
ら１本のみが図示される）と、電極５２及びガラス基板
５１の上記表面を覆うように形成された誘電体層５３と
を備える。

【００８５】他方、ガラス基板６１は、放電空間６０側
の表面上に、上記第２及び第３方向Ｄ２，Ｄ３に垂直を
成す第１方向Ｄ１に沿ってストライプ状に形成された複
数の帯状の電極（第１電極又は第２電極）６２（図１４
では図示する範囲の関係から１本のみが図示される）
と、電極６２及びガラス基板６１の上記表面を覆うよう
に形成された誘電体層６３と、誘電体層６３の放電空間
６０側の表面上であって、隣接する電極５２の間に相当
する各領域内に第１方向Ｄ１に沿って形成された帯状の
（バリア）リブないしは隔壁６４と、誘電体層６３の上
記表面と隣接する隔壁６１の対面する側壁面とで以て構
成されるＵ字型溝の内表面上に形成された蛍光体層６５
とを備える。

【００８６】なお、対向２電極ＡＣ型ＰＤＰとして、
（ａ）蛍光体６５を有さない構造のものや、（ｂ）蛍光
体層６５の放電空間６０側に表面（の少なくとも電極６
２の投影部分近傍）上及び誘電体層５３の放電空間６０
側の表面上に、ＭｇＯ等の高２次電子材料から成る保護
膜が形成された構造のもの、また、（ｃ）誘電体層５３
の上記表面上に上記保護膜を有すると共に、蛍光体層６
５の内で電極６２の投影部分近傍の部分が上記保護膜に
置換された構造のもの等であっても構わない。

【００８７】図１５は、図１４の構造を有するＰＤＰ１
２をプラズマディスプレイ装置に応用する場合の構成の
概略図である。図１５では、Ｎ（＝２ｋ）本の電極５２
を行電極Ｙ1〜Ｙ2kとして図示すると共にＮ（＝２ｋ）
本の電極６２を列電極Ｘ1〜Ｘ2kとして図示している。
なお、説明の便宜上の都合により、行電極及び列電極に
対して既述の維持電極及び走査電極と同じ参照符号を付
している。例えば、図１５に示すように、対向２電極Ａ
Ｃ型ＰＤＰ１２に対して、行電極Ｙ1〜Ｙkを第１Ｙ共通
ドライバ３Ｙａに接続し、行電極Ｙk〜Ｙ2kを第２Ｙ共
通ドライバ３Ｙｂに接続すると共に、列電極Ｘ1〜Ｘkを
第１Ｘ共通ドライバ４ＸＡに接続し、列電極Ｘk〜Ｘ2k
を第２Ｘ共通ドライバ４ＸＢに接続する。図１５に示す
電極と共通ドライバとの分割形態ないしは接続形態によ
れば、既述の４つのブロックＢＬＡａ（第１放電セル
群），ブロックＢＬＡｂ（第２放電セル群），ブロック
ＢＬＢａ（第３放電セル群），ブロックＢＬＢｂ（第４
放電セル群）のそれぞれは、図１６に示す各ブロックが
該当する。図１５の概略構成を有するプラズマディスプ
レイ装置は、実施の形態１及び２に係る各駆動方法の基
本的原理を適用することによって駆動可能である。

【００８８】以上に説明した実施の形態１乃至３では、
それぞれ２分割されたＸ共通ドライバ及びＹ共通ドライ
バをマトリクス的に組み合わせることによって、ＰＤＰ
を上記各組み合わせに対応する２×２＝４つのブロック
間で位相をずらして放電を発生させる駆動方法を説明し
た。しかしながら、共通ドライバ又はＰＤＰの電極対の
分割は２分割に限られるものではない。即ち、Ｘ共通ド
ライバをｓ分割し、且つ、Ｙ共通ドライバをｔ分割して
も良い。このとき、マトリクス的に組み合わされたｓ×
ｔ個のブロックないしは群に分割されたＰＤＰの電極対
（又は画面）の各ブロックのへ電圧供給を、分割された
個々の共通ドライバに対して当該分割された共通ドライ
バに繋がる複数のブロックの内で１個のブロックのみで
放電が起こるように各共通ドライバの出力の位相をずら
す。かかる駆動方法によって、Ｘ共通ドライバに流れる
実質的なピーク電流を１／ｔに低減し、且つ、Ｙ共通ド
ライバに流れる実質的なピーク電流を１／ｓに低減する
ことができる。その結果、既述の効果（ｉ）〜（ｖ）を
得ることができる。

【００８９】（実施の形態４）実施の形態２では、図９
及び図１０に示すように、４つのブロックＢＬＡａ，Ｂ
ＬＡｂ，ＢＬＢａ，ＢＬＢｂに対して、ブロックＢＬＡ
ａ及びブロックＢＬＢｂにおける放電と、ブロックＢＬ
Ｂａ及びブロックＢＬＡｂにおける放電とを交互に実施
する駆動方法を述べた。実施の形態４では、かかる駆動
方法を応用することによって実現されるインターレース
動作を詳述する。即ち、分割された４つのブロックの内
で同時に放電可能である２つのブロックをＰＤＰの表示
ラインの内の奇数番目の行に対応するように、且つ、他
方の２つのブロックを表示ラインの偶数番目の行に対応
するように接続して、表示ラインの奇数行と偶数行とを
フィールドを分けて表示を行う（インターレース表示を
行う）場合について説明をする。

【００９０】図１７に実施の形態４に係るプラズマディ
スプレイ装置の構成の概略図を示す。なお、図１７にお
いて、図１中の構成要素の内で以下の説明に必要な部分
のみを抽出して図示している点及び走査電極２の図示化
を省略している点は、実施の形態１〜３と同様である。

【００９１】図１７に示すように、実施の形態４に係る
プラズマディスプレイ装置では、Ｎ（＝２ｋ）本の走査電極Ｙ1〜Ｙ2kの内で、ＰＤＰ
の上半面における奇数行目の表示ラインを成す走査電極
及び下半面における偶数行目の表示ラインを成す走査電
極（両者が第１Ｙ電極群Ｙａを成す）が第１共通ドライ
バ３Ｙａに接続される一方、ＰＤＰの上半面における偶数行目の表示ライン及び下
半面における奇数行目の表示ラインを成す各走査電極
（両者が第２Ｙ電極群Ｙｂを成す）が第２Ｙ共通ドライ
バ３Ｙｂに接続される。他方、Ｎ（＝２ｋ）本の維持電極Ｘ1〜ＸNの内で、ＰＤＰの
上半面に属する表示ラインの維持電極Ｘ1〜Ｘk（第１Ｘ
電極群ＸＡを成す）が第１Ｘ共通ドライバ４ＸＡに接続
され、ＰＤＰの下半面に属する表示ラインの維持電極Ｘk+1
〜Ｘ2k（第２Ｘ電極群ＸＢを成す）が第２Ｘ共通ドライ
バ４ＸＢに接続される。

【００９２】かかる接続形態によって、ブロックＢＬＡ
ａ及びブロックＢＬＢｂをＰＤＰ全面における奇数行目
の表示ラインに振り分けられ、ブロックＢＬＡｂ及びブ
ロックＢＬＢａを偶数行目の表示ラインに振り分けられ
る。図１７に示す接続形態は、電極対を成すの一方の電
極が上下半面ずつに分割されている点では既述の図１２
に示す接続形態と同様であるが、同電極対を成す他方の
電極の接続形態が互いに異なる。即ち、図１２に示す接
続形態ではＰＤＰの全面において偶数行と奇数行と各表
示ラインに分割されているのに対して、図１７に示す接
続形態では、上述の接続形態及びに述べたように、
上半面における奇数行目及び下半面における偶数行目の
各表示ラインと、上半面における偶数行目及び下半面に
おける奇数行目の各表示ラインとに２分割（共通ドライ
バの接続形態から見れば４分割）されている点で異な
る。

【００９３】以上のようにブロック化された電極対群Ｂ
ＬＡａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂを有するＰＤＰ
を、１フレーム期間を（ｉ）ブロックＢＬＡａ及びブロ
ックＢＬＢｂにおいて放電を実施する奇数フィールドと
（ｉｉ）ブロックＢＬＢａ及びブロックＢＬＡｂにおい
て放電を実施する偶数フィールドとに分けて駆動する。

【００９４】図１８に、サブフィールド階調法によって
上述の駆動方法を実施する場合のサブフィールド構成を
示す。図１８に示すように、１フレーム期間は上述のよ
うに、奇数フィールドと偶数フィールドとに分割され
る。奇数フィールドは、それぞれがリセット期間Ｒｏ，
アドレス期間Ａｏ及び維持期間Ｓｏで以て構成される、
複数のサブフィールド期間に更に分割される。同様に、
偶数フィールドは、それぞれがリセット期間Ｒｅ，アド
レス期間Ａｅ及び維持期間Ｓｅで以て構成される、複数
のサブフィールド期間に更に分割される。

【００９５】奇数フィールドにおけるアドレス期間Ａｏ
では奇数行の表示ラインＬ2i+1（ｉは０以上の整数）の
みに対して、又、偶数フィールドにおけるアドレス期間
Ａｅでは偶数行の表示ラインＬ2iのみに対して、順次に
走査パルスを印加する。このとき、ＰＤＰの全表示ライ
ンとしては１行おきに走査することになる。

【００９６】実施の形態４に係る駆動方法の特徴である
維持期間及びリセット期間では、ＰＤＰは以下のように
駆動される。

【００９７】図１９は、奇数フィールドの維持期間Ｓｏ
における各駆動波形のタイミングチャートである。図１
９中の（ａ）〜（ｄ）はそれぞれ電圧ＶＸＡ，電圧ＸＶ
Ｂ，電圧ＶＹａ，電圧ＶＹｂの電圧波形である。また、
図１９中の（ｅ）は電位差（ＶＸＡ−ＶＹａ）及び電位
差（ＶＹｂ−ＶＸＢ）の電圧波形、即ち、奇数行目の表
示ラインないしは奇数行ブロックに属する放電セルに供
給される（外部）電圧のタイミングチャートである。同
様に、図１９中の（ｆ）は電位差（ＶＸＢ−ＶＹａ）及
び電位差（ＶＹｂ−ＶＸＡ）の電圧波形、即ち、偶数行
目の表示ラインないしは偶数行ブロックに属する放電セ
ルに供給される（外部）電圧のタイミングチャートであ
る。

【００９８】図１９の（ａ）〜（ｄ）に示すように、奇
数フィールドの維持期間Ｓｏでは、電圧ＶＸＡと電圧Ｖ
Ｙｂとが同じパルス波形を有し、電圧ＶＸＢと電圧ＶＹ
ａとが同じ波形を有する。しかも、電圧ＶＸＡ，ＶＹｂ
と電圧ＶＸＢ，ＶＹａとの各パルス波形の位相は互いに
１８０度ずらしている。

【００９９】従って、図１９に示すように、時刻ｔ４１
において、電圧ＶＸＡ及び電圧ＶＹｂが電圧値０から電
圧値Ｖｓに変化すると（維持パルス２３）、電位差（Ｖ
ＸＡ−ＶＹａ）及び電位差（ＶＹｂ−ＶＸＢ）が電圧値
０から電圧値Ｖｓに変化することによって、奇数行目の
表示ラインにおいて維持放電が発生する。このとき、電
圧ＶＸＢ及び電圧ＶＹｂは電圧値０であるので、電位差
（ＶＸＢ−ＶＹａ）及び電位差（ＶＹｂ−ＶＸＡ）は電
圧値０であり、その結果、偶数行目の表示ラインでは維
持放電は発生しない。

【０１００】その後、時刻ｔ４２において電圧ＶＸＢ及
び電圧ＶＹａが電圧値０から電圧値Ｖｓに変化した場合
には、電位差（ＶＸＡ−ＶＹａ）及び電位差（ＶＹｂ−
ＶＸＢ）が電圧値０から電圧値（−Ｖｓ）に変化するこ
とによって、奇数行目の表示ラインにおいて維持放電が
発生する。他方、電圧ＶＸＡ及び電圧ＶＹｂは電圧値０
であるので、偶数行目の表示ラインでは維持放電は発生
しない。

【０１０１】奇数フィールドの維持期間Ｓｏにおいて、
奇数行ブロックには互いに極性が反転する（交流的に変
化する）電圧が供給されることによって維持放電が起こ
る。これに対して、偶数行ブロックには維持期間Ｓｏ中
に電圧が供給されないので維持放電は生じない。

【０１０２】次に、偶数フィールドの維持期間Ｓｅにお
ける駆動方法を、図２０を用いて説明する。図２０は、
偶数フィールドの維持期間Ｓｅにおける各駆動波形のタ
イミングチャートであり、上述の図１９に対応する。図
２０中の（ａ）〜（ｆ）はそれぞれ図１９中の（ａ）〜
（ｆ）と同様である。

【０１０３】図２０の（ａ）〜（ｄ）に示すように、奇
数フィールドの維持期間Ｓｏでは、電圧ＶＸＡと電圧Ｖ
Ｙａとが同じパルス波形を有し、電圧ＶＸＢと電圧ＶＹ
ｂとが同じ波形を有する。しかも、電圧ＶＸＡ，ＶＹａ
と電圧ＶＸＢ，ＶＹｂとの各パルス波形の位相は互いに
１８０度ずらしている。

【０１０４】従って、時刻ｔ５１において、電圧ＶＸＢ
及び電圧ＶＹｂが電圧値０から電圧値Ｖｓに変化すると
（維持パルス２３）、偶数行ブロックに電圧Ｖｓが供給
されることによって（図２０の（ｅ）参照）、偶数行目
の表示ラインにおいて維持放電が発生する。このとき、
電圧ＶＸＡ及び電圧ＶＹａは電圧値０であるので、奇数
行ブロックには電圧が供給されないので（図２０の
（ｆ）参照）、奇数行目の表示ラインでは維持放電は発
生しない。

【０１０５】その後、時刻ｔ５２において電圧ＶＸＡ及
び電圧ＶＹａが電圧値０から電圧値Ｖｓに変化した場合
には、偶数行ブロックにｔ５１とは逆相のパルスとして
電圧値（−Ｖｓ）が供給されることによって（図２０の
（ｅ）参照）、偶数行目の表示ラインにおいて維持放電
が発生する。このとき、電圧ＶＸＢ及び電圧ＶＹｂには
電圧が供給されないので、奇数行目の表示ラインでは維
持放電は発生しない（図２０の（ｆ）参照）。

【０１０６】奇数フィールドの維持期間Ｓｅにおいて、
偶数行ブロックには交流的に変化する電圧が供給される
ことによって維持放電が起こるのに対して、奇数行ブロ
ックでは維持放電は発生しない。

【０１０７】このように、奇数行ブロックを成すブロッ
クＢＬＡａ及びブロックＢＬＢｂと、偶数行ブロックを
成すブロックＢＬＡｂ及びブロックＢＬＢａとにおい
て、互いに同時に放電が実施されることはない。従っ
て、既述のピーク電流の低減効果を発揮しつつ、インタ
ーレース表示が可能であることに起因してＴＶ映像等の
インターレース信号に最適な駆動方法を提供することが
できる。

【０１０８】更に、１行おきに維持放電を行っているに
も関わらず維持放電を行う行にのみ実質的に維持パルス
が印加されるので、従来の駆動方法に対して維持パルス
の印加回数を増やす必要がない。従って、印加パルス数
の増大に起因した無効電力が増大することが全くない。

【０１０９】また、図１１のタイミングチャートによる
駆動方法と比較して、図１９及び図２０の各（ａ）〜
（ｄ）のパルス波形によれば、各ブロックＢＬＡａ，Ｂ
ＬＡｂ，ＢＬＢａ，ＢＬＢｂに印加される駆動パルスの
休止期間ＴＩの長さを任意に設定することができる。即
ち、図１１の（ａ）〜（ｄ）に示すパルス波形の場合に
は同図１１の（ｅ）〜（ｆ）に示すように各ブロックＢ
ＬＡａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂに印加される駆
動パルスのデューティが５０％に限られてしまうのに対
して、図１９及び図２０の各（ａ）〜（ｄ）に示すパル
ス波形によれば、図１９及び図２０に示すように同駆動
パルスのデューティを任意に設定することができる、即
ち、駆動パルスの休止期間ＴＩを任意に設定することが
可能である。このため、図１９及び図２０に示す各駆動
方法は、維持期間における駆動方法の自由度を高めるこ
とができるという利点を有する。例えば各ブロックに供
給される維持パルスの立ち上がり時における放電及び立
ち下がり時の放電（自己消去放電）によって発生した空
間電荷を積極的に利用して維持放電を継続させるという
駆動方法（例えば特願平９−２７１４５８号に提案され
る）等が適用可能となる。

【０１１０】なお、図１９及び図２０に示すタイミング
チャートによる駆動方法は、奇数フィールド及び偶数フ
ィールドにおける各リセット期間Ｒｏ，Ｒｅに対しても
応用可能である。

【０１１１】ここで、奇数行ブロックと偶数行ブロック
との分割に関して、図２１に他の分割形態を示す。図２
１に示すように、４対の電極対ないしは４行の表示ライ
ンを一組として捉え、それぞれの組において、上の行か
ら順にブロックＢＬＡａ，ブロックＢＬＡｂ，ブロック
ＢＬＢｂ，ブロックＢＬＢａとなるように各共通ドライ
バ４ＸＡ，４ＸＢ，３Ｙａ，３Ｙｂに接続する。詳細に
は、ｉを０以上の整数として、維持電極Ｘ4i+1及び維持電極Ｘ4i+2を第１Ｘ共通ドラ
イバ４ＸＡに接続すると共に、走査電極Ｙ4i+1を第１Ｙ
走査電極３Ｙａに接続し、走査電極Ｙ4i+2を第２Ｙ走査
電極３Ｙｂに接続する。他方、維持電極Ｘ4i+3及び維持電極Ｘ4i+4を第２Ｘ共通ドラ
イバ４ＸＢに接続すると共に、走査電極Ｙ4i+3を第２Ｙ
走査電極３Ｙｂに接続し、走査電極Ｙ4i+4を第１Ｙ走査
電極３Ｙａに接続する。

【０１１２】このような接続方法によっても、同時に放
電可能なブロックＢＬＡａ及びブロックＢＬＢｂを奇数
行目の表示ラインに割り当てることができ、同ブロック
ＢＬＡｂ及びブロックＢＬＢａを偶数行目の表示ライン
に割り当てることができる。このため、上述の駆動方法
を同様に適用することが可能である。このとき、図１７
の接続形態に対して以下の優位性を有する。即ち、図１
７の接続形態では、第１及び第２Ｘ共通ドライバ４Ｘ
Ａ，４ＸＢのそれぞれに接続される２つのブロックはＰ
ＤＰの画面の中央に境界を有するので、ブロック毎の負
荷が異なる等の理由によって両ブロック間に輝度差が生
じたときには、かかる境界部分が目立つ場合がある。こ
れに対して、図２１に示す接続形態によれば、第１及び
第２Ｘ共通ドライバ４ＸＡ，４ＸＢのそれぞれに接続さ
れる２つのブロックだけでなく、４つのブロックＢＬＡ
ａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂが細分化されてＰＤ
Ｐ全体に分散しているので、各ブロック間に輝度差が生
じたときでもその境界が目立たない。

【０１１３】なお、図１８における１フレーム期間、即
ち、画像表示を成す表示発光上の１フレーム期間を、
（ａ）ＴＶ信号やパソコン等からの画像入力信号におけ
る１フィールド期間とする（例えばＮＴＳＣ−ＴＶ信号
においては約１／６０秒）ことによって、あるいは、
（ｂ）入力信号のフィールド期間とは非同期に視覚特性
における臨界融合周期よりも短くする（例えば１／５０
秒程度、あるいはそれ以下とする）ことによって、ライ
ンフリッカや動画を表示する際に発生しやすい画像の不
都合が除去されて、良好な画像表示を得ることが可能で
ある。

【０１１４】また、以上の実施の形態１乃至４に係るプ
ラズマディスプレイ装置及び駆動方法は、ＤＣ型ＰＤＰ
を有するプラズマディスプレイ装置に対しても応用可能
である。

【０１１５】

【発明の効果】（１）請求項１に係る発明によれば、
（ｓ×ｔ）個に分割された電極対群での所定の放電をタ
イミングをずらして順次に発生させるので、放電時にお
けるピーク電流を、プラズマディスプレイパネルの全電
極対ないしは全面において同時に放電を発生させる従来
の駆動方法における同ピーク電流と比較して、１／（ｓ
×ｔ）に削減することができる。このため、全ての第１
電極に対する上記ピーク電流を従来の駆動方法における
それの１／ｔにすることができ、且つ、全ての第２電極
に対する上記ピーク電流を１／ｓにすることができる。
その結果、第１及び第２電極のぞれぞれに接続されて、
同電極に所定の駆動電圧ないしは電圧パルスを供給する
各ドライバ回路に流れる実質的なピーク電流、即ち、各
ドライバ回路の電流供給能力を、従来のドライバ回路の
１／ｔ及び１／ｓに低減することが可能である。従っ
て、各ドライバ回路の小型化，低コスト化及び低消費電
力化を実現しうる、プラズマディスプレイパネルの駆動
方法を提供することができる。

【０１１６】（２）請求項２に係る発明によれば、
（ｉ）ｓ個の第１電極群の内の複数の第１電極群におい
て同時に放電が発生しないように、且つ、（ｉｉ）ｔ個
の第２電極群の内の複数の第２電極群において同時に放
電が発生することなく、プラズマディスプレイパネルの
放電を実施する。このため、上記（ｉ）及び（ｉｉ）の
条件を満たしつつ、（ｓ×ｔ）個の電極対群の内の複数
の電極対群において同時に放電を発生させる場合には、
上記（１）の効果に加えて、請求項１に係る発明の駆動
方法と比較して、プラズマディスプレイパネルの全面に
対して実施される放電、例えばサブフィールド階調法に
おける維持放電に要する時間（即ち、維持期間）を短く
することができる。

【０１１７】更に、請求項２に係る発明によれば、プラ
ズマディスプレイパネルの全面に対して実施される放
電、例えば上記維持放電のために第１及び第２電極のそ
れぞれに印加する電圧パルスの数を、請求項１に係る駆
動方法よりも少なくすることが可能である。このため、
プラズマディスプレイパネルの駆動時における無効電力
をより削減することができる。従って、請求項２に係る
発明によれば、請求項１に係る駆動方法により駆動され
るプラズマディスプレイパネルを備えるプラズマディス
プレイ装置と比較して、消費電力がより低減化されたプ
ラズマディスプレイ装置を提供することができる。

【０１１８】（３）請求項３に係る発明によれば、上記
（１）又は（２）と同様の効果を得ることができる。こ
のとき、第１電極と第２電極とが互いに平行に配置され
てプラズマディスプレイパネルの表示ラインないしは走
査線を成す場合、例えば第１及び第４電極対群をプラズ
マディスプレイパネルにおける表示ラインの奇数行目
（又は偶数行目）に対応させると共に、第２及び第３電
極対群を同表示ラインの偶数行目（又は奇数行目）に対
応させるときには、奇数行目と偶数行目の各表示ライン
において交互に所定の放電を発生させることができる。
このため、ＴＶ映像等のインターレース信号に最適な駆
動方法を提供することができる。

【０１１９】（４）請求項４に係る発明によれば、第１
電極と第２電極とが互いに平行に配置されてプラズマデ
ィスプレイパネルの表示ラインないしは走査線を成す場
合、において、上記（３）と同様の効果、即ち、上記
（１）又は（２）と同様の効果を発揮しつつ、ＴＶ映像
等のインターレース信号に最適な画像表示を実現するこ
とができる。

【０１２０】（５）請求項５に係る発明によれば、各電
極に供給する駆動パルスのデューティを任意に設定する
ことが可能となるので、所定の放電、例えば上記維持放
電のための駆動方法ないしは維持期間における駆動方法
の自由度を高めることができる。

【０１２１】（６）請求項６に係る発明によれば、第１
電極と第２電極とが放電空間を介して互いに立体交差す
る方向に配置されて当該立体交差部のそれぞれに放電セ
ルを形成する構造のプラズマディスプレイパネル、いわ
ゆる対向２電極型プラズマディスプレイパネルにおいて
も、上記（１）又は（２）と同様の効果を得ることがで
きる。

【０１２２】（７）請求項７に係る発明によれば、所定
の放電とは、いわゆるサブフィールド階調法において、
従来の駆動方法ではプラズマディスプレイパネルの全面
に対して同時に発生させる放電である、プライミング放
電，消去放電及び維持放電の少なくとも一つの放電が該
当する。従って、上記（１）乃至（６）のいずれかの効
果を得ることができる。

【０１２３】（８）請求項８に係る発明によれば、上記
（１）乃至（７）のいずれかの効果が発揮されて、プラ
ズマディスプレイ装置が有する上記各ドライバ回路の小
型化，低コスト化及び低消費電力化が実現される。その
結果、従来のプラズマディスプレイ装置と比較して、プ
ラズマディスプレイ装置自体の小型化，低コスト化及び
低消費電力化をより一層に推進することができる。

【図面の簡単な説明】

【図１】実施の形態１に係るプラズマディスプレイ装
置の全体構成を模式的に示す図である。

【図２】実施の形態１に係るプラズマディスプレイ装
置における、分割されたブロックと各共通ドライバとの
接続形態を示す模式図である。

【図３】実施の形態１に係るプラズマディスプレイ装
置における駆動方法を説明するための模式図である。

【図４】実施の形態１に係るプラズマディスプレイ装
置における駆動方法を説明するための模式図である。

【図５】実施の形態１に係るプラズマディスプレイ装
置における駆動方法を説明するための模式図である。

【図６】実施の形態１に係るプラズマディスプレイ装
置における駆動方法を説明するための模式図である。

【図７】実施の形態１に係る駆動方法において、維持
期間に各電極へ印加する電圧の波形を示すタイミングチ
ャートである。

【図８】実施の形態１に係る駆動方法において、リセ
ット期間に各電極へ印加する電圧の波形を示すタイミン
グチャートである。

【図９】実施の形態２に係るプラズマディスプレイ装
置における駆動方法を説明するための模式図である。

【図１０】実施の形態２に係るプラズマディスプレイ
装置における駆動方法を説明するための模式図である。

【図１１】実施の形態２に係る駆動方法において、維
持期間に各電極へ印加する電圧の波形を示すタイミング
チャートである。

【図１２】実施の形態３に係るプラズマディスプレイ
装置における、維持電極及び走査電極と各共通ドライバ
との第１の接続形態を示す模式図である。

【図１３】実施の形態３に係るプラズマディスプレイ
装置における、維持電極及び走査電極と各共通ドライバ
との第２の接続形態を示す模式図である。

【図１４】対向２電極型交流型プラズマディスプレイ
パネルの構造を模式的に示す縦断面図である。

【図１５】対向２電極型交流型プラズマディスプレイ
パネルを有するプラズマディスプレイ装置に対する、実
施の形態３に係る行電極及び列電極と各共通ドライバと
の第３の接続形態を示す模式図である。

【図１６】実施の形態３に係るプラズマディスプレイ
装置における、維持電極及び走査電極と各共通ドライバ
との第４の接続形態を示す模式図である。

【図１７】実施の形態４に係るプラズマディスプレイ
装置における、維持電極及び走査電極と各共通ドライバ
との第１の接続形態を示す模式図である。

【図１８】実施の形態３に係る駆動方法における、サ
ブフィールド階調法でのサブフィールドの構成を示す図
である。

【図１９】実施の形態４に係る駆動方法に係る奇数フ
ィールドの維持期間における各駆動波形のタイミングチ
ャートである。

【図２０】実施の形態４に係る駆動方法に係る偶数フ
ィールドの維持期間における各駆動波形のタイミングチ
ャートである。

【図２１】実施の形態４に係るプラズマディスプレイ
装置における、維持電極及び走査電極と各共通ドライバ
との第２の接続形態を示す模式図である。

【図２２】従来技術に係るプラズマディスプレイ装置
の全体構成を模式的に示す図である。

【図２３】従来技術に係るプラズマディスプレイパネ
ルの放電セルの縦断面図である。

【図２４】従来技術に係るプラズマディスプレイパネ
ルの駆動方法における、各電極への印加電圧の波形を示
すタイミングチャートである。

【図２５】第１の先行技術に係るプラズマディスプレ
イ装置の構成を模式的に示す図である。

【図２６】第２の先行技術に係るプラズマディスプレ
イパネルの駆動方法における、各電極への印加電圧の波
形を示すタイミングチャートである。

【図２７】第３の先行技術に係るプラズマディスプレ
イの駆動方法を説明するためのタイミング図である。

【符号の説明】

２走査ドライバ、Ｙａ第１走査ドライバ、２Ｙｂ
第２走査ドライバ、３Ｙ共通ドライバ、３Ｙａ第１Ｙ
共通ドライバ、３Ｙｂ第２Ｙ共通ドライバ、４Ｘ共
通ドライバ、４ＸＡ第１Ｘ共通ドライバ、４ＸＢ第
２Ｘ共通ドライバ、５アドレスドライバ、６制御回
路、１１，１２プラズマディスプレイパネル、２１
走査パルス、２２アドレスパルス、２３維持パル
ス、２４プライミングパルス（全面書込パルス）、２５
維持キャンセルパルス、２６プライミングキャンセル
パルス、６０放電空間、Ａ1〜ＡM アドレス電極、Ｂ
ＬＡａ，ＢＬＡｂ，ＢＬＢａ，ＢＬＢｂブロック（電
極対群ないしは放電セル群）、Ｃ放電セル、Ｘ1〜ＸN
維持電極（第１電極）、ＸＡ第１維持電極群（第１
電極群）、ＸＢ第２維持電極群（第１電極群）、Ｙ1
〜ＹN 走査電極（第２電極）、Ｙａ第１走査電極群
（第２電極群）、Ｙｂ第２走査電極群（第２電極
群）、ＶＸＡ，ＶＸＢ，ＶＹａ，ＶＹｂ，Ｖｃ，Ｖｃ
ｐ，Ｖｐ，Ｖｓ電圧。

Claims

【特許請求の範囲】

【請求項１】互いに平行に配置された複数の第１電極
と、それぞれが前記第１電極と対を成す複数の第２電極
とを備え、前記第１電極と前記第２電極とが成す電極対
間の放電空間に所定の放電を形成するプラズマディスプ
レイパネルの駆動方法であって、前記複数の電極対は、ｓ（ｓは２以上の整数）個の第１
電極群に分割された前記複数の第１電極と、ｔ（ｔは２
以上の整数）個の第２電極群に分割された前記複数の第
２電極との組み合わせで以て（ｓ×ｔ）個の電極対群に
ブロック化され、前記（ｓ×ｔ）個の各電極対群におけ
る前記所定の放電を、前記電極対群単位で以てタイミン
グをずらして順次に発生させることを特徴とする、プラ
ズマディスプレイパネルの駆動方法。
【請求項２】請求項１に記載のプラズマディスプレイ
パネルの駆動方法であって、前記ｓ個の第１電極群の内の複数の前記第１電極群にお
いて同時に放電を発生させることなく、且つ、前記ｔ個
の第２電極群の内の複数の前記第２電極群において同時
に放電を発生させることなく、前記（ｓ×ｔ）個の各電
極対群における前記所定の放電を発生させることを特徴
とする、プラズマディスプレイパネルの駆動方法。
【請求項３】請求項１又は２に記載のプラズマディス
プレイパネルの駆動方法であって、前記複数の第１及び第２電極はそれぞれ２個の前記第１
電極群及び前記第２電極群に分割されると共に、前記複数の電極対群は、一方の前記第１電極群と一方の前記第２電極群とから成
る第１電極対群と、前記一方の第１電極群と他方の前記第２電極群とから成
る第２電極対群と、他方の前記第１電極群と前記一方の第２電極群とから成
る第３電極対群と、前記他方の第１電極群と前記他方の第２電極群とから成
る第４電極対群とにブロック化され、前記第１電極対群及び前記第４電極対群において同時に
前記所定の放電を発生させる工程と、前記第２電極対群及び前記第３電極対群において同時に
前記所定の放電を発生させる工程とを備えることを特徴
とする、プラズマディスプレイパネルの駆動方法。
【請求項４】請求項３に記載のプラズマディスプレイ
パネルの駆動方法であって、前記第１及び第２電極は互いに平行を成して配置される
と共に、前記一方の第１電極群又は前記一方の第２電極群のいず
れか一方の電極群が、互いに平行に配置された前記複数
の電極対の内の奇数番目又は偶数番目のいずれかの前記
電極対における一方の電極を成すことを特徴とする、プ
ラズマディスプレイパネルの駆動方法。
【請求項５】請求項４に記載のプラズマディスプレイ
パネルの駆動方法であって、画像表示のための１フレーム期間が、前記奇数行目の電
極対において放電を発生させる期間と、前記偶数行目の
電極対において放電を発生させる期間とに分割されてい
ることを特徴とする、プラズマディスプレイパネルの駆
動方法。
【請求項６】互いに平行に配置された複数の第１電極
と、前記第１電極と放電空間を介して互いに立体交差す
る方向に配置された複数の第２電極とを備え、当該立体
交差部のそれぞれに形成された放電セルに所定の放電を
形成するプラズマディスプレイパネルの駆動方法であっ
て、前記複数の第１電極と前記複数の第２電極とは、それぞ
れ２個の第１電極群及び第２電極群に分割され、前記複数の放電セルは、一方の前記第１電極群と一方の前記第２電極群との前記
立体交差部に形成された第１放電セル群と、前記一方の第１電極群と他方の前記第２電極群との前記
立体交差部に形成された第２放電セル群と、他方の前記第１電極群と前記一方の第２電極群との前記
立体交差部に形成された第３放電セル群と、前記他方の第１電極群と前記他方の第２電極群との前記
立体交差部に形成された第４放電セル群とにブロック化
され、前記第１放電セル群及び前記第４放電セル群において同
時に前記所定の放電を発生させる工程と、前記第２放電セル群及び前記第３放電セル群において同
時に前記所定の放電を発生させる工程とを備えることを
特徴とする、プラズマディスプレイパネルの駆動方法。
【請求項７】請求項１乃至６のいずれかに記載のプラ
ズマディスプレイパネルの駆動方法であって、当該駆動方法が、１画面分の映像表示時間を複数のサブ
フィールドに分割した上で、前記複数のサブフィールド
のそれぞれにおいてプライミング，消去，入力画像デー
タに基づく書込み及び維持の各放電を前記放電空間にお
いて生じるように駆動する方法であるときに、前記所定の放電とは、前記プライミング放電，前記消去
放電及び前記維持放電の少なくとも一つの放電であるこ
とを特徴とする、プラズマディスプレイパネルの駆動方
法。
【請求項８】請求項１乃至７のいずれかに記載のプラ
ズマディスプレイパネルの駆動方法により駆動されるプ
ラズマディスプレイパネルを備えることを特徴とする、
プラズマディスプレイ装置。