JPH1091116A

JPH1091116A - プラズマディスプレイパネルの駆動方法

Info

Publication number: JPH1091116A
Application number: JP8265569A
Authority: JP
Inventors: Tsutomu Tokunaga; 勉徳永; Kenichi Kobayashi; 謙一小林
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1996-09-13
Filing date: 1996-09-13
Publication date: 1998-04-10

Abstract

(57)【要約】【課題】本発明は、マトリクス表示方法の面放電型の
プラズマディスプレイパネルの駆動方法に関する。【解決手段】面放電型のプラズマディスプレイパネル
の駆動方法であって、第１のリセットパルスは、行電極
対の内の一方の行電極に印加される所定極性のリセット
パルスと、行電極対の内の他方の行電極に同時に印加さ
れる所定極性とは逆極性のリセットパルスとからなり、
各行電極対の内の一方の行電極と他方の行電極は、奇数
ラインと偶数ラインで交互に異なる順番で配置されてい
ることを特徴とするプラズマディスプレイパネルの駆動
方法。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、マトリクス表示方
法の面放電型のプラズマディスプレイパネルの駆動方法
に関する。

【０００２】

【従来の技術】プラズマディスプレイパネル（以下ＰＤ
Ｐと略す）は、周知の如く、薄型の２次画面表示器の１
つとして近時種々の研究がなされており、その１つにメ
モリ機能を有する交流放電型マトリクス方式のＰＤＰが
知られている。図４は、かかるＰＤＰを含むプラズマデ
ィスプレイ装置の概略構成を示す図である。

【０００３】かかる図４において、駆動装置１００は、
入力されたビデオ信号を１画素毎に対応したデジタルの
画素データに変換して、この画素データに対応した画素
データパルスをＰＤＰ１１の列電極Ｄ1 〜Ｄm に印加す
る。ＰＤＰ１１は、上記列電極Ｄ1 〜Ｄm 、及びかかる
列電極と直交し且つＸ及びＹなる一対にて１行を構成す
る行電極Ｘ1 〜Ｘn 及びＹ1 〜Ｙn を備えている。これ
ら列電極及び行電極対各々は図示せぬ誘電体を挟んで形
成されており、１つの列電極及び行電極対が交差する部
分に１つの画素セルが形成される。

【０００４】駆動装置１００は、上記ＰＤＰ１１の全て
の上記行電極対間に強制的に放電励起せしめて壁電荷を
形成（若しくは消去）させるためのリセットパルスＰＰ
ｘ及びＰＰｙを発生してこれらをＰＤＰ１１の行電極Ｘ
1 〜Ｘn 及びＹ1 〜Ｙn 夫々に印加する。又、駆動装置
１００は、ＰＤＰ１１に上記画素データを書き込むため
の走査パルスＳＰ、放電発光を維持するための維持パル
スＩＰｘ及びＩＰｙ、更に、壁電荷を消滅させるための
消去パルスＥＰの各々を発生してこれらのＰＤＰ１１の
行電極Ｘ1 〜Ｘn 及びＹ1 〜Ｙn に印加する。

【０００５】図５は、上記の各種駆動パルスの印加タイ
ミングを示す図である。図５において、先ず、駆動装置
１００は、負電圧のリセットパルスＲＰｘを全ての行電
極Ｘ1 〜Ｘn に印加すると同時に、正電圧のリセットパ
ルスＲＰｙを行電極Ｙ1 〜Ｙn の各々に印加する。かか
るリセットパルスの印加によりＰＤＰ１１の全ての行電
極対間に放電が生じる。かかる放電により、各画素セル
内において荷電粒子が発生し、その放電終息後に壁電荷
が蓄積形成される（一斉リセット期間）。ここで、リセ
ットパルスＲＰｘ、ＲＰｙは、表示に関係ないリセット
パルスによる放電発光を抑え、コントラストを向上させ
るために立ち上がり時間の長い（長時定数）のパルスを
用いている。

【０００６】次に、駆動装置１００は、各行毎の画素デ
ータに対応した画素データパルスＤＰ1 〜ＤＰn を順
次、列電極Ｄ1 〜Ｄm に印加する。駆動装置１００は、
上記画素データパルスＤＰ1 〜ＤＰn 夫々の印加タイミ
ングに同期して走査パルスＳＰを行電極Ｙ1 〜Ｙn へ順
次印加して行く。この際、かかる画素データパルスＤ
Ｐ、及び走査パルスＳＰが夫々列電極及び行電極に同時
に印加された画素セルにのみ放電が生じて、上記一斉リ
セットにて形成された壁電荷の大半が消滅する。一方、
走査パルスＳＰが印加されたものの画素データパルスＤ
Ｐが印加されない画素セルにおいては、上述の如き放電
が生じないので、上記一斉リセットにて形成された所望
量の壁電荷はそのまま残留する。つまり、上記一斉リセ
ットにて形成された所望量の壁電荷は、画素データの内
容に応じて選択的に消去されるのである（画素データ書
込期間）。

【０００７】次に、駆動装置１００は、正極性の維持パ
ルスＩＰｘを連続して行電極Ｘ1 〜Ｘn の夫々に印加す
ると共に、かかる維持パルスＩＰｘの印加タイミングと
は、ずれたタイミングにて正極性の維持パルスＩＰｙを
連続して行電極Ｙ1 〜Ｙn の夫々に印加する。かかる維
持パルスが連続して印加されている期間にわたり上記壁
電荷が残留したままになっている画素セルのみが放電発
光を維持する（維持放電期間）。次に、駆動装置１００
は、消去パルスＥＰを行電極Ｘ1 〜Ｘn 夫々に印加する
ことにより、行電極Ｘ1 〜Ｘn 及びＹ1 〜Ｙn 上に形成
された壁電荷を消滅させ、点灯及び消灯画素セルでの壁
電荷の状態を略均一にする（壁電荷消去期間）。

【発明が解決しようとする課題】

【０００８】ところで、リセットパルスＲＰｘ、ＲＰｙ
は、例えば−１９０Ｖ、＋１６５Ｖ程度に設定されるた
め、行電極対間には、３５５Ｖといったかなりの高電圧
が印加される。そうすると、１の行電極対の一方の行電
極、例えば、Ｙ1 と１の行電極対に隣接する行電極対の
一方の行電極Ｘ２との間にも同様にかなりの高電圧が印
加され、その結果、隣接する行電極対間で不用な放電が
生じることとなる。この不用な放電により、壁電荷の形
成状態が均一にならず安定した発光表示が困難となる。
本発明は、斯かる問題を解決するためになされたもので
あり、誤放電のない安定した表示動作が可能なプラズマ
ディスプレイパネルの駆動方法を提供することを目的と
する。

【０００９】

【課題を解決するための手段】請求項１記載の発明は、
複数の行電極対と、行電極対に交差して配置された複数
の列電極とを有し、全ての行電極対間に第１のリセット
パルスを印加して行電極対間に放電を生じさせ壁電荷を
形成する一斉リセット期間と、行電極対に走査パルスを
印加するとともに列電極に画素データパルスを印加して
画素データに応じて点灯及び消灯画素を選択するアドレ
ス期間と、行電極対に交互に放電維持パルスを印加して
点灯及び消灯画素を維持する維持放電期間とを用いて表
示を行うプラズマディスプレイパネルの駆動方法であっ
て、第１のリセットパルスは、行電極対の内の一方の行
電極に印加される所定極性のリセットパルスと、行電極
対の内の他方の行電極に同時に印加される所定極性とは
逆極性のリセットパルスとからなり、各行電極対の内の
一方の行電極と他方の行電極は、奇数ラインと偶数ライ
ンで交互に異なる順番で配置されていることを特徴とす
る。

【００１０】また、請求項２記載の発明は、請求項１記
載のプラズマディスプレイパネルの駆動方法において、
第１のリセットパルスは、放電維持パルスに比して十分
立ち上がり又は立ち下がり時間が長く、第１のリセット
パルスの終了直後に行電極対の内の一方の行電極に所定
極性とは逆極性の第２のリセットパルスを印加すること
を特徴とする。

【００１１】また、請求項３記載の発明は、請求項１及
び２記載のプラズマディスプレイパネルの駆動方法にお
いて、アドレス期間において走査パルスの直前に行電極
対にプライミングパルスを印加することを特徴とする。

【００１２】また、請求項４記載の発明は、請求項３記
載のプラズマディスプレイパネルの駆動方法において、
維持放電期間において最初に印加される放電維持パルス
のパルス幅をそれに続く放電維持パルスのパルス幅に比
して長くすることを特徴とする。

【００１３】

【作用】本発明は、複数の行電極対と、行電極対に交差
して配置された複数の列電極とを有し、全ての行電極対
間に第１のリセットパルスを印加して行電極対間に放電
を生じさせ壁電荷を形成する一斉リセット期間と、行電
極対に走査パルスを印加するとともに列電極に画素デー
タパルスを印加して画素データに応じて点灯及び消灯画
素を選択するアドレス期間と、行電極対に交互に放電維
持パルスを印加して点灯及び消灯画素を維持する維持放
電期間とを用いて表示を行うプラズマディスプレイパネ
ルの駆動方法であって、第１のリセットパルスは、行電
極対の内の一方の行電極に印加される所定極性のリセッ
トパルスと、行電極対の内の他方の行電極に同時に印加
される所定極性とは逆極性のリセットパルスとからな
り、各行電極対の内の一方の行電極と他方の行電極は、
奇数ラインと偶数ラインで交互に異なる順番で配置する
ようにしたので、隣接する行電極対間で不用な放電が生
じることがなく、壁電荷の形成状態が均一化する。

【００１４】

【実施例】図１は、本発明による駆動方法にてパネル駆
動を行う駆動装置を備えたプラズマディスプレイ装置の
構成を示す図である。かかる図１において、同期分離回
路１は供給された入力ビデオ信号中から水平及び垂直同
期信号を抽出してこれらをタイミングパルス発生回路２
に供給する。タイミングパルス発生回路２は、これら抽
出された水平及び垂直同期信号に基づいた抽出同期信号
タイミングパルスを発生してこれをＡ／Ｄ変換器３、メ
モリ制御回路５及び読出タイミング信号発生回路７の各
々に供給する。Ａ／Ｄ変換器３は、上記抽出同期信号タ
イミングパルスに同期して入力ビデオ信号を１画素毎に
対応したデジタル画素データに変換し、これをフレーム
メモリ４に供給する。

【００１５】メモリ制御回路５は、上記抽出同期信号タ
イミングパルスに同期した書込信号及び読出信号をフレ
ームメモリ４に供給する。フレームメモリ４は、かかる
書込信号に応じて、Ａ／Ｄ変換器３から供給された各画
素データを順次取り込む。また、フレームメモリ４は、
かかる読出信号に応じて、このフレームメモリ４内に記
憶されている画素データを順次読み出して次段の出力処
理回路６へ供給する。読出タイミング信号発生回路７
は、放電発光動作を制御するための各種タイミング信号
を発生してこれらを行電極駆動パルス発生回路１０、及
び出力処理回路６の各々に供給する。出力処理回路６
は、読出タイミング信号発生回路７からのタイミング信
号に同期させて、上記フレームメモリ４から供給された
画素データを画素データパルス発生回路１２に供給す
る。

【００１６】画素データパルス発生回路１２は、出力処
理回路６から供給される各画素データに応じた画素デー
タパルスＤＰを発生して上記ＰＤＰ１１の列電極Ｄ1 〜
Ｄm に印加する。行電極駆動パルス発生回路１０は、上
記ＰＤＰ１１の全ての行電極対間に強制的に放電を励起
せしめて後述する放電空間に電荷粒子を発生させるため
の第１リセットパルスＲＰx1及びＲＰy 、第２リセット
パルスＲＰx2、上記荷電粒子を再形成させるためのプラ
イミングパルスＰＰ、画素データ書き込みのための走査
パルスＳＰ、放電発光を維持するための維持パルスＩＰ
ｘ及びＩＰｙ、更に上記壁電荷を消滅させるための消去
パルスＥＰの各々を発生して、これらを上記読出タイミ
ング信号発生回路７から供給された各種のタイミング信
号に応じたタイミングにてＰＤＰ１１の行電極Ｘ1 〜Ｘ
n 及びＹ1 〜Ｙn に印加する。

【００１７】ＰＤＰ１１のＸ、Ｙ電極の配置、順番が奇
数ラインと偶数ラインで逆にしているので、例えば１の
行電極対の配置をＸ1 、Ｙ1 とすると、２の行電極対の
配置はＹ2 、Ｘ2 のように構成しているので、隣接する
行電極対間の電位差（この場合はＹ1 とＹ2 ）は同極性
となり、ほぼ０電位となる。同様に３の行電極対の配置
は、Ｘ3 、Ｙ3 となり隣接する２の行電極対間の電位差
（この場合はＸ2 とＸ3 ）は、上記と同様にほぼ０電位
となる。

【００１８】図２は、かかるＰＤＰ１１の構造を示す図
である。図２において、表示面である前面ガラス基板２
０の内面（後述する背面ガラス基板２７と対向する面）
には、透明電極からなるＸＹ２本の対向する行電極２１
Ｘ1 〜Ｘn 及び行電極２２Ｙ1 〜Ｙn が夫々形成されて
いる。また、透明電極の抵抗成分を低減するために金属
膜からなるバス電極２３が設けられ１つの行電極を構成
している。これらの行電極は、誘電体層２４にて被覆さ
れ、更に誘電体層２４の上には、ＭｇＯ（酸化マグネシ
ウム）層２５が蒸着されている。ＭｇＯ層２５と背面ガ
ラス基板２７との間には放電空間２６が形成されてい
る。

【００１９】また、背面ガラス基板２７には、隔壁２８
と交互に列電極２９Ｄ1 〜Ｄm が形成され、表面には３
原色のＲ（赤）、Ｇ（緑）、Ｂ（青）の蛍光体３０が塗
布されている。前面ガラス基板２０上の行電極２１、２
２と背面ガラス基板２７上の列電極２９は互いに直交に
対向して配置され、放電空間２６に蛍光体を励起・発光
されるための紫外線を放射するＸｅと、主放電のための
Ｎｅの混合ガスが封入されている。上記行電極２２Ｙ1
〜Ｙn 及び行電極２１Ｘ1 〜Ｘn は、Ｘ及びＹなる一対
にて画像の１行を形成するようになっており、この１行
分の行電極対Ｘi 、Ｙi（i ＝1 、・・・、n ）と、１
つの列電極２９Ｄj （j ＝1 、・・・、n ）とが交差
（上面から見て）する部分に１つの画素セルＰi 、j が
形成される。

【００２０】図３は、本発明の駆動方法の実施例にてパ
ネル駆動を行う際にＰＤＰ１１に印加される各種パルス
の印加タイミングを示す図である。図３において、先
ず、行電極駆動パルス発生回路１０は、立ち上がり時間
の長い（長時定数）パルス負電圧の第１リセットパルス
ＲＰx1を全ての行電極Ｘ1 〜Ｘn に印加すると同時に、
負電圧の場合と同様に正電圧の第１リセットパルスＲＰ
ｙを行電極Ｙ1 〜Ｙn の各々に印加する。各行電極対間
に印加された電位＋Ｖp1と電位−Ｖp1とにて生成される
電位差が放電開始電圧を越えると、ＰＤＰ１１の全ての
行電極対間に放電が励起されて、全画素セルＰi 、j の
放電空間２６内に電荷粒子が発生する。

【００２１】このリセットパルスは、列電極に比して微
弱なものにしているので、全画素セルＰi 、j の放電空
間２６内の壁電荷が不均一になるため、行電極Ｘ1 〜Ｘ
n に印加される第１リセットパルスＲＰx1の次の瞬間に
正電圧の第２リセットパルスＲＰx2を挿入している。こ
の第２リセットパルスＲＰx2に用いる電圧は、第１リセ
ットパルスＲＰｙとほぼ同一の電圧（略＋１６５Ｖ）と
している。第２リセットパルスＲＰx2の印加による放電
の終息後、全画素セルの誘電体層２４には一様に所定量
の壁電荷が形成される（一斉リセット期間）。次に、画
素データパルス発生回路１２は、各行毎との画素データ
に対応した正電圧の画素データパルスＤＰ1 〜ＤＰn を
順次、列電極Ｄ1 〜Ｄm に印加する。

【００２２】この際、行電極駆動パルス発生回路１０
は、上記画素データパルスＤＰ1 〜ＤＰn の各印加タイ
ミングに同期して、小なるパルス幅の走査パルスＳＰを
行電極Ｙ1 〜Ｙn へ順次印加する。ここで、行電極駆動
パルス発生回路１０は、かかる走査パルスＳＰを各行電
極Ｙ1 〜Ｙn の各々に印加する直前に、図３にて示され
るが如き正電圧のプライミングパルスＰＰを行電極Ｙ1
〜Ｙn 各々に印加する。かかるプライミングパルスＰＰ
の印加により、上記一斉リセットにて得られて時間経過
と共に減少してしまったプライミング粒子が、放電空間
２６内に再形成される。よって、放電空間２６内に所望
量のプライミング粒子が存在する内に、上記走査パルス
ＳＰの印加による画素データ書き込みが試されるのであ
る。

【００２３】例えば、画素データの内容が論理「０」で
ある場合には、走査パルスＳＰと共に画素データパルス
ＤＰが同時に印加されるので、画素セル内部に形成され
ている壁電荷は消滅する。一方、画素データの内容が理
論「１」である場合には、走査パルスＳＰのみが印加さ
れるので放電が生じず、その画素セル内部に形成されて
いる壁電荷はそのまま保持される。つまり、かかる走査
パルスＳＰとは、画素セル内に形成されている壁電荷を
画素データに応じて選択的に消去せしめるためのトリガ
となる選択消去パルスとも言えるのである（画素データ
書き込み期間）。

【００２４】次に、行電極駆動パルス発生回路１０は、
正電圧の維持パルスＩＰｘを行電極Ｘ1 〜Ｘn の夫々に
印加する。次に、かかる維持パルスＩＰx の印加タイミ
ングとは、ずれたタイミングにて正電圧の維持パルスＩ
Ｐy を行電極Ｙ1 〜Ｙn の夫々に印加する。かかる維持
パルスが連続して行電極Ｘi 、Ｙi に交互に印加されて
いる期間にわたり、上記壁電荷が残留したままとなって
いる画素セルのみが放電発光を維持する（維持放電期
間）。尚、この維持放電行程において、最初に、即ち第
１番目に行電極に印加される維持パルスＩＰｙ、ＩＰｘ
・・・に比してパルス幅を長めに設定してある。この理
由を以下に説明する。

【００２５】放電が生じると、放電空間内にプライミン
グ粒子が発生するが時間が経過するとともに減少してい
く。プライミング粒子の数が減少するほどパルスの印加
から最初の放電が生じるまでの時間（放電形成遅れ時
間）及び各画素セルの放電開始時間のバラツキ（放電統
計遅れ時間）が増大する。すると、維持放電期間の最初
に印加される放電維持パルスで放電が生じなくなり、そ
れ以降印加される放電維持パルスによって放電しない可
能性が高くなる。そこで、最初に印加される放電維持パ
ルスのパルス幅をそれ以降印加される放電維持パルスよ
り長く、即ち、放電形成遅れ時間、放電統計遅れ時間及
び放電そのものに必要な時間の総和より長くすることに
より、最初に印加される放電維持パルスで確実に放電を
生じさせることが可能となる。

【００２６】次に、行電極駆動パルス発生回路１０は、
消去パルスＥＰを行電極Ｘ1 〜Ｘn の夫々に印加するこ
とにより、行電極Ｘ1 〜Ｘn 及びＹ1 〜Ｙn 上に形成さ
れた壁電荷を消滅させ、点灯及び消灯画素セルでの壁電
荷の状態を略均一にする（壁電荷消去期間）。以上の如
く、かかるプラズマディスプレイパネルの駆動方法にお
いては、全行電極に一斉に、立ち上がりが緩やかな波形
を有する第１リセットパルスを印加して一斉リセットを
実行し、維持放電行程においては第１番目に行電極に印
加する維持パルスのパルス幅を長く設定することによっ
て、パネルを発光表示するようにしている。

【００２７】従って、第１リセットパルスの波形が立ち
上がりを緩やかにすることによって、リセットパルスの
印加による画素セルの発光輝度を小さく抑えることがで
きる。また、行電極駆動パルス発生回路１０は、立ち上
がり時間の長い（長時定数）パルス負電圧の第１リセッ
トパルスＲＰx1を全ての行電極Ｘ1 〜Ｘn に印加すると
同時に、次の瞬間に正電圧の第２リセットパルスＲＰx2
を挿入したことによって、各画素セルの壁電荷が揃い、
列電極に対する電圧余裕度が向上し鮮明な画像表示が得
られる。

【００２８】また、維持放電期間において、最初に印加
される維持放電パルスのパルス幅をそれ以降印加される
放電維持パルスのパルス幅より長くすることによって最
初に印加される放電維持パルスによる放電を確実に生じ
させることができ、よって、誤放電がなくなり正確な発
光表示がなされるのである。尚、上記実施例において
は、Ｘ、Ｙなる一対の行電極の片側の電極に正電圧のプ
ライミングパルスＰＰ、続いて負電圧の走査パルスＳＰ
を夫々に印加して、これらを行毎に走査するようにして
いるが、かかる構成に限定されるものではない。

【００２９】

【発明の効果】本発明は、複数の行電極対と、行電極対
に交差して配置された複数の列電極とを有し、全ての行
電極対間に第１のリセットパルスを印加して行電極対間
に放電を生じさせ壁電荷を形成する一斉リセット期間
と、行電極対に走査パルスを印加するとともに列電極に
画素データパルスを印加して画素データに応じて点灯及
び消灯画素を選択するアドレス期間と、行電極対に交互
に放電維持パルスを印加して点灯及び消灯画素を維持す
る維持放電期間とを用いて表示を行うプラズマディスプ
レイパネルの駆動方法であって、第１のリセットパルス
は、行電極対の内の一方の行電極に印加される所定極性
のリセットパルスと、行電極対の内の他方の行電極に同
時に印加される所定極性とは逆極性のリセットパルスと
からなり、各行電極対の内の一方の行電極と他方の行電
極は、奇数ラインと偶数ラインで交互に異なる順番で配
置するようにしたので、隣接する行電極対間で不用な放
電が生じることがなく、誤放電のない安定した表示動作
が可能となる。

【図面の簡単な説明】

【図１】本発明におけるＰＤＰを含むプラズマディスプ
レイ装置の構成を示す図。

【図２】本発明に用いられるＰＤＰの構造を示す図。

【図３】本発明におけるＰＤＰの各種駆動パルスの印加
タイミングを示す図。

【図４】従来例におけるＰＤＰを含むプラズマディスプ
レイ装置の構成を示す図。

【図５】従来例におけるＰＤＰの各種駆動パルスの印加
タイミングを示す図。

【符号の説明】

１・・・同期分離回路２・・・タイミングパルス発生回路３・・・Ａ／Ｄ変換器４・・・フレームメモリ５・・・メモリ制御回路６・・・出力処理回路７・・・読出タイミング信号発生回路１０・・行電極駆動パルス発生回路１１・・プラズマディスプレイパネル１２・・画素データパルス発生回路

Claims

【特許請求の範囲】

【請求項１】複数の行電極対と、前記行電極対に交差
して配置された複数の列電極とを有し、前記全ての行電
極対間に第１のリセットパルスを印加して前記行電極対
間に放電を生じさせ壁電荷を形成する一斉リセット期間
と、前記行電極対に走査パルスを印加するとともに前記
列電極に画素データパルスを印加して画素データに応じ
て点灯及び消灯画素を選択するアドレス期間と、前記行
電極対に交互に放電維持パルスを印加して前記点灯及び
消灯画素を維持する維持放電期間とを用いて表示を行う
プラズマディスプレイパネルの駆動方法であって、前記第１のリセットパルスは、前記行電極対の内の一方
の行電極に印加される所定極性のリセットパルスと、前
記行電極対の内の他方の行電極に同時に印加される前記
所定極性とは逆極性のリセットパルスとからなり、前記
各行電極対の内の前記一方の行電極と他方の行電極は、
奇数ラインと偶数ラインで交互に異なる順番で配置され
ていることを特徴とするプラズマディスプレイパネルの
駆動方法。
【請求項２】前記第１のリセットパルスは、放電維持
パルスに比して十分立ち上がり又は立ち下がり時間が長
く、前記第１のリセットパルスの終了直後に前記行電極
対の内の一方の行電極に前記所定極性とは逆極性の第２
のリセットパルスを印加することを特徴とする請求項１
記載のプラズマディスプレイパネルの駆動方法。
【請求項３】前記アドレス期間において前記走査パル
スの直前に前記行電極対にプライミングパルスを印加す
ることを特徴とする請求項１又は２記載のプラズマディ
スプレイパネルの駆動方法。
【請求項４】前記維持放電期間において最初に印加さ
れる放電維持パルスのパルス幅をそれに続く放電維持パ
ルスのパルス幅に比して長くすることを特徴とする請求
項３記載のプラズマディスプレイパネルの駆動方法。