JPH08340504A - マトリクス方式プラズマディスプレイパネルの駆動方法 - Google Patents
マトリクス方式プラズマディスプレイパネルの駆動方法Info
- Publication number
- JPH08340504A JPH08340504A JP7147407A JP14740795A JPH08340504A JP H08340504 A JPH08340504 A JP H08340504A JP 7147407 A JP7147407 A JP 7147407A JP 14740795 A JP14740795 A JP 14740795A JP H08340504 A JPH08340504 A JP H08340504A
- Authority
- JP
- Japan
- Prior art keywords
- row
- pixel data
- pulse
- plasma display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 高輝度な画像表示が為されるマトリクス方式
プラズマディスプレイパネルの駆動方法を提供すること
を目的とする。 【構成】 所定行数分の画素データ書き込みが終了する
度に、この画素データ書き込みが終了した行に対して維
持放電を実施することにより、１フィールド期間中に実
施する総発光表示時間を長くする。
プラズマディスプレイパネルの駆動方法を提供すること
を目的とする。 【構成】 所定行数分の画素データ書き込みが終了する
度に、この画素データ書き込みが終了した行に対して維
持放電を実施することにより、１フィールド期間中に実
施する総発光表示時間を長くする。
Description
【０００１】
【産業上の利用分野】本発明は、交流放電型のマトリク
ス方式プラズマディスプレイパネルの駆動方法に関す
る。
ス方式プラズマディスプレイパネルの駆動方法に関す
る。
【０００２】
【従来の技術】プラズマディスプレイパネルは、周知の
如く、薄形の２次画面表示器の１つとして近時種々の研
究がなされており、その１つにメモリ機能を有する交流
放電型マトリクス方式のプラズマディスプレイパネル
（以下、ＰＤＰと称する）が知られている。
如く、薄形の２次画面表示器の１つとして近時種々の研
究がなされており、その１つにメモリ機能を有する交流
放電型マトリクス方式のプラズマディスプレイパネル
（以下、ＰＤＰと称する）が知られている。
【０００３】図１は、かかるＰＤＰを含むプラズマディ
スプレイ装置の概略構成を示す図である。かかる図１に
おいて、駆動装置１００は、先ず、入力されたビデオ信
号をディジタルの画素データに変換して、この画素デー
タを１フィールド単位毎にその輝度階調に対応した第１
〜第８モードの画素データに分離する。次に、かかる画
素データに対応した画素データパルスを発生して、これ
を上記モード順にＰＤＰ（プラズマディスプレイパネ
ル）１１の列電極Ｄ1〜Ｄmに印加して行く。
スプレイ装置の概略構成を示す図である。かかる図１に
おいて、駆動装置１００は、先ず、入力されたビデオ信
号をディジタルの画素データに変換して、この画素デー
タを１フィールド単位毎にその輝度階調に対応した第１
〜第８モードの画素データに分離する。次に、かかる画
素データに対応した画素データパルスを発生して、これ
を上記モード順にＰＤＰ（プラズマディスプレイパネ
ル）１１の列電極Ｄ1〜Ｄmに印加して行く。
【０００４】又、駆動装置１００は、上記ＰＤＰ１１の
全ての上記行電極対間に強制的に放電励起せしめて壁電
荷を形成させるためのプライミングパルスＰＰx及びＰ
Ｐy、画素データを書き込むための走査パルスＳＰ、放
電発光を維持するための維持パルスＩＰx及びＩＰy、更
に、維持放電発光を停止させるための維持消去パルスＥ
Ｐの各々を発生してこれらをＰＤＰ１１の行電極Ｘ1〜
Ｘn 及びＹ1〜Ｙnに印加する。
全ての上記行電極対間に強制的に放電励起せしめて壁電
荷を形成させるためのプライミングパルスＰＰx及びＰ
Ｐy、画素データを書き込むための走査パルスＳＰ、放
電発光を維持するための維持パルスＩＰx及びＩＰy、更
に、維持放電発光を停止させるための維持消去パルスＥ
Ｐの各々を発生してこれらをＰＤＰ１１の行電極Ｘ1〜
Ｘn 及びＹ1〜Ｙnに印加する。
【０００５】ＰＤＰ１１は、上記列電極Ｄ1〜Ｄm 、及
びかかる列電極と直交しかつＸ及びＹなる一対にて１行
を構成する行電極Ｘ1〜Ｘn 及びＹ1〜Ｙnを備えてい
る。これら列電極及び行電極対各々は図示せぬ誘電体を
挟んで形成されており、１つの列電極及び行電極対が交
差する部分に１つの画素セルが形成される。かかるプラ
ズマディスプレイ装置においては、表示素子としてのＰ
ＤＰ１１が発光及び非発光の２状態しかもたないので、
供給されたビデオ信号に対応した中間調の輝度を得るべ
くいわゆるサブフィールド駆動方式による輝度階調表示
を実行する。
びかかる列電極と直交しかつＸ及びＹなる一対にて１行
を構成する行電極Ｘ1〜Ｘn 及びＹ1〜Ｙnを備えてい
る。これら列電極及び行電極対各々は図示せぬ誘電体を
挟んで形成されており、１つの列電極及び行電極対が交
差する部分に１つの画素セルが形成される。かかるプラ
ズマディスプレイ装置においては、表示素子としてのＰ
ＤＰ１１が発光及び非発光の２状態しかもたないので、
供給されたビデオ信号に対応した中間調の輝度を得るべ
くいわゆるサブフィールド駆動方式による輝度階調表示
を実行する。
【０００６】例えば、図２にて示されるが如く、ビデオ
信号の１フィールド期間を、各々異なる発光表示期間
（斜線にて示す）を有する複数のサブフィールドＳＦ１
〜ＳＦ８に分割し、輝度階調に対応した上記第１〜第８
モード画素データの各々をこれらサブフィールドＳＦ１
〜ＳＦ８夫々に分担して表示駆動するのである。図３
は、１サブフィールド期間において、かかるプラズマデ
ィスプレイ装置にて実施される各種駆動パルスの印加タ
イミングを示す図である。
信号の１フィールド期間を、各々異なる発光表示期間
（斜線にて示す）を有する複数のサブフィールドＳＦ１
〜ＳＦ８に分割し、輝度階調に対応した上記第１〜第８
モード画素データの各々をこれらサブフィールドＳＦ１
〜ＳＦ８夫々に分担して表示駆動するのである。図３
は、１サブフィールド期間において、かかるプラズマデ
ィスプレイ装置にて実施される各種駆動パルスの印加タ
イミングを示す図である。
【０００７】図３において、先ず、駆動装置１００は、
負電圧の第１プライミングパルスＰＰxを全ての行電極
Ｘ1〜Ｘnに印加すると同時に、正電圧の第２プライミン
グパルスＰＰyを行電極Ｙ1〜Ｙnの各々に印加して、Ｐ
ＤＰ１１の全画素セル内の放電空間内に荷電粒子を発生
させる。この放電終息後、全画素セルの行電極Ｘ側には
正の壁電荷、行電極Ｙ側には負の壁電荷が形成される。
負電圧の第１プライミングパルスＰＰxを全ての行電極
Ｘ1〜Ｘnに印加すると同時に、正電圧の第２プライミン
グパルスＰＰyを行電極Ｙ1〜Ｙnの各々に印加して、Ｐ
ＤＰ１１の全画素セル内の放電空間内に荷電粒子を発生
させる。この放電終息後、全画素セルの行電極Ｘ側には
正の壁電荷、行電極Ｙ側には負の壁電荷が形成される。
【０００８】次に、駆動装置１００は、各行毎の画素デ
ータに対応した画素データパルスＤＰ1〜ＤＰnを列電極
Ｄ1〜Ｄmに印加する。この際、駆動装置１００は、上記
画素データパルスＤＰ1〜ＤＰn各々の印加タイミングと
同一タイミングにて負電圧の走査パルスＳＰを行電極Ｙ
1〜Ｙnへ順次印加して行く。かかる走査パルスＳＰの印
加に応じて画素データの書き込みが行われる。かかる画
素データの書き込みにより、論理値「０」の画素データ
が書き込まれた画素セル内には上記壁電荷が残留する一
方、論理値「１」の画素データが書き込まれた画素セル
内では壁電荷が消滅するのである。
ータに対応した画素データパルスＤＰ1〜ＤＰnを列電極
Ｄ1〜Ｄmに印加する。この際、駆動装置１００は、上記
画素データパルスＤＰ1〜ＤＰn各々の印加タイミングと
同一タイミングにて負電圧の走査パルスＳＰを行電極Ｙ
1〜Ｙnへ順次印加して行く。かかる走査パルスＳＰの印
加に応じて画素データの書き込みが行われる。かかる画
素データの書き込みにより、論理値「０」の画素データ
が書き込まれた画素セル内には上記壁電荷が残留する一
方、論理値「１」の画素データが書き込まれた画素セル
内では壁電荷が消滅するのである。
【０００９】ここで、全ての行に対して上記走査パルス
ＳＰによる画素データの書き込みが終了すると、駆動装
置１００は、正電圧の維持パルスＩＰxを繰り返し行電
極Ｘ1〜Ｘnの夫々に印加すると共に、かかる維持パルス
ＩＰxの印加タイミングとは、ずらしたタイミングにて
正電圧の維持パルスＩＰyを繰り返し行電極Ｙ1〜Ｙnの
夫々に印加してする。
ＳＰによる画素データの書き込みが終了すると、駆動装
置１００は、正電圧の維持パルスＩＰxを繰り返し行電
極Ｘ1〜Ｘnの夫々に印加すると共に、かかる維持パルス
ＩＰxの印加タイミングとは、ずらしたタイミングにて
正電圧の維持パルスＩＰyを繰り返し行電極Ｙ1〜Ｙnの
夫々に印加してする。
【００１０】この際、各画素セルの内、上記の壁電荷が
残留したままになっている画素セルのみが、かかる維持
パルスＩＰx及びＩＰyが印加される度に放電励起して、
その放電状態を維持する。この維持パルスＩＰx及びＩ
Ｐyが繰り返し印加されている期間中、発光表示が継続
するのである。かかる発光表示期間は、図２に示される
が如く、該当するサブフィールドに応じて設定される。
残留したままになっている画素セルのみが、かかる維持
パルスＩＰx及びＩＰyが印加される度に放電励起して、
その放電状態を維持する。この維持パルスＩＰx及びＩ
Ｐyが繰り返し印加されている期間中、発光表示が継続
するのである。かかる発光表示期間は、図２に示される
が如く、該当するサブフィールドに応じて設定される。
【００１１】以上の如く、かかる駆動方法においては、
各行毎に走査して画素データの書き込みを行って、全て
の行に対して画素データの書き込みが終了した後に、維
持パルスＩＰx及びＩＰyを一斉に全行電極に印加するこ
とにより発光表示を行うようにしている。この際、かか
る駆動方法によれば、上記維持パルスの発生タイミング
を司るタイミング発生回路（図示せず）を簡略化するこ
とが出来るというメリットがある。しかしながら、かか
る駆動方法においては、全ての行に対する画素データ書
き込みが終了するまで発光表示動作に移行することが出
来ない。従って、１フィールド期間中に実行し得る発光
表示期間が上記画素データ書込み期間によって制限され
てしまい、パネル高輝度化の妨げになるという問題があ
った。
各行毎に走査して画素データの書き込みを行って、全て
の行に対して画素データの書き込みが終了した後に、維
持パルスＩＰx及びＩＰyを一斉に全行電極に印加するこ
とにより発光表示を行うようにしている。この際、かか
る駆動方法によれば、上記維持パルスの発生タイミング
を司るタイミング発生回路（図示せず）を簡略化するこ
とが出来るというメリットがある。しかしながら、かか
る駆動方法においては、全ての行に対する画素データ書
き込みが終了するまで発光表示動作に移行することが出
来ない。従って、１フィールド期間中に実行し得る発光
表示期間が上記画素データ書込み期間によって制限され
てしまい、パネル高輝度化の妨げになるという問題があ
った。
【００１２】
【発明が解決しようとする課題】本発明はかかる問題を
解決するために為されたものであり、高輝度な画像表示
が為されるマトリクス方式プラズマディスプレイパネル
の駆動方法を提供することを目的とする。
解決するために為されたものであり、高輝度な画像表示
が為されるマトリクス方式プラズマディスプレイパネル
の駆動方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明によるマトリクス
方式プラズマディスプレイパネルの駆動方法は、２本ず
つ対となるように配列された複数の行電極対と前記行電
極対に直行する方向に配列され複数の列電極とからなる
マトリクス方式プラズマディスプレイパネルの駆動方法
であって、ビデオ信号のフィールドに対応した画素デー
タパルスを前記行電極対の配列順に前記行電極対の一方
に印加すると共に走査パルスを順次前記列電極に印加す
ることにより１行の画素毎に画素データの書き込みを行
う画素データ書込行程と、前記画素データの書き込みが
所定行数の画素分だけ終了する度にこの書き込み終了し
た行に対応する行電極対に維持パルスの印加を開始して
前記所定行数毎に放電維持を実施せしめる維持放電行程
と、前記所定行数毎に前記行電極対に維持消去パルスを
印加して前記放電維持を停止せしめる維持放電停止行程
とからなる。
方式プラズマディスプレイパネルの駆動方法は、２本ず
つ対となるように配列された複数の行電極対と前記行電
極対に直行する方向に配列され複数の列電極とからなる
マトリクス方式プラズマディスプレイパネルの駆動方法
であって、ビデオ信号のフィールドに対応した画素デー
タパルスを前記行電極対の配列順に前記行電極対の一方
に印加すると共に走査パルスを順次前記列電極に印加す
ることにより１行の画素毎に画素データの書き込みを行
う画素データ書込行程と、前記画素データの書き込みが
所定行数の画素分だけ終了する度にこの書き込み終了し
た行に対応する行電極対に維持パルスの印加を開始して
前記所定行数毎に放電維持を実施せしめる維持放電行程
と、前記所定行数毎に前記行電極対に維持消去パルスを
印加して前記放電維持を停止せしめる維持放電停止行程
とからなる。
【００１４】
【作用】所定行数分の画素データ書き込みが終了する度
に、この画素データ書き込みが終了した行に対して維持
放電を実施することにより、１フィールド期間中に実施
する総発光表示時間を長くする。
に、この画素データ書き込みが終了した行に対して維持
放電を実施することにより、１フィールド期間中に実施
する総発光表示時間を長くする。
【００１５】
【実施例】図４は、本発明による駆動方法にてパネル駆
動を行う駆動装置を備えたプラズマディスプレイ装置の
構成を示す図である。かかる図４において、同期分離回
路１は、供給された入力ビデオ信号中から水平及び垂直
同期信号を抽出してこれらをタイミングパルス発生回路
２に供給する。タイミングパルス発生回路２は、これら
抽出された水平及び垂直同期信号に基づいた抽出同期信
号タイミングパルスを発生してこれをＡ／Ｄ変換器３、
メモリ制御回路５及び読出タイミング信号発生回路７の
各々に供給する。Ａ／Ｄ変換器３は、上記抽出同期信号
タイミングパルスに同期して入力ビデオ信号を１画素毎
に対応したディジタル画素データに変換し、これをフレ
ームメモリ４に供給する。メモリ制御回路５は、上記抽
出同期信号タイミングパルスに同期した書込信号及び読
出信号をフレームメモリ４に供給する。フレームメモリ
４は、かかる書込信号に応じて、Ａ／Ｄ変換器３から供
給された各画素データを順次取り込む。又、フレームメ
モリ４は、かかる読出信号に応じて、このフレームメモ
リ４内に記憶されている画素データを順次読み出して次
段の出力処理回路６へ供給する。読出タイミング信号発
生回路７は、タイミングパルス発生回路２から供給され
たタイミングパルスに応じて、放電発光動作を制御する
ための各種タイミング信号を発生してこれらを行電極駆
動パルス発生回路１０、及び出力処理回路６の各々に供
給する。
動を行う駆動装置を備えたプラズマディスプレイ装置の
構成を示す図である。かかる図４において、同期分離回
路１は、供給された入力ビデオ信号中から水平及び垂直
同期信号を抽出してこれらをタイミングパルス発生回路
２に供給する。タイミングパルス発生回路２は、これら
抽出された水平及び垂直同期信号に基づいた抽出同期信
号タイミングパルスを発生してこれをＡ／Ｄ変換器３、
メモリ制御回路５及び読出タイミング信号発生回路７の
各々に供給する。Ａ／Ｄ変換器３は、上記抽出同期信号
タイミングパルスに同期して入力ビデオ信号を１画素毎
に対応したディジタル画素データに変換し、これをフレ
ームメモリ４に供給する。メモリ制御回路５は、上記抽
出同期信号タイミングパルスに同期した書込信号及び読
出信号をフレームメモリ４に供給する。フレームメモリ
４は、かかる書込信号に応じて、Ａ／Ｄ変換器３から供
給された各画素データを順次取り込む。又、フレームメ
モリ４は、かかる読出信号に応じて、このフレームメモ
リ４内に記憶されている画素データを順次読み出して次
段の出力処理回路６へ供給する。読出タイミング信号発
生回路７は、タイミングパルス発生回路２から供給され
たタイミングパルスに応じて、放電発光動作を制御する
ための各種タイミング信号を発生してこれらを行電極駆
動パルス発生回路１０、及び出力処理回路６の各々に供
給する。
【００１６】出力処理回路６は、上記フレームメモリ４
から供給された画素データを１フィールド単位毎にその
輝度階調に対応した第１〜第８モードの画素データに分
離し、これを読出しタイミング信号発生回路７から供給
されたタイミング信号に同期して画素データパルス発生
回路１２に供給する。画素データパルス発生回路１２
は、かかる出力処理回路６から供給される画素データに
応じた画素データパルスＤＰ1〜ＤＰnを発生してＰＤＰ
１１の列電極Ｄ1〜Ｄmに印加する。
から供給された画素データを１フィールド単位毎にその
輝度階調に対応した第１〜第８モードの画素データに分
離し、これを読出しタイミング信号発生回路７から供給
されたタイミング信号に同期して画素データパルス発生
回路１２に供給する。画素データパルス発生回路１２
は、かかる出力処理回路６から供給される画素データに
応じた画素データパルスＤＰ1〜ＤＰnを発生してＰＤＰ
１１の列電極Ｄ1〜Ｄmに印加する。
【００１７】行電極駆動パルス発生回路１０は、上記読
出しタイミング信号発生回路７から供給されたタイミン
グ信号に応じて、上記ＰＤＰ１１の全ての上記行電極対
間に強制的に放電励起せしめて壁電荷を形成させるため
のプライミングパルスＰＰx及びＰＰy、画素データを書
き込むための走査パルスＳＰ、放電発光を維持するため
の維持パルスＩＰx及びＩＰy、更に、維持放電発光を停
止させるための維持消去パルスＥＰの各々を発生してこ
れらをＰＤＰ１１の行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに印加
する。
出しタイミング信号発生回路７から供給されたタイミン
グ信号に応じて、上記ＰＤＰ１１の全ての上記行電極対
間に強制的に放電励起せしめて壁電荷を形成させるため
のプライミングパルスＰＰx及びＰＰy、画素データを書
き込むための走査パルスＳＰ、放電発光を維持するため
の維持パルスＩＰx及びＩＰy、更に、維持放電発光を停
止させるための維持消去パルスＥＰの各々を発生してこ
れらをＰＤＰ１１の行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに印加
する。
【００１８】図５は、かかるＰＤＰ１１の構造を示す図
である。図５において、表示面である前面ガラス基板１
１０の内面（後述する背面ガラス基板１１３と対向する
面）には、互いに対となるように行電極Ｙ1〜Ｙn及び行
電極Ｘ1〜Ｘn夫々が形成されている。これら行電極は、
誘電体層１１１にて被覆されている。かかる誘電体層１
１１には、Ｍｇｏ（酸化マグネシウム）層１１２が蒸着
されている。Ｍｇｏ層１１２と背面ガラス基板１１３と
の間には放電空間１１４が形成されている。背面ガラス
基板１１３には、蛍光体が塗布された列電極Ｄ1〜Ｄmが
形成されている。この際、上記行電極Ｙ1〜Ｙn及び行電
極Ｘ1〜Ｘnは、Ｘ及びＹなる一対にて画像の１行を形成
するようになっており、この１行分の行電極対と、１つ
の列電極とが交差（上面から見て）する部分に１つの画
素セルが形成される。
である。図５において、表示面である前面ガラス基板１
１０の内面（後述する背面ガラス基板１１３と対向する
面）には、互いに対となるように行電極Ｙ1〜Ｙn及び行
電極Ｘ1〜Ｘn夫々が形成されている。これら行電極は、
誘電体層１１１にて被覆されている。かかる誘電体層１
１１には、Ｍｇｏ（酸化マグネシウム）層１１２が蒸着
されている。Ｍｇｏ層１１２と背面ガラス基板１１３と
の間には放電空間１１４が形成されている。背面ガラス
基板１１３には、蛍光体が塗布された列電極Ｄ1〜Ｄmが
形成されている。この際、上記行電極Ｙ1〜Ｙn及び行電
極Ｘ1〜Ｘnは、Ｘ及びＹなる一対にて画像の１行を形成
するようになっており、この１行分の行電極対と、１つ
の列電極とが交差（上面から見て）する部分に１つの画
素セルが形成される。
【００１９】次に、かかる図４にて示されるプラズマデ
ィスプレイ装置にて実施される本発明によるマトリクス
方式プラズマディスプレイパネルの駆動方法について述
べる。図６は、かかる本発明の駆動方法にてパネル駆動
を行う際にＰＤＰ１１に印加される１サブフィールド期
間における各種駆動パルスの印加タイミングを示す図で
ある。
ィスプレイ装置にて実施される本発明によるマトリクス
方式プラズマディスプレイパネルの駆動方法について述
べる。図６は、かかる本発明の駆動方法にてパネル駆動
を行う際にＰＤＰ１１に印加される１サブフィールド期
間における各種駆動パルスの印加タイミングを示す図で
ある。
【００２０】図６において、先ず、行電極駆動パルス発
生回路１０は、負電圧のプライミングパルスＰＰxを、
ＰＤＰ１１の行電極Ｘ1〜Ｘnの内の行電極Ｘ1〜Ｘn/2に
印加する。かかるプライミングパルスＰＰxの印加と同
時に、行電極駆動パルス発生回路１０は、正電圧のプラ
イミングパルスＰＰyをＰＤＰ１１の行電極Ｙ1〜Ｙnの
内の行電極Ｙ1〜Ｙn/2に印加する。かかるプライミング
パルスの印加により、ＰＤＰ１１の第１行〜第ｎ／2行
までに存在する全画素セル内において一斉に放電が生じ
る。その放電終息後、かかる第１行〜第ｎ／2行までに
存在する各画素セル内には所望量の壁電荷が蓄積形成さ
れる。
生回路１０は、負電圧のプライミングパルスＰＰxを、
ＰＤＰ１１の行電極Ｘ1〜Ｘnの内の行電極Ｘ1〜Ｘn/2に
印加する。かかるプライミングパルスＰＰxの印加と同
時に、行電極駆動パルス発生回路１０は、正電圧のプラ
イミングパルスＰＰyをＰＤＰ１１の行電極Ｙ1〜Ｙnの
内の行電極Ｙ1〜Ｙn/2に印加する。かかるプライミング
パルスの印加により、ＰＤＰ１１の第１行〜第ｎ／2行
までに存在する全画素セル内において一斉に放電が生じ
る。その放電終息後、かかる第１行〜第ｎ／2行までに
存在する各画素セル内には所望量の壁電荷が蓄積形成さ
れる。
【００２１】次に、行電極駆動パルス発生回路１０は、
第１行〜第ｎ／2行までの各画素データに対応した画素
データパルスＤＰ1〜ＤＰn/2を順次、列電極Ｄ1〜Ｄmに
印加する。この際、例えば、画素データパルスＤＰ1と
は、第１行目における第１列〜第ｍ列各々の画素データ
に対応した複数のパルスを示すものである。この際、行
電極駆動パルス発生回路１０は、かかる列電極Ｄ1〜Ｄm
の内、供給される画素データの論理値が「０」である列
電極に対しては正電圧の画素データパルスＤＰを印加す
る一方、この画素データの論理値が「１」である列電極
にはパルス印加は行わないのである。行電極駆動パルス
発生回路１０は、上記画素データパルスＤＰ1〜ＤＰn/2
夫々の印加タイミングに同期して、走査パルスＳＰを行
電極Ｙ1〜Ｙn/2へ順次印加して行く。
第１行〜第ｎ／2行までの各画素データに対応した画素
データパルスＤＰ1〜ＤＰn/2を順次、列電極Ｄ1〜Ｄmに
印加する。この際、例えば、画素データパルスＤＰ1と
は、第１行目における第１列〜第ｍ列各々の画素データ
に対応した複数のパルスを示すものである。この際、行
電極駆動パルス発生回路１０は、かかる列電極Ｄ1〜Ｄm
の内、供給される画素データの論理値が「０」である列
電極に対しては正電圧の画素データパルスＤＰを印加す
る一方、この画素データの論理値が「１」である列電極
にはパルス印加は行わないのである。行電極駆動パルス
発生回路１０は、上記画素データパルスＤＰ1〜ＤＰn/2
夫々の印加タイミングに同期して、走査パルスＳＰを行
電極Ｙ1〜Ｙn/2へ順次印加して行く。
【００２２】この際、かかる画素データパルスＤＰ及び
走査パルスＳＰが夫々列電極及び行電極に同時に印加さ
れた画素セルにのみ放電が生じて、上記プライミングに
て形成された壁電荷が消滅する。一方、走査パルスＳＰ
が印加されたものの画素データパルスＤＰが印加されな
い画素セルにおいては放電が生じないので、かかる壁電
荷はそのまま残留する。つまり、第１行〜第ｎ／2行に
存在する画素セルの各々は、かかる走査パルスＳＰが印
加されることにより、供給された画素データに対応した
壁電荷形成状態となる。すなわち、ＰＤＰ１１における
第１行〜第ｎ行の内、第１行〜第ｎ／2行までに対する
画素データの書き込みが為されるのである。
走査パルスＳＰが夫々列電極及び行電極に同時に印加さ
れた画素セルにのみ放電が生じて、上記プライミングに
て形成された壁電荷が消滅する。一方、走査パルスＳＰ
が印加されたものの画素データパルスＤＰが印加されな
い画素セルにおいては放電が生じないので、かかる壁電
荷はそのまま残留する。つまり、第１行〜第ｎ／2行に
存在する画素セルの各々は、かかる走査パルスＳＰが印
加されることにより、供給された画素データに対応した
壁電荷形成状態となる。すなわち、ＰＤＰ１１における
第１行〜第ｎ行の内、第１行〜第ｎ／2行までに対する
画素データの書き込みが為されるのである。
【００２３】かかる第ｎ／2行まで画素データの書き込
みが終了すると、行電極駆動パルス発生回路１０は、正
極性の維持パルスＩＰx、及び正極性の維持パルスＩＰy
を互いにずらしたタイミングにて夫々、行電極Ｘ1〜Ｘn
/2及び行電極Ｙ1〜Ｙn/2に繰り返し印加する。更に、か
かる第ｎ／2行までの画素データ書込み終了後、行電極
駆動パルス発生回路１０は、負電圧のプライミングパル
スＰＰxを行電極Ｘ(n/2+1)〜Ｘn各々に印加すると同時
に、正電圧のプライミングパルスＰＰyを行電極Ｙ(n/2+
1)〜Ｙnの各々に印加する。
みが終了すると、行電極駆動パルス発生回路１０は、正
極性の維持パルスＩＰx、及び正極性の維持パルスＩＰy
を互いにずらしたタイミングにて夫々、行電極Ｘ1〜Ｘn
/2及び行電極Ｙ1〜Ｙn/2に繰り返し印加する。更に、か
かる第ｎ／2行までの画素データ書込み終了後、行電極
駆動パルス発生回路１０は、負電圧のプライミングパル
スＰＰxを行電極Ｘ(n/2+1)〜Ｘn各々に印加すると同時
に、正電圧のプライミングパルスＰＰyを行電極Ｙ(n/2+
1)〜Ｙnの各々に印加する。
【００２４】この際、かかる維持パルスＩＰx及びＩＰy
が連続して印加されている期間にわたり、第１行〜第ｎ
／2行における各画素セルの内、上記壁電荷が残留した
ままになっている画素セルのみが放電励起を繰り返して
その放電状態を維持する。又、プライミングパルスＰＰ
x及びＰＰyが行電極Ｘ(n/2+1)〜Ｘn、及びＹ(n/2+1)〜
Ｙnに印加されることにより、ＰＤＰ１１の第（ｎ/2＋
１）行〜第ｎ行に存在する全画素セル内において一斉に
放電が生じる。その放電終息後、かかる第（ｎ/2＋１）
行〜第ｎ行までに存在する各画素セル内には所望量の壁
電荷が蓄積形成される。
が連続して印加されている期間にわたり、第１行〜第ｎ
／2行における各画素セルの内、上記壁電荷が残留した
ままになっている画素セルのみが放電励起を繰り返して
その放電状態を維持する。又、プライミングパルスＰＰ
x及びＰＰyが行電極Ｘ(n/2+1)〜Ｘn、及びＹ(n/2+1)〜
Ｙnに印加されることにより、ＰＤＰ１１の第（ｎ/2＋
１）行〜第ｎ行に存在する全画素セル内において一斉に
放電が生じる。その放電終息後、かかる第（ｎ/2＋１）
行〜第ｎ行までに存在する各画素セル内には所望量の壁
電荷が蓄積形成される。
【００２５】次に、行電極駆動パルス発生回路１０は、
第（ｎ/2＋１）行〜第ｎ行までの各画素データに対応し
た画素データパルスＤＰ(n/2+1)〜ＤＰnを順次、列電極
Ｄ1〜Ｄmに印加する。行電極駆動パルス発生回路１０
は、上記画素データパルスＤＰ(n/2+1)〜ＤＰn夫々の印
加タイミングに同期して、走査パルスＳＰを行電極Ｙ(n
/2+1)〜Ｙnへ順次印加して行く。
第（ｎ/2＋１）行〜第ｎ行までの各画素データに対応し
た画素データパルスＤＰ(n/2+1)〜ＤＰnを順次、列電極
Ｄ1〜Ｄmに印加する。行電極駆動パルス発生回路１０
は、上記画素データパルスＤＰ(n/2+1)〜ＤＰn夫々の印
加タイミングに同期して、走査パルスＳＰを行電極Ｙ(n
/2+1)〜Ｙnへ順次印加して行く。
【００２６】この際、かかる画素データパルスＤＰ及び
走査パルスＳＰが夫々列電極及び行電極に同時に印加さ
れた画素セルにのみ放電が生じて、上記プライミングに
て形成された壁電荷が消滅する。一方、走査パルスＳＰ
が印加されたものの画素データパルスＤＰが印加されな
い画素セルにおいては放電が生じないので、かかる壁電
荷はそのまま残留する。つまり、第（ｎ/2＋１）行〜第
ｎ行に存在する画素セルの各々は、かかる走査パルスＳ
Ｐが印加されることにより、供給された画素データに対
応した壁電荷形成状態となる。すなわち、ＰＤＰ１１に
おける第１行〜第ｎ行の内、第（ｎ/2＋１）行〜第ｎ行
の画素データ書き込みが為されるのである。
走査パルスＳＰが夫々列電極及び行電極に同時に印加さ
れた画素セルにのみ放電が生じて、上記プライミングに
て形成された壁電荷が消滅する。一方、走査パルスＳＰ
が印加されたものの画素データパルスＤＰが印加されな
い画素セルにおいては放電が生じないので、かかる壁電
荷はそのまま残留する。つまり、第（ｎ/2＋１）行〜第
ｎ行に存在する画素セルの各々は、かかる走査パルスＳ
Ｐが印加されることにより、供給された画素データに対
応した壁電荷形成状態となる。すなわち、ＰＤＰ１１に
おける第１行〜第ｎ行の内、第（ｎ/2＋１）行〜第ｎ行
の画素データ書き込みが為されるのである。
【００２７】かかる第ｎ行まで画素データの書き込みが
終了すると、行電極駆動パルス発生回路１０は、正極性
の維持パルスＩＰx、及び正極性の維持パルスＩＰyを互
いにずらしたタイミングにて夫々、行電極Ｘ(n/2+1)〜
Ｘn及び行電極Ｙ(n/2+1)〜Ｙnに繰り返し印加する。こ
の際、かかる維持パルスＩＰx及びＩＰyが連続して印加
されている期間にわたり、第（ｎ/2＋１）行〜第ｎ行に
おける各画素セルの内、上記壁電荷が残留したままにな
っている画素セルのみが放電励起を繰り返してその放電
状態を維持する。
終了すると、行電極駆動パルス発生回路１０は、正極性
の維持パルスＩＰx、及び正極性の維持パルスＩＰyを互
いにずらしたタイミングにて夫々、行電極Ｘ(n/2+1)〜
Ｘn及び行電極Ｙ(n/2+1)〜Ｙnに繰り返し印加する。こ
の際、かかる維持パルスＩＰx及びＩＰyが連続して印加
されている期間にわたり、第（ｎ/2＋１）行〜第ｎ行に
おける各画素セルの内、上記壁電荷が残留したままにな
っている画素セルのみが放電励起を繰り返してその放電
状態を維持する。
【００２８】ここで、行電極駆動パルス発生回路１０
は、維持パルスＩＰx及びＩＰyを行電極Ｘ1〜Ｘn/2及び
行電極Ｙ1〜Ｙn/2に印加開始してから、各サブフィール
ド毎に設定されている発光表示期間が経過した時に、維
持消去パルスＥＰを行電極Ｘ1〜Ｘn/2の各々に印加して
上記維持放電による発光動作を停止せしめる。更に、行
電極駆動パルス発生回路１０は、維持パルスＩＰx及び
ＩＰyを行電極Ｘ(n/2+1)〜Ｘn及び行電極Ｙ(n/2+1)〜Ｙ
nに印加開始してから、各サブフィールド毎に設定され
ている発光表示期間が経過した時に、維持消去パルスＥ
Ｐを行電極Ｘ(n/2+1)〜Ｘnの各々に印加して上記維持放
電による発光動作を停止せしめる。
は、維持パルスＩＰx及びＩＰyを行電極Ｘ1〜Ｘn/2及び
行電極Ｙ1〜Ｙn/2に印加開始してから、各サブフィール
ド毎に設定されている発光表示期間が経過した時に、維
持消去パルスＥＰを行電極Ｘ1〜Ｘn/2の各々に印加して
上記維持放電による発光動作を停止せしめる。更に、行
電極駆動パルス発生回路１０は、維持パルスＩＰx及び
ＩＰyを行電極Ｘ(n/2+1)〜Ｘn及び行電極Ｙ(n/2+1)〜Ｙ
nに印加開始してから、各サブフィールド毎に設定され
ている発光表示期間が経過した時に、維持消去パルスＥ
Ｐを行電極Ｘ(n/2+1)〜Ｘnの各々に印加して上記維持放
電による発光動作を停止せしめる。
【００２９】以上の如く、かかる駆動方法においては、
ＰＤＰ１１の第１行〜第ｎ行の内、第１行〜第ｎ／２行
までの画素データ書き込みが終了したら、直ちに、これ
ら第１行〜第ｎ／２行における維持放電を一斉に開始
し、その間、残りの第（ｎ/2＋１）行〜第ｎ行の画素デ
ータ書き込みが終了したら、これら第（ｎ/2＋１）行〜
第ｎ行における維持放電を一斉に行うようにしている。
ＰＤＰ１１の第１行〜第ｎ行の内、第１行〜第ｎ／２行
までの画素データ書き込みが終了したら、直ちに、これ
ら第１行〜第ｎ／２行における維持放電を一斉に開始
し、その間、残りの第（ｎ/2＋１）行〜第ｎ行の画素デ
ータ書き込みが終了したら、これら第（ｎ/2＋１）行〜
第ｎ行における維持放電を一斉に行うようにしている。
【００３０】よって、かかる駆動方法によれば、図７の
斜線にて示されるが如く、１フィールド期間中に実行し
得る総発光表示期間を、図２にて示されるが如き従来の
方法によるものに比して長くすることが出来るのであ
る。尚、上記実施例においては、ｎ／２行毎に、そのｎ
／２行分の画素データ書き込み終了時点にて、直ちに維
持放電に移行するようにしているが、かかる動作に限定
されるものではない。例えば、図８に示されるが如く、
ｎ／８行毎に、そのｎ／８行分の画素データ書き込み終
了時点にて直ちに維持放電に移行するようにする。尚、
かかる図８においては、ＰＤＰ１１の最大行ｎを４８０
行としている。
斜線にて示されるが如く、１フィールド期間中に実行し
得る総発光表示期間を、図２にて示されるが如き従来の
方法によるものに比して長くすることが出来るのであ
る。尚、上記実施例においては、ｎ／２行毎に、そのｎ
／２行分の画素データ書き込み終了時点にて、直ちに維
持放電に移行するようにしているが、かかる動作に限定
されるものではない。例えば、図８に示されるが如く、
ｎ／８行毎に、そのｎ／８行分の画素データ書き込み終
了時点にて直ちに維持放電に移行するようにする。尚、
かかる図８においては、ＰＤＰ１１の最大行ｎを４８０
行としている。
【００３１】要するに、所定行数分の画素データ書き込
みが終了する度に、逐次、維持放電に移行するようにす
れば良いのである。
みが終了する度に、逐次、維持放電に移行するようにす
れば良いのである。
【００３２】
【発明の効果】前述した如く、本発明によるマトリクス
方式プラズマディスプレイパネルの駆動方法において
は、所定行数分の画素データ書き込みが終了する度に、
この画素データ書き込みが終了した行に対して維持放電
を実施するようにしている。よって、かかる駆動方法に
よれば、１フィールド期間中に実施する総発光表示時間
を長くすることが出来るので、高輝度な画像表示を実現
することが出来て好ましいのである。
方式プラズマディスプレイパネルの駆動方法において
は、所定行数分の画素データ書き込みが終了する度に、
この画素データ書き込みが終了した行に対して維持放電
を実施するようにしている。よって、かかる駆動方法に
よれば、１フィールド期間中に実施する総発光表示時間
を長くすることが出来るので、高輝度な画像表示を実現
することが出来て好ましいのである。
【図１】マトリクス方式プラズマディスプレイパネルを
含むプラズマディスプレイ装置の概略構成を示す図であ
る。
含むプラズマディスプレイ装置の概略構成を示す図であ
る。
【図２】１フィールド期間における発光表示動作の概略
を示す図である。
を示す図である。
【図３】従来の駆動パルスの印加タイミングを示す図で
ある。
ある。
【図４】プラズマディスプレイ装置の構成を示す図であ
る。
る。
【図５】ＰＤＰ１１の構造を示す図である。
【図６】本発明の駆動方法による駆動パルスの印加タイ
ミングを示す図である。
ミングを示す図である。
【図７】本発明の駆動方法による１フィールド期間にお
ける発光表示動作の例を示す図である。
ける発光表示動作の例を示す図である。
【図８】本発明の駆動方法による１フィールド期間にお
ける発光表示動作の他の例を示す図である。
ける発光表示動作の他の例を示す図である。
１０ 行電極駆動パルス発生回路 １１ ＰＤＰ １２ 画素データパルス発生回路
Claims (3)
- 【請求項１】 ２本ずつ対となるように配列された複数
の行電極対と前記行電極対に直行する方向に配列され複
数の列電極とからなるマトリクス方式プラズマディスプ
レイパネルの駆動方法であって、 ビデオ信号のフィールドに対応した画素データパルスを
前記行電極対の配列順に前記行電極対の一方に印加する
と共に走査パルスを順次前記列電極に印加することによ
り１行の画素毎に画素データの書き込みを行う画素デー
タ書込行程と、 前記画素データの書き込みが所定行数の画素分だけ終了
する度にこの書き込み終了した行に対応する行電極対に
維持パルスの印加を開始して前記所定行数毎に放電維持
を実施せしめる維持放電行程と、 前記所定行数毎に前記行電極対に維持消去パルスを印加
して前記放電維持を停止せしめる維持放電停止行程とか
らなることを特徴とするマトリクス方式プラズマディス
プレイパネルの駆動方法。 - 【請求項２】 前記所定行数は、前記プラズマディスプ
レイパネルにおける全行数の１／２であることを特徴と
する請求項１記載のマトリクス方式プラズマディスプレ
イパネルの駆動方法。 - 【請求項３】 前記所定行数は、前記プラズマディスプ
レイパネルにおける全行数の１／８であることを特徴と
する請求項１記載のマトリクス方式プラズマディスプレ
イパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147407A JPH08340504A (ja) | 1995-06-14 | 1995-06-14 | マトリクス方式プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147407A JPH08340504A (ja) | 1995-06-14 | 1995-06-14 | マトリクス方式プラズマディスプレイパネルの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08340504A true JPH08340504A (ja) | 1996-12-24 |
Family
ID=15429606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7147407A Pending JPH08340504A (ja) | 1995-06-14 | 1995-06-14 | マトリクス方式プラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08340504A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11316571A (ja) * | 1998-03-13 | 1999-11-16 | Lg Semicon Co Ltd | Ａｃ形ｐｄｐの駆動方法 |
| JP2005077623A (ja) * | 2003-08-29 | 2005-03-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| WO2008010302A1 (fr) * | 2006-07-21 | 2008-01-24 | Hitachi Plasma Display Limited | Appareil d'écran plasma et procédé de commande de panneau d'écran plasma |
| US7612741B2 (en) | 2004-11-15 | 2009-11-03 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
-
1995
- 1995-06-14 JP JP7147407A patent/JPH08340504A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11316571A (ja) * | 1998-03-13 | 1999-11-16 | Lg Semicon Co Ltd | Ａｃ形ｐｄｐの駆動方法 |
| JP2005077623A (ja) * | 2003-08-29 | 2005-03-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| US7612741B2 (en) | 2004-11-15 | 2009-11-03 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
| WO2008010302A1 (fr) * | 2006-07-21 | 2008-01-24 | Hitachi Plasma Display Limited | Appareil d'écran plasma et procédé de commande de panneau d'écran plasma |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3369395B2 (ja) | マトリクス方式プラズマディスプレイパネルの駆動方法 | |
| US6492776B2 (en) | Method for driving a plasma display panel | |
| JP2003345292A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH1083159A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH1195721A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH1115436A (ja) | プラズマディスプレイパネルの駆動装置 | |
| EP1596412A2 (en) | Plasma display apparatus and method of driving the same | |
| JP2000155556A (ja) | ガス放電パネルの駆動方法 | |
| EP1550999A2 (en) | Method and apparatus for driving plasma display panel | |
| JP2001272946A (ja) | Ａｃ型プラズマディスプレイパネルとその駆動方法 | |
| JP3549138B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000214823A5 (ja) | ||
| JPH10161584A (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP3559136B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| EP1039439B1 (en) | Display and its driving method | |
| JP3442852B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH07261699A (ja) | 平面表示装置及びその駆動方法 | |
| JP2002023689A (ja) | プラズマディスプレイ装置 | |
| JP2000206926A (ja) | プラズマディスプレ―パネルの駆動装置 | |
| JPH08340504A (ja) | マトリクス方式プラズマディスプレイパネルの駆動方法 | |
| JP3423817B2 (ja) | マトリクス方式プラズマディスプレイパネルの駆動方法 | |
| JPH11190984A (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
| KR100251154B1 (ko) | 교류 플라즈마 표시장치 및 그 패널 구동방법 | |
| JP2002351397A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JPH1091116A (ja) | プラズマディスプレイパネルの駆動方法 |