JPWO2007116437A1 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JPWO2007116437A1 JPWO2007116437A1 JP2008509589A JP2008509589A JPWO2007116437A1 JP WO2007116437 A1 JPWO2007116437 A1 JP WO2007116437A1 JP 2008509589 A JP2008509589 A JP 2008509589A JP 2008509589 A JP2008509589 A JP 2008509589A JP WO2007116437 A1 JPWO2007116437 A1 JP WO2007116437A1
- Authority
- JP
- Japan
- Prior art keywords
- display
- electrodes
- address
- electrode
- gas discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2932—Addressed by writing selected cells that are in an OFF state
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Abstract
表示装置(104)は、m本のガス放電管(111)、ne対の表示電極(X1-Xne,Y1-Yne)およびm本の信号電極(A1-Am)を有する第1のユニット(10)と、m本のガス放電管(112)、nc対の表示電極(Y1-Ync)およびm本の信号電極(A1-Am)を有する第2のユニットと、を有する。第2のアドレス電圧回路(402)は、第1の期間(TA)において、nc対の表示電極の各表示電極対のうちの或る表示電極(Y1,Yj)に最初の走査電圧(Vy1,Vyj)が印加されたときに、他のアドレス電圧パルス(Va3-Vanc)の持続時間(Wnc)より長い持続時間(W1)の最初の組のアドレス電圧パルスを第2のユニットのm本の信号電極に印加する。【選択図】図9
Description
本発明は、複数の部分からなる大型の表示装置に関し、特に、表示装置におけるプラズマ・チューブ・アレイの表示電極の位置に応じた信号電極に対する電圧の印加に関する。
プラズマ・ディスプレイ・パネル(PDP)は、縦横の多数の小セルの閉じた放電空間内でプラズマ放電を生じさせ、放電プラズマから放出される147nmの紫外光で蛍光体を励起して発光させる。そのセル空間は、重ね合わせた2枚の平板のガラスの間に形成される。一方、例えば特開2003−92085号公報(A)(特許文献1)に記載されているようなプラズマ・チューブ・アレイ(PTA)では、細長いガラス・チューブ内に蛍光体層を形成し、そのチューブ内に多数のセル空間を形成する。そのようなプラズマ・チューブを多数並置することによって、例えば6m×3mの大型の表示画面を形成することができる。通常のプラズマ・チューブ・アレイでは、最初の走査ラインのセルにおけるアドレス電圧による壁電圧の形成がしばしば充分でないので、最初のラインのセルがサステイン電圧による表示期間に完全には発光しないことがある。
特開2003−92085号公報
特開平10−171377号公報(特許文献2)(特許第3624596号に対応)には、画像表示装置が記載されている。その画像表示装置は、駆動基板が複数の配線基板を介して表示パネルに接続されており、互いに隣接する3つの配線基板のうち、一方の配線基板の隣接側の最外部電極の外側位置に、他方の配線基板の隣接側の最外部電極と接続されるダミー電極が設けられている。それによって、複数枚の配線基板により駆動基板を表示パネルと接続した場合にも、隣接電極間の結合容量を均一化することができる。
特開2003−29705号公報(特許文献3)には、プラズマ・ディスプレイ・パネルの駆動方法が記載されている。その駆動方法において、有効表示領域の内で放電空間を挟んで対向する2電極に反対の極性の電圧を印加して表示すべきセルを選択する際に、有効表示領域の外側に配置されたダミー電極にセルを選択するアドレス期間の間に一定の電圧を供給する。それによって、プラズマ・ディスプレイ・パネルにおける有効表示領域の上側の縁部と下側の縁部で発生する異常放電が防止される。
特開2004−37884号公報(特許文献4)には、プラズマ・ディスプレイ装置が記載されている。そのプラズマ・ディスプレイ装置は、対をなす複数の第1電極および第2電極を配置した第1基板と、第1電極および第2電極とほぼ直交する複数の第3電極が設けられかつ第1基板と放電空間を挟んで対向配置される第2基板とを有する。第1基板上の表示領域外に第1電極または第2電極と平行でかつ第3電極とほぼ直交するように少なくとも1つのダミー電極を設けてパネルが構成される。1フレームを構成する複数のサブフィールドのうち、少なくとも1つのサブフィールドの書込み期間において、第1ラインの書込み放電に先立ってダミー電極に書込みパルスが印加されてダミー電極と第3電極間で放電を起こす。それによって、プラズマ・ディスプレイ装置の表示品位が向上する。
特開平10−171377号公報
特開2003−29705号公報
特開2004−37884号公報
特開2003−29705号公報(特許文献3)には、プラズマ・ディスプレイ・パネルの駆動方法が記載されている。その駆動方法において、有効表示領域の内で放電空間を挟んで対向する2電極に反対の極性の電圧を印加して表示すべきセルを選択する際に、有効表示領域の外側に配置されたダミー電極にセルを選択するアドレス期間の間に一定の電圧を供給する。それによって、プラズマ・ディスプレイ・パネルにおける有効表示領域の上側の縁部と下側の縁部で発生する異常放電が防止される。
特開2004−37884号公報(特許文献4)には、プラズマ・ディスプレイ装置が記載されている。そのプラズマ・ディスプレイ装置は、対をなす複数の第1電極および第2電極を配置した第1基板と、第1電極および第2電極とほぼ直交する複数の第3電極が設けられかつ第1基板と放電空間を挟んで対向配置される第2基板とを有する。第1基板上の表示領域外に第1電極または第2電極と平行でかつ第3電極とほぼ直交するように少なくとも1つのダミー電極を設けてパネルが構成される。1フレームを構成する複数のサブフィールドのうち、少なくとも1つのサブフィールドの書込み期間において、第1ラインの書込み放電に先立ってダミー電極に書込みパルスが印加されてダミー電極と第3電極間で放電を起こす。それによって、プラズマ・ディスプレイ装置の表示品位が向上する。
例えば高さ2mの大型のプラズマ・チューブ・アレイの表示装置は、それぞれ高さ1mの2つのプラズマ・チューブ・アレイで組み立てることができる。しかし、各1本のプラズマ・チューブにおける一端部にあるアドレス放電の最初のセルは、アドレス放電による壁電圧の形成が充分でないのでサステイン放電が生じないことがある。一方のプラズマ・チューブ・アレイにおける最初のアドレス放電が2つのプラズマ・チューブ・アレイのチューブ端部の繋ぎ目付近のラインのセルで生じると、そのラインに多くのサステイン放電の失敗または誤りが生じるので表示装置を見る者にとって目障りである。
サステイン放電の失敗を防止するために、プラズマ・チューブにおける最初のセルのアドレス放電電圧の電圧だけを高くするようアドレス電圧発生回路を構成すると、アドレス電圧発生回路のコストが高くなる。
発明者たちは、2つのプラズマ・チューブ・アレイの一方のプラズマ・チューブ・アレ イの表示電極対の数をその他方のプラズマ・チューブ・アレイの表示電極対の数より少 なくし、かつその一方のプラズマ・チューブ・アレイにおいて他方のプラズマ・チュー ブ・アレイに隣接する最初のラインのセルの信号電極に印加する最初のアドレス電圧の 持続時間を長くすることによって、その最初のラインのセルにおけるサステイン放電の 失敗を大幅に減少させることができる、と認識した。
サステイン放電の失敗を防止するために、プラズマ・チューブにおける最初のセルのアドレス放電電圧の電圧だけを高くするようアドレス電圧発生回路を構成すると、アドレス電圧発生回路のコストが高くなる。
発明者たちは、2つのプラズマ・チューブ・アレイの一方のプラズマ・チューブ・アレ イの表示電極対の数をその他方のプラズマ・チューブ・アレイの表示電極対の数より少 なくし、かつその一方のプラズマ・チューブ・アレイにおいて他方のプラズマ・チュー ブ・アレイに隣接する最初のラインのセルの信号電極に印加する最初のアドレス電圧の 持続時間を長くすることによって、その最初のラインのセルにおけるサステイン放電の 失敗を大幅に減少させることができる、と認識した。
本発明の目的は、2つのプラズマ・チューブ・アレイの繋ぎ目付近で生じ得る表示不良を防止することである。
本発明の別の目的は、2つのプラズマ・チューブ・アレイの繋ぎ目付近で生じ得る表示放電の失敗を防止することである。
本発明の別の目的は、2つのプラズマ・チューブ・アレイの繋ぎ目付近で生じ得る表示放電の失敗を防止することである。
本発明の特徴によれば、表示装置は、内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する複数m本のガス放電管が並置され、その複数m本のガス放電管の表示面側に第1の複数ne対の表示電極が配置され、その複数m本のガス放電管の背面側に複数m本の信号電極が配置された第1のユニットと;内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する複数m本のガス放電管が並置され、その複数m本のガス放電管の表示面側に第2の複数nc対の表示電極が配置され、その複数m本のガス放電管の背面側に複数m本の信号電極が配置された第2のユニットと;第1の期間においてその第1のユニットのその第1の複数ne対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、第2の期間においてその第1の複数ne対の表示電極に維持電圧パルスを印加する第1の表示電極駆動回路と;その第1の期間においてその第1のユニットのその一方の表示電極に順次印加されたその走査電圧に従ってその複数m本の信号電極にアドレス電圧パルスを印加する第1のアドレス電圧回路と;その第1の期間においてその第2のユニットのその第2の複数nc対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、その第2の期間においてその第2の複数nc対の表示電極に維持電圧パルスを印加する第2の表示電極駆動回路と;その第1の期間においてその第2のユニットのその一方の表示電極に順次印加されたその走査電圧に従ってその複数m本の信号電極にアドレス電圧パルスを印加する第2のアドレス電圧回路と、を具えている。その第2の複数ncの数はその第1の複数neの数より少ない。その第1のユニットの複数m本のガス放電管の長手方向端部とその第2のユニットの複数m本のガス放電管の長手方向端部とが繋ぎ目に沿って互いに隣接して配置されている。その第2のアドレス電圧回路は、その第1の期間において、その第2の複数nc対の表示電極の各表示電極対のうちの或る表示電極に最初の走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の最初の組アドレス電圧パルスをその第2のユニットのその複数m本の信号電極に印加する。
本発明によれば、2つのプラズマ・チューブ・アレイの繋ぎ目付近で生じ得る放電の失敗を防止することができ、それによって2つのプラズマ・チューブ・アレイの繋ぎ目付近で生じ得る表示不良を防止することができる。
本発明の実施形態を、図面を参照して説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図1は、通常のプラズマ・チューブ・アレイのユニット(以下、PTAユニットという)10のプラズマ・チューブまたはガス放電管11R、11Gおよび11Bのアレイの概略的な部分的構造を例示している。図1において、PTAユニット10は、互いに平行に配置された透明な細長いカラー・プラズマ・チューブ11R、11Gおよび11Bのアレイ、透明な前面側の支持シートまたは薄い基板からなる前面側支持基板31、透明なまたは不透明な背面側の支持シートまたは薄い基板からなる背面側支持基板32、複数の表示電極対または主電極対2、および複数の信号電極またはアドレス電極3を含んでいる。図1において、Xは表示電極2のうちの維持電極またはX電極を示し、Yは表示電極2のうちの走査電極またはY電極を示している。R,GおよびBは蛍光体の発光色である赤、緑および青を示している。支持基板31および32は、例えば可撓性のPETフィルム、ガラス等で作られている。
細長いプラズマ・チューブ11R、11Gおよび11Bの細管20は、例えばホウケイ酸ガラス、パイレックス(登録商標)、ソーダガラス、石英ガラスまたはゼロデュアのような透明な絶縁体で作製され、典型的には、管径が2mm以下であり、例えば、管の断面の幅約1mmおよび高さ約0.55mmであり、長さが300mm以上であり、管壁の厚さ約0.1mmの寸法を有する。
プラズマ・チューブ11R、11Gおよび11Bの内部の背面側には、赤、緑、青(R、G、B)の蛍光体層4をそれぞれ形成した支持部材がそれぞれ挿入されて配置され、放電ガスが導入されて、両端が封止されている。プラズマ・チューブ11R、11Gおよび11Bの内面にはMgOからなる電子放出膜5が形成されている。蛍光体層R、G、Bは、典型的には、約10μm〜約30μmの範囲の厚さを有する。
支持部材は、プラズマ・チューブ11R、11G、11Bと同様に、例えばホウケイ酸ガラス、パイレックス(登録商標)、石英ガラス、ソーダガラス、鉛ガラスのような絶縁体で作製され、この支持部材上に蛍光体層4が形成されている。支持部材は、ガラス管の外部で、支持部材上に蛍光体ペーストを塗布し、それを焼成して支持部材上に蛍光体層4を形成した後、その支持部材をガラス管内に挿入して配置することができる。蛍光体ペーストは、当該分野で公知の各種の蛍光体ペーストを利用することができる。
電子放出膜5は、放電ガスとの衝突により荷電粒子を発生する。表示電極対2に電圧を印加すると、管内に封入された放電ガスが励起され、その励起放電ガスの脱励起によって真空紫外光が発生し、その紫外光により蛍光体層4が可視光を発生する。
細長いプラズマ・チューブ11R、11Gおよび11Bの細管20は、例えばホウケイ酸ガラス、パイレックス(登録商標)、ソーダガラス、石英ガラスまたはゼロデュアのような透明な絶縁体で作製され、典型的には、管径が2mm以下であり、例えば、管の断面の幅約1mmおよび高さ約0.55mmであり、長さが300mm以上であり、管壁の厚さ約0.1mmの寸法を有する。
プラズマ・チューブ11R、11Gおよび11Bの内部の背面側には、赤、緑、青(R、G、B)の蛍光体層4をそれぞれ形成した支持部材がそれぞれ挿入されて配置され、放電ガスが導入されて、両端が封止されている。プラズマ・チューブ11R、11Gおよび11Bの内面にはMgOからなる電子放出膜5が形成されている。蛍光体層R、G、Bは、典型的には、約10μm〜約30μmの範囲の厚さを有する。
支持部材は、プラズマ・チューブ11R、11G、11Bと同様に、例えばホウケイ酸ガラス、パイレックス(登録商標)、石英ガラス、ソーダガラス、鉛ガラスのような絶縁体で作製され、この支持部材上に蛍光体層4が形成されている。支持部材は、ガラス管の外部で、支持部材上に蛍光体ペーストを塗布し、それを焼成して支持部材上に蛍光体層4を形成した後、その支持部材をガラス管内に挿入して配置することができる。蛍光体ペーストは、当該分野で公知の各種の蛍光体ペーストを利用することができる。
電子放出膜5は、放電ガスとの衝突により荷電粒子を発生する。表示電極対2に電圧を印加すると、管内に封入された放電ガスが励起され、その励起放電ガスの脱励起によって真空紫外光が発生し、その紫外光により蛍光体層4が可視光を発生する。
図2Aは、透明な複数の表示電極対2が形成された前面側支持基板31を示している。図2Bは、複数の信号電極3が形成された背面側支持基板32を示している。
信号電極3は、背面側支持基板32の前面すなわち内面上に形成され、プラズマ・チューブ11R、11Gおよび11Bの長手方向に沿って設けられている。隣接する信号電極3間のピッチは、プラズマ・チューブ11R、11Gおよび11Bの各々の幅と同じであり、例えば1mmである。複数の表示電極対2は、周知の形態で前面側支持基板31の背面すなわち内面上に形成され、信号電極3と直角に交差する方向に配置されている。表示電極2の幅は例えば0.75mmであり、各1対の表示電極2の端縁間の距離は例えば0.4mmである。表示電極対2と隣の表示電極対2の間には、非放電領域となる距離または非放電ギャップが確保され、その距離は例えば1.1mmである。
信号電極3と表示電極対2は、PTAユニット10の組み立て時にプラズマ・チューブ11R、11Gおよび11Bの下側の外周面部分と上側の外周面部分にそれぞれ密着するように接触させる。その密着性を良くするために、それぞれの電極とプラズマ・チューブ面との間に接着剤を介在させて接着してもよい。
このPTAユニット10を正面から平面的にみた場合、信号電極3と表示電極対2との交差部が単位発光領域となる。表示は、表示電極対2のいずれか1本を走査電極として用い、その走査電極と信号電極3との交差部で選択放電を発生させて発光領域を選択し、その放電により当該領域の管内面に形成された壁電荷を利用して、表示電極対2で表示放電を発生させ、蛍光体層を発光させることによって行う。選択放電は、垂直方向に対向する走査Y電極と信号電極3との間のプラズマ・チューブ11R、11Gおよび11B内で発生される対向放電である。表示放電は、平面上に平行に配置された1対の表示電極間のプラズマ・チューブ11R、11Gおよび11B内で発生される面放電である。
表示電極対2と信号電極3は、電圧を印加することによって管内部の放電ガスに放電を発生させることが可能である。図1では、プラズマ・チューブ11R、11Gおよび11Bの電極構造は、1つの発光部位に3つの電極が配置された構成であり、表示電極対によって表示放電が発生される構造であるが、これに限定されるものではなく、表示電極2と信号電極3の間で表示放電が発生される構造であってもよい。即ち、表示電極対2を1本とし、この表示電極2を走査電極として用いて信号電極3との間に選択放電と表示放電(対向放電)を発生させる形式の電極構造であってもよい。
信号電極3は、背面側支持基板32の前面すなわち内面上に形成され、プラズマ・チューブ11R、11Gおよび11Bの長手方向に沿って設けられている。隣接する信号電極3間のピッチは、プラズマ・チューブ11R、11Gおよび11Bの各々の幅と同じであり、例えば1mmである。複数の表示電極対2は、周知の形態で前面側支持基板31の背面すなわち内面上に形成され、信号電極3と直角に交差する方向に配置されている。表示電極2の幅は例えば0.75mmであり、各1対の表示電極2の端縁間の距離は例えば0.4mmである。表示電極対2と隣の表示電極対2の間には、非放電領域となる距離または非放電ギャップが確保され、その距離は例えば1.1mmである。
信号電極3と表示電極対2は、PTAユニット10の組み立て時にプラズマ・チューブ11R、11Gおよび11Bの下側の外周面部分と上側の外周面部分にそれぞれ密着するように接触させる。その密着性を良くするために、それぞれの電極とプラズマ・チューブ面との間に接着剤を介在させて接着してもよい。
このPTAユニット10を正面から平面的にみた場合、信号電極3と表示電極対2との交差部が単位発光領域となる。表示は、表示電極対2のいずれか1本を走査電極として用い、その走査電極と信号電極3との交差部で選択放電を発生させて発光領域を選択し、その放電により当該領域の管内面に形成された壁電荷を利用して、表示電極対2で表示放電を発生させ、蛍光体層を発光させることによって行う。選択放電は、垂直方向に対向する走査Y電極と信号電極3との間のプラズマ・チューブ11R、11Gおよび11B内で発生される対向放電である。表示放電は、平面上に平行に配置された1対の表示電極間のプラズマ・チューブ11R、11Gおよび11B内で発生される面放電である。
表示電極対2と信号電極3は、電圧を印加することによって管内部の放電ガスに放電を発生させることが可能である。図1では、プラズマ・チューブ11R、11Gおよび11Bの電極構造は、1つの発光部位に3つの電極が配置された構成であり、表示電極対によって表示放電が発生される構造であるが、これに限定されるものではなく、表示電極2と信号電極3の間で表示放電が発生される構造であってもよい。即ち、表示電極対2を1本とし、この表示電極2を走査電極として用いて信号電極3との間に選択放電と表示放電(対向放電)を発生させる形式の電極構造であってもよい。
図3は、PTAユニット10のプラズマ・チューブ・アレイ11の管の長手方向に垂直な断面の構造を示している。PTAユニット10において、プラズマ・チューブ11R、11Gおよび11Bは、その中の背面側の支持部材6R、6Gおよび6Bの内面に蛍光体層4R、4Gおよび4Bが形成されており、断面幅1.0mm、断面高さ0.55mm、管壁の厚さ0.1mm、および長さ1m〜3mの細管からなる。一実施例として、赤の蛍光体4Rはイットリア系((Y.Ga)BO3:Eu)の材料を含み、緑の蛍光体4Gはジンクシリケート系(Zn2SiO4:Mn)の材料を含み、青の蛍光体4BはBAM系(BaMgAl10O17:Eu)の材料を含む。
図3において、プラズマ・チューブ11R、11Gおよび11Bの底面には、信号電極3R、3Gおよび3Bが配置され、粘着剤層34を介して背面側支持基板32が接着されている。プラズマ・チューブ11R、11Gおよび11Bの上面には、信号電極対2が配置され、粘着剤層を介して前面側支持基板31が接着されている。
図3において、プラズマ・チューブ11R、11Gおよび11Bの底面には、信号電極3R、3Gおよび3Bが配置され、粘着剤層34を介して背面側支持基板32が接着されている。プラズマ・チューブ11R、11Gおよび11Bの上面には、信号電極対2が配置され、粘着剤層を介して前面側支持基板31が接着されている。
図4は、PTAユニット10、アドレス(A)電極ドライバ装置400、X電極ドライバ装置500およびY電極ドライバ装置600を具える通常のプラズマ・チューブ・アレイ型の表示装置100を示している。PTAユニット10において、n対の表示電極2 (X1,Y1)、...、(Xj,Yj)、...(Xn,Yn)の中のX電極は、X電極ドライバ装置500のX電極用の維持電圧パルス回路(SST)50に接続され、その中のY電極はY電極ドライバ装置600の走査パルス回路(SCN)70に接続される。m本の信号電極3 A1、...、Ai、...Amは、A電極ドライバ装置400に接続される。X電極ドライバ装置500はさらにリセット回路51を含んでいる。Y電極ドライバ装置600はさらに維持電圧パルス回路60およびリセット回路61を含んでいる。ドライバ制御回路(CTRL)42が、A電極ドライバ装置400、X電極ドライバ装置500およびY電極ドライバ装置600に接続される。
次に、一般的なプラズマ・チューブ・アレイ型のAC型ガス放電表示装置の駆動法の一例について説明する。1つのピクチャ(映像)は典型的には1フレーム期間で構成されており、インターレース型走査では1フレームが2つのフィールドで構成され、プログレッシブ型走査では1フレームが1つのフィールドで構成されている。また、通常のテレビジョン方式による動画表示のためには1秒間に30フレームの表示が必要である。そこでこのタイプの表示装置100による表示では、2値の発光制御によって階調を持ったカラー再現を行うために、典型的にはそのような1フィールドFをq個のサブフィールドSFの集合に置き換える。しばしば、これらサブフィールドSFに順に20,21,22,...2q-1等の異なる重みを付けて各サブフィールドSFの表示放電の回数を設定する。サブフィールド単位の発光/非発光の組合せでR,GおよびBの各色毎にN(=1+21+22+...+2q-1 )段階の輝度設定を行うことができる。このようなフィールド構成に合わせてフィールド転送周期であるフィールド期間Tfをq個のサブフィールド期間Tsfに分割し、各サブフィールドSFに1つのサブフィールド期間Tsfを割り当てる。さらに、サブフィールド期間Tsfを、初期化のためのリセット期間TR、アドレッシングのためのアドレス期間TA、および維持放電による発光のための表示期間TSに分ける。典型的には、リセット期間TRおよびアドレス期間TAの長さが重みに係わらず一定であるのに対し、表示期間TSにおけるパルス数は重みが大きいほど多く、表示期間TSの長さは重みが大きいほど長い。この場合、サブフィールド期間Tsfの長さも、該当するサブフィールドSFの重みが大きいほど長い。
図5は、通常の表示装置100における、A電極ドライバ装置400、X電極ドライバ装置500およびY電極ドライバ装置600の出力駆動電圧波形の概略的な駆動シーケンスを例示している。なお、図示の波形は一例であり、振幅、極性およびタイミングを様々に変更することができる。
リセット期間TR、アドレス期間TAおよびサステイン期間TSの順序は、q個のサブフィールドSFにおいて同じであり、駆動シーケンスはサブフィールドSF毎に繰り返される。各サブフィールドSFのリセット期間TRにおいては、全ての表示電極Xに対して負極性のパルスPrx1と正極性のパルスPrx2とを順に印加し、全ての表示電極Yに対して正極性のパルスPry1と負極性のパルスPry2とを順に印加する。パルスPrx1,Pry1およびPry2は微小放電が生じる変化率で振幅が漸増するランプ波形または鈍波パルスである。最初に印加されるパルスPrx1およびPry1は、前サブフィールドSFにおける発光/非発光に係わらず全ての放電セルにいったん同一極性の適度の壁電荷を生じさせるために印加される。引き続き適度の壁電荷が存在する放電セルにパルスPrx2およびPry2を印加することにより、この壁電荷を維持パルスでは再放電しないレベル(消去状態)まで減少させるように調整する。セルに加わる駆動電圧は、表示電極XおよびYに印加されるパルスの振幅の差を表す合成電圧である。
アドレス期間TAにおいては、発光させる放電セルのみに放電維持に必要な壁電荷を形成する。全ての表示電極X1〜Xnおよび全ての表示電極Y1〜Ynを所定電位にバイアスした状態で、行選択期間(1行分のスキャン時間)毎に選択行に対応した表示電極Yjに負極性のスキャン・パルスVyjを印加する。この行選択と同時にアドレス放電を生じさせるべき選択セルに対応したアドレス電極Aiのみにアドレス・パルスVaを印加する。つまり、選択行jのm列分のサブフィールドデータDsfに基づいてアドレス電極A1〜Amの電位を走査ライン毎に2値制御する。これによって、選択セルでは表示電極Yjとアドレス電極Aiとの間で放電管内にアドレス放電が生じる。そのアドレス放電によって書き込まれた表示データが放電管のセル内壁に壁電荷の形で記憶され、その後のサステイン・パルスの印加により表示電極X−Y間の面放電が生じる。
サステステイン期間TSにおいては、最初に先のアドレス放電で生じた壁電荷と加算されて維持放電を発生する極性(図の例では正極性)のサステイン・パルスPsを印加する。その後、表示電極Xと表示電極Yとに対して交互にサステイン・パルスPsを印加する。サステイン・パルスPsの振幅は維持電圧Vsである。サステイン・パルスPsの印加によって、所定の壁電荷が残存する放電セルにおいて面放電が生じる。サステイン・パルスPsの印加回数は、上述したようにサブフィールドSFの重みに対応する。なお、サステイン期間TS全体にわたって不要な対向放電を防止するために、アドレス電極Aをサステイン・パルスPsと同極性の電圧Vasにバイアスする。
リセット期間TR、アドレス期間TAおよびサステイン期間TSの順序は、q個のサブフィールドSFにおいて同じであり、駆動シーケンスはサブフィールドSF毎に繰り返される。各サブフィールドSFのリセット期間TRにおいては、全ての表示電極Xに対して負極性のパルスPrx1と正極性のパルスPrx2とを順に印加し、全ての表示電極Yに対して正極性のパルスPry1と負極性のパルスPry2とを順に印加する。パルスPrx1,Pry1およびPry2は微小放電が生じる変化率で振幅が漸増するランプ波形または鈍波パルスである。最初に印加されるパルスPrx1およびPry1は、前サブフィールドSFにおける発光/非発光に係わらず全ての放電セルにいったん同一極性の適度の壁電荷を生じさせるために印加される。引き続き適度の壁電荷が存在する放電セルにパルスPrx2およびPry2を印加することにより、この壁電荷を維持パルスでは再放電しないレベル(消去状態)まで減少させるように調整する。セルに加わる駆動電圧は、表示電極XおよびYに印加されるパルスの振幅の差を表す合成電圧である。
アドレス期間TAにおいては、発光させる放電セルのみに放電維持に必要な壁電荷を形成する。全ての表示電極X1〜Xnおよび全ての表示電極Y1〜Ynを所定電位にバイアスした状態で、行選択期間(1行分のスキャン時間)毎に選択行に対応した表示電極Yjに負極性のスキャン・パルスVyjを印加する。この行選択と同時にアドレス放電を生じさせるべき選択セルに対応したアドレス電極Aiのみにアドレス・パルスVaを印加する。つまり、選択行jのm列分のサブフィールドデータDsfに基づいてアドレス電極A1〜Amの電位を走査ライン毎に2値制御する。これによって、選択セルでは表示電極Yjとアドレス電極Aiとの間で放電管内にアドレス放電が生じる。そのアドレス放電によって書き込まれた表示データが放電管のセル内壁に壁電荷の形で記憶され、その後のサステイン・パルスの印加により表示電極X−Y間の面放電が生じる。
サステステイン期間TSにおいては、最初に先のアドレス放電で生じた壁電荷と加算されて維持放電を発生する極性(図の例では正極性)のサステイン・パルスPsを印加する。その後、表示電極Xと表示電極Yとに対して交互にサステイン・パルスPsを印加する。サステイン・パルスPsの振幅は維持電圧Vsである。サステイン・パルスPsの印加によって、所定の壁電荷が残存する放電セルにおいて面放電が生じる。サステイン・パルスPsの印加回数は、上述したようにサブフィールドSFの重みに対応する。なお、サステイン期間TS全体にわたって不要な対向放電を防止するために、アドレス電極Aをサステイン・パルスPsと同極性の電圧Vasにバイアスする。
図6Aおよび6Bは、1つのラインのセルのアドレス電極Aと走査電極Yに印加されるアドレス電圧Vaおよび走査電圧Vyを示しており、図6Cは、それに応答して生じるアドレス放電による発光の変化を示している。図6Dは、各セルにおけるA電極、X電極およびY電極の配置を示している。
図6A〜6Dを参照すると、アドレス期間TAにおいて、アドレス電圧パルスVaを印加した後で或る時間遅延を伴って発光が立ち上がり、さらに或る時間遅延を伴って発光が立ち下がる。アドレス電圧パルスの印加から放電の終了までの時間期間を放電遅延Tdとする。従って、アドレス電圧のパルス幅Twaは、遅延Tdよりも充分長くなければならない。パルス幅Twaが充分でないと、アドレス放電の失敗または誤りを生じ、その後のサステイン期間TSにおいて所要のサステイン放電が生じず、表示画像がちらついたりして見苦しくなる。
図6A〜6Dを参照すると、アドレス期間TAにおいて、アドレス電圧パルスVaを印加した後で或る時間遅延を伴って発光が立ち上がり、さらに或る時間遅延を伴って発光が立ち下がる。アドレス電圧パルスの印加から放電の終了までの時間期間を放電遅延Tdとする。従って、アドレス電圧のパルス幅Twaは、遅延Tdよりも充分長くなければならない。パルス幅Twaが充分でないと、アドレス放電の失敗または誤りを生じ、その後のサステイン期間TSにおいて所要のサステイン放電が生じず、表示画像がちらついたりして見苦しくなる。
図7Aは、プラズマ・チューブ・アレイにおいて、異なる走査電圧Vyに対して、1ライン、2ライン、4ラインおよび8ラインという1ライン以上のライン数毎に1ラインの間隔で、対応するY電極YjとA電極A1〜Amとの間にアドレス放電を生じさせた場合のアドレス放電遅延Tdを示している。図7Bは、異なるアドレス電圧Vaに対してY電極YjとA電極A1〜Amとの間にアドレス放電を生じさせた場合のアドレス放電遅延Tdを示している。
図7Aから分かるように、或る走査電圧Vyについて、隣接するラインが連続してアドレス放電を起こす場合にはアドレス放電遅延Tdは最も短く、アドレス放電のラインの間隔が2ライン、4ライン、...と大きくなるに従ってアドレス放電遅延Tdが増大する。約4ライン前のアドレス放電のプライミング効果は幾分か残るが、それより離れたラインではその効果がなくなる。
或る表示セルは、より近い位置の前の隣接表示セルのアドレス放電によるプライミング粒子または空間電荷が存在することによって、或る表示セルのアドレス放電遅延Tdがより短くなり、必要な走査電圧Vyがより低くなり、従ってアドレス放電しやすくなる。従って、プラズマ・チューブにおいて、付近の隣接表示セルにおける前のアドレス放電が存在しない走査の先頭位置のチューブ端部のセルでは、アドレス放電が最も失敗しやすい。
図7Aおよび7Bから、アドレス電圧Vaおよび走査電圧Vyが増大するとともに、アドレス放電の遅延Tdが短くなることが分かる。
図7Aから分かるように、或る走査電圧Vyについて、隣接するラインが連続してアドレス放電を起こす場合にはアドレス放電遅延Tdは最も短く、アドレス放電のラインの間隔が2ライン、4ライン、...と大きくなるに従ってアドレス放電遅延Tdが増大する。約4ライン前のアドレス放電のプライミング効果は幾分か残るが、それより離れたラインではその効果がなくなる。
或る表示セルは、より近い位置の前の隣接表示セルのアドレス放電によるプライミング粒子または空間電荷が存在することによって、或る表示セルのアドレス放電遅延Tdがより短くなり、必要な走査電圧Vyがより低くなり、従ってアドレス放電しやすくなる。従って、プラズマ・チューブにおいて、付近の隣接表示セルにおける前のアドレス放電が存在しない走査の先頭位置のチューブ端部のセルでは、アドレス放電が最も失敗しやすい。
図7Aおよび7Bから、アドレス電圧Vaおよび走査電圧Vyが増大するとともに、アドレス放電の遅延Tdが短くなることが分かる。
図8は、2つのプラズマ・チューブ・アレイを有する通常の表示装置102を示している。表示装置102は、A電極ドライバ装置400、X電極ドライバ装置500およびY電極ドライバ装置600に接続されたPTAユニット10と、A電極ドライバ装置408、X電極ドライバ装置508およびY電極ドライバ装置608に接続されたPTAユニット18を有する。PTAユニット10と18は、継ぎ目183においてPTAユニット10のチューブの下端とPTAユニット10のチューブの上端とが接触するように配置されている。
A電極ドライバ装置400は、Y電極ドライバ装置600による順次印加される走査電圧Vyに従って、PTAユニット10の上端181から継ぎ目183の方向にアドレス電圧Vaを順次印加する。それと同時に並行して、A電極ドライバ装置408は、Y電極ドライバ装置608による順次印加される走査電圧Vyに従って、PTAユニット18の継ぎ目183から下端188の方向にアドレス電圧Vadを順次印加する。それによって、アドレス期間を半分に減らすことができる。
PTAユニット10の上端181の最も上のラインのセルは、アドレス放電の失敗が生じる傾向になるので、カバーで覆って隠し、その1ラインのセルの全てをアドレス放電させて、2ライン目以降のラインのセルのアドレス放電の失敗を防止し、それによって表示が見苦しくなるのを防止すればよい。しかし、PTAユニット18の継ぎ目183付近の最も上のラインのセルは表示画面の中央に位置するので覆い隠すことができない。PTAユニット10と18の継ぎ目183付近では、両者のプラズマ・チューブの内部空間は分離されているので、プライミング粒子の効果が途切れる。
これを解決するために、PTAユニット18の下端188の最も下のラインのセルは、カバーで覆って隠し、Y電極ドライバ装置608による逆方向に順次印加される走査電圧Vyに従って、PTAユニット18の下端188から継ぎ目183の方向にアドレス電圧Vaを順次印加すればよい。しかし、縦方向に配置された3つのPTAユニットを具える表示装置において、中央のPTAユニットは、チューブのいずれの端部も覆い隠すことができない。
A電極ドライバ装置400は、Y電極ドライバ装置600による順次印加される走査電圧Vyに従って、PTAユニット10の上端181から継ぎ目183の方向にアドレス電圧Vaを順次印加する。それと同時に並行して、A電極ドライバ装置408は、Y電極ドライバ装置608による順次印加される走査電圧Vyに従って、PTAユニット18の継ぎ目183から下端188の方向にアドレス電圧Vadを順次印加する。それによって、アドレス期間を半分に減らすことができる。
PTAユニット10の上端181の最も上のラインのセルは、アドレス放電の失敗が生じる傾向になるので、カバーで覆って隠し、その1ラインのセルの全てをアドレス放電させて、2ライン目以降のラインのセルのアドレス放電の失敗を防止し、それによって表示が見苦しくなるのを防止すればよい。しかし、PTAユニット18の継ぎ目183付近の最も上のラインのセルは表示画面の中央に位置するので覆い隠すことができない。PTAユニット10と18の継ぎ目183付近では、両者のプラズマ・チューブの内部空間は分離されているので、プライミング粒子の効果が途切れる。
これを解決するために、PTAユニット18の下端188の最も下のラインのセルは、カバーで覆って隠し、Y電極ドライバ装置608による逆方向に順次印加される走査電圧Vyに従って、PTAユニット18の下端188から継ぎ目183の方向にアドレス電圧Vaを順次印加すればよい。しかし、縦方向に配置された3つのPTAユニットを具える表示装置において、中央のPTAユニットは、チューブのいずれの端部も覆い隠すことができない。
プラズマ・チューブ・アレイのアドレス走査において、チューブ端部の先頭ラインは前のラインからのプライミング電荷が少ないので、そのアドレス放電の成功の確率は、低く、例えば約50%である。
或るライのセルのアドレス放電は、隣接ラインのセルのアドレス放電に対して、充分なプライミング効果を与える。
リセット期間TRにおけるランプ波形のリセット電圧は、背景発光を抑制するように僅かな放電しか生じさせないので、アドレス期間TAにおけるアドレス放電に対するプライミング効果は小さい。
通常のアドレス放電遅延を減らしアドレス放電の失敗を防止するために、アドレス電圧の増大、アドレス電圧パルスの幅の増大、アドレス電極の面積の増大、アドレス電極と走査電極の間のギャップの減少を行うことが考えられる。しかし、それは、電源電圧の増大、回路の耐圧電圧の増大および消費電力の増大、アドレス期間の増大、発光効率の低下、およびコスト増大を伴う。
例えば或る駆動電圧において前のラインがアドレス放電せずにプライミング電荷がない場合と、前のラインがアドレス放電してプライミング電荷が存在する場合のアドレス放電遅れ時間Tdは、それぞれ1.5μsと1.0μsであり、約1.5倍の差がある。従って、プライミング電荷が無い場合のアドレス電圧パルス幅を、例えば1.5倍に増大させればアドレス放電の失敗を防止できる。
或るライのセルのアドレス放電は、隣接ラインのセルのアドレス放電に対して、充分なプライミング効果を与える。
リセット期間TRにおけるランプ波形のリセット電圧は、背景発光を抑制するように僅かな放電しか生じさせないので、アドレス期間TAにおけるアドレス放電に対するプライミング効果は小さい。
通常のアドレス放電遅延を減らしアドレス放電の失敗を防止するために、アドレス電圧の増大、アドレス電圧パルスの幅の増大、アドレス電極の面積の増大、アドレス電極と走査電極の間のギャップの減少を行うことが考えられる。しかし、それは、電源電圧の増大、回路の耐圧電圧の増大および消費電力の増大、アドレス期間の増大、発光効率の低下、およびコスト増大を伴う。
例えば或る駆動電圧において前のラインがアドレス放電せずにプライミング電荷がない場合と、前のラインがアドレス放電してプライミング電荷が存在する場合のアドレス放電遅れ時間Tdは、それぞれ1.5μsと1.0μsであり、約1.5倍の差がある。従って、プライミング電荷が無い場合のアドレス電圧パルス幅を、例えば1.5倍に増大させればアドレス放電の失敗を防止できる。
図9は、本発明の実施形態による、縦方向に隣接して配置された3つのPTAユニット10、12および18を有する表示装置104の概略的構成を示している。
PTAユニット10は、m本のプラズマ・チューブ111と、背面側支持基板320に配置されたm本の信号電極A1〜Amと、前面側支持基板310に配置されたne対の表示電極(X1,Y1)、(X2,Y2)、...(Xne,Yne)とを有し、ここでneは正の整数である。Aドライバ装置400は、PTAユニット10の信号電極A1〜Amにアドレス電圧パルスを印加する。Yドライバ装置600は、PTAユニット10の表示電極Y1、Y2、...Yneに昇順に走査電圧パルスを印加する。図9には示されていないが、PTAユニット10には図4と同様の図8のXドライバ装置500が用いられる。
PTAユニット12は、m本のプラズマ・チューブ112と、背面側支持基板322に配置されたm本の信号電極A1〜Amと、前面側支持基板312に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)を有し、ここでncはneより小さい正の整数である。neとncの差(ne−nc)は好ましくは1〜4である。Aドライバ装置402は、PTAユニット12の信号電極A1〜Amにアドレス電圧パルスを印加する。Yドライバ装置602は、PTAユニット12の表示電極Y1、Y2、...Yncに昇順に走査電圧パルスを印加する図9には示されていないが、PTAユニット12には図4と同様のXドライバ装置(図10の502)が用いられる。プラズマ・チューブ112は、差であるne−nc対分の電極に対応してプラズマ・チューブ111より短くてよい。
PTAユニット18は、背面側支持基板328に配置されたm本の信号電極A1〜Amと、前面側支持基板318に配置されたne対の表示電極(X1,Y1)、(X2,Y2)、...(Xne,Yne)とを有する。Aドライバ装置408は、PTAユニット18の信号電極A1〜Amにアドレス電圧パルスを印加する。Yドライバ装置608は、PTAユニット18の表示電極Y1、Y2、...Yneに降順に走査電圧パルスを印加する。図9には示されていないが、PTAユニット18には図4と同様の図8のXドライバ装置508が用いられる。
PTAユニット10、12および18の各組の信号電極A1〜Amは、電気的に互いに分離している。アドレス期間において、Aドライバ装置400およびYドライバ装置600と、Aドライバ装置402およびYドライバ装置602と、Aドライバ装置408およびYドライバ装置608とは、同時に並行して動作する。
PTAユニット10は、m本のプラズマ・チューブ111と、背面側支持基板320に配置されたm本の信号電極A1〜Amと、前面側支持基板310に配置されたne対の表示電極(X1,Y1)、(X2,Y2)、...(Xne,Yne)とを有し、ここでneは正の整数である。Aドライバ装置400は、PTAユニット10の信号電極A1〜Amにアドレス電圧パルスを印加する。Yドライバ装置600は、PTAユニット10の表示電極Y1、Y2、...Yneに昇順に走査電圧パルスを印加する。図9には示されていないが、PTAユニット10には図4と同様の図8のXドライバ装置500が用いられる。
PTAユニット12は、m本のプラズマ・チューブ112と、背面側支持基板322に配置されたm本の信号電極A1〜Amと、前面側支持基板312に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)を有し、ここでncはneより小さい正の整数である。neとncの差(ne−nc)は好ましくは1〜4である。Aドライバ装置402は、PTAユニット12の信号電極A1〜Amにアドレス電圧パルスを印加する。Yドライバ装置602は、PTAユニット12の表示電極Y1、Y2、...Yncに昇順に走査電圧パルスを印加する図9には示されていないが、PTAユニット12には図4と同様のXドライバ装置(図10の502)が用いられる。プラズマ・チューブ112は、差であるne−nc対分の電極に対応してプラズマ・チューブ111より短くてよい。
PTAユニット18は、背面側支持基板328に配置されたm本の信号電極A1〜Amと、前面側支持基板318に配置されたne対の表示電極(X1,Y1)、(X2,Y2)、...(Xne,Yne)とを有する。Aドライバ装置408は、PTAユニット18の信号電極A1〜Amにアドレス電圧パルスを印加する。Yドライバ装置608は、PTAユニット18の表示電極Y1、Y2、...Yneに降順に走査電圧パルスを印加する。図9には示されていないが、PTAユニット18には図4と同様の図8のXドライバ装置508が用いられる。
PTAユニット10、12および18の各組の信号電極A1〜Amは、電気的に互いに分離している。アドレス期間において、Aドライバ装置400およびYドライバ装置600と、Aドライバ装置402およびYドライバ装置602と、Aドライバ装置408およびYドライバ装置608とは、同時に並行して動作する。
図10は、図9の表示装置104のPTAユニット12に用いられるAドライバ装置402、Xドライバ装置402およびYドライバ装置502の構成を示している。
図10において、信号処理回路51は、TVチューナまたはコンピュータのような外部装置からR,GおよびBの3原色の発光強度を示すフィールドデータDfを同期信号とともに受け取る。信号処理回路51は、フィールドデータDfを階調表示のためのサブフィールドデータDsfに変換して、サブフィールドデータDsfをドライバ制御回路52に供給する。サブフィールドデータDsfは、1セル当たり1ビットの表示データの集合であり、その各ビットの値は該当する1つのサブフィールドSFにおける各セルの発光の要否を表す。
ドライバ制御回路52は、サブフィールドデータDsfおよび制御信号CTRL_AをAドライバ装置402に供給する。ドライバ制御回路52は、さらに、走査データおよびシフト・クロックパルスcpSHIFTをYドライバ装置602のスキャン回路70に供給し、制御信号CTRL_YをYドライバ装置602の制御回路に供給する。ドライバ制御回路52は、さらに、制御信号CTRL_XをXドライバ装置502に供給する。
図10において、信号処理回路51は、TVチューナまたはコンピュータのような外部装置からR,GおよびBの3原色の発光強度を示すフィールドデータDfを同期信号とともに受け取る。信号処理回路51は、フィールドデータDfを階調表示のためのサブフィールドデータDsfに変換して、サブフィールドデータDsfをドライバ制御回路52に供給する。サブフィールドデータDsfは、1セル当たり1ビットの表示データの集合であり、その各ビットの値は該当する1つのサブフィールドSFにおける各セルの発光の要否を表す。
ドライバ制御回路52は、サブフィールドデータDsfおよび制御信号CTRL_AをAドライバ装置402に供給する。ドライバ制御回路52は、さらに、走査データおよびシフト・クロックパルスcpSHIFTをYドライバ装置602のスキャン回路70に供給し、制御信号CTRL_YをYドライバ装置602の制御回路に供給する。ドライバ制御回路52は、さらに、制御信号CTRL_XをXドライバ装置502に供給する。
図11A〜11Dは、アドレス期間TAにおいて図9のPTAユニット12に用いられる、ドライバ制御回路52からのシフト・クロックパルスcpSHIFTおよび走査データ中の先頭の部分、Aドライバ装置402からのアドレス電圧パルスVa1〜Vanc、およびYドライバ装置502からの走査電圧パルスVy1〜Vyncのタイム・チャートを示している。アドレス電圧パルスVa1〜Vancの各々は、順次走査に従ってアドレス電極A1〜Amに印加される高レベル(1)および低レベル(0)のm個の電圧パルスの組を表している。
図11A〜11Dにおいて、アドレス電極A1〜Amに印加される最初のアドレス電圧パルスVa1の幅W1は、アドレス電極A1〜Amに印加される残りのアドレス電圧パルスVa2〜Vancの通常の幅Wncより大きく、残りのアドレス電圧パルスVa2〜Vancの幅Wncの好ましくは1.5倍乃至2倍の所定の幅を有する。従って、走査電極Y1に印加される最初の走査電圧パルスVy1の幅W1は、走査電極Y2〜Yncに印加される残りの走査電圧パルスVy2〜Vyncの通常の幅Wncより大きく(W1>Wnc)、残りの走査電圧パルスVy2〜Vyncの幅Wncの好ましくは1.5倍乃至2倍の範囲の所定の幅を有する。幅W1の最初のアドレス電圧パルスによって、PTAユニット12の信号電極A1〜Amと最初の走査電極Y1の間にうまくアドレス放電を発生させることができる。
Aドライバ装置402は、上述のような幅W1およびWncの間隔を有するように調整されたシフト・クロックパルスcpSHIFTに従って、アドレス電圧パルスVa1〜Vancを発生する。Yドライバ装置502は、先頭の走査データを受け取ると走査電極Y1〜Yncに電圧Vya2を印加し、シフト・クロックパルスcpSHIFTに従って、レベルVya1の走査電圧パルスVy1〜Vyncを走査電極Y1〜Yncに順次印加する。
図11A〜11Dにおいて、アドレス電極A1〜Amに印加される最初のアドレス電圧パルスVa1の幅W1は、アドレス電極A1〜Amに印加される残りのアドレス電圧パルスVa2〜Vancの通常の幅Wncより大きく、残りのアドレス電圧パルスVa2〜Vancの幅Wncの好ましくは1.5倍乃至2倍の所定の幅を有する。従って、走査電極Y1に印加される最初の走査電圧パルスVy1の幅W1は、走査電極Y2〜Yncに印加される残りの走査電圧パルスVy2〜Vyncの通常の幅Wncより大きく(W1>Wnc)、残りの走査電圧パルスVy2〜Vyncの幅Wncの好ましくは1.5倍乃至2倍の範囲の所定の幅を有する。幅W1の最初のアドレス電圧パルスによって、PTAユニット12の信号電極A1〜Amと最初の走査電極Y1の間にうまくアドレス放電を発生させることができる。
Aドライバ装置402は、上述のような幅W1およびWncの間隔を有するように調整されたシフト・クロックパルスcpSHIFTに従って、アドレス電圧パルスVa1〜Vancを発生する。Yドライバ装置502は、先頭の走査データを受け取ると走査電極Y1〜Yncに電圧Vya2を印加し、シフト・クロックパルスcpSHIFTに従って、レベルVya1の走査電圧パルスVy1〜Vyncを走査電極Y1〜Yncに順次印加する。
図12A〜12Dは、アドレス期間TAにおいて図9のPTAユニット12に用いられる、ドライバ制御回路52からのシフト・クロックパルスcpSHIFTおよび走査データ中の先頭の部分、Aドライバ装置402からのアドレス電圧パルスVa1〜Vanc、およびYドライバ装置502からの走査電圧パルスVy1〜Vyncの代替的なタイム・チャートを示している。
図11A〜11Dにおいて、アドレス電極A1〜Amに印加される最初のアドレス電圧パルスVa1の幅W1は、アドレス電極A1〜Amに印加されるアドレス電圧パルスVa2の幅W2および残りのアドレス電圧パルスVa3〜Vancの通常の幅Wncより大きく、残りのアドレス電圧パルスVa3〜Vancの幅Wncの好ましくは1.5倍乃至2倍の所定の幅を有する。アドレス電極A1〜Amに印加される2番目のアドレス電圧パルスVa2の幅W2は、アドレス電極A1〜Amに印加されるアドレス電圧パルスVa1の幅W1より小さく、かつ残りのアドレス電圧パルスVa3〜Vancの通常の幅Wncより大きく(W1>W2>Wnc)、残りのアドレス電圧パルスVa3〜Vancの幅Wncの好ましくは1.25倍乃至1.5倍の所定の幅を有する。従って、走査電極Y1に印加される最初の走査電圧パルスVy1の幅W1は、走査電極Y2に印加される2番目の走査電圧パルスVy2の幅W2より大きく、残りの走査電圧パルスVy3〜Vyncの幅Wncの好ましくは1.5倍乃至2倍の範囲の所定の幅を有し、2番目の走査電圧パルスVy2の幅W2は、走査電極Y3〜Yncに印加される残りの走査電圧パルスVy3〜Vyncの通常の幅Wncより大きく、残りの走査電圧パルスVy3〜Vyncの幅Wncの好ましくは1.25倍乃至1.5倍の範囲の所定の幅を有する。幅W1およびW2の最初の2つのアドレス電圧パルスVa1およびVa2によって、PTAユニット12の信号電極A1〜Amと最初の走査電極Y1およびY2の間にうまくアドレス放電を発生させることができる。
Aドライバ装置402は、上述のような幅W1、W2およびWncの間隔を有するように調整されたシフト・クロックパルスcpSHIFTに従って、アドレス電圧パルスVa1〜Vancを発生する。Yドライバ装置502は、先頭の走査データを受け取ると走査電極Y1〜Yncに電圧Vya2を印加し、シフト・クロックパルスcpSHIFTに従って、レベルVya1の走査電圧パルスVy1〜Vyncを走査電極Y1〜Yncに順次印加する。
図11A〜11Dにおいて、アドレス電極A1〜Amに印加される最初のアドレス電圧パルスVa1の幅W1は、アドレス電極A1〜Amに印加されるアドレス電圧パルスVa2の幅W2および残りのアドレス電圧パルスVa3〜Vancの通常の幅Wncより大きく、残りのアドレス電圧パルスVa3〜Vancの幅Wncの好ましくは1.5倍乃至2倍の所定の幅を有する。アドレス電極A1〜Amに印加される2番目のアドレス電圧パルスVa2の幅W2は、アドレス電極A1〜Amに印加されるアドレス電圧パルスVa1の幅W1より小さく、かつ残りのアドレス電圧パルスVa3〜Vancの通常の幅Wncより大きく(W1>W2>Wnc)、残りのアドレス電圧パルスVa3〜Vancの幅Wncの好ましくは1.25倍乃至1.5倍の所定の幅を有する。従って、走査電極Y1に印加される最初の走査電圧パルスVy1の幅W1は、走査電極Y2に印加される2番目の走査電圧パルスVy2の幅W2より大きく、残りの走査電圧パルスVy3〜Vyncの幅Wncの好ましくは1.5倍乃至2倍の範囲の所定の幅を有し、2番目の走査電圧パルスVy2の幅W2は、走査電極Y3〜Yncに印加される残りの走査電圧パルスVy3〜Vyncの通常の幅Wncより大きく、残りの走査電圧パルスVy3〜Vyncの幅Wncの好ましくは1.25倍乃至1.5倍の範囲の所定の幅を有する。幅W1およびW2の最初の2つのアドレス電圧パルスVa1およびVa2によって、PTAユニット12の信号電極A1〜Amと最初の走査電極Y1およびY2の間にうまくアドレス放電を発生させることができる。
Aドライバ装置402は、上述のような幅W1、W2およびWncの間隔を有するように調整されたシフト・クロックパルスcpSHIFTに従って、アドレス電圧パルスVa1〜Vancを発生する。Yドライバ装置502は、先頭の走査データを受け取ると走査電極Y1〜Yncに電圧Vya2を印加し、シフト・クロックパルスcpSHIFTに従って、レベルVya1の走査電圧パルスVy1〜Vyncを走査電極Y1〜Yncに順次印加する。
図13は、本発明の別の実施形態による、縦方向に隣接して配置された4つのPTAユニット10、12、14および18を有する表示装置106の概略的構成を示している。PTAユニット10、12および18は、図9のものと同様の構成を有する。
PTAユニット14は、PTAユニット12と同様に、m本のプラズマ・チューブ114と、背面側支持基板324に配置されたm本の信号電極A1〜Amと、前面側支持基板314に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)を有する。Aドライバ装置404は、PTAユニット14の信号電極A1〜Amにアドレス電圧パルスを印加する。Yドライバ装置604は、PTAユニット12の表示電極Y1、Y2、...Yncに昇順に走査電圧パルスを印加する。PTAユニット14には図4と同様の図10のXドライバ装置504が用いられる。
PTAユニット10、12、14および18の各組の信号電極A1〜Amは、電気的に互いに分離している。アドレス期間において、Aドライバ装置400およびYドライバ装置600と、Aドライバ装置402およびYドライバ装置602と、Aドライバ装置404およびYドライバ装置604と、Aドライバ装置408およびYドライバ装置608とは、同時に並行して動作する。
PTAユニット12には、図10に示されているようにAドライバ装置402、Xドライバ装置502およびYドライバ装置602が用いられ、同様に、PTAユニット14には、Aドライバ装置404、Xドライバ装置504およびYドライバ装置604が用いられる。
図11A〜11Dおよび図12A〜12Dのタイム・チャートは、Aドライバ装置402およびYドライバ装置502と同様に、図13のAドライバ装置404およびYドライバ装置504にも適用される。それによって、PTAユニット12と同様に、PTAユニット14の信号電極A1〜Amと最初の走査電極Y1または信号電極A1〜AmとY1およびY2との間にうまくアドレス放電を発生させることができる。
PTAユニット14は、PTAユニット12と同様に、m本のプラズマ・チューブ114と、背面側支持基板324に配置されたm本の信号電極A1〜Amと、前面側支持基板314に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)を有する。Aドライバ装置404は、PTAユニット14の信号電極A1〜Amにアドレス電圧パルスを印加する。Yドライバ装置604は、PTAユニット12の表示電極Y1、Y2、...Yncに昇順に走査電圧パルスを印加する。PTAユニット14には図4と同様の図10のXドライバ装置504が用いられる。
PTAユニット10、12、14および18の各組の信号電極A1〜Amは、電気的に互いに分離している。アドレス期間において、Aドライバ装置400およびYドライバ装置600と、Aドライバ装置402およびYドライバ装置602と、Aドライバ装置404およびYドライバ装置604と、Aドライバ装置408およびYドライバ装置608とは、同時に並行して動作する。
PTAユニット12には、図10に示されているようにAドライバ装置402、Xドライバ装置502およびYドライバ装置602が用いられ、同様に、PTAユニット14には、Aドライバ装置404、Xドライバ装置504およびYドライバ装置604が用いられる。
図11A〜11Dおよび図12A〜12Dのタイム・チャートは、Aドライバ装置402およびYドライバ装置502と同様に、図13のAドライバ装置404およびYドライバ装置504にも適用される。それによって、PTAユニット12と同様に、PTAユニット14の信号電極A1〜Amと最初の走査電極Y1または信号電極A1〜AmとY1およびY2との間にうまくアドレス放電を発生させることができる。
図14は、図9の実施形態の変形であり、本発明のさらに別の実施形態による、縦方向に隣接して配置された3つのPTAユニット10’、12’および18’を有する表示装置108の概略的構成を示している。この場合、PTAユニット10’および12’はより長いm本のプラズマ・チューブ111’を共有しており、PTAユニット12’および18’はより長いm本のプラズマ・チューブ118’を共有している。
PTAユニット10’は、m本のプラズマ・チューブ111’の大きい上部分と、背面側支持基板320上に配置されたアドレス電極A1〜Amと、前面側支持基板310上に配置されたne対の表示電極(X1,Y1)、(X2,Y2)、...(Xne,Yne)と、を有する。PTAユニット18’は、m本のプラズマ・チューブ118’の大きい下部分と、背面側支持基板328上に配置されたアドレス電極A1〜Amと、前面側支持基板318上に配置されたne対の表示電極(X1,Y1)、(X2,Y2)、...(Xne,Yne)と、を有する。PTAユニット12’は、m本のプラズマ・チューブ111’の残りの下部分と、m本のプラズマ・チューブ118’の残りの上部分と、背面側支持基板322上に配置されたアドレス電極A1〜Amと、前面側支持基板312上に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)と、を有する。j番目の行の対の表示電極(Xj,Yj)は、m本のプラズマ・チューブ118’の最も上の行のセルに対応する。
PTAユニット10’は、m本のプラズマ・チューブ111’の大きい上部分と、背面側支持基板320上に配置されたアドレス電極A1〜Amと、前面側支持基板310上に配置されたne対の表示電極(X1,Y1)、(X2,Y2)、...(Xne,Yne)と、を有する。PTAユニット18’は、m本のプラズマ・チューブ118’の大きい下部分と、背面側支持基板328上に配置されたアドレス電極A1〜Amと、前面側支持基板318上に配置されたne対の表示電極(X1,Y1)、(X2,Y2)、...(Xne,Yne)と、を有する。PTAユニット12’は、m本のプラズマ・チューブ111’の残りの下部分と、m本のプラズマ・チューブ118’の残りの上部分と、背面側支持基板322上に配置されたアドレス電極A1〜Amと、前面側支持基板312上に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)と、を有する。j番目の行の対の表示電極(Xj,Yj)は、m本のプラズマ・チューブ118’の最も上の行のセルに対応する。
図15A〜15Dは、アドレス期間TAにおいて図14のPTAユニット12’に用いられる、ドライバ制御回路52からのシフト・クロックパルスcpSHIFTおよび走査データ中の先頭の部分、Aドライバ装置402からのアドレス電圧パルスVa1〜Vanc、およびYドライバ装置502からの走査電圧パルスVy1〜Vyncのタイム・チャートを示している。
図15A〜15Dにおいて、アドレス電極A1〜Amに印加される最初およびj番目のアドレス電圧パルスVa1およびVajの幅W1は、アドレス電極A1〜Amに印加される残りのアドレス電圧パルスVa2〜Vaj−1およびVaj+1〜Vancの通常の幅Wncより大きく、残りのアドレス電圧パルスVa2〜Vaj−1およびVaj+1〜Vancの幅Wncの好ましくは1.5倍乃至2倍の所定の幅を有する。従って、走査電極Y1およびYjに印加される最初およびj番目の走査電圧パルスVy1およびVyjの幅W1は、走査電極Y2〜Yj−1およびYj+1〜Yncに印加される残りの走査電圧パルスVy2〜Vyj−1およびVyj+1〜Vyncの通常の幅Wncより大きく(W1>Wnc)、残りの走査電圧パルスVy2〜Vyj−1およびVyj+1〜Vyncの幅Wncの好ましくは1.5倍乃至2倍の範囲の所定の幅を有する。幅W1のアドレス電圧パルスVa1およびVajによって、PTAユニット12の信号電極A1〜Amと最初およびj番目の走査電極Y1の間にうまくアドレス放電を発生させることができる。
Aドライバ装置402は、上述のような幅W1およびWncの間隔を有するように調整されたシフト・クロックパルスcpSHIFTに従って、アドレス電圧パルスVa1〜Vancを発生する。Yドライバ装置502は、先頭の走査データを受け取ると走査電極Y1〜Yncに電圧Vya2を印加し、シフト・クロックパルスcpSHIFTに従って、レベルVya1の走査電圧パルスVy1〜Vyncを走査電極Y1〜Yncに順次印加する。それによって、PTAユニット12’の信号電極A1〜Amと最初の走査電極Y1およびYjまたは信号電極A1〜AmとY1およびYjおよびY2およびYj+1との間にうまくアドレス放電を発生させることができる。
Aドライバ装置400、402および408、Xドライバ装置500、502および508、およびYドライバ装置600、602および608のその他の動作は、図9の実施形態のものと同様である。
図15A〜15Dにおいて、アドレス電極A1〜Amに印加される最初およびj番目のアドレス電圧パルスVa1およびVajの幅W1は、アドレス電極A1〜Amに印加される残りのアドレス電圧パルスVa2〜Vaj−1およびVaj+1〜Vancの通常の幅Wncより大きく、残りのアドレス電圧パルスVa2〜Vaj−1およびVaj+1〜Vancの幅Wncの好ましくは1.5倍乃至2倍の所定の幅を有する。従って、走査電極Y1およびYjに印加される最初およびj番目の走査電圧パルスVy1およびVyjの幅W1は、走査電極Y2〜Yj−1およびYj+1〜Yncに印加される残りの走査電圧パルスVy2〜Vyj−1およびVyj+1〜Vyncの通常の幅Wncより大きく(W1>Wnc)、残りの走査電圧パルスVy2〜Vyj−1およびVyj+1〜Vyncの幅Wncの好ましくは1.5倍乃至2倍の範囲の所定の幅を有する。幅W1のアドレス電圧パルスVa1およびVajによって、PTAユニット12の信号電極A1〜Amと最初およびj番目の走査電極Y1の間にうまくアドレス放電を発生させることができる。
Aドライバ装置402は、上述のような幅W1およびWncの間隔を有するように調整されたシフト・クロックパルスcpSHIFTに従って、アドレス電圧パルスVa1〜Vancを発生する。Yドライバ装置502は、先頭の走査データを受け取ると走査電極Y1〜Yncに電圧Vya2を印加し、シフト・クロックパルスcpSHIFTに従って、レベルVya1の走査電圧パルスVy1〜Vyncを走査電極Y1〜Yncに順次印加する。それによって、PTAユニット12’の信号電極A1〜Amと最初の走査電極Y1およびYjまたは信号電極A1〜AmとY1およびYjおよびY2およびYj+1との間にうまくアドレス放電を発生させることができる。
Aドライバ装置400、402および408、Xドライバ装置500、502および508、およびYドライバ装置600、602および608のその他の動作は、図9の実施形態のものと同様である。
図16A〜16Dは、アドレス期間TAにおいて図14のPTAユニット12’に用いられる、ドライバ制御回路52からのシフト・クロックパルスcpSHIFTおよび走査データ中の先頭の部分、Aドライバ装置402からのアドレス電圧パルスVa1〜Vanc、およびYドライバ装置502からの走査電圧パルスVy1〜Vyncの別のタイム・チャートを示している。
図16A〜16Dにおいて、アドレス電極A1〜Amに印加される最初およびj番目のアドレス電圧パルスVa1の幅W1は、アドレス電極A1〜Amに印加されるアドレス電圧パルスVa2およびVaj+1の幅W2および残りのアドレス電圧パルスVa3〜Vaj−1およびVaj+2〜Vancの通常の幅Wncより大きく、残りのアドレス電圧パルスVa3〜Vaj−1およびVaj+2〜Vancの幅Wncの好ましくは1.5倍乃至2倍の所定の幅を有する。アドレス電極A1〜Amに印加される2番目およびj+1番目のアドレス電圧パルスVa2およびVaj+1の幅W2は、アドレス電極A1〜Amに印加されるアドレス電圧パルスVa1の幅W1より小さく、かつ残りのアドレス電圧パルスVa3〜Vaj−1およびVaj+2〜Vancの通常の幅Wncより大きく(W1>W2>Wnc)、残りのアドレス電圧パルスVa3〜Vaj−1およびVaj+2〜Vancの幅Wncの好ましくは1.25倍乃至1.5倍の所定の幅を有する。従って、走査電極Y1およびYjに印加される最初およびj番目の走査電圧パルスVy1およびVyjの幅W1は、走査電極Y2に印加される2番目およびj+1番目の走査電圧パルスVy2およびVyj+1の幅W2より大きく、残りの走査電圧パルスVy3〜Vaj−1およびVaj+2〜Vyncの幅Wncの好ましくは1.5倍乃至2倍の範囲の所定の幅を有し、2番目およびj+1番目の走査電圧パルスVy2およびVyj+1の幅W2は、走査電極Y3〜Yj−1およびYj+1〜Yncに印加される残りの走査電圧パルスVy3〜Vaj−1およびVaj+2〜Vyncの通常の幅Wncより大きく、残りの走査電圧パルスVy3〜Vaj−1およびVaj+2〜Vyncの幅Wncの好ましくは1.25倍乃至1.5倍の範囲の所定の幅を有する。幅W1およびW2のアドレス電圧パルスVa1およびVa2、およびVajおよびVaj+1によって、PTAユニット12’の信号電極A1〜Amと走査電極Y1、Y2、YjおよびYj+1の間にうまくアドレス放電を発生させることができる。
Aドライバ装置402は、上述のような幅W1、W2およびWncの間隔を有するように調整されたシフト・クロックパルスcpSHIFTに従って、アドレス電圧パルスVa1〜Vancを発生する。Yドライバ装置502は、先頭の走査データを受け取ると走査電極Y1〜Yncに電圧Vya2を印加し、シフト・クロックパルスcpSHIFTに従って、レベルVya1の走査電圧パルスVy1〜Vyncを走査電極Y1〜Yncに順次印加する。
Aドライバ装置400、402および408、Xドライバ装置500、502および508、およびYドライバ装置600、602および608のその他の動作は、図9の実施形態のものと同様である。
図15Cおよび15Dと図16Cおよび16Dとにおいて、代替構成として、アドレス電圧パルスVa1〜Vaj−1およびVaj〜Vancの印加の順序は、Vaj〜VancおよびVa1〜Vaj−1の順序とし、かつ走査電圧パルスVy1〜Vyj−1およびVyj〜Vyncの印加の順序は、プラズマ・チューブ118の上端部から開始してVyj〜VyncおよびVy1〜Vyj−1であってもよい。
図16A〜16Dにおいて、アドレス電極A1〜Amに印加される最初およびj番目のアドレス電圧パルスVa1の幅W1は、アドレス電極A1〜Amに印加されるアドレス電圧パルスVa2およびVaj+1の幅W2および残りのアドレス電圧パルスVa3〜Vaj−1およびVaj+2〜Vancの通常の幅Wncより大きく、残りのアドレス電圧パルスVa3〜Vaj−1およびVaj+2〜Vancの幅Wncの好ましくは1.5倍乃至2倍の所定の幅を有する。アドレス電極A1〜Amに印加される2番目およびj+1番目のアドレス電圧パルスVa2およびVaj+1の幅W2は、アドレス電極A1〜Amに印加されるアドレス電圧パルスVa1の幅W1より小さく、かつ残りのアドレス電圧パルスVa3〜Vaj−1およびVaj+2〜Vancの通常の幅Wncより大きく(W1>W2>Wnc)、残りのアドレス電圧パルスVa3〜Vaj−1およびVaj+2〜Vancの幅Wncの好ましくは1.25倍乃至1.5倍の所定の幅を有する。従って、走査電極Y1およびYjに印加される最初およびj番目の走査電圧パルスVy1およびVyjの幅W1は、走査電極Y2に印加される2番目およびj+1番目の走査電圧パルスVy2およびVyj+1の幅W2より大きく、残りの走査電圧パルスVy3〜Vaj−1およびVaj+2〜Vyncの幅Wncの好ましくは1.5倍乃至2倍の範囲の所定の幅を有し、2番目およびj+1番目の走査電圧パルスVy2およびVyj+1の幅W2は、走査電極Y3〜Yj−1およびYj+1〜Yncに印加される残りの走査電圧パルスVy3〜Vaj−1およびVaj+2〜Vyncの通常の幅Wncより大きく、残りの走査電圧パルスVy3〜Vaj−1およびVaj+2〜Vyncの幅Wncの好ましくは1.25倍乃至1.5倍の範囲の所定の幅を有する。幅W1およびW2のアドレス電圧パルスVa1およびVa2、およびVajおよびVaj+1によって、PTAユニット12’の信号電極A1〜Amと走査電極Y1、Y2、YjおよびYj+1の間にうまくアドレス放電を発生させることができる。
Aドライバ装置402は、上述のような幅W1、W2およびWncの間隔を有するように調整されたシフト・クロックパルスcpSHIFTに従って、アドレス電圧パルスVa1〜Vancを発生する。Yドライバ装置502は、先頭の走査データを受け取ると走査電極Y1〜Yncに電圧Vya2を印加し、シフト・クロックパルスcpSHIFTに従って、レベルVya1の走査電圧パルスVy1〜Vyncを走査電極Y1〜Yncに順次印加する。
Aドライバ装置400、402および408、Xドライバ装置500、502および508、およびYドライバ装置600、602および608のその他の動作は、図9の実施形態のものと同様である。
図15Cおよび15Dと図16Cおよび16Dとにおいて、代替構成として、アドレス電圧パルスVa1〜Vaj−1およびVaj〜Vancの印加の順序は、Vaj〜VancおよびVa1〜Vaj−1の順序とし、かつ走査電圧パルスVy1〜Vyj−1およびVyj〜Vyncの印加の順序は、プラズマ・チューブ118の上端部から開始してVyj〜VyncおよびVy1〜Vyj−1であってもよい。
図17は、図13の実施形態の変形であり、本発明のさらに別の実施形態による、縦方向に隣接して配置された4つのPTAユニット10’、12’、14’および18’を有する表示装置110の概略的構成を示している。この場合、PTAユニット10’および12’はより長いm本のプラズマ・チューブ111’を共有しており、PTAユニット12および14はより長いm本のプラズマ・チューブ113を共有しており、PTAユニット14’および18’はより長いm本のプラズマ・チューブ118’を共有している。
PTAユニット10’および18’は、図14の場合のものと同様である。
PTAユニット12’は、m本のプラズマ・チューブ111’の下部分と、m本のプラズマ・チューブ113の上部分と、背面側支持基板322上に配置されたアドレス電極A1〜Amと、前面側支持基板312上に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)と、を有する。j番目の行の対の表示電極(Xj,Yj)は、m本のプラズマ・チューブ113の最も上の行のセルに対応する。
PTAユニット14’は、m本のプラズマ・チューブ113の下部分と、m本のプラズマ・チューブ118’の上部分と、背面側支持基板322上に配置されたアドレス電極A1〜Amと、前面側支持基板312上に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)と、を有する。j番目の行の対の表示電極(Xj,Yj)は、m本のプラズマ・チューブ118’の最も上の行のセルに対応する。
図15A〜15Dおよび図16A〜16Dのタイム・チャートは、Aドライバ装置402およびYドライバ装置502と同様に、Aドライバ装置404およびYドライバ装置504にも適用される。それによって、PTAユニット14’の信号電極A1〜Amと最初の走査電極Y1およびYjまたは信号電極A1〜AmとY1およびYjおよびY2およびYj+1との間にうまくアドレス放電を発生させることができる。
PTAユニット10’および18’は、図14の場合のものと同様である。
PTAユニット12’は、m本のプラズマ・チューブ111’の下部分と、m本のプラズマ・チューブ113の上部分と、背面側支持基板322上に配置されたアドレス電極A1〜Amと、前面側支持基板312上に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)と、を有する。j番目の行の対の表示電極(Xj,Yj)は、m本のプラズマ・チューブ113の最も上の行のセルに対応する。
PTAユニット14’は、m本のプラズマ・チューブ113の下部分と、m本のプラズマ・チューブ118’の上部分と、背面側支持基板322上に配置されたアドレス電極A1〜Amと、前面側支持基板312上に配置されたnc対の表示電極(X1,Y1)、(X2,Y2)、...(Xnc,Ync)と、を有する。j番目の行の対の表示電極(Xj,Yj)は、m本のプラズマ・チューブ118’の最も上の行のセルに対応する。
図15A〜15Dおよび図16A〜16Dのタイム・チャートは、Aドライバ装置402およびYドライバ装置502と同様に、Aドライバ装置404およびYドライバ装置504にも適用される。それによって、PTAユニット14’の信号電極A1〜Amと最初の走査電極Y1およびYjまたは信号電極A1〜AmとY1およびYjおよびY2およびYj+1との間にうまくアドレス放電を発生させることができる。
図14および17の実施形態では、プラズマ・チューブ・アレイの数がPTAユニットの数より少ないが、プラズマ・チューブ・アレイの数がPTAユニットの数より多くてもよい。
上述の実施形態では、走査開始およびチューブ端部からの最初および/または2番目のアドレス電圧パルスのパルス幅W1、W2を大きくしたが、走査開始およびチューブ端部からの最初から数k番目のアドレス電圧パルスのパルス幅を大きくしてもよい。
以上説明した実施形態は典型例として挙げたに過ぎず、その各実施形態の構成要素を組み合わせること、その変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく、実施形態の種々の変形を行えることは明らかである。
Claims (5)
- 内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する第1組の複数m本のガス放電管が並置され、前記第1組の複数m本のガス放電管の表示面側に第1の複数ne対の表示電極が配置され、前記第1組の複数m本のガス放電管の背面側に複数m本の信号電極が配置された第1のユニットと、
内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する第2組の複数m本のガス放電管が並置され、前記第2組の複数m本のガス放電管の表示面側に第2の複数nc対の表示電極が配置され、前記第2組の複数m本のガス放電管の背面側に複数m本の信号電極が配置された第2のユニットと、
第1の期間において前記第1のユニットの前記第1の複数ne対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、第2の期間において前記第1の複数ne対の表示電極に維持電圧パルスを印加する第1の表示電極駆動回路と、
前記第1の期間において前記第1のユニットの前記一方の表示電極に順次印加された前記走査電圧に従って前記複数m本の信号電極にアドレス電圧パルスを印加する第1のアドレス電圧回路と、
前記第1の期間において前記第2のユニットの前記第2の複数nc対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、前記第2の期間において前記第2の複数nc対の表示電極に維持電圧パルスを印加する第2の表示電極駆動回路と、
前記第1の期間において前記第2のユニットの前記一方の表示電極に順次印加された前記走査電圧に従って前記複数m本の信号電極にアドレス電圧パルスを印加する第2のアドレス電圧回路と、
を具え、
前記第2の複数ncの数は前記第1の複数neの数より少なく、
前記第1組の複数m本のガス放電管の端部と前記第2組の複数m本のガス放電管の端部とが繋ぎ目に沿って互いに隣接して配置され、
前記第2のアドレス電圧回路は、前記第1の期間において、前記第2の複数nc対の表示電極の各表示電極対のうちの或る表示電極に最初の走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の最初の組アドレス電圧パルスを前記第2のユニットの前記複数m本の信号電極に印加することを特徴とする、表示装置。 - 前記第2のアドレス電圧回路は、前記第1の期間において、前記第2の複数nc対の表示電極の各表示電極対のうちの或る表示電極に最初および2番目の走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の最初および2番目の組のアドレス電圧パルスを前記第2のユニットの前記複数m本の信号電極に印加することを特徴とする、請求項1に記載の表示装置。
- 前記第2のアドレス電圧回路は、前記第1の期間において、前記第2の複数nc対の表示電極の各表示電極対のうちのチューブ端部の最初の表示電極に走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の1組のアドレス電圧パルスを前記第2のユニットの前記複数m本の信号電極に印加することを特徴とする、請求項1に記載の表示装置。
- さらに、内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に第1の複数ne個の発光点をそれぞれ有する第3組の複数m本のガス放電管が並置され、前記第3組の複数m本のガス放電管の表示面側に第1の複数ne対の表示電極が配置され、前記第3組の複数m本のガス放電管の背面側に複数m本の信号電極が配置された第3のユニットを具えることを特徴とする、請求項1に記載の表示装置。
- 内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する第1の組の複数m本のガス放電管の一部が並置され、前記第1組の複数m本のガス放電管の表示面側に第1の複数ne対の表示電極が配置され、前記第1組の複数m本のガス放電管の背面側に複数m本の信号電極が配置された第1のユニットと、
内部に、蛍光体層が形成されると共に放電ガスが封入され、前記第1組の複数m本のガス放電管の残りの一部が並置され、前記第1組の複数m本のガス放電管の残りの一部の端部に隣接して長手方向に複数の発光点をそれぞれ有する第2の組の複数m本のガス放電管の一部が並置され、前記第1組の複数m本のガス放電管の残りの一部と前記第2組の複数m本のガス放電管の一部の表示面側に第2の複数nc対の表示電極が配置され、前記第1組の複数m本のガス放電管の残りの一部と前記第2組の複数m本のガス放電管の一部の背面側に複数m本の信号電極が配置された第2のユニットと、
第1の期間において前記第1のユニットの前記第1の複数ne対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、第2の期間において前記第1の複数ne対の表示電極に維持電圧パルスを印加する第1の表示電極駆動回路と、
前記第1の期間において前記第1のユニットの前記一方の表示電極に順次印加された前記走査電圧に従って前記複数m本の信号電極にアドレス電圧パルスを印加する第1のアドレス電圧回路と、
前記第1の期間において前記第2のユニットの前記第2の複数nc対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、前記第2の期間において前記第2の複数nc対の表示電極に維持電圧パルスを印加する第2の表示電極駆動回路と、
前記第1の期間において前記第2のユニットの前記一方の表示電極に順次印加された前記走査電圧に従って前記複数m本の信号電極にアドレス電圧パルスを印加する第2のアドレス電圧回路と、
を具え、
前記第1組の複数m本のガス放電管の残りの一部の端部と前記第2組の複数m本のガス放電管の一部の端部とが繋ぎ目に沿って互いに隣接して配置され、
前記第2のアドレス電圧回路は、前記第1の期間において、前記第2の複数nc対の表示電極の各表示電極対のうちの前記第2組の複数m本のガス放電管の一部の端部の最初の表示電極に走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の1組アドレス電圧パルスを前記第2のユニットの前記複数m本の信号電極に印加することを特徴とする、表示装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/306635 WO2007116437A1 (ja) | 2006-03-30 | 2006-03-30 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2007116437A1 true JPWO2007116437A1 (ja) | 2009-08-20 |
Family
ID=38580746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008509589A Pending JPWO2007116437A1 (ja) | 2006-03-30 | 2006-03-30 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2007116437A1 (ja) |
WO (1) | WO2007116437A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5188891B2 (ja) * | 2008-06-26 | 2013-04-24 | 篠田プラズマ株式会社 | 発光管アレイ型表示装置及び輝度補正方法 |
WO2011004595A1 (ja) * | 2009-07-10 | 2011-01-13 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
WO2011089887A1 (ja) * | 2010-01-19 | 2011-07-28 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
KR20120098893A (ko) * | 2010-01-19 | 2012-09-05 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치 |
US9060818B2 (en) | 2011-09-01 | 2015-06-23 | DePuy Synthes Products, Inc. | Bone implants |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3408684B2 (ja) * | 1995-12-25 | 2003-05-19 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
JP2003272529A (ja) * | 2002-03-14 | 2003-09-26 | Sony Corp | プラズマ表示装置およびその駆動方法 |
JP4181859B2 (ja) * | 2002-11-25 | 2008-11-19 | 篠田プラズマ株式会社 | 発光管アレイ型表示装置 |
-
2006
- 2006-03-30 WO PCT/JP2006/306635 patent/WO2007116437A1/ja active Application Filing
- 2006-03-30 JP JP2008509589A patent/JPWO2007116437A1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2007116437A1 (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100713052B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
JP5146410B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
EP1705629B1 (en) | Plasma display panel drive method | |
JP2002215085A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
JPWO2007116437A1 (ja) | 表示装置 | |
JP2006267655A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
US20060164338A1 (en) | Plasma display panel drive method | |
EP1622114A2 (en) | Method for driving a plasma display panel | |
JP5189503B2 (ja) | 表示装置の駆動方法および表示装置 | |
JP4438131B2 (ja) | 表示パネルの駆動方法と放電式表示装置 | |
JPWO2008050445A1 (ja) | 表示装置 | |
WO2004086340A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100570748B1 (ko) | 플라즈마 표시패널 및 그의 구동방법 | |
JP2007133291A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR20040079345A (ko) | 플라즈마 디스플레이 패널과 그 구동 방법 | |
JP2006351259A (ja) | プラズマディスプレイパネル | |
US20090184945A1 (en) | Driving method of plasma display and plasma display apparatus | |
JP4211579B2 (ja) | プラズマディスプレイパネル | |
KR100536203B1 (ko) | 플라즈마 표시패널 및 그의 구동방법 | |
JP4461733B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5143448B2 (ja) | プラズマ・チューブ・アレイ型の表示装置 | |
JPWO2007091325A1 (ja) | 表示装置 | |
JPWO2007141847A1 (ja) | 表示装置 | |
JP2009109964A (ja) | プラズマディスプレイパネル駆動装置及びそれを用いたプラズマディスプレイ装置 | |
US20080143646A1 (en) | Apparatus and method for driving a plasma display panel |