JP4329180B2

JP4329180B2 - 表示装置及びその制御方法

Info

Publication number: JP4329180B2
Application number: JP24693099A
Authority: JP
Inventors: 誠小野澤; 通孝大沢; 勇司佐野; 健夫増田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-09-01
Filing date: 1999-09-01
Publication date: 2009-09-09
Anticipated expiration: 2019-09-01
Also published as: JP2001075526A

Description

【０００１】
【発明の属する技術分野】
本発明は、放電現象を利用した、例えばプラズマ放電を用いた表示装置及びその制御方法に関する。
【０００２】
【従来の技術】
近年、放電現象を利用した表示方法、例えばプラズマ放電によって発生する紫外線を用いて蛍光体を励起し、その発光色を利用して表示する方法は、コンピュータワークステーションの表示装置や映像表示装置として、更には公告や各種情報の表示装置として広く一般に用いられるようになった。
【０００３】
このような用途に用いられる表示装置は、ＵＳＮｏ．５７４５０８６の第１０図に、そのブロック回路図が示されているように、プラズマパネルと、Ｙｓａサステイン回路と、Ｙｓｂサステイン回路と、Ｘａアドレス駆動回路と、それらを制御するコントローラから構成されることが開示されている。
【０００４】
また、特開平８−３２０６６７号公報には、その実施例として、放電維持期間においてＹ電極を所定の電圧に維持するＹ側駆動手段と、正極性を有する電源電圧と負極性を有する電源電圧に基いて、当該の維持期間にＸ電極に対して正極性の振幅を有する正側維持パルス信号と負極性の振幅を有する負側維持パルス信号とを交互に供給するＸ側駆動手段が開示されている。
【０００５】
【発明が解決しようとする課題】
ＵＳＮｏ．５７４５０８６に示された従来技術の表示装置において、Ｙｓａサステイン回路からＹｓａサステイン電極へスキャンパルスを加え、そしてアドレス電極との間に電界を形成することによってアドレッシングを行い、また、Ｙｓａサステイン電極及びＹｓｂサステイン電極へサステインパルスを印加して、その両者の電極間に形成させた電界によってプラズマ放電の維持を行うように構成されている。この時、上記したＹｓａ及びＹｓｂサステイン電極へ印加されるサステインパルスには、同一極性を示すサステインパルスが用いられており、一般的には、正電圧を有するサステインパルスである。
【０００６】
従って、上記した従来の表示装置において、Ｙｓａサステイン電極及びＹｓｂサステイン電極に対して、ほぼ同数のサステインパルスを印加しなければならない。このとき、上記したＹｓａサステイン電極及びＹｓｂサステイン電極に夫々のサステインパルスを供給するためのＹｓａ及びＹｓｂサステイン回路には、プラズマパネルの構造に起因して存在するパネル容量を充放電させるに必要な変位電流や、プラズマパネルの放電に伴う放電電流が流れることになるため、サステイン回路はこれらの大電流を流し得るパワー回路であることが必要である。
【０００７】
一方では、プラズマ表示装置が必要とされる市場から、より大きな画面サイズの表示装置が望まれ、そして更には消費電力が少なく、しかも低価格での製品開発が要求されている。そのためには、画素である放電領域の構造のみならず、同時に個々の画素を駆動させるための周辺駆動回路について、その簡略化、更には低コスト化を図ることが要求されている。
【０００８】
上記した課題を解決するひとつの方法として、特開平８−３２０６６７号公報に示された従来技術において、正極性及び負極性を有する電源電圧に基いて、放電が維持される期間、Ｘ電極に対して正極性の振幅を有する正側維持パルス信号と負極性の振幅を有する負側維持パルス信号とを交互に供給するように構成されている。これによって、従来必要とされたＹ電極からの維持パルス信号の印加を不要とし、Ｙ側駆動手段の簡略化、即ち、Ｙ電極への信号供給用配線パターンの省略を可能としている。
【０００９】
しかしながら、上記した従来技術においては、Ｙ電極側に安定な放電を開始するための信号電圧印加手段は付加されておらず、またパネルを含めた駆動回路の省電力化に対する配慮はなされていない。更にまた、Ｘ電極−Ｙ電極、またはＹ電極−アドレス電極との間で行われる放電開始電圧の大きさに対して、簡略化された駆動回路で、かつ安定な放電を実現するための配慮はなされていなかった。
【００１０】
本発明は、上記した従来技術の課題を解消し、表示パネルの安定な放電を実現しつつ、個々の画素を駆動させるための駆動回路の規模を簡略化することにある。
【００１１】
【課題を解決するための手段】
本発明では上記した従来技術の課題を解決し、簡略化された駆動回路を実現するために、略平行に配置された第１の電極及び第２の電極と、この第１の電極及び第２の電極に対して略直交させて配置したアドレス電極とを用いて放電領域を挟んだ構造の表示パネルと、第１の電極を駆動させるための第１の駆動回路と、第２の電極を駆動させるための第２の駆動回路と、アドレス電極を駆動させるためのアドレス駆動回路と、制御信号を発生させるための波形制御回路とを備え、上記した第１の駆動回路は、第1の電極に正及び負のサステイン電圧を印加する正負両出力サステイン回路であり、上記した第２の駆動回路として、第２の電極にスキャンパルスを印加するためのスキャンパルス発生回路と、スキャン用電圧パルスの印加後であって正及び負のサステイン電圧の印加前の期間に正の第１のサステインパルスを前記第２の電極に印加し、正及び負のサステイン電圧の印加前にこの第１のサステイン電圧パルスを停止させるように動作する第１サステインパルス発生回路とで構成するとともに、上記したアドレス駆動回路を第１のサステイン電圧パルスの印加に同期させて正電圧パルスをアドレス電極に印加させるように構成した。
【００１２】
本発明では、第１の電極に正電圧サステインパルスを供給するための正負両出力サステイン回路について、その具体的な回路構成として、第１の電極に正電圧を印加するための正電圧スイッチ素子と、負電圧を印加するための負電圧スイッチ素子とを用いて構成した。
【００１３】
また、上記の第１の電極と、電気的に接地されたアースとの間に、電力回収回路を接続し、この電力回収回路は、電力回収コイルと電力回収スイッチと電力回収コンデンサとからなる直列回路、または電力回収コイルと電力回収スイッチとからなる直列回路を用いて構成するようにした。
【００２０】
【発明の実施の形態】
以下、本発明の実施例について、プラズマ放電によって発生させた紫外線を用いて蛍光体を励起し、その発光色を表示させるプラズマ表示を例として、図面を用いて説明する。尚、本発明と同様の作用をもたらすものであればプラズマに限定されるものではなく、他の原理を用いた表示方法であっても構わない。また、各図面の中で、同じ働きをするものには、同じ番号を付けて表す。
【００２１】
図１は、本発明の第１の実施例を説明するブロック回路図であって、１はプラズマ表示パネル、２はその第１の電極、３は第２の電極、４はアドレス電極を表わす。ここで、プラズマ表示パネル１の詳細な製造方法は省略するが、良く知られたスクリーン印刷法やスパッタリング法、焼成技術等を用いて、略平行に配置した第１の電極２と第２の電極３とを形成したガラス基板と、上記した第１の電極２及び第２の電極３に対して略直交するように配置したアドレス電極４を形成したガラス基板とを、図示していないが放電領域を形成するための隔壁を挟んで貼り合わせて製作されている。
【００２２】
そして、第１の電極２の一端は共通に結線されており、それが第１の駆動回路５に接続されている。また、第２の電極３は第２の駆動回路６に、アドレス電極４はアドレス駆動回路７に、各々接続されている。そして、これら第１の駆動回路５、第２の駆動回路６及びアドレス駆動回路７は、これらの駆動回路に制御用信号を形成させる波形制御回路８に接続され、その動作が制御される。また、図１に示したように、第１の駆動回路５は正及び負の両出力を発生させるためのサステイン回路９及びリセット回路１０を用いて構成され、また、第２の駆動回路６は第１のサステインパルスを発生させるための第１サステインパルス発生回路１１、リセット回路１２、及び第２の電極３の個々の端子に信号を分配させるためのスキャン回路１３を用いて構成されている。
【００２３】
また、図１に示したプラズマ表示パネル１において、第１の電極２と第２の電極３との間で生じる放電開始電圧Ｖfxyが、第２の電極３とアドレス電極４との間で生じる放電開始電圧Ｖfayより大きくなるように設計されている。
【００２４】
次に、図１に示した第１の実施例の動作について説明する。
【００２５】
図１において、波形制御回路８から出力されたスキャン信号ＤＳＣは、第２の駆動回路６を構成するスキャン回路１３へ供給される。そして、入力されたスキャン信号ＤＳＣに基いて、スキャン回路１３は第２の電極３の各端子へ供給するためのスキャンパルスＳＣを発生させる。また、波形制御回路８から出力されたリセット信号ＤＲＹは、第２の駆動回路６を構成するリセット回路１２へ供給され、このリセット信号ＤＲＹに基づいて、リセット回路１２はスキャン回路１３を介して第２の電極３にリセットパルスＲＹが供給される。更に、波形制御回路８から出力された第１サステイン信号ＤＳＹは、同じく第２の駆動回路６の第１サステインパルス発生回路１１へ供給され、上記した第１サステイン信号ＤＳＹに基づいて形成された第１サステインパルスＳＹ１を、スキャン回路１３を介して第２の電極３へ供給する。このとき、上記したスキャンパルスＳＣ、リセットパルスＲＹ及び第１サステインパルスＳＹは、第２の駆動回路６から第２の電極３へ供給される第２の電極駆動用電圧Ｙに重畳される。
【００２６】
一方、図１において、波形制御回路８から出力されたサステイン信号ＤＳＸは、第１の駆動回路５を構成する正負両出力サステイン回路９へ供給され、このサステイン信号ＤＳＸに基づいて第１の電極２へ供給するための正負サステインパルスＳＸが形成される。また、波形制御回路８から出力されたリセット信号ＤＲＸは、同じくリセット回路１０へ供給され、このリセット回路１０で形成されたリセットパルスＲＸは、正負両出力サステイン回路９を介して、第１の電極２へ供給される。尚、上記した正負サステインパルスＳＸ及びリセットパルスＲＸは、第１駆動回路５から第１の電極２へ供給される第１の電極駆動用電圧Ｘに重畳される。
【００２７】
そしてまた、波形制御回路８から出力されたアドレス信号ＤＡは、アドレス駆動回路７へ供給され、そこでアドレス電極４へ供給するためのアドレス駆動用電圧Ａを発生させる。
【００２８】
以上で述べたブロック回路において、第１の電極２、第２の電極３及びアドレス電極４に印加される動作波形について、図７の動作波形図を用いて説明する。
【００２９】
図７（ａ）から（ｃ）は、各々、従来技術における第１の電極に印加される駆動電圧Ｘ波形、第２の電極に印加される駆動電圧Ｙ波形、アドレス電極に印加される駆動電圧Ａ波形を表わし、そして（ｄ）は本発明の第１の電極２に印加される駆動電圧Ｘ波形、（ｅ）は同じく第２の電極に印加される駆動電圧Ｙ波形、（ｆ）及び（ｇ）は同じくアドレス電極４に印加される駆動電圧Ａ波形である。
【００３０】
従来技術では、放電領域で放電が維持継続されている、所謂、サステイン期間において、第１の電極に供給される第１の駆動電圧Ｘには正電圧のサステインパルスＳＸが重畳され（図７（ａ））、また第２の電極に供給される第２の駆動電圧ＹにはサステインパルスＳＹが重畳されている（図７（ｂ））。そして、アドレス電極に供給されるアドレス駆動電圧Ａは、この期間において約０ボルトに設定されている（図７（ｃ））。従って、このような駆動方法を用いてプラズマ表示パネルの駆動を行う場合には、第１の駆動回路及び第２の駆動回路には、各々、ほぼ同等規模のサステイン回路が不可欠であった。このため、プラズマ表示パネルの表示サイズが大きくなるに従って、大容量の電流制御に必要な回路となり、そしてその規模も大掛かりなものにならざるを得ない。
【００３１】
一方、従来技術に対する本発明の表示装置における制御方法は、下記の通りである。即ち、図７（ｄ）に示す如く、サステイン期間において第1の電極２に供給される駆動電圧Ｘに、正電圧であるサステインパルスＳＸＰ及び負電圧であるサステインパルスＳＸＮの両者を重畳させる。そしてまた、図７（ｅ）に示すように、安定な放電を実現させるために、第1サステイン期間の間だけ、第２の電極３に供給する駆動電圧Ｙに第1サステインパルスＳＹ１を重畳している。更に、図７（ｆ）に示すように、上記した第1サステイン期間における第１サステインパルスＳＹ１（図７（ｅ）参照）に同期させて、放電領域での誤放電を防止するための正電圧パルスＡＳをアドレス電極４に供給させる。この誤放電防止用のパルスＡＳは、図７（ｇ）に示すように、第1サステイン期間の全体に亘って、または第１の電極２に次のサステインパルスが印加されるまでの期間の間、供給されても良い。
【００３２】
上記したように、第１の電極２に供給される駆動電圧Ｘに正電圧のサステインパルスＳＸＰと負電圧のサステインパルスＳＸＮの両方のパルスを重畳させることによって、第２の電極３に供給すべき駆動電圧Ｙに重畳させるサステインパルス数を大きく減らすことが出来、この結果、第２の電極３を駆動するための第２に駆動回路６の規模を大幅に縮小させることが出来る。これによって、従来技術と同様に表示パネル１の安定した駆動を実現することが可能となり、更には、より大形の表示パネルに対しても、大掛かりな規模の駆動回路を用いなくても安定な表示を実現することが出来る。
【００３３】
以上で説明した本発明の実施例では、表示パネル１を構成する第１の電極２と第２の電極３との間の放電開始電圧Ｖfxyが、第２の電極３とアドレス電極４との間の放電開始電圧Ｖfayに比較して大きい場合について、その動作を述べた。
【００３４】
次に、第１の電極２と第２の電極３との間の放電開始電圧Ｖfxyが、第２の電極３とアドレス電極４との間の放電開始電圧Ｖfayに比較して小さい表示パネルを用いた場合について述べる。
【００３５】
図２は、本発明の第２の実施例を説明するためのブロック回路図であって、表示パネル１００は、第１の電極２と第２の電極３との間の放電開始電圧Ｖfxyが、第２の電極３とアドレス電極４との間の放電開始電圧Ｖfayより小さくなるように設計した表示パネルである。第２の電極３を駆動するための第２の駆動回路６は、リセット回路１２とスキャン回路１３を用いて構成されている。第１の電極２及びアドレス電極４を駆動させるための駆動回路は、上記した図１に示した実施例と同様である。
【００３６】
この場合、図１に示した第1サステインパルス発生回路１１を省略することが出来、従って、第２の電極３を駆動させるための駆動電圧Ｙに重畳させる第１サステインパルスＳＹ１（図７（ｅ））及びアドレス電極４を駆動させるための駆動電圧Ａに重畳させる誤放電防止用の正電圧パルスＡＳ（図７（ｆ））を不要とすることが出来る。
【００３７】
第１の電極２を駆動させるための駆動電圧Ｘ、第２の電極３を駆動させるための駆動電圧Ｙ及びアドレス電極４を駆動させるための駆動電圧Ａについて、それらの動作波形を各々図７（ｋ）、（ｌ）及び（ｍ）に示す。サステイン期間において、第１の電極２には正負両出力のサステイン回路９から正電圧のサステインパルスＳＸＰ及び負電圧のサステインパルスＳＸＮが駆動電圧Ｘに重畳して印加されるが、第２の電極３及びアドレス電極４には、所定の駆動電圧Ｙ及びＡを印加する。例えば、この所定の駆動電圧として、電気的に接地された電位、またはアース電位とする。また、この時、アドレス期間中にアドレス電極４を駆動させるための駆動電圧Ａに重畳させるアドレスパルスＡＤの電圧値を、図１に示した場合に比較して高く設定する。
【００３８】
上記したように、第１の電極２、第２の電極３及びアドレス電極４に供給する駆動電圧を、例えば図７（ｋ）、（ｌ）及び（ｍ）に示したようにすることによって、表示パネル１００を駆動させるためのサステイン回路の規模を大幅に縮小させることが可能となる。
【００３９】
尚、第１の実施例で示した第１の電極２と第２の電極３との間の放電開始電圧Ｖfxyが第２の電極３とアドレス電極４との間の放電開始電圧Ｖfayより大きい表示パネル１を用いた場合でも、リセット回路１２、またはスキャン回路１３に第１のサステイン期間の間だけ、第２の駆動電圧Ｙに重畳させるための第１サステインパルスＳＹ１を発生させる機能を設ければ、上記の図２に示したブロック回路図と同様の回路構成を有するプラズマ表示装置を実現することが出来る。
【００４０】
次に、図１及び図２に示した本発明のプラズマ表示装置における正負両出力サステン回路９の具体例について説明する。
【００４１】
図３は、本発明の正負両出力サステイン回路９の第１の実施例を説明するためのブロック回路図である。この図から明らかのように、正電圧サステイン回路７０はプリドライブ回路２８〜３０、スイッチ素子３３〜３５、ダイオード３８及び３９を用いて構成され、また、負電圧サステイン回路７１はプリドライブ回路３１及び３２、スイッチ素子３６及び３７、ダイオード４０を用いて構成されている。そして、本発明である正負両出力サステイ回路９は正電圧サステイン回路７０及び負電圧サステイン回路７１から構成されている。また、リセット信号入力端子２０、正電圧ハイサイド信号入力端子２１、切換信号入力端子２２、正電圧ローサイド信号入力端子２３、負電圧ハイサイド信号入力端子２４、負電圧ローサイド信号入力端子２５の各端子は、図１及び図２に示した波形制御回路８に接続されている。そして、出力端子２７は、図１及び図２に示した表示パネルの第１の電極２に接続されている。
【００４２】
次に、この正負両出力サステイン回路９の動作について説明する。
【００４３】
プリドライブ回路２８〜３２の各回路は、波形制御回路８からの指示に従って、各々正電圧ハイサイド信号入力端子２１から入力される正電圧ハイサイド信号ＤＳＸ１、切換信号入力端子２２から入力される切換信号ＤＳＸ２、正電圧ローサイド信号入力端子２３から入力される正電圧ローサイド信号ＤＳＸ３、負電圧ハイサイド信号入力端子２４から入力される負電圧ハイサイド信号ＤＳＸ４、負電圧ローサイド信号入力端子２５から入力される負電圧ローサイド信号ＤＳＸ５を増幅し、そして各々のプリドライブ回路２８〜３２に対応して接続されたスイッチ素子３３から３７を駆動させるように作用する。
【００４４】
ここで、スイッチ素子３３は、正電圧ハイサイド信号ＤＳＸ１に基づいてスイッチング動作を行い、スイッチ素子３３がオン状態にあるとき、スイッチ素子３４を介して、出力端子２７へ供給する第１の駆動電圧Ｘを正の電源電圧Ｖｃｃに保持する働きをしている。また、スイッチ素子３５は、正電圧ローサイド信号ＤＳＸ３に基づいてスイッチング動作を行い、スイッチ素子３５がオン状態にあるとき、正の電源電圧Ｖｃｃに設定された出力端子２７の第１の駆動電圧Ｘを電気的に接地された電位、例えばＧＮＤレベルにする働きをしている。この際、スイッチ素子３４は、切換信号ＤＳＸ２によってスイッチング動作を行うが、上記スイッチ素子３３がオン状態にあるときには、同時にスイッチ素子３４もオン状態になるように制御される。
【００４５】
一方、図３において、スイッチ素子３７は、負電圧ローサイド信号ＤＳＸ５に基づいてスイッチング動作を行い、スイッチ素子３７がオン状態のとき、出力端子２７における第１の駆動電圧Ｘを負の電源電圧である−Ｖｃｃにするように作用する。また、スイッチ素子３６は、負電圧ハイサイド信号ＤＳＸ４に基づいてスイッチング動作を行い、スイッチ素子３６がオン状態にあるとき、負の電圧に設定された出力端子２７における第１の駆動電圧Ｘを電気的に接地された電位、例えばＧＮＤレベルにする働きをしている。そして、上記したスイッチ素子３７がオン状態にあるとき、スイッチ素子３４はオフ状態になるように制御されている。このように制御されることによって、出力端子２７の第１の駆動電圧Ｘが負の電圧の場合でも、スイッチ素子３３とスイッチ素子３４とが接続されたところの接続点では、その電位を正電圧に保つことができる。従って、出力端子２７へ供給する第１の駆動電圧Ｘが負電圧の場合でも、スイッチ素子３３のスイッチング動作を安定させて行うことができる。
【００４６】
尚、図３に示した回路において、スイッチ素子３４をスイッチ素子３６と略同時のタイミングでオン・オフさせることによって、スイッチ素子３６及びプリドライブ回路３１を削除することが可能である。
【００４７】
以上で説明したように、本発明であるプラズマ表示装置においては、第１の駆動回路５を正及び負の電圧を出力可能とした正負両出力サステイン回路９を用いて構成し、これによって、第２の駆動回路６を構成するサステイン回路の回路規模を縮小させることができる。
【００４８】
次に、正負両出力サステイン回路９の第２の実施例について、図４のブロック回路図を用いて説明する。この図４からも明らかのように、正負両出力サステン回路９は、プリドライブ回路４４及び４５、スイッチ素子４６及び４７を用いて構成されている。また、ハイサイド信号入力端子４２及びローサイド信号入力端子４３は波形制御回路８に接続されている。
【００４９】
以下、図４に示した回路の動作について説明する。同図において、プリドライブ回路４４及び４５は、各々ハイサイド信号入力端子４２から入力されるハイサイド信号ＤＳＸＨ及びローサイド信号入力端子４３から入力されるローサイド信号ＤＳＸＬを増幅し、各々の回路がスイッチ素子４６及び４７を作動させるように働く。そして、スイッチ素子４６は、ハイサイド信号ＤＳＸＨに基づいてスイッチ素子４６がオン状態にあるとき、出力端子２７へ供給する第１の駆動電圧Ｘを正の電源電圧Ｖｃｃにするように作用する。また、スイッチ素子４７は、ローサイド信号ＤＳＸＬに基づいてスイッチ素子４７がオン状態であるとき、出力端子２７の第１の駆動電圧Ｘを負電源電圧である−Ｖｃｃにするように作用する。
【００５０】
この場合、第１の電極２へ供給される駆動電圧Ｘの波形は、図７（ｈ）に示されるように、サステイン期間において、Ｖｃｃ電圧、−Ｖｃｃ電圧の２値に設定される。上記した波形は、図３に示された回路構成の場合に、その波形が図７（ｄ）に示されるように、Ｖｃｃ電圧、ＧＮＤ電圧、−Ｖｃｃ電圧の３値に設定されるのに対して、ＧＮＤ電位に保持される期間が存在しないと言う相違はあるが、第１の電極２を駆動させると言うことに関して、特別な差異を生じない。これによって、図３に示した第１の実施例に比較して、正負両出力サステイン回路の回路規模を縮小させることが出来る。
【００５１】
次に、正負両出力サステイン回路の第３の実施例を、図５を用いて説明する。
【００５２】
図５に示すように、電力回収回路６１は、プリドライブ回路５２及び５３、スイッチ素子５４及び５５、ダイオード５６及び５７、電力回収コンデンサ５８、電力回収コイル５９及び６０を用いて構成されている。また、立下り電力回収信号入力端子５０及び立上り電力回収信号入力端子５１は、図１または図２に示した波形制御回路８に接続されている。そして、図５に示した第３の実施例は、上記した図４の第２の実施例に比較して、上記した電力回収回路６１を付加している点が異なる。
【００５３】
図５に示した回路において、プリドライブ回路５２及び５３は、各々立下り電力回収信号入力端子５０から入力される立下り電力回収信号ＤＤＮ及び立上り電力回収信号入力端子５１から入力される立上り電力回収信号ＤＤＰを増幅して、各々の信号がスイッチ素子５４及び５５に入力される。スイッチ素子５４は、立下り電力回収信号ＤＤＮに基づいてスイッチング動作を行い、スイッチ素子５４がオン状態にあるとき、出力端子２７に接続された表示パネルの第１の電極２から、電力回収コイル５９とダイオード５６を介して、電力回収コンデンサ５８へ電流を流すように作用する。また、スイッチ素子５５は、立上り電力回収信号ＤＤＰに基づいてスイッチング動作を行い、スイッチ素子５５がオン状態にあるとき、電力回収コンデンサ５８から、ダイオード５７と電力回収コイル６０を介して、出力端子２７に接続された表示パネルの第１の電極２へ電力回収コンデンサ５８に貯えられた電流を流すよう作用する。
【００５４】
上記で述べた作用を行わせることによって、スイッチ素子５４と５５に流れる電流は、各々電力回収コイル５９と６０のインダクタンス成分と、出力端子２７に接続された第１の電極２が有する容量成分とによって生じる共振電流と言うことになり、この共振電流を流すことによって、出力端子２７へ供給する第１の駆動電圧Ｘの立下り期間及び立上り期間に発生するスイッチ素子４７及びスイッチ素子４６での損失を低減することができる。
【００５５】
図５において、一例として電力回収コンデンサ５８の一端を電気的に接地した場合（実線）と、負の電源入力端子２６に接続した場合（一点鎖線）を示した。後者の電力回収コンデンサ５８の一端を負電源入力端子２６に接続した場合（一点鎖線）、スイッチ素子４６または５４等が破壊しても電力回収コンデンサ５８が耐えられるようにその定格電圧を２Ｖｃｃに設定する必要がある。一方、電力回収コンデンサ５８の一端を接地した場合（実線）、スイッチ素子４６または５４等が破壊しても電力回収コンデンサ５８の両端にかかる電圧をＶｃｃ以内に抑えることが可能であって、この場合にはより小さい電力回収コンデンサを使用することが出来る。
【００５６】
上記した回路において、立下り電力回収信号入力端子５０から入力される立下り電力回収信号ＤＤＮ及び立上り電力回収信号入力端子５１から入力される立上り電力回収信号ＤＤＰの動作波形を、各々図７（ｉ）及び（ｊ）に例示するように制御されている。
【００５７】
次に、正負両出力サステイン回路について、第４の実施例を図６を用いて説明する。図６に示した実施例では、上記した図５の実施例に対して、電力回収コンデンサ５８を削除し、そしてスイッチ素子５４とスイッチ素子５５との接続点で電気的に接地されている点が異なる。
【００５８】
以下、図６に示した回路の動作について説明する。同図において、プリドライブ回路５２と５３は、各々立下り電力回収信号入力端子５０から入力される立下り電力回収信号ＤＤＮ及び立上り電力回収信号入力端子５１から入力される立上り電力回収信号ＤＤＰを増幅して、夫々スイッチ素子５４及び５５に入力される。そしてスイッチ素子５４は、立下り電力回収信号ＤＤＮに基づいてスイッチング動作を行い、スイッチ素子５４がオン状態であるとき、出力端子２７に接続された第１の電極２から、電力回収コイル５９及びダイオード５６を介して、電気的に接地されているアースへ電流を流すように作用する。また、スイッチ素子５５は、立上り電力回収信号ＤＤＰに基づいてスイッチング動作を行い、スイッチ素子５５がオン状態であるとき、電気的に接地されているアースから、ダイオード５７及び電力回収コイル６０を介して、出力端子２７に接続された第１の電極２へ電流を流すように作用する。
【００５９】
上記した動作において、スイッチ素子５４及び５５に流れる電流は、電力回収コイル５９、６０のインダクタンスと、出力端子２７に接続された第１の電極２が有する容量とによって生じる共振電流となる。従って、出力端子２７へ供給される第１の駆動電圧Ｘの立下り及び立上りの期間において、上記した共振電流を流すことにより、スイッチ素子４７及びスイッチ素子４６が作動するときに発生する損失を低減させることが出来る。
【００６０】
図６に示した回路を用いた場合は、図５に示した第３に実施例に比較して、電力回収コンデンサ５８を削除することが出来、またサステイン回路の回路規模を更に簡略化することが出来る。
【００６１】
【発明の効果】
以上で述べたように、放電現象を利用した表示装置において、第１の電極に駆動電圧を供給するための駆動回路に、正及び負電圧を出力可能な正負両出力サステイン回路を用いることによって、第２の電極に駆動電圧を供給するための駆動回路を簡略化することが出来る。
【図面の簡単な説明】
【図１】本発明である第１の実施例を説明するブロック回路図である。
【図２】本発明である第２の実施例を説明するブロック回路図である。
【図３】本発明の正負両出力サステイン回路に関する第１の実施例を説明するブロック回路図である。
【図４】本発明の正負両出力サステイン回路に関する第２の実施例を説明するブロック回路図である。
【図５】本発明の正負両出力サステイン回路に関する第３の実施例を説明するブロック回路図である。
【図６】本発明の正負両出力サステイン回路に関する第４の実施例を説明するブロック回路図である。
【図７】本発明である各電極に印加される駆動電圧を説明するための動作波形図である。
【符号の説明】
１、１００…表示パネル、２…第１の電極、３…第２の電極、４…アドレス電極、５…第１の駆動回路、６…第２の駆動回路、７…アドレス駆動回路、８…波形制御回路、９…正負両出力サステン回路、１０、１２…リセット回路、１１…第１のサステインパルス発生回路、１３…スキャン回路、２０…リセット入力端子、２１…正電圧ハイサイド信号入力端子、２２…切換信号入力端子、２３…正電圧ローサイド信号入力端子、２４…負電圧ハイサイド信号入力端子、２５…負電圧ローサイド信号入力端子、２６…負の電源入力端子、２７…出力端子、２８〜３２…プリドライブ回路、３３〜３７…スイッチ素子、３８〜４０…ダイオード、４４、４５…プリドライブ回路、４６、４７…スイッチ素子、５０…立下り電力回収信号入力端子、５１…立上り電力回収信号入力端子、５２、５３…プリドライブ回路、５４、５５…スイッチ素子、５８…電力回収コンデンサ、５９、６０…電力回収コイル、６１…電力回収回路、７０…正電圧サステイン回路、７１…負電圧サステイン回路。

Claims

略平行に配置された第１の電極及び第２の電極と、該第１の電極及び第２の電極に略直交して配置されたアドレス電極とを、放電領域を挟んで対向させてなる表示パネルと、前記第１の電極を駆動させるための第１の駆動回路と、前記第２の電極を駆動させるための第２の駆動回路と、前記アドレス電極を駆動させるためのアドレス駆動回路と、制御信号を発生させるための波形制御回路とを備え、
前記第１の駆動回路は、前記第1の電極に正及び負のサステイン電圧を印加する正負両出力サステイン回路であり、
前記第２の駆動回路は、前記第２の電極にスキャン用電圧パルスを印加するためのスキャンパルス発生回路と、前記スキャン用電圧パルスの印加後であって前記正及び負のサステイン電圧の印加前の期間に正の第１のサステイン電圧パルスを前記第２の電極に印加し、前記正及び負のサステイン電圧の印加開始前に前記第１のサステイン電圧パルスを停止させるように動作する第１サステインパルス発生回路とを備え、
前記アドレス駆動回路は、前記第１のサステイン電圧パルスの印加に同期させて正電圧パルスを前記アドレス電極に印加するように構成したことを特徴とする表示装置。
前記正負両出力サステイン回路は、前記第１の電極に正電圧サステインパルスを供給するための正電圧サステイン回路と、負電圧サステインパルスを供給するための負電圧サステイン回路とを備えてなることを特徴とする、請求項１に記載の表示装置。
前記正負両出力サステイン回路は、前記第１の電極に正電圧を印加するための正電圧スイッチ素子と、負電圧を印加するための負電圧スイッチ素子とを備えてなることを特徴とする、請求項１に記載の表示装置。
前記第１の電極と、電気的に接地されたアースとの間に、電力回収回路が接続されてなることを特徴とする、請求項１に記載の表示装置。
前記電力回収回路は、電力回収コイルと電力回収スイッチと電力回収コンデンサとを備えてなる直列回路を用いて構成されたことを特徴とする、請求項４に記載の表示装置。
前記電力回収回路は、電力回収コイルと電力回収スイッチとを有してなる直列回路を用いて構成されたことを特徴とする、請求項４に記載の表示装置。
前記第１の駆動回路は、前記第１の電極と電気的に接地されたアースとの間に、電力回収コイルと電力回収スイッチとからなる電力回収回路が接続されてなることを特徴とする、請求項１に記載の表示装置。
前記表示パネルの放電開始電圧が、前記第２の電極と前記アドレス電極との間に比較して、前記第１の電極と前記第２の電極との間で大きいことを特徴とする、請求項１に記載の表示装置。
前記アドレス駆動回路は、前記第１のサステイン電圧パルスが印加されている期間、または前記前記正及び負のサステイン電圧のパルスが前記第１の電極に印加されるまでの期間に、前記正電圧パルスを発生させるように構成したことを特徴とする、請求項１に記載の表示装置。