JP2000250484A - 表示パネルの駆動装置 - Google Patents

表示パネルの駆動装置

Info

Publication number
JP2000250484A
JP2000250484A JP11052915A JP5291599A JP2000250484A JP 2000250484 A JP2000250484 A JP 2000250484A JP 11052915 A JP11052915 A JP 11052915A JP 5291599 A JP5291599 A JP 5291599A JP 2000250484 A JP2000250484 A JP 2000250484A
Authority
JP
Japan
Prior art keywords
power supply
pulse
coil
display panel
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11052915A
Other languages
English (en)
Other versions
JP3678333B2 (ja
Inventor
Shigeo Ide
茂生 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP05291599A priority Critical patent/JP3678333B2/ja
Priority to US09/516,954 priority patent/US6480189B1/en
Publication of JP2000250484A publication Critical patent/JP2000250484A/ja
Application granted granted Critical
Publication of JP3678333B2 publication Critical patent/JP3678333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】 【課題】 簡略化された構成にて高速動作が可能でかつ
消費電力の低減が可能な表示パネルの駆動装置を提供す
る。 【解決手段】 複数の行電極と、行電極に交差して配列
された複数の列電極とを有する表示パネルの電極各々に
印加すべき駆動パルスを発生するために、直流電源の正
側端子及び負側端子のうちのいずれか一方の端子に基準
電位を与え、直流電源の他方の端子にコイルの一端を接
続し、そのコイルの一端と直流電源の他方の端子との間
の接続及び遮断を交互にスイッチング手段によって行
い、その際にコイルの他端に生じた電位変化を駆動パル
スとして発生する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、交流駆動型プラズ
マディスプレイパネル（以下、ＰＤＰと称する）又はエ
レクトロルミネセンス（以下、ＥＬと称する）等の容量
性負荷を有する表示パネルの駆動装置に関する。
【０００２】
【従来の技術】現在、壁掛ＴＶとして、ＰＤＰ、ＥＬ等
の如き自発光型の平面パネルを用いた表示装置が製品化
されている。図１は、かかる表示装置の概略構成を示す
図である。図１において、表示パネルとしてのＰＤＰ１
０は、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ
行）に対応した行電極対を為す行電極Ｙ1〜Ｙn及びＸ1
〜Ｘnを備えている。更に、ＰＤＰ１０には、上記行電
極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟
んで１画面の各列（第１列〜第ｍ列）に対応した列電極
Ｚ1〜Ｚmが形成されている。尚、１対の行電極対（Ｘ、
Ｙ）と１つの列電極Ｚとの交差部に１つの放電セルＣ
(i、j)が形成される。
【０００３】行電極駆動回路３０は、先ず、図２に示さ
れるが如き正電圧のリセットパルスＲＰyを発生してこ
れを行電極Ｙ1〜Ｙnの各々に同時に印加する。これと同
時に、行電極駆動回路４０は、負電圧のリセットパルス
ＲＰxを発生してこれを全ての行電極Ｘ1〜Ｘnに同時に
印加する。これらリセットパルスＲＰx及びＲＰyの同時
印加により、ＰＤＰ１０の全ての放電セルが放電励起し
て荷電粒子が発生し、この放電終息後、全放電セルの誘
電体層には一様に所定量の壁電荷が形成される（リセッ
ト行程）。
【０００４】かかるリセット行程の終了後、列電極駆動
回路２０は、画面の第１行〜第ｎ行各々に対応した画素
データに応じた画素データパルスＤＰ1〜ＤＰnを生成
し、これらを図２に示されるが如く順次列電極Ｚ1〜Ｚm
に印加して行く。行電極駆動回路３０は、画素データパ
ルスＤＰ1〜ＤＰn各々の印加タイミングに応じて負電圧
の走査パルスＳＰを発生し、これを図２に示されるが如
く順次、行電極Ｙ1〜Ｙnへと印加して行く。
【０００５】上記走査パルスＳＰが印加された行電極に
属する放電セルの内で、正電圧の画素データパルスが更
に同時に印加された放電セルにおいて放電が生じ、その
壁電荷の大半が失われる。一方、走査パルスＳＰが印加
されたものの正電圧の画素データパルスが印加されなか
った放電セルでは放電が生じないので、上記壁電荷が残
留したままとなる。この際、壁電荷が残留したままとな
った放電セルは発光放電セル、壁電荷が消滅してしまっ
た放電セルは非発光放電セルとなる（アドレス行程）。
【０００６】かかるアドレス行程が終了すると、行電極
駆動回路３０及び４０は、図２に示されるが如く、正電
圧の維持パルスＩＰYを連続して行電極Ｙ1〜Ｙn 各々に
印加すると共に、かかる維持パルスＩＰYの印加タイミ
ングとは、ずれたタイミングにて正電圧の維持パルスＩ
ＰXを連続して行電極Ｘ1〜Ｘn各々に印加する。かかる
維持パルスＩＰX及びＩＰYが交互に印加されている期間
に亘り、上記壁電荷が残留したままとなっている発光放
電セルが放電発光を繰り返しその発光状態を維持する
（維持放電行程）。
【０００７】図１に示される駆動制御回路５０は、供給
された映像信号のタイミングに基づいて、図２に示され
るが如き各種駆動パルスを生成する為の各種スイッチン
グ信号を生成し、これらを上記列電極駆動回路２０、行
電極駆動回路３０及び４０各々に供給する。すなわち、
列電極駆動回路２０、行電極駆動回路３０及び４０各々
は、駆動制御回路５０から供給されるスイッチング信号
に応じて、図２に示される各種駆動パルスを生成するの
である。
【０００８】図３は、行電極駆動回路３０の内部に設け
られており、上記リセットパルスＲＰY及び維持パルス
ＩＰY各々を発生する駆動パルス発生回路を示す図であ
る。図３において、かかる駆動パルス発生回路には、そ
の一端が、ＰＤＰ１０の接地電位としてのＰＤＰ接地電
位Ｖｓに接地されているコンデンサＣ１が設けられてい
る。
【０００９】スイッチング素子Ｓ１は、上記駆動制御回
路５０から論理レベル"０"のスイッチング信号ＳＷ１が
供給されている間は遮断状態にある。一方、かかるスイ
ッチング信号ＳＷ１の論理レベルが"１"である場合には
接続状態となり上記コンデンサＣ１の他端に生じた電位
をコイルＬ１及びダイオードＤ１を介してライン２上に
印加する。これによりコンデンサＣ１は放電を開始し、
その放電により生じた電位がライン２上に印加されるの
である。
【００１０】スイッチング素子Ｓ２は、上記駆動制御回
路５０から論理レベル"０"のスイッチング信号ＳＷ２が
供給されている間は遮断状態である一方、かかるスイッ
チング信号ＳＷ２の論理レベルが"１"である場合には接
続状態となって上記ライン２上の電位をコイルＬ２及び
ダイオードＤ２を介して上記コンデンサＣ１の他端に印
加する。すなわち、コンデンサＣ１は、上記ライン２上
の電位によって充電されるのである。
【００１１】スイッチング素子Ｓ３は、上記駆動制御回
路５０から論理レベル"０"のスイッチング信号ＳＷ３が
供給されている間は遮断状態である一方、かかるスイッ
チング信号ＳＷ３の論理レベルが"１"である場合には接
続状態となって直流電源Ｂ１の正側端子電位Ｖｃをライ
ン２上に印加する。尚、この直流電源Ｂ１の負側端子に
は、上記ＰＤＰ接地電位Ｖｓが印加されている。
【００１２】スイッチング素子Ｓ４は、上記駆動制御回
路５０から論理レベル"０"のスイッチング信号ＳＷ４が
供給されている間は遮断状態である一方、かかるスイッ
チング信号ＳＷ４の論理レベルが"１"である場合には接
続状態となって上記ＰＤＰ接地電位Ｖｓをライン２上に
印加する。ライン２は、容量成分Ｃ0を有するＰＤＰ１
０の行電極Ｙに接続されている。すなわち、行電極駆動
回路３０の内部には、図３に示されるが如き回路が、行
電極Ｙ1〜Ｙn各々に対応したｎ系統分だけ設けられてい
るのである。
【００１３】図４は、図２に示されるが如き維持パルス
ＩＰyをかかるライン２上に生成すべく、上記駆動制御
回路５０が図３に示される行電極駆動回路３０に供給す
るスイッチング信号ＳＷ１〜ＳＷ４各々のタイミングを
示す図である。図４に示されるように、先ず、スイッチ
ング信号ＳＷ１〜ＳＷ４の内、スイッチング信号ＳＷ４
のみが論理レベル"１"であるので、スイッチング素子Ｓ
４が接続状態となり、上記ＰＤＰ接地電位Ｖｓがライン
２上に印加される。よって、この間、ライン２上の電位
は上記ＰＤＰ接地電位Ｖｓ、すなわち０[Ｖ]である。
【００１４】次に、スイッチング信号ＳＷ４が論理レベ
ル"０"、スイッチング信号ＳＷ１が論理レベル"１"に夫
々切り替わると、スイッチング素子Ｓ１のみが接続状態
となり、コンデンサＣ１に蓄えられていた電荷が放電さ
れる。よって、コイルＬ１には過渡的に図４に示される
が如き形態にて電流が流れる。かかる電流がダイオード
Ｄ１、スイッチング素子Ｓ１、及びライン２を介してＰ
ＤＰ１０に流れ込み、その容量成分Ｃ0が充電されるこ
とにより、ライン２上の電位は図４に示されるように徐
々に上昇して行く。
【００１５】次に、スイッチング信号ＳＷ１が論理レベ
ル"０"、スイッチング信号ＳＷ３が論理レベル"１"に夫
々切り替わると、スイッチング素子Ｓ３のみが接続状態
となり、直流電源Ｂ１の正側端子電位Ｖｃがライン２上
に印加される。よって、この間、ライン２上の電位は図
４に示されるようにＶｃに固定される。次に、スイッチ
ング信号ＳＷ２が論理レベル"１"、スイッチング信号Ｓ
Ｗ３が論理レベル"０"に夫々切り替わると、スイッチン
グ素子Ｓ２のみが接続状態となり、コイルＬ１には過渡
的に図４に示されるが如き形態にて負の電流が流れる。
すなわち、上述の如く充電されたＰＤＰ１０の容量成分
Ｃ0が放電し、その電流が、ライン２、コイルＬ２、ダ
イオードＤ２及びスイッチング素子Ｓ２を介して、コン
デンサＣ１に流れ込んで回収されるのである。これによ
り、ライン２上の電位は図４に示されるように徐々に下
降して行く。
【００１６】以上の如き動作により、図４に示されるが
如き正電圧の維持パルスＩＰyがライン２上に印加され
るのである。
【００１７】
【発明が解決しようとする課題】しかしながら、図３に
示される構成では、４つのスイッチング素子Ｓ１〜Ｓ４
を必要とする為、その回路規模が大になるという問題が
あった。また、高速動作が要求される列電極における画
素データパルスの駆動には、用いることができないとい
う問題があった。
【００１８】本発明は、上記の問題を解決するためにな
されたものであり、簡略化された構成にて、高速動作が
可能でかつ消費電力の低減が可能な表示パネルの駆動装
置を提供することを目的とする。
【００１９】
【課題を解決するための手段】本発明による表示パネル
の駆動装置は、複数の行電極と、行電極に交差して配列
された複数の列電極とを有する表示パネルの電極各々に
印加すべき駆動パルスを発生する駆動装置であって、直
流電圧を発生し正側端子及び負側端子のうちのいずれか
一方の端子に基準電位が与えられた直流電源と、直流電
源の他方の端子に一端が接続されたコイルと、コイルの
一端と直流電源の他方の端子との間の接続及び遮断を交
互に行うスイッチング手段と、 コイルの他端に生じた
電位変化を駆動パルスとして発生することを特徴として
いる。これにより、簡略化された構成にて、高速動作が
可能でかつ消費電力の低減が可能となる。
【００２０】
【発明の実施の形態】図５は、本発明による表示パネル
の駆動装置を備えた表示装置の構成を示している。図５
において、表示パネルとしてのＰＤＰ１０は、Ｘ及びＹ
の１対にて１画面の各行（第１行〜第ｎ行）に対応した
行電極対を為す行電極Ｙ1〜Ｙn及びＸ1〜Ｘnを備えてい
る。更に、ＰＤＰ１０には、上記行電極対に直交し、か
つ図示せぬ誘電体層及び放電空間を挟んで１画面の各列
（第１列〜第ｍ列）に対応した列電極Ｚ1〜Ｚmが形成さ
れている。なお、１対の行電極対（Ｘ、Ｙ）と１つの列
電極Ｚとの交差部に１つの放電セルＣ(i、j)が形成され
る。
【００２１】行電極駆動回路３１は、図２に示されるが
如き正電圧のリセットパルスＲＰy、負電圧の走査パル
スＳＰ、及び維持パルスＩＰy各々を発生し、これらを
図２に示されるタイミングにて行電極Ｙ1〜Ｙnの各々に
印加する。行電極駆動回路４１は、図２に示されるが如
き負電圧のリセットパルスＲＰx、及び正電圧の維持パ
ルスＩＰx各々を発生し、これらを図２に示されるタイ
ミングにて行電極Ｘ1〜Ｘnの各々に印加する。
【００２２】列電極駆動回路２１は、画面第１行〜第ｎ
行各々に対応した画素データに応じた画素データパルス
ＤＰ1〜ＤＰnを生成し、これらを図２に示されるように
順次列電極Ｚ1〜Ｚmに印加して行く。駆動制御回路５１
は、供給された映像信号に基づき、図２に示されるが如
き各種駆動パルスを生成する為の各種スイッチング信号
を生成し、これらを上記列電極駆動回路２１、行電極駆
動回路３１及び４１各々に供給する。
【００２３】なお、これら行電極駆動回路３１、行電極
駆動回路４１、及び列電極駆動回路２１各々の内部に
は、図６に示されるが如き本発明による駆動装置として
のパルス生成回路が設けられている。図６において、直
流電圧を発生する直流電源Ｂの負側端子はＰＤＰ１０の
接地電位であるＰＤＰ接地電位Ｖｓに接地されている。
直流電源Ｂの正側端子はスイッチング素子Ｓ及びコイル
Ｌを直列に順に介してライン２に接続されている。ライ
ン２はＰＤＰ１０の各電極（行電極又は列電極）に至る
ラインである。このライン２と直流電源Ｂの負側端子、
すなわちアースとの間にはコンデンサＣが接続されてい
る。また、ライン２とアースとの間には図６には示して
いないが、ＰＤＰ１０の容量成分Ｃ0が存在する。な
お、容量成分Ｃ0の容量が大きい場合にはコンデンサＣ
は必須のものではない。
【００２４】かかる構成のパルス生成回路の動作につい
て、図７及び図８を参照しつつ説明する。先ず、図７に
示される時点ｔ0直前においては、駆動制御回路５１か
ら供給されたスイッチング信号が図７(a)に示すように
論理レベル"０"であり、スイッチング素子Ｓはオフ状態
である。時点ｔ0にてスイッチング信号が論理レベル"
０"から論理レベル"１"に反転すると、スイッチング素
子Ｓはオン状態となる。このオン状態では直流電源Ｂの
両端子間にコイルＬとコンデンサＣとの直列回路が接続
された共振回路となる。よって、直流電源Ｂの正側端子
から電流が図８(a)に矢印で示すように、スイッチング
素子Ｓ、コイルＬ、及びコンデンサＣを経て直流電源Ｂ
の負側端子に流れ込む。また、コイルＬを流れた電流の
一部はＰＤＰ１０の容量成分Ｃ0を介してアースに流れ
た後、直流電源Ｂの負側端子に流れ込む。コイルＬを流
れる電流ｉは図７(b)に示すように、スイッチング素子
Ｓのオン開始時点ｔ0から徐々に増加し、正ピーク電流
値となると、その後、コイルＬからコンデンサＣ及びＰ
ＤＰ１０の容量成分Ｃ0への共振電流として流れるので
徐々に減少する。ライン２上の電位は図７(c)に示すよ
うに、時点ｔ0の０Ｖから徐々に上昇して電流ｉが減少
して０となる時点ｔ1でピーク電圧ＶＰとなる。このピ
ーク電圧ＶＰは直流電源Ｂの出力電圧より高くなる。
【００２５】時点ｔ1からはコンデンサＣ及びＰＤＰ１
０の容量成分Ｃ0に蓄積されたエネルギーによって図８
(b)に矢印で示すように、コンデンサＣ及びＰＤＰ１０
の容量成分Ｃ0からコイルＬに向かって共振電流が流れ
ることになる。コイルＬを逆に流れる電流ｉはスイッチ
ング素子Ｓのオン開始時点ｔ1から徐々に減少して負側
に大きくなる。電流ｉが負ピーク電流値となると、その
後、コイルＬの電磁エネルギーが電源Ｂへ返される電流
として流れて徐々に増加する。ライン２上の電位は時点
ｔ1から徐々に降下して電流ｉが負側から増加して０と
なる時点ｔ2で０Ｖとなる。
【００２６】時点ｔ2にて駆動制御回路５１から供給さ
れたスイッチング信号が論理レベル"０"となり、スイッ
チング素子Ｓはオフ状態となる。スイッチング素子Ｓが
オンオフを繰り返すことにより、パルス生成回路では上
記した動作が繰り返し行われるので、図７に示されるが
如く、波高値ＶＶを有する正弦波状のパルスＧＰが生成
される。尚、かかる波高値ＶＶは、直流電源Ｂが発生す
る電圧値より高くなる。
【００２７】かかるパルスＧＰの生成回路を、図２に示
した維持パルスＩＰy、ＩＰx、画素データパルスＤＰの
生成回路として用いることができる。図９は、図６に示
したパルス生成回路を、行電極駆動回路３１における維
持パルスＩＰy発生回路、行電極駆動回路４１における
維持パルスＩＰx発生回路、そして列電極駆動回路２１
における画素データパルスＤＰ発生回路として用いた場
合の適用例を示す図である。図６に示した電源Ｂ、スイ
ッチング素子Ｓ、コイルＬ及びコンデンサＣに対応し
て、行電極駆動回路３１では電源Ｂ31、スイッチング素
子Ｓ31、コイルＬ31及びコンデンサＣ31が備えられ、行
電極駆動回路４１では電源Ｂ41、スイッチング素子
Ｓ41、コイルＬ41及びコンデンサＣ41が備えられ、列電
極駆動回路21では電源Ｂ21、スイッチング素子Ｓ21、コ
イルＬ21及びコンデンサＣ21が備えられている。
【００２８】なお、図９においては、ＰＤＰ１０が保有
する全電極の内、行電極Ｘ1、Ｙ1、及びＺ1を駆動する
分のみ記載してある。先ず、維持パルスＩＰxを生成す
るにあたり、駆動制御回路５１は、図１０(a)に示され
るが如く論理レベル"０"及び"１"を繰り返すスイッチン
グ信号Ｓxiを、図９に示される行電極駆動回路４１中の
スイッチング素子Ｓ41に供給する。これにより、コイル
Ｌ41、コンデンサＣ41及びＰＤＰ１０の容量成分Ｃ0に
よる共振作用によりコイルＬ41には図１０(c)に示すよ
うに電流が流れ、図１０(e)に示すように、波高値ＶCを
有する正弦波状の維持パルスＩＰxが繰り返し生成さ
れ、これが行電極Ｘ1に印加される。なお、この際、行
電極駆動回路４１に設けられているパルス生成回路の直
流電源Ｂ41の電圧値は、上記波高値ＶCより低い値で良
い。
【００２９】また、維持パルスＩＰyを生成するにあた
り、駆動制御回路５１は、図１０(b)に示されるが如く
論理レベル"０"及び"１"を繰り返すスイッチング信号Ｓ
yiを、図９に示した行電極駆動回路３１中のスイッチン
グ素子Ｓ31に供給する。これにより、コイルＬ31、コン
デンサＣ31及びＰＤＰ１０の容量成分Ｃ0による共振作
用によりコイルＬ31には図１０(d)に示すように電流が
流れ、図１０(f)に示すように、波高値ＶCを有する正弦
波状の維持パルスＩＰyが繰り返し生成され、これが行
電極Ｙ1に印加される。なお、この際、行電極駆動回路
３１に設けられているパルス生成回路の直流電源Ｂ31の
電圧値は、上記波高値ＶCより低い値で良い。
【００３０】更に、画素データパルスＤＰを生成するに
あたり、駆動制御回路５１は、図１１(a)に示されるが
如く論理レベル"０"及び"１"を繰り返すスイッチング信
号ＳDを、図９に示した列電極駆動回路２１中のスイッ
チング素子Ｓ21に供給する。これにより、コイルＬ21、
コンデンサＣ21及びＰＤＰ１０の容量成分Ｃ0による共
振作用によりコイルＬ21には図１１(b)に示すように電
流が流れ、ライン２21上には図１１(c)に示すよう、波
高値ＶDを有する正弦波状のパルスが繰り返し生成され
る。ここで、スイッチング素子ＳＳは、図１１(d)に示
すような論理レベル"１"の画素データが供給されている
場合にのみオン状態となって、上記ライン２2 1上に生成
されたパルスを図１１(e)に示すように画素データパル
スＤＰとして列電極Ｚ1に印加する。なお、この際、列
電極駆動回路２１に設けられているパルス生成回路の直
流電源Ｂ21の電圧値は、上記波高値ＶDより低い値で良
い。
【００３１】以上の如く、図６に示されるが如きパルス
生成回路によれば、直流電源Ｂの電圧値は各駆動パルス
の波高値よりも低くすることができるので、低消費電力
化が図れる。また、図３に示されるが如き電極駆動回路
に比してその回路規模を小規模化できる。更に、使用し
ているスイッチング素子が１つで済むので、図３に示さ
れる電極駆動回路に比して高速動作が可能となる。ま
た、全共振を利用してパルスを発生する構成となってい
るので、ＥＭＩ妨害が少ないというメリットがある。
【００３２】図１２は本発明の他の実施例としてパルス
生成回路の他の実施例を示している。図１２に示したパ
ルス生成回路においては、図６に示した回路に、ピーク
ホールド回路ＰＨ、抵抗Ｒ１及びＲ２からなるピーク電
圧値検出手段を付加すると共に、直流電源Ｂを可変直流
電源Ｂ’に変更している。ピークホールド回路ＰＨは、
ライン２及びＰＤＰ接地電位ＶS間に生じた電位差を抵
抗Ｒ１及びＲ２にて分圧した値に基づき、ライン２上に
発生した電圧のピーク電圧値を検出して保持し、これを
可変直流電源Ｂ１に供給する。可変直流電源Ｂ’は、か
かるピーク電圧値に応じた直流の電源電圧を発生し、こ
の発生電圧がコイルＬ及びコンデンサＣの直列回路に印
加される。
【００３３】かかる構成により、ライン２上に発生した
駆動パルスの波高値が常に所望の一定値に安定するよう
に、可変直流電源Ｂ’において発生する直流の電源電圧
値を調整するのである。すなわち、駆動パルスの波高値
を逐次検出し、この検出した波高値に応じた分だけ可変
直流電源Ｂ’で発生する電源電圧値を調整することによ
り、駆動パルスの波高値を安定化しているのである。
【００３４】図１２に示したパルス生成回路を用いる
と、特に大型のＰＤＰを駆動した場合に、放電電流によ
る共振コンデンサの容量不足等が防止され、駆動パルス
の波高値の安定化を図ることができる。なお、電源電圧
値を調整する代わりに、スイッチング素子Ｓにおける接
続及び遮断の期間比を上記ピーク電圧値に応じて調整せ
しめるようにしても良い。
【００３５】
【発明の効果】以上、詳述した如く、本発明による表示
パネルの駆動装置によれば、発生すべき駆動パルスの波
高値よりも低い電圧値を有する直流電源で各種駆動パル
スを発生することができるようになるので、低消費電力
化を図ることができる。又、使用しているスイッチング
手段は１系統で済むので、回路の小規模化及び高速動作
を実現することができる。更に、全共振を利用して駆動
パルスを発生する構成となっているので、ＥＭＩ妨害が
少ないというメリットがある。
【図面の簡単な説明】
【図１】自発光型の平面パネルを用いた従来の表示装置
の概略構成を示す図である。
【図２】各種駆動パルスの印加タイミングを示す図であ
る。
【図３】行電極駆動回路３０に設けられている駆動パル
ス発生回路を示す図である。
【図４】図３に示される駆動パルス発生回路の内部動作
波形図である。
【図５】本発明の駆動装置を備えた表示装置の概略構成
を示す図である。
【図６】本発明による駆動装置としてのパルス生成回路
を示す図である。
【図７】図６に示したパルス生成回路の動作波形図であ
る。
【図８】図６に示したパルス生成回路の動作を説明する
ための図である。
【図９】図６に示したパルス生成回路を、列電極駆動回
路２１、行電極駆動回路３１及び４１各々での維持パル
ス発生回路、並びに画素データパルス発生回路として適
用した場合の一例を示す図である。
【図１０】図９に示した行電極駆動回路４１，３１にて
維持パルスＩＰx，ＩＰyを生成する際の内部動作波形を
示す図である。
【図１１】図９に示した列電極駆動回路２１にて画素デ
ータパルスＤＰを生成する際の内部動作波形を示す図で
ある。
【図１２】安定化回路を備えたパルス生成回路を示す図
である。
【符号の説明】
Ｂ，Ｂ１，Ｂ21，Ｂ31，Ｂ41 直流電源 Ｂ’ 可変直流電源 Ｃ，Ｃ１，Ｃ21，Ｃ31，Ｃ41 コンデンサ Ｄ１，Ｄ２ ダイオード Ｌ，Ｌ１，Ｌ２ コイル ＰＨ ピークホールド回路 Ｓ，Ｓ１，Ｓ２，Ｓ３，ＳＳ，Ｓ21，Ｓ31，Ｓ41 スイ
ッチング素子 １０ ＰＤＰ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数の行電極と、前記行電極に交差して
    配列された複数の列電極とを有する表示パネルの前記電
    極各々に印加すべき駆動パルスを発生する駆動装置であ
    って、 直流電圧を発生し正側端子及び負側端子のうちのいずれ
    か一方の端子に基準電位が与えられた直流電源と、 前記直流電源の他方の端子に一端が接続されたコイル
    と、 前記コイルの一端と前記直流電源の他方の端子との間の
    接続及び遮断を交互に行うスイッチング手段と、 前記コイルの他端に生じた電位変化を前記駆動パルスと
    して発生することを特徴とする表示パネルの駆動装置。
  2. 【請求項２】 前記駆動パルスのピーク電圧値を検出す
    るピーク電圧値検出手段と、前記ピーク電圧値に応じて
    前記駆動パルスの波高値を一定値に保つ安定化手段とを
    含むことを特徴とする請求項１記載の表示パネルの駆動
    装置。
  3. 【請求項３】 前記駆動パルスは、前記行電極に印加さ
    れる維持パルスであることを特徴とする請求項１記載の
    表示パネルの駆動装置。
  4. 【請求項４】 前記駆動パルスは、前記列電極に印加さ
    れる画素データパルスであることを特徴とする請求項１
    記載の表示パネルの駆動装置。
  5. 【請求項５】 前記コイルと前記表示パネルの容量成分
    とで定まる共振の１周期に相当する期間において、前記
    スイッチング手段により前記直流電源の前記一方の端子
    と前記コイルの一端とを接続することにより前記駆動パ
    ルスを発生させることを特徴とする請求項１記載の表示
    パネルの駆動装置。
JP05291599A 1999-03-01 1999-03-01 表示パネルの駆動装置 Expired - Fee Related JP3678333B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05291599A JP3678333B2 (ja) 1999-03-01 1999-03-01 表示パネルの駆動装置
US09/516,954 US6480189B1 (en) 1999-03-01 2000-03-01 Display panel driving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05291599A JP3678333B2 (ja) 1999-03-01 1999-03-01 表示パネルの駆動装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005009790A Division JP2005182074A (ja) 2005-01-18 2005-01-18 表示パネルの駆動装置

Publications (2)

Publication Number Publication Date
JP2000250484A true JP2000250484A (ja) 2000-09-14
JP3678333B2 JP3678333B2 (ja) 2005-08-03

Family

ID=12928140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05291599A Expired - Fee Related JP3678333B2 (ja) 1999-03-01 1999-03-01 表示パネルの駆動装置

Country Status (2)

Country Link
US (1) US6480189B1 (ja)
JP (1) JP3678333B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066895A (ja) * 2001-08-30 2003-03-05 Sony Corp プラズマ表示装置
KR100590116B1 (ko) 2004-11-17 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW464838B (en) * 2000-07-07 2001-11-21 Acer Display Tech Inc Driving method to increase raise the display contrast of plasma display panel
KR100450203B1 (ko) * 2002-03-05 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 그 구동 방법
US7009823B2 (en) * 2002-06-28 2006-03-07 Lg Electronics Inc. Energy recovery circuit and energy recovery method using the same
JP4589614B2 (ja) * 2003-10-28 2010-12-01 株式会社 日立ディスプレイズ 画像表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770657B2 (ja) * 1992-06-09 1998-07-02 日本電気株式会社 プラズマディスプレイの駆動装置
JP3365356B2 (ja) * 1998-09-16 2003-01-08 株式会社村田製作所 Ｄｃ−ｄｃコンバータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066895A (ja) * 2001-08-30 2003-03-05 Sony Corp プラズマ表示装置
KR100590116B1 (ko) 2004-11-17 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동 방법

Also Published As

Publication number Publication date
US6480189B1 (en) 2002-11-12
JP3678333B2 (ja) 2005-08-03

Similar Documents

Publication Publication Date Title
JP4660026B2 (ja) 表示パネルの駆動装置
KR100490965B1 (ko) 표시부하량에 영향을 받지 않는 플라즈마 표시 패널의 구동방법 및 구동장치
JP3568098B2 (ja) 表示パネルの駆動装置
US7133006B2 (en) Display panel drive apparatus
US6281635B1 (en) Separate voltage driving method and apparatus for plasma display panel
US6304038B1 (en) Apparatus for driving a display panel
CN100416631C (zh) 用于驱动等离子体显示板的设备和方法
US7042423B2 (en) Driving apparatus for a display panel
US6922180B2 (en) Driving apparatus of display panel
US6667727B1 (en) Plasma display apparatus
US20030169243A1 (en) Plasma display panel with energy recovery circuit and driving method thereof
JP4324629B2 (ja) 充放電装置、プラズマ・ディスプレイ・パネルおよび充放電の方法
JP3678333B2 (ja) 表示パネルの駆動装置
US20020080097A1 (en) Method for driving a plasma display panel and a plasma display apparatus therefor
US6567059B1 (en) Plasma display panel driving apparatus
US7605781B2 (en) Display panel driving method
US6975311B2 (en) Apparatus for driving display panel
JP2001306028A (ja) 表示パネルの駆動装置
KR100548240B1 (ko) 멀티스텝형 에너지 회수회로
JP2005182074A (ja) 表示パネルの駆動装置
KR100870689B1 (ko) 충방전 장치, 플라스마 디스플레이 패널 및 충방전 방법
KR100570612B1 (ko) 플라즈마 표시 패널의 구동 장치 및 그 구동 방법
KR100627410B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP4984699B2 (ja) プラズマディスプレイパネルの駆動方法
JP2009122169A (ja) 駆動回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees