JP4324629B2

JP4324629B2 - 充放電装置、プラズマ・ディスプレイ・パネルおよび充放電の方法

Info

Publication number: JP4324629B2
Application number: JP2007501459A
Authority: JP
Inventors: 欣穂瀬尾; 一樹高木; 忠義小坂; 一井上; 康一崎田
Original assignee: 株式会社日立プラズマパテントライセンシング
Priority date: 2005-01-31
Filing date: 2005-01-31
Publication date: 2009-09-02
Anticipated expiration: 2025-01-31
Also published as: JPWO2006082621A1; US7755573B2; WO2006082621A1; CN100585676C; CN101203899A; US20090009430A1

Description

本発明は、キャパシタンスに蓄積された電気的エネルギの回収に関し、特に、プラズマ・パネル・ディスプレイ（ＰＤＰ）の画面を構成するセルに形成される容量にパルス状電圧を印加することによって蓄積される電荷を回収する装置、プラズマ・ディスプレイ・パネルおよび充放電の方法に関する。

ＰＤＰの画面を構成する複数のセル内に形成される容量にサステイン・パルス電圧の印加によって蓄積される電荷を電気的エネルギ回収用のキャパシタを用いて回収することによって、印加パルスの電気的エネルギを回収する技術が、知られている。その回収された電荷は、次のサステイン・パルス電圧の印加に用いられる。その技術では、１つの印加パルスの立ち上がりでセルに蓄積された電荷が、そのパルスの立ち下がりで回収される。

１９９８年４月２４日付けで公開された特開平１０−１０５１１４号公報（Ａ）には、負電圧に対しても電力の充放電を可能にしたＰＤＰの電力回収装置が記載されている。この電力回収装置は、正電圧を充電して次の電極放電時に充電正電圧を放電電極に放電する正電圧充放電部、負電圧を充電して次の電極放電時に充電負電圧を放電電極に放電する負電圧充放電部、及び外部電圧の入力と正／負電圧充放電部の充放電を制御する制御器を備える。
特開平１０−１０５１１４号公報

２０００年１月６日付けで公開された国際公開ＷＯ００／００９５６（Ａ）には、プラズマ・ディスプレイ・パネル・テレビジョンの電力回収回路のスイッチング・タイミングを可変的に定めることが出来る制御信号を発生するための方法と装置とが開示される。可変範囲パルス発生部は、回収電力提供時間の許容可能な最大可変範囲を定める可変範囲パルスを発生し、第１カウンタは可変範囲パルスによりイネーブルされてクロック信号をカウントしてカウント値を周期的に出力する。第２カウンタと第３カウンタとは第１スイッチと第２スイッチとのスイッチング回数を各々カウントして第１基準値と第２基準値とを設定する。上昇パルス発生部はカウント値と第１基準値とを周期的に比較し、両方が同じくなるとき、出力信号の論理レベルをローからハイに反転させる。下降パルス発生部はカウント値と第２基準値とを周期的に比較し、両方が同じくなるとき、出力信号の論理レベルをハイからローに反転させる。ＡＮＤゲートは上昇パルス発生部と下降パルス発生部との出力信号を論理積して制御信号を発生する。制御信号のパルス持続期間は第１基準値と第２基準値とにより定まり、これらの２つの基準値は外部で可変的に定めることができる。
ＷＯ００／００９５６

ＰＤＰにおいて、セル内に放電を生じさせるための電極に印加されるパルス波形として、非対称な波形のサステイン・パルスが用いられることがある。この場合、通常の電力回収回路では、電力回収用のキャパシタの電位が一方の極性方向に徐々にシフトするか、または表示電極キャパシタに印加された電力を充分に回収することができない。

発明者たちは、非対称な波形を含めて任意の波形の周期的パルス状電圧が表示のための電極に印加されても、供給した電気的エネルギを充分に回収することができる回路を実現することが望ましい、と認識した。

本発明の目的は、任意の波形の周期的パルス状電圧によってキャパシタンスに供給される電気的エネルギを充分に回収することができる回路を実現することである。

本発明の特徴によれば、電圧を印加することによって充放電対象キャパシタンスを充電する充放電装置は、第１の電源に第１のスイッチ手段を介して一端子が結合され第２の電源に第２のスイッチ手段を介して他端子が結合された電気的エネルギ回収用の回収用キャパシタと、その第２の電源とその回収用キャパシタのその他端子の接続点に一端子が結合され、その充放電対象キャパシタンスに他端子が結合され、その第１のスイッチ手段がターンオンされたときに共振インダクタを介してその充放電対象キャパシタンスを充電する第１の経路形成手段と、その第１の電源とその回収用キャパシタのその一端子の接続点に一端子が結合され、その充放電対象キャパシタンスに他端子が結合され、その第２のスイッチ手段がターンオンされたときに共振インダクタを介してその充放電対象キャパシタンスを放電させてその回収用キャパシタに電気的エネルギを回収する第２の経路形成手段と、その第１および第２のスイッチ手段と、その第１と第２の経路形成手段と、を制御する制御手段と、を具える。

また、本発明は、上述の装置の機能を実現する充放電の方法に関する。

本発明によれば、任意の波形のパルス状電圧を印加することによってキャパシタンスに供給した電気的エネルギを充分に回収することができる。

本発明の実施形態を、図面を参照して説明する。図面において、同様の構成要素には同じ参照番号が付されている。

図１は、本発明の実施形態による、典型例の表示装置６０の構成を示している。表示装置６０は、ｍ×ｎ個のセルのアレイからなる表示面を有する３電極面放電型のＰＤＰ１０と、セルのアレイを選択的に発光させるためのドライブユニット５０とを具えており、例えばテレビジョン受像機、コンピュータ・システムのモニタ等に利用される。

ＰＤＰ１０では、表示放電を生じさせるための電極対を構成する表示電極ＸおよびＹが平行に配置され、これら表示電極ＸおよびＹと直交するようにアドレス電極Ａが配置されている。表示電極Ｘはサステイン（維持）電極であり、表示電極Ｙはスキャン（走査）電極である。表示電極ＸおよびＹは、典型的には画面の行方向または水平方向に延び、アドレス電極Ａは列方向または垂直方向に延びている。

ドライブユニット５０は、ドライバ制御回路５１、データ変換回路５２、電源回路５３、Ｘ電極ドライバ回路またはＸドライバ回路６１、Ｙ電極ドライバ回路またはＹドライバ回路６４、およびアドレス電極ドライバ回路またはＡドライバ回路６８を含んでおり、場合によってＲＯＭを含み得る集積回路の形態で実装される。ドライブユニット５０には、ＴＶチューナまたはコンピュータのような外部装置からＲ，ＧおよびＢの３原色の発光強度を示すフィールドデータＤｆが各種の同期信号とともに入力される。フィールドデータＤｆはデータ変換回路５２の中のフィールドメモリに一時的に記憶される。データ変換回路５２は、フィールドデータＤｆを階調表示のためのサブフィールドデータＤｓｆに変換してＡドライバ回路６８に供給する。サブフィールドデータＤｓｆは、１セル当たり１ビットの表示データの集合であって、その各ビットの値は該当する１つのサブフィールドＳＦにおける各セルの発光の要否を表す。

Ｘドライバ回路６１は、ＰＤＰ表示面を構成する複数のセルの壁電圧を均等にするために表示電極Ｘに初期化のための電圧を印加するリセット回路６２と、セルに表示放電を生じさせるために表示電極Ｘにサステイン・パルスを印加するサステイン回路６３とを含んでいる。Ｙドライバ回路６４は、表示電極Ｙに初期化のための電圧を印加するリセット回路６５と、アドレッシングにおいて表示電極Ｙにスキャンパルスを印加するスキャン回路６６と、セルに表示放電を生じさせるために表示電極Ｙにサステイン・パルスを印加するサステイン回路６７とを含んでいる。Ａドライバ回路６８は、表示データに応じてサブフィールドデータＤｓｆによって指定されたアドレス電極Ａにアドレスパルスを印加する。

ドライバ制御回路５１は、パルス電圧の印加およびサブフィールドデータＤｓｆの転送を制御する。電源回路５３はユニット内の所要部分に駆動電力を供給する。ドライバ制御回路５１は、サブフィールドデータＤｓｆによる、点灯セルおよび非点灯セルを表す情報をデータ変換回路５２から取り込んで、点灯セルおよび非点灯セルに関連する表示電極ＸおよびＹを決定し、その中の非点灯セルに関連する表示電極ＸおよびＹに関するデータをサステイン回路６３および６７に供給してもよい。

図２は、ＰＤＰ１０の典型例のセル構造を示している。ＰＤＰ１０は１対の基板構体（ガラス基板上にセル構成要素を設けた構造体）１００および２０からなる。前面側のガラス基板１１の内面に、ｎ行ｍ列の表示面ＥＳの各行に１対ずつ表示電極ＸおよびＹが配置されている。この図において、表示電極ＸおよびＹの添字ｊは任意の行の位置を示し、アドレス電極Ａの添字ｉは任意の列の位置を示す。表示電極ＸおよびＹは、面放電ギャップを形成する透明導電膜４１とその端縁部に重ねられた金属膜４２とからなり、誘電体層１７および保護膜１８で被覆されている。背面側のガラス基板２１の内面に１列に１本ずつアドレス電極Ａが配列されており、これらアドレス電極Ａは誘電体層２４で被覆されている。誘電体層２４の上に放電空間を列毎に区画する隔壁２９が設けられている。図２の隔壁のパターンはストライプのパターンであるが、格子状であっても、蛇行（ミヤンダ）形状であっても、梯子状であっても良く、本発明が隔壁の形状によって限定されるものではない。誘電体層２４の表面および隔壁２９の側面を被覆するカラー表示用の蛍光体層２８Ｒ，２８Ｇおよび２８Ｂは、放電ガスが放つ紫外線によって局部的に励起されて発光する。図中の斜体文字（Ｒ，Ｇ，Ｂ）は蛍光体の発光色を示す。色配列は各列のセルを同色とするＲ，ＧおよびＢの繰り返しパターンである。

１つのピクチャ（画面）は典型的には１フレーム期間で構成されており、インターレース型走査では１フレームが２つのフィールドで構成され、プログレッシブ型走査では１フレームが１つのフィールドで構成されている。ＰＤＰ１０による表示では、２値の発光制御によってカラー再現を行うために、典型的にはそのような１フィールド期間の入力画像の時系列の１つのフィールドＦを所定数ｑのサブフィールドＳＦに分割する。典型的には、各フィールドＦをｑ個のサブフィールドＳＦの集合に置き換える。しばしば、これらサブフィールドＳＦに順に２^０，２^１，２^２，．．．２^ｑ−１等の異なる重みを付けて各サブフィールドＳＦの表示放電の回数を設定する。サブフィールド単位の発光／非発光の組合せでＲ，ＧおよびＢの各色毎にＮ（＝１＋２^１＋２^２＋．．．＋２^ｑ−１）段階の輝度設定を行うことができる。このようなフィールド構成に合わせてフィールド転送周期であるフィールド期間Ｔｆをｑ個のサブフィールド期間Ｔｓｆに分割し、各サブフィールドＳＦに１つのサブフィールド期間Ｔｓｆを割り当てる。さらに、サブフィールド期間Ｔｓｆを、初期化のためのリセット期間ＴＲ、アドレッシングのためのアドレス期間ＴＡ、および発光のための表示期間ＴＳに分ける。典型的には、リセット期間ＴＲおよびアドレス期間ＴＡの長さが重みに係わらず一定であるのに対し、表示期間ＴＳにおけるパルス数は重みが大きいほど多く、表示期間ＴＳの長さは重みが大きいほど長い。この場合、サブフィールド期間Ｔｓｆの長さも、該当するサブフィールドＳＦの重みが大きいほど長い。

図３は、本発明の実施形態による、Ｘドライバ回路６１、Ｙドライバ回路６４およびＡドライバ回路６８の出力駆動電圧波形の概略的な駆動シーケンスを例示している。なお、図示の波形は一例であり、振幅、極性およびタイミングを様々に変更することができる。

リセット期間ＴＲ、アドレス期間ＴＡおよびサステイン期間ＴＳの順序は、ｑ個のサブフィールドＳＦにおいて同じであり、駆動シーケンスはサブフィールドＳＦ毎に繰り返される。各サブフィールドＳＦのリセット期間ＴＲにおいては、全ての表示電極Ｘに対して負極性のパルスＰｒｘ１と正極性のパルスＰｒｘ２とを順に印加し、全ての表示電極Ｙに対して正極性のパルスＰｒｙ１と負極性のパルスＰｒｙ２とを順に印加する。パルスＰｒｘ１，Ｐｒｙ１およびＰｒｙ２は微小放電が生じる変化率で振幅が漸増するランプ波形または鈍波パルスである。最初に印加されるパルスＰｒｘ１およびＰｒｙ１は、前サブフィールドＳＦにおける発光／非発光に係わらず全てのセルに同一極性の適当な壁電圧を生じさせるために印加される。適度の壁電荷が存在するセルにパルスＰｒｘ２およびＰｒｙ２を印加することにより、壁電圧を放電開始電圧とパルス振幅との差に相当する値に調整することができる。セルに加わる駆動電圧は、表示電極ＸおよびＹに印加されるパルスの振幅の差を表す合成電圧である。

アドレス期間ＴＡにおいては、発光させるセルのみに発光維持に必要な壁電荷を形成する。全ての表示電極Ｘおよび全ての表示電極Ｙを所定電位にバイアスした状態で、行選択期間（１行分のスキャン時間）毎に選択行に対応した表示電極Ｙに負極性のスキャンパルス−Ｖｙを印加する。この行選択と同時にアドレス放電を生じさせるべき選択セルに対応したアドレス電極ＡのみにアドレスパルスＶａを印加する。つまり、選択行ｊのｍ列分のサブフィールドデータＤｓｆに基づいてアドレス電極Ａ_１〜Ａ_ｍの電位を２値制御する。選択セルでは表示電極Ｙとアドレス電極Ａとの間の放電が生じる。そのアドレス放電がトリガとなって、その後の表示電極Ｘ−Ｙ間の面放電が生じる。

サステステイン期間ＴＳにおいては、最初に全ての表示電極Ｙに対して所定極性（図の例では正極性）のサステイン・パルスＰｓを印加する。その後、表示電極Ｘと表示電極Ｙとに対して交互にサステイン・パルスＰｓを印加する。サステイン・パルスＰｓの振幅は維持電圧Ｖｓである。サステイン・パルスＰｓの印加によって、所定の壁電荷が残存するセルにおいて面放電が生じる。サステイン・パルスＰｓの印加回数は、上述したようにサブフィールドＳＦの重みに対応する。なお、サステイン期間ＴＳ全体にわたって不要な対向放電を防止するために、アドレス電極Ａをサステイン・パルスＰｓと同極性の電圧Ｖａｓにバイアスする。

図２において、１対の表示電極ＸｊとＹｊで形成されるキャパシタは容量Ｃを有する。図１のサステイン回路６３および６７によって１対の表示電極ＸｊとＹｊの間に図３の互いに２つの系列のサステイン・パルスＰｓの電圧Ｖｓが印加される。

図４Ａは、サステイン回路６３および６７において、電圧Ｖｓ＝Ｖの電圧源Ｖによって表示電極ＸｊとＹｊの容量Ｃに電荷ｑ＝ＣＶが蓄積されるときの１行（１ライン）における抵抗Ｒにおけるエネルギ損失を説明するのに役立つ。電圧源Ｖから供給される電荷はｑ＝ＣＶであり、電源から供給されるエネルギＥはＣＶ^２であり、容量Ｃに蓄積される電気的エネルギはＥ＝ＣＶ^２／２であり、供給される電気的エネルギの１／２が抵抗Ｒで消費されて失われる。

図４Ｂは、共振インダクタＬを有する従来の改善されたサステイン回路において、電圧Ｖｓ＝Ｖ／２の電圧源Ｖ／２によって共振インダクタＬを介して表示電極ＸｊとＹｊの容量Ｃに電荷ｑ＝ＣＶが蓄積されるときの抵抗Ｒにおけるエネルギ損失を説明するのに役立つ。共振インダクタＬと容量Ｃは共振回路を形成し、抵抗Ｒにおけるエネルギ損失はＣＶ^２／２より充分小さい。

図５Ａは、サステイン回路６３および６７に用いられる、電気的エネルギ回収すなわち電力回収機能を有する従来のパルス電力供給および回収回路１０を示している。図５Ｂは、パルス印加時の図５Ａのパルス電力供給および回収回路１０を用いたときの表示電極キャパシタ（容量）Ｃの両端間の電圧の変化を示している。

図５Ａにおいて、パルス電力供給および回収回路１２は、一方の表示電極が接地され大きな容量を有する電力回収キャパシタＣｒと、キャパシタＣｒに直列にそれぞれの一方の端子が結合されスイッチＳＷ１およびＳＷ２をそれぞれ介して互いに逆極性で並列に結合されたダイオードＤ１およびＤ２と、ダイオードＤ１およびＤ２の他端子の接続点に一端子が結合され他端子が容量Ｃの１対または複数の対の表示電極の各対の一方の電極に結合された共振インダクタＬと、共振インダクタＬの他端子とその表示電極の各対の一方の電極との接続点にスイッチＳＷ４を介して所定の電圧Ｖの定電圧源Ｖを結合しその接続点をスイッチＳＷ５を介して接地点ＧＮＤに結合するクランプ回路１４と、を含んでいる。

図５Ａおよび５Ｂを参照すると、最初にキャパシタＣｒに電圧Ｖ／２の電荷が蓄積されており、表示電極キャパシタＣには電荷が蓄積されていないものとする。パルスＰの立ち上がり期間の開始において、スイッチＳＷ１がターンオンされると、キャパシタＣｒからスイッチＳＷ１と共振インダクタＬを介して表示電極キャパシタＣに供給電流が流れ、電荷ｑ〜ＣＶがキャパシタＣに蓄積され、キャパシタＣの電圧が上昇し、パルスＰの立ち上がりが形成される。キャパシタＣの電圧がほぼピーク電圧に達したとき、クランプ回路１４のスイッチＳＷ４がターンオンされる。なお、ダイオードＤ１によって前記供給電流とは逆方向に電流は流れない。従って、スイッチＳＷ１は、前記ピーク電圧への到達後からスイッチＳＷ４のターンオフのタイミングまでの間の任意のタイミングでターンオフされる。また、前記ピーク電圧は電圧Ｖより僅かに低い。クランプ期間において、クランプ回路１４の電圧源は、キャパシタＣの電圧を電圧Ｖにクランプし、表示電極キャパシタＣの電圧を電圧Ｖに維持する。その後、スイッチＳＷ４がターンオフされる。

パルスＰの立ち下がり期間の開始において、スイッチＳＷ２がターンオンされると、キャパシタＣからスイッチＳＷ２と共振インダクタＬを介して回収キャパシタＣｒに還流電流が流れ、電荷ｑ〜ＣＶがキャパシタＣｒに追加的に蓄積され、キャパシタＣの電圧が下降し、パルスＰの立ち下がりが形成される。キャパシタＣの電圧が負方向のピーク電圧にほぼ達したとき、スイッチＳＷ５がターンオンされる。そのピーク電圧は接地電位０Ｖより僅かに高い。立下り期間において、クランプ回路１４の接地点ＧＮＤは、キャパシタＣの電圧を接地電位０Ｖにクランプし、表示キャパシタＣの電圧を接地電位０Ｖに維持する。なお、ダイオードＤ２によって前記還流電流とは逆方向に電流は流れない。従って、スイッチＳＷ２は、前記ピーク電圧への到達後からスイッチＳＷ５のターンオフのタイミングまでの間の任意のタイミングでターンオフされる。その後、スイッチＳＷ５がターンオフされる。

このようにして、キャパシタＣｒからキャパシタＣに供給された電荷すなわち電力の大部分が回収される。クランプ回路１４はキャパシタＣの電圧を所定の電圧Ｖになるように補償する。このようにパルスＰの波形が立ち上がりおよび立ち下がりに関して対称な場合には、キャパシタＣに供給した電力が充分に回収される。

図６は、しばしば用いられるサステイン・パルス電圧の概略の波形を示している。この波形は、パルスの立ち上がりＰＲにおいて、表示電極間の電圧が、接地電位０Ｖからほぼ電位Ｖｓ＋Ｖｏに上昇し、クランプ期間ＰＣＬ１において電位Ｖｓ＋Ｖｏに維持され、放電立ち下がりＰＦ１において電位Ｖｓ＋Ｖｏから電位Ｖｓに低下し、クランプ期間ＰＣＬ２において電位Ｖｓに維持され、パルスの立ち下がりＰＦ２において電位Ｖｓからほぼ接地電位０Ｖに立ち下がり、クランプ期間ＰＣＬ３において接地電位０Ｖに維持される。電圧Ｖｓ＝電圧Ｖｏであってもよい。

図５Ａの電力回収回路１２において、図６のような波形のパルスが用いられると、パルスの立ち上がりでキャパシタＣｒからキャパシタＣに供給される電荷より、パルスの立ち下がりでキャパシタＣからキャパシタＣｒに回収される電荷が大幅に少なく、電力回収キャパシタＣｒに蓄積される電荷の電圧がＶ／２から徐々に正極方向にずれてくる。従って、図６の波形のパルスに対して、図５の電力回収回路１２は使用できない。代替構成として、接地電位ＧＮＤと電位Ｖｓの間で表示電極キャパシタＣに供給した電力の一部だけを回収するように図５Ａの回路を変形することができるかもしれない。しかし、電力の回収が充分でない。

パルスの立ち上がりでキャパシタＣｒから供給された電荷の大部分が、キャパシタＣｒに回収されることが望ましい。

図７は、本発明の実施形態による容量Ｃｐを有する１対または複数対の表示電極ＸおよびＹにパルス電圧を印加するパルス電圧印加回路６０２を示している。パルス電圧印加回路６０２は、１対のパルスＰ１およびＰ２の立ち上がりにおいて電力を供給し回収するパルス電力供給および回収回路１１０と、１対のパルスＰ１およびＰ２の最後の立ち下がりにおいて電力を供給し回収するパルス電力供給および回収回路１２０と、表示電極ＸおよびＹの間の電圧を所定の電圧にクランプするクランプ回路１４０と、パルス電力供給および回収回路１１０および１２０およびクランプ回路１４０におけるスイッチＳＷ１１〜ＳＷ４５のオン／オフ動作を制御する信号を発生する制御信号発生回路６０４と、を含んでいる。パルス電圧印加回路６０２は、さらに１対のパルスＰ１およびＰ２の最初の立ち下がりにおいて電力を供給し回収するパルス電力供給および回収回路１３０を含んでいてもよい。スイッチＳＷ１１〜ＳＷ４５は、トランジスタであってもよい。

図８Ａは、本発明の実施形態による、ＰＤＰ１０の表示電極間の容量Ｃｐに印加される周期的パルスの中の１対のパルスＰ１およびＰ２の波形を示している。図８Ｂは、本発明の実施形態による、スイッチＳＷ１１〜ＳＷ４５を制御するための図７の制御信号発生回路６０４の制御信号Ｃ_ＳＷ１１〜Ｃ_ＳＷ４５のオン／オフの状態を示している。

図７のパルス電力供給および回収回路１１０および１２０では、回収キャパシタＣｒ１を用いて１対のパルスＰ１およびＰ２の一方の立ち上がり部分で電力を供給しその他方の立ち上がり部分で電力を回収し、回収キャパシタＣｒ２を用いて１対のパルスの一方の立ち下がり部分で電力を供給しその他方の立ち下がり部分で電力を回収するよう動作する。

パルス電力供給および回収回路１１０は、一端子がスイッチＳＷ１１を介して接地点ＧＮＤに結合され他端子がスイッチＳＷ１２を介して定電圧源Ｖｓ＋Ｖｏに結合された電力回収キャパシタＣｒ１と、キャパシタＣｒ１の一端子とスイッチＳＷ１２の接続点にスイッチＳＷ１３を介してアノード（陽極）が結合されたダイオードＤ１１と、キャパシタＣｒ１の他端子とスイッチＳＷ１１の接続点にスイッチＳＷ１４を介してアノードが結合されたダイオードＤ１２と、ダイオードＤ１１およびＤ１２のカソード（陰極）の接続点に一端子が結合され容量Ｃｐの１対または複数対の表示電極ＸおよびＹの各対のうちの一方（ＸまたはＹ）の表示電極に他端子が結合された共振インダクタＬ１と、を含んでいる。

パルス電力供給および回収回路１２０は、一端子がスイッチＳＷ２１を介して定電圧源Ｖｓに結合され他端子がスイッチＳＷ２２を介して接地点ＧＮＤに結合された電力回収キャパシタＣｒ２と、キャパシタＣｒ２の一端子とスイッチＳＷ２２の接続点にスイッチＳＷ２３を介してカソードが結合されたダイオードＤ２１と、キャパシタＣｒ２の他端子とスイッチＳＷ２１の接続点にスイッチＳＷ２４を介してカソードが結合されたダイオードＤ２２と、ダイオードＤ２１およびＤ２２のアノードの接続点に一端子が結合され容量Ｃｐの１対または複数対の表示電極ＸおよびＹの各対の一方に他端子が結合された共振インダクタＬ２と、を含んでいる。

パルス電力供給および回収回路１３０は、一端子がスイッチＳＷ３１を介して定電圧源Ｖｓ＋Ｖｏに結合され他端子がスイッチＳＷ２２を介して定電圧源Ｖｓに結合された電力回収キャパシタＣｒ３と、キャパシタＣｒ３の一端子とスイッチＳＷ３２の接続点にスイッチＳＷ３３を介してカソードが結合されたダイオードＤ３１と、キャパシタＣｒ３の他端子とスイッチＳＷ３１の接続点にスイッチＳＷ３４を介してカソードが結合されたダイオードＤ３２と、ダイオードＤ３１およびＤ３２のアノードの接続点に一端子が結合され容量Ｃｐの表示電極ＸおよびＹの各対の一方に他端子が結合された共振インダクタＬ３と、を含んでいる。

クランプ回路１４０は、共振インダクタＬ１、Ｌ２およびＬ３の接続点とその一方の表示電極との接続点にスイッチＳＷ４１を介して結合される所定の電圧Ｖｓ＋Ｖｏの定電圧源と、その接続点にスイッチＳＷ４２を介して結合される所定の電圧Ｖｓの定電圧源と、その接続点にスイッチＳＷ４５を介して結合される接地点ＧＮＤと、を含んでいる。

動作を説明すると、図６Ａのパルス電力供給および回収回路１２において、図１の表示装置６０の電源を投入してキャパシタＣｒ１およびＣｒ２が充放電を繰り返した後の定常動作状態において、キャパシタＣｒ１に概ね電圧（Ｖｓ＋Ｖｏ）／２の電荷が蓄積されており、キャパシタＣｒ２に電圧Ｖｓ／２の電荷が蓄積されており、表示電極キャパシタＣｐには電荷が蓄積されていないものとする。キャパシタＣｒ１およびＣｒ２は、キャパシタＣｐより充分大きい容量を有する。

パルスＰ１の立ち上がり期間ＰＲにおいて、制御信号発生回路６０４からの制御信号Ｃ_ＳＷ１１およびＣ_ＳＷ１３に従ってスイッチＳＷ１１およびＳＷ１３がターンオンすると、キャパシタＣｒ１から、経路１を形成するスイッチＳＷ１３、ダイオードＤ１１および共振インダクタＬ１を介して表示電極キャパシタＣｐに電流が流れ、キャパシタＣｒ１の両端間の電圧が僅かに低下し、パルスＰ１の立ち上がりが形成される。キャパシタＣｐの電圧がピーク電位Ｖｐ１に達したとき、制御信号Ｃ_ＳＷ４１に従ってクランプ回路１４０のスイッチＳＷ４１がターンオンされる。なお、ダイオードＤ１１によって前記供給電流とは逆方向に電流は流れない。従って、スイッチＳＷ１１およびＳＷ１３は、前記ピーク電圧への到達後からスイッチＳＷ４１のターンオフのタイミングまでの間の任意のタイミングでターンオフされる。そのピーク電圧Ｖｐ１はＶｓ＋Ｖｏより僅かに低い。この立ち上がり期間ＰＲにおいて、キャパシタＣｒ１から電荷ｑ〜Ｃ_ｒ１（Ｖｓ＋Ｖｏ）／２すなわち電力がキャパシタＣｐに供給される。クランプ期間ＰＣＬ１において、クランプ回路１４０の電圧源Ｖｓ＋Ｖｏは、キャパシタＣｐの電圧を電圧Ｖｓ＋Ｖｏにクランプし、表示電極キャパシタＣｐを電位Ｖｓ＋Ｖｏに維持する。その後、制御信号Ｃ_ＳＷ４１に従ってスイッチＳＷ４１がターンオフされる。パルスＰ１の最初の立ち下がり期間ＰＦ１において、制御信号Ｃ_ＳＷ４２に従ってスイッチＳＷ４２がターンオンされ、パルスＰ１即ちキャパシタＣｐの電圧は電圧Ｖｓに立ち下がる。その後のパルスＰ１の最後の立ち下がり期間ＰＦ２において、パルスＰ１即ちキャパシタＣｐの電圧は接地電位ＧＮＤに立ち下がる。

パルスＰ２の立ち上がり期間ＰＲにおいて、制御信号発生回路６０４からの制御信号Ｃ_ＳＷ１２およびＣ_ＳＷ１４に従ってスイッチＳＷ１２およびＳＷ１４がターンオンすると、キャパシタＣｒ１から、経路２を形成するスイッチＳＷ１４、ダイオードＤ１２および共振インダクタＬ１を介して表示電極キャパシタＣｐに電流が流れ、キャパシタＣｒ１の両端間の電圧が僅かに上昇し、パルスＰ２の立ち上がりが形成される。キャパシタＣｐの電圧がピーク電位Ｖｐ１に達したとき、制御信号Ｃ_ＳＷ４１に従ってクランプ回路１４０のスイッチＳＷ４１がターンオンされる。なお、ダイオードD１２によって前記供給電流とは逆方向に電流は流れない。従って、スイッチＳＷ１２およびＳＷ１４は、前記ピーク電圧への到達後からスイッチＳＷ４１のターンオフのタイミングまでの間の任意のタイミングでターンオフされる。この立ち上がり期間ＲＰにおいてキャパシタＣｐからキャパシタＣｒ１に電荷ｑ〜Ｃ_ｒ１（Ｖｓ＋Ｖｏ）／２すなわち電力が回収される。クランプ期間ＰＣＬ１において、クランプ回路１４０の電圧源Ｖｓ＋Ｖｏは、キャパシタＣｐの電圧を電位Ｖｓ＋Ｖｏにクランプし、表示電極キャパシタＣｐは電位Ｖｓ＋Ｖｏを維持する。その後、制御信号Ｃ_ＳＷ４１に従ってスイッチＳＷ４１がターンオフされる。パルスＰ２の最初の立ち下がり期間ＰＦ１において、制御信号Ｃ_ＳＷ４２に従ってスイッチＳＷ４２がターンオンされ、パルスＰ２即ちキャパシタＣｐの電圧は電圧Ｖｓに立ち下がる。その後のパルスＰ２の最後の立ち下がり期間ＰＦ２において、パルスＰ１即ちキャパシタＣｐの電圧は接地電位ＧＮＤに立ち下がる。

パルスＰ１の接地電位ＧＮＤへの最後の立ち下がり期間ＰＦ２において、制御信号Ｃ_ＳＷ２１およびＣ_ＳＷ２３に従ってスイッチＳＷ２１およびＳＷ２３がターンオンすると、表示電極キャパシタＣｐから、経路１を形成するスイッチＳＷ２３、ダイオードＤ２１および共振インダクタＬ２を介してキャパシタＣｒ２に電流が流れ、キャパシタＣｒ２の両端間の電圧が僅かに低下し、パルスＰ１の最後の立ち下がりが形成される。キャパシタＣｐの電圧がピーク電位Ｖｐ３に達したとき、制御信号Ｃ_ＳＷ４５に従ってクランプ回路１４０のスイッチＳＷ４５がターンオンされる。なお、ダイオードＤ２１によって前記供給電流とは逆方向に電流は流れない。従って、スイッチＳＷ２１およびＳＷ２３は、前記ピーク電圧への到達後からスイッチＳＷ４５のターンオフのタイミングまでの間の任意のタイミングでターンオフされる。そのピーク電圧Ｖｐ３は電位ＧＮＤより僅かに高い。この立ち下がり期間ＰＦ２において、キャパシタＣｒ２から電荷ｑ〜Ｃ_ｒ２Ｖｓ／２すなわち電力がキャパシタＣｐに供給される。クランプ期間ＰＣＬ２において、クランプ回路１４０の接地電位ＧＮＤは、キャパシタＣｐの電圧を電位ＧＮＤ（０Ｖ）にクランプし、表示電極キャパシタＣｐを接地電位ＧＮＤに維持する。その後、制御信号Ｃ_ＳＷ４５に従ってスイッチＳＷ４５がターンオフされる。

パルスＰ２の接地電位ＧＮＤへの最後の立ち下がり期間ＰＦ２において、制御信号Ｃ_ＳＷ２２およびＣ_ＳＷ２４に従ってスイッチＳＷ２２およびＳＷ２４がターンオンすると、表示電極キャパシタＣｐから、経路２を形成するスイッチＳＷ２４、ダイオードＤ２２および共振インダクタＬ２を介してキャパシタＣｒ２に電流が流れ、キャパシタＣｒの両端間の電圧が僅かに上昇し、パルスＰ２の最後の立ち下がりが形成される。キャパシタＣｐの電圧がピーク電位Ｖｐ３に達したとき、制御信号Ｃ_ＳＷ４５に従ってクランプ回路１４０のスイッチＳＷ４５がターンオンされる。なお、ダイオードＤ２２によって前記供給電流とは逆方向に電流は流れない。従って、スイッチＳＷ２２およびＳＷ２４は、前記ピーク電圧への到達後からスイッチSW４５のターンオフのタイミングまでの間の任意のタイミングでターンオフされる。この立ち下がり期間ＰＦ２においてキャパシタＣｐからキャパシタＣｒ２に電荷ｑ〜Ｃ_ｒ２Ｖｓ／２すなわち電力が回収される。クランプ期間ＰＣＬ２において、クランプ回路１４０の電位ＧＮＤは、キャパシタＣｐの電圧を接地電位ＧＮＤにクランプし、表示電極キャパシタＣｐを接地電位ＧＮＤに維持する。その後、制御信号Ｃ_ＳＷ４５に従ってスイッチＳＷ４５がターンオフされる。

前述のように、ドライバ制御回路５１は、非点灯セルに関連する表示電極ＸおよびＹに関するデータをサステイン回路６３および６７に供給し、サステイン・パルスの最初の放電の立ち下がり期間ＰＦ１においてその非点灯セルに関連する表示電極ＸおよびＹの間の容量Ｃｐに対して電気的エネルギを供給し回収するようにしてもよい。この場合、パルス電力供給および回収回路１３０が設けられている場合、制御信号発生回路６０４は、サステイン期間において、低負荷のとき、即ち表示電極のセル総数のうちの所定の割合、例えば２分の１より多くのセルが発光しない即ちそのアドレス放電が行われない行の表示電極にだけ、キャパシタＣｒ３から印加電圧を加えるようにスイッチＳＷ３１〜ＳＷ４２に制御信号を供給する。当然、表示負荷に関わらずサステイン・パルスの最初の放電の立ち下がり期間ＰＦ１において電気的エネルギを全ラインにて一括して供給し回収するようにしてもよい。この場合、パルス電力供給および回収回路１３０が設けられており、全表示電極にキャパシタＣｒ３から印加電圧を加えるようにスイッチＳＷ３１〜ＳＷ４２に制御信号を供給する。キャパシタＣｒ３に電圧Ｖｏ／２の電荷が蓄積されているものとする。

パルスＰ１の電位Ｖｓへの最初の立ち下がり期間ＰＦ１において、制御信号Ｃ_ＳＷ３１およびＣ_ＳＷ３３に従ってスイッチＳＷ３１およびＳＷ３３がターンオンすると、表示電極キャパシタＣｐから、経路１を形成するスイッチＳＷ３３、ダイオードＤ３１および共振インダクタＬ３を介してキャパシタＣｒ３に電流が流れ、キャパシタＣｒ３の両端間の電圧が僅かに低下し、パルスＰ１の最初の立ち下がりが形成される。キャパシタＣｐの電圧がピーク電位Ｖｐ２に達したとき、制御信号Ｃ_ＳＷ４２に従ってクランプ回路１４０のスイッチＳＷ４２がターンオンされる。なお、ダイオードＤ３１によって前記供給電流とは逆方向に電流は流れない。従って、スイッチＳＷ３１およびＳＷ３３は、前記ピーク電圧への到達後からスイッチＳＷ４２のターンオフのタイミングまでの間の任意のタイミングでターンオフされる。そのピーク電圧Ｖｐ２は電位Ｖｓより僅かに高い。この立ち下がり期間ＰＦ１において、キャパシタＣｒ３から電荷ｑ〜Ｃ_ｒ３Ｖｏ／２すなわち電力がキャパシタＣｐに供給される。クランプ期間ＰＣＬ２において、クランプ回路１４０の電位Ｖｓは、キャパシタＣｐの電圧を電位Ｖｓにクランプし、表示電極キャパシタＣｐを電位Ｖｓに維持する。その後、制御信号Ｃ_ＳＷ４２に従ってスイッチＳＷ４２がターンオフされる。

パルスＰ２の電位Ｖｓへの最初の立ち下がり期間ＰＦ１において、制御信号Ｃ_ＳＷ３２およびＣ_ＳＷ３４に従ってスイッチＳＷ３２およびＳＷ３４がターンオンすると、表示電極キャパシタＣｐから、経路２を形成するスイッチＳＷ３４、ダイオードＤ３２および共振インダクタＬ３を介してキャパシタＣｒ３に電流が流れ、キャパシタＣｒ３の両端間の電圧が僅かに上昇し、パルスＰ２の最初の立ち下がりが形成される。キャパシタＣｐの電圧がピーク電位Ｖｐ２に達したとき、制御信号Ｃ_ＳＷ４２に従ってクランプ回路１４０のスイッチＳＷ４２がターンオンされる。なお、ダイオードＤ３２によって前記供給電流とは逆方向に電流は流れない。従って、スイッチＳＷ３２およびＳＷ３４は、前記ピーク電圧への到達後からスイッチSW４２のターンオフのタイミングまでの間の任意のタイミングでターンオフされる。この立ち下がり期間ＰＦ１において、キャパシタＣｐは放電されていないので、キャパシタＣｐからキャパシタＣｒ３に電荷ｑ〜Ｃｒ３Ｖｏ／２すなわち電力が回収される。クランプ期間ＰＣＬ２において、クランプ回路１４０の電位Ｖｓは、キャパシタＣｐの電圧を電位Ｖｓにクランプし、表示電極キャパシタＣｐを電位Ｖｓに維持する。その後、制御信号Ｃ_ＳＷ４２に従ってスイッチおよびＳＷ４２がターンオフされる。

パルス電力供給および回収回路１１０において、スイッチＳＷ１３とダイオードＤ１１は１つのトランジスタで実現してもよく、スイッチＳＷ１４とダイオードＤ１２は１つのトランジスタで実現してもよい。同様に、パルス電力供給および回収回路１２０において、スイッチＳＷ２３とダイオードＤ２１は１つのトランジスタで実現してもよく、スイッチＳＷ２４とダイオードＤ２２は１つのトランジスタで実現してもよい。パルス電力供給および回収回路１３０についても同様である。また、ダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２などは省略してもかまわない。その場合には、各ダイオードのアノードに接続されたスイッチのターンオフのタイミングは、各経路の過程でのピーク電圧に達した時間とする必要がある。

共振インダクタＬ１は、２つの経路１と経路２に共通の要素として設ける代わりに、経路１と経路２の各々に別々に直列に設けてもよい。共振インダクタＬ２は、２つの経路１と経路２に共通の要素として設ける代わりに、経路１と経路２の各々に別々に直列に設けてもよい。パルス電力供給および回収１３０についても同様である。代替構成として、パルス電力供給および回収回路１１０、１２０および１３０において、共振インダクタＬ１、Ｌ２およびＬ３のインダクタンスのうちの同じ値の一部のインダクタンスを、共通の１つのインダクタに置き換えてもよい。代替構成として、共振インダクタＬ１、Ｌ２およびＬ３の代わりに、共通の１つのインダクタを設けてもよい。

パルス電力供給および回収回路１１０において、スイッチＳＷ１３およびＳＷ１４の代わりに、一端子がキャパシタＣｐに結合され、他端子が経路１と経路２の間で切り替わる切替えスイッチを設けてもよい。パルス電力供給および回収回路１２０および１３０についても同様である。

このように、上述の実施形態によれば、１対のパルスにおいてキャパシタＣｒ１およびＣｒ２から表示電極のキャパシタＣｐに電力を供給しキャパシタＣｐからキャパシタＣｒ１およびＣｒ２に大部分の電力を回収することができる。また、サステイン放電において消費された電力を除いて、表示電極ＸおよびＹに供給された電力のうちの幾分かをキャパシタＣｒ３に回収することができる。それによって、表示装置１０の消費電力を低く抑えることができる。

別の実施形態では、パルス電力供給および回収回路１１０、１２０および１３０のうちの１つまたは２つだけをサステイン回路６３および６７の各々に設けてもよい。

本発明は、非対称な波形の１対のパルスだけでなく、通常の対称な波形の１対のパルスにも適用できることは、この分野の専門家であれば理解できるであろう。

図９Ａ〜９Ｆは、本発明によるパルス電力供給および回収回路が適用可能な様々なパルスの波形の例を示している。図９Ａのパルスは、立ち上がりの傾斜が急であり、立ち下がりの傾斜が緩やかである。図９Ｂのパルスは、立ち上がりの傾斜が緩やかであり、立ち下がりの傾斜が急である。図９Ｃのパルスは、立ち上がりがステップ状である。図９Ｄのパルスは、立ち下がりがステップ状である。図９Ｅのパルスは、立ち上がりおよび立ち下がりが共にステップ状である。図９Ｆのパルスは、立ち下がりが逆極性まで達し、その後に接地電位までの立ち上がりを有する。

以上説明した実施形態はＰＤＰを典型例として挙げたに過ぎず、その各実施形態の構成要素を組み合わせること、その変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。例えば、無機ＥＬや電圧の印加により電荷を蓄積することで文字などを表示させる電子ペーパーでも応用可能である。

図１は、本発明の実施形態による、典型例の表示装置の構成を示している。図２は、ＰＤＰ１０の典型例のセル構造を示している。図３は、本発明の実施形態による、Ｘドライバ回路、Ｙドライバ回路およびＡドライバ回路の出力駆動電圧波形の概略的な駆動シーケンスを例示している。を示している。図４Ａは、サステイン回路において、電圧源によって表示電極の容量に電荷が蓄積されるときの抵抗におけるエネルギ損失を説明するのに役立つ。図４Ｂは、共振インダクタを有する従来の改善されたサステイン回路において、電圧源によって共振インダクタを介して表示電極の容量に電荷が蓄積されるときの抵抗におけるエネルギ損失を説明するのに役立つ。図５Ａは、サステイン回路に用いられる、電気的エネルギ回収すなわち電力回収機能を有する従来のパルス電力供給および回収回路を示している。図５Ｂは、パルス印加時の図５Ａのパルス電力供給および回収回路を用いたときの表示電極キャパシタ両端間の電圧の変化を示している。図６は、しばしば用いられるサステイン・パルス電圧の概略の波形を示している。図７は、本発明の実施形態による１対の表示電極にパルス電圧を印加するパルス電圧印加回路を示している。図８Ａは、本発明の実施形態による、ＰＤＰの表示電極間の容量に印加されるパルスの波形を示している。図８Ｂは、本発明の実施形態による、図７の制御信号発生回路の制御信号のオン／オフの状態を示している。図９Ａ〜９Ｆは、本発明が適用可能な様々なパルスの波形の例を示している。

Claims

電圧を印加することによって充放電対象キャパシタンスを充放電する充放電装置であって、
第１の電源に第１のスイッチ手段を介して一端子が結合され第２の電源に第２のスイッチ手段を介して他端子が結合された電気的エネルギ回収用の第１の回収用キャパシタと、
第３の電源に第３のスイッチ手段を介して一端子が結合され第４の電源に第４のスイッチ手段を介して他端子が結合された電気的エネルギ回収用の第２の回収用キャパシタと、
前記第１の回収用キャパシタの前記他端子に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第１のスイッチ手段がターンオンされたときに共振インダクタを介して前記充放電対象キャパシタンスを充電する第１の経路形成手段と、
前記第１の回収用キャパシタの前記一端子に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第２のスイッチ手段がターンオンされたときに共振インダクタを介して前記充放電対象キャパシタンスを放電させて前記第１の回収用キャパシタに電気的エネルギを回収する第２の経路形成手段と、
前記第２の回収用キャパシタの前記他端子に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第３のスイッチ手段がターンオンされたときに共振インダクタを介して前記充放電対象キャパシタンスを充電する第３の経路形成手段と、
前記第２の回収用キャパシタの前記一端子に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第４のスイッチ手段がターンオンされたときに共振インダクタを介して前記充放電対象キャパシタンスを放電させて前記第２の回収用キャパシタに電気的エネルギを回収する第４の経路形成手段と、
前記第１、第２、第３および第４のスイッチ手段と、前記第１、第２、第３および第４の経路形成手段と、を制御する制御手段と、を具えることを特徴とする充放電装置。
前記制御手段は、前記第１のスイッチ手段がターンオンされたときに前記第１の経路形成手段を活動状態にして前記充放電対象キャパシタンスの電位を第１のパルスにおける第１の電位から第２の電位に変化させ、次いで前記第１のスイッチ手段をターンオフし、さらに、前記第２のスイッチ手段がターンオンされたときに前記第２の経路形成手段を活動状態にして前記充放電対象キャパシタンスの電位を前記第１のパルスとは異なる第２のパルスにおける前記第１の電位から前記第２の電位に変化させるものであることを特徴とする、請求項１に記載の充放電装置。
前記第１の回収用キャパシタは、前記充放電対象キャパシタンスより大きな容量を有し、充放電が繰り返された後の安定状態において、前記第１の電源の電位と前記第２の電源の差の概ね２分の１の電圧に充電されることを特徴とする、請求項１または２に記載の充放電装置。
前記充放電対象キャパシタンスの一端子は第５のスイッチ手段を介して前記第２の電源に結合され、前記充放電対象キャパシタンスの前記一端子は第６のスイッチ手段を介して前記第１の電源に結合され、
前記制御手段は、前記第１のスイッチをターンオンした後で前記第５のスイッチ手段をターンオンして前記充放電対象キャパシタンスを前記第２の電源の電位にクランプし、前記第３のスイッチをターンオンした後で前記第６のスイッチ手段をターンオンして前記充放電対象キャパシタンスを前記第２の電源の電位にクランプするものであることを特徴とする、請求項１乃至３のいずれかに記載の充放電装置。
前記第１の電源は接地電位であり、前記第１と前記第２の経路形成手段はそれぞれ整流手段を含み、前記第１の経路形成手段の前記一端子と前記第２の経路形成手段の前記一端子の極性が第１の極性であり、前記第１の経路形成手段の前記他端子と前記第２の経路形成手段の前記他端子の極性が前記第１の極性と逆の第２の極性であることを特徴とする、請求項１乃至４のいずれかに記載の充放電装置。
電圧を印加することによって充放電対象キャパシタンスを充電する充放電装置であって、
第１の電源に第１のスイッチ手段を介して一端子が結合され第２の電源に第２のスイッチ手段を介して他端子が結合された電気的エネルギ回収用の第１の回収用キャパシタと、
前記第２の電源と前記第１の回収用キャパシタの前記他端子の接続点に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第１のスイッチ手段がターンオンされたときに共振インダクタを介して前記充放電対象キャパシタンスを充電する第１の経路形成手段と、
前記第１の電源と前記第１の回収用キャパシタの前記一端子の接続点に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第２のスイッチ手段がターンオンされたときに共振インダクタを介して前記充放電対象キャパシタンスを放電させて前記第１の回収用キャパシタに電気的エネルギを回収する第２の経路形成手段と、
第３の電源に第３のスイッチ手段を介して一端子が結合され第４の電源に第４のスイッチ手段を介して他端子が結合された電気的エネルギ回収用の第２の回収用キャパシタと、
前記第４の電源と前記第２の回収用キャパシタの前記他端子の接続点に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第３のスイッチ手段がターンオンされたときに共振インダクタを介して前記充放電対象キャパシタンスを充電する第３の経路形成手段と、
前記第３の電源と前記第２の回収用キャパシタの前記一端子の接続点に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第４のスイッチ手段がターンオンされたときに共振インダクタを介して前記充放電対象キャパシタンスを放電させて前記第２の回収用キャパシタに電気的エネルギを回収する第４の経路形成手段と、
前記第１、第２、第３および第４のスイッチ手段と、前記第１、第２、第３および第４の経路形成手段と、を制御する制御手段と、を具えることを特徴とする充放電装置。
前記第１の電源と前記第４の電源は同じ電位であることを特徴とする、請求項６に記載の充放電装置。
前記充放電対象キャパシタンスが、表示画面を構成する１つ以上のセルで構成されることを特徴とする、請求項１乃至７のいずれかに記載の充放電装置を含む表示装置。
電気的エネルギ回収用の第１の回収用キャパシタから画面を構成するセルへ電荷を移動させる充電を行い、前記セルから電気的エネルギ回収用の第２の回収用キャパシタへ電荷を移動させる電力回収を行うプラズマ・ディスプレイ・パネルであって、
第１の電源と前記第１の回収用キャパシタの一端子とを結合する第１のスイッチ手段と、
第２の電源と前記第１の回収用キャパシタの他端子とを結合する第２のスイッチ手段と、
第３の電源と前記第２の回収用キャパシタの一端子とを結合する第３のスイッチ手段と、
第４の電源と前記第２の回収用キャパシタの他端子とを結合する第４のスイッチ手段と、
前記第１の回収用キャパシタの前記他端子に一端子が結合され、前記セルに電圧を印加する電極に他端子が結合され、前記第１のスイッチ手段がターンオンされたときに共振インダクタを介して前記セルを充電する第１の経路形成手段と、
前記第１の回収用キャパシタの前記一端子に一端子が結合され、前記セルに電圧を印加する電極に他端子が結合され、前記第２のスイッチ手段がターンオンされたときに共振インダクタを介して前記セルを放電させて前記第１の回収用キャパシタに電気的エネルギを回収する第２の経路形成手段と、
前記第２の回収用キャパシタの前記他端子に一端子が結合され、前記セルに電圧を印加する電極に他端子が結合され、前記第３のスイッチ手段がターンオンされたときに共振インダクタを介して前記セルを充電する第３の経路形成手段と、
前記第２の回収用キャパシタの前記一端子に一端子が結合され、前記セルに電圧を印加する電極に他端子が結合され、前記第４のスイッチ手段がターンオンされたときに共振インダクタを介して前記セルを放電させて前記第２の回収用キャパシタに電気的エネルギを回収する第４の経路形成手段と、
前記第１のスイッチ手段がターンオンされたときに前記第１の経路形成手段を活動状態にして、前記セルへの第一の印加パルスにおける第１の電位から第２の電位に変化させ、次いで前記第１のスイッチ手段をターンオフし、さらに、前記第２のスイッチ手段がターンオンされたときに前記第２の経路形成手段を活動状態にして前記セルへの前記第１の印加パルスとは異なる第２の印加パルスにおける前記第１の電位から前記第２の電位に変化させることを特徴とする、プラズマ・ディスプレイ・パネル。
プラズマ・ディスプレイ・パネルの画面を構成するセルを充放電させるための充放電の方法であって、
前記セルに印加された第１のパルスの立ち上がり期間において、第１の電源に第１の回収用キャパシタの一端子を結合させて前記第１の回収用キャパシタの他端子から共振インダクタを介して充放電対象キャパシタンスを充電し、
前記セルに印加された前記第１のパルスとは異なる第２のパルスの立ち上がり期間において、第２の電源に前記第１の回収用キャパシタの前記他端子を結合させて前記第１の回収用キャパシタの前記一端子から共振インダクタを介して前記充放電対象キャパシタンスを放電させて前記第１の回収用キャパシタに電気的エネルギを回収し、
前記セルに印加された前記第１のパルスの立ち下がり期間において、第３の電源に第２の回収用キャパシタの一端子を結合させて前記第２の回収用キャパシタの他端子から共振インダクタを介して充放電対象キャパシタンスを充電し、
前記セルに印加された前記第２のパルスの立ち下がり期間において、第４の電源に前記第２の回収用キャパシタの他端子を結合させて前記第２の回収用キャパシタの一端子から共振インダクタを介して前記充放電対象キャパシタンスを放電させて前記第２の回収用キャパシタに電気的エネルギを回収することを特徴とする、充放電の方法。