JP2001075526A

JP2001075526A - 表示装置及びその制御方法

Info

Publication number: JP2001075526A
Application number: JP24693099A
Authority: JP
Inventors: Makoto Onozawa; 誠小野澤; Michitaka Osawa; 通孝大沢; Yuji Sano; 勇司佐野; Takeo Masuda; 健夫増田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-09-01
Filing date: 1999-09-01
Publication date: 2001-03-23
Anticipated expiration: 2019-09-01
Also published as: JP4329180B2

Abstract

(57)【要約】【課題】略平行する二つの電極を備えた表示装置におい
て、各電極に駆動電圧を供給するためには、各々同等規
模の独立したサステイン回路を必要とし、上記した装置
の回路基板小型化、コスト低減というニーズに対して障
害となっていた。【解決手段】本発明において、略平行に配置された第１
の電極に駆動電圧を供給するための第１の駆動回路に、
正及び負のサステイン電圧パルスを発生させる正負両出
力サステイン回路を用いて構成した。これによって、第
２の電極に供給すべきサステイン電圧のパルス数を大幅
に低減することが出来、第２の駆動回路を構成する回路
規模を簡略化させることが出来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、放電現象を利用し
た、例えばプラズマ放電を用いた表示装置及びその制御
方法に関する。

【０００２】

【従来の技術】近年、放電現象を利用した表示方法、例
えばプラズマ放電によって発生する紫外線を用いて蛍光
体を励起し、その発光色を利用して表示する方法は、コ
ンピュータワークステーションの表示装置や映像表示装
置として、更には公告や各種情報の表示装置として広く
一般に用いられるようになった。

【０００３】このような用途に用いられる表示装置は、
ＵＳＮｏ．５７４５０８６の第１０図に、そのブロッ
ク回路図が示されているように、プラズマパネルと、Ｙ
ｓａサステイン回路と、Ｙｓｂサステイン回路と、Ｘａ
アドレス駆動回路と、それらを制御するコントローラか
ら構成されることが開示されている。

【０００４】また、特開平８−３２０６６７号公報に
は、その実施例として、放電維持期間においてＹ電極を
所定の電圧に維持するＹ側駆動手段と、正極性を有する
電源電圧と負極性を有する電源電圧に基いて、当該の維
持期間にＸ電極に対して正極性の振幅を有する正側維持
パルス信号と負極性の振幅を有する負側維持パルス信号
とを交互に供給するＸ側駆動手段が開示されている。

【０００５】

【発明が解決しようとする課題】ＵＳＮｏ．５７４５
０８６に示された従来技術の表示装置において、Ｙｓａ
サステイン回路からＹｓａサステイン電極へスキャンパ
ルスを加え、そしてアドレス電極との間に電界を形成す
ることによってアドレッシングを行い、また、Ｙｓａ
サステイン電極及びＹｓｂサステイン電極へサステイン
パルスを印加して、その両者の電極間に形成させた電界
によってプラズマ放電の維持を行うように構成されてい
る。この時、上記したＹｓａ及びＹｓｂサステイン電極
へ印加されるサステインパルスには、同一極性を示すサ
ステインパルスが用いられており、一般的には、正電圧
を有するサステインパルスである。

【０００６】従って、上記した従来の表示装置におい
て、Ｙｓａサステイン電極及びＹｓｂサステイン電極に
対して、ほぼ同数のサステインパルスを印加しなければ
ならない。このとき、上記したＹｓａサステイン電極及
びＹｓｂサステイン電極に夫々のサステインパルスを供
給するためのＹｓａ及びＹｓｂサステイン回路には、プ
ラズマパネルの構造に起因して存在するパネル容量を充
放電させるに必要な変位電流や、プラズマパネルの放電
に伴う放電電流が流れることになるため、サステイン回
路はこれらの大電流を流し得るパワー回路であることが
必要である。

【０００７】一方では、プラズマ表示装置が必要とされ
る市場から、より大きな画面サイズの表示装置が望ま
れ、そして更には消費電力が少なく、しかも低価格での
製品開発が要求されている。そのためには、画素である
放電領域の構造のみならず、同時に個々の画素を駆動さ
せるための周辺駆動回路について、その簡略化、更には
低コスト化を図ることが要求されている。

【０００８】上記した課題を解決するひとつの方法とし
て、特開平８−３２０６６７号公報に示された従来技術
において、正極性及び負極性を有する電源電圧に基い
て、放電が維持される期間、Ｘ電極に対して正極性の振
幅を有する正側維持パルス信号と負極性の振幅を有する
負側維持パルス信号とを交互に供給するように構成され
ている。これによって、従来必要とされたＹ電極からの
維持パルス信号の印加を不要とし、Ｙ側駆動手段の簡略
化、即ち、Ｙ電極への信号供給用配線パターンの省略を
可能としている。

【０００９】しかしながら、上記した従来技術において
は、Ｙ電極側に安定な放電を開始するための信号電圧印
加手段は付加されておらず、またパネルを含めた駆動回
路の省電力化に対する配慮はなされていない。更にま
た、Ｘ電極−Ｙ電極、またはＹ電極−アドレス電極との
間で行われる放電開始電圧の大きさに対して、簡略化さ
れた駆動回路で、かつ安定な放電を実現するための配慮
はなされていなかった。

【００１０】本発明は、上記した従来技術の課題を解消
し、表示パネルの安定な放電を実現しつつ、個々の画素
を駆動させるための駆動回路の規模を簡略化することに
ある。

【００１１】

【課題を解決するための手段】本発明では上記した従来
技術の課題を解決し、簡略化された駆動回路を実現する
ために、略平行に配置された第１の電極及び第２の電極
と、この第１の電極及び第２の電極に対して略直交させ
て配置したアドレス電極とを用いて放電領域を挟んだ構
造の表示パネルと、第１の電極を駆動させるための第１
の駆動回路と、第２の電極を駆動させるための第２の駆
動回路と、アドレス電極を駆動させるためのアドレス駆
動回路と、制御信号を発生させるための波形制御回路と
を備え、上記した第１の駆動回路は、正及び負の両出力
を発生させるサステイン回路であって、第１の電極に正
電圧サステインパルスを供給するための正電圧サステイ
ン回路と、負電圧サステインパルスを供給するための負
電圧サステイン回路とを用いて構成した。また、上記し
た第２の駆動回路として、第２の電極にスキャンパルス
を印加するためのスキャンパルス発生回路と、第１のサ
ステインパルスを印加するための第１サステインパルス
発生回路とで構成した。

【００１２】本発明では、第１の電極に正電圧サステイ
ンパルスを供給するための正負両出力サステイン回路に
ついて、その具体的な回路構成として、第１の電極に正
電圧を印加するための正電圧スイッチ素子と、負電圧を
印加するための負電圧スイッチ素子とを用いて構成し
た。

【００１３】また、上記の第１の電極と、電気的に接地
されたアースとの間に、電力回収回路を接続し、この電
力回収回路は、電力回収コイルと電力回収スイッチと電
力回収コンデンサとからなる直列回路、または電力回収
コイルと電力回収スイッチとからなる直列回路を用いて
構成するようにした。

【００１４】更にまた、上記した第１の電極と第２の電
極との少なくとも何れかの電極に第１のサステインパル
スが印加されている期間中、アドレス電極には電気的に
接地された電位に対して正であるような信号電圧が印加
されるようにした。

【００１５】そして、本発明では、上記した表示パネル
の放電に関して、第２の電極とアドレス電極との間に比
較して、第１の電極と第２の電極との間で大きな放電開
始電圧を示す様な場合には、第２の電極に第１のサステ
インパルスが印加されている期間中、アドレス電極には
電気的に接地された電位に対して正であるような信号電
圧を印加し、また、第２の電極とアドレス電極との間に
比較して、第１の電極と第２の電極との間での放電開始
電圧が小さく、かつ、第１の電極に正負のサステイン電
圧が印加されている期間中は、上記した第２の電極に印
加される第２の駆動回路の出力電圧が略０ボルトとなる
ようにした。

【００１６】更に、本発明は、略平行に配置された第１
の電極及び第２の電極と、上記の第１の電極及び第２の
電極に略直交して配置されたアドレス電極とを、放電領
域を挟んで対向させた表示パネルと、第１の電極を駆動
させるための第１の駆動回路と、第２の電極を駆動させ
るための第２の駆動回路と、アドレス電極を駆動させる
ためのアドレス駆動回路と、制御信号を発生させるため
の波形制御回路とを備えた表示装置であって、この第１
の電極に正及び負なるサステイン電圧を印加して、第１
の電極と第２の電極との間で放電が維持されるように波
形制御回路を制御する。

【００１７】また、上記した表示パネルの放電開始電圧
が、第２の電極とアドレス電極との間に比較して、第１
の電極と第２の電極との間で大きい場合には、第１の電
極に第１のサステインパルスが印加される少なくとも以
前に、第２の電極に第１のサステインパルスを印加する
よう制御する。

【００１８】更にまた、第２の電極に第１サステインパ
ルスが印加されている期間、またはこの期間を含み、第
１の電極に次のサステインパルスが印加されるまでの期
間、アドレス電極に印加される信号電圧が電気的に接地
された電位に対して正であるように、波形制御回路を制
御する。

【００１９】そして、本発明では、上記した表示パネル
の放電開始電圧が、第２の電極とアドレス電極との間に
比較して、第１の電極と第２の電極との間で小さい場合
には、第１の電極に正負のサステイン電圧が印加されて
いる期間中、第２の駆動回路及びアドレス駆動回路の出
力電圧が所定の電位を維持するように、波形制御回路を
制御する。そして、上記したこれらの出力電圧が、電気
的に接地された電位に保たれるように波形制御回路を制
御するようにした。

【００２０】

【発明の実施の形態】以下、本発明の実施例について、
プラズマ放電によって発生させた紫外線を用いて蛍光体
を励起し、その発光色を表示させるプラズマ表示を例と
して、図面を用いて説明する。尚、本発明と同様の作用
をもたらすものであればプラズマに限定されるものでは
なく、他の原理を用いた表示方法であっても構わない。
また、各図面の中で、同じ働きをするものには、同じ番
号を付けて表す。

【００２１】図１は、本発明の第１の実施例を説明する
ブロック回路図であって、１はプラズマ表示パネル、２
はその第１の電極、３は第２の電極、４はアドレス電極
を表わす。ここで、プラズマ表示パネル１の詳細な製造
方法は省略するが、良く知られたスクリーン印刷法やス
パッタリング法、焼成技術等を用いて、略平行に配置し
た第１の電極２と第２の電極３とを形成したガラス基板
と、上記した第１の電極２及び第２の電極３に対して略
直交するように配置したアドレス電極４を形成したガラ
ス基板とを、図示していないが放電領域を形成するため
の隔壁を挟んで貼り合わせて製作されている。

【００２２】そして、第１の電極２の一端は共通に結線
されており、それが第１の駆動回路５に接続されてい
る。また、第２の電極３は第２の駆動回路６に、アドレ
ス電極４はアドレス駆動回路７に、各々接続されてい
る。そして、これら第１の駆動回路５、第２の駆動回路
６及びアドレス駆動回路７は、これらの駆動回路に制御
用信号を形成させる波形制御回路８に接続され、その動
作が制御される。また、図１に示したように、第１の駆
動回路５は正及び負の両出力を発生させるためのサステ
イン回路９及びリセット回路１０を用いて構成され、ま
た、第２の駆動回路６は第１のサステインパルスを発生
させるための第１サステインパルス発生回路１１、リセ
ット回路１２、及び第２の電極３の個々の端子に信号を
分配させるためのスキャン回路１３を用いて構成されて
いる。

【００２３】また、図１に示したプラズマ表示パネル１
において、第１の電極２と第２の電極３との間で生じる
放電開始電圧Ｖfxyが、第２の電極３とアドレス電極４
との間で生じる放電開始電圧Ｖfayより大きくなるよう
に設計されている。

【００２４】次に、図１に示した第１の実施例の動作に
ついて説明する。

【００２５】図１において、波形制御回路８から出力さ
れたスキャン信号ＤＳＣは、第２の駆動回路６を構成す
るスキャン回路１３へ供給される。そして、入力された
スキャン信号ＤＳＣに基いて、スキャン回路１３は第２
の電極３の各端子へ供給するためのスキャンパルスＳＣ
を発生させる。また、波形制御回路８から出力されたリ
セット信号ＤＲＹは、第２の駆動回路６を構成するリセ
ット回路１２へ供給され、このリセット信号ＤＲＹに基
づいて、リセット回路１２はスキャン回路１３を介して
第２の電極３にリセットパルスＲＹが供給される。更
に、波形制御回路８から出力された第１サステイン信号
ＤＳＹは、同じく第２の駆動回路６の第１サステインパ
ルス発生回路１１へ供給され、上記した第１サステイン
信号ＤＳＹに基づいて形成された第１サステインパルス
ＳＹ１を、スキャン回路１３を介して第２の電極３へ供
給する。このとき、上記したスキャンパルスＳＣ、リセ
ットパルスＲＹ及び第１サステインパルスＳＹは、第２
の駆動回路６から第２の電極３へ供給される第２の電極
駆動用電圧Ｙに重畳される。

【００２６】一方、図１において、波形制御回路８から
出力されたサステイン信号ＤＳＸは、第１の駆動回路５
を構成する正負両出力サステイン回路９へ供給され、こ
のサステイン信号ＤＳＸに基づいて第１の電極２へ供給
するための正負サステインパルスＳＸが形成される。ま
た、波形制御回路８から出力されたリセット信号ＤＲＸ
は、同じくリセット回路１０へ供給され、このリセット
回路１０で形成されたリセットパルスＲＸは、正負両出
力サステイン回路９を介して、第１の電極２へ供給され
る。尚、上記した正負サステインパルスＳＸ及びリセッ
トパルスＲＸは、第１駆動回路５から第１の電極２へ供
給される第１の電極駆動用電圧Ｘに重畳される。

【００２７】そしてまた、波形制御回路８から出力され
たアドレス信号ＤＡは、アドレス駆動回路７へ供給さ
れ、そこでアドレス電極４へ供給するためのアドレス駆
動用電圧Ａを発生させる。

【００２８】以上で述べたブロック回路において、第１
の電極２、第２の電極３及びアドレス電極４に印加され
る動作波形について、図７の動作波形図を用いて説明す
る。

【００２９】図７（ａ）から（ｃ）は、各々、従来技術
における第１の電極に印加される駆動電圧Ｘ波形、第２
の電極に印加される駆動電圧Ｙ波形、アドレス電極に印
加される駆動電圧Ａ波形を表わし、そして（ｄ）は本発
明の第１の電極２に印加される駆動電圧Ｘ波形、（ｅ）
は同じく第２の電極に印加される駆動電圧Ｙ波形、
（ｆ）及び（ｇ）は同じくアドレス電極４に印加される
駆動電圧Ａ波形である。

【００３０】従来技術では、放電領域で放電が維持継続
されている、所謂、サステイン期間において、第１の電
極に供給される第１の駆動電圧Ｘには正電圧のサステイ
ンパルスＳＸが重畳され（図７（ａ））、また第２の電
極に供給される第２の駆動電圧Ｙにはサステインパルス
ＳＹが重畳されている（図７（ｂ））。そして、アドレ
ス電極に供給されるアドレス駆動電圧Ａは、この期間に
おいて約０ボルトに設定されている（図７（ｃ））。従
って、このような駆動方法を用いてプラズマ表示パネル
の駆動を行う場合には、第１の駆動回路及び第２の駆動
回路には、各々、ほぼ同等規模のサステイン回路が不可
欠であった。このため、プラズマ表示パネルの表示サイ
ズが大きくなるに従って、大容量の電流制御に必要な回
路となり、そしてその規模も大掛かりなものにならざる
を得ない。

【００３１】一方、従来技術に対する本発明の表示装置
における制御方法は、下記の通りである。即ち、図７
（ｄ）に示す如く、サステイン期間において第1の電極
２に供給される駆動電圧Ｘに、正電圧であるサステイン
パルスＳＸＰ及び負電圧であるサステインパルスＳＸＮ
の両者を重畳させる。そしてまた、図７（ｅ）に示すよ
うに、安定な放電を実現させるために、第1サステイン
期間の間だけ、第２の電極３に供給する駆動電圧Ｙに第
1サステインパルスＳＹ１を重畳している。更に、図７
（ｆ）に示すように、上記した第1サステイン期間にお
ける第１サステインパルスＳＹ１（図７（ｅ）参照）に
同期させて、放電領域での誤放電を防止するための正電
圧パルスＡＳをアドレス電極４に供給させる。この誤放
電防止用のパルスＡＳは、図７（ｇ）に示すように、第
1サステイン期間の全体に亘って、または第１の電極２
に次のサステインパルスが印加されるまでの期間の間、
供給されても良い。

【００３２】上記したように、第１の電極２に供給され
る駆動電圧Ｘに正電圧のサステインパルスＳＸＰと負電
圧のサステインパルスＳＸＮの両方のパルスを重畳させ
ることによって、第２の電極３に供給すべき駆動電圧Ｙ
に重畳させるサステインパルス数を大きく減らすことが
出来、この結果、第２の電極３を駆動するための第２に
駆動回路６の規模を大幅に縮小させることが出来る。こ
れによって、従来技術と同様に表示パネル１の安定した
駆動を実現することが可能となり、更には、より大形の
表示パネルに対しても、大掛かりな規模の駆動回路を用
いなくても安定な表示を実現することが出来る。

【００３３】以上で説明した本発明の実施例では、表示
パネル１を構成する第１の電極２と第２の電極３との間
の放電開始電圧Ｖfxyが、第２の電極３とアドレス電極
４との間の放電開始電圧Ｖfayに比較して大きい場合に
ついて、その動作を述べた。

【００３４】次に、第１の電極２と第２の電極３との間
の放電開始電圧Ｖfxyが、第２の電極３とアドレス電極
４との間の放電開始電圧Ｖfayに比較して小さい表示パ
ネルを用いた場合について述べる。

【００３５】図２は、本発明の第２の実施例を説明する
ためのブロック回路図であって、表示パネル１００は、
第１の電極２と第２の電極３との間の放電開始電圧Ｖfx
yが、第２の電極３とアドレス電極４との間の放電開始
電圧Ｖfayより小さくなるように設計した表示パネルで
ある。第２の電極３を駆動するための第２の駆動回路６
は、リセット回路１２とスキャン回路１３を用いて構成
されている。第１の電極２及びアドレス電極４を駆動さ
せるための駆動回路は、上記した図１に示した実施例と
同様である。

【００３６】この場合、図１に示した第1サステインパ
ルス発生回路１１を省略することが出来、従って、第２
の電極３を駆動させるための駆動電圧Ｙに重畳させる第
１サステインパルスＳＹ１（図７（ｅ））及びアドレス
電極４を駆動させるための駆動電圧Ａに重畳させる誤放
電防止用の正電圧パルスＡＳ（図７（ｆ））を不要とす
ることが出来る。

【００３７】第１の電極２を駆動させるための駆動電圧
Ｘ、第２の電極３を駆動させるための駆動電圧Ｙ及びア
ドレス電極４を駆動させるための駆動電圧Ａについて、
それらの動作波形を各々図７（ｋ）、（ｌ）及び（ｍ）
に示す。サステイン期間において、第１の電極２には正
負両出力のサステイン回路９から正電圧のサステインパ
ルスＳＸＰ及び負電圧のサステインパルスＳＸＮが駆動
電圧Ｘに重畳して印加されるが、第２の電極３及びアド
レス電極４には、所定の駆動電圧Ｙ及びＡを印加する。
例えば、この所定の駆動電圧として、電気的に接地され
た電位、またはアース電位とする。また、この時、アド
レス期間中にアドレス電極４を駆動させるための駆動電
圧Ａに重畳させるアドレスパルスＡＤの電圧値を、図１
に示した場合に比較して高く設定する。

【００３８】上記したように、第１の電極２、第２の電
極３及びアドレス電極４に供給する駆動電圧を、例えば
図７（ｋ）、（ｌ）及び（ｍ）に示したようにすること
によって、表示パネル１００を駆動させるためのサステ
イン回路の規模を大幅に縮小させることが可能となる。

【００３９】尚、第１の実施例で示した第１の電極２と
第２の電極３との間の放電開始電圧Ｖfxyが第２の電極
３とアドレス電極４との間の放電開始電圧Ｖfayより大
きい表示パネル１を用いた場合でも、リセット回路１
２、またはスキャン回路１３に第１のサステイン期間の
間だけ、第２の駆動電圧Ｙに重畳させるための第１サス
テインパルスＳＹ１を発生させる機能を設ければ、上記
の図２に示したブロック回路図と同様の回路構成を有す
るプラズマ表示装置を実現することが出来る。

【００４０】次に、図１及び図２に示した本発明のプラ
ズマ表示装置における正負両出力サステン回路９の具体
例について説明する。

【００４１】図３は、本発明の正負両出力サステイン回
路９の第１の実施例を説明するためのブロック回路図で
ある。この図から明らかのように、正電圧サステイン
回路７０はプリドライブ回路２８〜３０、スイッチ素子
３３〜３５、ダイオード３８及び３９を用いて構成さ
れ、また、負電圧サステイン回路７１はプリドライブ回
路３１及び３２、スイッチ素子３６及び３７、ダイオー
ド４０を用いて構成されている。そして、本発明である
正負両出力サステイ回路９は正電圧サステイン回路７０
及び負電圧サステイン回路７１から構成されている。ま
た、リセット信号入力端子２０、正電圧ハイサイド信号
入力端子２１、切換信号入力端子２２、正電圧ローサイ
ド信号入力端子２３、負電圧ハイサイド信号入力端子２
４、負電圧ローサイド信号入力端子２５の各端子は、図
１及び図２に示した波形制御回路８に接続されている。
そして、出力端子２７は、図１及び図２に示した表示パ
ネルの第１の電極２に接続されている。

【００４２】次に、この正負両出力サステイン回路９の
動作について説明する。

【００４３】プリドライブ回路２８〜３２の各回路は、
波形制御回路８からの指示に従って、各々正電圧ハイサ
イド信号入力端子２１から入力される正電圧ハイサイド
信号ＤＳＸ１、切換信号入力端子２２から入力される切
換信号ＤＳＸ２、正電圧ローサイド信号入力端子２３か
ら入力される正電圧ローサイド信号ＤＳＸ３、負電圧ハ
イサイド信号入力端子２４から入力される負電圧ハイサ
イド信号ＤＳＸ４、負電圧ローサイド信号入力端子２５
から入力される負電圧ローサイド信号ＤＳＸ５を増幅
し、そして各々のプリドライブ回路２８〜３２に対応し
て接続されたスイッチ素子３３から３７を駆動させるよ
うに作用する。

【００４４】ここで、スイッチ素子３３は、正電圧ハイ
サイド信号ＤＳＸ１に基づいてスイッチング動作を行
い、スイッチ素子３３がオン状態にあるとき、スイッチ
素子３４を介して、出力端子２７へ供給する第１の駆動
電圧Ｘを正の電源電圧Ｖｃｃに保持する働きをしてい
る。また、スイッチ素子３５は、正電圧ローサイド信号
ＤＳＸ３に基づいてスイッチング動作を行い、スイッチ
素子３５がオン状態にあるとき、正の電源電圧Ｖｃｃに
設定された出力端子２７の第１の駆動電圧Ｘを電気的に
接地された電位、例えばＧＮＤレベルにする働きをして
いる。この際、スイッチ素子３４は、切換信号ＤＳＸ２
によってスイッチング動作を行うが、上記スイッチ素子
３３がオン状態にあるときには、同時にスイッチ素子３
４もオン状態になるように制御される。

【００４５】一方、図３において、スイッチ素子３７
は、負電圧ローサイド信号ＤＳＸ５に基づいてスイッチ
ング動作を行い、スイッチ素子３７がオン状態のとき、
出力端子２７における第１の駆動電圧Ｘを負の電源電圧
である−Ｖｃｃにするように作用する。また、スイッチ
素子３６は、負電圧ハイサイド信号ＤＳＸ４に基づいて
スイッチング動作を行い、スイッチ素子３６がオン状態
にあるとき、負の電圧に設定された出力端子２７におけ
る第１の駆動電圧Ｘを電気的に接地された電位、例えば
ＧＮＤレベルにする働きをしている。そして、上記した
スイッチ素子３７がオン状態にあるとき、スイッチ素子
３４はオフ状態になるように制御されている。このよう
に制御されることによって、出力端子２７の第１の駆動
電圧Ｘが負の電圧の場合でも、スイッチ素子３３とスイ
ッチ素子３４とが接続されたところの接続点では、その
電位を正電圧に保つことができる。従って、出力端子２
７へ供給する第１の駆動電圧Ｘが負電圧の場合でも、ス
イッチ素子３３のスイッチング動作を安定させて行うこ
とができる。

【００４６】尚、図３に示した回路において、スイッチ
素子３４をスイッチ素子３６と略同時のタイミングでオ
ン・オフさせることによって、スイッチ素子３６及びプ
リドライブ回路３１を削除することが可能である。

【００４７】以上で説明したように、本発明であるプラ
ズマ表示装置においては、第１の駆動回路５を正及び負
の電圧を出力可能とした正負両出力サステイン回路９を
用いて構成し、これによって、第２の駆動回路６を構成
するサステイン回路の回路規模を縮小させることができ
る。

【００４８】次に、正負両出力サステイン回路９の第２
の実施例について、図４のブロック回路図を用いて説明
する。この図４からも明らかのように、正負両出力サス
テン回路９は、プリドライブ回路４４及び４５、スイッ
チ素子４６及び４７を用いて構成されている。また、ハ
イサイド信号入力端子４２及びローサイド信号入力端子
４３は波形制御回路８に接続されている。

【００４９】以下、図４に示した回路の動作について説
明する。同図において、プリドライブ回路４４及び４５
は、各々ハイサイド信号入力端子４２から入力されるハ
イサイド信号ＤＳＸＨ及びローサイド信号入力端子４３
から入力されるローサイド信号ＤＳＸＬを増幅し、各々
の回路がスイッチ素子４６及び４７を作動させるように
働く。そして、スイッチ素子４６は、ハイサイド信号Ｄ
ＳＸＨに基づいてスイッチ素子４６がオン状態にあると
き、出力端子２７へ供給する第１の駆動電圧Ｘを正の電
源電圧Ｖｃｃにするように作用する。また、スイッチ素
子４７は、ローサイド信号ＤＳＸＬに基づいてスイッチ
素子４７がオン状態であるとき、出力端子２７の第１の
駆動電圧Ｘを負電源電圧である−Ｖｃｃにするように作
用する。

【００５０】この場合、第１の電極２へ供給される駆動
電圧Ｘの波形は、図７（ｈ）に示されるように、サステ
イン期間において、Ｖｃｃ電圧、−Ｖｃｃ電圧の２値に
設定される。上記した波形は、図３に示された回路構成
の場合に、その波形が図７（ｄ）に示されるように、Ｖ
ｃｃ電圧、ＧＮＤ電圧、−Ｖｃｃ電圧の３値に設定され
るのに対して、ＧＮＤ電位に保持される期間が存在しな
いと言う相違はあるが、第１の電極２を駆動させると言
うことに関して、特別な差異を生じない。これによっ
て、図３に示した第１の実施例に比較して、正負両出力
サステイン回路の回路規模を縮小させることが出来る。

【００５１】次に、正負両出力サステイン回路の第３の
実施例を、図５を用いて説明する。

【００５２】図５に示すように、電力回収回路６１は、
プリドライブ回路５２及び５３、スイッチ素子５４及び
５５、ダイオード５６及び５７、電力回収コンデンサ５
８、電力回収コイル５９及び６０を用いて構成されてい
る。また、立下り電力回収信号入力端子５０及び立上り
電力回収信号入力端子５１は、図１または図２に示した
波形制御回路８に接続されている。そして、図５に示し
た第３の実施例は、上記した図４の第２の実施例に比較
して、上記した電力回収回路６１を付加している点が異
なる。

【００５３】図５に示した回路において、プリドライブ
回路５２及び５３は、各々立下り電力回収信号入力端子
５０から入力される立下り電力回収信号ＤＤＮ及び立上
り電力回収信号入力端子５１から入力される立上り電力
回収信号ＤＤＰを増幅して、各々の信号がスイッチ素子
５４及び５５に入力される。スイッチ素子５４は、立下
り電力回収信号ＤＤＮに基づいてスイッチング動作を行
い、スイッチ素子５４がオン状態にあるとき、出力端子
２７に接続された表示パネルの第１の電極２から、電力
回収コイル５９とダイオード５６を介して、電力回収コ
ンデンサ５８へ電流を流すように作用する。また、スイ
ッチ素子５５は、立上り電力回収信号ＤＤＰに基づいて
スイッチング動作を行い、スイッチ素子５５がオン状態
にあるとき、電力回収コンデンサ５８から、ダイオード
５７と電力回収コイル６０を介して、出力端子２７に接
続された表示パネルの第１の電極２へ電力回収コンデン
サ５８に貯えられた電流を流すよう作用する。

【００５４】上記で述べた作用を行わせることによっ
て、スイッチ素子５４と５５に流れる電流は、各々電力
回収コイル５９と６０のインダクタンス成分と、出力端
子２７に接続された第１の電極２が有する容量成分とに
よって生じる共振電流と言うことになり、この共振電流
を流すことによって、出力端子２７へ供給する第１の駆
動電圧Ｘの立下り期間及び立上り期間に発生するスイッ
チ素子４７及びスイッチ素子４６での損失を低減するこ
とができる。

【００５５】図５において、一例として電力回収コンデ
ンサ５８の一端を電気的に接地した場合（実線）と、負
の電源入力端子２６に接続した場合（一点鎖線）を示し
た。後者の電力回収コンデンサ５８の一端を負電源入力
端子２６に接続した場合（一点鎖線）、スイッチ素子４
６または５４等が破壊しても電力回収コンデンサ５８が
耐えられるようにその定格電圧を２Ｖｃｃに設定する必
要がある。一方、電力回収コンデンサ５８の一端を接地
した場合（実線）、スイッチ素子４６または５４等が
破壊しても電力回収コンデンサ５８の両端にかかる電圧
をＶｃｃ以内に抑えることが可能であって、この場合に
はより小さい電力回収コンデンサを使用することが出来
る。

【００５６】上記した回路において、立下り電力回収信
号入力端子５０から入力される立下り電力回収信号ＤＤ
Ｎ及び立上り電力回収信号入力端子５１から入力される
立上り電力回収信号ＤＤＰの動作波形を、各々図７
（ｉ）及び（ｊ）に例示するように制御されている。

【００５７】次に、正負両出力サステイン回路につい
て、第４の実施例を図６を用いて説明する。図６に示し
た実施例では、上記した図５の実施例に対して、電力回
収コンデンサ５８を削除し、そしてスイッチ素子５４と
スイッチ素子５５との接続点で電気的に接地されている
点が異なる。

【００５８】以下、図６に示した回路の動作について説
明する。同図において、プリドライブ回路５２と５３
は、各々立下り電力回収信号入力端子５０から入力され
る立下り電力回収信号ＤＤＮ及び立上り電力回収信号入
力端子５１から入力される立上り電力回収信号ＤＤＰを
増幅して、夫々スイッチ素子５４及び５５に入力され
る。そしてスイッチ素子５４は、立下り電力回収信号Ｄ
ＤＮに基づいてスイッチング動作を行い、スイッチ素子
５４がオン状態であるとき、出力端子２７に接続された
第１の電極２から、電力回収コイル５９及びダイオード
５６を介して、電気的に接地されているアースへ電流を
流すように作用する。また、スイッチ素子５５は、立上
り電力回収信号ＤＤＰに基づいてスイッチング動作を行
い、スイッチ素子５５がオン状態であるとき、電気的に
接地されているアースから、ダイオード５７及び電力回
収コイル６０を介して、出力端子２７に接続された第１
の電極２へ電流を流すように作用する。

【００５９】上記した動作において、スイッチ素子５４
及び５５に流れる電流は、電力回収コイル５９、６０の
インダクタンスと、出力端子２７に接続された第１の電
極２が有する容量とによって生じる共振電流となる。従
って、出力端子２７へ供給される第１の駆動電圧Ｘの立
下り及び立上りの期間において、上記した共振電流を流
すことにより、スイッチ素子４７及びスイッチ素子４６
が作動するときに発生する損失を低減させることが出来
る。

【００６０】図６に示した回路を用いた場合は、図５に
示した第３に実施例に比較して、電力回収コンデンサ５
８を削除することが出来、またサステイン回路の回路規
模を更に簡略化することが出来る。

【００６１】

【発明の効果】以上で述べたように、放電現象を利用し
た表示装置において、第１の電極に駆動電圧を供給する
ための駆動回路に、正及び負電圧を出力可能な正負両出
力サステイン回路を用いることによって、第２の電極に
駆動電圧を供給するための駆動回路を簡略化することが
出来る。

【図面の簡単な説明】

【図１】本発明である第１の実施例を説明するブロック
回路図である。

【図２】本発明である第２の実施例を説明するブロック
回路図である。

【図３】本発明の正負両出力サステイン回路に関する第
１の実施例を説明するブロック回路図である。

【図４】本発明の正負両出力サステイン回路に関する第
２の実施例を説明するブロック回路図である。

【図５】本発明の正負両出力サステイン回路に関する第
３の実施例を説明するブロック回路図である。

【図６】本発明の正負両出力サステイン回路に関する第
４の実施例を説明するブロック回路図である。

【図７】本発明である各電極に印加される駆動電圧を説
明するための動作波形図である。

【符号の説明】

１、１００…表示パネル、２…第１の電極、３…第２の
電極、４…アドレス電極、５…第１の駆動回路、６…第
２の駆動回路、７…アドレス駆動回路、８…波形制御回
路、９…正負両出力サステン回路、１０、１２…リセッ
ト回路、１１…第１のサステインパルス発生回路、１３
…スキャン回路、２０…リセット入力端子、２１…正電
圧ハイサイド信号入力端子、２２…切換信号入力端子、
２３…正電圧ローサイド信号入力端子、２４…負電圧ハ
イサイド信号入力端子、２５…負電圧ローサイド信号入
力端子、２６…負の電源入力端子、２７…出力端子、２
８〜３２…プリドライブ回路、３３〜３７…スイッチ素
子、３８〜４０…ダイオード、４４、４５…プリドライ
ブ回路、４６、４７…スイッチ素子、５０…立下り電力
回収信号入力端子、５１…立上り電力回収信号入力端
子、５２、５３…プリドライブ回路、５４、５５…スイ
ッチ素子、５８…電力回収コンデンサ、５９、６０…電
力回収コイル、６１…電力回収回路、７０…正電圧サス
テイン回路、７１…負電圧サステイン回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐野勇司神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所デジタルメディアグループ内 (72)発明者増田健夫神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所デジタルメディアグループ内Ｆターム(参考） 5C080 AA05 BB05 DD09 DD22 DD26 DD27 FF12 HH02 HH04 HH05 JJ02 JJ03 JJ04

Claims

【特許請求の範囲】

【請求項１】略平行に配置された第１の電極及び第２の
電極と、該第１の電極及び第２の電極に略直交して配置
されたアドレス電極とを、放電領域を挟んで対向させて
なる表示パネルと、前記第１の電極を駆動させるための
第１の駆動回路と、前記第２の電極を駆動させるための
第２の駆動回路と、前記アドレス電極を駆動させるため
のアドレス駆動回路と、制御信号を発生させるための波
形制御回路とを備え、前記第１の駆動回路は、前記第1の電極に正及び負のサ
ステイン電圧を発生させる正負両出力サステイン回路で
あり、かつ前記第２の駆動回路は、第２の電極にスキャ
ン用電圧パルスを印加するためのスキャンパルス発生回
路と、第１のサステイン電圧パルスを印加するための第
１サステインパルス発生回路とを備えたことを特徴とす
る表示装置。
【請求項２】略平行に配置された第１の電極及び第２の
電極と、該第１の電極及び第２の電極に略直交して配置
されたアドレス電極とを、放電領域を挟んで対向させて
なる表示パネルと、前記第１の電極を駆動させるための
第１の駆動回路と、前記第２の電極を駆動させるための
第２の駆動回路と、前記アドレス電極を駆動させるため
のアドレス駆動回路と、制御信号を発生させるための波
形制御回路とを備え、前記第１の駆動回路は、前記第1の電極に正及び負のサ
ステイン電圧を発生させる正負両出力サステイン回路で
あり、かつ前記第２の駆動回路は、第２の電極にスキャ
ン用電圧パルスを印加するためのスキャンパルス発生回
路とリセット回路とを備えたものであって、該リセット
回路と前記スキャンパルス発生回路の少なくとも一方の
回路が、前記第２の電極に第１のサステイン電圧パルス
を印加するための第１サステインパルス発生機能を含ん
でなることを特徴とする表示装置。
【請求項３】前記正負両出力サステイン回路は、前記第
１の電極に正電圧サステインパルスを供給するための正
電圧サステイン回路と、負電圧サステインパルスを供給
するための負電圧サステイン回路とを備えてなることを
特徴とする、請求項１または２に記載の表示装置。
【請求項４】前記正負両出力サステイン回路は、前記第
１の電極に正電圧を印加するための正電圧スイッチ素子
と、負電圧を印加するための負電圧スイッチ素子とを備
えてなることを特徴とする、請求項１または２に記載の
表示装置。
【請求項５】前記第１の電極と、電気的に接地されたア
ースとの間に、電力回収回路が接続されてなることを特
徴とする、請求項１または２に記載の表示装置。
【請求項６】前記電力回収回路は、電力回収コイルと電
力回収スイッチと電力回収コンデンサとを備えてなる直
列回路を用いて構成されたことを特徴とする、請求項５
記載の表示装置。
【請求項７】前記電力回収回路は、電力回収コイルと電
力回収スイッチとを有してなる直列回路を用いて構成さ
れたことを特徴とする、請求項５記載の表示装置。
【請求項８】前記第１の電極と前記第２の電極との少な
くとも何れかの電極に第１のサステイン電圧パルスが印
加されている期間は、前記アドレス電極に印加される信
号電圧が電気的に接地された電位に対して正であること
を特徴とする、請求項１または２に記載の表示装置。
【請求項９】略平行に配置された第１の電極及び第２の
電極と、該第１の電極及び第２の電極に略直交して配置
されたアドレス電極とを、放電領域を挟んで対向させて
なる表示パネルと、前記第１の電極を駆動させるための
第１の駆動回路と、前記第２の電極を駆動させるための
第２の駆動回路と、前記アドレス電極を駆動させるため
のアドレス駆動回路と、制御信号を発生させるための波
形制御回路とを備え、前記第１の駆動回路は正負両出力サステイン回路であ
り、かつ前記第２の駆動回路は第２の電極にスキャン用
電圧パルスを印加するためのスキャンパルス発生回路
と、第１のサステイン電圧パルスを印加するための第１
サステインパルス発生回路を備えてなり、前記第２の電極に第１のサステイン電圧パルスが印加さ
れている期間は、前記アドレス電極に印加される信号電
圧が電気的に接地された電位に対して正であることを特
徴とする表示装置。
【請求項１０】略平行に配置された第１の電極及び第２
の電極と、該第１の電極及び第２の電極に略直交して配
置されたアドレス電極とを、放電領域を挟んで対向させ
てなる表示パネルと、前記第１の電極を駆動させるため
の第１の駆動回路と、前記第２の電極を駆動させるため
の第２の駆動回路と、前記アドレス電極を駆動させるた
めのアドレス駆動回路と、制御信号を発生させるための
波形制御回路とを備え、前記第１の駆動回路は正負両出力サステイン回路であっ
て、前記第１の電極と電気的に接地されたアースとの間
に、電力回収コイルと電力回収スイッチとからなる電力
回収回路が接続されてなることを特徴とする表示装置。
【請求項１１】前記表示パネルの放電開始電圧が、前記
第２の電極と前記アドレス電極との間に比較して、前記
第１の電極と前記第２の電極との間で大きいことを特徴
とする、請求項９記載の表示装置。
【請求項１２】略平行に配置された第１の電極及び第２
の電極と、該第１の電極及び第２の電極に略直交して配
置されたアドレス電極とを、放電領域を挟んで対向させ
てなる表示パネルと、前記第１の電極を駆動させるため
の第１の駆動回路と、前記第２の電極を駆動させるため
の第２の駆動回路と、前記アドレス電極を駆動させるた
めのアドレス駆動回路と、制御信号を発生させるための
波形制御回路とを備え、前記表示パネルの放電開始電圧が、前記第２の電極と前
記アドレス電極との間に比較して、前記第１の電極と前
記第２の電極との間で小さく、かつ、前記第１の電極に
正負のサステイン電圧パルスが印加されている期間は、
前記第２の電極に印加される前記第２の駆動回路の出力
電圧が略０ボルトであることを特徴とする表示装置。
【請求項１３】請求項１乃至１２の何れかに記載の表示
装置は、前記第１の電極と前記第２の電極との間でプラ
ズマ放電を維持し、該プラズマ放電によって発生する紫
外線を用いて蛍光体を励起し、その発光色を表示させる
ことを特徴とする表示装置。
【請求項１４】略平行に配置された第１の電極及び第２
の電極と、該第１の電極及び第２の電極に略直交して配
置されたアドレス電極とを、放電領域を挟んで対向させ
てなる表示パネルと、前記第１の電極を駆動させるため
の第１の駆動回路と、前記第２の電極を駆動させるため
の第２の駆動回路と、前記アドレス電極を駆動させるた
めのアドレス駆動回路と、制御信号を発生させるための
波形制御回路とを備えた表示装置の制御方法であって、前記第１の電極に正及び負なるサステイン電圧パルスを
印加して、該第１の電極と前記第２の電極との間で放電
が維持されるように、前記波形制御回路を制御すること
を特徴とする制御方法。
【請求項１５】略平行に配置された第１の電極及び第２
の電極と、該第１の電極及び第２の電極に略直交して配
置されたアドレス電極とを、放電領域を挟んで対向させ
てなる表示パネルと、前記第１の電極を駆動させるため
の第１の駆動回路と、前記第２の電極を駆動させるため
の第２の駆動回路と、前記アドレス電極を駆動させるた
めのアドレス駆動回路と、制御信号を発生させるための
波形制御回路とを備え、前記表示パネルの放電開始電圧を、前記第２の電極と前
記アドレス電極との間に比較して、前記第１の電極と前
記第２の電極との間で大きくした表示装置の制御方法で
あって、前記第１の電極に第１のサステイン電圧パルスが印加さ
れる少なくとも以前に、前記第２の電極に第１のサステ
イン電圧パルスが印加されるように、前記波形制御回路
を制御することを特徴とする制御方法。
【請求項１６】前記第２の電極に第１のサステイン電圧
パルスが印加されている期間、または該期間を含み、前
記第１の電極に次のサステイン電圧パルスが印加される
までの期間は、前記アドレス電極に印加される信号電圧
が電気的に接地された電位に対して正であるように、前
記波形制御回路を制御することを特徴とする、請求項１
５記載の制御方法。
【請求項１７】略平行に配置された第１の電極及び第２
の電極と、該第１の電極及び第２の電極に略直交して配
置されたアドレス電極とを、放電領域を挟んで対向させ
てなる表示パネルと、前記第１の電極を駆動させるため
の第１の駆動回路と、前記第２の電極を駆動させるため
の第２の駆動回路と、前記アドレス電極を駆動させるた
めのアドレス駆動回路と、制御信号を発生させるための
波形制御回路とを備え、前記表示パネルの放電開始電圧を、前記第２の電極と前
記アドレス電極との間に比較して、前記第１の電極と前
記第２の電極との間で小さくした表示装置の制御方法で
あって、前記第１の電極に正負のサステイン電圧パルスが印加さ
れている期間は、前記第２の電極に印加する前記第２の
駆動回路、及び前記アドレス電極に印加する前記アドレ
ス駆動回路の出力電圧とが所定の電位に維持されるよう
に、前記波形制御回路を制御することを特徴とする制御
方法。
【請求項１８】前記第２の駆動回路及び前記アドレス駆
動回路の出力電圧が、電気的に接地された電位に保たれ
るように、前記波形制御回路を制御することを特徴とす
る、請求項１７記載の制御方法。