JP4561734B2 - 半導体装置およびそれを用いたプラズマディスプレイ装置 - Google Patents

Description

本発明は、ＰＤＰ（プラズマディスプレイ）装置の省電力化，低コスト化に関し、特にその駆動回路の低損失化，部品点数の削減に好適なプラズマディスプレイ装置に関するものである。

近年ＡＣ型プラズマディプレイ装置は、従来のブラウン管テレビ等に比べ大画面であること、また薄型であることから、急速に普及してきているが、大画面のためその消費電力が大きく、コストが高いことが課題となっている。

ＡＣ型プラズマディスプレイの表示パネルは、Ｘ電極とＹ電極が略平行かつ交互に配置され、それらに対してアドレス電極が垂直方向に交差して、２次元マトリクスを構成する。

図３２は、その表示パネルのセルの構造を示す概念図である。前面ガラス１０ａと背面ガラス１０ｆはリブで隔てられ、その中の放電空間１０にＸｅ等の発光ガスが封じ込められている。前面ガラス１０ａには、Ｙ電極９ＹとＸ電極９Ｘが形成され、その上には放電空間１０と絶縁するための誘電体層１０ｂが形成され、さらにその上にはＭｇＯ（酸化マグネシウム）保護膜１０ｃが形成されている。

一方アドレス電極９Ａは、背面ガラス１０ｆの上に形成され、その上には放電空間１０と絶縁するための誘電体層１０ｅが形成され、さらにその上には蛍光体層１０ｄが形成されている。

プラズマディスプレイパネルの駆動は、セルに蓄積された電荷をリセットするリセット期間，パネルの発光箇所を選択するアドレス期間，パネルを発光させ、明るさを制御するサステイン期間に分けることができる。アドレス期間には、アドレス電極９ＡとＹ電極
９Ｙ間に電圧を印加して放電させ、セルに壁電荷を付加することで次のサステイン期間に発光させるセルを選択することができる。

次に、プラズマディスプレイパネルを発光させるサステイン期間の動作について説明する。Ｙ電極９ＹとＸ電極９Ｘに電圧を加えると、放電空間１０に電圧が印加され、その電圧が放電電圧以上になると、発光する。つまり、電気回路で言うとスイッチ９ｃがオンし、放電した状態になる。この放電が終了すると発光が止まるため、発光を繰り返すためには、パネルのＸ，Ｙ電極に交互に電圧を印加する必要がある。

図３３にパネルのＸ，Ｙ電極に印加する電圧と、パネルに流れる電流の時間変化を示す。Ｙ側に電圧を印加して発光させるときの動作を以下説明する。Ｘ側に電圧を印加して発光させるときも同様である。まず、ａの期間で、図３２の９ｄに対応するパネルのＸＹ配線容量を充電し、セルに印加される電圧を上げていく。このときパネルには充電電流が流れる。セルに印加される電圧が放電開始電圧より高くなると、セルが発光し、ｂの期間で発光電流が流れる。このとき、配線のインダクタンス，スイッチ素子の抵抗等によりパネル電圧がΔＶ低下する。次に、ｃの期間でパネルの電圧を下げていく。このときパネルには放電電流が流れる。以上の、パネルのＸ，Ｙ電極に交互に電圧を印加して発光させる動作を数１０〜数１００ｋＨｚの高速で繰り返す。

図３４に、上記の動作を実現するための主要な駆動回路とその動作を示す。まず、双方向スイッチ素子４０２ｙをオンし、コイル５ｙを介してパネルのＸＹ配線容量を充電する。これは図３３の期間ａに対応し、電流は図３４（ａ）の充電電流で示した経路で流れる。所定の電圧までパネルのＹ側電極６ｙの電圧が上昇した後に、スイッチ素子１ｙ（以降クランプ素子と呼ぶ）をオンして、パネルの電圧を電源電圧Ｖｓにクランプすると、セルに印加される電圧が放電電圧以上となって発光する。これは図３３の期間ｂに対応し、電流は図３４（ｂ）の発光電流で示した経路で流れる。次に、双方向スイッチ素子４０２ｙをオンし、コイル５ｙを介してパネルのＸＹ配線容量を放電する。これは図３３の期間ｃに対応し、電流は図３４（ａ）の放電電流で示した経路で流れる。

パネルのＸＹ配線容量の充放電をコイルを介して行うのは、パネルのＸＹ配線容量とコイルの共振動作を利用してパネルの電圧を上昇，下降させ、パネルのＸＹ配線容量の充放電時の損失を低減するためである。

以上の動作で、スイッチ素子を通過する充電電流，発光電流，放電電流により、各スイッチ素子に損失が発生し、プラズマディプレイ装置の消費電力を増やす一因となっている。また、パネルのＸ，Ｙ両側に駆動回路が必要であるため部品点数が多く、コストを増やす一因にもなっている。

駆動回路の低損失化，部品点数の削減の課題を解決するために、図３５，図３７に示す駆動回路が提案されている。

図３５は、特開２０００−３３０５１４号公報（特許文献１）に示されたプラズマディプレイ装置の駆動回路を示す。スイッチ素子として、従来のパワーＭＯＳＦＥＴの代わりに、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を使ったことを特徴としている。ＩＧＢＴは、パワーＭＯＳＦＥＴと異なり、素子内で伝導度変調が起きるため、抵抗が小さくなり、駆動回路の損失を低減できる。

なお、図３５では、パネルの一方の駆動回路のみ表示しており、もう一方はグラウンドに固定しているが、これはグラウンドに固定している側の駆動回路を省略しているためと考えられる。なぜなら、示している駆動回路の振幅はグラウンドから電源電圧であるため、パネルのＸＹ間に印加される電圧を正負に振ることができず、ＡＣ型ＰＤＰとしては、発光を繰り返すことができない。よって、特開２０００−３３０５１４号公報で提案されている駆動回路は、図３６のようになると考えられる。

しかし、一般的なＩＧＢＴはパワーＭＯＳＦＥＴと異なりダイオードを内蔵しないため、図３６に示すように、一方の駆動回路で放電電流を流したときに、他方の回路のIGBTのエミッタからコレクタに電流を流すために、逆並列にダイオードを追加する必要がある。そのため、部品点数が多くなり、回路や組立加工が複雑になり、コストが高くなる課題があった。

図３７は、ＩＤＷ（International Display Workshops）‘05の“New Two Stage
Recovery (TSR) Driving Method for Low Cost AC Plasma Display Panel”で発表されている駆動方式である。この駆動方式は、パネルのＸ，Ｙ側いずれかをグラウンドに固定し、もう一方の側に正負の電圧を交互に印加することで発光を維持する。この駆動方式を、以後片側駆動方式と呼ぶ。それに対して図３４の回路を両側駆動方式と呼ぶ。

片側駆動方式は、両側駆動方式に対して片方の駆動回路を省略できるため、大幅な部品点数の削減が可能である。さらに、図３４で発光電流，充電電流，放電電流を流すときに、両側駆動方式ではＸ，Ｙ側の両方のスイッチ素子で電圧降下が発生するのに対して、片側駆動方式では片側のスイッチ素子でしか電圧降下が発生しないという利点がある。しかし、図３７の片側駆動方式では、スイッチ素子にパワーＭＯＳＦＥＴを使用しており、以下の課題があることが本発明者の検討で分かった。

図３８に、上記発表に掲載されている片側駆動方式のパネル駆動波形を示す。ＡＣ型
ＰＤＰでは、上述したようにパネルのＸＹ間に正負の電圧を交互に印加することで発光を繰り返すことができるため、パネルの一方がグラウンドに固定されている片側駆動方式では、パネルの他方の側に±Ｖｓの正負の電圧を印加してパネルを駆動する必要がある。両側駆動方式では、駆動回路が出力する電圧は０ＶからＶｓまでであるで、片側駆動方式ではスイッチ素子の耐圧が両側駆動方式と比べて２倍となってしまう。

ＡＣ型ＰＤＰのＶｓは２００Ｖ程度であり、両側駆動方式では、スイッチング素子として、３００Ｖ程度の耐圧のパワーＭＯＳＦＥＴが使用されている。従って、片側駆動方式で使用しているパワーＭＯＳＦＥＴは、６００Ｖ程度の耐圧が必要となる。

それらのパワーＭＯＳＦＥＴの出力特性を図３９に示す。この結果より、片側駆動方式における、６００Ｖ耐圧のパワーＭＯＳＦＥＴ１つの抵抗は、両側駆動方式における３００Ｖ耐圧のパワーＭＯＳＦＥＴ２直列の抵抗より大きいことが分かる。これは、パワー
ＭＯＳＦＥＴの抵抗が耐圧の２.５ 乗に比例して大きくなることが原因である。

そのため、図３７のパワーＭＯＳＦＥＴを用いた片側駆動方式では、パワーMOSFETを使用した両側駆動方式より駆動回路の損失が増大してしまう問題が存在していた。

特開２０００−３３０５１４号公報

本発明は従来に示されたパワーＭＯＳＦＥＴを使用した両側駆動方式，ＩＧＢＴを使用した片側駆動方式，パワーＭＯＳＦＥＴを使用した片側駆動方式では達成出来なかった、プラズマディスプレイ装置の駆動回路の低損失化，部品点数の削減を達成することである。

上記課題を達成する為に、本発明は複数の第１の電極と、
上記複数の第１の電極に略平行に配置され、隣接する上記第１の電極とで表示セルを形成するとともに、
当該表示セルを形成する上記第１の電極との間にて放電を行う複数の第２の電極と、
第１の電極及び第２の電極に交差する方向に形成される複数の第３の電極とを備えたプラズマディスプレイパネルであって、
前記プラズマディスプレイパネルの発光を維持する期間において、
第１の電極の電位は、一定の第１の電位に保持され、
第２の電極には第１の電極に対して正の第１の電圧と負の第２の電圧が交互に印加され、
第２の電極に電圧を与えるための第１の駆動回路基板は、
ハイレベルにクランプして発光電流を流すための第１のスイッチ素子と、
ローレベルにクランプして発光電流を流すための第２のスイッチ素子と、
前記プラズマディスプレイパネルの容量をコイルを介して充電，放電するための第３のスイッチ素子を有し、前記第１，２，３のスイッチ素子がＩＧＢＴであることを特徴とするものである。

また、上記課題を達成するために、本発明は複数の第１の電極と、
上記複数の第１の電極に略平行に配置され、隣接する上記第１の電極とで表示セルを形成するとともに、
当該表示セルを形成する上記第１の電極との間にて放電を行う複数の第２の電極と、
第１の電極及び第２の電極に交差する方向に形成される複数の第３の電極とを備えたプラズマディスプレイパネル駆動用の半導体装置であって、
前記プラズマディスプレイパネルの発光を維持する期間において、
第１の電極の電位は、一定の第１の電位に保持され、
第２の電極には、第１の電極に対して正の第１の電圧と、第１の電極に対して負の第２の電圧が交互に印加され、
第２の電極に電圧を与えるための第１の駆動回路基板は、
ハイレベルにクランプして発光電流を流すための第１のスイッチ素子と、
ローレベルにクランプして発光電流を流すための第２のスイッチ素子と、
前記プラズマディスプレイパネルの容量をコイルを介して充電，放電するための第３のスイッチ素子を有し、
前記第１，２，３のスイッチ素子がＩＧＢＴであることを特徴とするものである。

スイッチ素子としてＩＧＢＴを用いた片側駆動方式により、従来の技術で成し遂げられなかった、ＡＣ型ＰＤＰの駆動回路の低損失化と、部品点数の削減を同時に達成することができる。

さらに、逆導通ＩＧＢＴ，逆阻止ＩＧＢＴ，双方向ＩＧＢＴをスイッチ素子として用いることにより、従来ＩＧＢＴとダイオードを別々に使っていた場合に比べ、部品点数を削減でき、組立加工が簡単になる。さらに、ダイオードを内蔵することにより、損失を低減できる。さらにダイオード専用の配電が不要となる結果、配線が短くなり、配線のインダクタンスで生じるノイズも小さくなり、取り扱いやすい駆動回路を実現できる。

以下本発明の実施例を図面を用いて詳細に説明する。

図１は、本発明を適用したＡＣ型ＰＤＰの駆動回路の一例を示す。パネルの一方の側はグラウンドに固定されている。パネルの他方の側に駆動回路が配置され、コイル５を介してパネルの容量を充放電する双方向スイッチ素子４０２と、パネルの電圧を電源電圧にクランプして発光電流を流すクランプ素子４０１にＩＧＢＴを使用している。

図２は、本発明を適用したＡＣ型ＰＤＰのパネル駆動波形の一例を示す。パネルのＸ側電極の電位をグラウンドに固定し、Ｙ側電極に正負の電圧を交互に印加することで発光を維持する。

このような構成により、本発明では従来のＰＤＰの駆動回路では成し遂げられなかった、駆動回路の低損失化と部品点数の削減を同時に達成することを実現するものである。

図３，図４は、従来技術として述べた、
（１）パワーＭＯＳＦＥＴを使用した両側駆動方式、
（２）パワーＭＯＳＦＥＴを使用した片側駆動方式（図３７）、
（３）ＩＧＢＴを使用した両側駆動方式（図３５）
と、本発明の（４）ＩＧＢＴを使用した片側駆動方式（図１）の双方向スイッチ素子とクランプ素子の損失を比較したものである。クランプ素子，双方向スイッチ素子の損失とも、本発明の駆動方式が最も低いことが分かる。

（１）パワーＭＯＳを使用した両側駆動方式より、（２）パワーＭＯＳＦＥＴを使用した片側駆動方式（図３７）の方が損失が大きいのは、既に図３９で示したように、片側駆動方式により耐圧が２倍になると、パワーＭＯＳＦＥＴ１素子の抵抗が、両側駆動方式におけるパワーＭＯＳＦＥＴ２直列の抵抗より大きくなるためである。（１）パワーMOSFETを使用した両側駆動方式より（３）ＩＧＢＴを使用した両側駆動方式（図３５）の方が損失が低いのは、ＩＧＢＴは、パワーＭＯＳＦＥＴと異なり、素子内で伝導度変調が起き、パワーＭＯＳＦＥＴより抵抗が小さくなるためである。

（３）ＩＧＢＴを使用した両側駆動方式（図３５）より、本発明の（４）ＩＧＢＴを使用した片側駆動方式（図１）の方が損失が低いのは、図５に示した出力特性から分かるように、（３）ＩＧＢＴを使用した両側駆動方式（図３５）における３００Ｖ耐圧のIGBT２直列の抵抗よりも、（４）ＩＧＢＴを使用した片側駆動方式(図１)における６００Ｖ耐圧のＩＧＢＴが１つの抵抗の方が低いからである。ＩＧＢＴの抵抗が、パワーＭＯＳＦＥＴと比較して、耐圧に依存しにくいのは、以下の理由によるものである。

ＩＧＢＴとパワーＭＯＳＦＥＴの抵抗は、耐圧を確保する高抵抗なｎ−層の抵抗が支配的となる。ここで、ＩＧＢＴはパワーＭＯＳＦＥＴと異なり、導通時に素子内で伝導度変調が起きるため、ｎ−層の抵抗が、耐圧とともに増加するｎ−層の比抵抗に依存しないためである。

以上の特性を本発明は発見し、本発明のＩＧＢＴを用いた片側駆動方式が、最も駆動回路の損失が低く、部品点数の削減が可能であることが分かった。

電位を固定する側は、グラウンド電位となるシャーシに接続するのが最も望ましいが、発光を維持する期間、グラウンド以外の電位に固定することも原理上可能である。方法としては、その電位を与える電源、または電源電圧を分圧したコンデンサにパネルの電極を接続することが考えられる。

また、本発明の片側駆動方式では、ＩＧＢＴをライフタイム制御する必要がある。プラズマディスプレイパネルは数１０ｋＨｚ〜数１００ｋＨｚの高速でスイッチングするため、充電，放電，発光電流を流し終わった後、オン時に蓄積されたスイッチ素子内部の電荷を速やかに消滅させる必要があるが、本発明の片側駆動方式では、ＩＧＢＴの耐圧が２倍になるため、耐圧を確保するために素子の厚さも増加し、内部に蓄積される電荷も増大する。そのため、ＩＧＢＴのライフタイムを最大でも１μｓ以下にすることが必要である。

もしクランプ素子のライフタイムが長く電荷が残っていると、対となるクランプ素子がオンした場合、電源７からの電流が、双方のクランプ素子を貫通し電流を流してしまうため、極めて大きな損失が発生する。また、双方向スイッチに関しても同様に、パネル容量を充放電する電流を流した後に、いずれかのクランプ素子がオンして、素子両端に電圧が印加されるとき、ライフタイムが長く電荷が残っていると、大きな電流が流れてしまい、損失が発生することも分かった。

図６に、ＩＧＢＴの好適な実施例として、トレンチゲート構造を有するＩＧＢＴを示す。

一般的にＩＧＢＴには、本実施例で示したトレンチゲート型のゲート構造のほかに、シリコン表面に平坦に絶縁ゲートを形成するプレーナゲート構造があるが、検討した結果、トレンチゲート構造のＩＧＢＴの方が、より低損失であることが分かった。その理由は、プラズマディプレイ装置は容量負荷に急峻な電流を流すために、より飽和電流密度の大きな、つまり絶縁ゲートが単位面積当たりに稠密なＩＧＢＴが好ましいためである。

図７は、ＩＧＢＴのさらに好適な実施例を示す。トレンチゲート間に交互にフローティングのｐ層２１７を設けたことが特徴である。このフローティングのｐ層２１７を設けることにより、トレンチゲート構造のＩＧＢＴの伝導度変調をさらに促進できることを、本発明者らは別の出願の発明である特願平１１−３８１６６号で見出しており、容量負荷であるプラズマディプレイ装置でも本構造が有効である。

さらに検討を進めた結果、ＩＧＢＴのオン電圧（導通時の電圧降下）を下げるためには、エミッタ電極２５０と低抵抗に接するｐ層２１３の幅を狭くして、伝導度変調を促進することが効果的である。

図８に、ｐ層２１３の幅とオン電圧の関係を示す。この結果より、ｐ層２１３の幅を
１.０５μｍ 以下とすると効果が大きくなることが分かる。しかし、ｐ層２１３の幅を狭くするのは０.１μｍ 程度が限界であり、それ以下では、プロセスの安定性を確保できない。

従って、ｐ層２１３の幅は、１.０μｍ以下が望ましい。

本発明のＩＧＢＴを用いた片側駆動方式では、スイッチ素子として用いるＩＧＢＴがターンオンする時の損失も低減する必要があることが分かった。本発明の片側駆動方式で、従来の両側駆動方式に対してＩＧＢＴの耐圧が２倍になると、耐圧を確保するために、高抵抗なｎ−層の厚さが増加する。そのため、ＩＧＢＴのゲートがオンしてから、ｎ−層
２１１に電荷が蓄積され、伝導度変調が完了するまでの時間が長くなり、ターンオン損失が無視できない程度まで大きくなることを本発明者は発見した。ターンオンの過程では、ｐ＋層２１０よりホールがｎ−層２１１に注入されるが、耐圧を確保するために、ｐ＋層２１０とｎ−層２１１の間に介在するバッファ層のｎ層２１６は高濃度であるため、ライフタイムが短く、ホールがｎ−層２１１に到達するのに時間がかかってしまう。そのため、バッファ層のｎ層２１６は、出来る限り薄いことが望ましい。

図９に、バッファ層のｎ層２１６の厚さとターンオン損失の関係を示す。この結果より、バッファ層のｎ層２１６の厚さが１０μｍ以上であると、ターンオン損失が急増してしまうことが分かる。従って、バッファ層のｎ層２１６の厚さは、１０μｍ以下とすることが望ましい。

次に、クランプ素子の好適な実施例を示す。

図１０にクランプ素子として、逆導通ダイオードをＩＧＢＴに集積化した構造（以降、逆導通ＩＧＢＴと呼ぶ）３０１，３０２を用いた駆動回路を示す。逆導通ＩＧＢＴのダイオード１ｂは、配線のインダクタンスとパネル容量９ｄが共振した時に、共振中点６を電源７以上の電圧にならないようにクランプし、サージ電圧によるノイズを抑制する効果がある。このダイオード１ｂに流れる電流は、ＩＧＢＴ１ａに流れる電流に対して１／１０以下と小さく、小さな電流容量のダイオードで十分であり、ＩＧＢＴ１ａのチップの外周に集積化すればよいことが分かった。

図１１は、図１０の逆導通ＩＧＢＴ３０１，３０２に適用可能な一実施例を示す。逆導通ＩＧＢＴは、ｐ層２１０と接したｎ層２１６と、ｎ層２１６と接したｎ−層２１１に拡散されたｐ層２１３，ｐ層２１７，ｐ層２１３内に形成されたｎ＋層２１４からなり、ｐ層２１０にはコレクタ電極２５２が低抵抗接触している。ｐ層２１０，ｎ層２１６は、
ＦＺ法で形成されたｎ−基板２１１にｐ層２１０，ｎ層２１６を拡散することで形成しても良く、またはｐ＋基板２１０にｎ層２１６とｎ−層２１１のエピタキシャル層を結晶成長させても良いが、前者のＦＺ法で形成されたｎ−基板を用いる方が廉価である。ｎ＋層２１４，ｐ層２１３，ｎ−層２１１に接するようにゲート絶縁膜２２０を介してトレンチ形状のゲート電極２５４が形成されている。逆導通ＩＧＢＴの外周にはターミネーション領域で空乏層の伸びを抑えるチャネルストッパー層となるｎ＋層２３０が形成され、このｎ＋層２３０にカソード電極２５１が低抵抗接触している。ｎ＋層２３０とそれに近いｐ層２１３の間には、ｐ層２１５からなるＦＬＲ(Field Limiting Ring) が形成され、逆導通ＩＧＢＴの耐圧を確保している。カソード電極２５１を電気的接続配線２５３でコレクタ電極２５２と電気的に低抵抗接続することで、ｐ層２１３とｎ＋層２３０の間に逆導通のダイオードをＩＧＢＴに内蔵することが可能である。接続の方法は、ワイヤボンディングや半田による接続等がある。

次に、双方向スイッチ素子の好適な実施例を示す。

図１に示した双方向スイッチ４０２は、それぞれＩＧＢＴとダイオードが直列に接続された３ａ，３ｂと４ａ，４ｂが、逆並列に接続されている。このため、双方向スイッチのＩＧＢＴ３ａ，ダイオード３ｂに電流が流れる時、ダイオード３ｂのｐｎ接合を順バイアスする約１Ｖの拡散電位と、ＩＧＢＴ３ａのコレクタ側にあるｐｎ接合を順バイアスする約１Ｖの拡散電位が、２重に生じ、大きな電力損失が発生してしまう問題があった。

図１２に、逆阻止ダイオードをＩＧＢＴに集積化した構造（以降、逆阻止ＩＧＢＴと呼ぶ）を用いた駆動回路を示す。逆阻止ＩＧＢＴ３，４は、ダイオード３ｂ，４ｂのｐｎ接合と、ＩＧＢＴ３ａ，４ａのｐｎ接合を兼用する。従って、従来２重に合ったｐｎ接合が一つになり約１Ｖの電圧降下がなくなり、損失が大幅に低減するとともに、部品点数が削減できる。

図１３は、双方向スイッチ４０２の逆阻止ＩＧＢＴ３０３，３０４の一実施例を示す。逆阻止ＩＧＢＴは、ｐ＋層２１０と接したｎ−層２１１内にチップ外周で拡散されたｐ＋層２１８，ｐ＋層２１８に低抵抗接触したアノード電極２５６、およびｎ＋層２３０に低抵抗接触したカソード電極２５５などからなる。ｐ＋層２１０は、ＦＺ法で形成された
ｎ−基板２１１にｐ＋層２１０を拡散することで形成しても良く、またはｐ＋基板２１０にｎ−層２１１のエピタキシャル層を結晶成長させても良いが、前者のＦＺ法で形成されたｎ−基板を用いる方が廉価である。ＩＧＢＴ領域にはトレンチ型のゲート絶縁膜２２０とゲート電極２５４が形成されている。ｐ層２１３およびｐ＋層２１とｎ＋層２３０の間には、逆方向に接続されたｐｎダイオードが形成される。この逆阻止ＩＧＢＴにおいて、順方向の耐圧は、ｐ層２１３とｎ−層２１１の間で主に達成される。一方、逆方向の耐圧は、ｐ＋層２１０およびｐ＋層２１８とｎ−層２１１の間で主に確保される。この結果、図１２で示された双方向スイッチのダイオードは不要となり、ダイオード１個分の順方向電圧が双方向スイッチ４０２から低減され、駆動回路の低損失化と部品点数の削減を実現することができる。

双方向スイッチ素子でのさらに好適な実施例として、双方向に導通可能なＩＧＢＴ（以降、双方向ＩＧＢＴと呼ぶ）を用いることが考えられる。

図１４に、双方向ＩＧＢＴの等価回路を示す。双方向ＩＧＢＴは、双方向に流れる電流をゲートで制御することができ、以後図１５の回路記号で示す。図１６は、双方向IGBT
５００を双方向スイッチとして用いた駆動回路を示す。

図１７の構造は、双方向ＩＧＢＴの実施例の１つであり、導通時の内部状態を模式的に表している。本図を用いて双方向ＩＧＢＴの動作原理を説明する。

エミッタ２電極５５２がエミッタ１電極５５１より高電位である場合を想定する。

エミッタ２電極５５２からエミッタ１電極５５１に電流を流すためには、エミッタ２電極５５２にエミッタ１電極に対して正の電圧を印加した状態で、ゲート１電極５５５にエミッタ１電極５５１に対しての正の電圧を印加する。ゲート１電極５５５に印加する電圧が閾値電圧以上になると、ゲート１電極５５５の下にチャネル層が形成され、エミッタ１電極５５１側のｎ＋層５１４からチャネルを通って、電子がｎ−層５１０に注入される。この電子電流により、エミッタ２電極５５２側のｐ層５１１とｎ−層５１０の接合が順バイアスされ、ホールがｐ層５１１からｎ−層５１０に注入される。ｎ−層５１０中は、注入された電子とホールが、過剰に存在する状態となり、抵抗が大幅に下がり、伝導度変調が完了する。

エミッタ２電極５５２からエミッタ１電極５５１に流れる電流を遮断し、阻止状態とするためには、導通時にエミッタ１電極５５１に対してゲート１電極５５５に印加した正の電圧を閾値電圧以下とする。すると、ゲート１電極５５５の下のチャネルが消滅し、エミッタ１電極５５１側のｎ＋層５１４からｎ−層５１０への電子電流が止まり、ｐ層５１１からのホールの注入も止まる。ｎ−層５１０にたまっていたキャリアは、空乏層の広がりとともに吐き出されるとともに、再結合により消滅する。以上の動作時におけるゲート２電極５５４の電位は後述する。エミッタ１電極５５１がエミッタ２電極５５２より高電位である場合は制御する電極がゲート２電極５５４となり、同様の動作となる。

逆阻止ＩＧＢＴを双方向スイッチとして用いた図１２の駆動回路では、逆阻止ＩＧＢＴが一方向にしか電流を流せないため、２つの逆阻止ＩＧＢＴを逆並列に接続している。それに対して、双方向ＩＧＢＴを双方向スイッチとして用いた図１６の回路では、双方向
ＩＧＢＴ１つで駆動することができ、さらに部品点数を削減できる。

また、逆阻止ＩＧＢＴを用いた双方向スイッチでは、導通状態では、電流は一方の逆阻止ＩＧＢＴの導通領域でしか流すことができないのに対して、双方向ＩＧＢＴでは、素子内の全導通領域で双方向の電流を流すことができ、さらに低損失化が可能である。

双方向ＩＧＢＴの構造は、図４０に示すように、特許第３３５２８４０号公報に記載されている。そこに記載されているゲートの駆動方法は、上記図１７の実施例で述べたものであり、電流を制御する低電位側のゲートの駆動方法についてであるが、双方向ＩＧＢＴの性能を十分に引き出すためには、高電位側のゲートの制御が必要であることを本発明者は発見した。

図１８に、図１７の構造の双方向ＩＧＢＴのゲート１電極５５５をオンし、エミッタ２電極５５２からエミッタ１電極５５１に電流を流したときの出力特性を示す。その結果ゲート２電極５５４をオフ状態とした方が、ゲート２電極５５４をオン状態とするより出力特性が向上することが分かる。これは、ゲート２電極５５４をオンすると、ｎ−層５１０とｐ層５１１が短絡されてしまい、そのｐｎ−接合に順バイアスが加わらず、ホールが注入されにくいためである。そこで、エミッタ２電極５５２からエミッタ１電極５５１に電流を流すときは、ゲート２電極５５４はオフ状態にするのが望ましいことを本発明者は発見した。

図１９に、図１７の構造の双方向ＩＧＢＴにおいて、エミッタ２電極５５２がエミッタ１電極５５１より電位が高い状態で、ゲート１電極５５５をオフしたときの阻止特性を示す。その結果、ゲート２電極５５４をオン状態とした方が、ゲート２電極５５４がオフ状態とするよりリーク電流が小さく、耐圧が高いことが分かる。これは、ゲート２電極554をオンすると、ｎ−層５１０とｐ層５１１が短絡されるため、そのｐｎ−接合に順バイアスが加わらず、ホールが注入されにくいためである。そこで、エミッタ２電極５５２がエミッタ１電極より電位が高い状態で阻止状態とするときは、ゲート２電極５５４はオン状態にするのが望ましいことを本発明者は発見した。

以上より、エミッタ１電極５５１，エミッタ２電極５５２の電位関係と、導通状態，阻止状態に応じて、ゲート１電極５５５，ゲート２電極５５４を図２０に示すように制御することが望ましい。

また、特許第３３５２８４０号公報に記載されている図４０の双方向ＩＧＢＴ構造は、耐圧はが少なくとも３００Ｖ以上になる本発明の片側駆動方式に適していないことが分かった。

図２１は、図１７に示した双方向ＩＧＢＴの阻止状態における内部状態を模式的に示したものである。阻止状態においては、ｐ層５１２とｎ−層５１０の接合から空乏層が進展する。ここで、ｐ層５１２の端部から、ゲート１電極５５５の端部までの距離をａ、ｐ層５１２の端部から、エミッタ２電極５５２の端部までの距離をｂとすると、耐圧を３００Ｖ以上確保するためには、図２１（ａ）のように、ａ＜ｂとしてエミッタ２電極がゲート１電極５５５をオーバーラップする構造としなければいけないことが本発明者の検討で分かった。図２１（ｂ）のように、ａ＞ｂであると、阻止状態において、エミッタ２電極
５５２にエミッタ１電極５５１に対して正の電圧を印加したとき、ｐ層５１２とｎ−層
５１０の接合で発生した空乏層の等電位線が、ゲート１電極５５５からエミッタ１電極
５５１の方に回りこむ形となるため、ゲート１電極５５５のコーナーでの電界強度が強くなり、そこでアバランシェしてしまうからである。特許第３３５２８４０号公報に記載されている図４０の構造では、ａ＞ｂであり、耐圧が少なくとも３００Ｖ以上になる、本発明の片側駆動方式の双方向スイッチ素子には適していないことが分かった。

図２２は、双方向ＩＧＢＴの実施例の一つであり、絶縁ゲートがトレンチゲート構造であることが特徴である。トレンチゲート構造は縦方向にチャネル層が形成されるため、プレーナゲート構造に対して横方向に微細化が可能である。そのため、セルサイズを小さくすることができ、オン電圧をさらに低減でき、本発明の駆動回路の損失を小さくすることができる。

また、トレンチ構造のゲート１電極５５５からｐ層５１２端部までの距離をａ′、トレンチ構造のゲート１電極５５５からエミッタ１電極５５１までの距離をｂ′とすると、耐圧を確保するためには、ａ′＜ｂ′とすることが望ましい。理由は、図２１の説明と同様であり、ａ′＞ｂ′であると、阻止状態において、ｐ層５１２とｎ−層５１０の接合で発生した空乏層の等電位線がエミッタ１電極５５１の方に回り込み、ｐ層５１２の端部でアバランシェしてしまうためである。ａ′＜ｂ′とすることで耐圧が向上し、素子の耐圧が増加する本発明の片側方式に適した素子とすることができる。

図２３は、絶縁ゲートがトレンチゲート構造である双方向ＩＧＢＴの別の実施例であり、トレンチ構造のゲート１電極５５５が、エミッタ１電極５５１とｐ層５１２の接触する領域と、エミッタ２電極５５２の間にあり、フローティングのｐ層５１６，５１７を設けたことが特徴である。

フローティングのｐ層を設けたことで、図７の実施例と同様の効果があり、伝導度変調が促進できるため、オン電圧が低減でき、本発明の片側駆動回路の損失を小さくすることができる。

また、トレンチ構造のゲート１電極５５５からフローティングのｐ層５１７端部までの距離をａ″、トレンチ構造のゲート１電極５５５からエミッタ１電極５５１までの距離をｂ″とすると、耐圧を確保するためには、ａ″＜ｂ″とすることが望ましい。理由は、図２１の説明と同様であり、ａ″＞ｂ″であると、阻止状態において、ｐ層５１７とｎ−層５１０の接合で発生した空乏層の等電位線がエミッタ１電極５５１の方に回り込み、ｐ層５１７の端部でアバランシェしてしまうためである。ａ″＜ｂ″とすることで耐圧が向上し、素子の耐圧が増加する本発明の片側方式に適した素子とすることができる。

図２４は、絶縁ゲートがトレンチゲート構造である、双方向ＩＧＢＴの別の実施例を素子の上から見た図である。

図２５，図２６はそれぞれ、図２４のＡＡ′，ＢＢ′に沿った断面図である。本構造は、図２２，図２３のトレンチゲートを有する構造より、ゲート幅を大きくすることが出来るという特徴があり、チャネル抵抗を大きく低減することができる。そのため、オン電圧を低減でき、本発明の片側駆動回路の損失をさらに小さくすることができる。

以上述べた双方向ＩＧＢＴは、横方向に電流を流す構造である。そのため、素子表面上のエミッタ１電極５５１とエミッタ２電極５５２の配線で、ワイヤボンディングが打たれたパッド領域まで配線する必要がある。本発明の片側駆動方式では、双方向スイッチに流す電流が従来の両側駆動方式より大きくなるため、チップサイズも大きくなり、エミッタ１電極，エミッタ２電極の配線の抵抗が無視できなくなってくる。従って、図２７に示すように、エミッタ１電極とエミッタ電極２の配線層とは別に、絶縁膜をはさんで配線層を形成し、スルーホールを介してエミッタ１電極とエミッタ電極２と接続することで、配線抵抗を下げることが望ましい。

さらに、双方向ＩＧＢＴパッケージに実装するときに電極の接続に注意する必要がある。

図１７の双方向ＩＧＢＴの構造でパッケージに実装するときは、基板の電極５５３がフレームに半田付けされることとなるが、基板の電極５５３がエミッタ１電極あるいはエミッタ２電極と電気的に絶縁されていないと、阻止状態において、基板を介してリーク電流が流れてしまう。また基板の電極がゲート１電極あるいはゲート２電極と電気的に絶縁されていないと、阻止状態においてゲート酸化膜に高電圧が印加され、破壊してしまう問題がある。

図２８は双方向ＩＧＢＴの実施例の一つである。

これまでに述べた双方向ＩＧＢＴ構造が、横方向に電流を流すのに対し、本構造では縦方向に電流を流す特徴がある。横方向に電流を流す構造では、横方向に耐圧を確保するためにセルサイズをある程度確保する必要があるが、本構造では縦方向に耐圧を確保するため、セルサイズを小さくできる。従って、横方向に電流を流す構造より、オン電圧を下げることができ、本発明の片側駆動回路の損失をさらに小さくすることができる。

以上の双方向ＩＧＢＴにおいて、オン電圧を低減することで駆動時の損失を低減することを検討した。さらに損失を低減するために、双方向ＩＧＢＴの逆回復電流を低減する必要があることが、本発明者の検討で分かった。

図２９に、本発明の片側駆動方式の双方向スイッチとして用いられる双方向ＩＧＢＴの動作波形を示す。動作は、（１）パネル容量を充電する電流を流す領域と、（２）逆回復電流を流す領域に分けられる。（１）パネル容量を充電する電流は、図１６で、双方向
ＩＧＢＴ５００がオンし、コイル５を介してパネル容量を充電するときの電流である。
(２) 逆回復電流は、(１) パネル容量を充電する電流を流した後クランプ素子のＩＧＢＴ
１ａがオンして、双方向ＩＧＢＴ５００に、（１）のときと逆方向の電圧が印加され、内部のキャリアが吐き出されて流れる電流である。

双方向ＩＧＢＴ５００は、（１），（２）のそれぞれの領域で損失を発生する。（１）の領域の損失は導通損失であるため、オン電圧が支配的である。（２）の領域の損失は逆回復時に流れる電流が原因であり、逆回復電流を小さくすることで、さらに損失を低減できる。

以下逆回復電流が発生する原理を示す。図１７はエミッタ２電極５５２からエミッタ１電極５５１に電流を流しているときの内部状態を表しており、ｐ層５１１からはホールが注入し、ｐ層５１１とｎ−層５１０の接合はキャリアが高濃度に存在する状態となる。逆回復時には、このｐｎ−接合から空乏層が進展し、キャリアが吐き出され、逆回復電流が発生する。従って、逆回復電流を小さくするためには、導通時の、ｐ層５１１とｎ−層
５１０の接合付近のキャリア濃度を低減すればよい。

図３０に、逆回復電流を小さくするための構造を示す。本図は、図１７の構造のエミッタ２電極５５２付近を拡大したものであり、図１７と同様、エミッタ２電極５５２からエミッタ１電極５５１に電流を流しているときの内部状態を表している。本構造ではエミッタ２電極５５２とｎ−層５１０がショットキー接合しており、その接合からはホールが注入しないため、ｐ層５１１とｎ−層５１０の接合付近のキャリア濃度を低減できる。そのため、逆回復電流による損失が低減し、さらに、逆回復電流に起因するノイズが低減されるため、低損失で取り扱いやすい駆動回路となる。

本発明のＩＧＢＴを用いた片側駆動方式により、従来の両側駆動方式に対して、部品点数を大きく削減することができるが、図３１の破線の中のスイッチ素子を１つのモジュールに実装することで、さらに部品点数が削減でき、組み立て加工が簡単になる。放熱方法は、モジュールに放熱板を接続する方法と、モジュールをシャーシに固定する方法が考えられる。

スイッチ素子を駆動するゲートドライバＩＣもモジュールの中に取り込むことができれば、さらに部品点数を削減できる。

ここで、本発明のＩＧＢＴを用いた片側駆動方式においては、以下に述べる課題があることが分かった。

図３２は、プラズマディスプレイパネルのセル構造の例を示す。本発明のＩＧＢＴを用いた片側駆動方式においても、従来の両側駆動方式においても、パネルを発光させるサステイン期間においては、Ｙ電極９ＹとＸ電極９Ｘ間で放電を繰り返すが、Ｙ電極９Ｙとアドレス電極９Ａの間は放電しないよう設計する必要がある。なぜならアドレス電極の上には蛍光体層が形成されており、サステイン期間にＹ電極９Ｙとアドレス電極９Ａの間の放電が繰り返されると、蛍光体の寿命が短くなるからである。ここで、本発明のＩＧＢＴを用いた片側駆動方式においては、従来の両側駆動方式に対して駆動電圧の振幅が２倍になってしまうため、Ｙ電極９Ｙとアドレス電極９Ａの間に印加される電圧も２倍となってしまい、Ｙ電極９Ｙとアドレス電極９Ａの間の放電が起こりやすくなってしまう問題がある。

このため、上記の問題を防ぐためには、以下のようにすればよい。

サステイン期間に、Ｘ電極９Ｘの電位を０Ｖに固定し、Ｙ電極に正負の電圧を印加すると想定すると、Ｙ電極９ＹとＸ電極９Ｘの間の放電空間に印加される電圧をＶＸＹとし、Ｙ電極９ＹとＸ電極９Ｘの間の放電開始電圧をＶｔＸＹとし、Ｙ電極９Ｙとアドレス電極９Ａの放電空間に印加される電圧をＶＡＹとし、Ｙ電極９Ｙとアドレス電極９Ａの間の放電開始電圧をＶｔＡＹとしたとき、｜ＶＸＹ｜＞｜ＶｔＸＹ｜ かつ ｜ＶＡＹ｜＜
｜ＶｔＡＹ｜ とする。

そうすることで、プラズマディスプレイパネルのセルは、Ｙ電極９ＹとＸ電極９Ｘの間で放電し、Ｙ電極９Ｙとアドレス電極９Ａの間で放電することはない。従って蛍光体の寿命が、従来の両側駆動方式に対して短くなることもない。

本発明によれば、ＡＣ型ＰＤＰの部品点数を削減でき、組立加工工数を少なくでき、また、駆動回路の損失を低減でき、消費電力の小さな低コストのＡＣ型ＰＤＰ及び半導体装置を実現できる。

本発明のプラズマディスプレイ装置の実施例を示す図である。 本発明のプラズマディスプレイ装置の駆動波形の実施例を示す図である。 本発明と従来技術のプラズマディスプレイ装置のクランプ素子の損失を比較したグラフである。 本発明と従来技術のプラズマディスプレイ装置の双方向スイッチ素子の損失を比較したグラフである。 本発明と従来技術のプラズマディスプレイ装置で用いる半導体装置の出力特性を比較したグラフである。 本発明のプラズマディスプレイ装置のクランプ素子として用いられる、トレンチゲートを有するＩＧＢＴの実施例である。 本発明のプラズマディスプレイ装置のクランプ素子として用いられる、トレンチゲートを有するＩＧＢＴの他の実施例である。 図７の実施例において、ＩＧＢＴのオン電圧の、エミッタ電極と接するｐ層の幅に対する依存性を計算したグラフである。 本発明のプラズマディスプレイ装置のクランプ素子として用いられるＩＧＢＴの、ターンオン損失のｎバッファ層の厚さに対する依存性を計算したグラフである。 逆導通ダイオードを内蔵するＩＧＢＴを、クランプ素子として用いた、本発明のプラズマディスプレイ装置の実施例を示す図である。 本発明のプラズマディスプレイ装置のクランプ素子として用いられる、逆導通ダイオードを内蔵するＩＧＢＴの実施例である。 逆阻止ダイオードを内蔵するＩＧＢＴを、双方向スイッチ素子として用いた、本発明のプラズマディスプレイ装置の実施例を示す図である。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、逆阻止ダイオードを内蔵するＩＧＢＴの実施例である。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、双方向ＩＧＢＴの等価回路を示す図である。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、双方向ＩＧＢＴの記号を示す図である。 双方向ＩＧＢＴを、双方向スイッチ素子として用いた、本発明のプラズマディスプレイ装置の実施例を示す図である。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、双方向ＩＧＢＴの実施例であり、導通時の内部状態も示している。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、双方向ＩＧＢＴの出力特性を示す。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、双方向ＩＧＢＴの阻止特性を示す。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、双方向ＩＧＢＴの、本発明のゲート駆動方法を示す。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、本発明の双方向ＩＧＢＴの実施例である。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、本発明のトレンチゲートを有する双方向ＩＧＢＴの実施例である。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、本発明のトレンチゲートを有する双方向ＩＧＢＴの他の実施例である。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、本発明のトレンチゲートを有する双方向ＩＧＢＴの他の実施例であり、上面図を示す。 図２４のＡ−Ａ′に沿った断面図を示す。 図２４のＢ−Ｂ′に沿った断面図を示す。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、双方向ＩＧＢＴの配線方法に関する実施例を示す。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、本発明の縦型の双方向ＩＧＢＴの実施例である。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、双方向ＩＧＢＴの駆動波形を示す。 本発明のプラズマディスプレイ装置の双方向スイッチ素子として用いられる、本発明のショットキー接合を有する双方向ＩＧＢＴの実施例を示す。 本発明のプラズマディスプレイ装置の主要素子を１つのモジュールに実装した実施例を示す。 プラズマディスプレイパネルのセル構造を示す。 従来技術の両側駆動方式の駆動波形を示す。 従来技術の両側駆動方式の回路および電流経路を示す。 従来技術の、スイッチ素子にＩＧＢＴを用いた両側駆動方式を示す。 図３５の、省略された一方の側を含めた回路を示す。 従来技術の、スイッチ素子にパワーＭＯＳＦＥＴを用いた片側駆動方式の回路を示す。 図３７の従来技術の駆動方式の駆動波形を示す。 従来技術の、スイッチ素子にパワーＭＯＳＦＥＴを用いた両側駆動方式と、同じく従来技術の、スイッチ素子にパワーＭＯＳＦＥＴを用いた片側駆動方式各々の、スイッチ素子の出力特性を示す。 従来技術の、双方向ＩＧＢＴの構造を示す。

符号の説明

１ａ，２ａ，３ａ，４ａ ＩＧＢＴ
１ｘ，２ｘ，１ｙ，２ｙ クランプ素子
３ｂ，４ｂ ダイオード
５ コイル
５ｘ，５ｙ コイル
６ パネルの電極
６ｘ Ｘ側電極
６ｙ Ｙ側電極
７，８ 電源
９ プラズマディスプレイパネル
９ａ Ｘ電極側の放電容量
９ｂ Ｙ電極側の放電容量
９ｃ Ｘ−Ｙ間放電を模擬したスイッチ
９ｄ プラズマディスプレイパネルの配線容量
９ｅ アドレス電極側の放電容量
９ｆ Ａ−Ｙ間放電を模擬したスイッチ
９Ｘ Ｘ電極
９Ｙ Ｙ電極
１０ 放電空間
１０ａ 前面ガラス
１０ｂ，１０ｅ 誘電体層
１０ｃ ＭｇＯ保護膜
１０ｄ 蛍光体層
１０ｆ 背面ガラス
２１０，２１８ ｐ＋層
２１１，５１０ ｎ−層
２１３，２１５，２１７，５１１，５１２，５１６，５１７ ｐ層
２１４，２３０，５１３，５１４ ｎ＋層
２１６ ｎ層
２２０ ゲート絶縁膜
２２１，２２２，５１５ 酸化膜
２５０ エミッタ電極
２５１，２５５ カソード電極
２５２ コレクタ電極
２５３ 電気的接続配線
２５４ ゲート電極
２５６ アノード電極
３０１，３０２ 逆導通ダイオードを内蔵したＩＧＢＴ
３０３，３０４ 逆阻止ダイオードを内蔵したＩＧＢＴ
４０１ クランプ素子
４０２ 双方向スイッチ
４０２ｘ，４０２ｙ 双方向スイッチ素子
５００ 双方向ＩＧＢＴ
５０１，５５５ ゲート１電極
５０２，５５４ ゲート２電極
５０３，５５１ エミッタ１電極
５０４，５５２ エミッタ２電極
５５３ 基板電極
５５６，５５７ プラグ
５５８，５５９ 第２の配線層
５６１ ｐ層と電極がオーミック接合する領域
５６２ ｎ−層５１０と電極がショットキー接合する領域
６０１ モジュール

Claims (5)

1. 複数の第１の電極と、
   上記複数の第１の電極に略平行に配置され、隣接する上記第１の電極とで表示セルを形成するとともに、
   当該表示セルを形成する上記第１の電極との間にて放電を行う複数の第２の電極と、
   第１の電極及び第２の電極に交差する方向に形成される複数の第３の電極とを備えたプラズマディスプレイパネルであって、
   前記プラズマディスプレイパネルの発光を維持する期間において、
   第１の電極の電位は、一定の第１の電位に保持され、
   第２の電極には、第１の電極に対して正の第１の電圧と、第１の電極に対して負の第２の電圧が交互に印加され、
   第２の電極に電圧を与えるための第１の駆動回路基板は、
   ハイレベルにクランプして発光電流を流すための第１のスイッチ素子と、
   ローレベルにクランプして発光電流を流すための第２のスイッチ素子と、
   前記プラズマディスプレイパネルの容量をコイルを介して充電，放電するための第３のスイッチ素子を有し、
   前記第１及び第２のスイッチ素子は、それぞれ
   一対の主表面を有し、一方の主表面の第１の主電極から他方の主表面の第２の主電極へ電流を流すようにゲートで制御できる前記第１のＩＧＢＴと、前記第１のＩＧＢＴに集積され前記電流と逆向きに流れようとする電流を流すことができる第１のダイオードとを有する第１の駆動素子から構成され、
   前記第３のスイッチ素子は、
   一対の主表面を有し、一方の主面上に第３の主電極と第４の主電極が形成され、一方の導電型の第１の半導体層と、前記第３の主電極に低抵抗に接し前記第１の半導体層内に伸び第１の半導体層より不純物が高濃度の他方の導電型の第２の半導体層と、前記第２の半導体層内に伸び第３の主電極に低抵抗に接し前記第２の半導体層より不純物が高濃度の一方の導電型の第３の半導体層と、前記第１の半導体層と前記第２の半導体層と前記第３の半導体層とに接する第１の絶縁ゲートと、前記第４の主電極に低抵抗に接し前記第１の半導体層に伸び第１の半導体層より不純物が高濃度の他方の導電型の第４の半導体層と、前記第４の半導体層内に伸び前記第４の主電極に低抵抗に接し前記第４の半導体層より不純物が高濃度の一方の導電型の第５の半導体層と、前記第１の半導体層と前記第４の半導体層と前記第５の半導体層とに接する第２の絶縁ゲートを有する第２のＩＧＢＴを有し、前記第１及び第２の絶縁ゲートはトレンチ構造を有し、前記第３の主電極と前記第２の半導体層が接する領域が前記第１の絶縁ゲートと前記第４の主電極との間に有ることを特徴とするプラズマディスプレイ装置。
2. 請求項１において、前記第２のＩＧＢＴは、
   前記第１の絶縁ゲートから、前記第２の半導体層の前記第４の主電極側の端部までの距離をａ′、
   前記第１の絶縁ゲートから、前記第３の主電極の前記第４の主電極側の端部までの距離をｂ′としたとき、
   ａ′＜ｂ′であることを特徴とするプラズマディスプレイ装置。
3. 複数の第１の電極と、
   上記複数の第１の電極に略平行に配置され、隣接する上記第１の電極とで表示セルを形成するとともに、
   当該表示セルを形成する上記第１の電極との間にて放電を行う複数の第２の電極と、
   第１の電極及び第２の電極に交差する方向に形成される複数の第３の電極とを備えたプラズマディスプレイパネルであって、
   前記プラズマディスプレイパネルの発光を維持する期間において、
   第１の電極の電位は、一定の第１の電位に保持され、
   第２の電極には、第１の電極に対して正の第１の電圧と、第１の電極に対して負の第２の電圧が交互に印加され、
   第２の電極に電圧を与えるための第１の駆動回路基板は、
   ハイレベルにクランプして発光電流を流すための第１のスイッチ素子と、
   ローレベルにクランプして発光電流を流すための第２のスイッチ素子と、
   前記プラズマディスプレイパネルの容量をコイルを介して充電，放電するための第３のスイッチ素子を有し、
   前記第１及び第２のスイッチ素子は、それぞれ
   一対の主表面を有し、一方の主表面の第１の主電極から他方の主表面の第２の主電極へ電流を流すようにゲートで制御できる前記第１のＩＧＢＴと、前記第１のＩＧＢＴに集積され前記電流と逆向きに流れようとする電流を流すことができる第１のダイオードとを有する第１の駆動素子から構成され、
   前記第３のスイッチ素子は、
   一対の主表面を有し、一方の主面上に第３の主電極と第４の主電極が形成され、一方の導電型の第１の半導体層と、前記第３の主電極に低抵抗に接し前記第１の半導体層内に伸び第１の半導体層より不純物が高濃度の他方の導電型の第２の半導体層と、前記第２の半導体層内に伸び第３の主電極に低抵抗に接し前記第２の半導体層より不純物が高濃度の一方の導電型の第３の半導体層と、前記第１の半導体層と前記第２の半導体層と前記第３の半導体層とに接する第１の絶縁ゲートと、前記第４の主電極に低抵抗に接し前記第１の半導体層に伸び第１の半導体層より不純物が高濃度の他方の導電型の第４の半導体層と、前記第４の半導体層内に伸び前記第４の主電極に低抵抗に接し前記第４の半導体層より不純物が高濃度の一方の導電型の第５の半導体層と、前記第１の半導体層と前記第４の半導体層と前記第５の半導体層とに接する第２の絶縁ゲートを有する第２のＩＧＢＴを有し、
   前記第１及び第２の絶縁ゲートはトレンチ構造を有し、前記第１の絶縁ゲートが、前記第３の主電極と前記第２の半導体層が接する領域と前記第４の主電極との間にあり、前記第１の絶縁ゲートと前記第４の主電極の間に、電位がフローティングか、または、前記第３の主電極と抵抗を介して接続された一方の導電型の第６の半導体層を有することを特徴とするプラズマディスプレイ装置。
4. 請求項３において、前記第２のＩＧＢＴの、
   前記第１の絶縁ゲートから前記第５の半導体層の前記第４の主電極側の端部までの距離をａ″、
   前記第１の絶縁ゲートから、前記第３の主電極の前記第４の主電極側の端部までの距離をｂ″としたとき、
   ａ″＜ｂ″であることを特徴とするプラズマディスプレイ装置。
5. 請求項４において、前記第２のＩＧＢＴが、
   前記第３および第４の主電極を覆う第１の絶縁膜と、
   前記第１の絶縁膜に設けられた開口を介して前記第３および第４の主電極にそれぞれ接続された、第１および第２の導体プラグと、
   前記第１および第２の導体プラグにそれぞれ接続された、第１および第２の導体層を有することを特徴とするプラズマディスプレイ装置。

Images