JP4441946B2 - 表示装置、pdp表示装置及びその駆動回路 - Google Patents

表示装置、pdp表示装置及びその駆動回路 Download PDF

Info

Publication number
JP4441946B2
JP4441946B2 JP13968999A JP13968999A JP4441946B2 JP 4441946 B2 JP4441946 B2 JP 4441946B2 JP 13968999 A JP13968999 A JP 13968999A JP 13968999 A JP13968999 A JP 13968999A JP 4441946 B2 JP4441946 B2 JP 4441946B2
Authority
JP
Japan
Prior art keywords
igbt
drive circuit
pdp
display device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13968999A
Other languages
English (en)
Other versions
JP2000330514A (ja
Inventor
通孝 大沢
浩史 大平
森  睦宏
成雄 大高
勝男 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13968999A priority Critical patent/JP4441946B2/ja
Publication of JP2000330514A publication Critical patent/JP2000330514A/ja
Application granted granted Critical
Publication of JP4441946B2 publication Critical patent/JP4441946B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プラズマディスプレイ装置等の表示装置の駆動技術であって、大電流・高電圧でパネルを駆動する技術に関するものである。
【0002】
【従来の技術】
プラズマディスプレイパネル(以下、略してPDPと記載する)やエレクトロルミネセンス(EL)などの表示素子は、負荷としては容量性である上に、高電圧、大電流が供給できる駆動回路が必要となる。このような高電圧・大電流を供給できる駆動回路には、パワーMOSFETを用いた駆動回路の例がある。
【0003】
パワーMOSFETは、多数キャリアを用い蓄積現象が無いために、図4に示すように、非常に良好なスイッチング特性を有する。
【0004】
PDPなどの駆動回路の出力部は、電源ラインとグランド(GND)ラインの間に、2つの素子を直列に接続するトーテムポール方式の回路構成が用いられる。トーテムポール回路は、使用する素子のスイッチング特性が悪いと、電源とGNDがデッドショート状態となり出力素子の破損が生じる。
【0005】
従来からバイポーラトランジスタがパワースイッチング回路に使われているが、バイポーラトランジスタは伝導度変調効果があり、導通時の電圧降下が小さい、という利点はあるものの、蓄積時間をはじめとしてスイッチング特性が悪く、複雑なタイミングで制御するPDP駆動回路の出力回路では障害となる。また、バイポーラトランジスタのドライブには、大きなベース電流を必要とし、ドライブ回路の負担も大きなものとなる。このために、PDP駆動回路では、電圧、電流を切換えるタイミング制御が容易で、素子のドライブ回路の負担が小さな、パワーMOSFETが使われてきた。しかしながら、パワーMOSFETはスイッチング特性が良好であるものの、耐圧が増加するに連れてオン時の抵抗が急速に増加し、放電電流などが流れたときの電圧降下が大きい。駆動回路での電圧降下は、PDPの放電セルの安定動作領域を狭めるため、望ましいものではない。放電セルの安定放電領域は図6に示すように、電圧が高すぎても低すぎても安定な放電は期待できない。特に、発光に直接影響するサステイン電圧は、発光放電時のサステイン電流が大きいため、回路の抵抗・インピーダンスが大きい場合、電圧降下が大きくなり、図6に示す安定放電領域からはみ出して、画面全体が安定・かつ均一に点灯制御ができない場合も生ずる。また、一般的にも抵抗分が大きいと言うことは、電力損失も増加することとなり、消費電力の点からも望ましいものではない。
【0006】
近年、モーター駆動回路などにバイポーラトランジスタとパワーMOSFETを併せたような素子、IGBTが使われ始めている。IGBTは入力部がMOSFET構成であり、出力部がバイポーラトランジスタ構成となっているものである。このため、IGBTは素子のドライブが容易で、バイポーラトランジスタ同様に、伝導度変調効果が利用できるため、導通時の電圧降下が小さい。しかしながら、伝導度変調効果が利用できるということは、バイポーラトランジスタ同様に図4に示すようにスイッチング特性が悪いため、高速駆動が必要なPDPのサステイン回路に適用され、製品化された例は見られない。特に、IGBTの場合には、テール電流と呼ばれる電流が流れるため、制御回路では、出力素子を遮断する信号を供給しているにもかかわらず、電流が流れている、と言うことは、素子が遮断していない状態となっており、前記のように、このような素子をトーテムポール回路で用いた場合、電源とGNDラインがデッドショート状態となり、回路の信頼性が低下する、などの課題があったために製品化には至らなかった。
【0007】
【発明が解決しようとする課題】
上記のように、従来技術は、スイッチング特性が良好であっても導通時の電圧降下が小さいという欠点があり、広い安定動作領域の確保、消費電力の低減化、回路信頼性の確保等がなされない。
【0008】
本発明の目的は、上記従来技術の欠点を改善し、出力素子のドライブ回路の負担が軽くスイッチング特性が良好でかつ導通時の電圧降下が小さい駆動技術を提供することにある。
【0009】
【課題を解決するための手段】
AC型のPDP表示装置であって、誘電体で覆ったサステイン放電電極を駆動する駆動回路の出力用パワー素子として、高速化手段を施したIGBTを用いる
【0010】
【発明の実施の形態】
以下、本発明の実施例をPDP表示装置の場合につき説明する。
【0011】
図1は、本発明の基本的構成の具体的実施例を示したものである。回路全体はサステイン駆動回路の出力部を示すものである。図1で、11a、bは出力素子を示し、IGBTが使われた場合を示す。 12a,b は電力回収用のスイッチ素子を示しており、ここにもIGBTを用いた例で示している。13a,b は出力素子をドライブするドライブ素子を示すが、モノリシックICなども使われる。14は回路の電源を示し、この電源から15で示すPDPへ電力を供給する。また、15で示すPDPの発光放電をつかさどる25で示すサステインのバス電極は、電気回路時には大きな容量を持った形で表される。また、16a,bは11の出力素子を安定に動作させるためのゲート抵抗を示し、後述するように、抵抗値には注意を要する。
【0012】
図1に示すPDP表示装置のサステイン駆動回路で、IGBTが使われる要因として、最近、IGBTのスピードアップが図られたことと、本発明で、AC型PDPが駆動電圧を放電電極に印加しているにもかかわらず放電電流が止まる、という特有の現象との組み合わせを見つけたために、IGBTもPDPのサステイン駆動回路の出力素子として使えることが明らかとなった。
【0013】
具体的な動作の説明を行う前に、駆動回路の負荷となるPDPの構造について簡単に説明する。図2はAC型PDPの代表的な構造を示した図である。図2において、21は25のバス電極、26の透明表示電極、25、26を一体としたサステイン電極を示す。発光放電を行うサステイン電極は大電流が流れるため、電圧降下の小さな金属導体で作ったバス電極25と、発光光を取り出す際に光の透過率が大きな透明電極26(電気抵抗は大きい)から形成される。21の前面板には、27のサステイン電極が一体に成形される。他には、放電セルを物理的に分離する23の隔壁、24の蛍光体やアドレス電極28が一体に形成された背面板22などがある。
【0014】
図3は放電セルの部分を拡大し詳細に説明したものである。理解しやすいように、図2のPDPの構造を、前面板21を90度回転させて表示している。平行して配置されたサステイン電極の間でサステイン放電が起こり、紫外線が発生し、蛍光体が励起され、蛍光体特有の色の光が前面板を通して取り出される。AC型PDPでは、前面板のサステイン電極は、直接放電空間に出ないようにガラスなどの誘電体層30で覆われ、さらにその上を、放電などのイオンから誘電体や電極を保護するためと、電子を放電空間に出しやすくするための2つの働きをしている保護層29が覆っている。
【0015】
図2、図3の構造はすでに実用化されているAC型PDPの一般的な構造を示したもので、特に本発明で新たに付加した物はないが、本発明のポイントは、サステイン駆動回路の出力素子に、高速動作が可能なように処理されたIGBTを用いた回路と、AC型PDPを組み合わせたことにある。
【0016】
図4は先にも説明したように、現在一般にサステイン駆動回路に使われているパワーMOSFETと、一般的なIGBTの電圧、電流特性を若干誇張して示したものである。前述のように、パワーMOSFETは、スイッチング特性、という観点からは非常に優れたものである。一方、IGBTは電流の遮断特性が悪く、特にテール電流が顕著に現れる。本発明に適用するためには、IGBTの電流遮断特性を高速化すると同時に、サステイン電圧が電極に印加されているにもかかわらず、放電電流が止まるAC型PDPと組み合わせることにより、IGBTの欠点を補うことができる。これが本発明のポイントである。
【0017】
図5は、サステイン電圧、電流波形を示したものである。サステイン駆動回路の出力電圧(セル印加電圧)は、波形の立上がり部(図5でaで示す時間領域)では、サステイン電極間の容量に充電するための電流が流れる(電極間容量充電電流)。その後(bで示す時間領域)、サステイン電極間で放電が始まり、大きなサステイン電流が流れ、セルは発光する(cで示す時間領域)。サステイン電流は、AC型PDPの基本的な特性によって、サステイン電極に電圧が印加された状態でも、図5に示すようにサステイン電流は止まり、放電は停止する。その後(時間dの領域)、電圧はセルに印加されているにもかかわらず、サステイン電極には電流が流れない。すなわち、サステイン駆動回路にも流さずにすむ、ということを意味している。図5のdで示す時間がIGBTのスイッチング特性にとって大きな救いとなる。すなわち、時間領域dの時間の間にIGBT内部のキャリアが再結合を完了し、余剰キャリアが無くなるように素子を設計すれば良い。一般の駆動回路は、電圧の印加が無くなるときに電流が切れる動作をするが、このような動作に比べて、AC型PDPを負荷とする駆動回路は、IGBTにとって、非常に有利であると言える。図5において、時間領域eの期間は、駆動電圧が立ち下がるときで、今度は、サステイン電極の容量に蓄えられた電荷が回路に流入することになる(電極間容量放電電流)。ちなみに、本発明とは直接関係無いが、駆動電圧(回路出力電圧)の立上がり、立下りに流れる電極間容量への充・放電電流は、回路によって回収され、、損失は軽減されている。
【0018】
一般のパワースイッチング回路とPDP駆動回路との違いは、電流の切れ方にある。すなわち、一般のパワースイッチング回路は大電流をスイッチ素子が制御信号に応じて切るが、PDPの場合は、セルそのものが電流を切ってしまうので、素子が制御信号に従って切れるときは、出力素子には、基本的に電流が流れていない。これが、PDPの駆動回路が、パワー回路であるにもかかわらず、電源やモータドライブ回路などの一般のパワー回路と根本的に異なる点である。
【0019】
PDPの電流の流れ方を考慮すると、先述のIGBTの欠点がカバーできる可能性がある。すなわち、電荷の蓄積が欠点であったIGBTも、素子がオフする状態では、素子に負荷電流が流れていない状態となっているため、若干の性能改善で問題無く動作する可能性があると言える。本発明は、まさにこのPDPの放電電流の特性に着目したものであり、従来のパワーMOS FETとの置き換えも可能となる。
【0020】
現在のセットでは、サステインパルスの幅が2μs程度、繰り返し周期が5μs程度となっている。従来のIGBTを従来のパワースイッチング回路で使用するには不可能な時間領域であるが、高速化処理されたIGBTとAC型PDPとの組み合わせによって、実現可能としている。
【0021】
図5で、発光放電電流が流れたときの電圧降下が大きい場合(ΔVで示す)、図6に示す安定放電領域が狭められ、パネル全体の均一な発光放電、制御された発光放電が困難になる。この点、電圧降下が小さなIGBTを回路の出力素子に使うメリットが生じることになる。
【0022】
図7は素子の出力電流と素子の導通時の抵抗を、パワーMOSFETとIGBTとで比較した一般的な特性である。
【0023】
図8は、素子耐圧と導通時の抵抗値を、パワーMOSFETとIGBTで比較したもので、耐圧が高いものほどIGBTが有利となる。PDP表示装置のサステイン回路では、素子耐圧が250Vから500Vほど必要となるため、IGBTのほうが有利である。
【0024】
図9は高速化処理されたIGBTの内部構造の1例を示したものである。31はエミッタ電極、32はゲート電極、33はコレクタ電極を示す。また、素子の内部の容量であるが、34は入力容量、35は帰還容量を示し、36は絶縁膜、37はドリフト領域、38はエミッタ電流、39はコレクタ電流を示している。
【0025】
本発明におけるIGBTは、37のドリフト層に放射線の照射や重金属の拡散などの手段を用い、バルク内のライフタイムを短くする事でキャリアの消滅時間を早くしている。更には、等価的に形成されるPNPトランジスタ(図9中に記号で示す)の初期的な電流を抑える事で残留キャリアを低減したり、34の入力容量、35の帰還容量を小さくするなどの処理などを行い、AC型PDPと組み合わせ、最適な駆動システムを実現している。
【0026】
すなわち、図5で時間領域dの期間で示す間に、残留キャリア(テール電流となって見える)がIGBTの中で消滅すれば、電圧が切り替わる時に素子は完全に遮断しており、電源のデッドショートは生じない。このため、信頼性の高い駆動が可能となる。
【0027】
一方、図10に示すように34の入力容量、35の帰還容量は、素子のドライブ回路の出力インピーダンスや、出力素子の安定動作のために入れる場合があるゲート抵抗16とでローパスフィルターを形成する事になり、出力素子の動作を遅らせる事になる。さらに、帰還容量35は出力素子11の増幅によってもたらされるミラー効果により等価的に更に大きくなるため、高速化動作には低減が非常に重要な要素となる。
【0028】
ゲート抵抗の値とIGBTのスイッチング特性の例を図11に示す。使用する素子にもよるが、AC型PDPと組み合わせた本発明においてはゲート抵抗値として50Ω以下としている。素子の安定性さえ満足すれば0Ωでもよい。
【0029】
【発明の効果】
前述のように、素子耐圧が高いことが要求される例えばPDPのサステイン回路に、素子耐圧にあまり依存せずに導通時の電圧降下を小さくできるIGBTの欠点を、AC型PDPと組み合わせることで補うことができる。当然のことながら、IGBT自身の高速化処理も必要であるが、従来、パワーMOSFETが使われてきたサステイン回路にIGBTが使われれば、次のようなメリットもある。
【0030】
すなわち、電圧降下については、電流が流れたとき素子として電圧降下が小さいIGBT(同一チップサイズのパワーMOS FETに比較して)を出力素子として使うことでさらに改善できる。
【0031】
電圧降下が軽減すれば、セルの電圧マージンが拡大し、安定放電に大きく寄与することは明らかである。これは、セルの数が多く、一つ一つのセル寸法が小さく、セルの放電マージンの小さくなりがちな装置、例えば高精細PDP表示装置には効果が大きい。電圧降下が小さいことは、性能向上ばかりでなく、回路損失の改善にも効果的に働くことは言うまでもない。
【0032】
反対に、同一の電圧降下で良い場合は、素子のチップサイズがパワーMOSFETに比べ小さくできるため、素子の価格も低減できる。
【図面の簡単な説明】
【図1】本発明の実施例を示す図である。
【図2】 AC型PDPの構造例を示す図である。
【図3】 AC型PDPのパネルのセル構造例を示す図である。
【図4】パワーMOSFETとIGBTの一般的なスイッチング特性を示す図である。
【図5】 AC型PDPのサステイン駆動回路の出力電圧と電流を示す図である。
【図6】 AC型PDPの安定放電領域の概念を示す図である。
【図7】パワーMOSFETとIGBTの出力電流と素子の導通時の抵抗を示す概念図である。
【図8】パワーMOSFETとIGBTの素子耐圧と導通時の抵抗値を示す概念図である。
【図9】高速化処理されたIGBTの例である。
【図10】出力素子周辺の回路を示す図である。
【図11】 IGBTを用いた場合のゲート抵抗値とスイッチング時間を示す例である。
【符号の説明】
11…出力素子、
15…PDP、
16…ゲート抵抗、
27…サステイン電極。

Claims (4)

  1. AC型のPDP表示装置であって、誘電体で覆ったサステイン放電電極を駆動する駆動回路の出力用パワー素子として電流遮断特性が高速処理されたIGBTを用い、前記IGBTを駆動して前記サステイン放電電極の印加電圧を立ち上げることにより放電発光させ、前記放電発光が終了してから前記印加電圧が立ち下がるまでの間に前記IGBTでのコレクタ・エミッタ間電流が流れなくなるように、前記IGBTのゲート・エミッタ間のドライブ電圧を立ち下げることにより前記印加電圧の波形であるサステインパルスの幅を2μs以下としたことを特徴とするPDP表示装置。
  2. 前記駆動回路は、前記IGBTのエミッタ側にダイオードのアノード側を接続し、前記IGBTのコレクタ側に前記ダイオードのカソード側を接続することを特徴とする請求項1記載のPDP表示装置。
  3. AC型PDP表示装置用の駆動回路であって、誘電体で覆ったサステイン放電電極を駆動する出力用パワー素子として電流遮断特性が高速処理されたIGBTを用い、セルの発光後から前記セルへの印加電圧が立ち下がるまでの間に前記IGBTでのコレクタ・エミッタ間電流が流れなくなるように前記IGBTのゲート・エミッタ間のドライブ電圧を立ち下げることにより前記印加電圧の波形であるサステインパルスの幅を2μs以下としたことを特徴とするPDP駆動回路。
  4. 前記駆動回路は、前記IGBTのエミッタ側にダイオードのアノード側を接続し、前記IGBTのコレクタ側に前記ダイオードのカソード側を接続することを特徴とする請求項3記載のPDP駆動回路。
JP13968999A 1999-05-20 1999-05-20 表示装置、pdp表示装置及びその駆動回路 Expired - Fee Related JP4441946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13968999A JP4441946B2 (ja) 1999-05-20 1999-05-20 表示装置、pdp表示装置及びその駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13968999A JP4441946B2 (ja) 1999-05-20 1999-05-20 表示装置、pdp表示装置及びその駆動回路

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009153194A Division JP2009265682A (ja) 2009-06-29 2009-06-29 表示装置、pdp表示装置及びその駆動回路
JP2009236800A Division JP2010092056A (ja) 2009-10-14 2009-10-14 Pdp表示装置

Publications (2)

Publication Number Publication Date
JP2000330514A JP2000330514A (ja) 2000-11-30
JP4441946B2 true JP4441946B2 (ja) 2010-03-31

Family

ID=15251140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13968999A Expired - Fee Related JP4441946B2 (ja) 1999-05-20 1999-05-20 表示装置、pdp表示装置及びその駆動回路

Country Status (1)

Country Link
JP (1) JP4441946B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196719A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd プラズマディスプレイ装置
JP2003280574A (ja) * 2002-03-26 2003-10-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路及びプラズマディスプレイ装置
JP2004334030A (ja) 2003-05-09 2004-11-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR100589363B1 (ko) 2003-10-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 스위칭 소자
JP4091038B2 (ja) * 2003-11-19 2008-05-28 松下電器産業株式会社 プラズマディスプレイのサステインドライバ、及びその制御回路
JP2005316132A (ja) 2004-04-28 2005-11-10 Mitsubishi Electric Corp フラットパネルディスプレイ装置及びこれに用いる半導体素子
JP2007108627A (ja) * 2005-09-14 2007-04-26 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP4802651B2 (ja) * 2005-10-14 2011-10-26 パナソニック株式会社 プラズマディスプレイ装置
JP2007240904A (ja) * 2006-03-09 2007-09-20 Hitachi Ltd プラズマディスプレイ装置
JP4561734B2 (ja) 2006-12-13 2010-10-13 株式会社日立製作所 半導体装置およびそれを用いたプラズマディスプレイ装置
JP2008178175A (ja) * 2007-01-17 2008-07-31 Diamond Electric Mfg Co Ltd 制御モータ駆動装置

Also Published As

Publication number Publication date
JP2000330514A (ja) 2000-11-30

Similar Documents

Publication Publication Date Title
JP4441946B2 (ja) 表示装置、pdp表示装置及びその駆動回路
US6768270B2 (en) AC-type plasma display panel having energy recovery unit in sustain driver
US20090294847A1 (en) Plasma Display Apparatus
JP4115982B2 (ja) プラズマディスプレイパネルのスイッチング回路、及びプラズマディスプレイパネルの駆動装置
US20090237000A1 (en) Pdp driving apparatus and plasma display
JP2002116731A (ja) 交流プラズマディスプレーパネルの維持放電回路
US7230587B2 (en) Plasma display device
TW200405385A (en) Plasma display with split electrodes
KR960038719A (ko) 플라즈마 디스플레이 패널의 구동회로
JP4501206B2 (ja) 表示装置用駆動回路
JP3261911B2 (ja) 半導体装置のスナバ回路
JP2001024491A (ja) 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置
US20070188415A1 (en) Apparatus for driving plasma display panel and plasma display
JP4561734B2 (ja) 半導体装置およびそれを用いたプラズマディスプレイ装置
JP2010092056A (ja) Pdp表示装置
JP2009265682A (ja) 表示装置、pdp表示装置及びその駆動回路
CN211981740U (zh) Igbt有源钳位电路
KR100765507B1 (ko) 플라즈마 디스플레이 장치
JP3542551B2 (ja) プラズマディスプレーパネルの低電圧駆動装置及び方法
JP3319797B2 (ja) 静電誘導サイリスタの駆動回路
WO2009065358A1 (fr) Dispositif de récupération d'énergie basé sur des transistors bipolaires à grille isolée
US9501966B2 (en) Gate driver with multiple slopes for plasma display panels
KR100450218B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
JP2000259115A (ja) プラズマディスプレイ駆動回路
KR20070073356A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060403

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350