JP3319797B2 - 静電誘導サイリスタの駆動回路 - Google Patents
静電誘導サイリスタの駆動回路Info
- Publication number
- JP3319797B2 JP3319797B2 JP02501593A JP2501593A JP3319797B2 JP 3319797 B2 JP3319797 B2 JP 3319797B2 JP 02501593 A JP02501593 A JP 02501593A JP 2501593 A JP2501593 A JP 2501593A JP 3319797 B2 JP3319797 B2 JP 3319797B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- turn
- capacitor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、静電誘導サイリスタの
駆動回路に関するものである。
駆動回路に関するものである。
【０００２】
【従来の技術】従来の静電誘導サイリスタの駆動回路の
一例を図３に示す。静電誘導サイリスタＳＩＴｈのゲー
トＧにトランジスタＱ5 のエミッタ及びトランジスタＱ
6 のコレクタを接続し、トランジスタＱ7 のコレクタを
トランジスタＱ5 のベースに接続し、トランジスタＱ7
のエミッタをトランジスタＱ6 のベースに接続し、直流
電源Ｅの正極に、トランジスタＱ5 のバイアス用の抵抗
Ｒ7を介してトランジスタＱ7 のコレクタを接続し、直
流電源Ｅの負極に、トランジスタＱ6 のバイアス用の抵
抗Ｒ8 を介してトランジスタＱ7 のエミッタを接続し、
直流電源Ｅの両極間にコンデンサＣ2 とツェナーダイオ
ードＺＤとの並列回路を抵抗Ｒ9 を介して接続し、ツェ
ナーダイオードＺＤのカソードを静電誘導サイリスタＳ
ＩＴｈのカソードＫに接続して静電誘導サイリスタＳＩ
Ｔｈの駆動回路を構成している。
一例を図３に示す。静電誘導サイリスタＳＩＴｈのゲー
トＧにトランジスタＱ5 のエミッタ及びトランジスタＱ
6 のコレクタを接続し、トランジスタＱ7 のコレクタを
トランジスタＱ5 のベースに接続し、トランジスタＱ7
のエミッタをトランジスタＱ6 のベースに接続し、直流
電源Ｅの正極に、トランジスタＱ5 のバイアス用の抵抗
Ｒ7を介してトランジスタＱ7 のコレクタを接続し、直
流電源Ｅの負極に、トランジスタＱ6 のバイアス用の抵
抗Ｒ8 を介してトランジスタＱ7 のエミッタを接続し、
直流電源Ｅの両極間にコンデンサＣ2 とツェナーダイオ
ードＺＤとの並列回路を抵抗Ｒ9 を介して接続し、ツェ
ナーダイオードＺＤのカソードを静電誘導サイリスタＳ
ＩＴｈのカソードＫに接続して静電誘導サイリスタＳＩ
Ｔｈの駆動回路を構成している。
【０００３】ところで、静電誘導サイリスタＳＩＴｈを
ターンオンするには、ゲートＧ・カソードＫ間を順バイ
アスして電流をゲートＧに流し込み、アノードＡ・カソ
ードＫ間に流れる主電流のチャネルを開く必要がある。
逆に、静電誘導サイリスタＳＩＴｈをターンオフするに
は、ゲートＧに逆電流を流すことによってゲートＧから
蓄積電荷を放電し、主電流のチャネルをピンチオフする
必要がある。さらに、アノードＡ・カソードＫ間の電圧
上昇に伴う変位電流やその他のノイズによる誤点弧を防
止するために、ゲートＧ・カソードＫ間を逆バイアスす
る必要がある。
ターンオンするには、ゲートＧ・カソードＫ間を順バイ
アスして電流をゲートＧに流し込み、アノードＡ・カソ
ードＫ間に流れる主電流のチャネルを開く必要がある。
逆に、静電誘導サイリスタＳＩＴｈをターンオフするに
は、ゲートＧに逆電流を流すことによってゲートＧから
蓄積電荷を放電し、主電流のチャネルをピンチオフする
必要がある。さらに、アノードＡ・カソードＫ間の電圧
上昇に伴う変位電流やその他のノイズによる誤点弧を防
止するために、ゲートＧ・カソードＫ間を逆バイアスす
る必要がある。
【０００４】従って、上記の駆動回路において、静電誘
導サイリスタＳＩＴｈをターンオンするには、次のよう
に行う。すなわち、トランジスタＱ7 のベースへの入力
電圧Ｖinを遮断してトランジスタＱ7 をオフすることに
よって、トランジスタＱ5 をオンするとともにトランジ
スタＱ6 をオフする。そうすると、直流電源Ｅの電源電
圧とツェナーダイオードＺＤのツェナー電圧との電位差
によって、静電誘導サイリスタＳＩＴｈのゲートＧ・カ
ソードＫ間が順バイアスされてターンオンゲート電流が
流れ込み、静電誘導サイリスタＳＩＴｈはターンオンし
てアノードＡ・カソードＫ間に主電流が流れる。この時
のターンオンゲート電流は、過渡的には直流電源Ｅ→ト
ランジスタＱ5 →ゲートＧ→カソードＫ→コンデンサＣ
2 の経路で流れ、ターンオンゲート電流によってコンデ
ンサＣ2 が完全に充電されると、直流電源Ｅ→トランジ
スタＱ5 →ゲートＧ→カソードＫ→ツェナーダイオード
ＺＤの経路で流れる。
導サイリスタＳＩＴｈをターンオンするには、次のよう
に行う。すなわち、トランジスタＱ7 のベースへの入力
電圧Ｖinを遮断してトランジスタＱ7 をオフすることに
よって、トランジスタＱ5 をオンするとともにトランジ
スタＱ6 をオフする。そうすると、直流電源Ｅの電源電
圧とツェナーダイオードＺＤのツェナー電圧との電位差
によって、静電誘導サイリスタＳＩＴｈのゲートＧ・カ
ソードＫ間が順バイアスされてターンオンゲート電流が
流れ込み、静電誘導サイリスタＳＩＴｈはターンオンし
てアノードＡ・カソードＫ間に主電流が流れる。この時
のターンオンゲート電流は、過渡的には直流電源Ｅ→ト
ランジスタＱ5 →ゲートＧ→カソードＫ→コンデンサＣ
2 の経路で流れ、ターンオンゲート電流によってコンデ
ンサＣ2 が完全に充電されると、直流電源Ｅ→トランジ
スタＱ5 →ゲートＧ→カソードＫ→ツェナーダイオード
ＺＤの経路で流れる。
【０００５】逆に静電誘導サイリスタＳＩＴｈをターン
オフするには、トランジスタＱ7 のベースへ入力電圧Ｖ
inを加えてトランジスタＱ7 をオンすることによって、
トランジスタＱ5 をオフするとともにトランジスタＱ6
をオンする。そうすると、コンデンサＣ2 に蓄えられた
電荷が放電し、ゲートＧ・カソードＫ間を逆バイアスし
てコンデンサＣ2 →カソードＫ→ゲートＧ→トランジス
タＱ6 の経路でターンオフゲート電流が流れる。それに
よって、ゲートＧから蓄積電荷を放電し、静電誘導サイ
リスタＳＩＴｈをターンオフしてアノードＡ・カソード
Ｋ間の主電流を遮断するのである。また、静電誘導サイ
リスタＳＩＴｈがオフしている間に、直流電源Ｅによっ
てコンデンサＣ2 が充電されるのである。
オフするには、トランジスタＱ7 のベースへ入力電圧Ｖ
inを加えてトランジスタＱ7 をオンすることによって、
トランジスタＱ5 をオフするとともにトランジスタＱ6
をオンする。そうすると、コンデンサＣ2 に蓄えられた
電荷が放電し、ゲートＧ・カソードＫ間を逆バイアスし
てコンデンサＣ2 →カソードＫ→ゲートＧ→トランジス
タＱ6 の経路でターンオフゲート電流が流れる。それに
よって、ゲートＧから蓄積電荷を放電し、静電誘導サイ
リスタＳＩＴｈをターンオフしてアノードＡ・カソード
Ｋ間の主電流を遮断するのである。また、静電誘導サイ
リスタＳＩＴｈがオフしている間に、直流電源Ｅによっ
てコンデンサＣ2 が充電されるのである。
【０００６】上述したような駆動回路によれば、静電誘
導サイリスタＳＩＴｈのゲートＧ・カソードＫ間を逆バ
イアスにするのに独立した電源を必要としないので、静
電誘導サイリスタＳＩＴｈの駆動回路特に電源部の小型
化が図れるという利点がある。また、静電誘導サイリス
タＳＩＴｈがオフしている間も逆バイアス用のコンデン
サＣ2 が充電されるので、オンデューティ比が小さい場
合でもコンデンサＣ2は常に完全充電され、ゲートＧ・
カソードＫ間は充分に逆バイアスされるので、ノイズに
よる静電誘導サイリスタＳＩＴｈの誤点弧が発生しにく
いという利点もある。
導サイリスタＳＩＴｈのゲートＧ・カソードＫ間を逆バ
イアスにするのに独立した電源を必要としないので、静
電誘導サイリスタＳＩＴｈの駆動回路特に電源部の小型
化が図れるという利点がある。また、静電誘導サイリス
タＳＩＴｈがオフしている間も逆バイアス用のコンデン
サＣ2 が充電されるので、オンデューティ比が小さい場
合でもコンデンサＣ2は常に完全充電され、ゲートＧ・
カソードＫ間は充分に逆バイアスされるので、ノイズに
よる静電誘導サイリスタＳＩＴｈの誤点弧が発生しにく
いという利点もある。
【０００７】
【発明が解決しようとする課題】しかし、上述した従来
の静電誘導サイリスタの駆動回路では、図４（ａ）に示
すように、入力電圧Ｖinを加えて静電誘導サイリスタＳ
ＩＴｈをターンオフした瞬間は、図４（ｂ）に示すよう
に放電によってコンデンサＣ2 の両端電圧Ｖc が減少す
るので、図４（ｃ）に示すように、ゲートＧ・カソード
Ｋ間の逆バイアス電圧が不十分になり、この間、ノイズ
による静電誘導サイリスタＳＩＴｈの誤点弧が発生しや
すくなるという問題がある。
の静電誘導サイリスタの駆動回路では、図４（ａ）に示
すように、入力電圧Ｖinを加えて静電誘導サイリスタＳ
ＩＴｈをターンオフした瞬間は、図４（ｂ）に示すよう
に放電によってコンデンサＣ2 の両端電圧Ｖc が減少す
るので、図４（ｃ）に示すように、ゲートＧ・カソード
Ｋ間の逆バイアス電圧が不十分になり、この間、ノイズ
による静電誘導サイリスタＳＩＴｈの誤点弧が発生しや
すくなるという問題がある。
【０００８】それに対して、コンデンサＣ2 の両端電圧
Ｖc の変動を小さくするために、コンデンサＣ2 の容量
を大きくすればよいのであるが、その場合、コンデンサ
Ｃ2自体が大型化しコストも上がるという問題がある。
さらに、逆バイアス用の電圧をツェナーダイオードＺＤ
で制御しているために、ツェナーダイオードＺＤの温度
特性による電圧変動があり、使用温度範囲内で常に所望
の逆バイアス電圧が得られないという問題や、駆動回路
を集積化する際にツェナー電圧の設計が困難であるとい
う問題もある。
Ｖc の変動を小さくするために、コンデンサＣ2 の容量
を大きくすればよいのであるが、その場合、コンデンサ
Ｃ2自体が大型化しコストも上がるという問題がある。
さらに、逆バイアス用の電圧をツェナーダイオードＺＤ
で制御しているために、ツェナーダイオードＺＤの温度
特性による電圧変動があり、使用温度範囲内で常に所望
の逆バイアス電圧が得られないという問題や、駆動回路
を集積化する際にツェナー電圧の設計が困難であるとい
う問題もある。
【０００９】本発明は上記の点に鑑みて成されたもので
あり、小型で、ノイズによる誤点弧を防止できる静電誘
導サイリスタの駆動回路を提供しようとするものであ
る。
あり、小型で、ノイズによる誤点弧を防止できる静電誘
導サイリスタの駆動回路を提供しようとするものであ
る。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、静電誘導サイリスタのゲートに、ターン
オフゲート電流引抜き用の第一のトランジスタのコレク
タとターンオフゲート電流の流れる方向を限定する第一
のダイオードのカソードとを接続し、第一のダイオード
のアノードにターンオンゲート電流制限用の第一の抵抗
を接続し、第一の抵抗の他端にターンオンゲート電流供
給用のコンデンサを接続し、コンデンサの他端に、ター
ンオンするスイッチとなる第二のトランジスタのエミッ
タを接続し、第二のトランジスタのエミッタに、コンデ
ンサに充電電流を流す第三のトランジスタのコレクタを
充電電流を制限する第二の抵抗を介して接続し、第一及
び第三のトランジスタのベースに、第一と第二と第三の
トランジスタをオン／オフする第四のトランジスタのエ
ミッタを接続し、第一の抵抗とコンデンサとの接続点
に、ターンオンゲート電流の流れる方向を限定する第二
のダイオードのカソードを接続し、静電誘導サイリスタ
のカソードと第二のダイオードのアノードと第二のトラ
ンジスタのコレクタとを直流電源の正極に接続し、直流
電源の正極に、第二のトランジスタのバイアス用の第三
の抵抗を介して第四のトランジスタのコレクタを接続
し、第一及び第三のトランジスタのエミッタを直流電源
の負極に接続し、直流電源の負極に、第三のトランジス
タのバイアス用の第四の抵抗を介して第四のトランジス
タのエミッタを接続して駆動回路を構成したのである。
成するために、静電誘導サイリスタのゲートに、ターン
オフゲート電流引抜き用の第一のトランジスタのコレク
タとターンオフゲート電流の流れる方向を限定する第一
のダイオードのカソードとを接続し、第一のダイオード
のアノードにターンオンゲート電流制限用の第一の抵抗
を接続し、第一の抵抗の他端にターンオンゲート電流供
給用のコンデンサを接続し、コンデンサの他端に、ター
ンオンするスイッチとなる第二のトランジスタのエミッ
タを接続し、第二のトランジスタのエミッタに、コンデ
ンサに充電電流を流す第三のトランジスタのコレクタを
充電電流を制限する第二の抵抗を介して接続し、第一及
び第三のトランジスタのベースに、第一と第二と第三の
トランジスタをオン／オフする第四のトランジスタのエ
ミッタを接続し、第一の抵抗とコンデンサとの接続点
に、ターンオンゲート電流の流れる方向を限定する第二
のダイオードのカソードを接続し、静電誘導サイリスタ
のカソードと第二のダイオードのアノードと第二のトラ
ンジスタのコレクタとを直流電源の正極に接続し、直流
電源の正極に、第二のトランジスタのバイアス用の第三
の抵抗を介して第四のトランジスタのコレクタを接続
し、第一及び第三のトランジスタのエミッタを直流電源
の負極に接続し、直流電源の負極に、第三のトランジス
タのバイアス用の第四の抵抗を介して第四のトランジス
タのエミッタを接続して駆動回路を構成したのである。
【００１１】
【作用】本発明の構成では、静電誘導サイリスタがター
ンオフした時のゲート・カソード間の逆バイアス電圧を
駆動回路の直流電源から供給して、逆バイアス電圧を常
に一定に保持するのである。それによって、静電誘導サ
イリスタの逆バイアス電圧のターンオフ直後における変
動や温度による変動を抑制するのである。
ンオフした時のゲート・カソード間の逆バイアス電圧を
駆動回路の直流電源から供給して、逆バイアス電圧を常
に一定に保持するのである。それによって、静電誘導サ
イリスタの逆バイアス電圧のターンオフ直後における変
動や温度による変動を抑制するのである。
【００１２】
【実施例】以下、本発明の一実施例を図１及び図２によ
り詳述する。本実施例の回路図を図１に示す。静電誘導
サイリスタＳＩＴｈのゲートＧに、ターンオフゲート電
流引抜き用のトランジスタＱ1 のコレクタとターンオフ
ゲート電流の流れる方向を限定するダイオードＤ1 のカ
ソードとを接続する。ダイオードＤ1 のアノードに、タ
ーンオンゲート電流制限用の抵抗Ｒ1 を介してターンオ
ンゲート電流供給用のコンデンサＣ1 を接続し、コンデ
ンサＣ1 の他端にターンオンするスイッチとなるトラン
ジスタＱ2 のエミッタを接続する。トランジスタＱ2 の
エミッタと、コンデンサＣ1 に充電電流を流すトランジ
スタＱ3 のコレクタとを充電電流を制限する抵抗Ｒ2 を
介して接続し、トランジスタＱ1 のベースとトランジス
タＱ3 のベースとを、それぞれ抵抗Ｒ5 、Ｒ6 を介し
て、トランジスタＱ1 〜Ｑ3 をオン／オフするトランジ
スタＱ4 のエミッタに接続する。ターンオンゲート電流
の流れる方向を限定するダイオードＤ2 のカソードを抵
抗Ｒ1 とコンデンサＣ1 との接続点に接続する。静電誘
導サイリスタＳＩＴｈのカソードＫとダイオードＤ2 の
アノードとトランジスタＱ2 のコレクタとを直流電源Ｅ
の正極に接続し、直流電源Ｅの正極に、トランジスタＱ
2 のバイアス用の抵抗Ｒ3 を介してトランジスタＱ4 の
コレクタを接続する。そして、トランジスタＱ1 のエミ
ッタとトランジスタＱ3 のエミッタとを直流電源Ｅの負
極に接続し、直流電源Ｅの負極に、トランジスタＱ3 の
バイアス用の抵抗Ｒ4 を介してトランジスタＱ4 のエミ
ッタを接続して駆動回路を構成している。
り詳述する。本実施例の回路図を図１に示す。静電誘導
サイリスタＳＩＴｈのゲートＧに、ターンオフゲート電
流引抜き用のトランジスタＱ1 のコレクタとターンオフ
ゲート電流の流れる方向を限定するダイオードＤ1 のカ
ソードとを接続する。ダイオードＤ1 のアノードに、タ
ーンオンゲート電流制限用の抵抗Ｒ1 を介してターンオ
ンゲート電流供給用のコンデンサＣ1 を接続し、コンデ
ンサＣ1 の他端にターンオンするスイッチとなるトラン
ジスタＱ2 のエミッタを接続する。トランジスタＱ2 の
エミッタと、コンデンサＣ1 に充電電流を流すトランジ
スタＱ3 のコレクタとを充電電流を制限する抵抗Ｒ2 を
介して接続し、トランジスタＱ1 のベースとトランジス
タＱ3 のベースとを、それぞれ抵抗Ｒ5 、Ｒ6 を介し
て、トランジスタＱ1 〜Ｑ3 をオン／オフするトランジ
スタＱ4 のエミッタに接続する。ターンオンゲート電流
の流れる方向を限定するダイオードＤ2 のカソードを抵
抗Ｒ1 とコンデンサＣ1 との接続点に接続する。静電誘
導サイリスタＳＩＴｈのカソードＫとダイオードＤ2 の
アノードとトランジスタＱ2 のコレクタとを直流電源Ｅ
の正極に接続し、直流電源Ｅの正極に、トランジスタＱ
2 のバイアス用の抵抗Ｒ3 を介してトランジスタＱ4 の
コレクタを接続する。そして、トランジスタＱ1 のエミ
ッタとトランジスタＱ3 のエミッタとを直流電源Ｅの負
極に接続し、直流電源Ｅの負極に、トランジスタＱ3 の
バイアス用の抵抗Ｒ4 を介してトランジスタＱ4 のエミ
ッタを接続して駆動回路を構成している。
【００１３】まず、静電誘導サイリスタＳＩＴｈをター
ンオフするには、トランジスタＱ4のベースに入力電圧
Ｖinを加えてトランジスタＱ4 をオンすることによっ
て、トランジスタＱ1 及びトランジスタＱ3 をオンする
とともに、トランジスタＱ2 をオフする。その結果、静
電誘導サイリスタＳＩＴｈのゲートＧ・カソードＫ間は
直流電源Ｅによって逆バイアスされ、ターンオフゲート
電流が流れてゲートＧの蓄積電荷が放電するので静電誘
導サイリスタＳＩＴｈはターンオフする。ここで、ター
ンオフゲート電流は、直流電源Ｅ→カソードＫ→ゲート
Ｇ→トランジスタＱ1 の経路で流れる。
ンオフするには、トランジスタＱ4のベースに入力電圧
Ｖinを加えてトランジスタＱ4 をオンすることによっ
て、トランジスタＱ1 及びトランジスタＱ3 をオンする
とともに、トランジスタＱ2 をオフする。その結果、静
電誘導サイリスタＳＩＴｈのゲートＧ・カソードＫ間は
直流電源Ｅによって逆バイアスされ、ターンオフゲート
電流が流れてゲートＧの蓄積電荷が放電するので静電誘
導サイリスタＳＩＴｈはターンオフする。ここで、ター
ンオフゲート電流は、直流電源Ｅ→カソードＫ→ゲート
Ｇ→トランジスタＱ1 の経路で流れる。
【００１４】静電誘導サイリスタＳＩＴｈがオフしてい
る間は、トランジスタＱ3 がオンしており、コンデンサ
Ｃ1 は直流電源Ｅによって充電される。充電電流は抵抗
Ｒ2によって制限され、直流電源Ｅ→ダイオードＤ2 →
コンデンサＣ1 →抵抗Ｒ2 →トランジスタＱ3 の経路で
流れる。なお、コンデンサＣ1 が完全に充電された時の
コンデンサＣ1 の両端電圧ＶC は、直流電源Ｅの電源電
圧からダイオードＤ2の順方向ドロップ電圧を差し引い
た電圧となる。
る間は、トランジスタＱ3 がオンしており、コンデンサ
Ｃ1 は直流電源Ｅによって充電される。充電電流は抵抗
Ｒ2によって制限され、直流電源Ｅ→ダイオードＤ2 →
コンデンサＣ1 →抵抗Ｒ2 →トランジスタＱ3 の経路で
流れる。なお、コンデンサＣ1 が完全に充電された時の
コンデンサＣ1 の両端電圧ＶC は、直流電源Ｅの電源電
圧からダイオードＤ2の順方向ドロップ電圧を差し引い
た電圧となる。
【００１５】次に、静電誘導サイリスタＳＩＴｈをター
ンオンするには、トランジスタＱ4のベースに加わって
いた入力電圧Ｖinを遮断してトランジスタＱ4 をオフす
ることによって、トランジスタＱ1 及びトランジスタＱ
3 をオフするとともに、トランジスタＱ2 をオンする。
その結果、コンデンサＣ1 の両端電圧ＶC によってゲー
トＧ・カソードＫ間が順バイアスされ、コンデンサＣ1
に蓄えられていた電荷が放電することによってターンオ
ンゲート電流が流れる。ここで、ターンオンゲート電流
は抵抗Ｒ1 によって制限され、コンデンサＣ1 →抵抗Ｒ
1 →ダイオードＤ1 →ゲートＧ→カソードＫ→トランジ
スタＱ2 の経路で流れる。なお、静電誘導サイリスタＳ
ＩＴｈはゲート感度が非常に高く、数ｍＡのゲート電流
でターンオンし、一旦ターンオンすると、アノードＡ・
カソードＫ間に流れる主電流によって正帰還がかかるの
でゲートＧへの電流供給は不要となる。したがって、コ
ンデンサＣ1 の容量は小さくてよい。
ンオンするには、トランジスタＱ4のベースに加わって
いた入力電圧Ｖinを遮断してトランジスタＱ4 をオフす
ることによって、トランジスタＱ1 及びトランジスタＱ
3 をオフするとともに、トランジスタＱ2 をオンする。
その結果、コンデンサＣ1 の両端電圧ＶC によってゲー
トＧ・カソードＫ間が順バイアスされ、コンデンサＣ1
に蓄えられていた電荷が放電することによってターンオ
ンゲート電流が流れる。ここで、ターンオンゲート電流
は抵抗Ｒ1 によって制限され、コンデンサＣ1 →抵抗Ｒ
1 →ダイオードＤ1 →ゲートＧ→カソードＫ→トランジ
スタＱ2 の経路で流れる。なお、静電誘導サイリスタＳ
ＩＴｈはゲート感度が非常に高く、数ｍＡのゲート電流
でターンオンし、一旦ターンオンすると、アノードＡ・
カソードＫ間に流れる主電流によって正帰還がかかるの
でゲートＧへの電流供給は不要となる。したがって、コ
ンデンサＣ1 の容量は小さくてよい。
【００１６】本実施例において、図２（ａ）に示すよう
に入力電圧Ｖinを加えて静電誘導サイリスタＳＩＴｈを
ターンオフした直後であっても、図２（ｃ）に示すよう
に、直流電源Ｅによって与えられるゲートＧ・カソード
Ｋ間の逆バイアスは充分にして安定しており、図２
（ｂ）に示すコンデンサＣ1 の両端電圧ＶC のように変
動しない。したがって、ターンオフ直後でも充分な逆バ
イアス電圧が得られるので、ノイズによる誤点弧が発生
しにくいのである。また、従来例のような逆バイアス用
のコンデンサを設ける必要がないので、駆動回路を小型
化し、コストを下げることができる。
に入力電圧Ｖinを加えて静電誘導サイリスタＳＩＴｈを
ターンオフした直後であっても、図２（ｃ）に示すよう
に、直流電源Ｅによって与えられるゲートＧ・カソード
Ｋ間の逆バイアスは充分にして安定しており、図２
（ｂ）に示すコンデンサＣ1 の両端電圧ＶC のように変
動しない。したがって、ターンオフ直後でも充分な逆バ
イアス電圧が得られるので、ノイズによる誤点弧が発生
しにくいのである。また、従来例のような逆バイアス用
のコンデンサを設ける必要がないので、駆動回路を小型
化し、コストを下げることができる。
【００１７】さらに、逆バイアス電圧の制御にツェナー
ダイオードを使用しないので、温度による逆バイアスの
変動がなく、ノイズによる誤点弧が発生しにくくなる。
また、駆動回路の集積化も容易になるのである。
ダイオードを使用しないので、温度による逆バイアスの
変動がなく、ノイズによる誤点弧が発生しにくくなる。
また、駆動回路の集積化も容易になるのである。
【００１８】
【発明の効果】本発明は、上述のように構成したので、
静電誘導サイリスタをターンオフするためにゲート・カ
ソード間に加える逆バイアス電圧を、駆動回路の直流電
源から供給することができ、逆バイアス電圧を常に一定
に保持することができる。その結果、逆バイアス電圧供
給用の大容量のコンデンサ及び逆バイアス電圧制御用の
ツェナーダイオードを省略できるので、静電誘導サイリ
スタのターンオフ直後における逆バイアス電圧の変動
と、温度変化による逆バイアス電圧の変動とを抑制し、
静電誘導サイリスタのターンオフ直後の、ノイズによる
静電誘導サイリスタの誤点弧を防止することができると
いう効果がある。
静電誘導サイリスタをターンオフするためにゲート・カ
ソード間に加える逆バイアス電圧を、駆動回路の直流電
源から供給することができ、逆バイアス電圧を常に一定
に保持することができる。その結果、逆バイアス電圧供
給用の大容量のコンデンサ及び逆バイアス電圧制御用の
ツェナーダイオードを省略できるので、静電誘導サイリ
スタのターンオフ直後における逆バイアス電圧の変動
と、温度変化による逆バイアス電圧の変動とを抑制し、
静電誘導サイリスタのターンオフ直後の、ノイズによる
静電誘導サイリスタの誤点弧を防止することができると
いう効果がある。
【図１】実施例を示す回路図である。
【図２】同上の動作を説明する波形図である。
【図３】従来例を示す回路図である。
【図４】同上の動作を説明する波形図である。
【符号の説明】ＳＩＴｈ 静電誘導サイリスタ Ａ 静電誘導サイリスタのアノード Ｋ 静電誘導サイリスタのカソード Ｇ 静電誘導サイリスタのゲート Ｑ1 〜Ｑ4 トランジスタ Ｄ1 、Ｄ2 ダイオード Ｒ1 〜Ｒ6 抵抗 Ｅ 直流電源 Ｖin 入力電圧 ＶGK 静電誘導サイリスタのゲート・カソード間電圧 ＶC コンデンサの両端電圧 Ｃ1 コンデンサ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−373307（ＪＰ，Ａ) 特開 平１−202022（ＪＰ，Ａ) 特開 平４−133520（ＪＰ，Ａ) 特開 平６−217524（ＪＰ，Ａ) 特開 平５−347546（ＪＰ，Ａ) 特開 昭62−250717（ＪＰ，Ａ) 実開 昭61−21137（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/735
Claims (1)
- 【請求項１】 静電誘導サイリスタのゲートに、ターン
オフゲート電流引抜き用の第一のトランジスタのコレク
タとターンオフゲート電流の流れる方向を限定する第一
のダイオードのカソードとを接続し、第一のダイオード
のアノードにターンオンゲート電流制限用の第一の抵抗
を接続し、第一の抵抗の他端にターンオンゲート電流供
給用のコンデンサを接続し、コンデンサの他端に、ター
ンオンするスイッチとなる第二のトランジスタのエミッ
タを接続し、第二のトランジスタのエミッタに、コンデ
ンサに充電電流を流す第三のトランジスタのコレクタを
充電電流を制限する第二の抵抗を介して接続し、第一及
び第三のトランジスタのベースに、第一と第二と第三の
トランジスタをオン／オフする第四のトランジスタのエ
ミッタを接続し、第一の抵抗とコンデンサとの接続点
に、ターンオンゲート電流の流れる方向を限定する第二
のダイオードのカソードを接続し、静電誘導サイリスタ
のカソードと第二のダイオードのアノードと第二のトラ
ンジスタのコレクタとを直流電源の正極に接続し、直流
電源の正極に、第二のトランジスタのバイアス用の第三
の抵抗を介して第四のトランジスタのコレクタを接続
し、第一及び第三のトランジスタのエミッタを直流電源
の負極に接続し、直流電源の負極に、第三のトランジス
タのバイアス用の第四の抵抗を介して第四のトランジス
タのエミッタを接続して成ることを特徴とする静電誘導
サイリスタの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02501593A JP3319797B2 (ja) | 1993-02-15 | 1993-02-15 | 静電誘導サイリスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02501593A JP3319797B2 (ja) | 1993-02-15 | 1993-02-15 | 静電誘導サイリスタの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244702A JPH06244702A (ja) | 1994-09-02 |
| JP3319797B2 true JP3319797B2 (ja) | 2002-09-03 |
Family
ID=12154093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02501593A Expired - Fee Related JP3319797B2 (ja) | 1993-02-15 | 1993-02-15 | 静電誘導サイリスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3319797B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780894A (en) * | 1996-02-23 | 1998-07-14 | Nippon Steel Corporation | Nonvolatile semiconductor memory device having stacked-gate type transistor |
| JP4682173B2 (ja) * | 2007-07-12 | 2011-05-11 | 株式会社日立製作所 | 電圧駆動型半導体素子のドライブ回路及びインバータ装置 |
| JP6458659B2 (ja) * | 2015-06-17 | 2019-01-30 | 株式会社デンソー | スイッチング素子の駆動装置 |
| JP7115076B2 (ja) * | 2018-07-03 | 2022-08-09 | 株式会社デンソー | 電源制御回路 |
-
1993
- 1993-02-15 JP JP02501593A patent/JP3319797B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244702A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365170A (en) | Semiconductor switch | |
| EP0817381B1 (en) | Semiconductor device drive circuit | |
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| US4754175A (en) | Solid state relay having a thyristor discharge circuit | |
| US7701279B2 (en) | Driving circuit for an emitter-switching configuration | |
| US4551643A (en) | Power switching circuitry | |
| US4491807A (en) | FET Negative resistance circuits | |
| JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| US4746813A (en) | Switching circuit for inductive load with RFI suppression | |
| JP2807388B2 (ja) | フォトカプラ装置 | |
| JP3319797B2 (ja) | 静電誘導サイリスタの駆動回路 | |
| JP3650264B2 (ja) | 半導体素子の駆動回路 | |
| JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
| US4125814A (en) | High-power switching amplifier | |
| JPH07118641B2 (ja) | 半導体スイツチング素子の駆動回路 | |
| EP0177148A2 (en) | Power supplies using mosfet devices | |
| US4571501A (en) | Electronic control circuit | |
| JP3379224B2 (ja) | 負荷駆動回路 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| CN212969597U (zh) | 一种直流固态继电器 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| KR940002276Y1 (ko) | Gto 다이리스터의 구동제어회로 | |
| JPS6325775Y2 (ja) | ||
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JPH0969766A (ja) | 逆導通電圧クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
| LAPS | Cancellation because of no payment of annual fees |