JP2005338861A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】 本発明は，走査電極及び維持電極を駆動することができる統合ボードを形成して，シャーシベース上でのボードの占有面積を最少化することができる，プラズマディスプレイ装置を提供することにある。
【解決手段】 本発明のプラズマディスプレイ装置は，複数の第１電極（維持電極，Ｘ電極）及び複数の第２電極（走査電極，Ｙ電極）と，及び複数の第１電極及び第２電極に交差する方向に形成される複数の第３電極（アドレス電極）を含むプラズマディスプレイパネルと；プラズマディスプレイパネルが付着支持されるシャーシベースと；シャーシベースのプラズマディスプレイパネルの反対側に設置される駆動ボードと；を含み，第１電極に連結されるＦＰＣは，シャーシベースにグラウンドされる。
【選択図】 図４

Description

本発明は，シャーシベース上での駆動ボード等の占有面積を最少化するプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；以下，ＰＤＰとする）は，気体放電によって生成されたプラズマを利用して文字または映像を表示するディスプレイパネルであって，その大きさによって数十から数百万個以上の画素（放電セル）がマトリックス形態に配列されている。このようなＰＤＰは，印加される駆動電圧波形の形態及び放電セルの構造によって，直流型と交流型とに区分される。

直流型ＰＤＰの場合は，電極が放電空間にそのまま露出されているため，電圧が印加される間に電流が放電空間にそのまま流れるので，電流を制限するための抵抗を形成しなければならない短所がある。反面，交流型ＰＤＰの場合は，電極を誘電体層が覆っているため，自然なキャパシタンス成分の形成によって電流が制限されて放電時にイオンの衝撃から電極が保護されるので，直流型に比べて寿命が長いという長所がある。

図１はプラズマディスプレイパネルの一部斜視図である。図１を参照してＰＤＰを説明すると，このＰＤＰは，互いに対向して離れている二つの第１基板１及び第２基板２を含む。この第１基板１上には，複数の走査電極３ａ及び維持電極３ｂが対をなして平行に形成されており，走査電極３ａ及び維持電極３ｂは誘電体層４及び保護膜５で覆われている。第２基板２上には，複数のアドレス電極６が形成されており，このアドレス電極６は誘電体層７で覆われている。二つのアドレス電極６の間にある誘電体層７上には，隔壁８が形成されている。また，誘電体層７の表面及び隔壁８の両側面に蛍光体９が形成されている。第１基板１及び第２基板２は，走査電極３ａとアドレス電極６及び維持電極３ｂとアドレス電極６とが交差するように，放電空間１１を間に置いて対向配置されている。アドレス電極６と一対の走査電極３ａ及び維持電極３ｂとの交差領域にある放電空間１１に放電セル１２が形成される。

一般に，交流型ＰＤＰは，１フレーム（ｆｒａｍｅ）が複数のサブフィールド（ｓｕｂ ｆｉｅｌｄ）に分割駆動され，各サブフィールドは，リセット期間，アドレス期間，維持期間からなる。

リセット期間は，放電セル１２にアドレシング動作が円滑に行われるようにするために各放電セル１２の状態を初期化する動作を行う期間である。アドレス期間は，ＰＤＰで点灯される放電セル及び点灯されない放電セルを選択して，点灯される放電セル（アドレシングされた放電セル）に壁電荷を積む動作を行う期間である。維持期間は，点灯される放電セルに実際に映像を表示するための放電を行う期間である。

このような動作をするために，維持期間では走査電極及び維持電極に交互に維持放電パルスが印加され，リセット期間及びアドレス期間では走査電極にリセット波形及び走査波形が印加される。したがって，走査電極を駆動するための走査駆動ボード及び維持電極を駆動するための維持駆動ボードが別々に存在しなければならない。このように駆動ボードが別々に存在すると，シャーシベース上に駆動ボードを装着する際の占有面積が広くなる問題点があり，二つの駆動ボードによって単価が上昇する。

そこで，二つの駆動ボードを一つに統合して走査電極の一端に配置し，維持電極の一端を長く延長して統合ボードに連結する方法が提案された。ところが，このように二つの駆動ボードを一つに統合すると，長く延長された維持電極で形成されるインピーダンス成分が大きくなる問題点がある。

そこで，本発明はこのような問題に鑑みてなされたもので，その目的とするところは，走査電極及び維持電極を駆動することができる統合ボードを含み，シャーシベース上での駆動ボードなどの占有面積を最少化することが可能な，新規かつ改良されたプラズマディスプレイ装置を提供することにある。

上記課題を解決するために，本発明のある観点によれば，維持電極を一定の電圧にバイアスした状態で，走査電極に駆動波形を印加するように構成されたプラズマディスプレイ装置が提供される。

上記課題を解決するために，本発明のある観点によれば，プラズマディスプレイパネル，このプラズマディスプレイパネルが支持されるシャーシベース，及びシャーシベースに付着される駆動ボードを含むプラズマディスプレイ装置が提供される。上記プラズマディスプレイパネルは，複数の第１電極（維持電極，Ｘ電極）及び複数の第２電極（走査電極，Ｙ電極），及び複数の第１電極及び第２電極に交差する方向に形成される複数の第３電極（アドレス電極，Ａ電極）を含む。上記駆動ボードは駆動電圧を生成して電極に印加する。また，第１電極は，シャーシベースにグラウンドされ，この時，ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）によってシャーシベースにグラウンドされる。上記駆動ボードは，シャーシベースのプラズマディスプレイパネルの反対側に付着されるようにしてもよい。

上記駆動ボードは，外部から映像信号を受信して，第３電極の駆動に必要な制御信号及び第２電極の駆動に必要な制御信号を生成する映像処理及び制御ボードと；映像処理及び制御ボードからアドレス駆動制御信号を受信して，表示しようとする放電セルを選択するための電圧を第３電極に印加するアドレスバッファーボードと；映像処理及び制御ボードから駆動信号を受信して，走査バッファーボードを通じて第２電極に駆動電圧を印加する走査駆動ボードと；プラズマディスプレイパネルの駆動に必要な電源を供給する電源ボードと；を備えるようにしてもよい。上記第１電極は，ＦＰＣによってシャーシベースにグラウンドされるようにしてもよい。

上記ＦＰＣは，シャーシベースにグラウンドされるグラウンドボードを通じてシャーシベースにグラウンドされるようにしてもよい。上記ＦＰＣは，シャーシベースに直接グラウンドされるようにしてもよい。

また，上記課題を解決するために本発明の別の観点によれば，プラズマディスプレイパネル，このプラズマディスプレイパネルが支持されるシャーシベース，及びシャーシベースに付着される駆動ボードを含むプラズマディスプレイ装置が提供される。プラズマディスプレイパネルは，複数の第１電極及び複数の第２電極，及び複数の第１電極及び第２電極に交差する方向に形成される複数の第３電極を含む。また，駆動ボードは外部から映像信号を受信して第３電極の駆動に必要な制御信号及び第２電極の駆動に必要な制御信号を生成する映像処理及び制御ボードを含み，映像信号は複数のフレームで表現され，各フレームは複数のサブフィールドに分割され，少なくとも一つのサブフィールドには，リセット期間，アドレス期間，及び維持期間が含まれる。各放電セルを初期化するリセット期間では，第１電極（維持電極，Ｘ電極）が第１電圧（０Ｖ）にバイアスされた状態で，第２電極（走査電極，Ｙ電極）の電圧が第２電圧（Ｖｓ）から第３電圧（Ｖｓｅｔ）まで漸進的に増加した後，第４電圧（Ｖｓ）から第５電圧（Ｖｎｆ）まで漸進的に減少する。アドレス期間では，点灯される放電セルが選択される。維持期間では，第１電極が第１電圧（０Ｖ）にバイアスされた状態で，第２電極に第６電圧（Ｖｓ）及び第６電圧より低い第７電圧（−Ｖｓ）を交互に有するパルスを印加して，選択された放電セルが維持放電される。

一方，第２電極の電圧が第５電圧（Ｖｎｆ）まで減少する間に第３電極に印加される第８電圧より，第２電極の電圧が第２電圧から第３電圧まで増加する期間のうちの少なくとも一部である第１期間の間に第３電極に印加される電圧が高く形成される。

また，第６電圧と第１電圧との差は，第１電圧と第７電圧との差と同一に形成される。駆動ボードは，映像処理及び制御ボード，アドレスバッファーボード，走査駆動ボード，及び電源ボードを含む。

映像処理及び制御ボードは，外部から映像信号を受信して，第３電極（アドレス電極，Ａ電極）の駆動に必要な制御信号及び第２電極（走査電極，Ｙ電極）の駆動に必要な制御信号を生成する。

アドレスバッファーボードは，映像処理及び制御ボードからアドレス駆動制御信号を受信して，表示しようとする放電セルを選択するための電圧を第３電極（アドレス電極）に印加する。

走査駆動ボードは，映像処理及び制御ボードから駆動信号を受信して，走査バッファーボードを通じて第２電極（走査電極，Ｙ電極）に駆動電圧を印加する。電源ボードは，プラズマディスプレイパネルの駆動に必要な電源を供給する。ＦＰＣは，シャーシベースにグラウンドされるグラウンドボードを通じてシャーシベースにグラウンドされる。ＦＰＣは，シャーシベースに直接グラウンドされる。

本発明によれば，第１電極（維持電極またはＸ電極）は一定の電圧（０Ｖ）にバイアスした状態で，第２電極（走査電極またはＹ電極）にだけ駆動波形を印加して，第１電極に連結されるＦＰＣをシャーシベースにグラウンドさせることによって，第１電極を駆動する駆動ボードを除去することができる。これにより，実質的に一つのボードだけで駆動する統合ボードを実現することができ，これにより，単価が低減される。

また，ＦＰＣがシャーシベースに直接グラウンドされる場合には，ＦＰＣがグラウンドされる部分の面積を広く形成することができ，これにより，維持電極が確実にグラウンドされてグラウンド電圧の変動を防止することができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

本発明で用いられる壁電荷とは，放電セル１２の壁（例えば誘電体層）上で各電極の近くに形成される電荷をいう。そして，壁電荷は，実際には電極そのものに接触しないが，ここでは電極に“形成される”，“蓄積される”，または“積まれる”のように説明する。また，壁電圧は，壁電荷によって放電セルの壁に形成される電位差をいう。

以下，本発明の実施例によるプラズマディスプレイ装置について，図面を参照して詳細に説明する。図２は本発明によるプラズマディスプレイ装置の分解斜視図である。

この図面を参照してプラズマディスプレイ装置を説明すると，このプラズマディスプレイ装置は，ＰＤＰ１０，シャーシベース２０，前面ケース３０，及び後面ケース４０を含む。シャーシベース２０は，ＰＤＰ１０で映像が表示される面の反対側に配置されて，ＰＤＰ１０と結合される。また，前面ケース３０はＰＤＰ１０の前面に配置され，後面ケース４０はシャーシベース２０の後面に配置される。そして，前面ケース３０及び後面ケース４０は，ＰＤＰ１０及びシャーシベース２０と結合されて，プラズマディスプレイ装置を形成する。

図３は本発明によるプラズマディスプレイパネルの概略的な概念図である。この図面を参照してＰＤＰ１０を説明すると，このＰＤＰ１０は，縦方向（図面上）にのびている複数の第３電極（以下，アドレス電極またはＡ電極という）（Ａ１〜Ａｍ），そして横方向（図面上）にのびている複数の第１電極（以下，維持電極またはＸ電極という）（Ｘ１〜Ｘｎ）及び第２電極（以下，走査電極またはＹ電極という）（Ｙ１〜Ｙｎ）を含む。維持電極（Ｘ１〜Ｘｎ）は，各走査電極（Ｙ１〜Ｙｎ）に対応して形成され，一般に，その一端が互いに共通に連結されている。

そして，ＰＤＰ１０は，維持及び走査電極（Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎ）が配列された第１基板１，及びアドレス電極（Ａ１〜Ａｍ）が配列された第２基板２を含む。この第１基板１及び第２基板２は，走査電極（Ｙ１〜Ｙｎ）とアドレス電極（Ａ１〜Ａｍ）及び維持電極（Ｘ１〜Ｘｎ）とアドレス電極（Ａ１〜Ａｍ）とが各々直交するように，放電空間１１を間に置いて対向配置されている。この時，アドレス電極（Ａ１〜Ａｍ）と維持及び走査電極（Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎ）とが交差する放電空間１１に放電セル１２が形成される。

図４は本発明によるシャーシベースの概略的な平面図である。この図面を参照してシャーシベース２０を説明すると，このシャーシベース２０の一側にはＰＤＰ１０が付着及び支持され，他側にはＰＤＰ１０の駆動に必要な複数の駆動ボード１００〜５００が形成される。

まず，アドレスバッファーボード１００は，シャーシベース２０の上部及び下部（図面上）に各々配置される。アドレスバッファーボード１００は，図示されているように，単一ボードからなることも複数のボード（図示せず）からなることもできる。図４では，デュアル駆動のプラズマディスプレイ装置を例示して説明しているが，シングル駆動の場合には，アドレスバッファーボード１００が，シャーシベース２０の上部及び下部のうちのいずれか１ケ所に配置される。このようなアドレスバッファーボード１００は，映像処理及び制御ボード４００からアドレス駆動制御信号を受信して，表示しようとする放電セル１２を選択するための電圧を各アドレス電極（Ａ１〜Ａｍ）に印加する。

走査駆動ボード２００は，シャーシベース２０の左側（図面上）に配置されている。走査駆動ボード２００は，走査バッファーボード３００を経て走査電極（Ｙ１〜Ｙｎ）に電気的に連結されており，維持電極（Ｘ１〜Ｘｎ）は，一定の電圧（例えば０Ｖ）にバイアスされている。走査バッファーボード３００は，アドレス期間に走査電極（Ｙ１〜Ｙｎ）を順次に選択するための電圧を走査電極（Ｙ１〜Ｙｎ）に印加する。走査駆動ボード２００は，映像処理及び制御ボード４００から駆動信号を受信して，走査電極（Ｙ１〜Ｙｎ）に駆動電圧を印加する。そして，図４では，走査駆動ボード２００及び走査バッファーボード３００がシャーシベース２０の左側に配置されるとして示したが，シャーシベース２０の右側に配置されることもできる。また，走査バッファーボード３００は，走査駆動ボード２００と一体に形成されることもできる。

映像処理及び制御ボード４００は，外部から映像信号を受信して，アドレス電極（Ａ１〜Ａｍ）の駆動に必要な制御信号，及び走査電極（Ｙ１〜Ｙｎ）の駆動に必要な制御信号を生成して，各々アドレスバッファーボード１００及び走査駆動ボード２００に印加する。そして，電源ボード５００は，ＰＤＰ１０の駆動に必要な電源を供給する。映像処理及び制御ボード４００及び電源ボード５００は，シャーシベース２０の中央に配置される。

図５は図４のＶ−Ｖ線による第１実施例の断面図であり，図６は本発明の第２実施例によるプラズマディスプレイパネル及びシャーシベースの断面図である。この図面を参照して維持電極（Ｘ１〜Ｘｎ）のグラウンド構造を説明すると，維持電極（Ｘ１〜Ｘｎ）は，ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）５０によってシャーシベース２０にグラウンドされる。つまり，ＰＤＰ１０の内部に上記のように形成される維持電極（Ｘ１〜Ｘｎ）は，ＦＰＣ５０を通じてＰＤＰ１０の外部に引出される。

このＦＰＣ５０は，図５に示されているように，グラウンドボード６０を通じてシャーシベース２０にグラウンドされることもでき，図６に示されているように，シャーシベース２０に直接グラウンドされることもできる。つまり，このＦＰＣ５０は，別途の駆動ボードに連結されずに直接シャーシベース２０にグラウンドされる。

図５に示されているように，グラウンドボード６０は，シャーシベース２０に形成されたボス７０にセットスクリュー８０で装着されて，グラウンド構造を形成する。したがって，ＦＰＣ５０がこのグラウンドボード６０を介在してシャーシベース２０にグラウンドされる。

維持電極（Ｘ１〜Ｘｎ）は上記のようにシャーシベース２０にグラウンドされ，走査電極（Ｙ１〜Ｙｎ）は上記のように走査バッファーボード３００を介在して走査駆動ボード２００に連結され，アドレス電極（Ａ１〜Ａｍ）はアドレスバッファーボード１００に連結される。そして，走査バッファーボード３００及びアドレスバッファーボード１００は映像処理及び制御ボード４００に連結されて，この映像処理及び制御ボード４００から印加される各種制御信号によって作動する。

より具体的に，本発明による実施例では，プラズマディスプレイパネルを駆動する期間の間に，維持電極（Ｘ１〜Ｘｎ）に時間によって変化する電圧ではなく一定の電圧が印加されるため，維持電極（Ｘ１〜Ｘｎ）は，ＦＰＣ５０によってシャーシベース２０にグラウンドされる。つまり，維持電極（Ｘ１〜Ｘｎ）は基準電圧である０Ｖにバイアスされているため，維持電極（Ｘ１〜Ｘｎ）はＦＰＣ５０及びグラウンドボード６０を利用してシャーシベース２０にグラウンドされる。また，ＦＰＣ５０をシャーシベース２０に直接結合することによって維持電極（Ｘ１〜Ｘｎ）がシャーシベース２０にグラウンドされることもできる。

この維持電極（Ｘ１〜Ｘｎ）がシャーシベース２０にグラウンドされることによって，維持電極の駆動のための別途の駆動ボードが必要なくなる。これにより，シャーシベース２０上で駆動ボード１００〜５００が占有する面積が減少するようになり，また，ＰＤＰ１０の駆動に必要な回路全体の単価が低減される。

また，維持電極にグラウンド電圧が印加され走査電極に相対的に大きな電圧差が印加される場合には，この走査電極に印加される電圧の変動によって維持電極に印加されるグラウンド電圧が共に変動される。このように維持電極に印加されるグラウンド電圧が変動される場合には，維持電極（Ｘ１〜Ｘｎ）及び走査電極（Ｙ１〜Ｙｎ）の間に本来印加されるべき電圧が印加されないため，維持電極（Ｘ１〜Ｘｎ）及び走査電極（Ｙ１〜Ｙｎ）の間で起こる維持放電が影響を受けるようになり，維持電極及び走査電極の間に電圧が印加されても維持放電が起こらないこともあるようになる。したがって，第２実施例のように，ＦＰＣ５０がシャーシベース２０に直接グラウンドされる場合には，ＦＰＣ５０がグラウンドされる部分の面積が広く形成されることができ，これによって維持電極が確実にグラウンドされてグラウンド電圧の変動が防止されることができる。

図７は本発明によるプラズマディスプレイパネルの駆動波形図である。この図面を参照して，このような駆動ボード１００〜５００によって制御されるＰＤＰ１０の駆動波形について説明する。

以下では，便宜上，一つの放電セル１２を形成するＹ電極，Ｘ電極，及びＡ電極に印加される駆動波形についてのみ説明する。そして，図７の駆動波形で，Ｙ電極に印加される電圧は走査駆動ボード２００及び走査バッファーボード３００から供給され，Ａ電極に印加される電圧はアドレスバッファーボード１００から供給される。また，Ｘ電極は基準電圧（図７ではグラウンド電圧，０Ｖ）にバイアスされているので，Ｘ電極に印加される電圧については説明を省略する。このＸ電極は，ＦＰＣ５０によってシャーシベース２０にグラウンドされている。

図７を参照すると，一つのサブフィールドは，リセット期間，アドレス期間，及び維持期間からなり，リセット期間は上昇期間及び下降期間からなる。

リセット期間の上昇期間では，Ｘ電極が第１電圧（以下，基準電圧という）（図７では０Ｖ）に維持された状態で，Ｙ電極の電圧が第２電圧（以下，Ｖｓ電圧という）から第３電圧（以下，Ｖｓｅｔ電圧という）まで漸進的に増加する。図７では，Ｙ電極の電圧がランプ形態で増加することを示した。Ｙ電極の電圧が増加する間に，Ｙ電極とＸ電極との間及びＹ電極とＡ電極との間で微弱な放電（以下，“弱放電”とする）が起こりながら，Ｙ電極には（−）壁電荷が形成され，Ｘ及びＡ電極には（＋）壁電荷が形成される。

そして，電極の電圧が図７のように漸進的に変化する場合には，放電セル１２に微弱な放電が起こりながら，外部から印加された電圧及び放電セル１２の壁電圧の合計が放電開始電圧の状態を維持するように，壁電荷が形成される。このような原理については，ウェーバー（Ｗｅｂｅｒ）の米国登録特許第５，７４５，０８６に開示されている。リセット期間では，全ての放電セルの状態を初期化すべきなので，Ｖｓｅｔ電圧は全ての条件の放電セル１２で放電が起こる程度に高い電圧である。また，Ｖｓ電圧は一般に維持期間にＹ電極に印加される電圧より高い電圧であり，Ｙ電極及びＸ電極の間の放電開始電圧より低い電圧である。

次に，リセット期間の下降期間では，Ａ電極が基準電圧に維持された状態で，Ｙ電極の電圧が第４電圧（以下，Ｖｓ電圧という）から第５電圧（以下，Ｖｎｆ電圧という）まで漸進的に減少する。そうすると，Ｙ電極の電圧が減少する間に，Ｙ電極とＸ電極との間及びＹ電極とＡ電極との間で微弱な放電が起こりながら，Ｙ電極に形成された（−）壁電荷，及びＸ電極及びＡ電極に形成された（＋）壁電荷が消去される。一般に，Ｖｎｆ電圧の大きさはＹ電極及びＸ電極の間の放電開始電圧の近くに設定される。そうすると，Ｙ電極及びＸ電極の間の壁電圧がほぼ０Ｖになり，アドレス期間にアドレス放電が起こらない放電セル１２が維持期間に誤放電するのを防止することができる。そして，Ａ電極は基準電圧に維持されているので，Ｖｎｆ電圧のレベルによってＹ電極及びＡ電極の間の壁電圧が決定される。

次に，アドレス期間で点灯される放電セル１２を選択するために，Ｙ電極及びＡ電極に各々ＶｓｃＬ電圧を有する走査パルス及び第８電圧（以下，Ｖａ電圧という）を有するアドレスパルスが印加される。そして，選択されないＹ電極はＶｓｃＬ電圧より高いＶｓｃＨ電圧にバイアスされ，点灯されない放電セル１２のＡ電極には基準電圧が印加される。このような動作を行うために，走査バッファーボード３００は，Ｙ電極（Ｙ１〜Ｙｎ）のうちのＶｓｃＬ電圧を有するの走査パルスが印加されるＹ電極を選択する。例えば，走査バッファーボード３００は，シングル駆動で，縦方向に配列された順にＹ電極を選択することができる。そして，アドレスバッファーボード１００は，一つのＹ電極が選択される時に，当該Ｙ電極によって形成された放電セル１２を通過するＡ電極（Ａ１〜Ａｍ）のうちのＶａ電圧を有するアドレスパルスが印加される放電セル１２を選択する。

具体的に，まず，第１行の走査電極（図３のＹ１）にＶｓｃＬ電圧の走査パルスが印加される。これと同時に，第１行のうちの点灯される放電セル１２に位置するＡ電極にＶａ電圧のアドレスパルスが印加される。そうすると，第１行のＹ電極及びＶａ電圧が印加されたＡ電極の間で放電が起こって，Ｙ電極に（＋）壁電荷，Ａ及びＸ電極に各々（−）壁電荷が形成される。その結果，Ｙ電極及びＸ電極の間に，Ｙ電極の電位がＸ電極の電位より高くなるように壁電圧（Ｖｗｘｙ）が形成される。

次に，第２行のＹ電極（図３のＹ２）にＶｓｃＬ電圧の走査パルスが印加されながら，第２行のうちの表示しようとする放電セル１２に位置するＡ電極にＶａ電圧のアドレスパルスが印加される。そうすると，上記と同様に，Ｖａ電圧が印加されたＡ電極及び第２行のＹ電極の間でアドレス放電が起こって，上記と同様に，放電セル１２に壁電荷が形成される。同様に，残り行のＹ電極に対しても順次にＶｓｃＬ電圧の走査パルスを印加しながら，点灯される放電セル１２に位置するＡ電極にＶａ電圧のアドレスパルスを印加して，壁電荷を形成する。

このようなアドレス期間に，ＶｓｃＬ電圧は一般にＶｎｆ電圧と同一か低いレベルに設定され，Ｖａ電圧は基準電圧より高いレベルに設定される。例えば，ＶｓｃＬ電圧及びＶｎｆ電圧が同一である場合に，Ｖａ電圧が印加される時に放電セル１２でアドレス放電が起こる理由について説明する。

リセット期間にＶｎｆ電圧が印加される時，Ａ電極及びＹ電極の間の壁電圧とＡ電極及びＹ電極の間の外部電圧（Ｖｎｆ）との合計は，Ａ電極及びＹ電極の間の放電開始電圧（Ｖｆａｙ）に決定される。ところが，アドレス期間にＡ電極に０Ｖが印加されてＹ電極にＶｓｃＬ（＝Ｖｎｆ）電圧が印加される場合に，Ａ電極及びＹ電極の間にはＶｆａｙ電圧が形成される。したがって，放電が起こる可能性があるが，一般にこの場合の放電遅延時間が走査パルス及びアドレスパルスの幅より長いので，放電が起こらない。

ところが，Ａ電極にＶａ電圧が印加されてＹ電極にＶｓｃＬ（＝Ｖｎｆ）電圧が印加される場合に，Ａ電極及びＹ電極の間にはＶｆａｙ電圧より高い電圧が形成される。したがって，放電遅延時間が走査パルスの幅より減少して，放電が起こることができる。この時，アドレス放電がよりよく起こるようにするために，ＶｓｃＬ電圧をＶｎｆ電圧より低い電圧に設定することができる。

次に，アドレス期間にアドレス放電が起こった放電セル１２では，Ｘ電極に対するＹ電極の壁電圧（Ｖｗｘｙ）が高い電圧に形成されるので，維持期間では，Ｙ電極にまずＶｓ電圧を有するパルスを印加して，Ｙ電極及びＸ電極の間で維持放電を起こす。この時，Ｖｓ電圧はＹ電極及びＸ電極の間の放電開始電圧（Ｖｆｘｙ）より低く，Ｖｓ＋Ｖｗｘｙ電圧はＶｆｘｙ電圧より高く設定される。維持放電の結果，Ｙ電極に（−）壁電荷が形成されてＸ電極及びＡ電極に（＋）壁電荷が形成されて，Ｙ電極に対するＸ電極の壁電圧（Ｖｆｙｘ）が高い電圧に形成される。

次に，Ｙ電極に対するＸ電極の壁電圧（Ｖｆｙｘ）が高い電圧に形成されるので，Ｙ電極に−Ｖｓ電圧を有するパルスを印加して，Ｙ電極及びＸ電極の間で維持放電を起こす。その結果，Ｙ電極に（＋）壁電荷が形成されてＸ電極及びＡ電極に（−）壁電荷が形成される。これによって，Ｙ電極にＶｓ電圧が印加される時に維持放電が起こることができる状態になる。その後，走査電極（Ｙ）にＶｓ電圧の維持放電パルスを印加する過程と−Ｖｓ電圧の維持放電パルスを印加する過程とが当該サブフィールドが表示する加重値に対応する回数だけ繰り返される。

このように，本発明では，Ｘ電極を基準電圧にバイアスした状態で，Ｙ電極に印加される駆動波形だけでリセット動作，アドレス動作，及び維持放電動作を行うことができる。したがって，Ｘ電極を駆動する駆動ボードを除去することができ，単にＸ電極を基準電圧にバイアスしさえすればよい。

図７を参照すれば，本発明では，リセット期間の下降期間にＹ電極に印加される最終電圧がＶｎｆ電圧に設定される。そして，上記のように，この最終電圧（Ｖｎｆ）はＹ電極及びＸ電極の間の放電開始電圧に近い電圧である。一般に，Ｙ電極及びＡ電極の間の放電開始電圧（Ｖｆａｙ）がＹ電極及びＸ電極の間の放電開始電圧（Ｖｆｘｙ）より低いので，下降期間の最終電圧（Ｖｎｆ）では壁電荷によるＹ電極の電位がＡ電極より高くなる。したがって，Ａ電極に対するＹ電極の壁電圧を正の電圧に設定することができる。

そして，アドレス放電が起こらない放電セルは維持放電も起こらないので，このような壁電荷の状態を維持しながら，次のサブフィールドのリセット期間が行われる。このような状態の放電セル１２では，Ｘ電極に対するＹ電極の壁電圧よりＡ電極に対するＹ電極の壁電圧がより高い。これによって，リセット期間の上昇期間でＹ電極の電圧が増加する時，Ａ電極及びＹ電極の間の電圧が放電開始電圧（Ｖｆａｙ）を超えてから一定の期間が経過した後に，Ｘ電極及びＹ電極の間の電圧が放電開始電圧（Ｖｆａｙ）を超える。

そして，リセット期間の上昇期間ではＹ電極に高い電圧が印加されるので，Ｙ電極が正極として作用してＡ電極及びＸ電極が負極として作用する。放電セル１２での放電は，陽イオンが負極に衝突する時に負極から放出される２次電子の量によって決定され，これをγプロセスという。一般に，ＰＤＰ１０において，Ａ電極は色相表現のために蛍光体で覆われている反面，Ｘ電極及びＹ電極は維持放電の効率のためにＭｇＯ膜のような２次電子放出係数の高い物質で覆われている。

ところが，上昇期間でＡ電極及びＹ電極の間の電圧が放電開始電圧（Ｖｆａｙ）を超えても，蛍光体で覆われているＡ電極が負極として作用するため，Ａ電極及びＹ電極の間での放電が遅延される。放電の遅延によって，Ａ電極及びＹ電極の間で実際に放電が起こる時点では，Ａ電極及びＹ電極の間の電圧が放電開始電圧（Ｖｆａｙ）より高くなる。したがって，このような高い電圧によって，Ａ電極及びＹ電極の間で弱放電ではなく強放電が起こることがある。このような強放電によって，Ｘ電極及びＹ電極の間でも強放電が起こって，正常な上昇期間で生成される壁電荷より多量の壁電荷が放電セルに形成され，また，多量のプライミング粒子が生成される。

そうすると，下降期間に多量の壁電荷及びプライミング粒子によって強放電が起こることがあり，これにより，図８のようにＸ電極及びＹ電極の間の壁電荷が十分に消去されない。このような状態の放電セル１２は，リセット期間の終了後にもＸ電極及びＹ電極の間に高い壁電圧が形成されて，アドレス放電が起こらない場合にも，この壁電圧によって維持期間にＸ電極及びＹ電極の間で誤放電が起こることがある。

したがって，本発明による実施例では，リセット期間の上昇期間にＡ電極を一定の電圧（基準電圧より高い電圧）にバイアスした状態で，Ｙ電極の電圧がＶｓ電圧からＶｓｅｔ電圧まで漸進的に増加する。この時，Ａ電極のバイアス電圧として図７のようにＶａ電圧を使用すると追加的な電源を使用しなくてもよい。Ａ電極の電圧がＶａ電圧にバイアスされた状態でＹ電極の電圧が増加すれば，Ａ電極及びＹ電極の間の電圧が小さいため，Ｘ電極及びＹ電極の間の電圧がＡ電極及びＹ電極の間の電圧より先に放電開始電圧を超えるようになる。そうすると，Ｘ電極及びＹ電極の間で先に弱放電が発生し，この弱放電によってプライミング粒子が形成された状態で，Ａ電極及びＹ電極の間の電圧が放電開始電圧を超えるようになる。

そして，このプライミング粒子によって，Ａ電極及びＹ電極の間では放電遅延が減少するようになる。したがって，上記のような強放電が起こらずに弱放電が起こって，所望の量の壁電荷が形成されることができる。したがって，リセット期間の下降期間でも強放電が起こらないので，維持期間での誤放電を防止することができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，シャーシベース上での駆動ボードなどの占有面積を最少化する，プラズマディスプレイ装置に適用可能である。

従来のプラズマディスプレイパネルの一部斜視図である。 本発明の第１実施形態にかかるプラズマディスプレイ装置の分解斜視図である。 同実施の形態によるプラズマディスプレイパネルの概略的な概念図である。 同実施の形態によるシャーシベースの概略的な平面図である。 図４のＶ−Ｖ線による第１実施例の断面図である。 本発明の第２実施形態によるプラズマディスプレイパネル及びシャーシベースの断面図である。 本発明によるプラズマディスプレイパネルの駆動波形図である。 本発明によるリセット期間で強放電が起こった場合の放電セルの壁電荷の状態を示す図面である。

符号の説明

１ 第１基板
２ 第２基板
１０ ＰＤＰ
１１ 放電空間
１２ 放電セル
２０ シャーシベース
３０ 前面ケース
４０ 後面ケース
５０ ＦＰＣ
６０ グラウンドボード
７０ ボス
８０ セットスクリュー
１００ アドレスバッファーボード
２００ 走査駆動ボード
３００ 走査バッファーボード
４００ 映像処理及び制御ボード
５００ 電源ボード

Claims (13)

1. 複数の第１電極と複数の第２電極と前記複数の第１電極及び第２電極に交差する方向に形成される複数の第３電極とを備えたプラズマディスプレイパネルであって：
   前記プラズマディスプレイパネルが支持されるシャーシベースと；
   前記シャーシベースに付着され，駆動電圧を生成して前記電極に印加する駆動ボードと；を備え，
   前記第１電極は，シャーシベースにグラウンドされることを特徴とする，プラズマディスプレイ装置。
2. 前記駆動ボードは，前記シャーシベースのプラズマディスプレイパネルの反対側に付着されることを特徴とする，請求項１に記載のプラズマディスプレイ装置。
3. 前記駆動ボードは，
   外部から映像信号を受信して，前記第３電極の駆動に必要な制御信号及び前記第２電極の駆動に必要な制御信号を生成する映像処理及び制御ボードと；
   前記映像処理及び制御ボードからアドレス駆動制御信号を受信して，表示しようとする放電セルを選択するための電圧を前記第３電極に印加するアドレスバッファーボードと；
   前記映像処理及び制御ボードから駆動信号を受信して，走査バッファーボードを通じて第２電極に駆動電圧を印加する走査駆動ボードと；
   前記プラズマディスプレイパネルの駆動に必要な電源を供給する電源ボードと；を備えることを特徴とする，請求項１または２のいずれかに記載のプラズマディスプレイ装置。
4. 前記第１電極は，ＦＰＣによってシャーシベースにグラウンドされることを特徴とする，請求項１〜３のいずれかに記載のプラズマディスプレイ装置。
5. 前記ＦＰＣは，シャーシベースにグラウンドされるグラウンドボードを通じてシャーシベースにグラウンドされることを特徴とする，請求項４に記載のプラズマディスプレイ装置。
6. 前記ＦＰＣは，シャーシベースに直接グラウンドされることを特徴とする，請求項４に記載のプラズマディスプレイ装置。
7. 複数の第１電極と複数の第２電極と前記複数の第１電極及び第２電極に交差する方向に形成される複数の第３電極とを備えたプラズマディスプレイパネルであって：
   前記プラズマディスプレイパネルが支持されるシャーシベースと；
   前記シャーシベースに付着され，駆動電圧を生成して前記電極に印加する駆動ボードと；を備え，
   前記駆動ボードは，外部から映像信号を受信して第３電極の駆動に必要な制御信号及び第２電極の駆動に必要な制御信号を生成する映像処理及び制御ボードを含み，
   前記映像信号は複数のフレームで表現され，各フレームは複数のサブフィールドに分割され，
   少なくとも一つのサブフィールドは，
   各放電セルを初期化するリセット期間と，
   点灯される放電セルが選択されるアドレス期間と，
   前記第１電極が前記第１電圧にバイアスされた状態で，前記第２電極に第６電圧及び前記第６電圧より低い第７電圧を交互に有するパルスを印加して，前記選択された放電セルが維持放電される維持期間とを含み，
   前記第１電極はシャーシベースにグラウンドされることを特徴とする，プラズマディスプレイ装置。
8. 前記駆動ボードは，前記シャーシベースのプラズマディスプレイパネルの反対側に付着されることを特徴とする，請求項７に記載のプラズマディスプレイ装置。
9. 前記リセット期間で，前記第２電極の電圧が第２電圧から第３電圧まで漸進的に増加した後，第４電圧から第５電圧まで漸進的に減少し，
   前記第２電極の電圧が前記第５電圧まで減少する間に前記第３電極に印加される第８電圧より，前記第２電極の電圧が前記第２電圧から前記第３電圧まで増加する期間のうちの少なくとも一部である第１期間の間に前記第３電極に印加される電圧が高く形成されることを特徴とする，請求項７または８のいずれかに記載のプラズマディスプレイ装置。
10. 前記第６電圧と第１電圧との差は，前記第１電圧と第７電圧との差と同一であることを特徴とする，請求項７〜９のいずれかに記載のプラズマディスプレイ装置。
11. 前記第１電極は，ＦＰＣによって前記シャーシベースにグラウンドされることを特徴とする，請求項７〜１０のいずれかに記載のプラズマディスプレイ装置。
12. 前記ＦＰＣは，シャーシベースのボスにセットスクリューでグラウンドされるグラウンドボードを通じてシャーシベースにグラウンドされることを特徴とする，請求項１１に記載のプラズマディスプレイ装置。
13. 前記ＦＰＣは，シャーシベースに直接グラウンドされることを特徴とする，請求項１１に記載のプラズマディスプレイ装置。
    

Images