JP2005331952A - プラズマディスプレイパネル及びその駆動方法 - Google Patents

Abstract

【課題】アドレス区間での誤放電を防止し、放電マージンを向上させることができるプラズマディスプレイパネルとその駆動装置を提供する。
【解決手段】本発明によれば、Ｙ電極を走査順序に従って複数個のグループに分け、各グループ別にリセット最終電圧を異なるように設定する。このようにすれば、アドレシングされる時の全ての放電セルの壁電荷の状態がほとんど同一になるので、アドレス放電効率を高めることができる。
【選択図】 図５

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ）とその駆動方法に関するものである。

最近、平面ディスプレイ装置のうち、ＰＤＰは、他のディスプレイ装置に比べて輝度及び発光効率が高く、視野角も広いという長所により、平面ディスプレイ装置として脚光を浴びている。

プラズマディスプレイパネルは、気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって、その大きさによって数十から数百万個以上の画素がマトリックス形態に配列されている。まず、図１及び図２を参照して、プラズマディスプレイパネルの構造について説明する。

図１は、プラズマディスプレイパネルの一部斜視図であり、図２は、プラズマディスプレイパネルの電極配列図である。

図１に示したように、プラズマディスプレイパネルは、互いに対向して離れている二つのガラス基板１、６を含む。ガラス基板１上には、走査電極４と維持電極５が対をなして平行に形成されており、走査電極４と維持電極５は誘電体層２及び保護膜３によって覆われている。ガラス基板６上には複数のアドレス電極８が形成されており、アドレス電極８は絶縁体層７によって覆われている。アドレス電極８の間にある絶縁体層７上には、アドレス電極８と隔壁９が形成されている。また、絶縁体層７の表面及び隔壁９の両側面に蛍光体１０が形成されている。ガラス基板１、６は、走査電極４とアドレス電極８及び維持電極５とアドレス電極８が直交するように、放電空間１１を隔てて対向して配置されている。アドレス電極８と、互いに対をなす走査電極４と維持電極５の交差部にある放電空間１１とが放電セル１２を形成する。

そして、図２に示したように、プラズマディスプレイパネルの電極はｎ×ｍのマトリックス構造を有している。複数のアドレス電極（Ａ１−Ａｍ）が縦方向に配列されており、横方向に、複数の走査電極（Ｙ１−Ｙｎ）及び維持電極（Ｘ１−Ｘｎ）が対をなして配列されている。

一般的に、プラズマディスプレイパネルは、１フレームが複数のサブフィールドに分けられて駆動され、サブフィールドの組み合わせによって階調が表現される。一般的に各サブフィールドは、リセット期間、アドレス期間、維持期間からなる。

リセット期間は、以前の維持放電によって形成された壁電荷を消去し、次のアドレス放電を安定的に行うために壁電荷をセットアップする役割を果たす。アドレス期間は、パネルで点灯されるセルと点灯されないセルを選択し、点灯されるセル（アドレシングされたセル）に壁電荷を蓄積する動作を行う期間である。維持期間は、アドレシングされたセルに実際に画像を表示するための維持放電を行う期間である。

この時、壁電荷とは、各電極に近い放電セルの壁（例えば、誘電体層）に形成されて電極に蓄積される電荷を言う。このような壁電荷は実際に電極自体に接触しないが、ここでは壁電荷が電極に“形成される”、“蓄積される”または“積まれる”のように説明される。また、壁電圧は、壁電荷によって放電セルの壁に形成される電位差を言う。

図３は、このような従来の技術による駆動波形を示した図である。

図３に示されているように、従来は、リセット期間の終了時点で、走査電極と維持電極との間の壁電圧を放電開始電圧と近似した値に維持したまま、走査電極の電圧を電圧（ＶｓｃＬ）まで下降させた。そして、アドレス期間で、電圧（ＶｓｃＬ）を低点とし、電圧（ＶｓｃＨ）を高点とする走査パルスを走査電極に順に印加し、これと同時に、アドレス電極にデータパルスを印加してアドレス放電が起こるようにした。

一方、アドレス放電は、プライミング粒子の密度と放電空間に形成された壁電圧によって決定される。ところが、パネル上端に位置した走査電極は、リセット期間の終了後からアドレス放電が起こるまでの時間が短いため、アドレス放電が容易に起こる虞があり、したがって、壁電圧が過度に形成されていると誤放電が発生する虞がある。反面、パネル下端側に行くほど、リセット放電が発生した後から走査パルスが印加されるまでの時間がその分遅れるため、プライミング粒子の密度も下端に行くほど徐々に低くなり、壁電圧も少しずつ崩壊して、放電空間上の電圧が徐々に低くなる。したがって、下端に行くほど放電遅延時間が長くなり、これによってアドレスマージンが減少するという問題点がある。

本発明が目的とする技術的課題は、アドレス区間での誤放電を防止し、放電マージンを向上させることができるプラズマディスプレイパネルとその駆動装置を提供することにある。

このような課題を解決するための本発明の特徴によるプラズマディスプレイパネルの駆動方法は、複数の第１電極及び第２電極を含むプラズマディスプレイパネルの駆動方法であって、前記複数の第１電極を、第１グループ及び第２グループを含む複数のグループに分け、リセット期間において、ａ）前記第１電極の電圧を第１電圧まで徐々に減少させる段階、ｂ）前記第１グループに属する第１電極に、前記第１電圧より高い第２電圧を印加する段階、ｃ）前記第１グループを除いた残りのグループに属する第１電極の電圧を、前記第１電圧より低い第３電圧まで徐々に減少させる段階、ｄ）前記第２グループに属する第１電極に、前記第３電圧より高い第４電圧を印加する段階、を含む。

また、アドレス期間において、前記第１グループに属する第１電極の電圧を前記第２電圧に維持した状態で、前記第１グループに属する第１電極に順にスキャンパルスを印加し、前記第２グループに属する第１電極の電圧を前記第４電圧に維持した状態で、前記第２グループに属する第１電極に順にスキャンパルスを印加し、前記第４電圧は前記第２電圧と大きさが同一であるのが好ましい。

また、前記複数のグループは第３グループをさらに含み、前記リセット期間中の前記ｄ）段階の後で、ｅ）前記第１及び第２グループを除いた残りのグループに属する第１電極の電圧を、前記第３電圧より低い第５電圧まで徐々に減少させる段階、ｆ）前記第３グループに属する第１電極に、前記第５電圧より高い第６電圧を印加する段階、をさらに含むことができる。

この時、前記第１電極の電圧をランプ形態に減少させたり、前記第１電極の電圧を所定の電圧だけ低くし、前記第１電極をフローティングさせる動作を繰り返して前記第１電極の電圧を徐々に減少させることができる。

本発明の他の特徴によるプラズマディスプレイパネルの駆動方法は、複数の第１電極及び第２電極を含むプラズマ表示パネルを駆動する方法であって、リセット期間において、前記第１電極の電圧を徐々に減少させる段階と、前記第１電極の電圧の減少中に、前記複数の第１電極のうちの第１グループに属する第１電極に非走査電圧を印加する段階と、前記第１電極の電圧が最終電圧まで減少した後、前記複数の第１電極のうちの第２グループに属する第１電極に非走査電圧を印加する段階と、を含み、アドレス期間において、前記複数の第１電極に走査電圧を選択的に印加する段階をさらに含むことができる。

本発明の特徴によるプラズマディスプレイパネルは、複数の第１電極及び第２電極を含むパネルと、前記複数の第１電極に各々電気的に接続され、第１端から供給される電圧と第２端から供給される電圧とを前記第１電極に選択的に印加する複数の選択回路と、前記複数の選択回路の第２端に電気的に接続され、リセット期間で前記第１電極の電圧を徐々に減少させ、アドレス期間で、前記複数の選択回路の第２端を通じて前記第１電極に走査電圧を印加する駆動回路と、を含み、前記リセット期間で前記第１電極の電圧が第１電圧まで減少した場合、前記複数の第１電極のうちの第１グループに属する第１電極に接続された選択回路の第１端を通じて、前記第１グループの第１電極に非走査電圧が印加され、前記リセット期間で前記第１電極の電圧が前記第１電圧より低い第２電圧まで減少した場合、前記複数の第１電極のうちの第２グループに属する第１電極に接続された選択回路の第１端を通じて、前記第２グループの第１電極に非走査電圧が印加される。

前記駆動回路は、前記選択回路の第２端に第１端が電気的に接続され、前記走査電圧を供給する電源に第２端が電気的に接続されるトランジスタを含み、前記トランジスタは、前記リセット期間に前記第１電極の電圧がランプ形態に下降するように動作する。

また、前記駆動回路は、前記トランジスタの第２端にカソードが電気的に接続され、前記電源にアノードが電気的に接続されるツェナーダイオードと、前記ツェナーダイオードと並列に接続されるスイッチと、をさらに含み、前記ツェナーダイオードの降伏電圧は、前記第１電圧と前記第２電圧との差と同一であるのが好ましい。

また、前記駆動回路は、前記リセット期間において、前記スイッチをターンオフして前記第１電極の前記第１電圧まで減少させた後、前記スイッチをターンオンして、前記第１電極の電圧を前記第２電圧まで減少させる。

また、前記駆動回路は、前記選択回路の第２端に第１端が電気的に接続され、制御端子にターンオンさせることができる第１レベル、及び前記第１レベルが反転された第２レベルを交互に有する制御信号が印加される第１トランジスタと、前記第１トランジスタの第２端に第１端が電気的に接続され、前記走査電圧を供給する電源に第２端が電気的に接続され、前記第１トランジスタがターンオンされる場合に前記第１電極から電荷を受信するキャパシタと、前記制御信号の第２レベルに応答して、前記キャパシタに充電された電荷が放電される放電経路と、を含むことができる。

前記駆動回路は、前記キャパシタに並列に接続される第２トランジスタと、前記キャパシタの第２端にカソードが接続され、前記電源にアノードが電気的に接続されるツェナーダイオードとをさらに含むことができ、前記リセット期間で、前記第２トランジスタをターンオフして前記第１電極の電圧を前記走査電圧より前記ツェナーダイオードの降伏電圧だけ高い電圧まで下降させ、アドレス期間で、前記第２トランジスタをターンオンして前記第１電極に前記走査電圧を印加する。

本発明によれば、Ｙ電極を走査順序に従って複数個のグループに分け、各グループ別にリセット最終電圧を異なるように設定して、アドレス期間に各グループがアドレシングされる時の壁電荷の状態を同一にすることによって、アドレス放電効率を高めることができる。

以下では、添付した図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異した形態に実現することができ、ここで説明する実施例に限定されない。図面においては、本発明を明確に説明するために、説明と関係ない部分は省略した。明細書全体を通じて類似した部分については同一な図面符号を付けた。

まず、本発明の実施例によるプラズマディスプレイパネルの駆動方法について図面を参照して詳細に説明する。

図４は、本発明の実施例によるプラズマディスプレイパネル装置を示す図である。

図４に示したように、本発明の実施例によるプラズマディスプレイパネル装置は、プラズマパネル１００と、アドレス駆動部２００と、Ｙ電極駆動部３２０と、Ｘ電極駆動部３４０、及び制御部４００を含む。

プラズマパネル１００は、列方向に配列されている複数のアドレス電極（Ａ１〜Ａｍ）、行方向に配列されている第１電極（Ｙ１〜Ｙｎ）（以下、Ｙ電極とする）、及び第２電極（Ｘ１〜Ｘｎ）（以下、Ｘ電極とする）を含む。

アドレス駆動部２００は、制御部２００からアドレス駆動制御信号（ＳＡ）を受信して、表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。

Ｙ電極駆動部３２０及びＸ電極駆動部３４０は、制御部２００から各々Ｙ電極駆動信号（ＳＹ）とＸ電極駆動信号（ＳＸ）を受信し、Ｘ電極とＹ電極に印加する。

制御部４００は、外部から映像信号を受信し、アドレス駆動制御信号（ＳＡ）、Ｙ電極駆動信号（ＳＹ）、及びＸ電極駆動信号（ＳＸ）を生成して、各々アドレス駆動部２００、Ｙ電極駆動部３２０、及びＸ電極駆動部３４０に伝達する。

図５は、本発明の実施例によるプラズマディスプレイパネルのＹ電極に印加される駆動波形図である。

図５に示されているように、本発明の実施例によれば、Ｙ電極に順に走査電圧を印加する時、Ｙ電極を走査順序に従って複数個のグループに分け、各グループ別に下降リセット最終電圧を異なるように設定する。

つまり、アドレス期間の初期にアドレシングされる走査グループは、アドレス期間の後半にアドレシングされる走査グループに比べて相対的に放電の起こりやすい状態である。したがって、壁電圧を過度に形成すると誤放電が発生する虞があるため、壁電圧を相対的に少なく形成することによって放電安定性を確保することができる。したがって、下降リセット最終電圧を低く設定して、リセット期間に壁電荷を多く消去する。

反面、アドレス期間の後半にアドレシングされる走査グループは、リセット期間の終了後からアドレシングされるまでかかる時間が長いため、プライミング粒子の密度も低くなり、壁電圧も少しずつ崩壊するので、放電空間上の電圧が低くなる。したがって、これを考慮して下降リセット最終電圧を高く設定して、リセット期間に壁電荷を少なく消去する。

図５では、Ｙ電極を順に走査する場合、走査方向に３個のグループ（第１、第２、第３走査グループ）に分けた場合について示した。

図５によれば、パネル上端に位置した第１走査グループ（Ｙ１１、Ｙ１２、…）は、下降リセット最終電圧（Ｖｎｆ１）を走査パルス低点電圧（ＶｓｃＬ）と同一に設定し、パネル中間に位置した第２走査グループ（Ｙ２１、Ｙ２２、…）は、下降リセット最終電圧（Ｖｎｆ２）を走査パルス低点電圧（ＶｓｃＬ）より少し高く設定し、パネル下端に位置した第３走査グループ（Ｙ３１、Ｙ３２、…）は、下降リセット最終電圧（Ｖｎｆ３）を電圧（Ｖｎｆ２）より高く設定する。このように、Ｙ電極をＮ個の走査グループに分ける場合には、第１走査グループから第Ｎ走査グループに行くほど下降リセット最終電圧（Ｖｎｆ）を少しずつ高めて、リセット期間に壁電荷が消去される量を徐々に減らす。

図６〜図８は、本発明の第１〜第３実施例による駆動波形を実現するためのＹ電極駆動部を示したものである。この時、第１走査グループの下降リセット最終電圧（Ｖｎｆ１）と走査パルスの低点電圧（ＶｓｃＬ）とが同一であると仮定する。

一般的に、Ｙ電極駆動部には、アドレス期間でＹ電極を順に選択することができるように、各々のＹ電極に選択回路６１０がＩＣ形態に接続されている。図６〜図８及び図１０では、説明の便宜上、第１〜第３走査グループに各々に属する一つのＹ電極（Ｙ１１、Ｙ２１、Ｙ３１）と各々のＹ電極に接続された選択回路（６１０−１、６１０−２、６１０−３）のみを示しており、Ｙ電極と隣接したＸ電極によって形成される容量性負荷をパネルキャパシタ（Ｃｐ）に示した。そして、Ｙ電極には維持電極駆動回路（図示せず）が接続されており、便宜上接地するものとしてに表示した。

図６によれば、本発明の第１実施例によるＹ電極駆動部は、選択回路（６１０−１,２,３）、下降波形供給部６２０、及び上昇／維持放電波形供給部６３０を含む。

各々の選択回路６１０は、二つのトランジスタ（Ｙｓｃｈ、Ｙｓｃｌ）を含み、トランジスタ（Ｙｓｃｈ、Ｙｓｃｌ）には、各々ソースからドレイン方向にボディーダイオードが形成される。トランジスタ（Ｙｓｃｈ）のソースとトランジスタ（Ｙｓｃｌ）のドレインは、パネルキャパシタ（Ｃｐ）のＹ電極（Ｙ１１、Ｙ２１、Ｙ３１）に接続されている。

また、トランジスタ（Ｙｓｃｈ）のドレインとトランジスタ（Ｙｓｃｌ）のソースとの間には上昇／維持放電波形供給部６３０が接続されており、トランジスタ（Ｙｓｃｌ）のソースには下降波形供給部６２０が接続されている。

上昇／維持放電波形供給部６３０は、上昇リセット期間の間に上昇波形をＹ電極に供給し、一般的なランプ形態の上昇電圧を供給する回路などが用いられる。また、維持期間の間、Ｙ電極に維持放電波形を供給する。

下降波形供給部６２０は、下降リセット期間に、徐々に下降するランプ波形をＹ電極に供給するように動作するトランジスタ（Ｙｆｒ）を含む。図６では、トランジスタ（Ｙｓｃｈ、Ｙｓｃｌ、Ｙｆｒ）をｎチャンネル電界効果トランジスタに示したが、以下で説明するトランジスタ（Ｙｆｒ）の機能と同一または類似した機能をする他のスイッチング素子をトランジスタ（Ｙｆｒ）の代わりに用いることもできる。トランジスタ（Ｙｆｒ）の一つの主端子であるドレインは上昇／維持放電波形供給部６３０に接続されており、他の一つの主端子であるソースは、電圧（ＶｓｃＬ）を供給する電源に接続されている。

次に、本発明の第１実施例によるＹ電極駆動部を通じて、下降リセット期間に各走査グループに下降波形を供給する方法について説明する。

まず、トランジスタ（Ｙｆｒ）をターンオンして、Ｙ電極（Ｙ１１、Ｙ２１、Ｙ３１）の電圧を第３走査グループのリセット最終電圧（Ｖｎｆ３）まで徐々に下降させる。この時、各選択回路（６１０−１、２、３）のトランジスタ（Ｙｓｃｌ）はターンオンされた状態である。Ｙ電極の電圧（Ｙ１１、Ｙ２１、Ｙ３１）が電圧（Ｖｎｆ３）まで下降すれば、トランジスタ（Ｙｆｒ）をターンオフしてＹ電極の電圧をフローティングさせ、所定の時間が経過した後、第３走査グループのＹ電極（Ｙ３１）に接続された選択回路（６１０−３）のトランジスタ（Ｙｓｃｌ）をターンオフし、トランジスタ（Ｙｓｃｈ）をターンオンして、トランジスタ（Ｙｆｒ）をターンオンする。

そうすると、選択回路（６１０−３）に接続されたＹ電極（Ｙ３１）には、トランジスタ（Ｙｓｃｈ）を通じて図５に示すように走査パルスの高点電圧（ＶｓｃＨ；非走査電圧）が印加される。

この時、第１及び第２走査グループのＹ電極（Ｙ１１、Ｙ２１）に接続された選択回路（６１０−１,２）のトランジスタ（Ｙｓｃｌ）はターンオンの状態を維持するので、Ｙ電極（Ｙ１１、Ｙ２１）の電圧は電圧（Ｖｎｆ３）から再び徐々に下降する。また、第３走査グループのＹ電極（Ｙ３１）に接続された選択回路（６１０−３）のトランジスタ（Ｙｓｃｈ）はターンオンの状態を維持するので、Ｙ電極（Ｙ３１）の電圧は電圧（ＶｓｃＨ）に維持される。

次に、Ｙ電極（Ｙ１１、Ｙ２１）の電圧が電圧（Ｖｎｆ３）から徐々に下降して第２走査グループのリセット最終電圧（Ｖｎｆ２）に到達すれば、トランジスタ（Ｙｆｒ）をターンオフしてＹ電極（Ｙ１１、Ｙ２１）の電圧をフローティングさせ、所定の時間が経過した後、第２走査グループのＹ電極（Ｙ２１）に接続された選択回路（６１０−２）のトランジスタ（Ｙｓｃｌ）をターンオフし、トランジスタ（Ｙｓｃｈ）をターンオンし、トランジスタ（Ｙｆｒ）をターンオンする。

そうすると、選択回路（６１０−２）に接続されたＹ電極（Ｙ２１）には、トランジスタ（Ｙｓｃｈ）を通じて図５のように走査パルスの高点電圧（ＶｓｃＨ）が印加される。

この時、第１走査グループのＹ電極（Ｙ１１）に接続された選択回路（６１０−１）のトランジスタ（Ｙｓｃｌ）はターンオンの状態を維持するので、Ｙ電極（Ｙ１１）の電圧は電圧（Ｖｎｆ２）から再び徐々に下降する。また、第２及び第３走査グループのＹ電極（Ｙ２１、Ｙ３１）に接続された選択回路（６１０−２,３）のトランジスタ（Ｙｓｃｈ）もターンオンの状態を維持するので、Ｙ電極（Ｙ２１、Ｙ３１）の電圧は継続して電圧（ＶｓｃＨ）に維持される。

その後、再びトランジスタ（Ｙｆｒ）をターンオンしてＹ電極（Ｙ１１）の電圧を徐々に下降させ、Ｙ電極（Ｙ１１）の電圧が第１走査グループのリセット最終電圧（Ｖｎｆ１＝ＶｓｃＬ）に到達すれば、第１走査グループのＹ電極（Ｙ１１）に接続された選択回路（６１０−１）のトランジスタ（Ｙｓｃｌ）をターンオフし、トランジスタ（Ｙｓｃｈ）をターンオンする。

そうすると、Ｙ電極（Ｙ１１）に電圧（ＶｓｃＨ）が供給され、選択回路（６１０−２,３）のトランジスタ（Ｙｓｃｈ）もターンオンされているので、Ｙ電極（Ｙ２１、Ｙ３１）の電圧も継続して電圧（ＶｓｃＨ）に維持された状態である。

このように、本発明の第１実施例によれば、下降リセット期間に、パネルの下端側に位置した走査グループからパネル上端側の走査グループまで順に選択回路ハイサイドに接続されたトランジスタ（Ｙｓｃｈ）をターンオンして電圧（ＶｓｃＨ）を供給することにより、それ以上下降リセット波形が供給されないようにする。したがって、各走査グループのリセット最終電圧を異なるようにすることができ、このようなリセット最終電圧によって、各走査グループに属する放電セルの壁電荷の状態が変わる。

一方、図７によれば、本発明の第２実施例による下降波形供給部６２０は、図６の下降波形供給部６２０に比べて、トランジスタ（Ｙｆｒ）と電圧（ＶｓｃＬ）を供給する電源との間に電気的に接続されたツェナーダイオード（Ｄｎｆ）、及びツェナーダイオード（Ｄｎｆ）に並列接続されるトランジスタ（Ｙｎｆ）をさらに含む。

ツェナーダイオード（Ｄｎｆ）のカソードは、トランジスタ（Ｙｆｒ）のソースに接続され、ツェナーダイオード（Ｄｎｆ）のアノードは電圧（ＶｓｃＬ）を供給する電源に接続されている。そして、ツェナーダイオード（Ｄｎｆ）の降伏電圧（Ｖｚ）は、第１走査グループのリセット最終電圧（Ｖｎｆ１）と第３走査グループのリセット最終電圧（Ｖｎｆ３）との差に該当する電圧（Ｖｎｆ１−Ｖｎｆ３）と仮定する。

このような回路において、下降期間の初期にトランジスタ（Ｙｆｒ）をターンオンし、トランジスタ（Ｙｎｆ）をターンオフすれば、ツェナーダイオード（Ｄｎｆ）によってトランジスタ（Ｙｆｒ）のソースにかかる電圧は実質的にＶｎｆ３電圧となり、したがって、Ｙ電極の電圧が電圧（Ｖｎｆ３）まで徐々に下降する。このようにツェナーダイオード（Ｄｎｆ）を利用すれば、電圧（Ｖｎｆ３）をより一層安定的に供給することができる。

次に、Ｙ電極の電圧が電圧（Ｖｎｆ３）まで下降すれば、第３走査グループに接続された選択回路（６１０−３）のトランジスタ（Ｙｓｃｈ）を先にターンオンして、Ｙ電極（Ｙ３１）の電圧を電圧（ＶｓｃＨ）に維持する。

その後でトランジスタ（Ｙｆｒ、Ｙｎｆ）をターンオンしてＹ電極（Ｙ１１、Ｙ２１）の電圧を電圧（Ｖｎｆ２）まで低くした後、トランジスタ（Ｙｆｒ）をターンオフし、第２走査グループに接続された選択回路（６１０−２）のトランジスタ（Ｙｓｃｈ）をターンオンして、Ｙ電極（Ｙ２１）の電圧を電圧（ＶｓｃＨ）に維持する。

再びトランジスタ（Ｙｆｒ、Ｙｎｆ）をターンオンして、Ｙ電極（Ｙ１１）の電圧を電圧（Ｖｎｆ１＝ＶｓｃＬ）まで低くした後、トランジスタ（Ｙｆｒ）をターンオフし、第１走査グループに接続された選択回路（６１０−１）のトランジスタ（Ｙｓｃｈ）をターンオンして、Ｙ電極（Ｙ３１）の電圧を電圧（ＶｓｃＨ）に維持する。

一方、本発明の第１及び第２実施例では、下降リセット期間に、Ｙ電極の電圧がランプ形態に下降することを説明したが、これとは異なるように、Ｙ電極の電圧を一定の電圧だけ下降させた後、Ｙ電極を一定の期間の間フローティングする形態を繰り返し、Ｙ電極の電圧を徐々に下降させることも可能である。

つまり、Ｙ電極に印加される電圧を一定量だけ減少させた後、一定期間の間Ｙ電極に供給される電圧を遮断してＹ電極をフローティングさせる。そして、Ｙ電極の電圧を一定量だけ減少させ、Ｙ電極を一定の期間フローティングさせる動作を繰り返す。この動作を繰り返すうちに、Ｘ電極の電圧とＹ電極の電圧との間の電圧差が放電開始電圧以上になれば、Ｘ電極とＹ電極との間では放電が起こる。

そして、Ｘ電極とＹ電極との間で放電が開始された後でＹ電極がフローティング状態となれば、外部電源から流入する電荷が存在しないので、Ｙ電極の電圧が壁電荷の量に応じて変わる。したがって、壁電荷の変化量が直ちに放電空間（放電セル）内部電圧を減少させるようになって、少量の壁電荷の変化によっても放電が消滅する。そして、放電空間内部の電圧が減少する場合には、維持電極はＶｅ電圧に固定されているため、フローティングされている走査電極の電圧が一定の電圧だけ増加する。

このように、Ｙ電極の電圧の減少によって放電が起こると、Ｘ電極及びＹ電極に形成されていた壁電荷が減少しながら放電空間内部の電圧が急激に減少し、放電空間内部には強い放電消滅が発生する。その後、再びＹ電極の電圧を減少させて放電を形成させた後でＹ電極をフローティングさせると、前述と同様に、壁電荷が減少すると同時に、放電空間内部に強い放電消滅が発生する。そして、このようにＹ電極の電圧を減少させてＹ電極をフローティングさせる動作が所定の回数だけ繰り返されれば、Ｘ電極及びＹ電極に所望の量の壁電荷が形成されることになる。

以下では、このような形態の波形を供給する回路及び方法について、図８〜図１０を参照して詳細に説明する。

図８によれば、本発明の第３実施例によるＹ電極駆動部の下降波形供給部６２０は、下降リセット期間に下降波形をＹ電極に供給し、トランジスタ（Ｙｆｒ、Ｙｒｃ）、キャパシタ（Ｃｄ）、抵抗（Ｒ１）、ダイオード（Ｄ１）、及び制御信号電圧源（Ｖｇ）を含む。

キャパシタ（Ｃｄ）、抵抗（Ｒ１）、ダイオード（Ｄ１）、及び制御信号電圧源（Ｖｇ）がトランジスタ（Ｙｆｒ）を駆動する駆動部として動作し、この駆動部の動作によって走査電極の電圧が徐々に下降することができる。

図８では、トランジスタ（Ｙｆｒ、Ｙｒｃ）をｎチャンネル電界効果トランジスタに示したが、以下で説明するトランジスタ（Ｙｆｒ、Ｙｒｃ）の機能と同一または類似した機能をする他のスイッチング素子をトランジスタ（Ｙｆｒ、Ｙｒｃ）の代わりに用いることもできる。

トランジスタ（Ｙｆｒ）の一つの主端子であるドレインはパネルキャパシタ（Ｃｐ）の第１端のＹ電極に接続され、他の一つの主端子であるソースがキャパシタ（Ｃｄ）の第１端に接続されている。キャパシタ（Ｃｄ）の第２端は接地端（０）に接続されている。制御信号電圧源（Ｖｇ）は、トランジスタ（Ｙｆｒ）の制御端子であるゲートと接地端（０）との間に接続されて、トランジスタ（Ｙｆｒ）に制御信号（Ｓｇ）を供給する。

そして、ダイオード（Ｄ１）と抵抗（Ｒ１）は、キャパシタ（Ｃｄ）の第１端と制御信号電圧源（Ｖｇ）との間に接続されて、キャパシタ（Ｃｄ）が放電できるように放電経路を形成する。トランジスタ（Ｙｒｃ）の一つの主端子であるドレインはキャパシタ（Ｃｄ）の第１端に接続され、他の主端子であるソースはキャパシタ（Ｃｄ）の第２端の接地端（０）に接続されている。つまり、トランジスタ（Ｙｒｃ）はキャパシタ（Ｃｄ）に並列に接続されている。

次に、図９を参照して、図８の駆動回路の動作について詳細に説明する。説明の便宜上、図８の波形では放電が起こらないと仮定して説明する。仮に、放電が起こるのであれば、図８の波形は、フローティング期間でＶｐ電圧が増加する形態に与えられる。そして、トランジスタ（Ｙｒｃ）はターンオフされていると仮定する。

図８に示したように、ゲート電圧源（Ｖｇ）より出力される制御信号（Ｓｇ）は、トランジスタ（Ｙｆｒ）をターンオンさせるためのハイレベル電圧と、トランジスタ（Ｙｆｒ）をターンオフさせるためのローレベル電圧とを交互に出力する。

まず、ハイレベルの制御信号（Ｓｇ）によりトランジスタ（Ｙｆｒ）がターンオンされれば、パネルキャパシタ（Ｃｐ）に蓄積されている電荷がキャパシタ（Ｃｄ）に移動する。キャパシタ（Ｃｄ）に電荷が蓄積されればキャパシタ（Ｃｄ）の第１端電圧が上昇し、トランジスタ（Ｙｆｒ）のソース電圧が上昇する。ところが、キャパシタ（Ｃｄ）の第２端を基準にした場合、トランジスタ（Ｙｆｒ）のゲート電圧はトランジスタ（Ｙｆｒ）をターンオンする時の電圧に維持される反面、キャパシタ（Ｃｄ）の第１端電圧は上昇するため、トランジスタ（Ｙｆｒ）のソース電圧が相対的に増加するようになる。この時、トランジスタ（Ｙｆｒ）のソース電圧が一定の電圧まで上昇すると、トランジスタ（Ｙｆｒ）のゲート・ソース電圧がトランジスタ（Ｙｆｒ）の敷居電圧（Ｖｔ）より小さくなり、トランジスタ（Ｙｆｒ）はターンオフされる。

つまり、制御信号のハイレベル電圧とトランジスタ（Ｙｆｒ）のソース電圧との差がトランジスタ（Ｙｆｒ）の敷居電圧（Ｖｔ）より小さくなる場合にトランジスタ（Ｙｆｒ）がターンオフされる。このようにトランジスタ（Ｙｆｒ）がターンオフされると、パネルキャパシタ（Ｃｐ）に供給される電圧が遮断されるので、パネルキャパシタ（Ｃｐ）はフローティング状態となる。この時、パネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ）への電荷の移動は瞬間的に行われるので、パネルキャパシタ（Ｃｐ）の電圧は瞬間的に一定量だけ下降する。つまり、制御信号（Ｓｇ）のレベル制御によってパネルキャパシタ（Ｃｐ）をより迅速にフローティングさせることができる。この時、制御信号（Ｓｇ）がローレベルになる場合にもトランジスタ（Ｙｆｒ）は継続してターンオフされているので、フローティング期間（Ｔｆ）を電圧印加期間より長くすることができる。

次に、制御信号がローレベルになると、キャパシタ（Ｃｄ）の第１端電圧がゲート電圧源（Ｖｇ）の電圧より高いため、キャパシタ（Ｃｄ）、ダイオード（Ｄ１）、抵抗（Ｒ１）、及びゲート電圧源（Ｖｇ）の経路を通じてキャパシタ（Ｃｄ）に蓄積された電荷は放電する。

その後、制御信号が再びハイレベルになればトランジスタ（Ｙｆｒ）がターンオンされ、パネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ）に電荷が移動する。キャパシタ（Ｃｄ）にΔＱｉだけの電荷が蓄積されていれば、トランジスタ（Ｙｆｒ）がターンオフされるので、パネルキャパシタ（Ｃｐ）からΔＱｄだけの電荷が再びキャパシタ（Ｃｄ）に移動すれば、トランジスタ（Ｙｆｒ）はターンオフされる。

また、パネルキャパシタ（Ｃｐ）でΔＶｐだけの電圧が減少すれば、キャパシタ（Ｃｄ）の電圧が増加し、トランジスタ（Ｙｆｒ）はターンオフされる。そして、制御信号（Ｓｇ）がローレベルになると、トランジスタ（Ｙｆｒ）がターンオフされた状態でキャパシタ（Ｃｄ）は放電する。

つまり、制御信号（Ｓｇ）のハイレベルに応答してパネルキャパシタ（Ｃｐ）の電圧が下降する動作と、キャパシタ（Ｃｄ）の電圧上昇によってパネルキャパシタ（Ｃｐ）がフローティングされる動作とが継続して繰り返されるようになる。したがって、電極の電圧を下降させ、電極をフローティングさせる動作が繰り返される波形を生成することができる。

次に、図８の下降波形供給部６２０でのトランジスタ（Ｙｒｃ）の動作について説明する。図８の駆動回路において、パネルキャパシタ（Ｃｐ）の電圧が一定の電圧以下まで減少すれば、パネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ）に移動する電荷が減少してキャパシタ（Ｃｄ）の電圧が（Ｖｃｃ−Ｖｔ）より小さくなる。すると、トランジスタ（Ｙｆｒ）はキャパシタ（Ｃｄ）の電圧によってはターンオフされないので、フローティング期間が短縮される。

また、キャパシタ（Ｃｄ）に充電された電圧が（Ｖｃｃ−Ｖｔ）電圧より小さくなれば、キャパシタ（Ｃｄ）から放電される電圧も減少する。すると、トランジスタ（Ｙｆｒ）がターンオンされ、パネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ）に移動する電荷量が減少する。このように図８の下降波形供給部６２０では、下降波形の後半部へ行くほど電圧の減少幅が小さくなるため、所望の電圧まで減少するまでに時間が多くかかる虞がある。

このように、パネルキャパシタ（Ｃｐ）の電圧が一定の電圧以下まで減少して、パネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ）に移動する電荷量が減少する場合、トランジスタ（Ｙｒｃ）の制御端子であるゲートにトランジスタ（Ｙｒｃ）をターンオンさせることができる信号を印加する。そうするとトランジスタ（Ｙｒｃ）がターンオンされ、キャパシタ（Ｃｄ）の電圧がトランジスタ（Ｙｒｃ）を通じて接地電圧として放電される。

したがって、キャパシタ（Ｃｄ）の電圧が充分に放電された後でトランジスタ（Ｙｆｒ）がターンオンされるので、パネルキャパシタ（Ｃｐ）の電圧を迅速に減少させることができる。

次に、下降リセット期間に各走査グループに下降波形を供給する方法について説明する。まず、トランジスタ（Ｙｆｒ）とトランジスタ（Ｙｒｃ）をターンオンして、Ｙ電極（Ｙ１１、Ｙ２１、Ｙ３１）の電圧を第３走査グループのリセット最終電圧（Ｖｎｆ３）まで徐々に下降させる。この時、各選択回路（６１０−１,２,３）のトランジスタ（Ｙｓｃｌ）はターンオンされた状態である。

Ｙ電極の電圧（Ｙ１１、Ｙ２１、Ｙ３１）が電圧（Ｖｎｆ３）まで下降すれば、トランジスタ（Ｙｆｒ）をターンオフしてＹ電極の電圧をフローティングさせ、所定の時間が経過した後、第３走査グループのＹ電極（Ｙ３１）に接続された選択回路（６１０−３）のトランジスタ（Ｙｓｃｌ）をターンオフし、トランジスタ（Ｙｓｃｈ）をターンオンし、トランジスタ（Ｙｆｒ）をターンオンする。

そうすると、選択回路（６１０−３）に接続されたＹ電極（Ｙ３１）には、トランジスタ（Ｙｓｃｈ）を通じて、図５のように走査パルスの高点電圧（ＶｓｃＨ）が印加される。この時、第１及び第２走査グループのＹ電極（Ｙ１１、Ｙ２１）に接続された選択回路（６１０−１,２）のトランジスタ（Ｙｓｃｌ）はターンオンの状態を維持するので、Ｙ電極（Ｙ１１、Ｙ２１）の電圧は電圧（Ｖｎｆ３）から再び徐々に下降する。また、第３走査グループのＹ電極（Ｙ３１）に接続された選択回路（６１０−３）のトランジスタ（Ｙｓｃｈ）もターンオンの状態を維持するので、Ｙ電極（Ｙ３１）の電圧は電圧（ＶｓｃＨ）に維持される。

次に、Ｙ電極（Ｙ１１、Ｙ２１）の電圧が電圧（Ｖｎｆ３）から徐々に下降して第２走査グループのリセット最終電圧（Ｖｎｆ２）に到達すれば、トランジスタ（Ｙｆｒ）をターンオフしてＹ電極（Ｙ１１、Ｙ２１）の電圧をフローティングさせ、所定の時間が経過した後、第２走査グループのＹ電極（Ｙ２１）に接続された選択回路（６１０−２）のトランジスタ（Ｙｓｃｌ）をターンオフし、トランジスタ（Ｙｓｃｈ）をターンオンし、トランジスタ（Ｙｆｒ）をターンオンする。

そうすると、選択回路（６１０−２）に接続されたＹ電極（Ｙ２１）には、トランジスタ（Ｙｓｃｈ）を通じて、図５のように走査パルスの高点電圧（ＶｓｃＨ）が印加される。この時、第１走査グループのＹ電極（Ｙ１１）に接続された選択回路（６１０−１）のトランジスタ（Ｙｓｃｌ）はターンオンの状態を維持するので、Ｙ電極（Ｙ１１）の電圧は電圧（Ｖｎｆ２）から再び徐々に下降する。また、第２及び第３走査グループのＹ電極（Ｙ２１、Ｙ３１）に接続された選択回路（６１０−２,３）のトランジスタ（Ｙｓｃｈ）もターンオンの状態を維持するので、Ｙ電極（Ｙ２１、Ｙ３１）の電圧は継続して電圧（ＶｓｃＨ）に維持される。

その後、再びトランジスタ（Ｙｆｒ）をターンオンしてＹ電極（Ｙ１１）の電圧を徐々に下降させ、Ｙ電極（Ｙ１１）の電圧が第１走査グループのリセット最終電圧（Ｖｎｆ１＝ＶｓｃＬ）に到達すれば、第１走査グループのＹ電極（Ｙ１１）に接続された選択回路（６１０−１）のトランジスタ（Ｙｓｃｌ）をターンオフし、トランジスタ（Ｙｓｃｈ）をターンオンする。

そうすると、Ｙ電極（Ｙ１１）に電圧（ＶｓｃＨ）が供給され、選択回路（６１０−２,３）のトランジスタ（Ｙｓｃｈ）もターンオンされているので、Ｙ電極（Ｙ２１、Ｙ３１）の電圧も継続して電圧（ＶｓｃＨ）に維持された状態である。

一方、本発明の第３実施例では、第１走査グループの下降リセット最終電圧（Ｖｎｆ１）と走査パルス低点電圧（ＶｓｃＬ）とが同一である場合について説明したが、これとは違って、第１走査グループの下降リセット最終電圧（Ｖｎｆ１）と走査パルス低点電圧（ＶｓｃＬ）とを異なるように設定することもできる。

図１０は、このような本発明の第４実施例によるＹ電極駆動部を示したものであり、図１１は、図１０の回路によってＹ電極に供給される波形を示したものである。

図１０によれば、本発明の第３実施例による下降波形供給部６２０は、図８の下降波形供給部６２０に比べてツェナーダイオード（Ｄｎｆ）をさらに含み、キャパシタ（Ｃｄ）の第２端がツェナーダイオード（Ｄｎｆ）のカソードに接続され、ツェナーダイオード（Ｄｎｆ）のアノードは電圧（ＶｓｃＬ）を供給する電源に接続されている。そして、ツェナーダイオード（Ｄｎｆ）の降伏電圧（Ｖｚ）は、第３走査グループのリセット最終電圧（Ｖｎｆ３）と走査パルス低点電圧（ＶｓｃＬ）との差に該当する電圧（Ｖｎｆ３）−ＶｓｃＬ）である。

このような回路において、下降リセット期間の間、トランジスタ（Ｙｒｃ）は継続してオフの状態を維持し、本発明の第２実施例と同一な動作を行ってＹ電極に下降リセット波形を印加する。

Ｙ電極（Ｙ１１）の電圧が第１走査グループのリセット最終電圧（Ｖｎｆ１）に到達し、下降リセット期間が終了すれば、トランジスタ（Ｙｒｃ）をターンオンする。そうなるとトランジスタ（Ｙｆｒ）−トランジスタ（Ｙｒｃ）の経路が形成されるので、アドレス期間には、この経路を通じて図１１に示したように、Ｙ電極に電圧（Ｖｎｆ１）より低い電圧（ＶｓｃＬ）を走査パルスに印加することができる。

一方、本発明の第１乃至第４実施例では単一電源（ＶｓｃＬ）とトランジスタ（Ｙｆｒ）を利用して各グループ別リセット最終電圧を相違するように設定したが、これとは違って、各グループ別リセット最終電圧を供給する別途の電源を利用することもできる。

以上で本発明の好ましい実施例について詳細に説明したが、本発明はこれに限定されるわけではなく、その他の様々な変更や変形が可能である。

誤放電を防止し、アドレスマージンを向上させる上で極めて有用である。

プラズマディスプレイパネルの一部斜視図である。 プラズマディスプレイパネルの電極配列図である。 従来技術によるプラズマディスプレイパネルの駆動波形図である。 本発明の実施例によるプラズマディスプレイパネル装置の構成図である。 本発明の実施例によるプラズマディスプレイパネルに印加される駆動波形図である。 本発明の第１実施例によるＹ電極駆動部を示した図である。 本発明の第２実施例によるＹ電極駆動部を示した図である。 本発明の第３実施例によるＹ電極駆動部を示した図である。 図８の駆動回路による駆動波形図である。 本発明の第４実施例によるＹ電極駆動部を示した図である。 図１０の駆動回路による駆動波形図である。

符号の説明

１、６ ガラス基板
２ 誘電体層
３ 保護膜
４ 走査電極
５ 維持電極
７ 絶縁体層
８ アドレス電極
９ 隔壁
１０ 蛍光体
１１ 放電空間
１２ 放電セル
１００ プラズマパネル
２００ アドレス駆動部
３２０ Ｙ電極駆動部
３４０ Ｘ電極駆動部
４００ 制御部
６１０ 選択回路
６２０ 下降波形供給部
６３０ 上昇／維持放電波形供給部

Claims (17)

1. 複数の第１電極及び第２電極を含むプラズマディスプレイパネルの駆動方法において、
   前記複数の第１電極を、第１グループ及び第２グループを含む複数のグループに分け、リセット期間において、
   ａ）前記第１電極の電圧を第１電圧まで徐々に減少させる段階、
   ｂ）前記第１グループに属する第１電極に、前記第１電圧より高い第２電圧を印加する段階、
   ｃ）前記第１グループを除いた残りのグループに属する第１電極の電圧を、前記第１電圧より低い第３電圧まで徐々に減少させる段階、及び、
   ｄ）前記第２グループに属する第１電極に、前記第３電圧より高い第４電圧を印加する段階、
   を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
2. アドレス期間において、
   前記第１グループに属する第１電極の電圧を前記第２電圧に維持した状態で、前記第１グループに属する第１電極に順にスキャンパルスを印加し、前記第２グループに属する第１電極の電圧を前記第４電圧に維持した状態で、前記第２グループに属する第１電極に順にスキャンパルスを印加することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
3. 前記第４電圧は、前記第２電圧と大きさが同一であることを特徴とする請求項１又は請求項２のいずれかに記載のプラズマディスプレイパネルの駆動方法。
4. 前記複数のグループは第３グループをさらに含み、
   前記リセット期間中の前記ｄ）段階の後で、
   ｅ）前記第１及び第２グループを除いた残りのグループに属する第１電極の電圧を、前記第３電圧より低い第５電圧まで徐々に減少させる段階、及び、
   ｆ）前記第３グループに属する第１電極に、前記第５電圧より高い第６電圧を印加する段階、
   を含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
5. 前記第１電極の電圧をランプ形態に減少させることを特徴とする請求項１又は請求項４のいずれかに記載のプラズマディスプレイパネルの駆動方法。
6. 前記第１電極の電圧を所定の電圧だけ低くし、前記第１電極をフローティングさせる動作を繰り返して前記第１電極の電圧を徐々に減少させることを特徴とする請求項１又は請求項４のいずれかに記載のプラズマディスプレイパネルの駆動方法。
7. 複数の第１電極及び第２電極を含むプラズマ表示パネルを駆動する方法において、
   リセット期間において、
   前記第１電極の電圧を徐々に減少させる段階と、
   前記第１電極の電圧の減少中に、前記複数の第１電極のうちの第１グループに属する第１電極に非走査電圧を印加する段階、及び、
   前記第１電極の電圧が最終電圧まで減少した後、前記複数の第１電極のうちの第２グループに属する第１電極に非走査電圧を印加する段階と、
   を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
8. アドレス期間において、前記複数の第１電極に走査電圧を選択的に印加する段階をさらに含むことを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動方法。
9. 複数の第１電極及び第２電極を含むパネルと、
   前記複数の第１電極に各々電気的に接続され、第１端から供給される電圧と第２端から供給される電圧とを前記第１電極に選択的に印加する複数の選択回路、及び、
   前記複数の選択回路の第２端に電気的に接続され、リセット期間で前記第１電極の電圧を徐々に減少させ、アドレス期間で、前記複数の選択回路の第２端を通じて前記第１電極に走査電圧を印加する駆動回路と、を含み、
   前記リセット期間で前記第１電極の電圧が第１電圧まで減少した場合、前記複数の第１電極のうちの第１グループに属する第１電極に接続された選択回路の第１端を通じて、前記第１グループの第１電極に非走査電圧が印加され、
   前記リセット期間で前記第１電極の電圧が前記第１電圧より低い第２電圧まで減少した場合、前記複数の第１電極のうちの第２グループに属する第１電極に接続された選択回路の第１端を通じて、前記第２グループの第１電極に非走査電圧が印加されることを特徴とするプラズマディスプレイパネル。
10. 前記駆動回路は、
    前記選択回路の第２端に第１端が電気的に接続され、前記走査電圧を供給する電源に第２端が電気的に接続されるトランジスタを含み、
    前記トランジスタは、前記リセット期間に前記第１電極の電圧がランプ形態に下降するように動作することを特徴とする請求項９に記載のプラズマディスプレイパネル。
11. 前記駆動回路は、
    前記トランジスタの第２端にカソードが電気的に接続され、前記電源にアノードが電気的に接続されるツェナーダイオードと、
    前記ツェナーダイオードと並列に接続されるスイッチと、
    をさらに含むことを特徴とする請求項１０に記載のプラズマディスプレイパネル。
12. 前記ツェナーダイオードの降伏電圧は、前記第１電圧と前記第２電圧との差と同一であることを特徴とする請求項１１に記載のプラズマディスプレイパネル。
13. 前記駆動回路は、
    前記リセット期間において、前記スイッチをターンオフして前記第１電極の前記第１電圧まで減少させた後、前記スイッチをターンオンして、前記第１電極の電圧を前記第２電圧まで減少させることを特徴とする請求項１１又は請求項１２のいずれかに記載のプラズマディスプレイパネル。
14. 前記駆動回路は、
    前記選択回路の第２端に第１端が電気的に接続され、制御端子にターンオンさせることができる第１レベル、及び前記第１レベルが反転された第２レベルを交互に有する制御信号が印加される第１トランジスタと、
    前記第１トランジスタの第２端に第１端が電気的に接続され、前記走査電圧を供給する電源に第２端が電気的に接続され、前記第１トランジスタがターンオンされる場合に前記第１電極から電荷を受け取るキャパシタと、
    前記制御信号の第２レベルに応答して、前記キャパシタに充電された電荷が放電される放電経路と、
    を含むことを特徴とする請求項９に記載のプラズマディスプレイパネル。
15. 前記駆動回路は、前記キャパシタに並列に接続される第２トランジスタをさらに含むことを特徴とする請求項１４に記載のプラズマディスプレイパネル。
16. 前記駆動回路は、前記キャパシタの第２端にカソードが接続され、前記電源にアノードが電気的に接続されるツェナーダイオードをさらに含むことを特徴とする請求項１５に記載のプラズマディスプレイパネル。
17. 前記駆動回路は、
    前記リセット期間で、前記第２トランジスタをターンオフして前記第１電極の電圧を前記走査電圧より前記ツェナーダイオードの降伏電圧だけ高い電圧まで下降させ、アドレス期間で、前記第２トランジスタをターンオンして前記第１電極に前記走査電圧を印加することを特徴とする請求項１６に記載のプラズマディスプレイパネル。

Images