JP2009042757A

JP2009042757A - プラズマ表示装置及びその駆動方法

Info

Publication number: JP2009042757A
Application number: JP2008199618A
Authority: JP
Inventors: Jin-Ho Yang; 振豪梁
Original assignee: Samsung SDI Co Ltd
Current assignee: Samsung SDI Co Ltd
Priority date: 2007-08-08
Filing date: 2008-08-01
Publication date: 2009-02-26
Anticipated expiration: 2028-08-01
Also published as: EP2023323A3; KR100870329B1; JP4762278B2; US8203508B2; EP2023323A2; US20090039792A1; CN101364376A; CN101364376B

Abstract

【課題】高電圧が印加されたスキャン電極と低電圧を有する低電圧源との間に繋がれたスイッチの内圧を減らすことによって、高内圧のスイッチを使用することによる製造コストの上昇を抑制することができるプラズマ表示装置を提供する。
【解決手段】本発明のプラズマ表示装置は、スキャン電極Ｙに繋がれた第１スイッチＹｆｒと、第１スイッチに直列に繋がれた第２スイッチＹｓｃＬと、第２スイッチに繋がれたスキャンロー電圧源ＶｓｃＬと、出力端子が第１スイッチの制御端子に繋がれた第１駆動ＩＣ４４２と、出力端子が第２スイッチの制御端子に繋がれた第２駆動ＩＣ４４４と、第１スイッチと第２スイッチとの間に電気的に繋がれた制御ツェナーダイオードＺＤｃと、第２スイッチとスキャンロー電圧源との間に繋がれた制御抵抗Ｒｃとを含むことを特徴とする。
【選択図】図３

Description

本発明は、プラズマ表示装置に関し、より詳しくは、高電圧が印加されたスキャン電極と低電圧を有する低電圧源との間に繋がれたスイッチの内圧を減らすことにより、高内圧のスイッチを使用することによる製造コストの上昇を抑制することができるプラズマ表示装置及びその駆動方法に関する。
本願は、韓国で２００７年８月８日に出願された韓国特許出願Ｎｏ．１０−２００７−００７９７６１号に対し優先権を主張し、その内容をここに援用する。

プラズマ表示装置は、気体放電によって生成されたプラズマを用いて文字または映像を表示するプラズマ表示パネルを用いた表示装置である。このようなプラズマ表示パネルには、複数の放電セルがマトリクス状に配列されている。

プラズマ表示装置の表示パネルは、１つのフレームをそれぞれ重み付けされた複数のサブフィールドに分割して駆動されている。そして、各サブフィールドは、リセット期間（ｒｅｓｅｔｐｅｒｉｏｄ）、アドレス期間（ａｄｄｒｅｓｓｐｅｒｉｏｄ）及びサステイン期間（ｓｕｓｔａｉｎｐｅｒｉｏｄ）を含んでいる。リセット期間は、アドレス放電を安定的に行うために放電セルを初期化する期間である。アドレス期間は、表示パネルにおいてオンされるセルとオンされないセルとを選択するためのアドレス放電を行う期間である。そして、サステイン期間は、オンされるセルに対して実際に画像を表示するためのサステイン放電を行う期間である。

従来のプラズマ表示装置は、リセット期間には放電セルを初期化するためにスキャン電極に立上りリセットパルス及び立下りリセットパルスを印加し、アドレス期間にはアドレス放電のためにスキャン電極にスキャンローパルスを印加し、サステイン期間にはサステイン放電のためにスキャン電極にサステインパルスを印加する。

このために従来のプラズマ表示装置は、リセット期間の立上り区間にスキャン電極の電圧をＶｓ電圧（正極性電圧）まで立ち上げる立上りリセットパルスをスキャン電極に印加するため、高電圧であるＶｓ電圧を供給するＶｓ電圧源と、Ｖｓ電圧源とスキャン電極との間に繋がれたＹｐｎスイッチとを備えている。また、リセット期間の立下り区間にはスキャン電極の電圧をＶｓ電圧からＶｎｆ電圧（負極性電圧）まで立ち下げる立下りリセットパルスをスキャン電極に印加し、アドレス期間にはＶｓｃＬ電圧（負極性電圧）を有するスキャンローパルスをスキャン電極に印加するため、低電圧であるＶｓｃＬ電圧を供給するＶｓｃＬ電圧源と、ＶｓｃＬ電圧源とスキャン電極との間に互いに並列に繋がれている立下りリセットパルス用スイッチＹｆｒ及びスキャンローパルス用スイッチＹｓｃＬとを備えている。

このように、従来のプラズマ表示装置は、リセット期間の立上り区間にスキャン電極の電圧をＶｓ電圧まで立ち上げる立上りリセットパルスをスキャン電極に印加した後、Ｙｐｎスイッチをターンオフさせると、Ｖｓ電圧が印加されたスキャン電極とＶｓｃＬ電圧を有するＶｓｃＬ電圧源との間に互いに並列に繋がれた立下りリセットパルス用スイッチＹｆｒ及びスキャンローパルス用スイッチＹｓｃＬのそれぞれの両端にかかる電圧は、Ｖｓ−ＶｓｃＬ、例えば２００Ｖ−（−２００Ｖ）＝４００Ｖになる。したがって、立下りリセットパルス用スイッチＹｆｒ及びスキャンローパルス用スイッチＹｓｃＬは、内圧がＶｓ−ＶｓｃＬ、例えば４００Ｖ以上のスイッチを使わなければならない。ところが、こんなに高い内圧を有するスイッチは高価であるため、プラズマ表示装置の製造コストを増加させてしまう問題点がある。

また、従来のプラズマ表示装置は、アドレス放電を容易にするために立下りリセットパルスの電圧がスキャンローパルスの電圧より一定電圧以上高くなるように、すなわちＶｎｆ電圧がＶｓｃＬ電圧よりも一定電圧以上高くなるように、立下りリセットパルス用スイッチＹｆｒと直列に繋がれており、尚且つスキャンローパルス用スイッチＹｓｃＬと並列に繋がれているツェナーダイオードをさらに備えている（すなわち、ツェナーダイオードの降伏電圧がＶｎｆ電圧とＶｓｃＬ電圧との一定電圧差（△Ｖ）と同じであるため、Ｖｎｆの電圧はＶｓｃＬ電圧から降伏電圧分だけ高くなった電圧である）。このように、スキャン電極とＶｓｃＬ電圧源との間にツェナーダイオードが位置するため、立下りリセットパルスをスキャン電極に印加するとき、スキャン電極とＶｓｃＬ電圧源との間に流れる大電流がツェナーダイオードを通過することになる。これにより、大電流が通過するツェナーダイオードは、例えば電力が３Ｗ級以上の大電力のツェナーダイオードを使わなければならない。ところが、大電力のツェナーダイオードもまた高価であるため、プラズマ表示装置の製造コストを増加させてしまう問題点がある。

本発明は、高電圧が印加されたスキャン電極と低電圧を有する低電圧源との間に繋がれたスイッチの内圧を減らすことにより、高内圧のスイッチを使用することによる製造コストの上昇を抑制することができるプラズマ表示装置及びその駆動方法を提供することを目的とする。

上記の目的を達成するために、本発明のプラズマ表示装置は、複数のスキャン電極を有するプラズマ表示パネル及び前記スキャン電極に繋がれ、立下りリセットパルス／スキャンローパルス発生回路を含むスキャン駆動部を備え、前記立下りリセットパルス／スキャンローパルス発生回路は、前記スキャン電極に電気的に繋がれた第１スイッチと、前記第１スイッチに直列に繋がれた第２スイッチと、スキャンロー電圧を有し、前記第２スイッチに電気的に繋がれたスキャンロー電圧源と、出力端子が前記第１スイッチの制御端子に電気的に繋がれ、接地端子が前記第１スイッチと前記第２スイッチとの間に電気的に繋がれた第１駆動ＩＣと、出力端子が前記第２スイッチの制御端子に電気的に繋がれ、接地端子が前記第２スイッチと前記スキャンロー電圧源との間に電気的に繋がれた第２駆動ＩＣと、前記第１スイッチの制御端子と前記第２スイッチの制御端子との間に電気的に繋がれた制御ツェナーダイオードと、前記第２スイッチの制御端子と前記スキャンロー電圧源との間に電気的に繋がれた制御抵抗とを含むことを特徴とする。

前記第１スイッチの第１端子は前記スキャン電極と電気的に繋がれ、前記第１スイッチの第２端子は前記第２スイッチの第１端子と前記第１駆動ＩＣの接地端子との間に電気的に繋がれ、前記第１スイッチの制御端子は前記第１駆動ＩＣの出力端子と前記制御ツェナーダイオードのカソードとの間に電気的に繋がれていることが可能である。

前記第２スイッチの第２端子は前記第２駆動ＩＣの接地端子と前記制御抵抗との間に電気的に繋がれ、前記第２スイッチの制御端子は前記制御ツェナーダイオードのアノードと前記制御抵抗との間に電気的に繋がれていることが可能である。

前記第１駆動ＩＣは入力端子を有し、前記第１駆動ＩＣの前記入力端子を通じてハイレベル信号が入力されると、前記第１駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧が前記第１スイッチに印加されて前記第１スイッチがターンオンされることが可能である。また、前記第２駆動ＩＣは入力端子を有し、前記第２駆動ＩＣの前記入力端子を通じてハイレベル信号が入力されると、前記第２駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧が前記第２スイッチに印加されて前記第２スイッチがターンオンされることが可能である。

前記第１駆動ＩＣの動作電圧は前記第１スイッチの閾値電圧より高い電圧値であり、前記第２駆動ＩＣの動作電圧は前記第２スイッチの閾値電圧より高い電圧値であり得る。

また、本発明に係るプラズマ表示装置は、第１電圧を有し、前記第１スイッチの第１端子と前記スキャン電極との間に電気的に繋がれた第１電圧源と、前記１電圧源と前記第１スイッチの第１端子との間に電気的に繋がれたメイン制御スイッチとをさらに含むことが可能である。

リセット期間の立上り区間に、前記メイン制御スイッチがターンオンされて前記第１電圧が前記スキャン電極に印加されることが可能である。

前記リセット期間の立下り区間に、前記メイン制御スイッチがターンオフされて前記第１駆動ＩＣによって前記第１スイッチがターンオンされた状態で、前記第２スイッチのターンオン動作とターンオフ動作が繰り返されて前記第２スイッチの第１端子の電圧を一定に維持しながら、前記第１電圧から第２電圧に立ち下がる立下りリセットパルスを前記スキャン電極に印加することが可能である。

前記第２電圧は前記スキャンロー電圧から前記第２スイッチの第１端子と第２端子との間の電圧分高い電圧であり、前記第２スイッチの第１端子と第２端子との間の電圧は前記制御ツェナーダイオードの両端間の電圧と前記第２スイッチの閾値電圧とを加えた電圧値から前記第１駆動ＩＣの動作電圧を引いた電圧値であり得る。

アドレス期間に、前記第２スイッチが前記第２駆動ＩＣによってターンオンされ、前記スキャンロー電圧のスキャンローパルスが前記スキャン電極に印加されることが可能である。

前記立下りリセットパルス／スキャンローパルス発生回路は、第１端子が前記スキャン電極と前記第１スイッチの第１端子との間に電気的に繋がれ、第２端子が前記第１スイッチの制御端子に電気的に繋がれ、第３端子が前記第１駆動ＩＣの出力端子と前記制御ツェナーダイオードのカソードとの間に電気的に繋がれたランプ発生部をさらに含むことが可能である。

前記ランプ発生部は、前記第１スイッチの第１端子に電気的に繋がれた抵抗と、前記抵抗と前記第１スイッチの制御端子との間に電気的に繋がれたキャパシタとを含むことが可能である。

前記立下りリセットパルス／スキャンローパルス発生回路は、アノードが前記第１スイッチの制御端子と前記ランプ発生部の第２端子との間に電気的に繋がれ、カソードが前記制御ツェナーダイオードのカソードと前記ランプ発生部の第３端子との間に電気的に繋がれたダイオードをさらに含むことが可能である。

前記立下りリセットパルス／スキャンローパルス発生回路は、前記第２駆動ＩＣの出力端子と前記制御ツェナーダイオードとの間に電気的に繋がれたハイインピーダンス用ダイオードをさらに含むことが可能である。

前記立下りリセットパルス／スキャンローパルス発生回路は、前記第２駆動ＩＣの出力端子と前記制御ツェナーダイオードとの間に電気的に繋がれたハイインピーダンス用スイッチをさらに含むことが可能である。

上記の目的を達成するために、本発明の他のプラズマ表示装置は、複数のスキャン電極を有するプラズマ表示パネル及び前記スキャン電極に繋がれ、立下りリセットパルス／スキャンローパルス発生回路を含むスキャン駆動部を備え、前記立下りリセットパルス／スキャンローパルス発生回路は、前記スキャン電極に電気的に繋がれた第１スイッチと、前記第１スイッチに直列に繋がれた第２スイッチと、スキャンロー電圧を有し、前記第２スイッチに電気的に繋がれたスキャンロー電圧源と、出力端子が前記第１スイッチの制御端子に電気的に繋がれ、接地端子が前記第１スイッチと前記第２スイッチとの間に電気的に繋がれた第１駆動ＩＣと、出力端子が前記第２スイッチの制御端子に電気的に繋がれ、接地端子が前記第２スイッチと前記スキャンロー電圧源との間に電気的に繋がれた第２駆動ＩＣと、前記第１駆動ＩＣの接地端子と前記第２スイッチの制御端子との間に電気的に繋がれた制御ツェナーダイオードと、前記第２スイッチの制御端子と前記スキャンロー電圧源との間に電気的に繋がれた制御抵抗と、前記第１駆動ＩＣの接地端子と前記制御ツェナーダイオードとの間に電気的に繋がれた逆電流防止用ダイオードとを含むことを特徴とする。

前記第１スイッチの第１端子は前記スキャン電極と電気的に繋がれ、前記第１スイッチの第２端子は前記第２スイッチの第１端子と前記第１駆動ＩＣの接地端子との間に電気的に繋がれることが可能である。

前記第２スイッチの第１端子は前記第１スイッチの第２端子と前記制御ツェナーダイオードのカソードとの間に電気的に繋がれ、前記第２スイッチの第２端子は前記第２駆動ＩＣの接地端子と前記制御抵抗との間に電気的に繋がれ、前記第２スイッチの制御端子は前記制御ツェナーダイオードのアノードと前記制御抵抗との間に電気的に繋がれることが可能である。

前記逆電流防止用ダイオードのアノードは前記第１駆動ＩＣの接地端子と前記第１スイッチの第２端子との間に電気的に繋がれ、前記逆電流防止用ダイオードのカソードは前記制御ツェナーダイオードのカソードと電気的に繋がれていることが可能である。

本発明によるさらに他のプラズマ表示装置は、第１電圧を有し、前記第１スイッチの第１端子と前記スキャン電極との間に電気的に繋がれた第１電圧源と、前記第１電圧源と前記第１スイッチの第１端子との間に電気的に繋がれたメイン制御スイッチとをさらに含むことが可能である。

リセット期間の立上り区間に、前記メイン制御スイッチがターンオンされて前記第１電圧が前記スキャン電極に印加されることが可能である。
前記リセット期間の立下り区間に、前記メイン制御スイッチがターンオフされて前記第１駆動ＩＣによって前記第１スイッチがターンオンされた状態で、前記第２スイッチのターンオン動作とターンオフ動作を繰り返して前記第２スイッチの第１端子の電圧を一定に維持しながら、前記第１電圧から第２電圧に立ち下がる立下りリセットパルスを前記スキャン電極に印加することが可能である。

前記第２電圧は、前記スキャンロー電圧から前記第２スイッチの第１端子と第２端子との間の電圧分高い電圧であり、前記第２スイッチの第１端子と第２端子との間の電圧は、前記制御ツェナーダイオードの両端間の電圧と前記第２スイッチの閾値電圧とを加えた電圧値であり得る。

アドレス期間に、前記第２スイッチが前記第２駆動ＩＣによってターンオンされて前記スキャンロー電圧のスキャンローパルスが前記スキャン電極に印加されることが可能である。

前記立下りリセットパルス／スキャンローパルス発生回路は、第１端子が前記スキャン電極と前記第１スイッチの第１端子との間に電気的に繋がれ、第２端子が前記第１スイッチの制御端子に電気的に繋がれ、第３端子が前記第１駆動ＩＣの出力端子に電気的に繋がれたランプ発生部をさらに含むことが可能である。

前記立下りリセットパルス／スキャンローパルス発生回路は、アノードが前記第１スイッチの制御端子と前記ランプ発生部の第２端子との間に電気的に繋がれ、カソードが前記第１駆動ＩＣの出力端子と前記ランプ発生部の第３端子との間に電気的に繋がれたダイオードをさらに含むことが可能である。

上記の目的を達成するために、本発明のプラズマ表示装置の駆動方法は、第１電圧が印加された複数のスキャン電極とスキャンロー電圧を有するスキャンロー電圧源とが電気的に繋がれ、前記スキャン電極と前記スキャンロー電圧源との間に電気的に繋がれた第１スイッチをターンオンする第１段階と、前記第１スイッチと前記スキャンロー電圧源との間に直列に繋がれた第２スイッチのターンオン動作とターンオフ動作を繰り返しながら前記第１電圧から第２電圧に立ち下がる立下りリセットパルスを前記スキャン電極に印加する第２段階と、前記第２スイッチをターンオンして前記第２電圧より小さい値を有する前記スキャンロー電圧のスキャンローパルスを前記スキャン電極に印加する第３段階とを含むことを特徴とする。

前記第１段階は、第１端子が前記スキャン電極に繋がれ、第２端子が第１駆動ＩＣの接地端子に繋がれ、制御端子が前記第１駆動ＩＣの出力端子に繋がれた前記第１スイッチが、前記第１駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧によってターンオンされる段階であり得る。

前記第２段階は、第１端子が前記第１スイッチの第２端子と前記第１駆動ＩＣの接地端子との間に繋がれ、第２端子が第２駆動ＩＣの接地端子と前記スキャンロー電圧源との間に繋がれ、制御端子が前記第１スイッチの制御端子と前記第１駆動ＩＣの出力端子との間にカソードが繋がれた制御ツェナーダイオードのアノードと前記第２駆動ＩＣの出力端子との間に繋がれた前記第２スイッチの制御端子に、前記制御ツェナーダイオードのカソードからアノードに流れる電流が印加されて前記第２スイッチがターンオンされる段階と、前記制御ツェナーダイオードのカソードからアノードに流れる電流が、前記第２スイッチの制御端子と前記第２スイッチの第２端子との間に電気的に繋がれた制御抵抗を通じて放電し、前記第２スイッチがターンオフされる段階とを含むことが可能である。

前記第３段階は、前記第２スイッチが前記第２駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧によってターンオンされる段階であり得る。

また、前記第２段階は、第１端子が前記第１スイッチの第２端子と前記第１駆動ＩＣの接地端子との間に繋がれ、第２端子が第２駆動ＩＣの接地端子と前記スキャンロー電圧源との間に繋がれ、制御端子が前記第１スイッチの第２端子と前記第１駆動ＩＣの接地端子との間にカソードが繋がれた制御ツェナーダイオードのアノードと前記第２駆動ＩＣの出力端子との間に繋がれた前記第２スイッチの制御端子に、アノードが前記第１スイッチの第２端子と前記第１駆動ＩＣの接地端子との間に繋がれてカソードが前記制御ツェナーダイオードのカソードに繋がれた逆電流防止用ダイオード及び前記制御ツェナーダイオードを通じて流れる電流を印加して、前記第２スイッチがターンオンされる段階と、前記逆電流防止用ダイオード及び前記制御ツェナーダイオードを通じて流れる電流が、前記第２スイッチの制御端子と前記第２スイッチの第２端子との間に電気的に繋がれた制御抵抗を通じて放電して、前記第２スイッチがターンオフされる段階とを含むことが可能である。

また、明細書の全体において、ある部分が他の部分と「連結」されているというとき、これは「直接的に連結」されている場合だけでなく、その間に他の素子を介在させて「電気的に連結」されている場合も含む。また、ある部分がある構成要素を「含む」というとき、これは特別な記載がない限り他の構成要素を除くものではなく他の構成要素をさらに含むことができることを意味する。

本発明に係るプラズマ表示装置及びその駆動方法は、Ｙ電極とＶｓｃＬ電圧源との間に第１スイッチＹｆｒと第２スイッチＹｓｃＬとを直列に連結して第２スイッチＹｓｃＬのゲート電圧を調節する制御ツェナーダイオードＺＤｃ及び制御抵抗Ｒｃを備えた立下りリセットパルス／スキャンローパルス駆動部を備え、高電圧が印加されたスキャン電極と低電圧を有する低電圧源との間に繋がれたスイッチの内圧を減らすことによって、高内圧のスイッチを使用することによる製造コストの上昇を抑制することができる。

また、本発明に係るプラズマ表示装置及びその駆動方法は、第１スイッチＹｆｒのゲート端子と第２スイッチＹｓｃＬのゲート端子との間または第１スイッチＹｆｒのソース端子と第２スイッチＹｓｃＬのゲート端子との間に、第２スイッチＹｓｃＬのゲート端子の電圧を調節するツェナーダイオードとして小電力のツェナーダイオードを使うことができる。これにより、プラズマ表示装置の製造コストを節減することができる。

また、本発明の特定の実施例に係るプラズマ表示装置及びその駆動方法は、第２スイッチＹｓｃＬのゲート端子の電圧を調節するツェナーダイオードを第１スイッチＹｆｒのソース端子と第２スイッチＹｓｃＬのゲート端子との間に連結して、第２スイッチＹｓｃＬの内圧設計を容易にすることができる。

以下、図面を参照しながら実施例を通じて本発明をより詳しく説明する。

図１は、本発明の一実施例に係るプラズマ表示装置を概略的に示すブロック図である。

図１を参考にすれば、本発明の一実施例に係るプラズマ表示装置は、プラズマ表示パネル１００と、制御部２００と、アドレス駆動部３００と、スキャン駆動部４００と、サステイン駆動部５００とを含んでいる。

プラズマ表示パネル１００は、列方向に延びている複数のアドレス電極（以下、「Ａ電極」と称する）Ａ１〜Ａｍと、行方向に互いに対をなして延びている複数のサステイン電極（以下、「Ｘ電極」と称する）Ｘ１〜Ｘｎ及びスキャン電極（以下、「Ｙ電極」と称する）Ｙ１〜Ｙｎとを含んでいる。一般に、Ｘ電極Ｘ１〜Ｘｎは各Ｙ電極Ｙ１〜Ｙｎに対応して形成され、Ｘ電極とＹ電極がサステイン期間に画像を表示するための表示動作を行う。Ｙ電極Ｙ１〜ＹｎとＸ電極Ｘ１〜Ｘｎは、Ａ電極Ａ１〜Ａｍと直交するように配置されている。このとき、Ａ電極Ａ１〜ＡｍとＸ電極Ｘ１〜Ｘｎ及びＹ電極Ｙ１〜Ｙｎとの交差部にある放電空間がセル１２を形成する。このようなプラズマ表示パネル１００の構造は、あくまで一例であり、以下で説明する駆動波形を適用することのできる他の構造のパネルも本発明に適用することができる。

制御部２００は、外部から映像信号を受信してアドレス制御信号、サステイン制御信号及びスキャン制御信号を出力する。そして、制御部２００は１フレームを複数のサブフィールドに分割して駆動し、各サブフィールドはリセット期間、アドレス期間及びサステイン期間を含んでいる。

アドレス駆動部３００は、制御部２００から受信したアドレス制御信号に応じて表示しようとする放電セルを選択するための表示データ信号を各Ａ電極Ａ１〜Ａｍに供給する。

スキャン駆動部４００は、制御部２００から受信したスキャン制御信号に応じてＹ電極Ｙ１〜Ｙｎに駆動電圧を印加する。

サステイン駆動部５００は、制御部２００から受信したサステイン制御信号に応じてＸ電極Ｘ１〜Ｘｎに駆動電圧を印加する。

図２は、図１のプラズマ表示装置の駆動波形を示す波形図である。

以下、説明の便宜上、１つのセルを形成するＹ電極、Ｘ電極及びＡ電極に印加される駆動波形のみについて説明する。そして、サステイン期間にサステイン放電するセルを発光セルと定義し、サステイン期間にサステイン放電しないセルを非発光セルと定義する。

図２に示したように、プラズマ表示パネル１００は、基本的に１つのサブフィールドＳＦにおいてリセット期間ＲＰ、アドレス期間ＡＰ及びサステイン期間ＳＰを順次行うことによって所定の画像を表示する。

１サブフィールドのリセット期間ＲＰは、立上り区間と立下り区間を備えている。

リセット期間ＲＰの立上り区間では、Ｙ電極にＶｓ電圧（または第１電圧と称する）、例えば２００ボルト（Ｖ）からＶｓｅｔ電圧、例えば３９５ボルト（Ｖ）まで漸進的に増加する立上りリセットパルスを印加する。このとき、Ｘ電極とＡ電極には接地電圧（図２では０Ｖ）を印加する。これにより、Ｙ電極とＸ電極との間に弱い放電が起きる一方で、Ｙ電極とＡ電極との間にはさらに弱い放電が起きる。このような微弱な放電によって、Ｙ電極には（−）壁電荷が形成され、Ｘ電極及びＡ電極には（＋）壁電荷が形成される。そして、Ｙ電極の電圧が図２のように漸進的に変わる場合には、セルに微弱な放電が起きながら外部から印加された電圧とセルの壁電圧との和が放電開始電圧状態を維持するように壁電荷が形成される。このような原理については、ウェーバー（Ｗｅｂｅｒ）の米国登録特許第５、７４５、０８６に開示されている。リセット期間には、すべてのセルの状態を初期化しなければならないため、Ｖｓｅｔ電圧はすべての条件のセルで放電を起こすことができるような高い電圧である。

次に続くリセット期間ＲＰの立下り区間では、Ｘ電極に印加される電圧をＶｅ電圧に維持した状態で、Ｙ電極にはＶｓ電圧からＶｎｆ電圧（または第２電圧と称する）まで、例えば−１７５ボルトまで持続的に立ち下がる立下りリセットパルスを印加する。このとき、Ａ電極には接地電圧（０Ｖ）を維持する。すると、Ｙ電極の電圧が立ち下がる間に、Ｙ電極とＸ電極との間及びＹ電極とＡ電極との間に弱い放電が起きながら、Ｙ電極に形成された（−）壁電荷とＸ電極及びＡ電極に形成された（＋）壁電荷が消去される。一般に、｜Ｖｎｆ−Ｖｅ｜の大きさは、Ｙ電極とＸ電極との間の放電開始電圧の近くに設定される。すると、Ｙ電極とＸ電極との間の壁電圧がほとんど０Ｖになり、アドレス期間においてアドレス放電が起きないセルがサステイン期間で誤放電することを防止することができる。図２には、ランプ状のリセットパルス波形を示したが、同一または類似の機能を行う他の形態のリセットパルス波形であってもよい。

続くアドレス期間ＡＰでは、発光セルを選択するため、Ｘ電極にＶｅ電圧を印加した状態で、複数のＹ電極に順次ＶｓｃＬ電圧（スキャンロー電圧または第３電圧と称する）を有するスキャンローパルスを印加する。このとき、ＶｓｃＬ電圧が印加されたＹ電極によって形成される複数の放電セルの中から選択しようとする発光セルを通過するＡ電極にＶａ電圧を印加する。すると、Ｙ電極に（＋）壁電荷が形成されてＸ電極には（−）壁電荷が形成される。また、Ａ電極にも（−）壁電荷が形成される。ここで、ＶｓｃＬ電圧はＶｎｆ電圧と等しくなるように設定するか、低いレベルに設定することができるが、望ましくはＶｎｆ電圧よりも低いレベルに設定する。このように、ＶｓｃＬ電圧をＶｎｆ電圧より一定電圧（△Ｖ）分だけ低い電圧に設定すれば、Ｙ電極とＡ電極との間の電圧差（｜ＶｓｃＬ−Ｖａ｜）が大きくなり、アドレス放電が起こり易くなる。そして、ＶｓｃＬ電圧が印加されないＹ電極にはＶｓｃＬ電圧より高いＶｓｃＨ電圧が印加され、選択されない非発光セルのＡ電極には接地電圧（０Ｖ）が印加される。アドレス期間ＡＰにこのような動作を行うため、スキャン駆動部４００はＹ電極Ｙ１〜Ｙｎの中からＶｓｃＬ電圧のスキャンローパルスを印加するＹ電極を選択する。例えば、シングル駆動では垂直方向に配列された順にＹ電極を選択することができる。そして、１つのＹ電極が選択されると、アドレス駆動部３００はＹ電極によって形成された放電セルの中から発光セルを選択する。すなわち、アドレス駆動部３００はＡ電極Ａ１〜Ａｍの中からＶａ電圧のアドレスパルスを印加するセルを選択する。このように、アドレス期間ＡＰは、非発光セル状態のセルを放電させて該当セルに壁電荷を形成し、発光セル状態に設定する期間である。

次に、サステイン期間ＳＰでは、Ａ電極に接地電圧（０Ｖ）を印加した状態でＹ電極とＸ電極にＶｓ電圧と接地電圧（０Ｖ）を相互に有するサステインパルスを逆位相で印加してＹ電極とＸ電極との間でサステイン放電を起こす。これ以後、Ｙ電極にＶｓ電圧のサステインパルスを印加する過程と、Ｘ電極にＶｓ電圧のサステインパルスを印加する過程とを、該当サブフィールドが表示する加重値に対応した回数だけ繰り返す。図面では、サステインパルスのハイレベルをＶｓ電圧に、サステインパルスのローレベルを接地電圧０Ｖにして示しているが、これに限定されるわけではない。例えば、サステインパルスのローレベルを負極性のサステイン電圧（−Ｖｓ）にすることも可能である。

図３は、図１に示したスキャン駆動部４００の回路図である。

図３に示したように、本発明の一実施例に係るプラズマ表示装置のスキャン駆動部４００は、サステインパルス発生回路４１０と、立上りリセットパルス発生回路４２０と、スイッチング部４３０と、立下りリセットパルス／スキャンローパルス発生回路４４０と、スキャンハイパルス発生回路４５０と、選択回路４６０とを含んでいる。

図面において、Ｘ電極と隣接したＹ電極によって形成される容量性成分をパネルキャパシタＣｐとして示し、パネルキャパシタＣｐのＸ電極は接地電圧でバイアスされていることにした。そして、以下で使用されるスイッチング素子はｎチャネルトランジスタで示し、ボディーダイオードを有する電界効果トランジスタＦＥＴで構成することが可能で、同一または類似の機能を発揮する他のスイッチング素子で形成することも可能である。

サステインパルス発生回路４１０は、スイッチＹｓ、Ｙｇ及び電力回収部４１１を含み、リセット期間ＲＰの立上り区間とサステイン期間ＳＰにおいてＹ電極にＶｓ電圧を印加し、また、サステイン期間ＳＰにＹ電極に０Ｖ電圧を印加する。電力回収部４１１は、具体的にスイッチＹｒ、Ｙｆ、インダクタＬ、ダイオードＤｒ、Ｄｆ及びキャパシタＣｅｒを含んでいる。

トランジスタＹｓは、Ｖｓ電圧を供給するＶｓ電圧源（または第１電圧源と称する）とパネルキャパシタＣｐのＹ電極との間に繋がれ、スイッチＹｇは０Ｖ電圧を供給する０Ｖ電圧源とパネルキャパシタＣｐのＹ電極との間に繋がれている。このとき、スイッチＹｓはＹ電極にＶｓ電圧を印加し、スイッチＹｇはＹ電極に０Ｖ電圧を印加する。

スイッチＹｓ、Ｙｇの接点にはキャパシタＣｅｒの第１端子が繋がれ、キャパシタＣｅｒにはＶｓ電圧と０Ｖ電圧との中間位の電圧Ｖｓ／２が充電される。そして、Ｙ電極に第１端子が繋がれたインダクタＬの第２端子にはスイッチＹｒのソース端子が繋がれ、キャパシタＣｅｒの第１端子にはスイッチＹｒのドレーン端子が繋がれ、インダクタＬの第２端子にはスイッチＹｆのドレーン端子が繋がれ、キャパシタＣｅｒの第１端子にはスイッチＹｆのソース端子が繋がれている。

そして、スイッチＹｒのソース端子とインダクタＬとの間にはダイオードＤｒが繋がれ、スイッチＹｆのドレーン端子とインダクタＬとの間にはダイオードＤｆが繋がれている。ダイオードＤｒは、スイッチＹｒがボディーダイオードを有する場合に、パネルキャパシタＣｐの電圧を増加させる立上り経路を設定するためのものであり、ダイオードＤｆはスイッチＹｆがボディーダイオードを有する場合に、Ｙ電極の電圧を立ち下げる立下り経路を設定するためのものである。このとき、スイッチＹｒ、Ｙｆがボディーダイオードを有していなければ、ダイオードＤｒ、Ｄｆを除去することもできる。このように繋がれた電力回収部４１１は、インダクタＬとパネルキャパシタＣｐとの共振を用いてＹ電極の電圧を０Ｖ電圧からＶｓ電圧まで増加させたり、Ｖｓ電圧から０Ｖ電圧まで減少させたりする。

一方、電力回収部４１１において、インダクタＬ、ダイオードＤｆ及びスイッチＹｆの連結順序は変えることができ、インダクタＬ、ダイオードＤｒ及びスイッチＹｒの連結順序も変えることができる。例えば、インダクタＬをスイッチＹｒ、Ｙｆの接点と電力回収用キャパシタＣｅｒとの間に繋ぐこともできる。また、図３では、インダクタＬがスイッチＹｒ、Ｙｆの接点に繋がれているが、スイッチＹｒによって形成される立上り経路及びスイッチＹｆによって形成される立下り経路のそれぞれにインダクタＬを繋ぐこともできる。

立上りリセットパルス発生回路４２０は、スイッチＹｒｒ、キャパシタＣｓｅｔ及びダイオードＤｓｅｔを含み、リセット期間ＲＰの立上り区間にＶｓ電圧からＶｓｅｔ電圧まで漸進的に立ち上がる立上りリセットパルスをＹ電極に印加する。そして、スイッチング部４３０は、メイン制御スイッチＹｐｐ、Ｙｐｎを含み、サステインパルス発生回路４１０のＶｓ電圧及び０Ｖ電圧と、立上りリセットパルス発生回路４２０の（Ｖｓｅｔ−Ｖｓ）電圧とをＹ電極に印加することを制御する。

（Ｖｓｅｔ−Ｖｓ）電圧を供給する（Ｖｓｅｔ−Ｖｓ）電圧源にドレーン端子が繋がれたスイッチＹｒｒのソース端子はＹ電極に繋がれ、スイッチＹｒｒのソース端子にドレーン端子が繋がれたメイン制御スイッチＹｐｎのソース端子もＹ電極に繋がれている。そして、スイッチＹｒｒのソース端子にドレーン端子が繋がれたメイン制御スイッチＹｐｐのソース端子はスイッチＹｓ、Ｙｇの接点に繋がれている。メイン制御スイッチＹｐｐのソース端子とスイッチＹｒｒのドレーン端子との間にはキャパシタＣｓｅｔが繋がれ、該キャパシタＣｓｅｔはスイッチＹｇがターンオンされると、Ｖｓｅｔ−Ｖｓ電圧で充電される。また、スイッチＹｒｒのボディーダイオードによる電流を遮断するため、スイッチＹｒｒのボディーダイオードと逆方向にダイオードＤｓｅｔが繋がれている。

立下りリセットパルス／スキャンローパルス発生回路４４０は、第１スイッチＹｆｒ、第２スイッチＹｓｃＬ、ＶｓｃＬ電圧源（スキャンロー電圧源または第２電圧源と称する）、第１駆動ＩＣ４４２、第２駆動ＩＣ４４４、制御ツェナーダイオードＺＤｃ、制御抵抗Ｒｃ及びランプ発生部４４６を含んでいる。また、立下りリセットパルス／スキャンローパルス発生回路４４０は、ダイオードＤ１及びハイインピーダンス用ダイオードＤｈｉをさらに含むことが可能である。このような立下りリセットパルス／スキャンローパルス発生回路４４０は、リセット期間ＲＰの立下り区間にＹ電極にＶｓ電圧からＶｎｆ電圧まで漸進的に立ち下がる立下りリセットパルスを印加し、アドレス期間ＡＰにオンされる放電セルのＹ電極にＶｓｃＬ電圧のスキャンローパルスを印加する。

第１スイッチＹｆｒ及び第２スイッチＹｓｃＬは、ＶｓｃＬ電圧を有するＶｓｃＬ電圧源とパネルキャパシタＣｐのＹ電極との間に直列に繋がれている。具体的には、第１スイッチＹｆｒのドレーン端子（または第１端子と称する）はパネルキャパシタＣｐのＹ電極に電気的に繋がれ、第１スイッチＹｆｒのソース端子（または第２端子と称する）は第２スイッチＹｓｃＬのドレーン端子（または第１端子と称する）と電気的に繋がれている。そして、第２スイッチＹｓｃＬのソース端子（または第２端子と称する）はＶｓｃＬ電圧源と電気的に繋がれている。ここで、第１スイッチＹｆｒはＹ電極にＶｎｆ電圧が印加されるリセット期間ＲＰの立下り区間だけでなく、Ｙ電極にＶｓｃＬ電圧が印加されるアドレス期間ＡＰにもターンオンされて第２スイッチＹｓｃＬにバイアス電流を流す役割をする。そして、第２スイッチＹｓｃＬは、ドレーン端子とソース端子との間に、立下りリセットパルスのＶｎｆ電圧とスキャンローパルスのＶｓｃＬ電圧との間の一定電圧差（図２の△Ｖ）と同じ電圧がかかる。これにより、第２スイッチＹｓｃＬはリセット期間ＲＰの立下り区間にＹ電極に印加される立下りリセットパルスのＶｎｆ電圧とアドレス期間ＡＰにＹ電極に印加されるスキャンローパルスのＶｓｃＬ電圧との間の一定電圧差（図２の△Ｖ）を与えるために使われた大電力のダイオードに変わる役割をすることになる。このように、第１スイッチＹｆｒと第２スイッチＹｓｃＬが直列に繋がれ、アドレス期間ＡＰに第１スイッチＹｆｒによって第２スイッチＹｓｃＬにバイアス電流が流れるため、第２スイッチＹｓｃＬはＶｎｆ電圧とＶｓｃＬ電圧との間の一定電圧差（すなわち△Ｖ；おおよそ２５Ｖ）に耐えられる程度の低い内圧のスイッチを使うことができる。よって、本発明の一つの実施例に係るプラズマ表示装置では、第２スイッチＹｓｃＬを低内圧のスイッチにすることができるので、高内圧のスイッチを使用することによって生じていた製造コストを減らすことができる。

第１駆動ＩＣ４４２は、入力部として対をなした制御信号入力端子ＩＮ及び接地端子ＧＮＤ１を含み、出力部として出力端子ＯＵＴ及び接地端子ＧＮＤ２を含んでいる。第１駆動ＩＣ４４２の出力端子ＯＵＴは、第１スイッチＹｆｒの制御端子（またはゲート端子と称する）に電気的に繋がれ、接地端子ＧＮＤ２は第１スイッチＹｆｒと第２スイッチＹｓｃＬとの間、すなわち第１スイッチＹｆｒのソース端子に電気的に繋がれている。このような第１駆動ＩＣ４４２は、制御信号入力端子ＩＮに、第１スイッチＹｆｒを制御するための制御信号ＩＮ＿Ｙｆｒ、例えばハイレベル制御信号が入力されると、出力端子ＯＵＴと接地端子ＧＮＤ２との間の電圧差である動作電圧Ｖｃｃを第１スイッチＹｆｒに印加して第１スイッチＹｆｒをターンオンさせる。ここで、動作電圧Ｖｃｃは、第１スイッチＹｆｒをターンオンさせるように第１スイッチＹｆｒの閾値電圧より高い電圧であり、例えば第１スイッチＹｆｒの閾値電圧が５Ｖである場合、１５Ｖとする。

第２駆動ＩＣ４４４は、第１駆動ＩＣ４４２と同様に入力部として対をなした制御信号入力端子ＩＮ及び接地端子ＧＮＤ１を含み、出力部として出力端子ＯＵＴ及び接地端子ＧＮＤ２を含んでいる。第２駆動ＩＣ４４４の出力端子ＯＵＴは第２スイッチＹｓｃＬの制御端子（またはゲート端子と称する）に電気的に繋がれ、接地端子ＧＮＤ２は第２スイッチＹｓｃＬとＶｓｃＬ電圧源との間、すなわち第２スイッチＹｓｃＬのソース端子に電気的に繋がれている。このような第２駆動ＩＣ４４４は、制御信号入力端子ＩＮに第２スイッチＹｓｃＬを制御するための制御信号ＩＮ＿ＹｓｃＬ、例えばハイレベル制御信号が入力されると、出力端子ＯＵＴと接地端子ＧＮＤ２との間の電圧差である動作電圧Ｖｃｃを第２スイッチＹｓｃＬに印加し、第２スイッチＹｓｃＬをターンオンさせる。ここで、動作電圧Ｖｃｃは第２スイッチＹｓｃＬをターンオンさせるように第２スイッチＹｓｃＬの閾値電圧より高い電圧であり、例えば第２スイッチＹｓｃＬの閾値電圧が５Ｖである場合、１５Ｖとする。

制御ツェナーダイオードＺＤｃは、第１スイッチＹｆｒのゲート端子と第２スイッチＹｓｃＬのゲート端子との間に電気的に繋がれている。また、制御ツェナーダイオードＺＤｃのカソードは第１駆動ＩＣ４４２の出力端子ＯＵＴと第１スイッチＹｆｒのゲート端子との間に電気的に繋がれ、制御ツェナーダイオードＺＤｃのアノードは第２スイッチＹｓｃＬのゲート端子に電気的に繋がれている。このような制御ツェナーダイオードＺＤｃを通じて第２スイッチＹｓｃＬのゲート端子に電流が流れることになり、第２スイッチＹｓｃＬのゲート−ソース間の電圧が第２スイッチＹｓｃＬの閾値電圧になれば、第２スイッチＹｓｃＬがターンオンされる。ここで、制御ツェナーダイオードＺＤｃは、第１スイッチＹｆｒのゲート端子と第２スイッチＹｓｃＬのゲート端子との間に繋がれているため、第２スイッチＹｓｃＬのスイッチングを制御できるぐらいの電流が制御ツェナーダイオードＺＤｃを通過することになる。これにより、制御ツェナーダイオードＺＤｃは、例えば電力が５００ｍＷ級である小電力のツェナーダイオードを使うことができる。よって、本発明の一つの実施例に係るプラズマ表示装置では小電力の制御ツェナーダイオードＺＤｃを使うことによって、製造コストを節減することができる。

制御抵抗Ｒｃは、第２スイッチＹｓｃＬの制御端子とＶｓｃＬ電圧源との間に電気的に繋がれている。また、制御抵抗Ｒｃは制御ツェナーダイオードＺＤｃのアノードと第２駆動ＩＣ４４４の接地端子ＧＮＤ２との間に電気的に繋がれている。このような制御抵抗Ｒｃを通じて制御ツェナーダイオードＺＤｃを通過した電流が放電すれば、第２スイッチＹｓｃＬがターンオフされる。このように、制御抵抗Ｒｃ及び制御ツェナーダイオードＺＤｃは、第２スイッチＹｓｃＬのゲート端子に流れる電流を制御するので、第２スイッチＹｓｃＬのゲート電圧を調節する手段としての役割を行っている。

ランプ発生部４４６は、リセット期間ＲＰの立下り区間にＹ電極に印加される立下りリセットパルスの傾きを設定する役割をする。このようなランプ発生部４４６は、Ｙ電極と第１スイッチＹｆｒのドレーン端子との間に電気的に繋がれた第１端子と、第１スイッチＹｆｒのゲート端子に繋がれた第２端子と、第１駆動ＩＣ４４２の出力端子ＯＵＴと制御ツェナーダイオードＺＤｃのカソードとの間に電気的に繋がれた第３端子とを含んでいる。

また、立下りリセットパルス／スキャンローパルス発生回路４４０は、アノードが第１スイッチＹｆｒのゲート端子とランプ発生部４４６の第２端子との間に電気的に繋がれ、カソードが制御ツェナーダイオードＺＤｃのカソードとランプ発生部４４６の第３端子との間に電気的に繋がれたダイオードＤ１をさらに備えていることが可能である。このようなダイオードＤ１は、制御ツェナーダイオードＺＤｃを通じて電流が第２スイッチＹｓｃＬの方向に流れるとき、逆に電流が流れることを防止するための役割をしている。

また、立下りリセットパルス／スキャンローパルス発生回路４４０は、第２駆動ＩＣ４４４が第２スイッチＹｓｃＬを完全にターンオンさせる動作をする前にはハイインピーダンス状態でなければならない。しかし、第２駆動ＩＣ４４４がハイインピーダンス用ＩＣではない場合には、第２駆動ＩＣ４４４の出力端子ＯＵＴと制御ツェナーダイオードＺＤｃとの間に電気的に繋がれるハイインピーダンス用ダイオードＤｈｉまたはハイインピーダンス用スイッチ（例えば、図４のＰＮＰバイポーラトランジスタＴｈｉ）を備えることが可能である。

スキャンハイパルス発生回路４５０はキャパシタＣｓｃＨ及びダイオードＤｓｃＨを含み、アドレス期間ＡＰにオンされない放電セルのＹ電極にＶｓｃＨ電圧を印加する。

選択回路４６０は、スイッチＳｃｈ、Ｓｃｌを含んでいる。一般的にアドレス期間ＡＰに複数のＹ電極Ｙ１〜Ｙｎを順次選択するようにそれぞれのＹ電極Ｙ１〜Ｙｎに選択回路４６０がＩＣの形態で繋がれており、このような選択回路４６０を通じてスキャン駆動部４００の駆動回路がＹ電極Ｙ１−Ｙｎに共通に繋がれている。図３には、１つのＹ電極に繋がれている１つの選択回路４６０のみを示した。

スイッチＳｃｈのソース端子とスイッチＳｃｌのドレーン端子のそれぞれはパネルキャパシタＣｐのＹ電極に繋がれている。スイッチＳｃｌのソース端子と第１スイッチＹｆｒのドレーン端子との接点には、キャパシタＣｓｃＨの第１端子が繋がれ、キャパシタＣｓｃＨの第２端子にはスイッチＳｃｈのドレーン端子が繋がれている。そして、ＶｓｃＨ電圧を供給するＶｓｃＨ電圧源にアノードが繋がれたダイオードＤｓｃＨのカソードがスイッチＳｃｈのドレーン端子に繋がれている。

一方、図３には、各スイッチＹｓ、Ｙｇ、Ｙｒ、Ｙｆ、Ｙｒｒ、ＹｓｃＬ、Ｓｃｈ、Ｓｃｌ、Ｙｐｐ、Ｙｐｎを１つのスイッチとして示したが、各スイッチＹｓ、Ｙｇ、Ｙｒ、Ｙｆ、Ｙｒｒ、ＹｓｃＬ、Ｓｃｈ、Ｓｃｌ、Ｙｐｐ、Ｙｐｎは１つのスイッチまたは並列に繋がれた複数のスイッチで形成することも可能である。

図４は、図３のスキャン駆動部のうち、立下りリセットパルス／スキャンローパルス発生回路の詳細な回路図である。

ただし、図４に示した立下りリセットパルス／スキャンローパルス発生回路４４０は一例であって、変形可能である。

図４に示したように、第１スイッチＹｆｒ及び第２スイッチＹｓｃＬは図３で前述したので、これらについての説明は省略する。

第１駆動ＩＣ４４２は、入力部として対をなした制御信号入力端子（ＡＮＯＤＥ；図３のＩＮに該当）及び接地端子（ＣＡＴＨＯＤＥ；図３のＧＮＤ１に該当）を含んでいる。ここで、第１駆動ＩＣ４４２の制御信号入力端子ＡＮＯＤＥには、第１スイッチＹｆｒを制御するための制御信号ＩＮ＿Ｙｆｒが入力され、接地端子ＣＡＴＨＯＤＥは接地されている。

また、第１駆動ＩＣ４４２は出力部として高電圧端子ＶＣＣ、低電圧端子ＶＥＥ（図３のＧＮＤ２に該当）及び電圧出力端子ＶＯ（図３のＯＵＴに該当）を含んでいる。ここで、高電圧端子ＶＣＣは第１スイッチＹｆｒをターンオンさせるための動作電圧Ｖｃｃを提供する外部電圧源ＶＣＣＦに繋がれ、低電圧端子ＶＥＥは第１接地ラインＧＬ１を通じて第１スイッチＹｆｒのソース端子に繋がれ、電圧出力端子ＶＯは第１出力ラインＯＬ１を通じて第１スイッチＹｆｒのゲート端子に繋がれている。

このような第１駆動ＩＣ４４２は、オプトカプラー（例えば、ヒューレットパッカード社のＨＣＰＬ−０３１４）を用いることが可能であるが、このようなオプトカプラーに第１駆動ＩＣ４４２は限定されない。ここで、外部電圧源ＶＣＣＦによって提供される動作電圧Ｖｃｃは、第１スイッチＹｆｒをターンオンさせるために第１スイッチＹｆｒの閾値電圧より高い電圧であり、ヒューレットパッカード社のＨＣＰＬ−０３１４は動作電圧Ｖｃｃとして１０Ｖないし３０Ｖを提供することができる。

そして、立下りリセットパルス／スキャンローパルス発生回路４４０は、第１スイッチＹｆｒを制御するための制御信号ＩＮ＿Ｙｆｒが第１駆動ＩＣ４４２の制御信号入力端子ＡＮＯＤＥに入力される経路に繋がれた抵抗Ｒ２１をさらに含むことが可能である。

また、立下りリセットパルス／スキャンローパルス発生回路４４０は、外部電圧源ＶＣＣＦから第１駆動ＩＣ４４２への電流経路を形成するため、外部電圧源ＶＣＣＦに繋がれた抵抗Ｒ２２と、アノードが抵抗Ｒ２２に繋がれてカソードが第１駆動ＩＣ４４２の高電圧端子ＶＣＣに繋がれたダイオードＤ２１とをさらに含むことが可能である。

また、立下りリセットパルス／スキャンローパルス発生回路４４０は、第１駆動ＩＣ４４２の高電圧端子ＶＣＣと低電圧端子ＶＥＥとの間にノイズを遮断するために繋がれたキャパシタＣ２１と、第１駆動ＩＣ４４２の高電圧端子ＶＣＣと低電圧端子ＶＥＥとの間に外部電圧源ＶＣＣＦからの動作電圧Ｖｃｃを充電するために繋がれたキャパシタＣ２２とをさらに含むことが可能である。このように、第１駆動ＩＣ４４２の高電圧端子ＶＣＣと低電圧端子ＶＥＥとの間に繋がれたキャパシタＣ２２に充電された動作電圧Ｖｃｃは、第１駆動ＩＣ４４２の電圧出力端子ＶＯを通じて第１スイッチＹｆｒに印加され、第１スイッチＹｆｒをターンオンさせる。

第２駆動ＩＣ４４４は、第１駆動ＩＣ４４２と同様に入力部として対をなした制御信号入力端子ＡＮＯＤＥ（図３のＩＮに該当）及び接地端子ＣＡＴＨＯＤＥ（図３のＧＮＤ１に該当）を含んでいる。ここで、第２駆動ＩＣ４４４の制御信号入力端子ＡＮＯＤＥには、第２スイッチＹｓｃＬを制御するための制御信号ＩＮ＿ＹｓｃＬが入力され、接地端子ＣＡＴＨＯＤＥは接地されている。

また、第２駆動ＩＣ４４４は、第１駆動ＩＣ４４２と同様に出力部として高電圧端子ＶＣＣ、低電圧端子ＶＥＥ（図３のＧＮＤ２に該当）及び電圧出力端子ＶＯ（図３のＯＵＴに該当）を含んでいる。ここで、高電圧端子ＶＣＣは第２スイッチＹｓｃＬをターンオンさせるための動作電圧Ｖｃｃを提供する外部電圧源ＶＣＣＦに繋がれ、低電圧端子ＶＥＥは第２接地ラインＧＬ２を通じて第２スイッチＹｓｃＬのソース端子に繋がれ、電圧出力端子ＶＯは第２出力ラインＯＬ２を通じて第２スイッチＹｓｃＬのゲート端子に繋がれている。

このような第２駆動ＩＣ４４４は、第１駆動ＩＣ４４２と同様にオプトカプラー（例えば、ヒューレットパッカード社のＨＣＰＬ−０３１４）を用いることが可能であるが、このようなオプトカプラーに第２駆動ＩＣ４４４は限定されない。ここで、外部電圧源ＶＣＣＦによって提供される動作電圧Ｖｃｃは、第２スイッチＹｓｃＬをターンオンさせるように第２スイッチＹｓｃＬの閾値電圧より高い電圧であり、ヒューレットパッカード社のＨＣＰＬ−０３１４は動作電圧Ｖｃｃとして１０Ｖないし３０Ｖを提供することができる。

そして、立下りリセットパルス／スキャンローパルス発生回路４４０は、第２スイッチＹｓｃＬを制御するための制御信号ＩＮ＿ＹｓｃＬが第２駆動ＩＣ４４４の制御信号入力端子ＡＮＯＤＥに入力される経路に繋がれた抵抗Ｒ４１をさらに含むことが可能である。

また、立下りリセットパルス／スキャンローパルス発生回路４４０は、外部電圧源ＶＣＣＦからの動作電圧Ｖｃｃを充電するために第２駆動ＩＣ４４４の高電圧端子ＶＣＣと低電圧端子ＶＥＥとの間に繋がれたキャパシタＣ４１をさらに含むことが可能である。このように、第２駆動ＩＣ４４４の高電圧端子ＶＣＣと低電圧端子ＶＥＥとの間のキャパシタＣ４１に充電された動作電圧Ｖｃｃは、第２駆動ＩＣ４４４の電圧出力端子ＶＯを通じて第２スイッチＹｓｃＬに印加され、第２スイッチＹｓｃＬをターンオンさせる。

また、立下りリセットパルス／スキャンローパルス発生回路４４０は、第２駆動ＩＣ４４４のハイインピーダンス状態を設定するために第２駆動ＩＣ４４４の電圧出力端子ＶＯと第２スイッチＹｓｃＬのゲート端子との間に繋がれるハイインピーダンス用スイッチ、例えばＰＮＰバイポーラトランジスタＴｈｉをさらに含むことが可能である。ＰＮＰバイポーラトランジスタＴｈｉは、具体的に第２駆動ＩＣ４４４の電圧出力端子ＶＯに繋がれたベース端子と、外部電圧源ＶＣＣＦに繋がれたエミッタ端子と、第２スイッチＹｓｃＬのゲート端子に繋がれたコレクタ端子とを含んでいる。ここで、第２駆動ＩＣ４４４のハイインピーダンス状態を設定するためにＰＮＰバイポーラトランジスタＴｈｉを設けたが、図３と同様にハイインピーダンス用ダイオードＤｈｉにすることも勿論可能である。

また、立下りリセットパルス／スキャンローパルス発生回路４４０は、外部電圧源ＶＣＣＦと第２駆動ＩＣ４４４の高電圧端子ＶＣＣとを連結する電流経路とＰＮＰバイポーラトランジスタＴｈｉのベース端子との間に繋がれる抵抗Ｒ４２と、第２駆動ＩＣ４４４の電圧出力端子ＶＯとＰＮＰバイポーラトランジスタＴｈｉのベース端子との間に繋がれる抵抗Ｒ４３と、ＰＮＰバイポーラトランジスタＴｈｉのコレクタ端子と第２スイッチＹｓｃＬとの間に繋がれる抵抗Ｒ４４とをさらに含むことが可能である。

ランプ発生部４４６は、リセット期間ＲＰの立下り区間にＹ電極に印加される立下りリセット波形の傾きを設定する役割をする。このようなランプ発生部４４６は、第１駆動ＩＣ４４２の電圧出力ラインＶＯと第１スイッチＹｆｒとの間に繋がれたスイッチ、例えばＮＰＮバイポーラトランジスタＴ６１と、ＮＰＮバイポーラトランジスタＴ６１のコレクタと第１駆動ＩＣ４４２の電圧出力端子ＶＯとを連結する電流経路とＮＰＮバイポーラトランジスタＴ６１のベース端子との間に繋がれた抵抗Ｒ６１と、ＮＰＮバイポーラトランジスタＴ６１のエミッタ端子と第１スイッチＹｆｒのゲート端子との間に並列に繋がれた抵抗Ｒ６２、Ｒ６３と、ＮＰＮバイポーラトランジスタＴ６１のベース端子と第１スイッチＹｆｒのゲート端子との間に繋がれたツェナーダイオードＺＤ６１と、ツェナーダイオードＺＤ６１と第１スイッチＹｆｒのソース端子との間に並列に繋がれたツェナーダイオードＺＤ６２及び抵抗Ｒ６４とを含んでいる。

また、ランプ発生部４４６は、第１スイッチＹｆｒのドレーン端子と電気的に繋がれた抵抗Ｒ６５、Ｒ６６と、抵抗Ｒ６５、Ｒ６６と第１スイッチＹｆｒのゲート端子との間に電気的に繋がれたキャパシタＣ６１、Ｃ６２と、第１スイッチＹｆｒのドレーン端子と抵抗Ｒ６５との間に抵抗Ｒ６６と並列に繋がれたダイオードＤ６１とをさらに含むことが可能である。

制御ツェナーダイオードＺＤｃ、制御抵抗Ｒｃ及びダイオードＤ１は、図３で前述したので、これらについての説明は省略する。

一方、立下りリセットパルス／スキャンローパルス発生回路４４０は、第１駆動ＩＣ４４２の電圧出力端子ＶＯと第１スイッチＹｆｒとの間に電気的に繋がれた抵抗Ｒ１と、制御ツェナーダイオードＺＤｃと制御抵抗Ｒｃとの間に電気的に繋がれた抵抗Ｒ２とをさらに含むことが可能である。

次に、リセット期間ＲＰの立下り区間にＹ電極に立下りリセットパルスを印加し、アドレス期間ＡＰにＹ電極にスキャンローパルスを印加する立下りリセットパルス／スキャンローパルス発生回路４４０の動作について、図５及び図６ａないし図６ｅを参照して説明する。

図５はリセット期間の立下り区間及びアドレス期間に、図３に示した立下りリセットパルス／スキャンローパルス発生回路４４０の動作タイミングを示す図であり、図６ａないし図６ｅはリセット期間の立下り区間及びアドレス期間に、図３に示した立下りリセットパルス／スキャンローパルス発生回路が動作した場合の電流経路を示す図である。

まず、パネルキャパシタＣｐにＶｓ電圧が印加された後、スイッチＳｃｌはターンオンされてメイン制御スイッチＹｐｎがターンオフされた状態であると仮定する。これにより、第１スイッチＹｆｒのドレーン端子に繋がれた第１ノードＮ１の電圧Ｖ１はＶｓ電圧になる。言い替えれば、第１スイッチＹｆｒのドレーン端子の電圧はＶｓ電圧になる。ここで、第１スイッチＹｆｒと第２スイッチＹｓｃＬとの間に第１駆動ＩＣ４４２の接地ラインＧＬ１が繋がれた第２ノードＮ２の電圧をＶ２とし、第２スイッチＹｓｃＬとＶｓｃＬ電圧源との間に第２駆動ＩＣ４４４の接地ラインＧＬ２が繋がれた第３ノードＮ３の電圧をＶ３とする。

本発明の一実施例に係るプラズマ表示装置の駆動方法のうち、リセット期間ＲＰの立下り区間に立下りリセットパルスをＹ電極に印加し、アドレス期間ＡＰにスキャンローパルスをＹ電極に印加する方法は、Ｙ電極とＶｓｃＬ電圧源との間に電気的に繋がれた第１スイッチＹｆｒをターンオンする第１段階と、第１スイッチＹｆｒとＶｓｃＬ電圧源との間に直列に繋がれた第２スイッチＹｓｃＬのターンオン及びターンオフ動作を繰り返すことでＶｓ電圧からＶｎｆ電圧へ立ち下がる立下りリセットパルスをＹ電極に印加する第２段階と、第２スイッチＹｓｃＬをターンオンしてスキャンロー電圧のスキャンローパルスをＹ電極に印加する第３段階とを含んでいる。

図５に示したように、区間Ｔ１では、第１駆動ＩＣ４４２の制御信号入力端子ＩＮにハイレベルの制御信号ＩＮ＿Ｙｆｒが印加されると、第１駆動ＩＣ４４２の出力端子ＯＵＴと接地端子ＧＮＤ２との間の電圧差である動作電圧Ｖｃｃが第１スイッチＹｆｒに印加される。これにより、第１スイッチＹｆｒのゲート−ソース間電圧Ｖｇｓ＿Ｙｆｒが立ち上がるようになり、第１スイッチＹｆｒの閾値電圧Ｖｔｈ１に到逹すれば、第１スイッチＹｆｒがターンオンされる。すると、図６ａに示したように、第１ノードＮ１から第２ノードＮ２に電流が流れるようになる（図６ａの矢印１）。このとき、第２駆動ＩＣ４４４は出力がハイインピーダンス状態である。

区間Ｔ２では、第１スイッチＹｆｒがターンオンされた状態で以下に示す数式１が満たされている間には、第２ノードＮ２の電圧Ｖ２は立ち上っていくが、第１ノードＮ１の電圧Ｖ１はほとんど立ち下がらない状態であり、第１スイッチＹｆｒのドレーン−ソース間の両端間電圧は減少する。これは、第２スイッチＹｓｃＬのドレーン−ソース間のキャパシタンスがパネルキャパシタＣｐの負荷に比べて非常に小さいために発生する現象である。ここで、第２駆動ＩＣ４４４は、出力がハイインピーダンス状態であるため、制御抵抗Ｒｃによって第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬは０Ｖの状態を維持し続ける。

（数１）
（Ｖ２−Ｖ３）＋Ｖｃｃ＜Ｖｚ
ここで、Ｖ２−Ｖ３は第２スイッチＹｓｃＬのドレーン端子とソース端子との間の電圧であり、Ｖｃｃは第１スイッチＹｆｒを駆動させるための動作電圧であって第１スイッチＹｆｒの閾値電圧Ｖｔｈ１より高い電圧であり、Ｖｚは制御ツェナーダイオードＺＤｃの両端間の電圧である。

区間Ｔ３では、第２ノードＮ２の電圧Ｖ２が立ち上がって以下に示す数式２を満たすようになれば、図６ｂに示すように制御ツェナーダイオードＺＤｃを通じて電流が第２スイッチＹｓｃＬのゲート端子に流れ、第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが立上り始める（図６ｂの矢印２）。

（数２）
（Ｖ２−Ｖ３）＋Ｖｃｃ＞Ｖｚ
そして、第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが立上り続ければ、以下に示す数式３のような結果が出る。ここで、Ｖｔｈ２は第２スイッチＹｓｃＬの閾値電圧である。

（数３）
（Ｖ２−Ｖ３）＋Ｖｃｃ＝Ｖｚ＋Ｖｔｈ２
区間Ｔ４では、第１スイッチＹｆｒがターンオンされている間、第１ノードＮ１から第２ノードＮ２に流れ込む電流が第２ノードＮ２の電圧Ｖ２を高めるので、以下に示す数式４によって第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２よりも高く立ち上がる。これにより、図６ｃに示したように、第２スイッチＹｓｃＬがターンオンされて第２ノードＮ２から第３ノードＮ３に電流が流れ、第２ノードＮ２の電圧Ｖ２が立ち下がる（図６ｃの矢印３）。このように、第２ノードＮ２の電圧Ｖ２が立ち下がれば、制御ツェナーダイオードＺＤｃを通じて電流が流れなくなり、図６ｄに示したように制御抵抗Ｒｃを通じて電流が流れ、第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが立ち下がることになる（図６ｄの矢印４）。これにより、第２スイッチＹｓｃＬがターンオフされる。このように、第２スイッチＹｓｃＬがターンオフされれば、第１スイッチＹｆｒを通じて流れ込む電流によって第２ノードＮ２の電圧Ｖ２は立ち上がる。すると、また以下に示す数式４が満たされて、第２スイッチＹｓｃＬが再びオンされる。

（数４）
Ｖｇｓ＿ＹｓｃＬ＝（Ｖ２−Ｖ３）＋Ｖｃｃ−Ｖｚ
前記のような状況が繰り返されながら、Ｔ４区間に以下に示す数式５のような結果が維持され続ける。すなわち、Ｖ２＝Ｖ３＋△Ｖを維持しながら、第１ノードＮ１の電圧Ｖ１は立下り続け、立下りリセットパルスの波形が作られる。

（数５）
（Ｖ２−Ｖ３）＝Ｖｚ＋Ｖｔｈ２−Ｖｃｃ＝△Ｖ
ここで、△Ｖは、リセット期間ＲＰの立下り区間にＹ電極に印加される立下りリセットパルスのＶｎｆ電圧と、アドレス期間ＡＰにＹ電極に印加されるスキャンローパルスのＶｓｃＬ電圧との間の一定の電圧差（図２の△Ｖ）として定義され、第２スイッチＹｓｃＬのドレーン端子とソース端子との間の電圧（Ｖ２−Ｖ３）と同じである。このような第２スイッチＹｓｃＬのドレーン端子とソース端子との間の電圧（Ｖ２−Ｖ３）は、制御ツェナーダイオードＺＤｃの両端間の電圧Ｖｚと第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２とを加えた電圧値から第１駆動ＩＣ４４２の動作電圧Ｖｃｃを引いた電圧値であって、制御ツェナーダイオードＺＤｃの両端間の電圧Ｖｚ、第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２及び第１駆動ＩＣ４４２から出力される動作電圧Ｖｃｃによって調節することができる。例えば、△Ｖが２５Ｖと設定される場合、３５Ｖである制御ツェナーダイオードＺＤｃ、閾値電圧Ｖｔｈ２が５Ｖである第２スイッチＹｓｃＬ及び動作電圧Ｖｃｃが１５Ｖである第１駆動ＩＣ４４２に設定された回路を備えることが可能である。

Ｔ５区間では、第１ノードＮ１の電圧Ｖ１が最終的に第２ノードＮ２の電圧Ｖ２と同じになれば、以下に示す数式６のような結果が出る。

（数６）
Ｖ１＝Ｖ２−Ｖ３＝△Ｖ
そして、第１スイッチＹｆｒのゲート−ソース間電圧Ｖｇｓ＿Ｙｆｒは徐々に立ち上がって動作電圧Ｖｃｃになることによって第１スイッチＹｆｒは完全にターンオンされ、第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬは第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２に応じて制御抵抗Ｒｃによってターンオフされた状態が維持される。

Ｔ６区間では、第２駆動ＩＣ４４４の制御信号入力端子ＩＮにハイレベルの制御信号ＩＮ＿ＹｓｃＬが印加されると、第２駆動ＩＣ４４４の出力がハイインピーダンス状態から脱して第２駆動ＩＣ４４４の出力端子ＯＵＴと接地端子ＧＮＤ２との間の電圧差である動作電圧Ｖｃｃが第２スイッチＹｓｃＬに印加される。これにより、第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが立ち上がることになり、第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２を超えて動作電圧Ｖｃｃになることで、第２スイッチＹｓｃＬが完全にターンオンされ、図６ｅに示したように第２ノードＮ２は第３ノードＮ３と接続される（図６ｅの矢印５）。そして、第１スイッチＹｆｒが完全にターンオンされた状態であるため、第１ノードＮ１の電圧Ｖ１が第３ノードの電圧Ｖ３、すなわちＶｓｃＬ電圧になる。これにより、アドレス期間ＡＰの間、Ａ電極にＶａ電圧のアドレスパルスが印加されてアドレス放電が行われ、第１スイッチＹｆｒ及び第２スイッチＹｓｃＬがターンオンされた状態で第１ノードＮ１の電圧Ｖ１が変動することなくＶｓｃＬ電圧に維持されることが可能となる。このように、第１スイッチＹｆｒ及び第２スイッチＹｓｃＬによってアドレス期間ＡＰの間、第１ノードＮ１の電圧Ｖ１が変動することなくＶｓｃＬ電圧に維持されるので、第１スイッチＹｆｒ及び第２スイッチＹｓｃＬのそれぞれに加えられるストレスが減ることになる。また、アドレス期間ＡＰでオンされるセルのＹ電極にＶｓｃＬ電圧が印加される間に、第１スイッチＹｆｒが第２スイッチＹｓｃＬにバイアス電流を流す役割をするため、第２スイッチＹｓｃＬはＶｎｆ−ＶｓｃＬの低内圧（おおよそ２５Ｖ）を有することになる。

Ｔ７区間では、第２スイッチＹｓｃＬの制御入力信号ＩＮ＿ＹｓｃＬが入力されないので、第２駆動ＩＣ４４４の出力がハイインピーダンス状態になり、制御抵抗Ｒｃによって第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬは徐々に立ち下がる。

Ｔ８区間では、第１スイッチＹｆｒの制御入力信号ＩＮ＿Ｙｆｒが入力されないので、第１スイッチＹｆｒが完全にターンオフされる。

Ｔ８区間の後、メイン制御スイッチＹｐｐ、Ｙｐｎ及び選択回路４６０のスイッチＳｃｌがターンオンされると、サステイン期間ＳＰの動作が行われる。

上記のように本発明の一実施例に係るプラズマ表示装置の立下りリセットパルス／スキャンローパルス発生回路４４０は、Ｙ電極とＶｓｃＬ電圧源との間に第１スイッチＹｆｒと第２スイッチＹｓｃＬを直列に連結して第２スイッチＹｓｃＬのゲート電圧を調節する制御ツェナーダイオードＺＤｃ及び制御抵抗Ｒｃを備え、第１スイッチＹｆｒがアドレス期間ＡＰにも第２スイッチＹｓｃＬにバイアス電流を流すように制御する。これにより、第１スイッチＹｆｒとＶｓｃＬ電圧源との間に位置する第２スイッチＹｓｃＬは、Ｖｎｆ−ＶｓｃＬの低内圧（おおよそ２５Ｖ）を有することになる。よって、本発明の一実施例に係るプラズマ表示装置の立下りリセットパルス／スキャンローパルス発生回路４４０は、第２スイッチＶｓｃＬとして内圧の低い低内圧のスイッチを使うことができるので、プラズマ表示装置の製造コストを節減することができる。

また、本発明の一実施例に係るプラズマ表示装置の立下りリセットパルス／スキャンローパルス発生回路４４０は、第１スイッチＹｆｒのゲート端子と第２スイッチＹｓｃＬのゲート端子との間に繋がれている制御ツェナーダイオードＺＤｃとして小電力のツェナーダイオードを使うことができる。これにより、本発明の一実施例に係るプラズマ表示装置の立下りリセットパルス／スキャンローパルス発生回路４４０は、プラズマ表示装置の製造コストを節減させることができる。

図７は、本発明の他の実施例に係るプラズマ表示装置のスキャン駆動部を示す回路図である。

本発明の他の実施例に係るプラズマ表示装置は、プラズマ表示パネル１００と、制御部２００と、アドレス駆動部３００と、スキャン駆動部７００と、サステイン駆動部５００とを含んでいる。

本発明の他の実施例に係るプラズマ表示装置のプラズマ表示パネル１００、制御部２００、アドレス駆動部３００及びサステイン駆動部５００は、本発明の一実施例に係るプラズマ表示装置のものと同一であるため同じ符号を付して、重複した説明は省略する。従って、以下では本発明の他の実施例に係るプラズマ表示装置のスキャン駆動部７００のみについて説明する。

図７に示したように、本発明の他の実施例に係るプラズマ表示装置のスキャン駆動部７００は、サステインパルス発生回路７１０と、立上りリセットパルス発生回路７２０と、スイッチング部７３０と、立下りリセットパルス／スキャンローパルス発生回路７４０と、スキャンハイパルス発生回路７５０と、選択回路７６０とを含んでいる。

本発明の他の実施例に係るプラズマ表示装置のサステインパルス発生回路７１０、立上りリセットパルス発生回路７２０、スイッチング部７３０、スキャンハイパルス発生回路７５０及び選択回路７６０は、本発明の一実施例に係るプラズマ表示装置のスキャン駆動部４００のサステインパルス発生回路４１０、立上りリセットパルス発生回路４２０、スイッチング部４３０、スキャンハイパルス発生回路４５０及び選択回路４６０と同じであるため、重複した説明は省略する。

立下りリセットパルス／スキャンローパルス発生回路７４０は、第１スイッチＹｆｒと、第２スイッチＹｓｃＬと、ＶｓｃＬ電圧源（スキャンロー電圧源）と、第１駆動ＩＣ７４２と、第２駆動ＩＣ７４４と、ランプ発生部７４６と、制御ツェナーダイオードＺＤｃと、制御抵抗Ｒｃと、逆電流防止用ダイオードＤｃとを含んでいる。また、立下りリセットパルス／スキャンローパルス発生回路７４０は、ダイオードＤ１及びハイインピーダンス用ダイオードＤｈｉをさらに含むことが可能である。このような立下りリセットパルス／スキャンローパルス発生回路７４０は、リセット期間ＲＰの立下り区間にＶｓ電圧（または第１電圧と称する）からＶｎｆ電圧（または第２電圧と称する）まで漸進的に立ち下がる立下りリセットパルスをＹ電極に印加し、アドレス期間ＡＰにオンされる放電セルのＹ電極にＶｓｃＬ電圧のスキャンローパルスを印加する。

立下りリセットパルス／スキャンローパルス発生回路７４０は、図３に示した立下りリセットパルス／スキャンローパルス発生回路４４０と比べると、制御ツェナーダイオードＺＤｃが第１スイッチＹｆｒのソース端子と第２スイッチＹｓｃＬのゲート端子との間に繋がれていること、及び逆電流防止用ダイオードＤｃが加えられていることだけが異なっている。よって、以下では制御ツェナーダイオードＺＤｃの連結形態と、制御ツェナーダイオードＺＤｃの連結形態が変化したことによる立下りリセットパルス／スキャンローパルス発生回路７４０の動作の変化について重点的に説明する。

第１スイッチＹｆｒ、第２スイッチＹｓｃＬ、第１駆動ＩＣ７４２、第２駆動ＩＣ７４４、ランプ発生部７４６、制御抵抗Ｒｃ、ダイオードＤ１及びハイインピーダンス用ダイオードＤｈｉは、図３に示した第１スイッチＹｆｒ、第２スイッチＹｓｃＬ、第１駆動ＩＣ４４２、第２駆動ＩＣ４４４、ランプ発生部４４６、制御抵抗Ｒｃ、ダイオードＤ１及びハイインピーダンス用ダイオードＤｈｉと同じであるため、重複した説明は省略する。

制御ツェナーダイオードＺＤｃは、第１スイッチＹｆｒのソース端子と第２スイッチＹｓｃＬのゲート端子との間に繋がれている。また、制御ツェナーダイオードＺＤｃのカソードは第１スイッチＹｆｒのソース端子と第１駆動ＩＣ７４２の接地端子ＧＮＤ２との間に電気的に繋がれ、制御ツェナーダイオードＺＤｃのアノードは第２スイッチＹｓｃＬのゲート端子と制御抵抗Ｒｃとの間に電気的に繋がれている。このような制御ツェナーダイオードＺＤｃを通じて第２スイッチＹｓｃＬのゲート端子に電流が流れることにより第２スイッチＹｓｃＬのゲート−ソース間の電圧が第２スイッチＹｓｃＬの閾値電圧になれば、第２スイッチＹｓｃＬがターンオンされる。ここで、制御ツェナーダイオードＺＤｃは、第１スイッチＹｆｒのソース端子と第２スイッチＹｓｃＬのゲート端子との間に繋がれているため、第２スイッチＹｓｃＬのスイッチングを制御することができる程度の電流が制御ツェナーダイオードＺＤｃを通過する。これにより、制御ツェナーダイオードＺＤｃは、例えば電力が５００ｍＷ級である小電力のツェナーダイオードを使うことができる。よって、本発明のもう一つの実施例に係るプラズマ表示装置は、小電力の制御ツェナーダイオードＺＤｃを使うことによって、製造コストを節減させることができる。

逆電流防止用ダイオードＤｃは、第１スイッチＹｆｒのソース端子とツェナーダイオードＺＤｃとの間に繋がれている。また、逆電流防止用ダイオードＤｃのアノードは第１駆動ＩＣ７４２の接地端子ＧＮＤ２と第１スイッチＹｓｃＬのソース端子との間に電気的に繋がれ、逆電流防止用ダイオードＤｃのカソードは制御ツェナーダイオードＺＤｃのカソードと電気的に繋がれている。このような逆電流防止用ダイオードＤｃは、アドレス期間ＡＰに第２スイッチＹｓｃＬが第２駆動ＩＣ７４４によって完全にターンオンされて第２スイッチＹｓｃＬのゲート端子の電圧がドレーン端子の電圧より高くなった場合に、電流が第２スイッチＹｓｃＬのゲート端子からドレーン端子に流れることを防止する役割をしている。これにより、アドレス期間ＡＰに第２スイッチＹｓｃＬがターンオフされずにターンオン状態を維持することができることになる。

次は上記のような構成を有し、リセット期間ＲＰの立下り区間にＹ電極に立下りリセットパルスを印加し、アドレス期間ＡＰにＹ電極にスキャンローパルスを印加する立下りリセットパルス／スキャンローパルス発生回路７４０の動作について図８及び図９ａないし図９ｅを参照して説明する。

図８は、リセット期間の立下り区間及びアドレス期間における図７に示した立下りリセットパルス／スキャンローパルス発生回路７４０の動作タイミングを示した図であり、図９ａないし図９ｅはリセット期間の立下り区間及びアドレス期間における図７に示した立下りリセットパルス／スキャンローパルス発生回路が動作した場合の電流経路を示す図である。

まず、パネルキャパシタＣｐにＶｓ電圧が印加された後、スイッチＳｃｌはターンオンされてメイン制御スイッチＹｐｎがターンオフされた状態であると仮定する。これにより、第１スイッチＹｆｒのドレーン端子が繋がれた第１ノードＮ１の電圧Ｖ１はＶｓ電圧になる。言い替えれば、第１スイッチＹｆｒのドレーン端子の電圧はＶｓ電圧になる。ここで、第１スイッチＹｆｒと第２スイッチＹｓｃＬとの間で第１駆動ＩＣ７４２の接地ラインＧＬ１が繋がれた第２ノードＮ２の電圧をＶ２とし、第２スイッチＹｓｃＬとＶｓｃＬ電圧源との間で第２駆動ＩＣ７４４の接地ラインＧＬ２が繋がれた第３ノードＮ３の電圧をＶ３とする。

本発明の他の実施例に係るプラズマ表示装置の駆動方法のうち、リセット期間ＲＰの立下り区間に立下りリセットパルスをＹ電極に印加し、アドレス期間ＡＰにスキャンローパルスをＹ電極に印加する方法は、Ｙ電極とＶｓｃＬ電圧源との間に電気的に繋がれた第１スイッチＹｆｒをターンオンする第１段階と、第１スイッチＹｆｒとＶｓｃＬ電圧源との間に直列に繋がれた第２スイッチＹｓｃＬのターンオン及びターンオフ動作を繰り返してＶｓ電圧からＶｎｆ電圧へ立ち下がる立下りリセットパルスをＹ電極に印加する第２段階と、第２スイッチＹｓｃＬをターンオンしてスキャンロー電圧のスキャンローパルスをＹ電極に印加する第３段階とを含んでいる。

図８に示したように、区間Ｔ１では、第１駆動ＩＣ７４２の制御信号入力端子ＩＮにハイレベルの制御信号ＩＮ＿Ｙｆｒが印加されると、第１駆動ＩＣ７４２の出力端子ＯＵＴと接地端子ＧＮＤ２との間の電圧差である動作電圧Ｖｃｃが第１スイッチＹｆｒに印加される。これにより、第１スイッチＹｆｒのゲート−ソース間電圧Ｖｇｓ＿Ｙｆｒが立ち上がって第１スイッチＹｆｒの閾値電圧Ｖｔｈ１に到逹すると、第１スイッチＹｆｒがターンオンされる。このとき、図９ａに示したように、第１ノードＮ１から第２ノードＮ２に電流が流れることになる（図９ａの矢印１）。このとき、第２駆動ＩＣ７４４は出力がハイインピーダンス状態である。
区間Ｔ２では、第１スイッチＹｆｒがターンオンされた状態で以下の数式７を満たしている間は、第２ノードＮ２の電圧Ｖ２は立ち上がっていき、第１ノードＮ１の電圧Ｖ１はほとんど立ち下がらない状態なので第１スイッチＹｆｒのドレーン−ソース間の両端間電圧は減少する。これは、第２スイッチＹｓｃＬのドレーン−ソース間キャパシタンスがパネルキャパシタＣｐの負荷に比べて非常に小さいために発生する現象である。ここで、第２駆動ＩＣ７４４は出力がハイインピーダンス状態であるため、制御抵抗Ｒｃによって第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬは０Ｖの状態を維持し続ける。

（数７）
Ｖ２−Ｖ３＜Ｖｚ
ここで、Ｖ２−Ｖ３は第２スイッチＹｓｃＬのドレーン端子とソース端子との間の電圧であり、Ｖｚは制御ツェナーダイオードＺＤｃの両端間の電圧である。

区間Ｔ３では、第２ノードＮ２の電圧Ｖ２が立ち上がって以下の数式８を満たすようになると、図９ｂに示したように制御ツェナーダイオードＺＤｃを通じて第２スイッチＹｓｃＬのゲート端子に電流が流れ、第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが上昇し始める（図９ｂの矢印２）。

（数８）
Ｖ２−Ｖ３＞Ｖｚ
そして、第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが立上り続ければ、以下の数式９に示すような結果になる。ここで、Ｖｔｈ２は第２スイッチＹｓｃＬの閾値電圧である。

（数９）
Ｖ２−Ｖ３＝Ｖｚ＋Ｖｔｈ２
区間Ｔ４では、第１スイッチＹｆｒがターンオンされているので、第１ノードＮ１から第２ノードＮ２に流れ込む電流が第２ノードＮ２の電圧Ｖ２を高めて、以下の数式１０に示すように第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２より高く立ち上がる。これにより、図９ｃに示したように、第２スイッチＹｓｃＬがターンオンされ、第２ノードＮ２から第３ノードＮ３に電流が流れて第２ノードＮ２の電圧Ｖ２は立ち下がる（図９ｃの矢印３）。このように、第２ノードＮ２の電圧Ｖ２が立ち下がれば、制御ツェナーダイオードＺＤｃを通じて電流が流れなくなり、図９ｄに示したように制御抵抗Ｒｃを通じて電流が流れて第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが立ち下がる（図９ｄの矢印４）。これによって第２スイッチＹｓｃＬがターンオフされる。このように、第２スイッチＹｓｃＬがターンオフされると、第１スイッチＹｆｒを通じて流れ込む電流によって第２ノードＮ２の電圧Ｖ２が高くなる。すると、以下に示す数式１０をさらに満たすことになり、第２スイッチＹｓｃＬが再びオンされる。

（数１０）
Ｖｇｓ＿ＹｓｃＬ＝（Ｖ２−Ｖ３）−Ｖｚ
このような状況が繰り返されながら、Ｔ４区間には以下に示す数式１１のような結果を維持し続ける。すなわち、Ｖ２＝Ｖ３＋△Ｖを維持しながら、第１ノードＮ１の電圧Ｖ１は立下り続け、立下りリセットパルスの波形が作られる。

（数１１）
（Ｖ２−Ｖ３）＝Ｖｚ＋Ｖｔｈ２＝△Ｖ
ここで、△Ｖは、リセット期間ＲＰの立下り区間にＹ電極に印加される立下りリセットパルスのＶｎｆ電圧と、アドレス期間ＡＰにＹ電極に印加されるスキャンローパルスのＶｓｃＬ電圧との間の一定電圧差（図２の△Ｖ）として定義され、第２スイッチＹｓｃＬのドレーン端子とソース端子との間の電圧（Ｖ２−Ｖ３）と同じである。このような第２スイッチＹｓｃＬのドレーン端子とソース端子との間の電圧（Ｖ２−Ｖ３）は制御ツェナーダイオードＺＤｃの両端間の電圧Ｖｚと第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２とを加えた電圧値であり、制御ツェナーダイオードＺＤｃの両端間の電圧Ｖｚ及び第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２によって調節することができる。例えば、△Ｖが２５Ｖに設定されている場合、両端間の電圧Ｖｚが２０Ｖである制御ツェナーダイオードＺＤｃを備え、閾値電圧Ｖｔｈ２が５Ｖである第２スイッチＹｓｃＬを備えた回路にすることができる。

Ｔ５区間では、第１ノードＮ１の電圧Ｖ１が最終的に第２ノードＮ２の電圧Ｖ２と等しくなれば、以下に示す数式１２のような結果が出る。

（数１２）
Ｖ１＝Ｖ２−Ｖ３＝△Ｖ
そして、第１スイッチＹｆｒのゲート−ソース間電圧Ｖｇｓ＿Ｙｆｒは徐々に立ち上がって動作電圧Ｖｃｃになることで、第１スイッチＹｆｒは完全にターンオンされ、第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬは第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２の状態で制御抵抗Ｒｃによってターンオフされた状態が維持される。

Ｔ６区間では、第２駆動ＩＣ７４４の制御信号入力端子ＩＮにハイレベルの制御信号ＩＮ＿ＹｓｃＬが印加され、第２駆動ＩＣ７４４の出力がハイインピーダンス状態から脱して第２駆動ＩＣ７４４の出力端子ＶＯと接地端子ＧＮＤ２との間の電圧差である動作電圧Ｖｃｃが第２スイッチＹｓｃＬに印加される。これにより、第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬが立ち上がり、第２スイッチＹｓｃＬの閾値電圧Ｖｔｈ２を超えて動作電圧Ｖｃｃになることにより、第２スイッチＹｓｃＬが完全にターンオンされ、図９ｅに示したように第２ノードＮ２は第３ノードＮ３と繋がれる（図９ｅの矢印５）。そして、第１スイッチＹｆｒが完全にターンオンされた状態であるため、第１ノードＮ１の電圧Ｖ１が第３ノードＮ３の電圧Ｖ３、すなわちＶｓｃＬ電圧になる。これにより、アドレス期間ＡＰにＡ電極にＶａ電圧のアドレスパルスが印加されてアドレス放電が行われるときに、第１スイッチＹｆｒ及び第２スイッチＹｓｃＬがターンオンされた状態で第１ノードＮ１の電圧Ｖ１を変動させることなくＶｓｃＬ電圧に維持することができる。このように、第１スイッチＹｆｒと第２スイッチＹｓｃＬによってアドレス期間ＡＰに第１ノードＮ１の電圧Ｖ１を変動させることなくＶｓｃＬ電圧に維持するので、第１スイッチＹｆｒ及び第２スイッチＹｓｃＬのそれぞれに加えられるストレスが減少する。また、アドレス期間ＡＰにオンされるセルのＹ電極にＶｓｃＬ電圧を印加している間に、第１スイッチＹｆｒが第２スイッチＹｓｃＬにバイアス電流を流す役割をするため、第２スイッチＹｓｃＬはＶｎｆ−ＶｓｃＬの低内圧（おおよそ２５Ｖ）を有することになる。ここで、アドレス期間ＡＰに第２スイッチＹｓｃＬが第２駆動ＩＣ７４４によって完全にターンオンされて第２スイッチＹｓｃＬのゲート端子の電圧がドレーン端子の電圧より高くなる場合、電流が第２スイッチＹｓｃＬのゲート端子からドレーン端子に流れることがあるが、このような第２スイッチＹｓｃＬのゲート端子からドレーン端子への電流の流れを逆電流防止用ダイオードＤｃが防止する役割をする。これにより、アドレス期間ＡＰに第２スイッチＹｓｃＬがターンオフされることなくターンオン状態を維持することができる。

Ｔ７区間では、第２スイッチＹｓｃＬの制御入力信号ＩＮ＿ＹｓｃＬが入力されなくなり、第２駆動ＩＣ７４４の出力がハイインピーダンス状態になって制御抵抗Ｒｃによって第２スイッチＹｓｃＬのゲート−ソース間電圧Ｖｇｓ＿ＹｓｃＬは徐々に立ち下がる。

Ｔ８区間では、第１スイッチＹｆｒの制御入力信号ＩＮ＿Ｙｆｒが入力されなくなり、第１スイッチＹｆｒが完全にターンオフされる。

Ｔ８区間以後、メイン制御スイッチＹｐｐ、Ｙｐｎ及び選択回路７６０のスイッチＳｃｌがターンオンされると、サステイン期間ＳＰの動作が行われる。

前述したように、本発明の他の実施例に係るプラズマ表示装置の立下りリセットパルス／スキャンローパルス発生回路７４０は、第１スイッチＹｆｒのソース端子と第２スイッチＹｓｃＬのゲート端子との間に制御ツェナーダイオードＺＤｃを連結することにより、リセット期間ＲＰの立下り区間において第２スイッチＹｓｃＬのゲート端子の電圧を、第２スイッチＹｓｃＬのドレーン端子とソース端子との間の電圧（Ｖ２−Ｖ３）と制御ツェナーダイオードＺＤｃによって調節することができる。従って、本発明の他の実施例に係るプラズマ表示装置の立下りリセットパルス／スキャンローパルス発生回路７４０は、本発明の一実施例に係るプラズマ表示装置の立下りリセットパルス／スキャンローパルス発生回路４４０において、制御ツェナーダイオードＺＤｃが第１スイッチＹｆｒのゲート端子と第２スイッチＹｓｃＬのゲート端子との間に繋がれ、第２スイッチＹｓｃＬのゲート電圧を、第２スイッチＹｓｃＬのドレーン端子とソース端子との間の電圧Ｖ２−Ｖ３、第１駆動ＩＣ４４２の動作電圧Ｖｃｃ及び制御ツェナーダイオードＺＤｃによって制御する場合より、内圧設計を容易にすることができる。

以上、説明したように、本発明は、上述した特定の望ましい実施例に限定される訳ではなく、特許請求の範囲で請求する本発明の要旨を逸脱することなく当業者であれば誰にでも多様な変更実施が可能な範囲まで本発明の技術的精神があると言えるであろう。

本発明の一実施例に係るプラズマ表示装置を概略的に示すブロック図である。図１に示すプラズマ表示装置のパネルを駆動するための駆動波形を示す波形図である。図１に示したスキャン駆動部の構成を示す回路図である。図３に示したスキャン駆動部の立下りリセットパルス／スキャンローパルス発生回路の詳細な回路図である。リセット期間の立下り区間及びアドレス期間における図３に示した立下りリセットパルス／スキャンローパルス発生回路の動作タイミングを示した図である。リセット期間の立下り区間及びアドレス期間における図３に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。リセット期間の立下り区間及びアドレス期間における図３に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。リセット期間の立下り区間及びアドレス期間における図３に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。リセット期間の立下り区間及びアドレス期間における図３に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。リセット期間の立下り区間及びアドレス期間における図３に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。本発明の他の実施例に係るプラズマ表示装置のスキャン駆動部の構成を示す回路図である。リセット期間の立下り区間及びアドレス期間における図７に示した立下りリセットパルス／スキャンローパルス発生回路の動作タイミングを示した図である。リセット期間の立下り区間及びアドレス期間における図７に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。リセット期間の立下り区間及びアドレス期間における図７に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。リセット期間の立下り区間及びアドレス期間における図７に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。リセット期間の立下り区間及びアドレス期間における図７に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。リセット期間の立下り区間及びアドレス期間における図７に示した立下りリセットパルス／スキャンローパルス発生回路の電流経路を示す図である。

符号の説明

１００プラズマ表示パネル
２００制御部
３００アドレス駆動部
４００スキャン駆動部
４４０、７４０立下りリセットパルス／スキャンローパルス駆動部
４４２、７４２第１駆動ＩＣ
４４４、７４４第２駆動ＩＣ
４４６、７４６ランプ発生部
５００サステイン駆動部

Claims

複数のスキャン電極を有するプラズマ表示パネル及び前記スキャン電極に繋がれ、立下りリセットパルス／スキャンローパルス発生回路を含むスキャン駆動部を備え、
前記立下りリセットパルス／スキャンローパルス発生回路は、
前記スキャン電極に電気的に繋がれた第１スイッチと、
前記第１スイッチに直列に繋がれた第２スイッチと、
スキャンロー電圧を有し、前記第２スイッチに電気的に繋がれたスキャンロー電圧源と、
出力端子が前記第１スイッチの制御端子に電気的に繋がれ、接地端子が前記第１スイッチと前記第２スイッチとの間に電気的に繋がれた第１駆動ＩＣと、
出力端子が前記第２スイッチの制御端子に電気的に繋がれ、接地端子が前記第２スイッチと前記スキャンロー電圧源との間に電気的に繋がれた第２駆動ＩＣと、
前記第１スイッチの制御端子と前記第２スイッチの制御端子との間に電気的に繋がれた制御ツェナーダイオードと、
前記第２スイッチの制御端子と前記スキャンロー電圧源との間に電気的に繋がれた制御抵抗と
を含むことを特徴とするプラズマ表示装置。
前記第１スイッチの第１端子は前記スキャン電極と電気的に繋がれ、前記第１スイッチの第２端子は前記第２スイッチの第１端子と前記第１駆動ＩＣの接地端子との間に電気的に繋がれ、前記第１スイッチの制御端子は前記第１駆動ＩＣの出力端子と前記制御ツェナーダイオードのカソードとの間に電気的に繋がれ、
前記第２スイッチの第２端子は前記第２駆動ＩＣの接地端子と前記制御抵抗との間に電気的に繋がれ、前記第２スイッチの制御端子は前記制御ツェナーダイオードのアノードと前記制御抵抗との間に電気的に繋がれていることを特徴とする請求項１に記載のプラズマ表示装置。
前記第１駆動ＩＣは入力端子を有し、前記第１駆動ＩＣの前記入力端子を通じてハイレベル信号が入力されると、前記第１駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧が前記第１スイッチに印加されて前記第１スイッチがターンオンされ、
前記第２駆動ＩＣは入力端子を有し、前記第２駆動ＩＣの前記入力端子を通じてハイレベル信号が入力されると、前記第２駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧が前記第２スイッチに印加されて前記第２スイッチがターンオンされることを特徴とする請求項１または請求項２に記載のプラズマ表示装置。
前記第１駆動ＩＣの動作電圧は前記第１スイッチの閾値電圧より高い電圧値であり、
前記第２駆動ＩＣの動作電圧は前記第２スイッチの閾値電圧より高い電圧値であることを特徴とする請求項３に記載のプラズマ表示装置。
第１電圧を有し、前記第１スイッチの第１端子と前記スキャン電極との間に電気的に繋がれた第１電圧源と、
前記１電圧源と前記第１スイッチの第１端子との間に電気的に繋がれたメイン制御スイッチとをさらに含むことを特徴とする請求項１乃至請求項４のいずれか１項に記載のプラズマ表示装置。
リセット期間の立上り区間に、前記メイン制御スイッチがターンオンされて前記第１電圧が前記スキャン電極に印加されることを特徴とする請求項５に記載のプラズマ表示装置。
前記リセット期間の立下り区間に、前記メイン制御スイッチがターンオフされて前記第１駆動ＩＣによって前記第１スイッチがターンオンされた状態で、前記第２スイッチのターンオン動作とターンオフ動作が繰り返されて前記第２スイッチの第１端子の電圧を一定に維持しながら、前記第１電圧から第２電圧に立ち下がる立下りリセットパルスを前記スキャン電極に印加することを特徴とする請求項５または請求項６に記載のプラズマ表示装置。
前記第２電圧は前記スキャンロー電圧から前記第２スイッチの第１端子と第２端子との間の電圧分高い電圧であり、
前記第２スイッチの第１端子と第２端子との間の電圧は前記制御ツェナーダイオードの両端間の電圧と前記第２スイッチの閾値電圧とを加えた電圧値から前記第１駆動ＩＣの動作電圧を引いた電圧値であることを特徴とする請求項７に記載のプラズマ表示装置。
アドレス期間に、前記第２スイッチが前記第２駆動ＩＣによってターンオンされ、前記スキャンロー電圧のスキャンローパルスが前記スキャン電極に印加されることを特徴とする請求項１乃至請求項８のいずれか１項に記載のプラズマ表示装置。
前記立下りリセットパルス／スキャンローパルス発生回路は、
第１端子が前記スキャン電極と前記第１スイッチの第１端子との間に電気的に繋がれ、
第２端子が前記第１スイッチの制御端子に電気的に繋がれ、
第３端子が前記第１駆動ＩＣの出力端子と前記制御ツェナーダイオードのカソードとの間に電気的に繋がれたランプ発生部をさらに含むことを特徴とする請求項１乃至請求項９のいずれか１項に記載のプラズマ表示装置。
前記ランプ発生部は、
前記第１スイッチの第１端子に電気的に繋がれた抵抗と、
前記抵抗と前記第１スイッチの制御端子との間に電気的に繋がれたキャパシタと
を含むことを特徴とする請求項１０に記載のプラズマ表示装置。
前記立下りリセットパルス／スキャンローパルス発生回路は、
アノードが前記第１スイッチの制御端子と前記ランプ発生部の第２端子との間に電気的に繋がれ、カソードが前記制御ツェナーダイオードのカソードと前記ランプ発生部の第３端子との間に電気的に繋がれたダイオードをさらに含むことを特徴とする請求項１０または請求項１１に記載のプラズマ表示装置。
前記立下りリセットパルス／スキャンローパルス発生回路は、前記第２駆動ＩＣの出力端子と前記制御ツェナーダイオードとの間に電気的に繋がれたハイインピーダンス用ダイオードをさらに含むことを特徴とする請求項１乃至請求項１２のいずれか１項に記載のプラズマ表示装置。
前記立下りリセットパルス／スキャンローパルス発生回路は、前記第２駆動ＩＣの出力端子と前記制御ツェナーダイオードとの間に電気的に繋がれたハイインピーダンス用スイッチをさらに含むことを特徴とする請求項１乃至請求項１２のいずれか１項に記載のプラズマ表示装置。
複数のスキャン電極を有するプラズマ表示パネル及び前記スキャン電極に繋がれ、立下りリセットパルス／スキャンローパルス発生回路を含むスキャン駆動部を備え、
前記立下りリセットパルス／スキャンローパルス発生回路は、
前記スキャン電極に電気的に繋がれた第１スイッチと、
前記第１スイッチに直列に繋がれた第２スイッチと、
スキャンロー電圧を有し、前記第２スイッチに電気的に繋がれたスキャンロー電圧源と、
出力端子が前記第１スイッチの制御端子に電気的に繋がれ、接地端子が前記第１スイッチと前記第２スイッチとの間に電気的に繋がれた第１駆動ＩＣと、
出力端子が前記第２スイッチの制御端子に電気的に繋がれ、接地端子が前記第２スイッチと前記スキャンロー電圧源との間に電気的に繋がれた第２駆動ＩＣと、
前記第１駆動ＩＣの接地端子と前記第２スイッチの制御端子との間に電気的に繋がれた制御ツェナーダイオードと、
前記第２スイッチの制御端子と前記スキャンロー電圧源との間に電気的に繋がれた制御抵抗と、
前記第１駆動ＩＣの接地端子と前記制御ツェナーダイオードとの間に電気的に繋がれた逆電流防止用ダイオードと
を含むことを特徴とするプラズマ表示装置。
前記第１スイッチの第１端子は前記スキャン電極と電気的に繋がれ、前記第１スイッチの第２端子は前記第２スイッチの第１端子と前記第１駆動ＩＣの接地端子との間に電気的に繋がれ、
前記第２スイッチの第１端子は前記第１スイッチの第２端子と前記制御ツェナーダイオードのカソードとの間に電気的に繋がれ、前記第２スイッチの第２端子は前記第２駆動ＩＣの接地端子と前記制御抵抗との間に電気的に繋がれ、前記第２スイッチの制御端子は前記制御ツェナーダイオードのアノードと前記制御抵抗との間に電気的に繋がれ、
前記逆電流防止用ダイオードのアノードは前記第１駆動ＩＣの接地端子と前記前記第１スイッチの第２端子との間に電気的に繋がれ、前記逆電流防止用ダイオードのカソードは前記制御ツェナーダイオードのカソードと電気的に繋がれていることを特徴とする請求項１５に記載のプラズマ表示装置。
前記第１駆動ＩＣは入力端子を有し、前記第１駆動ＩＣの前記入力端子を通じてハイレベル信号が入力されると、前記第１駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧が前記第１スイッチに印加されて前記第１スイッチがターンオンされ、
前記第２駆動ＩＣは入力端子を有し、前記第２駆動ＩＣの前記入力端子を通じてハイレベル信号が入力されると、前記第２駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧が前記第２スイッチに印加されて前記第２スイッチがターンオンされることを特徴とする請求項１５または請求項１６に記載のプラズマ表示装置。
第１電圧を有し、前記第１スイッチの第１端子と前記スキャン電極との間に電気的に繋がれた第１電圧源と、
前記第１電圧源と前記第１スイッチの第１端子との間に電気的に繋がれたメイン制御スイッチとをさらに含むことを特徴とする請求項１５乃至請求項１７のいずれか１項に記載のプラズマ表示装置。
リセット期間の立上り区間に、前記メイン制御スイッチがターンオンされて前記第１電圧が前記スキャン電極に印加されることを特徴とする請求項１８に記載のプラズマ表示装置。
前記リセット期間の立下り区間に、前記メイン制御スイッチがターンオフされて前記第１駆動ＩＣによって前記第１スイッチがターンオンされた状態で、前記第２スイッチのターンオン動作とターンオフ動作を繰り返して前記第２スイッチの第１端子の電圧を一定に維持しながら、前記第１電圧から第２電圧に立ち下がる立下りリセットパルスを前記スキャン電極に印加することを特徴とする請求項１８または請求項１９に記載のプラズマ表示装置。
前記第２電圧は前記スキャンロー電圧から前記第２スイッチの第１端子と第２端子との間の電圧分高い電圧であり、
前記第２スイッチの第１端子と第２端子との間の電圧は前記制御ツェナーダイオードの両端間の電圧と前記第２スイッチの閾値電圧とを加えた電圧値であることを特徴とする請求項２０に記載のプラズマ表示装置。
アドレス期間に、前記第２スイッチが前記第２駆動ＩＣによってターンオンされて前記スキャンロー電圧のスキャンローパルスが前記スキャン電極に印加されることを特徴とする請求項１５乃至請求項２１のいずれか１項に記載のプラズマ表示装置。
前記立下りリセットパルス／スキャンローパルス発生回路は、
第１端子が前記スキャン電極と前記第１スイッチの第１端子との間に電気的に繋がれ、
第２端子が前記第１スイッチの制御端子に電気的に繋がれ、
第３端子が前記第１駆動ＩＣの出力端子と電気的に繋がれたランプ発生部をさらに含むことを特徴とする請求項１５乃至請求項２２のいずれか１項に記載のプラズマ表示装置。
前記ランプ発生部は、
前記第１スイッチの第１端子に電気的に繋がれた抵抗と、
前記抵抗と前記第１スイッチの制御端子との間に電気的に繋がれたキャパシタと
を含むことを特徴とする請求項２３に記載のプラズマ表示装置。
前記立下りリセットパルス／スキャンローパルス発生回路は、
アノードが前記第１スイッチの制御端子と前記ランプ発生部の第２端子との間に電気的に繋がれ、カソードが前記第１駆動ＩＣの出力端子と前記ランプ発生部の第３端子との間に電気的に繋がれたダイオードをさらに含むことを特徴とする請求項２３または請求項２４に記載のプラズマ表示装置。
前記立下りリセットパルス／スキャンローパルス発生回路は、前記第２駆動ＩＣの出力端子と前記制御ツェナーダイオードとの間に電気的に繋がれたハイインピーダンス用ダイオードをさらに含むことを特徴とする請求項１５乃至請求項２５のいずれか１項に記載のプラズマ表示装置。
前記立下りリセットパルス／スキャンローパルス発生回路は、前記第２駆動ＩＣの出力端子と前記制御ツェナーダイオードとの間に電気的に繋がれたハイインピーダンス用スイッチをさらに含むことを特徴とする請求項１５乃至請求項２５のいずれか１項に記載のプラズマ表示装置。
第１電圧が印加された複数のスキャン電極とスキャンロー電圧を有するスキャンロー電圧源とが電気的に繋がれたプラズマ表示装置の駆動方法において、
前記スキャン電極と前記スキャンロー電圧源との間に電気的に繋がれた第１スイッチをターンオンする第１段階と、
前記第１スイッチと前記スキャンロー電圧源との間に直列に繋がれた第２スイッチのターンオン動作とターンオフ動作を繰り返しながら前記第１電圧から第２電圧に立ち下がる立下りリセットパルスを前記スキャン電極に印加する第２段階と、
前記第２スイッチをターンオンして前記第２電圧より小さい値を有する前記スキャンロー電圧のスキャンローパルスを前記スキャン電極に印加する第３段階と
を含むことを特徴とするプラズマ表示装置の駆動方法。
前記第１段階は、
第１端子が前記スキャン電極に繋がれ、第２端子が第１駆動ＩＣの接地端子に繋がれ、制御端子が前記第１駆動ＩＣの出力端子に繋がれた前記第１スイッチが、前記第１駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧によってターンオンされる段階であることを特徴とする請求項２８に記載のプラズマ表示装置の駆動方法。
前記第２段階は、
第１端子が前記第１スイッチの第２端子と前記第１駆動ＩＣの接地端子との間に繋がれ、第２端子が第２駆動ＩＣの接地端子と前記スキャンロー電圧源との間に繋がれ、制御端子が前記第１スイッチの制御端子と前記第１駆動ＩＣの出力端子との間にカソードが繋がれた制御ツェナーダイオードのアノードと前記第２駆動ＩＣの出力端子との間に繋がれた前記第２スイッチの制御端子に、前記制御ツェナーダイオードのカソードからアノードに流れる電流が印加されて前記第２スイッチがターンオンされる段階と、
前記制御ツェナーダイオードのカソードからアノードに流れる電流が、前記第２スイッチの制御端子と前記第２スイッチの第２端子との間に電気的に繋がれた制御抵抗を通じて放電し、前記第２スイッチがターンオフされる段階と
を含むことを特徴とする請求項２９に記載のプラズマ表示装置の駆動方法。
前記第２電圧は前記スキャンロー電圧から前記第２スイッチの第１端子と第２端子との間の電圧分高い電圧であり、
前記第２スイッチの第１端子と第２端子との間の電圧は前記制御ツェナーダイオードの両端間の電圧と前記第２スイッチの閾値電圧とを加えた電圧値から前記第１駆動ＩＣの動作電圧を引いた電圧値であることを特徴とする請求項２９または請求項３０に記載のプラズマ表示装置の駆動方法。
前記第３段階は、
前記第２スイッチが前記第２駆動ＩＣの出力端子と接地端子との間の電圧差である動作電圧によってターンオンされる段階であることを特徴とする請求項３０または請求項３１に記載のプラズマ表示装置の駆動方法。
前記第２段階は、
第１端子が前記第１スイッチの第２端子と前記第１駆動ＩＣの接地端子との間に繋がれ、第２端子が第２駆動ＩＣの接地端子と前記スキャンロー電圧源との間に繋がれ、制御端子が前記第１スイッチの第２端子と前記第１駆動ＩＣの接地端子との間にカソードが繋がれた制御ツェナーダイオードのアノードと前記第２駆動ＩＣの出力端子との間に繋がれた前記第２スイッチの制御端子に、アノードが前記第１スイッチの第２端子と前記第１駆動ＩＣの接地端子との間に繋がれてカソードが前記制御ツェナーダイオードのカソードに繋がれた逆電流防止用ダイオード及び前記制御ツェナーダイオードを通じて流れる電流を印加して、前記第２スイッチがターンオンされる段階と、
前記逆電流防止用ダイオード及び前記制御ツェナーダイオードを通じて流れる電流が、前記第２スイッチの制御端子と前記第２スイッチの第２端子との間に電気的に繋がれた制御抵抗を通じて放電して、前記第２スイッチがターンオフされる段階と
を含むことを特徴とする請求項２９に記載のプラズマ表示装置の駆動方法。
前記第２電圧は前記スキャンロー電圧から前記第２スイッチの第１端子と第２端子との間の電圧分高い電圧であり、
前記第２スイッチの第１端子と第２端子との間の電圧は前記制御ツェナーダイオードの両端間の電圧と前記第２スイッチの閾値電圧とを加えた電圧値であることを特徴とする請求項３３に記載のプラズマ表示装置の駆動方法。