KR20080046831A - 플라즈마 표시 장치 - Google Patents

플라즈마 표시 장치 Download PDF

Info

Publication number
KR20080046831A
KR20080046831A KR1020060116343A KR20060116343A KR20080046831A KR 20080046831 A KR20080046831 A KR 20080046831A KR 1020060116343 A KR1020060116343 A KR 1020060116343A KR 20060116343 A KR20060116343 A KR 20060116343A KR 20080046831 A KR20080046831 A KR 20080046831A
Authority
KR
South Korea
Prior art keywords
sustain
scan
transistor
voltage
supplying
Prior art date
Application number
KR1020060116343A
Other languages
English (en)
Inventor
손진부
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060116343A priority Critical patent/KR20080046831A/ko
Priority to JP2007004713A priority patent/JP2008129570A/ja
Priority to US11/940,259 priority patent/US20080211789A1/en
Priority to EP07121164A priority patent/EP1926077A1/en
Priority to CNA2007101948340A priority patent/CN101188087A/zh
Publication of KR20080046831A publication Critical patent/KR20080046831A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 스위치의 수를 줄임과 동시에 발열을 감소시킬 수 있도록 한 플라즈마 표시 장치에 관한 것이다.
본 발명의 복수의 주사전극 및 유지전극을 포함하는 플라즈마 표시 장치에 있어서; 상기 주사전극 각각에 접속되어 제 1단으로 공급되는 전압과 제 2단을 공급되는 전압을 상기 주사전극에 선택적으로 인가하는 선택회로와; 서스테인 전압원 및 상기 선택회로에 접속되며, 상기 주사전극으로 서스테인 펄스를 공급하기 위한 에너지 회수회로와; 상기 선택회로에 접속되며, 상기 주사전극으로 상승 램프펄스, 하강 램프펄스 및 스캔펄스를 공급하기 위한 구동부들과; 전류의 흐름을 제어하기 위한 제어 트랜지스터를 포함하며; 상기 제어 트랜지스터는 상기 에너지 회수회로에 포함되어 상기 서스테인 전압을 상기 선택회로로 공급하기 위한 제 2트랜지스터와, 기전 전압원의 전압을 상기 선택회로로 공급하기 위한 제 1트랜지스터의 사이에 위치된다.

Description

플라즈마 표시 장치{Plasma Display Apparatus}
도 1은 종래의 주사 구동부를 나타내는 도면이다.
도 2는 도 1에 도시된 주사 구동부에서 제어 트랜지스터로 흐르는 전류를 나타내는 도면이다.
도 3은 본 발명의 실시예에 의한 플라즈마 표시 장치를 나타내는 도면이다.
도 4는 도 3에 도시된 주사 구동부에서 공급되는 구동 파형을 나타내는 도면이다.
도 5는 본 발명의 제 1실시예에 의한 주사 구동부를 나타내는 도면이다.
도 6은 도 5에 도시된 주사 구동부에서 제어 트랜지스터로 흐르는 전류를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
102,106,502,506 : 구동부 104,504 : 에너지 회수회로
110,510 : 선택회로 302 : 어드레스 구동부
304 : 유지 구동부 306 : 주사 구동부
308 : 전원부 310 : 제어부
312 : 표시패널 314 : 방전셀
본 발명은 플라즈마 표시 장치에 관한 것으로, 특히 스위치의 수를 줄임과 동시에 발열을 감소시킬 수 있도록 한 플라즈마 표시 장치에 관한 것이다.
플라즈마 표시 장치의 상부기판에는 주사전극 및 유지전극이 형성되고, 상부기판과 대향되는 하부기판에는 주사전극 및 유지전극과 직교하는 방향으로 어드레스전극이 형성된다.
이와 같은 플라즈마 표시 장치의 한 프레임은 소정의 가중치를 가지는 다수의 서브필드로 분할되어 구동된다. 각각의 서브필드는 리셋 기간(Reset Period), 어드레스 기간(Address Period) 및 서스테인 기간(Sustain Period)으로 이루어진다.
리셋 기간 동안에는 주사전극으로 램프펄스를 공급하여 다음의 어드레스 방전이 안정적으로 이루어지도록 소정의 벽전하는 형성한다. 어드레스 기간 동안에는 주사전극들로 스캔펄스를 순차적으로 공급하고, 어드레스전극으로 데이터펄스를 공급한다. 그러면, 데이터펄스가 공급된 방전셀에서 어드레스 방전이 발생되어 소정의 벽전하가 형성된다.
서스테인 기간 동안에는 주사전극 및 유지전극으로 서스테인 펄스를 교번적 으로 공급하여 어드레스 방전에 의하여 선택된 셀에서 서스테인 방전이 일어나도록 한다. 여기서, 서스테인 방전이 일어나는 횟수에 대응하여 소정 휘도의 화상이 패널에서 표시된다.
이와 같은 종래의 플라즈마 표시장치에는 주사전극으로 소정의 구동파형을 공급하기 위한 주사 구동부가 포함된다.
도 1은 종래의 주사 구동부를 나타내는 도면이다. 도 1에서 패널 커패시터(Cp)는 주사전극(Y)과 유지전극(X)에 의하여 형성되는 용량성 성분을 등가적으로 표현한 것이다. 또한, 유지전극(X)은 유지 구동부(미도시)와 접속되나 설명의 편의성을 위하여 기저 전압원(GND)과 접속되는 것으로 도시하기로 한다.
도 1을 참조하면, 종래의 주사 구동부는 주사전극(Y) 각각에 접속되는 선택회로(110), 상승 램프펄스를 공급하기 위한 제 1구동부(102), 하강 램프펄스 및 스캔펄스를 공급하기 위한 제 2구동부(106) 및 패널 커패시터(Cp)의 에너지를 회수 및 재공급하기 위한 에너지 회수회로(104)를 구비한다.
선택회로(110)는 주사전극(Y) 각각마다 접속된다. 이와 같은 선택회로(110)는 트랜지스터들(Sch, Scl)의 턴-온 및 턴-오프를 제어하면서 주사전극(Y)으로 공급되는 구동파형(구동전압)을 제어한다. 여기서, 주사전극(Y) 각각마다 접속되는 선택회로(110)는 일반적으로 집적회로(Integrated Circuit) 형태로 설치된다.
제 1구동부(102)는 각 서브필드의 리셋기간 동안 상승 램프펄스를 선택회로(110)를 경유하여 주사전극(Y)으로 공급한다. 그러면, 방전셀에서 다수의 미세 방전이 발생되고, 이 미세방전에 의하여 소정의 벽전하가 형성된다. 이를 위하여, 제 1구동부(102)는 하나의 트랜지스터(Yrr), 다이오드(Dset) 및 부스팅 커패시터(Cb)를 구비한다.
제 2구동부(106)는 상승 램프펄스가 공급된 이후에 하강 램프펄스를 선택회로(110)를 경유하여 주사전극(Y)으로 공급한다. 그러면, 상승 램프펄스에 의하여 방전셀에 형성된 벽전하의 일부가 소거된다. 하강 램프펄스에 의하여 방전셀에 형성된 벽전하가 일부 소거되면 어드레스 기간 동안 불필요하게 강한 방전이 발생하는 것을 방지할 수 있다. 그리고, 제 2구동부(106)는 각 서브필드의 어드레스 기간 동안 주사전극들(Y)로 스캔펄스를 순차적으로 공급한다. 이를 위해, 제 2구동부(106)는 다이오드(Dsch), 트랜지스터들(Ysch, Ysp, Yscan, Yfr) 및 커패시터(Csch)를 구비한다.
에너지 회수회로(104)는 각 서브필드의 서스테인 기간 동안 서스테인 펄스를 공급한다. 실질적으로, 에너지 회수회로(104)는 패널 커패시터(Cp)에 충전된 에너지를 회수하고, 회수된 에너지를 이용하여 서스테인 펄스를 공급함으로써 소비전력을 저감한다. 이와 같은 에너지 회수회로(104)는 트랜지스터들(Yr, Yf, Ys, Yg, Ypp), 다이오드들(Yrpass, Yfpass, D1, D2) 및 인덕터(L)를 구비한다.
한편, 종래의 주사 구동부는 주사전극(Y)으로 부극성의 전위를 공급할 때 부극성의 전위가 안정적으로 유지되도록 에너지 회수회로(104)와 선택회로(110) 사이에 위치되는 제어 트랜지스터(Ypn)를 추가로 구비한다. 제어 트랜지스터(Ypn)는 주사전극(Y)으로 부극성의 전압이 공급될 때 턴-오프되어 에너지 회수회로(104)로 불필요한 전류가 유입되는 것을 방지하고, 이에 따라 부극성의 전압이 안정적으로 주사전극(Y)으로 공급되도록 한다.
여기서 제어 트랜지스터(Ypn)로는 도 2에 도시된 바와 같이 트랜지스터(Yr)가 턴-온되어 서스테인 펄스가 공급되는 시점의 상승전류, 트랜지스터(Yf)가 턴-온되어 서스테인 펄스가 하강되는 시점의 하강전류, 트랜지스터(Yg)가 턴-온될 때 흐르는 그라운드 전류 및 서스테인 펄스가 안정적으로 유지되도록 서스테인 전압(Vs)이 공급될 때 서스테인 전류가 흐른다.
하지만, 도 2에 도시된 바와 같이 많은 전류가 제어 트랜지스터(Ypn)를 경유하여 공급되면 제어 트랜지스터(Ypn)에서 높은 열이 생성되는 문제점이 있다. 실제로, 제어 트랜지스터(Ypn)의 발열에 의한 악영향을 방지하기 위하여 부수적인 방열대책이 추가되기도 한다. 또한, 상술한 전류들에 의하여 제어 트랜지스터(Ypn)가 파손되는 것을 방지하기 위하여 제어 트랜지스터(Ypn)는 다수의 트랜지스터로 구성되고, 이에 따라 제조비용을 증가하는 문제점이 발생한다. 더불어, 서스테인 전압(Vs)이 제어 트랜지스터(Ypn)를 경유하여 공급되기 때문에, 즉 제어 트랜지스터(Ypn)의 높은 발열에 의하여 서스테인 펄스가 왜곡되는 경우가 발생하기로 한다.
따라서, 본 발명의 목적은 스위치의 수를 줄임과 동시에 발열을 감소시킬 수 있도록 한 플라즈마 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 복수의 주사전극 및 유지전극을 포함하는 플라즈마 표시 장치에 있어서; 상기 주사전극 각각에 접속되어 제 1단으로 공급되는 전압과 제 2단을 공급되는 전압을 상기 주사전극에 선택적으로 인가하는 선택회로와; 서스테인 전압원 및 상기 선택회로에 접속되며, 상기 주사전극으로 서스테인 펄스를 공급하기 위한 에너지 회수회로와; 상기 선택회로에 접속되며, 상기 주사전극으로 상승 램프펄스, 하강 램프펄스 및 스캔펄스를 공급하기 위한 구동부들과; 전류의 흐름을 제어하기 위한 제어 트랜지스터를 포함하며; 상기 제어 트랜지스터는 상기 에너지 회수회로에 포함되어 상기 서스테인 전압을 상기 선택회로로 공급하기 위한 제 2트랜지스터와, 기전 전압원의 전압을 상기 선택회로로 공급하기 위한 제 1트랜지스터의 사이에 위치된다.
바람직하게, 상기 구동부들은 상기 상승 램프펄스를 공급하기 위한 제 1구동부와, 상기 하강 램프펄스 및 스캔펄스를 공급하기 위한 제 2구동부를 구비한다. 상기 에너지 회수회로는 상기 주사전극 및 유지전극에 의하여 등가적으로 형성되는 패널 커패시터로부터 에너지를 회수하여 충전하는 소스 커패시터와, 상기 소스 커패시터에 충전된 전압을 상기 패널 커패시터로 공급할 때 턴-온되는 제 3트랜지스터와, 상기 패널 커패시터로부터 에너지가 회수될 때 턴-온되는 제 4트랜지스터와, 상기 패널 커패시터와 공진회로를 형성하는 인덕터를 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 3 내지 도 6을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 의한 플라즈마 표시 장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시예에 의한 플라즈마 표시 장치는 표시패널(312), 어드레스 구동부(302), 유지 구동부(304), 주사 구동부(306), 전원부(308) 및 제어부(310)를 구비한다.
표시패널(312)은 서로 나란하게 형성되는 주사전극들(Y1 내지 Yn) 및 유지전극들(X1 내지 Xn)과, 주사전극들(Y1 내지 Yn)과 교차되는 방향으로 형성되는 어드레스전극들(A1 내지 Am)을 구비한다. 여기서, 주사전극들(Y1 내지 Yn), 유지전극들(X1 내지 Xn) 및 어드레스 전극들(A1 내지 Am)이 교차되는 부분에 방전셀(314)이 위치된다. 방전셀(314)을 이루는 전극들(Y,X,A)의 구조는 본 발명의 실시예이며 본 발명이 이에 한정되지는 않는다.
제어부(310)는 외부로부터 영상신호를 공급받아 어드레스 구동부(302), 유지 구동부(304) 및 주사 구동부(306)를 제어하기 위한 제어신호들을 생성한다. 여기서, 제어부(310)는 한 프레임이 리셋 기간, 어드레스 기간 및 서스테인 기간을 가지는 복수의 서브필드로 분할되어 구동될 수 있도록 제어신호들을 생성한다.
어드레스 구동부(302)는 제어부(310)로부터 공급되는 제어신호에 대응하여 각각의 서브필드의 어드레스 기간 동안 어드레스전극들(A1 내지 Am)로 데이터펄스 를 공급하여 켜질 방전셀들(314)을 선택한다.
유지 구동부(304)는 제어부(310)로부터 공급되는 제어신호에 대응하여 각각의 서브필드의 서스테인 기간 동안 유지전극들(X1 내지 Xn)로 서스테인펄스를 공급한다.
주사 구동부(306)는 제어부(310)로부터 공급되는 제어신호에 대응하여 주사전극들(Y1 내지 Yn)로 공급되는 구동파형을 제어한다. 다시 말하여, 주사 구동부(306)는 각 서브필드의 리셋 기간 동안 주사전극들(Y1 내지 Yn)로 램프펄스를 공급하고, 어드레스 기간 동안 스캔펄스를 순차적으로 공급한다. 또한, 주사 구동부(306)는 각 서브필드의 서스테인 기간 동안 유지전극들(X1 내지 Xn)과 교번되게 서스테인 펄스를 공급한다.
전원부(308)는 플라즈마 표시장치의 구동에 필요한 전원을 제어부(310) 및 구동부들(302, 304, 306)로 공급한다.
도 4는 도 3에 도시된 주사 구동부(306)에서 공급되는 구동파형을 나타내는 파형도이다.
도 4를 참조하면, 리셋기간 동안 주사 구동부(306)는 주사전극(Y)으로 상승램프펄스 및 하강 램프펄스를 공급한다. 상승 램프펄스가 공급되면 방전셀(314)에서 다수의 미세 방전이 발생하여 소정의 벽전하가 형성된다. 하강 램프펄스가 공급되면 상승 램프펄스에 의하여 방전셀(314)에 생성된 벽전하들 중 일부가 소거된다. 하강 램프펄스에 의하여 방전셀(314)에 형성된 일부 벽전하가 소거되면 어드 레스 기간 동안 방전셀(314)에서 강방전이 발생하는 것을 방지할 수 있다.
어드레스 기간 동안 주사 구동부(306)는 주사전극(Y)으로 스캔펄스를 공급한다. 이때, 어드레스 구동부(302)는 표시하고자 하는 계조에 대응하여 어드레스전극들(A1 내지 Am)로 데이터펄스를 공급한다. 그러면, 스캔펄스와 데이터펄스의 전압차와 리셋 기간에 생성된 벽전압이 더해지면서 데이터펄스가 공급된 방전셀(314)에서 어드레스 방전이 발생한다. 어드레스 방전이 발생된 방전셀(314)에는 서스테인 방전에 필요한 벽전하가 형성된다.
서스테인 기간 동안 주사 구동부(306)는 서스테인 펄스를 주사전극(Y)으로 공급한다. 이때, 유지 구동부(304)는 주사전극(Y)으로 공급되는 서스테인 펄스와 교번되도록 서스테인 펄스를 유지전극(X)으로 공급한다. 그러면, 어드레스 방전에 의하여 선택된 방전셀(314) 내의 벽전압과 서스테인 펄스의 전압이 더해지면서 서스테인 방전이 발생된다. 여기서, 서스테인 방전의 횟수는 서스테인 펄스의 공급횟수에 의하여 결정된다.
도 5는 본 발명의 실시예에 의한 주사 구동부를 나타내는 도면이다. 도 5에서 패널 커패시터(Cp)은 주사전극(Y)과 유지전극(X)에 의하여 형성되는 용량성 성분을 등가적으로 표현한 것이다. 또한, 유지전극(X)은 유지 구동부(304)와 접속되나 설명의 편의성을 위하여 기저 전압원(GND과 접속되는 것으로 도시하기로 한다.
도 5를 참조하면, 본 발명의 실시예에 의한 주사 구동부(306)는 주사전극(Y) 각각에 접속되는 선택회로(510), 상승 램프펄스를 공급하기 위한 제 1구동부(502), 하강 램프펄스 및 스캔펄스를 공급하기 위한 제 2구동부(506) 및 패널 커패시터(Cp)의 에너지를 회수 및 재공급하기 위한 에너지 회수회로(504)를 구비한다.
선택회로(510)는 주사전극(Y) 각각마다 접속된다. 이와 같은 선택회로(510)는 트랜지스터들(Sch, Scl)의 턴-온 및 턴-오프를 제어하면서 제 1노드(N1)(또는 제 1단) 및 제 2노드(N2)(또는 제 2단)로 공급되는 전압을 선택적으로 주사전극(Y)으로 공급한다.
제 1구동부(502)는 각 서브필드의 리셋기간 동안 상승 램프펄스를 선택회로(510)를 경유하여 주사전극(Y)으로 공급한다. 이를 위하여, 제 1구동부(502)는 트랜지스터(Yrr), 다이오드(Dset) 및 부스팅 커패시터(Cb)를 구비한다.
부스팅 커패시터(Cb)의 일측은 에너지 회수회로(504)에 접속되고, 다른측은 다이오드(Dset)에 접속된다. 이와 같은 부스팅 커패시터(Cb)는 리셋기간 동안 에너지 회수회로(504)로부터 서스테인 전압(Vs)을 공급받는다. 따라서, 리셋기간 동안 공급되는 상승 리셋전압(Vset)은 서스테인 전압(Vs) 보다 높은 전압으로 공급된다. 다이오드(Dset)는 역전류가 흐르는 것을 방지한다.
트랜지스터(Yrr)는 리셋기간 중 상승 램프펄스가 공급되는 기간 동안 턴-온된다.
제 2구동부(506)는 상승 램프펄스가 공급된 이후에 하강 램프펄스를 선택회로(510)를 경유하여 주사전극(Y)으로 공급한다. 또한, 제 2구동부(506)는 각 서브필드의 어드레스 기간 동안 주사전극들(Y)로 스캔펄스를 순차적으로 공급한다. 이를 위해, 제 2구동부(506)는 다이오드(Dsch), 트랜지스터들(Ysch, Ysp, Yscan, Yfr), 커패시터(Csch) 및 제너 다이오드(Dz)를 구비한다.
하강 램프펄스가 공급될 때는 트랜지스터(Yfr, Scl)가 턴-온된다. 그러면, 주사전극(Y)의 전압이 서서히 제 2주사전압(Vscan) 까지 하강된다.
어드레스 기간 동안 트랜지스터(Yscan, Ysch)가 턴-온된다. 그러면, 제 1노드(N1)로 제 1주사전압(Vsc_h)이 인가되고, 제 2노드(N2)로 제 2주사전압(Vscan)이 인가된다. 이 경우, 선택회로(510)에 포함되는 트랜지스터들(sch, scl)의 동작에 대응하여 주사전극(Y)으로는 제 1주사전압(Vsc_h) 및 제 2주사전압(Vscan) 중 어느 하나의 전압이 공급된다. 한편, 제 2구동부(506)가 구동되어 하강 램프펄스가 공급되는 기간 및 어드레스 기간 동안 제어 트랜지스터(Ypn)는 턴-오프 상태를 유지한다.
에너지 회수회로(504)는 각 서브필드의 서스테인 기간 동안 서스테인 펄스를 공급한다. 여기서, 에너지 회수회로(504)는 패널 커패시터(Cp)에 충전된 에너지를 회수하고, 회수된 에너지를 이용하여 서스테인 펄스를 공급함으로써 소비전력을 저감한다. 이와 같은 에너지 회수회로(504)는 트랜지스터들(Yr, Yf, Ys, Ypp, Yg), 다이오드들(D1, D2, Yrpass, Yfpass), 인덕터(L) 및 소스 커패시터(Cs)를 구비한다.
소스 커패시터(Cs)는 서스테인 기간 동안 패널 커패시터(Cp)로부터 에너지를 회수하여 전압을 충전하고, 충전된 전압을 패널 커패시터(Cp)로 재공급한다. 이를 위해, 소스 커패시터(Cs)는 서스테인 전압(Vs)의 절반에 해당하는 전압을 충전할 수 있는 용량을 갖는다.
인덕터(L)는 소스 커패시터(Cs)와 패널 커패시터(Cp) 사이에 위치된다. 이와 같은 인덕터(L)는 패널 커패시터(Cp)과 함께 공진회로를 형성한다. 따라서, 소스 커패시터(Cs)로부터 패널 커패시터(Cp)로 공급되는 전압은 대략 서스테인 전압(Vs) 까지 상승한다.
제 3트랜지스터(Yr)는 인덕터(L)와 소스 커패시터(Cs) 사이에 위치된다. 이와 같은 제 3트랜지스터(Yr)는 소스 커패시터(Cs)로부터 패널 커패시터(Cp)로 전압이 공급될 때 턴-온된다.
제 4트랜지스터(Yf)는 인덕터(L)와 소스 커패시터(Cs) 사이에 위치된다. 이와 같은 제 4트랜지스터(Yf)는 패널 커패시터(Cp)로부터 소스 커패시터(Cs)로 에너지가 회수될 때 턴-온된다.
제 5트랜지스터(Ys) 및 제 2트랜지스터(Ypp)는 서스테인 전압(Vs)과 패널 커패시터(Cp) 사이에 위치된다. 이와 같은 제 5트랜지스터(Ys) 및 제 2트랜지스터(Ypp)는 소스 커패시터(Cs)로부터 패널 커패시터(Cp)로 전압이 1차 공급된 이후에 턴-온된다. 그러면, 패널 커패시터(Cp)로 서스테인 전압(Vs)이 공급되어 서스테인 방전이 안정적으로 발생될 수 있다.
제 1트랜지스터(Yg)는 기저 전압원(GND)과 패널 커패시터(Cp) 사이에 위치된다. 이와 같은 제 1트랜지스터(Yg)는 패널 커패시터(Cp)로 기저전위가 공급될 때 턴-온된다.
제어 트랜지스터(Ypn)는 제 2트랜지스터(Ypp)와 제 1트랜지스터(Yg) 사이에 위치된다. 이와 같은 제어 트랜지스터(Ypn)는 제 2노드(N2)로 부극성의 전위가 공 급될 때 턴-오프되어 불필요한 전류가 흐르는 것을 방지하고, 이에 따라 제 2노드(N2)의 전위가 안정적으로 부극성으로 유지되도록 한다.
한편, 본 발명과 같이 제어 트랜지스터(Ypn)가 제 2트랜지스터(Ypp)와 제 1트랜지스터(Yg) 사이에 위치되면 도 6에 도시된 바와 같이 제 3트랜지스터(Yr)가 턴-온되어 서스테인 펄스가 공급되는 시점의 상승전류, 제 4트랜지스터(Yf)가 턴-온되어 서스테인 펄스가 하강되는 시점의 하강전류, 제 1트랜지스터(Yg)가 턴-온될 때의 그라운드 전류만이 제어 트랜지스터(Ypn)로 흐르게 된다. 즉, 본 발명의 제어 트랜지스터(Ypn)는 종래와 비교할 때 서스테인 전압(Vs)에 의한 서스테인 전류가 흐르지 않는다.
그러면, 제어 트랜지스터(Ypn)의 발열을 감소시킬 수 있으므로 제어 트랜지스터(Ypn)의 수를 감소할 수 있는 장점이 있다. 또한, 제어 트랜지스터(Ypn)의 발열이 감소되면 방열 개선을 통하여 구동회로가 삽입되는 보드의 사이즈를 줄일 수도 있다. 아울러, 서스테인 전압(Vs)이 제어 트랜지스터(Ypn)를 경유하지 않고 공급되기 때문에 서스테인 펄스가 왜곡되는 것을 방지할 수 있다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 서스테인 전류가 흐르지 않도록 제어 트랜지스터의 위치를 설정함으로써 제어 트랜지스터의 발열을 방지할 수 있고, 이에 따라 제조비용을 절감할 수 있다. 또한, 본 발명에서는 서스테인 전압이 제어 트랜지스터를 경유하지 않고 패널 커패시터로 공급되기 때문에 서스테인 펄스의 왜곡을 방지할 수 있다.

Claims (3)

  1. 복수의 주사전극 및 유지전극을 포함하는 플라즈마 표시 장치에 있어서;
    상기 주사전극 각각에 접속되어 제 1단으로 공급되는 전압과 제 2단으로 공급되는 전압을 상기 주사전극에 선택적으로 인가하는 선택회로와;
    서스테인 전압원 및 상기 선택회로에 접속되며, 상기 주사전극으로 서스테인 펄스를 공급하기 위한 에너지 회수회로와;
    상기 선택회로에 접속되며, 상기 주사전극으로 상승 램프펄스, 하강 램프펄스 및 스캔펄스를 공급하기 위한 구동부들과;
    전류의 흐름을 제어하기 위한 제어 트랜지스터를 포함하며;
    상기 제어 트랜지스터는 상기 에너지 회수회로에 포함되어 상기 서스테인 전압을 상기 선택회로로 공급하기 위한 제 2트랜지스터와, 기전 전압원의 전압을 상기 선택회로로 공급하기 위한 제 1트랜지스터의 사이에 위치되는 것을 특징으로 하는 플라즈마 표시 장치.
  2. 제 1항에 있어서,
    상기 구동부들은
    상기 상승 램프펄스를 공급하기 위한 제 1구동부와,
    상기 하강 램프펄스 및 스캔펄스를 공급하기 위한 제 2구동부를 구비하는 것을 특징으로 하는 플라즈마 표시 장치.
  3. 제 1항에 있어서,
    상기 에너지 회수회로는
    상기 주사전극 및 유지전극에 의하여 등가적으로 형성되는 패널 커패시터로부터 에너지를 회수하여 충전하는 소스 커패시터와,
    상기 소스 커패시터에 충전된 전압을 상기 패널 커패시터로 공급할 때 턴-온되는 제 3트랜지스터와,
    상기 패널 커패시터로부터 에너지가 회수될 때 턴-온되는 제 4트랜지스터와,
    상기 패널 커패시터와 공진회로를 형성하는 인덕터를 구비하는 것을 특징으로 하는 플라즈마 표시 장치.
KR1020060116343A 2006-11-23 2006-11-23 플라즈마 표시 장치 KR20080046831A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060116343A KR20080046831A (ko) 2006-11-23 2006-11-23 플라즈마 표시 장치
JP2007004713A JP2008129570A (ja) 2006-11-23 2007-01-12 プラズマ表示装置
US11/940,259 US20080211789A1 (en) 2006-11-23 2007-11-14 Plasma display apparatus
EP07121164A EP1926077A1 (en) 2006-11-23 2007-11-21 Plasma display apparatus
CNA2007101948340A CN101188087A (zh) 2006-11-23 2007-11-22 等离子体显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116343A KR20080046831A (ko) 2006-11-23 2006-11-23 플라즈마 표시 장치

Publications (1)

Publication Number Publication Date
KR20080046831A true KR20080046831A (ko) 2008-05-28

Family

ID=39186128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116343A KR20080046831A (ko) 2006-11-23 2006-11-23 플라즈마 표시 장치

Country Status (5)

Country Link
US (1) US20080211789A1 (ko)
EP (1) EP1926077A1 (ko)
JP (1) JP2008129570A (ko)
KR (1) KR20080046831A (ko)
CN (1) CN101188087A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831010B1 (ko) * 2007-05-03 2008-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515334B1 (ko) * 2003-08-25 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 플라즈마디스플레이 장치
KR100692040B1 (ko) * 2005-02-17 2007-03-09 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치 및 방법

Also Published As

Publication number Publication date
CN101188087A (zh) 2008-05-28
US20080211789A1 (en) 2008-09-04
EP1926077A1 (en) 2008-05-28
JP2008129570A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
KR100815759B1 (ko) 플라즈마 표시 장치 및 그 구동방법
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
US20080117126A1 (en) Plasma display panel with improved power source unit
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080046831A (ko) 플라즈마 표시 장치
KR100823490B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP4880534B2 (ja) プラズマ表示装置及びその駆動方法
KR100839425B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778455B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100786491B1 (ko) 플라즈마 표시 패널의 구동장치 및 이를 구비한 플라즈마표시장치
KR100590070B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100637513B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100599736B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
US20080170001A1 (en) Plasma display and associated driver
KR100649533B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US20080158104A1 (en) Plasma display device
KR100823482B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100913180B1 (ko) 플라즈마 표시 장치 및 그의 전원 장치
KR20070056642A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100570767B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100529083B1 (ko) 플라즈마 디스플레이 패널과 그의 구동 장치
KR20080075678A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080045493A (ko) 플라즈마 표시 장치, 그 구동 장치 및 전원 공급 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application