KR100649723B1 - 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR100649723B1
KR100649723B1 KR1020050015125A KR20050015125A KR100649723B1 KR 100649723 B1 KR100649723 B1 KR 100649723B1 KR 1020050015125 A KR1020050015125 A KR 1020050015125A KR 20050015125 A KR20050015125 A KR 20050015125A KR 100649723 B1 KR100649723 B1 KR 100649723B1
Authority
KR
South Korea
Prior art keywords
reset
voltage
scan electrode
pulse
blocks
Prior art date
Application number
KR1020050015125A
Other languages
English (en)
Other versions
KR20060061200A (ko
Inventor
김원재
조기덕
김민수
김병현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to JP2005345180A priority Critical patent/JP2006154830A/ja
Priority to US11/289,415 priority patent/US7561151B2/en
Publication of KR20060061200A publication Critical patent/KR20060061200A/ko
Application granted granted Critical
Publication of KR100649723B1 publication Critical patent/KR100649723B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L9/00—Disinfection, sterilisation or deodorisation of air
    • A61L9/16—Disinfection, sterilisation or deodorisation of air using physical phenomena
    • A61L9/18—Radiation
    • A61L9/20—Ultraviolet radiation
    • A61L9/205—Ultraviolet radiation using a photocatalyst or photosensitiser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J35/00—Catalysts, in general, characterised by their form or physical properties
    • B01J35/30—Catalysts, in general, characterised by their form or physical properties characterised by their physical properties
    • B01J35/39—Photocatalytic properties
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L2202/00—Aspects relating to methods or apparatus for disinfecting or sterilising materials or objects
    • A61L2202/10—Apparatus features
    • A61L2202/11—Apparatus for generating biocidal substances, e.g. vaporisers, UV lamps

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Epidemiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Engineering & Computer Science (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 플라즈마 디스플레이 패널의 구동 방법은 본 발명의 플라즈마 디스플레이 패널의 구동 방법은 다수의 스캔전극라인들이 m(m은 2 이상의 정수) 개의 블록으로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 특정 프레임 동안 상기 m개 블록 중 하나 이상의 블록에 속하는 상기 스캔전극라인들에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 제1 리셋 펄스가 인가되는 단계와; 상기 특정 프레임 동안 상기 하나 이상의 블록을 제외한 나머지 블록에 속하는 상기 스캔전극라인들에 상기 제1 전압과 다른 제2 전압을 갖는 q(q는 1이상의 자연수)개의 제2 리셋 펄스가 동시에 인가되는 단계를 포함하는 것을 특징으로 한다.
또한, 서스테인 전압을 공급하는 서스테인 펄스 공급부, 셋업 전압을 공급하는 셋업 공급부, 셋다운 전압을 공급하는 셋다운 공급부, 스캔 바이어스 전압을 공급하는 스캔 바이어스 전압 공급부를 포함하는 플라즈마 디스플레이 패널의 구동 장치에 의한 리셋 펄스가 형성될 경우, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법은 스캔 바이어스 전압 공급부가 스캔 바이어스 전압을 스캔 전극에 인가되는 단계, 서스테인 펄스 공급부로부터 서스테인 전압이 셋업 공급부를 통하여 제1 기울기를 가지면서 스캔 전극에 인가되는 단계 및 셋업 공급부가 제2 기울기를 가지는 램프 전압을 스캔 전극에 인가하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동 방법{Method for Driving Plasma Display Panel}
도 1은 일반적인 교류형 PDP를 구성하는 하나의 방전셀을 확대 도시한 것이다.
도 2는 종래 플라즈마 디스플레이 패널의 구동파형을 나타낸 것이다.
도 3은 종래의 플라즈마 디스플레이 패널의 스캔전극 구동부의 회로도이다.
도 4는 본 발명의 플라즈마 디스플레이 패널의 강방전 리셋펄스를 나타낸 파형도이다.
도 5는 본 발명의 플라즈마 디스플레이 패널의 약방전 리셋펄스를 나타낸 파형도이다.
도 6은 일반적인 리셋펄스를 나타낸 파형도이다.
도 7은 본 발명의 플라즈마 디스플레이 패널의 셀렉티브 리셋펄스를 가지는 구동 파형도이다.
도 8은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 9는 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 10은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 11은 본 발명의 제4 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 12는 본 발명의 제5 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 13은 도 12에 도시된 강방전 리셋펄스의 다른 인가방법을 나타낸 구동파형도이다.
도 14는 본 발명의 제6 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 15는 본 발명의 제7 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도 16은 본 발명의 제8 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel)이 주목받고 있다. 플라즈마 디스플레이 패널은 통상 디지털 비디오 데이터에 따라 화소들 각각의 가스 방전 기간을 조절함으로써 화상을 표시한다. 이러한 플라즈마 디스플레이 패널로는 도 1과 같이 3전극을 구비하고 교류 전압에 의해 구동되는 교류형 플라즈마 디스플레이 패널이 대표적이다.
도 1은 일반적인 교류형 플라즈마 디스플레이 패널을 구성하는 하나의 방전셀을 확대 도시한 것이다. 도 1에 도시된 방전셀(30)은 상부 기판(10) 상에 순차적으로 형성된 스캔전극 및 서스테인전극(12A, 12B), 상부 유전체층(14) 및 보호막(16)을 갖는 상부 기판과 하부 기판(18) 상에 순차적으로 형성된 어드레스전극(20), 하부 유전체층(22), 격벽(24) 및 형광체층(26)을 갖는 하판을 구비한다.
스캔전극(12A)과 서스테인전극(12B) 각각은 투명 전극과, 그 투명 전극의 높은 저항을 보상하기 위한 금속 전극으로 구성된다. 스캔전극(12A)은 어드레스 방전을 위한 스캔 신호와 서스테인 방전을 위한 서스테인 신호를 공급한다. 서스테인전극(12B)은 서스테인 신호를 주로 공급한다. 어드레스전극(20)은 스캔전극(12A)과 서스테인전극(12B)과 교차하여 형성된다. 이 어드레스전극(20)은 어드레스 방전을 위한 데이터 신호를 공급한다.
상부 유전체층(14)과 하부 유전체층(22)에는 방전으로 생성된 전하들이 축적된다. 보호막(16)은 방전시 스퍼터링으로 인한 상부 유전체층(14)의 손상을 방지하고 2차 전자의 방출 효율을 증가시킨다. 이러한 유전체층(14, 22)과 보호막(16)은 외부에서 인가되는 방전전압을 낮출 수 있게 한다.
격벽(24)은 상하부 기판(10, 18)과 함께 방전 공간을 마련한다. 그리고, 격벽(24)은 어드레스전극(20)과 나란하게 형성되어 가스 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다.
형광체층(26)은 하부 유전체층(22) 및 격벽(24)의 표면에 도포되어 적색, 녹색 또는 청색 가시광을 발생한다. 방전 공간에는 가스방전을 위한 He, Ne, Ar, Xe, Kr 등의 불활성 가스, 이들이 조합된 방전 가스, 또는 방전에 의해 자외선을 발생시킬 수 있는 엑시머(Excimer) 가스가 충진된다.
이러한 구조의 방전셀(30)은 어드레스전극(20)과 스캔전극(12A)에 의한 대향 방전으로 선택된 후 스캔전극(12A)과 서스테인전극(12B)에 의한 면방전으로 방전을 유지한다. 이에 따라, 방전셀(30)에서는 서스테인 방전시 발생되는 자외선에 의해 형광체(26)가 발광함으로써 가시광이 방출된다.
이 경우, 방전셀(30)은 비디오 데이터에 따라 서스테인 방전 기간, 즉 서스테인 방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다. 그리고, 적색, 녹색, 청색 형광체(26)가 각각 도포된 3개의 방전셀들의 조합으로 한 화소의 칼러를 구현한다.
도 2는 종래 플라즈마 디스플레이 패널의 구동파형을 나타낸 것이다. 도 2에 도시된 바와 같이, 플라즈마 디스플레이 패널은 전 화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
초기화기간에 있어서, 셋업(set-up) 기간(SU)에는 모든 스캔전극라인들(Y)에 상승 램프 펄스(Ramp-up)가 동시에 인가된다. 이 상승 램프 펄스에 의해 전화면의 셀들 내에는 암방전이 일어난다. 이 셋업 방전에 의해 어드레스전극라인(X)과 서스테인전극라인(Z)상에는 정극성 벽전하가 쌓이게 되며, 스캔전극라인(Y)상에는 부극성의 벽전하가 쌓이게 된다.
셋 다운기간(SD)에는 하강 램프 펄스(Ramp-down)가 인가된다. 하강 램프 펄스(Ramp-down)는 상승 램프 펄스의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기저전압(GND) 또는 부극성의 특정 전압레벨까지 떨어짐으로써 셀들 내에 과도하게 형성된 벽전하의 일부를 소거한다. 하강 램프 펄스(Ramp-down)에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류한다.
어드레스기간에는 스캔 펄스(Scan)가 스캔전극라인들(Y)에 순차적으로 인가됨과 동시에 스캔 펄스(Scan)에 동기되어 어드레스전극라인들(X)에 데이터 펄스(data)가 인가된다.
스캔 펄스(Scan)와 데이터 펄스(data)의 전압 차와 초기화기간에 생성된 벽 전압이 더해지면서 데이터 펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인 전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.
서스테인전극라인(Z)에는 셋다운 기간(SD)과 어드레스기간 동안에 스캔전극라인(Y)과의 전압차를 줄여 스캔전극라인(Y)과의 오방전이 일어나지 않도록 바이어스 전압(Zdc)이 인가된다.
서스테인 기간에는 스캔전극라인들(Y)과 서스테인전극라인들(Z)에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔전극라인(Y)과 서스테인전극라인(Z)사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
상기 서스테인 방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(Ramp-ers)이 서스테인전극라인(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.
도 3은 종래의 스캔전극 구동부의 회로도이다. 종래 플라즈마 디스플레이 패널의 스캔전극 구동부는 초기화기간에 상승 램프 펄스(Ramp-up) 및 하강 램프 펄스(Ramp-down)를 생성한다.
먼저 초기화 기간동안 셋업 스위치(Q5)와 제7 스위치(Q7)가 턴-온된다. 이때, 서스테인 펄스 공급부(40)로부터 서스테인 전압(Vs)이 인가된다. 서스테인 전압(Vs)은 제 6스위치(Q6)의 바디 다이오드(body diode), 제 7스위치(Q7) 및 스캔IC(48)를 경유하여 스캔전극라인들로 공급된다.
이 때, 제2 커패시터(C2)의 부극성단자로 서스테인 전압(Vs)이 인가되기 때문에 제2 커패시터(C2)는 서스테인 전압과 셋업 전압의 합(Vs+Vsetup)을 제 5스위치(Q5)로 공급한다.
제 5스위치(Q5)는 자신의 앞단에 설치된 제1 가변저항(VR1)과 제3 캐패시터(C3) 의하여 제 2커패시터(C2)로부터 공급되는 전압을 소정 기울기를 가지고 제 1 노드점(n1)으로 공급한다.
제 1노드점(n1)으로 소정 기울기를 가지고 인가되는 전압은 제 7스위치(Q7) 및 스캔 IC(48)를 경유하여 스캔전극라인에 인가된다. 따라서, 스캔전극라인들로 상승 램프 펄스(Ramp-up)가 인가된다.
스캔전극라인에 상승 램프 펄스(Ramp-up)가 인가된 후 제 5스위치(Q5)는 턴-오프된다. 제 5스위치(Q5)가 턴-오프되면 서스테인 펄스 공급부(40)로부터 공급되는 Vs의 전압만이 제 1노드점(n1)에 인가되고, 이에 따라 스캔/서스테인 전극의 전압은 Vs로 급격히 하강한다.
이후, 셋다운 기간(SD)에 제 7스위치(Q7)가 턴-오프됨과 아울러 제 10스위치(Q10)가 턴-온된다. 제 10스위치(Q10)는 자신의 앞단에 설치된 제 2가변저항(VR2)에 의하여 채널폭이 조절되면서 제 2노드(n2)의 전압을 쓰기 스캔 전압(-Vw)으로 소정의 기울기를 가지고 하강시킨다. 이때, 스캔전극라인에 하강 램프 펄스(Ramp-down)가 인가된다.
그러나 이와 같은 종래의 구동 파형에서는 각 서브 필드의 리셋 구간에서 고전압의 리셋 펄스가 인가되기 때문에 암방전이 발생한다. 이상적으로는 리셋 구간에서는 빛이 방출되지 말아야 하지만 리셋 펄스에 의한 암방전으로 인하여 빛이 방출된다.
암방전으로 인한 빛의 발생은 플라즈마 디스플레이 패널의 콘트라스트 비(contrast ration) 향상을 방해하는 주된 요인이 되며, 낮은 콘트라스트 비는 플라즈마 디스플레이 패널의 선명도를 떨어뜨린다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 높은 콘트라스트 비를 지원하는 플라즈마 디스플레이 패널의 구동 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동 방법은 다수의 스캔전극라인들이 m(m은 2 이상의 정수) 개의 블록으로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 특정 프레임 동안 상기 m개 블록 중 하나 이상의 블록에 속하는 상기 스캔전극라인들에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 제1 리셋 펄스가 인가되는 단계와; 상기 특정 프레임 동안 상기 하나 이상의 블록을 제외한 나머지 블록에 속하는 상기 스캔전극라인들에 상기 제1 전압과 다른 제2 전압을 갖는 q(q는 1이상의 자연수)개의 제2 리셋 펄스가 동시에 인가되는 단계를 포함하는 것을 특징으로 한다.
상기 p개의 제1 리셋 펄스와 상기 q개의 제2 리셋 펄스는 상기 특정 프레임을 구성하는 서브필드의 리셋 구간에 인가되는 것을 특징으로 한다.
특정 프레임에서 상기 m개의 블록 중 하나 이상의 블록에 속한 스캔전극라인에 제1 리셋 펄스가 인가되고, 나머지 블록에 속한 스캔전극에는 제2 리셋 펄스가 인가되며, 상기 제1 리셋 펄스가 인가된 하나 이상의 블록에 속한 스캔전극라인에는 상기 특정 프레임에서 하나 이상의 프레임 이후에 상기 제1 리셋 펄스가 인가되 고, 상기 제2 리셋 펄스가 인가된 블록에 속한 스캔전극라인에는 상기 특정 프레임 다음 프레임부터 상기 제1 리셋 펄스가 인가되는 것을 특징으로 한다.
특정 프레임 동안 상기 m개 블록 중 하나 이상의 블록에 속하는 상기 스캔전극라인들에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 제1 리셋 펄스가 인가되는 단계는 제1 내지 제n(단, n은 자연수) 스캔전극라인으로 형성된 상기 각 블록에 상기 제1 리셋펄스가 비 순차적으로 인가되는 것을 특징으로 한다.
특정 프레임 동안 상기 m개 블록 중 하나 이상의 블록에 속하는 상기 스캔전극라인들에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 제1 리셋 펄스가 인가되는 단계는 제1 내지 제n(단, n은 자연수) 스캔전극라인으로 형성된 상기 각 블록에 인가되는 상기 제1 리셋펄스가 제n 개의 프레임 단위로 반복적으로 인가되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동장치는 다수의 스캔전극라인들이 m(m은 2 이상의 정수) 개의 블록으로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동 장치에 있어서, 특정 프레임 동안 상기 m개 블록 중 하나 이상의 블록에 속하는 상기 스캔전극라인들에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 제1 리셋 펄스를 생성하여 공급하고, 상기 특정 프레임 동안 상기 하나 이상의 블록을 제외한 나머지 블록하는 상기 스캔전극라인들에 상기 제1 전압과 다른 제2 전압을 갖는 q(q는 1이상의 자연수)개의 제2 리셋 펄스를 생성하여 공급하는 리셋구동회로를 구비하는 것을 특징으로 한다.
상기 리셋구동회로는 상기 스캔전극라인의 전위가 스캔 바이어스 전압으로 급상승한 후 제1 기울기로 상기 스캔 바이어스 전압과 서스테인 전압의 합까지 상승하고, 제2 기울기로 상기 스캔 바이어스 전압(Vsc), 상기 서스테인 전압(Vs) 및 램프 전압(Vramp)의 합까지 상승하는 상기 제1 리셋펄스를 상기 스캔전극라인에 공급하며, 상기 스캔전극라인의 전위가 제3 기울기로 서스테인 전압(Vs)까지 상승하고, 다시 제4 기울기로 상기 서스테인 전압(Vs) 및 램프 전압(Vramp)의 합까지 상승하는 제2 리셋펄스를 상기 스캔전극라인에 공급하는 것을 특징으로 한다.
상기 제2 리셋 펄스는 상기 스캔전극라인의 전위가 제5 기울기로 서스테인 전압(Vs)까지 상승하며 소정시간동안 유지되는 것을 특징으로 한다.
상기 제2 리셋펄스는 직전 서브필드에서 방전이 발생된 셀에 공급되는 것을 특징으로 한다.
상기 리셋구동회로는 상기 제1 및 제2 리셋펄스에 포함된 상기 서스테인 펄스를 생성하는 서스테인 펄스 공급부와; 상기 제1 및 제2 리셋펄스에 포함된 상승 램프펄스를 생성하는 상승램프펄스 공급부와; 상기 제1 및 제2 리셋펄스에 포함된 상기 하강 램프펄스를 생성하는 하강램프펄스 공급부와; 제1 리셋펄스에 포함된 스캔바이어스 전압를 생성하는 스캔바이어스 전압공급부를 구비하는 것을 특징으로 한다.
상기 제1 전압은 상기 제2 전압보다 큰 것을 특징으로 한다.
상기 제1 기울기와 상기 제2 기울기의 크기는 같은 것을 특징으로 한다.
상기 제3 기울기와 상기 제4 기울기의 크기는 같은 것을 특징으로 한다.
상기 제1 기울기, 상기 제2 기울기, 상기 제3 기울기, 상기 제4 기울기 및 제 5 기울기는 크기가 같은 것을 특징으로 한다.
상기 램프 전압(Vramp)은 셋업 전압(Vsetup)의 인가 중 차단에 의하여 형성되는 것을 특징으로 한다.
상기 p개의 제1 리셋 펄스와 상기 q개의 제2 리셋 펄스는 상기 특정 프레임을 구성하는 서브필드의 리셋 구간에 인가되는 것을 특징으로 한다.
특정 프레임에서 상기 m개의 블록 중 하나 이상의 블록에 속한 스캔전극라인에 제1 리셋 펄스가 인가되고, 나머지 블록에 속한 스캔전극에는 제2 리셋 펄스가 인가되며, 상기 제1 리셋 펄스가 인가된 하나 이상의 블록에 속한 스캔전극라인에는 상기 특정 프레임에서 하나 이상의 프레임 이후에 상기 제1 리셋 펄스가 인가되고, 상기 제2 리셋 펄스가 인가된 블록에 속한 스캔전극라인에는 상기 특정 프레임 다음 프레임부터 상기 제1 리셋 펄스가 인가되는 것을 특징으로 한다.
상기 리셋구동회로는 제1 내지 제n(단, n은 자연수) 스캔전극라인으로 형성된 상기 각 블록에 상기 제1 리셋펄스를 비 순차적으로 인가시키는 것을 특징으로 한다.
상기 리셋구동회로는 제1 내지 제n(단, n은 자연수) 스캔전극라인으로 형성된 상기 각 블록에 인가되는 상기 제1 리셋펄스를 제n 개의 프레임 단위로 반복적으로 인가시키는 것을 특징으로 한다.
상기 리셋구동회로는 상기 제1 리셋펄스를 프레임들 각각에 포함된 서로 다른 서브필드들에 비순차적으로 인가시킴과 아울러 상기 비순차적 인가방식은 주기적으로 반복되는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도 4 내지 도 16을 참조하여 상세히 설명하고자 한다.
도 4 내지 도 7은 본 발명의 실시 예에 따른 플라즈마 디스플래이 패널에 인가되는 구동파형 중 강방전 리셋펄스와, 약방전 리셋펄스 및 SR(Selective Reset) 펄스를 나타낸 도면이다.
본 발명의 실시 예에 따른 강방전 리셋 펄스는 도 4에 도시된 바와 같이 어드레스기간의 이미 스캔이 되었거나 스캔이 이루어지지 않는 스캔전극라인들에 인가되는 스캔 바이어스 전압(Vsc)으로 급격히 상승했다가 제1 기울기로 스캔 바이어스 전압(Vsc)과 서스테인 전압(Vs)의 합까지 상승 후 유지했다가 제2 기울기로 스캔 바이어스 전압(Vsc), 서스테인 전압(Vs) 및 램프 전압(Vramp)의 합까지 상승한다. 이 때, 스캔 바이어스 전압(Vsc)은 100V, 서스테인 전압(Vs)은 200V이고 램프 전압(Vramp)은 100V이므로 본 발명의 구동 방법에 사용되는 강방전 리셋 펄스는 400V까지 상승한다. 또한, 제1 기울기와 제2 기울기의 크기는 같다.
본 발명의 실시 예에 따른 약방전 리셋펄스는 도 5에 도시된 바와 같이, 스캔 바이어스 전압(Vsc)의 인가없이 바로 서스테인 전압(Vs)과 램프 전압(Vramp)에 의하여 형성된다. 즉, 스캔전극라인의 전위가 제3 기울기로 서스테인 전압(Vs)의 합까지 상승하고 다시 제4 기울기로 상기 서스테인 전압(Vs) 및 램프 전압(Vramp)의 합까지 상승함으로써 약방전 리셋펄스가 형성된다. 이 때, 제3 기울기는 제1 기울기와 크기가 같고, 제4 기울기는 제2 기울기와 크기가 같다. 제1 기울기 내지는 제4 기울기가 같은 것이 가장 바람직하다.
여기서, 본 발명의 실시 예에 따른 강방전 리셋펄스 및 약방전 리셋펄스의 형성은 새로운 구동 회로 대신에 도 3에 도시된 종래의 구동 회로를 이용하여 구현가능하다. 즉, 본 발명의 실시 예에 따른 패널 구동회로는 서스테인 펄스를 생성하여 공급하는 서스테인 펄스 공급부(40)와, 상승 램프펄스를 생성하여 패널에 공급하는 상승램프펄스 공급부(42)와, 스캔바이어스 전압(Vsc)를 생성하여 패널에 공급하는 스캔바이어스 전압(Vsc)공급부(50)와, 하강 램프펄스를 생성하여 패널에 공급하는 하강램프펄스 공급부(44)들로부터 생성된 전압의 조합을 통하여 강방전 리셋펄스 및 약방전 리셋펄스를 생성하게 된다.
이를 구체적으로 설명하면, 먼저 스위치(Q8)와 스위치(Q14)의 턴온에 의하여 스캔 바이어스 전압(Vsc)이 패널(C)에 인가된다. 따라서, 스캔전극라인의 전위는 0V에서 스캔 바이어스 전압(Vsc) 인 100V까지 급격히 상승한다. 다음으로 스위치(Q3)와 스위치(Q5)가 턴온하여 스캔전극라인에 서스테인 전압(Vs)가 인가된다. 이 때, 스위치(Q5)는 액티브 영역(active) 영역에서 작동하므로 스캔전극라인의 전위는 제1 기울기를 가지고 상승한다. 그러므로 스캔전극라인의 전위는 스캔 바이어스 전압(Vsc)과 서스테인 전압(Vs)의 합이다. 이 때, 스캔 바이어스 전압(Vsc)이 100V이고 서스테인 전압(Vs)은 200V이므로 스캔전극라인의 전위는 300V까지 상승한다. 이어서 종래의 상승 램프 펄스(Ramp-up)가 형성되기 위한 셋업 전압(Vsetup)이 스위치(Q5)를 통하여 스캔전극라인에 인가된다. 따라서, 스캔전극라인의 전위는 스캔 바이어스 전압(Vsc), 서스테인 전압(Vs) 및 램프 전압(Vramp)의 합이다. 즉, 스캔전극라인의 전위는 300V에서 제2 기울기를 가지고 상승하여 400V까지 상승한다. 이 때, 제1 기울기와 제2 기울기의 크기는 같다. 램프 전압(Vramp)은 셋업 전압(Vsetup)에 의하여 형성된다.
종래의 리셋 펄스가 도 6에 되시된 바와 같이 200V일 경우, 셋업 전압(Vsetup)과 서스테인 전압(Vs)의 합인 400V까지 상승한다. 따라서, 본 발명의 강방전 리셋 펄스의 형성을 위하여 셋업 전압(Vsetup)이 그대로 이용된다면 강방전 리셋 펄스는 500V(=Vsc+Vs+Vsetup)까지 상승한다. 강방전 리셋 펄스가 500V까지 상승한다면 패널(C)에 규격 이상의 전압이 가해지는 것이므로 방전 특성이 나빠진다. 결과적으로, 본 발명의 구동 방법에 따른 강방전 리셋 펄스의 형성을 위하여 스캔전극라인의 전위는 스캔 바이어스 전압(Vsc)과 서스테인 전압(Vs)의 합에서 제2 기울기를 가지고 상승하다가 셋업 전압(Vsetup)의 공급이 차단에 의하여 400V 지점까지만 상승하는 것이 바람직하다.
한편, 약방전 리셋펄스의 형성은 강방전 리셋펄스의 형성과정에서 스캔 바이어스 전압(Vsc)의 인가 없이 서스테인 전압(Vs)과 램프전압(Vramp)에 의하여 형성됨으로 그에 관한 설명은 생략하기로 한다.
본 발명의 실시 예에 따른 SR펄스는 도 7에 도시된 바와 같이, 리셋기간의 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 공급된다. 이와 동시에, 서스테인전극(Z)과 어드레스전극(X)에는 0[V]가 공급된다. 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이 및 스캔전극(Y)과 서스테인전극(Z) 사이에는 약방전으로 셋업방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+) 의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다. 리셋기간의 셋다운기간(SD)에는 대략 서스테인전압(Vs)부터 떨어지기 시작하여 기저전압(GND)이나 0[V]까지 전압이 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 공급된다. 이 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 공급되는 동안, 서스테인전극(Z)에는 정극성의 서스테인전압(Vs)이 공급되고, 어드레스전극(X)에는 0[V]가 공급된다. 이 하강 램프파형(Ramp-down)이 공급될 때, 스캔전극(Y)과 서스테인전극(Z) 사이 및 스캔전극(Y)과 어드레스전극(X) 사이에 약방전으로 셋다운방전이 일어난다. 이때, 셋다운방전에 의해 셋업방전시에 형성된 벽전하들 중에서 어드레스방전에 불필요한 과도 벽전하들이 소거된다. 이러한 리셋기간에서의 벽전하 변화를 살펴보면, 어드레스전극(X) 상의 벽전하 변화는 거의 없으며, 셋업방전시 형성되었던 스캔전극(Y) 상의 부극성(-) 벽전하들이 셋다운방전에 의해 일부 감소된다. 반면에, 서스테인전극(Z) 상에는 셋업방전시 정극성 벽전하가 형성되었으나 셋다운방전시 스캔전극(Y)의 부극성 벽전하의 감소분만큼 자신에게 부극성 벽전하가 쌓이게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 공급됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 공급된다. 스캔펄스(scan)와 데이터펄스(data)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 공급되는 온셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 온셀들 내에는 서스테인전압(Vs)이 공급될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 이 어드레스기 간 동안 서스테인전극(Z)에는 정극성 직류전압(Zdc)이 공급된다.
서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 공급된다. 어드레스방전에 의해 선택된 온셀들은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 공급될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 발생된다.
서스테인방전이 완료된 후에는 안정화기간이 이어진다. 안정화기간에는 스캔전극(Y)에 제1 안정화 램프파형(Ers1)이 공급되고 서스테인전극(Z)에 제2 안정화 램프파형(Ers2)공급되어 전화면의 셀들 내에 잔류하는 벽전하를 안정화시키게 된다.
이러한 SR펄스와 상술한 강방전 리셋펄스 및 약방전 리셋펄스를 이용하여 콘트라스트 비가 향상시키는 플라즈마 구동방법에 대하여 도 8 내지 도 16를 참조하여 상세히 설명하기로 하자.
도 8은 본 발명의 제1 실시 예에 따른 강방전 리셋펄스 및 약방전 리셋펄스를 이용하는 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도이다.
도 8을 참조하면, 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구동 방법은 하나의 프레임 내에 다수개의 서브필드 예를 들면, 10개 내지 12개로 시분할되어 신호가 공급되는 스캔전극라인을 m개의 블록으로 나눈다. 예를 들어,m이 2일 경우, 홀수번째 스캔전극라인 Y1, Y3, Y5...을 제1 블록으로 정의하고, 짝수번째 스캔전극라인 Y0, Y2, Y4...을 제2 블록으로 정의할 경우, 제1 서브필드 기간동안 제1 블록에 강방전 리셋펄스를 포함하는 구동파형이 공급되는 동안, 제2 블록에는 약방전 리셋펄스를 포함하는 구동파형이 공급된다. 다음으로, 제2 서브필드 기간동안에는 제2 블록에 강방전 리셋펄스를 포함하는 구동파형을 공급하는 동안, 제1 블록에는 약방전 리셋펄스를 포함하는 구동파형을 인가한다. 같은 방법으로, 제1 및 제2 블록에는 매 서브필드마다 교번적으로 강방전 리셋펄스 및 약방전 리셋펄스를 포함하는 구동파형이 공급된다. 이와 같은 구동파형이 공급되는 본 발명의 제1 실시 예에 따른 구동방법은 종래의 매 서브필드마다 강방전 리셋펄스를 공급하는 구동방법과 비교하여 고 명암비를 달성할 수 있다.
도 9는 본 발명의 제2 실시 예에 따른 강방전 리셋펄스 및 약방전 리셋펄스를 이용하는 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도이다.
도 9를 참조하면, 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 구동 방법은 하나의 프레임 내에 다수개의 서브필드 예를 들면, 10개 내지 12개로 시분할되어 신호가 공급되는 스캔전극라인을 m개의 블록으로 나눈다. 예를 들어, m이 3개일 경우, 스캔전극라인 Y0, Y3, Y6... 등의 0번째를 포함하는 3의 배수 스캔전극라인을 제1 블록으로 정의하고, 스캔전극라인 Y1, Y4, Y7...을 제2 블록으로 정의하며, Y2, Y5, Y8...을 제3 블록으로 정의할 경우, 제1 서브필드 기간동안 제1 블록에 강방전 리셋펄스를 포함하는 구동파형이 공급되는 동안, 제2 블록 및 제3 블록에는 약방전 리셋펄스를 포함하는 구동파형이 공급된다. 다음으로, 제2 서브필드 기간동안 제2 블록에 강방전 리셋펄스를 포함하는 구동파형을 공급하는 동안, 제1 블록 및 제3 블록에는 약방전 리셋펄스를 포함하는 구동파형을 인가한다. 또한, 제3 서브필드 기간동안 제3 블록에 강방전 리셋펄스를 포함하는 구동파 형을 인가하는 동안에, 제1 및 제2 블록에는 약방전 리셋펄스를 포함하는 구동파형을 공급하게 된다. 같은 방법으로, 제1 내지 제3 블록에는 3개 서브필드마다 한번의 강방전 리셋펄스 및 두번의 약방전 리셋펄스를 포함하는 구동파형이 공급된다. 이와 같은 구동파형이 공급되는 본 발명의 제2 실시 예에 따른 구동방법은 종래의 매 서브필드마다 강방전 리셋펄스를 공급하는 구동방법과 비교하여 더 개선된 고 명암비를 달성할 수 있다. 여기서, 동일 서브필드 기간동안 제1 및 제3 블록에 공급되는 강방전 펄스를 포함하는 구동파형은 비순차적 예를 들면, 제1 블록-제3 블록-제2 블록 순으로 공급될 수 있다. 또한, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 블록의 갯수에 국한되지 않는다. 즉, 블록은 4~7개 정도의 블록으로 구분될 수 있다.
도 10은 본 발명의 제3 실시 예에 따른 강방전 리셋펄스(all reset) 및 SR펄스를 이용하는 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도이다.
도 10을 참조하면, 본 발명의 제3 실시 예에 따른 블록은 m = 2 일경우, 패널 전체를 인접한 2개의 스캔전극라인을 블록단위로 나누어 전체 수평해상도/2개의 블록을 구성한다. 구체적으로, 각 스캔전극라인 Yn, Yn+1, Yn+2, Yn+3, Yn+4, Yn+5.....에서 홀수번째 스캔전극라인 Yn+1, Yn+3, Yn+5...를 제1 블록으로 하며, 짝수번째 스캔전극라인 Yn, Yn+2, Yn+4...을 제2 블록으로 정의할 경우, 1프레임(TV-field)동안 모든 셀에서 초기화 방전을 발생시킬 수 있도록 하는 강방전 리셋펄스(all reset)를 포함하는 구동파형이 제1 블록에 인가되는 동안, 제2 블록에는 직전 서브필드에서 온 되었던 셀에서만 방전을 일으키는 SR(Selective Reset)펄스 를 포함하는 구동파형이 인가된다. 다음 2프레임(TV-field) 동안에 제1 블록에 SR 펄스(Selective Reset)를 포함하는 구동파형이 인가되는 동안, 제2 블록에 강방전 리셋펄스(all Reset)를 포함하는 구동파형이 인가된다. 이와 같은 방식으로 제1 블록 및 제2 블록은 매 프레임(TV-field) 마다 교번적으로 공급된다. 여기서, 각 프레임(TV-field) 동안에 제1 및 제2 블록에 인가되는 강방전 리셋펄스(all reset)를 포함하는 구동파형은 한 프레임(TV-field)에 포함된 다수개의 서브필드 중 적어도 하나 이상에 포함되며, 다수개의 서브필드에 공급되는 방식은 본 발명의 제1 및 제2 실시 예에 상술한 구동방법에 따라 공급될 수 있다. 예를 들면, 본 발명의 제3 실시 예에 따른 한 프레임(TV-field)내 다수의 서브필드에 인가되는 플라즈마 디스플레이 패널의 구동방법은 짝수번째 스캔라인에 한 프레임(1TV-field)내 다수개의 서브필드 중 첫번째 서브필드에 강방전 리셋파형(all reset)이 인가되며, 나머지 서브필드에는 약방전 리셋파형(Selective Reset)이 인가된다. 그리고, 홀수번째 스캔라인에는 전체적으로 약방전 리셋파형(Selective Reset)이 인가된다. 다음 프레임(2TV-field)에서는, 홀수번째 스캔라인에 인가되는 구동파형 중 프레임내 다수개의 서브필드 중 첫번째 서브필드를 제외한 나머지 서브필드 중 어느 하나에 강방전 리셋파형(all reset)이 인가되고, 나머지 서브필드에는 약방전 리셋파형(Selective Reset)이 인가된다. 이때, 짝수번째 스캔라인에는 전체적으로 약방전 리셋파형(Selective Reset)이 인가된다. 이와 같은 방식으로 프레임(TV-field) 단위로 강방전 리셋파형(all reset)이 인가되는 시점을 짝수 및 홀수 스캔라인에 교번되게 인가할 뿐만 아니라, 프레임(TV-field) 단위로 각 서브필드에 인가되는 강 방전 리셋파형(all reset)이 다수개의 서브필드 중 하나 또는 그 이상씩 비순차적으로 인가된다. 결과적으로 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 강방전 리셋파형(all reset)의 공급을 줄임으로써 고 명암비를 달성할 수 있으며, 다수개의 서브필드에 인가되는 강방전 리셋파형(all reset)의 시점을 비순차적으로 조절함으로써 순차적으로 인가될 때 발생할 수 있는 잔물결 무늬와 같은 화질오류를 방지할 수 있게 된다.
본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 구동파형에서는 SR파형을 인가하게 됨으로 온셀의 벽전하를 초기화 할 수 있는 반면에 플라즈마 디스플레이 패널의 주변여건에 따라 오프셀에 대한 제어가 어려운 점이 발생하게 된다. 이에 따라, 본 발명의 제4 실시 예에서는 고명암비를 달성함과 동시에 온셀 및 오프셀을 모두 제어할 수 있는 약방전 펄스를 이용하는 구동파형을 제안하기로 한다.
도 11은 본 발명의 제4 실시 예에 따른 강방전 리셋펄스(all reset) 및 약방전 리셋펄스(small reset)를 이용하는 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도이다.
도 11을 참조하면, 본 발명의 제4 실시 예에 따른 블록은 m = 2 일경우, 패널 전체를 인접한 2개의 스캔전극라인의 블록단위로 나누어 전체 수평해상도/2개의 블록을 구성한다. 구체적으로, 각 스캔전극라인 Yn, Yn+1, Yn+2, Yn+3, Yn+4, Yn+5.....에서 홀수번째 스캔전극라인 Yn+1, Yn+3, Yn+5...를 제1 블록으로 하며, 짝수번째 스캔전극라인 Yn, Yn+2, Yn+4...을 제2 블록으로 정의할 경우, 1프레임 (TV-field)동안 모든 셀에서 초기화 방전을 발생시킬 수 있도록하는 강방전 리셋펄스(all reset)를 포함하는 구동파형이 제1 블록에 인가되는 동안, 제2 블록에는 상술한 약방전 리셋펄스(small reset)를 포함하는 구동파형이 인가된다. 다음 2프레임(TV-field) 동안에는 제1 블록에 SR 펄스(Selective Reset)를 포함하는 구동파형이 인가되는 동안, 제2 블록에 강방전 리셋펄스(all Reset)를 포함하는 구동파형이 인가된다. 이와 같은 방식으로 제1 블록 및 제2 블록은 매 프레임(TV-field) 마다 교번적으로 공급된다. 여기서, 각 프레임(TV-field) 동안에 제1 및 제2 블록에 인가되는 강방전 리셋펄스(all reset)를 포함하는 구동파형은 한 프레임(TV-field)에 포함된 다수개의 서브필드 중 적어도 하나 이상에 포함되며, 다수개의 서브필드에 공급되는 방식은 본 발명의 제1 및 제2 실시 예에 상술한 구동방법에 따라 공급될 수 있다. 이와 같은 방식으로 구동되는 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에서는 본 발명의 제1 실시 예에 비하여 강방전 리셋펄스(all reset)을 더 적게 인가함으로써 더 개선된 고 명암비를 달성할 수 있게 된다.
도 12는 본 발명의 제5 실시 예에 따른 강방전 리셋펄스(all reset) 및 SR(Selective reset)펄스를 이용하는 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도이다. 여기서 본 발명의 제5 실시 예에 따른 SR펄스는 전술한 약방전 리셋펄스(small reset)로 대체될 수 있다.
본 발명의 제5 실시 예에 따른 플라즈마 디스플레이 패널은 Yn, Yn+4, Yn+8...번째 스캔전극라인들을 제1 블록으로, Yn+1, Yn+5, Yn+9...번째 스캔전극라 인들을 제2 블록으로, Yn+2, Yn+6, Yn+10...번째 스캔전극라인들을 제3 블록으로, Yn+3, Yn+7, Yn+11...번째 스캔전극라인들을 제4 블록으로 정의한다. 이와 같이 제1 내지 제4 블록을 가지는 본 발명의 제5 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 1프레임(1TV-field) 기간에 제1 블록에 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되는 동안에 나머지 제2 내지 제4 블록에는 강방전 리셋펄스(all reset) 대신에 SR펄스를 포함하는 구동파형이 인가된다. 2프레임(2TV-field) 기간에는 제2 블록에 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되는 동안에 제2 블록을 제외한 제1 블록과, 제3 및 제4 블록에는 대신에 SR(Selective reset)펄스를 포함하는 구동파형이 인가된다. 이와 같은 방법으로 3프레임(TV-field) 기간에는 제3 블록에 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되며, 4프레임(4TV-fied) 기간에는 제4 블록에 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가된다. 이후, 매 4개의 프레임(TV-field) 마다 제1 블록 내지 제4 블록에 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되게 된다.
이와 같은 방법으로 인가되는 제5 실시 예에 따른 플라즈마 디스플레이 패널의 강방전 리셋펄스(all reset) 인가방법은 도 13에 도시된 바와 같이 제1 내지 제3 블록으로 구분되는 스캔전극라인에서도 동일하게 적용할 수 있다. 구체적으로, Yn 내지 Yn+2 수평라인으로 형성된 제1 블록 및 제3 블록에는 1프레임(TV-field) 내지 3프레임(TV-field) 동안 순차적으로 강방전 리셋펄스(all reset)가 인가되며, 이러한 강방전 리셋펄스(all reset)의 인가방법은 이후 매 3개의 프레임(TV-field) 마다, 그리고 3개의 수평라인으로 형성된 각 블록마다 적용될 수 있다.
본 발명의 제5 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에서는 m개(m은 자연수)의 블록단위로 각 프레임(TV-field)마다 순차적으로 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가된다. 이러한 구동방법은 m개의 블록단위로 반복적으로 강방전 리셋펄스(all reset)을 포함하는 구동파형이 인가되게 됨으로 전체적으로 줄무늬 현상이 발생하게 된다.
도 14는 본 발명의 제6 실시 예에 따른 강방전 리셋펄스(all reset) 및 SR(Selective reset)펄스를 이용하는 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도이다. 여기서 본 발명의 제6 실시 예에 따른 SR펄스는 전술한 약방전 리셋펄스로 대체될 수 있다.
여기서, 본 발명의 제6 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 본 발명의 제5 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법과 비교하여 강방전 리셋펄스(all reset)를 포함하는 구동파형의 인가시점이 다른 것을 제외하고 동일한 구성을 가짐으로 구동파형의 인가시점에 대해서만 기재하기로 한다.
도 14를 참조하면, 본 발명의 제6 실시 예에 따른 플라즈마 디스플레이 패널은 1프레임(TV-field) 기간동안에 제1 블록에 강방전 리셋펄스(all reset)가 포함된 구동파형이 공급되고, 제1 블록을 제외한 제2 내지 제4 블록에는 SR(selective rest)펄스를 포함하는 구동파형이 인가된다. 다음 2프레임(TV-field) 기간동안에는 제3 블록에 강방전 리셋펄스(all reset)가 포함된 구동파형이 공급되고, 제3 블록을 제외한 제1 블록, 제2 블록 및 제4 블록에는 SR(selective rest)펄스를 포함 하는 구동파형이 인가된다. 다음 3프레임(TV-field) 기간동안에는 제2 블록에 강방전 리셋펄스(all reset)가 포함된 구동파형이 공급되고, 제2 블록을 제외한 제1 블록, 제3 블록 및 제4 블록에는 SR(selective rest)펄스를 포함하는 구동파형이 인가된다. 다음 4프레임(TV-field) 기간동안에는 제4 블록에 강방전 리셋펄스(all reset)가 포함된 구동파형이 공급되고, 제4 블록을 제외한 제1 내지 제3 블록에는 SR(selective rest)펄스를 포함하는 구동파형이 인가된다. 이와 같은 방식으로 매 4개의 프레임(TV-field)마다 제1 블록 및 제4 블록에는 비순차적으로 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가된다.
도 15는 본 발명의 제7 실시 예에 따른 강방전 리셋펄스(all reset) 및 SR(Selective reset)펄스를 이용하는 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도이다. 여기서 본 발명의 제7 실시 예에 따른 SR펄스는 전술한 약방전 리셋펄스로 대체될 수 있다.
여기서, 본 발명의 제7 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 본 발명의 제6 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법과 비교하여 강방전 리셋펄스(all reset)를 포함하는 구동파형의 인가시점이 다른 것을 제외하고 동일한 구성을 가짐으로 구동파형의 인가시점에 대해서만 기재하기로 한다.
본 발명의 제7 실시 예에 따른 플라즈마 디스플레이 패널은 제1 블록 내지 제4 블록의 Yn 내지 Yn+3 스캔전극라인으로 이루어진 제1 종블록과, 제1 내지 제4 블록의 Yn+4 내지 Yn+7 스캔전극라인으로 이루어진 제2 종블록과, 동일한 번호매김으로 제1 내지 제4 블록의 Yn+8 내지 Yn+11 스캔전극라인으로 이루어진 제3 종블 록...을 구비한다. 여기서, 홀수번째 종블록 즉, 제1 종블록, 제3 종블록...은 본 발명의 제6 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법과 동일한 방법으로 구동됨으로 그에 관한 설명은 생략하기로 한다. 짝수번째 종블록 즉, 제2 종블록, 제4 종블록...에서의 플라즈마 디스플레이 패널의 구동방법은 1프레임(1TV-field)부터 4프레임(4TV-field) 기간동안 제1 블록에서 제4 블록까지 강방전 리셋펄스(all reset)를 포함하는 구동파형이 순차적으로 인가되며, 5프레임(TV-field)부터 8프레임(5TV-field 내지 8TV-field) 기간동안 제4 블록에서 제1블록까지 강방전 리셋펄스(all reset)를 포함하는 구동파형이 순차적으로 인가된다. 여기서 짝수번째 종블록에 공급되는 강방전 리셋펄스(all reset)를 포함하는 구동파형의 공급시점은 홀수번째 종블록에 공급되는 강방전 리셋펄스(all reset)를 포함하는 구동파형의 공급시점과 다르게 설정된다.
이와 같은 방법으로 구동되는 본 발명의 제7 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 각 수평라인에서 4개의 프레임(TV-field)마다 하나의 강방전 리셋펄스(all reset)가 인가됨으로 리셋펄스에 의한 암방전을 최소화할 수 있다. 이에 따라, 본 발명의 제7 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 본 발명의 제1 실시 예와 비교하여 더 개선된 고 명암비를 달성할 수 있다.
본 발명의 실시 예들에서 구현되는 플라즈마 디스플레이 패널의 구동방법은 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되는 시점이 스캔전극라인의 분할 방법과, 인가되는 강방전 리셋펄스(all reset)를 포함하는 구동파형의 개수 및 한 프레임(TV-field)내에 포함되는 서브필드의 개수 등에 따라 다양하게 설 정할 수 있다. 이러한 다양한 설정 중에서 실질적으로 줄무늬 현상을 방지하며, 미스방전을 줄일 수 있는 가장 바람직한 플라즈마 디스플레이 패널의 블록 구분은 도 16에 도시된 바와 같이 5개의 블록 및 도시되지 않은 7개의 블록으로 구분하여 구동하는 방법이다.
도 16을 참조하면, 본 발명의 제8 실시 예에 따른 플라즈마 디스플레이 패널은 Yn, Yn+4... 스캔전극라인들을 제1 블록으로, Yn+1, Yn+5... 스캔전극라인들을 제2 블록으로, Yn+2, Yn+6... 스캔전극라인들을 제3 블록으로, Yn+3, Yn+7... 스캔전극라인들을 제4 블록으로, Yn+4, Yn+8... 스캔전극라인들을 제5 블록으로 정의 하며, 1프레임(TV-field) 동안에 제1 블록에 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되는 동안, 제2 블록 내지 제5 블록에는 SR(Selective reset)펄스를 포함하는 구동파형이 인가된다. 여기서, 본 발명의 제8 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에서는 SR(Selective reset)펄스 대신 약방전 리셋펄스를 사용할 수 있다. 2프레임(TV-field) 동안에는 제2 블록에 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되는 동안, 제1 블록, 제3 내지 제5 블록에는 SR(selective reset)펄스를 포함하는 구동파형이 인가된다. 동일한 방법으로 제3 내지 제5 블록에 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되며, 그 와 동시에 그 블록을 제외한 블록에 SR(Selective reset)펄스를 포함하는 구동파형이 인가된다. 여기서, 제1 블록 내지 제5 블록에 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되는 순서는 비순차적으로 공급되는 것이 바람직하며, 실험적으로 1-3-5-2-4 순으로 공급되는 것이 바람직하다.
또한, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널이 본 발명의 제8 실시예와 동일한 방법으로 제1 블록 내지 제 7블록으로 구분될 경우, 강방전 리셋펄스(all reset)를 포함하는 구동파형이 인가되는 순서는 비순차적으로 인가되며 실험적으로 1-3-5-7-2-4-6 순으로 공급되는 것이 바람직하다.
요약하자면, 다수의 스캔전극라인들이 m(m은 2 이상의 정수) 개의 블록으로 나뉘어 구동되고, 10개 또는 12개의 서브필드가 존재하는 특정 프레임 동안 m개 그룹 중 하나 이상의 블록에 속하는 스캔전극라인들의 서브필드 동안에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 강방전 리셋 펄스가 인가되고, 상기 특정 프레임 동안 강방전 리셋 펄스가 인가된 하나 이상의 블록을 제외한 나머지 그룹에 속하는 스캔전극라인들에 제1 전압과 다른 제2 전압을 갖는 q(q는 1이상의 자연수)개의 약방전 리셋 펄스가 동시에 인가된다.
또한, 다수개의 프레임(TV-field) 예를 들면, 60Hz 주파수를 사용하는 프레임(TV-field)분할방식에서는 60프레임(TV-field) 동안 하나 이상의 블록에 p개의 강방전 리셋 펄스를 포함하는 구동파형이 인가되고, 동일한 프레임(TV-field)동안 강방전 리셋펄스를 포함하는 구동파형이 인가되는 블록을 제외한 나머지 블록들에 q 개의 약방전 리셋 펄스를 포함하는 구동파형이 인가된다. 여기서, 다수의 블록에 공급되는 p개의 강방전 리셋 펄스는 비 순차적으로 인가된다.
이와 같이 본 발명에 따른 구동 방법은 구동 회로의 변동없이 강방전 리셋 펄스와 약방전 리셋 펄스를 교대로 인가함으로써 플라즈마 디스플레이 패널의 높은 콘트라스트 비를 지원할 수 있다.
한편, 본 발명의 각 실시 예에 따른 블록 구분 방법을 요약하자면, 다수개의 스캔라인 즉, Y0, Y1, Y2, Y3, Y4, Y5.....Yn-5, Yn-4, Yn-3, Yn-2, Yn-1, Yn에서 제1 블록 구분 방법은 블록을 2개로 나누며, 각 블록은 짝수번째 스캔라인과 홀수번째 스캔라인을 포함한다. 제2 블록 구분 방법은 블록을 3개로 나누고, 제1 블록은 Y0, Y3, Y6...Y(3·n)의 스캔라인을 포함하고, 제2 블록은 Y1, Y4, Y7...Y(3·n+1)의 스캔라인을 포함하고, 제3 블록은 Y2, Y5, Y8...Y(3·n+2)의 스캔라인을 포함한다. 제3 블록 구분 방법은 블록은 5개로 나누고,
이상에서와 같이 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법은 구동 회로의 변경없이 강방전 리셋 펄스와 약방전 리셋 펄스를 교대로 인가함으로써 플라즈마 디스플레이 패널의 높은 콘트라스트 비를 지원할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 다수의 스캔전극라인들이 m(m은 2 이상의 정수) 개의 블록으로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    특정 프레임 동안 상기 m개 블록 중 하나 이상의 블록에 속하는 상기 스캔전극라인들에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 제1 리셋 펄스가 인가되는 단계와;
    상기 특정 프레임 동안 상기 하나 이상의 블록을 제외한 나머지 블록에 속하는 상기 스캔전극라인들에 상기 제1 전압과 다른 제2 전압을 갖는 q(q는 1이상의 자연수)개의 제2 리셋 펄스가 동시에 인가되는 단계를 구비하며,
    특정 프레임에서 상기 m개의 블록 중 하나 이상의 블록에 속한 스캔전극라인에 제1 리셋 펄스가 인가되고, 나머지 블록에 속한 스캔전극라인에는 제2 리셋 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제 1 항에 있어서,
    상기 p개의 제1 리셋 펄스와 상기 q개의 제2 리셋 펄스는 상기 특정 프레임을 구성하는 서브필드의 리셋 구간에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제 1 항에 있어서,
    상기 제1 리셋 펄스가 인가된 하나 이상의 블록에 속한 스캔전극라인에는 상기 특정 프레임에서 하나 이상의 프레임 이후에 상기 제2 리셋 펄스가 인가되고,
    상기 제2 리셋 펄스가 인가된 블록에 속한 스캔전극라인에는 상기 특정 프레임 다음 프레임부터 상기 제1 리셋 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 제 1 항에 있어서,
    특정 프레임 동안 상기 m개 블록 중 하나 이상의 블록에 속하는 상기 스캔전극라인들에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 제1 리셋 펄스가 인가되는 단계는
    제1 내지 제n(단, n은 자연수) 스캔전극라인으로 형성된 상기 각 블록에 상기 제1 리셋펄스가 비 순차적으로 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제 1 항에 있어서,
    특정 프레임 동안 상기 m개 블록 중 하나 이상의 블록에 속하는 상기 스캔전극라인들에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 제1 리셋 펄스가 인가되는 단계는
    제1 내지 제n(단, n은 자연수) 스캔전극라인으로 형성된 상기 각 블록에 인 가되는 상기 제1 리셋펄스가 제n 개의 프레임 단위로 반복적으로 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  6. 다수의 스캔전극라인들이 m(m은 2 이상의 정수) 개의 블록으로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    특정 프레임 동안 상기 m개 블록 중 하나 이상의 블록에 속하는 상기 스캔전극라인들에 제1 전압을 갖는 p(p는 1이상의 자연수)개의 제1 리셋 펄스를 생성하여 공급하고, 상기 특정 프레임 동안 상기 하나 이상의 블록을 제외한 나머지 블록하는 상기 스캔전극라인들에 상기 제1 전압과 다른 제2 전압을 갖는 q(q는 1이상의 자연수)개의 제2 리셋 펄스를 생성하여 공급하는 리셋구동회로를 구비하며,
    특정 프레임에서 상기 m개의 블록 중 하나 이상의 블록에 속한 스캔전극라인에 제1 리셋 펄스가 인가되고, 나머지 블록에 속한 스캔전극에는 제2 리셋 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  7. 제 6 항에 있어서,
    상기 리셋구동회로는
    상기 스캔전극라인의 전위가 스캔 바이어스 전압으로 급상승한 후 제1 기울기로 상기 스캔 바이어스 전압과 서스테인 전압의 합까지 상승함과 아울러 제2 기울기로 상기 스캔 바이어스 전압(Vsc), 상기 서스테인 전압(Vs) 및 램프 전압(Vramp)의 합까지 상승하는 상기 제1 리셋펄스를 상기 스캔전극라인에 공급하며,
    상기 스캔전극라인의 전위가 제3 기울기로 서스테인 전압(Vs)까지 상승하고, 다시 제4 기울기로 상기 서스테인 전압(Vs) 및 램프 전압(Vramp)의 합까지 상승하는 제2 리셋펄스를 상기 스캔전극라인에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  8. 제 6 항에 있어서,
    상기 제2 리셋 펄스는 상기 스캔전극라인의 전위가 제5 기울기로 서스테인 전압(Vs)까지 상승하며 소정시간동안 유지되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  9. 제 8 항에 있어서,
    상기 제2 리셋펄스는 직전 서브필드에서 방전이 발생된 셀에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  10. 제 7 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 리셋구동회로는
    상기 제1 및 제2 리셋펄스에 포함된 상기 서스테인 펄스를 생성하는 서스테인 펄스 공급부와;
    상기 제1 및 제2 리셋펄스에 포함된 상승 램프펄스를 생성하는 상승램프펄스 공급부와;
    상기 제1 및 제2 리셋펄스에 포함된 상기 하강 램프펄스를 생성하는 하강램프펄스 공급부와;
    제1 리셋펄스에 포함된 스캔바이어스 전압를 생성하는 스캔바이어스 전압공급부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  11. 제 7 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  12. 제 7 항에 있어서,
    상기 제1 기울기와 상기 제2 기울기의 크기는 같은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  13. 제 7 항에 있어서,
    상기 제3 기울기와 상기 제4 기울기의 크기는 같은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  14. 제 7 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 제1 기울기, 상기 제2 기울기, 상기 제3 기울기, 상기 제4 기울기 및 제 5 기울기는 크기가 같은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  15. 제 7 항에 있어서,
    상기 램프 전압(Vramp)은 셋업 전압(Vsetup)의 인가 중 차단에 의하여 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  16. 제 6 항에 있어서,
    상기 p개의 제1 리셋 펄스와 상기 q개의 제2 리셋 펄스는 상기 특정 프레임을 구성하는 서브필드의 리셋 구간에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  17. 제 6 항에 있어서,
    상기 제1 리셋 펄스가 인가된 하나 이상의 블록에 속한 스캔전극라인에는 상기 특정 프레임에서 하나 이상의 프레임 이후에 상기 제1 리셋 펄스가 인가되고,
    상기 제2 리셋 펄스가 인가된 블록에 속한 스캔전극라인에는 상기 특정 프레임 다음 프레임부터 상기 제1 리셋 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  18. 제 6 항에 있어서,
    상기 리셋구동회로는
    제1 내지 제n(단, n은 자연수) 스캔전극라인으로 형성된 상기 각 블록에 상기 제1 리셋펄스를 비 순차적으로 인가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  19. 제 6 항에 있어서,
    상기 리셋구동회로는
    제1 내지 제n(단, n은 자연수) 스캔전극라인으로 형성된 상기 각 블록에 인가되는 상기 제1 리셋펄스를 제n 개의 프레임 단위로 반복적으로 인가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  20. 제 6 항에 있어서,
    상기 리셋구동회로는
    상기 제1 리셋펄스를 프레임들 각각에 포함된 서로 다른 서브필드들에 비순차적으로 인가시킴과 아울러 상기 비순차적 인가방식은 주기적으로 반복되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
KR1020050015125A 2004-12-01 2005-02-23 플라즈마 디스플레이 패널의 구동 방법 KR100649723B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005345180A JP2006154830A (ja) 2004-12-01 2005-11-30 プラズマディスプレイパネルの駆動方法及び駆動装置
US11/289,415 US7561151B2 (en) 2004-12-01 2005-11-30 Method of driving plasma display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040100090 2004-12-01
KR20040100090 2004-12-01

Publications (2)

Publication Number Publication Date
KR20060061200A KR20060061200A (ko) 2006-06-07
KR100649723B1 true KR100649723B1 (ko) 2006-11-27

Family

ID=36773305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015125A KR100649723B1 (ko) 2004-12-01 2005-02-23 플라즈마 디스플레이 패널의 구동 방법

Country Status (2)

Country Link
KR (1) KR100649723B1 (ko)
CN (1) CN100511358C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730158B1 (ko) 2005-11-08 2007-06-19 삼성에스디아이 주식회사 구동 장치의 낮은 정격 전압을 위한 방전 디스플레이패널의 구동 방법
KR100790832B1 (ko) * 2006-07-12 2008-01-02 엘지전자 주식회사 플라즈마 디스플레이 장치
CN103903555A (zh) * 2014-03-31 2014-07-02 四川虹欧显示器件有限公司 等离子体显示器复位期的斜坡上升波形驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020087692A (ko) * 2001-05-16 2002-11-23 엘지전자 주식회사 평판 디스플레이 패널 및 그 구동방법
JP2003122299A (ja) 2001-08-13 2003-04-25 Lg Electronics Inc プラズマディスプレイパネルの駆動方法
KR20040068757A (ko) * 2003-01-27 2004-08-02 엘지전자 주식회사 디스플레이 장치의 스캔구동장치 및 방법
KR20050110945A (ko) * 2004-05-20 2005-11-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동 방법
KR20060029092A (ko) * 2004-09-30 2006-04-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 그 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020087692A (ko) * 2001-05-16 2002-11-23 엘지전자 주식회사 평판 디스플레이 패널 및 그 구동방법
JP2003122299A (ja) 2001-08-13 2003-04-25 Lg Electronics Inc プラズマディスプレイパネルの駆動方法
KR20040068757A (ko) * 2003-01-27 2004-08-02 엘지전자 주식회사 디스플레이 장치의 스캔구동장치 및 방법
KR20050110945A (ko) * 2004-05-20 2005-11-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동 방법
KR20060029092A (ko) * 2004-09-30 2006-04-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 그 구동 방법

Also Published As

Publication number Publication date
CN1783178A (zh) 2006-06-07
CN100511358C (zh) 2009-07-08
KR20060061200A (ko) 2006-06-07

Similar Documents

Publication Publication Date Title
JP4636901B2 (ja) プラズマディスプレイ装置およびその駆動方法
US7907103B2 (en) Plasma display apparatus and driving method thereof
US7561151B2 (en) Method of driving plasma display panel
KR100508249B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
EP1553550A2 (en) Method and apparatus of driving a plasma display panel
KR100747168B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
KR100771043B1 (ko) 플라즈마 디스플레이 장치
JP2004348140A (ja) プラズマディスプレイパネルの駆動方法及び装置
KR100608886B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100738223B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100649723B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100774943B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20080048893A (ko) 플라즈마 디스플레이 장치
JP4576475B2 (ja) プラズマディスプレイ装置及びその制御方法
KR100747169B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치의구동 방법
KR20060114130A (ko) 플라즈마 표시장치 및 그 구동방법
KR100468416B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040110693A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100577765B1 (ko) 플라즈마 디스플레이 패널 구동방법
JP2001060074A (ja) プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置
KR100784522B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동 방법
JP2007249208A (ja) プラズマディスプレイ装置の駆動方法
KR100525734B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100499098B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100719033B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee