KR20040110693A - 플라즈마 디스플레이 패널의 구동방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 구동방법 및 장치 Download PDF

Info

Publication number
KR20040110693A
KR20040110693A KR1020030040123A KR20030040123A KR20040110693A KR 20040110693 A KR20040110693 A KR 20040110693A KR 1020030040123 A KR1020030040123 A KR 1020030040123A KR 20030040123 A KR20030040123 A KR 20030040123A KR 20040110693 A KR20040110693 A KR 20040110693A
Authority
KR
South Korea
Prior art keywords
voltage
electrode
electrodes
period
supplying
Prior art date
Application number
KR1020030040123A
Other languages
English (en)
Other versions
KR100508251B1 (ko
Inventor
한정관
강성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0040123A priority Critical patent/KR100508251B1/ko
Publication of KR20040110693A publication Critical patent/KR20040110693A/ko
Application granted granted Critical
Publication of KR100508251B1 publication Critical patent/KR100508251B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 초기화를 안정화하여 스캔시간과 어드레스기간을 줄이고 콘트라스트 특성을 향상시키도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.
이 플라즈마 디스플레이 패널의 구동방법 및 장치는 셀들 내에 쓰기방전을 일으켜 전극들에 벽전하를 형성하기 위한 제1 리셋기간과; 상기 셀들 내에 1차 소거방전을 일으켜 상기 전극들 상의 벽전하들의 일부를 소거시키기 위한 제2 리셋기간과; 상기 셀들 내에 2차 소거방전을 일으켜 상기 전극들 상의 벽전하들을 균일하게 잔류시키기 위한 제3 리셋기간으로 셀들을 초기화시킨다.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{METHOD AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 초기화를 안정화하여 스캔시간과 어드레스기간을 줄이고 콘트라스트 특성을 향상시키도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과, 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과 직교하는 어드레스전극(X1 내지 Xm)을 구비한다.
스캔전극(Y1 내지 Yn), 서스테인전극(Z) 및 어드레스전극(X1 내지 Xm)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않은 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X1 내지 Xm)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 리셋기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.
리셋기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 공급된다. 이와 동시에, 서스테인전극(Z)과 어드레스전극(X)에는 0[V]가 공급된다. 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 약방전으로 쓰기방전이 일어난다. 이 쓰기방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다.
셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기저전압(GND) 또는 부극성의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-dn)이 스캔전극들(Y)에 동시에 공급된다. 이와 동시에, 서스테인전극(Z)에는 정극성의 서스테인전압(Vs)이 공급되고, 어드레스전극(X)에는 0[V]가 공급된다. 이렇게 하강 램프파형(Ramp-dn)이 공급될 때, 스캔전극(Y)과 서스테인전극(Z) 사이와 스캔전극(Y)과 어드레스전극(Z) 사이에 약방전으로 소거방전이 일어난다. 이러한 소거방전에 의해 셋업기간(SU)에 발생된 벽전하들 중에서 어드레스방전에 불필요한 과도한 벽전하들이 소거된다. 셋업기간(SU)과 셋다운기간(SD)에서의 벽전하 변화를 살펴보면, 어드레스전극(X) 상의 벽전하 변화는 거의 없으며, 스캔전극(Y)의 부극성(-) 벽전하가 감소한다. 반면에, 서스테인전극(Z)의 벽전하는 셋업기간(SU)에서의 극성이 정극성이었으나, 스캔전극(Y)의 부극성(-) 벽전하의 감소분만큼 자신에게 부극성 벽전하가 쌓이면서 셋다운기간(SD)에서 그 극성이 부극성으로 반전된다.
어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 공급됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 공급된다. 스캔펄스(scan)와 데이터펄스(data)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 공급되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압(Vs)이 공급될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 이 어드레스기간동안 서스테인전극(Z)에는 정극성 직류전압(Zdc)이 공급된다.
서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 공급된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 공급될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 발생된다.
서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 소거 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.
이와 같이 종래의 PDP 구동방법은 스캔전극(Y)과 서스테인전극(Z) 사이에 방전이 일어남과 동시에 스캔전극(Y)과 어드레스전극(X) 사이에 방전이 일어나게 하는 초기화 방전 메카니즘으로 셀들을 초기화시킨다. 그런데 종래의 PDP 구동방법은 방전 제어가 어렵고 방전이 불안정한 문제점이 있으며 리셋기간에서 빛의 방출을 수반하는 초기화방전의 휘도가 비교적 높기 때문에 콘트라스트비(Contrast ratio)에서 블랙휘도가 높게 되어 콘트라스트비가 저하되는 문제점이 있다.
도 4는 도 3과 같은 종래의 구동파형을 PDP에 적용하여 시뮬레이션할 때 그 시뮬레이션에서 각 구동파형에 적용된 전압조건과 리셋기간의 휘도를 나타낸다. 도 5a 및 도 5b는 도 4와 같은 구동파형이 PDP에 공급될 때 리셋기간의 셋업기간(SU)과 셋다운기간(SD) 직후의 벽전하 분포를 보여 준다. 도 5a 및 도 5b에서 알 수 있는 바 종래의 PDP 구동방법에 의하면 리셋기간 동안 발생되는 쓰기방전과 소거방전이 스캔전극(Y)과 서스테인전극(Z) 사이에서 그리고 스캔전극(Y)과어드레스전극(X) 사이에서 일어나게 된다. 그리고 리셋기간에서 발생되는 방전이 스캔전극(Y)과 서스테인전극(Z) 사이의 면방전으로 주로 일어나기 때문에 스캔전극(Y)과 서스테인전극(Z) 상에 충분한 벽전하가 쌓이지 않는다.
따라서, 본 발명의 목적은 초기화를 안정화하여 스캔시간과 어드레스기간을 줄이고 콘트라스트 특성을 향상시키도록 한 PDP의 구동방법 및 장치를 제공함에 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.
도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.
도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.
도 4는 도 3과 같은 종래의 구동파형을 PDP에 적용하여 시뮬레이션할 때 그 시뮬레이션에서 각 구동파형에 적용된 전압조건과 리셋기간의 휘도를 나타내는 도면이다.
도 5a 및 도 5b는 도 4와 같은 구동파형이 PDP에 공급될 때 리셋기간의 셋업기간과 셋다운기간 직후의 벽전하 분포를 나타내는 도면이다.
도 6은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 7은 도 6과 같은 초기화파형들이 플라즈마 디스플레이 패널에 공급될 때 벽전하 분포의 변화를 나타내는 도면이다.
도 8은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 9는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 나타내는 블록도이다.
도 10은 도 9에 도시된 스캔 구동부와 서스테인 구동부를 상세히 나타내는 회로도이다.
도 11은 도 6에 도시된 구동파형을 발생하는 경우에 도 10에 도시된 스위치소자들에 인가되는 타이밍 제어신호들을 나타내는 파형도이다.
도 12는 도 8에 도시된 구동파형을 발생하는 경우에 도 10에 도시된 스위치소자들에 인가되는 타이밍 제어신호들을 나타내는 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
91 : 타이밍 콘트롤러 92 : 데이터 구동부
93 : 스캔 구동부 94 : 서스테인 구동부
95 : 구동전압 발생부
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 셀들 내에 쓰기방전을 일으켜 전극들에 벽전하를 형성하기 위한 제1 리셋기간과; 상기 셀들 내에 1차 소거방전을 일으켜 상기 전극들 상의 벽전하들의 일부를 소거시키기 위한 제2 리셋기간과; 상기 셀들 내에 2차 소거방전을 일으켜 상기 전극들 상의 벽전하들을 균일하게 잔류시키기 위한 제3 리셋기간과; 상기 셀들을 선택하기 위한 어드레스기간과; 상기 선택된 셀들에서 표시방전을 일으키기 위한 서스테인기간을 포함한다.
상기 제1 리셋기간은 전압이 제1 전압부터 제2 전압까지 높아지는 상승 램프파형을 상기 제1 전극에 공급하는 단계와; 상기 제2 전극과 제3 전극에 기저전압을 공급하는 단계를 포함한다.
상기 제2 리셋기간은 상기 전압이 제1 전압부터 제3 전압까지 낮아지는 제1 하강 램프파형을 상기 제1 전극에 공급하는 단계와; 상기 제2 전극에 상기 제1 전압을 공급하는 단계와; 상기 제3 전극에 상기 기저전압을 공급하는 단계를 포함한다.
상기 제3 리셋기간은 상기 전압이 상기 기저전압부터 제4 전압까지 낮아지는 제2 하강 램프파형을 상기 제1 전극에 공급하는 단계와; 상기 제2 전극과 상기 제3 전극에 상기 기저전압을 공급하는 단계를 포함한다.
상기 제4 전압은 상기 제3 전압보다 낮은 부극성 전압인 것을 특징으로 한다.
상기 어드레스기간은 상기 제1 전극에 상기 제4 전압의 스캔펄스를 공급하는 단계와; 상기 제3 전극에 상기 스캔펄스에 동기되는 데이터전압을 공급하는 단계를 포함한다.
상기 서스테인기간은 상기 제1 및 제2 전극에 상기 제1 전압의 서스테인펄스를 교대로 공급하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 PDP의 구동방법은 제1 전압으로 셀들 내에 쓰기방전을 일으켜 전극들에 벽전하를 형성하기 위한 제1 리셋기간, 상기 셀들 내에 1차 소거방전을 일으켜 상기 전극들 상의 벽전하들의 일부를 소거시키기 위한 제2 리셋기간, 상기 셀들 내에 2차 소거방전을 일으켜 상기 전극들 상의 벽전하들을 균일하게 잔류시키기 위한 제3 리셋기간, 상기 셀들을 선택하기 위한 어드레스기간 및 상기 선택된 셀들에서 표시방전을 일으키기 위한 서스테인기간이 할당되는 제1서브필드와; 상기 제1 전압보다 낮은 제2 전압으로 상기 쓰기방전을 일으키기 위한 제1 리셋기간, 상기 제2 리셋기간, 상기 제3 리셋기간, 상기 어드레스기간 및 상기 서스테인기간이 할당되는 제2 서브필드를 포함한다.
상기 제1 서브필드는 상기 제2 서브필드에 앞서는 것을 특징으로 한다.
상기 제1 서브필드와 상기 제2 서브필드에 각각 부여된 휘도 가중치는 다른 것을 특징으로 한다.
상기 제1 서브필드의 제1 리셋기간은 전압이 상기 제2 전압부터 제1 전압까지 높아지는 상승 램프파형을 상기 제1 전극에 공급하는 단계와; 상기 제2 전극과 제3 전극에 기저전압을 공급하는 단계를 포함한다.
상기 제2 서브필드의 제1 리셋기간은 상기 제2 전압을 상기 제1 전극에 공급하는 단계와; 상기 제2 전극과 제3 전극에 기저전압을 공급하는 단계를 포함한다.
상기 제1 및 제2 서브필드 각각의 제2 리셋기간은 상기 전압이 상기 제2 전압부터 제3 전압까지 낮아지는 제1 하강 램프파형을 상기 제1 전극에 공급하는 단계와; 상기 제2 전극에 상기 제2 전압을 공급하는 단계와; 상기 제3 전극에 기저전압을 공급하는 단계를 포함한다.
상기 제1 및 제2 서브필드 각각의 제3 리셋기간은 상기 전압이 상기 기저전압부터 제4 전압까지 낮아지는 제2 하강 램프파형을 상기 제1 전극에 공급하는 단계와; 상기 제2 전극과 상기 제3 전극에 상기 기저전압을 공급하는 단계를 포함한다.
상기 제4 전압은 상기 제3 전압보다 낮은 부극성 전압인 것을 특징으로 한다.
상기 제1 및 제2 서브필드 각각의 어드레스기간은 상기 제1 전극에 상기 제4 전압의 스캔펄스를 공급하는 단계와; 상기 제3 전극에 상기 스캔펄스에 동기되는 데이터전압을 공급하는 단계를 포함한다.
상기 제1 및 제2 서브필드 각각의 서스테인기간은 상기 제1 및 제2 전극에 상기 제2 전압의 서스테인펄스를 교대로 공급하는 단계를 포함한다.
본 발명의 실시예에 따른 PDP의 구동장치는 셀들 내에 쓰기방전을 일으켜 전극들에 벽전하를 형성하기 위한 제1 초기화회로와; 상기 셀들 내에 1차 소거방전을 일으켜 상기 전극들 상의 벽전하들의 일부를 소거시키기 위한 제2 초기화회로와; 상기 셀들 내에 2차 소거방전을 일으켜 상기 전극들 상의 벽전하들을 균일하게 잔류시키기 위한 제3 초기화회로와; 상기 셀들을 선택하기 위한 어드레스회로와; 상기 선택된 셀들에서 표시방전을 일으키기 위한 서스테인회로를 구비한다.
본 발명의 다른 실시예에 따른 PDP의 구동장치는 제1 전압으로 셀들 내에 쓰기방전을 일으켜 전극들에 벽전하를 형성하기 위한 제1 리셋기간, 상기 셀들 내에 1차 소거방전을 일으켜 상기 전극들 상의 벽전하들의 일부를 소거시키기 위한 제2 리셋기간, 상기 셀들 내에 2차 소거방전을 일으켜 상기 전극들 상의 벽전하들을 균일하게 잔류시키기 위한 제3 리셋기간, 상기 셀들을 선택하기 위한 어드레스기간 및 상기 선택된 셀들에서 표시방전을 일으키기 위한 서스테인기간이 할당되는 제1 서브필드를 구동하기 위한 제1 구동회로와; 상기 제1 전압보다 낮은 제2 전압으로 상기 쓰기방전을 일으키기 위한 제1 리셋기간, 상기 제2 리셋기간, 상기 제3 리셋기간, 상기 어드레스기간 및 상기 서스테인기간이 할당되는 제2 서브필드를 구동하기 위한 제2 구동회로를 구비한다.
이하, 도 6 내지 도 12를 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.
본 발명의 실시예에 따른 PDP의 구동방법 및 장치는 한 프레임기간을 다수의 서브필드들로 시분할하여 PDP를 구동한다. 상기 서브필드들 중에서 적어도 어느 하나는 쓰기방전, 1차 소거방전 및 2차 소거방전을 연속으로 일으키는 리셋기간과, 셀을 선택하기 위한 어드레스기간 및 선택된 셀에 대하여 표시를 행하기 위한 서스테인기간을 포함한다. 이러한 서브필드는 도 6이나 도 8과 같은 구동파형으로 PDP를 구동한다.
도 6은 본 발명의 제1 실시예에 따른 PDP의 구동방법을 설명하기 위한 파형도이다. 도 7은 도 6과 같은 구동파형에 의해 발생되는 벽전하 분포의 변화를 나타낸다.
도 6 및 도 7을 참조하면, 리셋기간은 스캔전극들(Y)과 어드레스전극들(X) 사이에 그리고 스캔전극들(Y)과 서스테인전극들(Z) 사이에 쓰기방전을 일으키기 위한 t1 기간과, 서스테인전극들(Y)과 어드레스전극들(X) 사이에 그리고 스캔전극들(Y)과 서스테인전극들(Z) 사이에 소거방전을 일으키기 위한 t2 기간과, 스캔전극들(Y)과 어드레스전극들(X) 사이에 소거방전을 일으키기 위한 t3 기간을 포함한다.
리셋기간의 t1 기간 동안 스캔전극들(Y)에는 서스테인전압(Vs)부터셋업전압(Vsetup)까지 상승하는 상승 램프파형(Ruy)이 공급된다. 이 t1 기간 동안 어드레스전극들(X)과 서스테인전극들(Z)에는 기저전압(GND)이나 0V가 공급된다. 그러면 전화면의 셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 그리고 스캔전극들(Y)과 서스테인전극들(Z) 사이에 약방전으로 쓰기방전이 일어나게 된다. 이러한 쓰기방전의 결과로 도 7과 같이 스캔전극들(Y) 상에는 부극성의 벽전하들이 쌓이게 되고 어드레스전극들(X) 상에는 정극성의 벽전하들이 쌓이게 된다.
리셋기간의 t2 기간 동안 스캔전극들(Y)에는 서스테인전압(Vs)부터 제1 부극성 전압(-Vy)까지 하강하는 제1 하강 램프파형(Rdy1)이 공급되고 서스테인전극들(Z)에는 서스테인전압(Vs)이 공급된다. 이 t2 기간 동안 어드레스전극들(X)에는 기저전압(GND)이나 0V가 공급된다. 그러면 전화면의 셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 그리고 스캔전극들(Y)과 어드레스전극들(X) 사이에 약방전으로 소거방전이 일어나게 된다. 이러한 1차 소거방전의 결과로 스캔전극들(Y) 상에 쌓여 있던 부극성의 벽전하들의 일부가 소거되고 어드레스전극들(X) 상에 쌓여 있던 정극성의 벽전하들이 일부 소거된다. 그리고 서스테인전극들(Z) 상에는 스캔전극들(Y)로부터 이동되는 부극성 벽전하에 의해 도 7과 같이 벽전하의 극성이 정극성에서 부극성으로 반전된다.
리셋기간의 t3 기간 동안 스캔전극들(Y)에는 기저전압(GND)이나 0V로부터 제2 부극성 전압(-Vy)까지 하강하는 제2 하강 램프파형(Rdy2)이 공급된다. 제2 부극성 전압(-Vy)은 제1 부극성 전압(-Vy)보다 낮게 설정된다. 이 t3 기간 동안, 어드레스전극들(X)은 0[V]나 기저전압(GND)을 유지한다. 그러면 스캔전극들(Y)과 어드레스전극들(X) 사이에 약방전으로 소거방전이 발생된다. 이 때 스캔전극들(Y)과 서스테인전극들(Z) 사이의 전압차는 서스테인전극들(Z) 상에 쌓여 있는 부극성 벽전하로 인하여 작다. 이 때문에 소거방전은 도 7과 같이 주로 스캔전극들(Y)과 어드레스전극들(X) 사이에 주로 일어난다. 이 소거방전의 결과로, 어드레스방전에 불필요한 과도 벽전하가 소거되며 전 셀들 내에서 균일한 벽전하가 잔류하게 된다. 특히, 전셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 상에 쌓여 있는 벽전하가 균일하게 된다. 이렇게 스캔전극들(Y)과 어드레스전극들(X) 상의 벽전하가 균일하게 되면 어드레스기간의 구동마진이 넓어지게 되고 어드레스방전이 안정되게 일어날 수 있으므로 스캔타임과 어드레스기간을 단축할 수 있다. 또한, 본 발명에 따른 PDP의 구동방법 및 장치는 리셋기간 직후 서스테인전극들(Z) 상의 부극성 벽전하를 충분히 많게 하여 스캔전극들(Y)에 첫 번째 서스테인펄스가 공급될 때 서스테인 방전이 쉽고 안정하게 일어나게 함으로서 서스테인 구동마진을 넓힐 수 있다.
제1 부극성 전압(-Vy1)과 제2 부극성 전압(-Vy2)은 PDP의 해상도, 방전셀 구조 및 방전가스 조성 등에 따라 달라질 수 있다.
제2 하강 램프파형(Rdy2)의 전압은 제1 부극성 전압(-Vy)부터 낮아질 수도 있다. 그리고 제1 하강 램프파형(Rdy1)과 제2 하강 램프파형(Rdy2)의 기울기는 PDP의 해상도, 방전셀 구조 및 방전가스 조성 등에 따라 달라질 수 있다.
어드레스기간 동안 스캔전극들(Y)에는 바이어스전압(-Vy)으로부터 제2 부극성 전압(-Vy2)까지 전압이 낮아지는 스캔펄스(scp)가 순차적으로 공급되고 어드레스전극들(X)에는 스캔펄스(scp)에 동기되는 데이터전압(Vd)의 데이터펄스(dp)가 공급된다. 이 어드레스기간 동안 서스테인전극들(Z)에는 서스테인전압(Vs)의 직류 바이어스전압(Vz-com)이 공급된다. 바이어스전압(-Vy)과 제2 부극성 전압(-Vy) 사이의 전위차(Vsc)는 스캔전극들(Y)과 데이터전압(Vd)이 공급되는 어드레스전극들(X) 사이의 전위차가 어드레스방전이 일어날 수 있도록 설정되는 스캔전압이다. 스캔펄스(scp)와 데이터펄스(dp)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(dp)가 공급되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압(Vs)이 공급될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.
서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인전압(Vs)의 서스테인펄스(sus)가 공급된다. 어드레스방전에 의해 선택된 셀들은 셀 내의 벽전압과 서스테인전압(Vs)이 더해지면서 매 서스테인펄스(sus)가 공급될 때마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전이 발생된다.
마지막 서스테인펄스(sus)가 서스테인전극들(Z)에 공급되어 서스테인방전이 종료된 후에는 스캔전극들(Y)과 서스테인전극들(Z)에 서스테인전압(Vs)까지 상승하는 소거 램프파형(ersy, ersz)이 연속으로 공급된다. 소거 램프파형(ersy, ersz)은 서스테인방전에 의해 생성된 벽전하들을 소거시키는 역할을 한다. 이 소거 램프파형(ersy, ersz)은 스캔전극들(Y)과 서스테인전극들(Z) 중 어느 하나에 공급될 수도 있고 생략될 수도 있다.
도 8은 본 발명의 제2 실시예에 따른 PDP의 구동방법을 설명하기 위한 파형도이다.
도 8을 참조하면, 본 발명의 실시예에 따른 PDP의 구동방법은 셋업전압(Vsetup)까지 상승하는 상승 램프파형(Ruy)을 이용하여 쓰기방전하고 두 차례에 걸친 소거방전을 이용하여 셀들을 초기화하는 제1 서브필드(SF1)와, 서스테인전압(Vsetup)으로 쓰기방전하고 두 차례에 걸친 소거방전을 이용하여 셀들을 초기화하는 제2 내지 제N 서브필드들(SF2 내지 SFN)을 포함하는 N 개의 서브필드들로 한 프레임기간을 시분할하여 PDP를 구동한다.
제1 서브필드(SF1)에서 발생되는 구동파형은 도 6에 도시된 그 것과 실질적으로 동일하므로 이에 대한 상세한 설명을 생략한다.
제2 내지 제N 서브필드들(SF2 내지 SFN)에 있어서, 리셋기간의 t1 기간 동안 스캔전극들(Y)에는 서스테인전압(Vs)이 공급된다. 이 t1 기간 동안 어드레스전극들(X)과 서스테인전극들(Z)에는 기저전압(GND)이나 0V가 공급된다. 그러면 전화면의 셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 그리고 스캔전극들(Y)과 서스테인전극들(Z) 사이에 약방전으로 쓰기방전이 일어나게 된다. 이러한 쓰기방전의 결과로 도 7과 같이 스캔전극들(Y) 상에는 부극성의 벽전하들이 쌓이게 되고 어드레스전극들(X) 상에는 정극성의 벽전하들이 쌓이게 된다. 이 쓰기방전은 셋업전압(Vsetup)보다 낮은 서스테인전압(Vs)으로 일어나기 때문에 셋업전압(Vsetup)으로 방전을 일으킬 때 보다 그 세기가 낮게 된다. 따라서, 제2 내지 제N 서브필드들(SF1 내지 SFN)에 있어서 리셋기간에 발생되는 쓰기방전시의 휘도가 낮아지게 된다. 그 결과, 본 발명에 따른 PDP의 구동방법은 비표시기간인 리셋기간에서의 휘도를 낮추어 콘트라스트비(contrast ratio)에서 블랙휘도를 낮춤으로써 그 만큼 콘트라스트비를 향상시켜 선명한 화질로 화상을 표시할 수 있다.
제2 내지 제N 서브필드들(SF2 내지 SFN)에 있어서, 리셋기간의 t2 기간 동안 스캔전극들(Y)에는 서스테인전압(Vs)부터 제1 부극성 전압(-Vy)까지 하강하는 제1 하강 램프파형(Rdy1)이 공급되고 서스테인전극들(Z)에는 서스테인전압(Vs)이 공급된다. 이 t2 기간 동안 어드레스전극들(X)에는 기저전압(GND)이나 0V가 공급된다. 그러면 전화면의 셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 그리고 스캔전극들(Y)과 어드레스전극들(X) 사이에 약방전으로 소거방전이 일어나게 된다. 이러한 1차 소거방전의 결과로 스캔전극들(Y) 상에 쌓여 있던 부극성의 벽전하들의 일부가 소거되고 어드레스전극들(X) 상에 쌓여 있던 정극성의 벽전하들이 일부 소거된다. 그리고 서스테인전극들(Z) 상에는 스캔전극들(Y)로부터 이동되는 부극성 벽전하에 의해 도 7과 같이 벽전하의 극성이 정극성에서 부극성으로 반전된다.
제2 내지 제N 서브필드들(SF2 내지 SFN)에 있어서, 리셋기간의 t3 기간 동안 스캔전극들(Y)에는 기저전압(GND)이나 0V로부터 제2 부극성 전압(-Vy)까지 하강하는 제2 하강 램프파형(Rdy2)이 공급된다. 제2 부극성 전압(-Vy)은 제1 부극성 전압(-Vy)보다 낮게 설정된다. 이 t3 기간 동안, 어드레스전극들(X)은 0[V]나 기저전압(GND)을 유지한다. 그러면 스캔전극들(Y)과 어드레스전극들(X) 사이에 약방전으로 소거방전이 발생된다. 이 때 스캔전극들(Y)과 서스테인전극들(Z) 사이의 전압차는 서스테인전극들(Z) 상에 쌓여 있는 부극성 벽전하로 인하여 작다. 이 때문에 소거방전은 도 7과 같이 주로 스캔전극들(Y)과 어드레스전극들(X) 사이에 주로 일어난다. 이 소거방전의 결과로, 어드레스방전에 불필요한 과도 벽전하가 소거되며 전 셀들 내에서 균일한 벽전하가 잔류하게 된다.
제2 내지 제N 서브필드들(SF2 내지 SFN)에 있어서, 어드레스기간과 서스테인기간은 전술한 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다. 서스테인기간에 발생되는 서스테인펄스들(sus)의 개수는 서브필드들(SF2 내지 SFN)에 미리 부여된 휘도 가중치에 따라 각 서브필드들(SF2 내지 SFN)마다 다를 수 있다.
한편, 서스테인전압(Vs)을 이용하여 리셋기간에 쓰기 방전을 일으키는 서브필드는 실시예에서 도 8과 같이 프레임기간에서 가장 앞선 제1 서브필드(SF1)를 제외한 나머지 서브필드들(SF2 내지 SFN)에 적용되는 것을 예시하였지만 이에 국한되는 것이 아니라 서브필드들에 다양한 형태로 배치될 수 있다. 예컨대, 리셋기간에 서스테인전압(Vs)으로 쓰기 방전을 일으키는 서브필드는 우수 번째 서브필드들(SF2, SF4,..., SFN)에 적용될 수도 있다.
도 9는 본 발명의 실시예에 따른 PDP의 구동장치를 나타낸다.
도 9를 참조하면, 본 발명의 실시예에 따른 PDP의 구동장치는 PDP의 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(92)와, 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(93)와, 공통전극인 서스테인전극들(Z)을 구동하기 위한 서스테인 구동부(94)와, 각 구동부(92, 93, 94)를 제어하기 위한 타이밍 콘트롤러(91)와, 각 구동부(92, 93, 94)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(95)를 구비한다.
데이터 구동부(92)에는 도시하지 않은 역감마보정회로, 오차확산회로 등에의해 역감마보정 및 오차확산 된 후, 서브필드맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이 데이터 구동부(92)는 타이밍 콘트롤러(91)로부터의 타이밍제어신호(Cx)에 응답하여 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스기간 동안 어드레스전극들(X1 내지 Xm)에 공급하게 된다.
스캔 구동부(93)는 타이밍 콘트롤러(91)의 제어 하에 스캔전극들(Y1 내지 Ym)에 리셋기간 동안 도 6 또는 도 8과 같은 초기화파형들을 공급하고 어드레스기간 동안 스캔펄스(scp)를 순차적으로 공급한다. 그리고 스캔 구동부(93)는 타이밍 콘트롤러(91)의 제어 하에 스캔전극들(Y1 내지 Ym)에 서스테인기간 동안 서스테인펄스(sus)를 공급한다.
서스테인 구동부(94)는 타이밍 콘트롤러(91)의 제어 하에 서스테인전극들(Z)에 리셋기간 동안 도 6 또는 도 8과 같은 초기화파형들을 공급하고 어드레스기간 동안 직류 바이어스전압(Vz-com)을 공급한 후에 서스테인기간 동안 스캔 구동부(93)와 교대로 동작하여 서스테인펄스(sus)를 공급하게 된다.
타이밍 콘트롤러(91)는 수직/수평 동기신호와 클럭신호를 입력받고 각 구동부에 필요한 타이밍 제어신호(Cx, Cy, Cz)를 발생하고 그 타이밍 제어신호(Cx, Cy, Cz)를 해당 구동부(92, 93, 94)에 공급함으로써 각 구동부(92, 93, 94)를 제어한다. 데이터 제어신호(Cx)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔 제어신호(Cy)에는 스캔구동부(93) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.그리고 서스테인 제어신호(Cz)에는 서스테인구동부(94) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.
구동전압 발생부(95)는 상승 램프파형(Ruy, Ruz)의 셋업전압(Vsetup), 스캔전압으로 설정되는 부극성 전압(-Vy), 직류 바이어스전압(Vy-com, Vz-com), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.
도 10은 한 쌍의 스캔전극(Y)과 서스테인전극(Z)을 구동하기 위한 스캔 구동부(93)와 서스테인 구동부(94)의 일부를 상세히 나타낸다.
도 10을 참조하면, 스캔 구동부(93)는 에너지 회수회로(101), 구동 스위치 회로(102), 제1 내지 제6 스위치소자(Q1 내지 Q6)를 구비한다.
에너지 회수회로(101)는 PDP에서 방전에 기여하지 않은 무효전력의 에너지를 스캔전극들(Y)로부터 회수하고 그 회수된 에너지를 이용하여 스캔전극들(Y)을 충전하게 된다. 이 에너지 회수회로(101)는 공지의 어떠한 에너지 회수회로로도 구현될 수 있다.
구동 스위치 회로(102)는 스캔 바이어스전압원(Vy-com)과 제1 노드(n1) 사이에 푸쉬풀 형태로 접속되는 제7 및 제8 스위치소자들(Q7, Q8)을 포함한다. 제7 및 제8 스위치소자들(Q7, Q8) 사이의 출력단자는 스캔전극들(Y)에 접속된다. 제7 및 제8 스위치소자들(Q7, Q8) 각각은 타이밍 콘트롤러(91)의 제어 하에 스캔 바이어스전압(Vy-com)이나 제1 노드(n1) 상의 전압을 스캔전극들(Y)에 공급한다.
제1 스위치소자(Q1)는 서스테인전압원(Vs)과 제1 노드(n1) 사이에 접속되어타이밍 콘트롤러(91)의 제어 하에 서스테인전압(Vs)을 제1 노드(n1)에 공급한다.
제2 스위치소자(Q2)는 기저전압원(GND)과 제1 노드(n1) 사이에 접속되어 타이밍 콘트롤러(91)의 제어 하에 기저전압(GND)을 제1 노드(n1)에 공급한다.
제3 스위치소자(Q3)는 셋업전압원(Vserup)과 제1 노드(n1) 사이에 접속되어 타이밍 콘트롤러(91)의 제어 하에 미리 설정된 RC 시정수에 의해 결정된 기울기로 상승 램프파형(Ruy)을 제1 노드(n1)에 공급한다. 이 제3 스위치소자(Q3)의 제어단자에는 상승 램프파형(Ruy)의 기울기를 조정하기 위한 가변저항(VR1)과 도시하지 않은 캐패시터가 접속된다.
제4 스위치소자(Q4)는 제1 부극성 전압원(-Vy1)과 제1 노드(n1) 사이에 접속되어 타이밍 콘트롤러(91)의 제어 하에 미리 설정된 RC 시정수에 의해 결정된 기울기로 제1 하강 램프파형(Rdy1)을 제1 노드(n1)에 공급한다. 이 제4 스위치소자(Q4)의 제어단자에는 제1 하강 램프파형(Rdy1)의 기울기를 조정하기 위한 가변저항(VR2)과 도시하지 않은 캐패시터가 접속된다.
제5 스위치소자(Q5)는 제2 부극성 전압원(-Vy2)과 제1 노드(n1) 사이에 접속되어 타이밍 콘트롤러(91)의 제어 하에 미리 설정된 RC 시정수에 의해 결정된 기울기로 제2 하강 램프파형(Rdy2)을 제1 노드(n1)에 공급한다. 이 제5 스위치소자(Q5)의 제어단자에는 제2 하강 램프파형(Rdy2)의 기울기를 조정하기 위한 가변저항(VR3)과 도시하지 않은 캐패시터가 접속된다.
제6 스위치소자(Q6)는 제2 부극성 전압원(-Vy)과 제1 노드(n1) 사이에 접속되어 타이밍 콘트롤러(91)의 제어 하에 스캔펄스가 발생할 때 제2 부극성 전압(-Vy2)을 제1 노드(n1)에 공급한다.
서스테인 구동부(94)는 에너지 회수회로(103), 제9 내지 제11 스위치소자(Q9 내지 Q11)를 구비한다.
에너지 회수회로(103)는 PDP에서 방전에 기여하지 않은 무효전력의 에너지를 서스테인전극들(Z)로부터 회수하고 그 회수된 에너지를 이용하여 서스테인전극들(Z)을 충전하게 된다. 이 에너지 회수회로(103)는 공지의 어떠한 에너지 회수회로로도 구현될 수 있다.
제9 스위치소자(Q9)는 서스테인전압원(Vs)과 제2 노드(n2) 사이에 접속되어 타이밍 콘트롤러(91)의 제어 하에 서스테인전압(Vs)을 제2 노드(n2) 즉, 서스테인전극(Z)에 공급한다.
제10 스위치소자(Q10)는 기저전압원(GND)과 제2 노드(n2) 사이에 접속되어 타이밍 콘트롤러(91)의 제어 하에 기저전압(GND)을 제2 노드(n2)에 공급한다.
제11 스위치소자(Q11)는 직류 바이어스 전압원(Vz-com)과 제2 노드(n2) 사이에 접속되어 타이밍 콘트롤러(91)의 제어 하에 어드레스기간 동안 직류 바이어스전압(Vz-com)을 제2 노드(n2)에 공급한다.
도 11은 도 6 및 도 8의 제1 서브필드(SF1)에서 발생되는 초기화파형에서 상기 스위치소자들에 인가되는 타이밍 제어신호들을 나타낸다. 그리고 도 12는 도 8의 제2 내지 제N 서브필드(SF2 내지 SFN)에서 발생되는 초기화파형에서 상기 스위치소자들에 인가되는 타이밍 제어신호들을 나타낸다.
상술한 바와 같이, 본 발명에 따른 PDP의 구동방법 및 장치는 리셋기간 동안 셀들 내에 쓰기방전, 1차 소거방전 및 2차 소거방전을 연속적으로 일으킴으로써 전화면의 셀들 내에 벽전하를 충분히 잔류시킴과 아울러 벽전하분포의 균일도를 높임으로써 어드레스 구동마진과 서스테인 구동마진을 넓히게 된다. 그 결과, 본 발명에 따른 PDP의 구동방법 및 장치는 스캔시간과 어드레스기간을 줄일 수 있다. 또한, 본 발명에 따른 PDP의 구동방법 및 장치는 초기 서브필드 또는 일부 초기 서브필드에서만 셋업전압으로 초기화방전을 일으키고 그 이외의 나머지 서브필드들에서 낮은 전압으로 초기화방전을 일으킴으로써 콘트라스트특성을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (34)

  1. 제1 및 제2 전극을 각각 포함한 다수의 전극쌍이 형성된 상판과 상기 다수의 전극쌍과 교차하는 다수의 제3 전극이 형성된 하판을 구비하며 상기 전극들의 교차부에 셀들이 형성되는 플라즈마 디스플레이 패널을 구동하기 위한 방법에 있어서,
    상기 셀들 내에 쓰기방전을 일으켜 상기 전극들에 벽전하를 형성하기 위한 제1 리셋기간과;
    상기 셀들 내에 1차 소거방전을 일으켜 상기 전극들 상의 벽전하들의 일부를 소거시키기 위한 제2 리셋기간과;
    상기 셀들 내에 2차 소거방전을 일으켜 상기 전극들 상의 벽전하들을 균일하게 잔류시키기 위한 제3 리셋기간과;
    상기 셀들을 선택하기 위한 어드레스기간과;
    상기 선택된 셀들에서 표시방전을 일으키기 위한 서스테인기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 제1 리셋기간은,
    전압이 제1 전압부터 제2 전압까지 높아지는 상승 램프파형을 상기 제1 전극에 공급하는 단계와;
    상기 제2 전극과 제3 전극에 기저전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2 항에 있어서,
    상기 제2 리셋기간은,
    상기 전압이 제1 전압부터 제3 전압까지 낮아지는 제1 하강 램프파형을 상기 제1 전극에 공급하는 단계와;
    상기 제2 전극에 상기 제1 전압을 공급하는 단계와;
    상기 제3 전극에 상기 기저전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 3 항에 있어서,
    상기 제3 리셋기간은,
    상기 전압이 상기 기저전압부터 제4 전압까지 낮아지는 제2 하강 램프파형을 상기 제1 전극에 공급하는 단계와;
    상기 제2 전극과 상기 제3 전극에 상기 기저전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 4 항에 있어서,
    상기 제4 전압은 상기 제3 전압보다 낮은 부극성 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 4 항에 있어서,
    상기 어드레스기간은,
    상기 제1 전극에 상기 제4 전압의 스캔펄스를 공급하는 단계와;
    상기 제3 전극에 상기 스캔펄스에 동기되는 데이터전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 6 항에 있어서,
    상기 서스테인기간은,
    상기 제1 및 제2 전극에 상기 제1 전압의 서스테인펄스를 교대로 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제1 및 제2 전극을 각각 포함한 다수의 전극쌍이 형성된 상판과 상기 다수의 전극쌍과 교차하는 다수의 제3 전극이 형성된 하판을 구비하며 상기 전극들의 교차부에 셀들이 형성되는 플라즈마 디스플레이 패널을 다수의 서브필드로 시분할 구동하기 위한 방법에 있어서,
    제1 전압으로 상기 셀들 내에 쓰기방전을 일으켜 상기 전극들에 벽전하를 형성하기 위한 제1 리셋기간, 상기 셀들 내에 1차 소거방전을 일으켜 상기 전극들 상의 벽전하들의 일부를 소거시키기 위한 제2 리셋기간, 상기 셀들 내에 2차 소거방전을 일으켜 상기 전극들 상의 벽전하들을 균일하게 잔류시키기 위한 제3 리셋기간, 상기 셀들을 선택하기 위한 어드레스기간 및 상기 선택된 셀들에서 표시방전을 일으키기 위한 서스테인기간이 할당되는 제1 서브필드와;
    상기 제1 전압보다 낮은 제2 전압으로 상기 쓰기방전을 일으키기 위한 제1 리셋기간, 상기 제2 리셋기간, 상기 제3 리셋기간, 상기 어드레스기간 및 상기 서스테인기간이 할당되는 제2 서브필드를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 8 항에 있어서,
    상기 제1 서브필드는 상기 제2 서브필드에 앞서는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  10. 제 8 항에 있어서,
    상기 제1 서브필드와 상기 제2 서브필드에 각각 부여된 휘도 가중치는 다른 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제 8 항에 있어서,
    상기 제1 서브필드의 제1 리셋기간은,
    전압이 상기 제2 전압부터 제1 전압까지 높아지는 상승 램프파형을 상기 제1 전극에 공급하는 단계와;
    상기 제2 전극과 제3 전극에 기저전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  12. 제 8 항에 있어서,
    상기 제2 서브필드의 제1 리셋기간은,
    상기 제2 전압을 상기 제1 전극에 공급하는 단계와;
    상기 제2 전극과 제3 전극에 기저전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  13. 제 8 항에 있어서,
    상기 제1 및 제2 서브필드 각각의 제2 리셋기간은,
    상기 전압이 상기 제2 전압부터 제3 전압까지 낮아지는 제1 하강 램프파형을 상기 제1 전극에 공급하는 단계와;
    상기 제2 전극에 상기 제2 전압을 공급하는 단계와;
    상기 제3 전극에 기저전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  14. 제 13 항에 있어서,
    상기 제1 및 제2 서브필드 각각의 제3 리셋기간은,
    상기 전압이 상기 기저전압부터 제4 전압까지 낮아지는 제2 하강 램프파형을 상기 제1 전극에 공급하는 단계와;
    상기 제2 전극과 상기 제3 전극에 상기 기저전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  15. 제 14 항에 있어서,
    상기 제4 전압은 상기 제3 전압보다 낮은 부극성 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  16. 제 14 항에 있어서,
    상기 제1 및 제2 서브필드 각각의 어드레스기간은,
    상기 제1 전극에 상기 제4 전압의 스캔펄스를 공급하는 단계와;
    상기 제3 전극에 상기 스캔펄스에 동기되는 데이터전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  17. 제 8 항에 있어서,
    상기 제1 및 제2 서브필드 각각의 서스테인기간은,
    상기 제1 및 제2 전극에 상기 제2 전압의 서스테인펄스를 교대로 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  18. 제1 및 제2 전극을 각각 포함한 다수의 전극쌍이 형성된 상판과 상기 다수의 전극쌍과 교차하는 다수의 제3 전극이 형성된 하판을 구비하며 상기 전극들의 교차부에 셀들이 형성되는 플라즈마 디스플레이 패널을 구동하기 위한 장치에 있어서,
    상기 셀들 내에 쓰기방전을 일으켜 상기 전극들에 벽전하를 형성하기 위한 제1 초기화회로와;
    상기 셀들 내에 1차 소거방전을 일으켜 상기 전극들 상의 벽전하들의 일부를 소거시키기 위한 제2 초기화회로와;
    상기 셀들 내에 2차 소거방전을 일으켜 상기 전극들 상의 벽전하들을 균일하게 잔류시키기 위한 제3 초기화회로와;
    상기 셀들을 선택하기 위한 어드레스회로와;
    상기 선택된 셀들에서 표시방전을 일으키기 위한 서스테인회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  19. 제 18 항에 있어서,
    상기 제1 초기화회로는,
    전압이 제1 전압부터 제2 전압까지 높아지는 상승 램프파형을 상기 제1 전극에 공급하고 상기 제2 전극과 제3 전극에 기저전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  20. 제 19 항에 있어서,
    상기 제2 초기화회로는,
    상기 전압이 제1 전압부터 제3 전압까지 낮아지는 제1 하강 램프파형을 상기제1 전극에 공급하고 상기 제2 전극에 상기 제1 전압을 공급함과 아울러 상기 제3 전극에 상기 기저전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  21. 제 20 항에 있어서,
    상기 제3 초기화회로는,
    상기 전압이 상기 기저전압부터 제4 전압까지 낮아지는 제2 하강 램프파형을 상기 제1 전극에 공급하고 상기 제2 전극과 상기 제3 전극에 상기 기저전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  22. 제 21 항에 있어서,
    상기 제4 전압은 상기 제3 전압보다 낮은 부극성 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  23. 제 21 항에 있어서,
    상기 어드레스회로는,
    상기 제1 전극에 상기 제4 전압의 스캔펄스를 공급하고 상기 제3 전극에 상기 스캔펄스에 동기되는 데이터전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  24. 제 23 항에 있어서,
    상기 서스테인기간은,
    상기 제1 및 제2 전극에 상기 제1 전압의 서스테인펄스를 교대로 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  25. 제1 및 제2 전극을 각각 포함한 다수의 전극쌍이 형성된 상판과 상기 다수의 전극쌍과 교차하는 다수의 제3 전극이 형성된 하판을 구비하며 상기 전극들의 교차부에 셀들이 형성되는 플라즈마 디스플레이 패널을 다수의 서브필드로 시분할 구동하기 위한 장치에 있어서,
    제1 전압으로 상기 셀들 내에 쓰기방전을 일으켜 상기 전극들에 벽전하를 형성하기 위한 제1 리셋기간, 상기 셀들 내에 1차 소거방전을 일으켜 상기 전극들 상의 벽전하들의 일부를 소거시키기 위한 제2 리셋기간, 상기 셀들 내에 2차 소거방전을 일으켜 상기 전극들 상의 벽전하들을 균일하게 잔류시키기 위한 제3 리셋기간, 상기 셀들을 선택하기 위한 어드레스기간 및 상기 선택된 셀들에서 표시방전을 일으키기 위한 서스테인기간이 할당되는 제1 서브필드를 구동하기 위한 제1 구동회로와;
    상기 제1 전압보다 낮은 제2 전압으로 상기 쓰기방전을 일으키기 위한 제1 리셋기간, 상기 제2 리셋기간, 상기 제3 리셋기간, 상기 어드레스기간 및 상기 서스테인기간이 할당되는 제2 서브필드를 구동하기 위한 제2 구동회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  26. 제 25 항에 있어서,
    상기 제1 서브필드는 상기 제2 서브필드에 앞서는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  27. 제 25 항에 있어서,
    상기 제1 서브필드와 상기 제2 서브필드에 각각 부여된 휘도 가중치는 다른 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  28. 제 25 항에 있어서,
    상기 제1 구동회로는,
    상기 제1 리셋기간 동안 전압이 상기 제2 전압부터 제1 전압까지 높아지는 상승 램프파형을 상기 제1 전극에 공급하고 상기 제2 전극과 제3 전극에 기저전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  29. 제 25 항에 있어서,
    상기 제2 구동회로는,
    상기 제1 리셋기간 동안 상기 제2 전압을 상기 제1 전극에 공급하는 단계와;
    상기 제2 전극과 제3 전극에 기저전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  30. 제 25 항에 있어서,
    상기 제1 및 제2 구동회로 각각은,
    상기 제2 리셋기간 동안 상기 전압이 상기 제2 전압부터 제3 전압까지 낮아지는 제1 하강 램프파형을 상기 제1 전극에 공급하고 상기 제2 전극에 상기 제2 전압을 공급함과 아울러 상기 제3 전극에 기저전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  31. 제 30 항에 있어서,
    상기 제1 및 제2 구동회로 각각은,
    상기 제3 리셋기간 동안 상기 전압이 상기 기저전압부터 제4 전압까지 낮아지는 제2 하강 램프파형을 상기 제1 전극에 공급하고 상기 제2 전극과 상기 제3 전극에 상기 기저전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  32. 제 31 항에 있어서,
    상기 제4 전압은 상기 제3 전압보다 낮은 부극성 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  33. 제 31 항에 있어서,
    상기 제1 및 제2 구동회로 각각은
    상기 어드레스기간 동안 상기 제1 전극에 상기 제4 전압의 스캔펄스를 공급하고 상기 제3 전극에 상기 스캔펄스에 동기되는 데이터전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  34. 제 25 항에 있어서,
    상기 제1 및 제2 구동회로 각각은
    상기 서스테인기간 동안 상기 제1 및 제2 전극에 상기 제2 전압의 서스테인펄스를 교대로 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
KR10-2003-0040123A 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동방법 및 장치 KR100508251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0040123A KR100508251B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0040123A KR100508251B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동방법 및 장치

Publications (2)

Publication Number Publication Date
KR20040110693A true KR20040110693A (ko) 2004-12-31
KR100508251B1 KR100508251B1 (ko) 2005-08-18

Family

ID=37383046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0040123A KR100508251B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동방법 및 장치

Country Status (1)

Country Link
KR (1) KR100508251B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625537B1 (ko) * 2004-09-07 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100625539B1 (ko) * 2004-09-07 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100646184B1 (ko) * 2004-09-07 2006-11-15 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100724367B1 (ko) * 2005-09-08 2007-06-04 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764770B1 (ko) * 2005-08-10 2007-10-11 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625537B1 (ko) * 2004-09-07 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100625539B1 (ko) * 2004-09-07 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100646184B1 (ko) * 2004-09-07 2006-11-15 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100724367B1 (ko) * 2005-09-08 2007-06-04 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법

Also Published As

Publication number Publication date
KR100508251B1 (ko) 2005-08-18

Similar Documents

Publication Publication Date Title
KR100551125B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100499100B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2005157372A (ja) プラズマディスプレイパネルの駆動装置及び方法
KR100508249B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2004361964A (ja) プラズマディスプレイパネルの駆動方法及び装置
KR20050106694A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100692812B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100747168B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
JP2004348140A (ja) プラズマディスプレイパネルの駆動方法及び装置
KR100784543B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100508251B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100491837B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100499088B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100503605B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100738222B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100680226B1 (ko) 플라즈마 표시장치와 그 구동방법
KR100692811B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100503731B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100726652B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100496256B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100588016B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100499098B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100589245B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100747321B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR20040110928A (ko) 선택적 소거를 이용한 플라즈마 디스플레이 패널의구동방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee