KR100764770B1 - 플라즈마 디스플레이 패널 구동 방법 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 패널 구동 방법에 관한 것으로, 종래 플라즈마 디스플레이 구동 방식은, 높은 램프 전압을 Y 전극에 가하여 불규칙한 벽전하를 재배치한 후 이를 적절히 저감시키면서 모든 전극들의 벽전하가 어드레스 방전에 적합하도록 조절하는 리셋 과정을 거치게 되는데, 이때 Y 전극에 가해지는 램프파형의 전압이 너무 높아져 X 전극과 대향방전이 발생할 수 있으며, 그로인해 형광체가 발광하여 콘트라스트 특성이 악화되는 문제점이 있었다. 상기와 같은 문제점을 감안한 본 발명은 Z 전극의 리셋 파형을 변화시켜 Y 전극에 높은 램프 전압을 인가하지 않더라도 초기 벽전하가 적절하게 생성되도록 함과 아울러 리셋 단계를 적절한 구간으로 소분류하여 각 전극의 벽전하를 쉽게 제어할 수 있도록 함으로써, 어드레스 방전을 위한 초기 벽전하를 적절하게 형성하여 지터 감소 및 고속 구동을 가능하게 하고 리셋 단계에서의 암방전 크기를 줄여 콘트라스트 특성을 개선할 수 있도록하는 효과가 있다.

Description

플라즈마 디스플레이 패널 구동 방법{DRIVING METHOD FOR PLASMA DISPLAY PANEL}

도 1은 일반적인 플라즈마 디스플레이 패널 소자를 보인 단면도.

도 2는 일반적인 플라즈마 디스플레이 패널 소자를 보인 사시도.

도 3은 지터를 향상시킨 종래 플라즈마 디스플레이 구동 파형도.

도 4는 지터를 향상시킨 종래의 다른 플라즈마 디스플레이 구동 파형도.

도 5는 본 발명 일 실시예의 플라즈마 디스플레이 구동 파형도.

도 6은 본 발명 다른 실시예의 플라즈마 디스플레이 구동 파형도.

도 7은 본 발명 또다른 실시예의 플라즈마 디스플레이 구동 파형도.

도 8은 본 발명 일 실시예의 리셋 구간 암방전 정도를 보인 파형도.

***도면의 주요부분에 대한 부호의 설명***

1: 하부 기판 2: 차단막

3: 어드레스 전극 4: 하판 유전체

5: 격벽 6: 형광체

10: 하판 구조물 11: 상부 기판

12: 투명(ITO) 전극 13: 버스 전극

14: 상판 유전체 15: 보호막

본 발명은 플라즈마 디스플레이 패널 구동 방법에 관한 것으로, 특히 암방전에 의한 블랙휘도를 낮추어 콘트라스트 특성을 개선하고 어드레스 지터를 감소시켜 고속 구동이 가능하도록 구동 파형을 변형시킨 플라즈마 디스플레이 패널 구동 방법에 관한 것이다.

TFT 액정표시소자(LCD), 유기 EL, FED 등과 함께 차세대 표시 소자로 각광을 받고 있는 플라즈마 디스플레이 패널(Plasma Display Panel:PDP)소자는 격벽(barrier rib)에 의해 격리된 방전 셀 내에서 He + Xe,또는 Ne + Xe 가스의 방전시에 발생하는 147nm 의 자외선이 R,G,B 의 형광체를 여기시켜 그 형광체가 여기상태에서 기저상태로 돌아갈 때의 에너지차에 의한 발광현상을 이용하는 표시소자이다. 상기 PDP 표시소자는 단순구조에 의한 제작의 용이성, 고휘도 및 고발광 효율, 메모리 기능, 높은 비선형성, 160°이상의 광시야각 등의 특성으로 40˝이상의 대형표시소자 시장을 점유할 것으로 기대되고 있으며, 이미 102" 급 제품도 개발되어 있다.

도 1 및 도 2는 일반적인 교류형 PDP 소자를 보인 단면도 및 사시도로서, 먼저 PDP 소자의 하판은 하부 유리기판(1) 상의 전면에 증착되어 기판(1)에 포함된 알카리이온의 침투를 방지하는 차단막(2)과; 상기 차단막(2) 상의 일부에 형성된 방전 셀의 어드레스 전극(3)과; 상기 어드레스 전극(3)을 포함한 차단막(2) 상의 전면에 형성된 하판유전체(4)와; 상기 하판유전체(4) 상에 형성되어 방전 셀을 격리시키는 격벽(5)과; 상기 격벽(5)에 의해 격리된 하판유전체(4) 상에 형성된 형광체(6)로 이루어진다.

그리고, 플라즈마 디스플레이 패널 소자의 상판은 상부 유리기판(11) 상에 형성된 투명전극(12) 및 그 투명전극(12)의 저항값을 낮추는 버스전극(13)과; 상기 투명전극(12) 및 버스전극(13)을 포함한 상부 유리기판(11) 상의 전면에 형성된 상판 유전체(14)와; 상기 상판 유전체(14) 상의 전면에 형성되어 플라즈마 방전에 따른 상판 유전체(14)를 보호하는 보호막(15)으로 이루어지며, 이와같이 형성된 상판은 보호막(15)이 상기 하판의 격벽(5) 및 형광체(6)와 마주보도록 설치된다.

상기와 같이 구동을 위해 3전극을 사용하는 교류형 PDP 소자의 각 전극은 그 기능에 따라 하판에 위치한 어드레스 전극(3), 상판에 위치하며 한쌍의 투명전극(12)과 버스 전극(13)으로 이루어지는 스캔 전극 및 유지(서스테인) 전극으로 구분되는데, 스캔 전극과 유지 전극은 동일한 구조로 형성되어 있으며 유지구간에서는 동일한 기능으로 동작하므로 모두 유지 전극이라 하기도 한다. 따라서, 구동 방식에 따른 구분을 위해 각각의 전극을 어드레스 전극(3)은 X 전극이라 하고, 어드레스 구간에서 스캔 펄스를 출력하는 스캔 전극은 Y전극이라 하며, 스캔 전극과 동일한 구조를 가진 유지 전극(공통 전극이라 하기도 함)을 Z 전극이라 한다.

상기 각 전극들을 이용한 구동 방법을 도 3 내지 도 4의 종래 구동 파형도를 이용하여 설명하도록 한다.

플라즈마 디스플레이 패널 소자의 구동은 크게 복수의 서브 필드(subfield) 로 이루어진 프레임으로 한 화면을 표시하도록 하며, 각 서브 필드들은 크게 리셋 구간, 어드레스 구간, 그리고 서스테인 구간으로 이루어진다. 그 중에서 제 1서브 필드의 경우는 이전 프레임에서의 벽전하 분포를 재배치하기 위해 리셋 구간의 양전압 램프 파형을 고전압으로 인가한다. 일반적으로, 리셋 구간 동안 각 셀의 벽전하를 초기화하고, 어드레스 구간 동안 방전시킬 셀을 선택하여 대향방전을 실시하며, 서스테인 구간 동안 선택된 셀에 대한 연속적인 디스플레이 방전(면방전)을 실시하게 된다. 후속하는 제 2서브 필드 이하의 서브 필드들은 상기 제 1서브 필드에 의해 선택된 셀에 대한 그레이 스케일 계조 표현을 위한 것으로 어드레스 구간 및 서스테인 구간의 동작은 제 1서브 필드와 동일하지만, 소거 구간인 리셋 구간에서의 방전량은 제 1서브 필드에 비해 작도록 설정한다.

상기 도 3 내지 도 4의 구동 파형은 일반적인 기본 구동 파형에서 리셋 구간의 구동 파형을 변형하여 콘트라스트 및 지터 특성을 다소간 향상시킨 것이며, 그 외의 어드레스 구간이나 서스테인 구간의 구동은 일반적인 구동 파형과 동일하다.

먼저, 기본적인 동작에 대해 설명한 후 도 3과 도 4의 변형된 리셋 구간의 동작 의미를 설명하도록 한다.

일반적으로 리셋 구간 동안에는 Y 전극과 Z 전극 사이에 램프 파형이 인가되어 각 전극의 벽전하들은 초기화 상태가 되며, 접지 전위를 유지하는 X 전극에는 소정의 양전하가 쌓여있게 된다.

리셋이 완료되어 어드레스 구간에 진입한 경우, 어드레스 방전을 위한 벽전 하 배치가 완료되게 되는데, Z 전극에는 양전압이 가해져 음전하들이 쌓이고, Y 전극에는 약한 음전압이 가해져 약간의 음전하들만 잔류하며, 접지 전위인 X 전극에는 리셋 과정을 통해 양전하들이 쌓여 있게 된다.

셀이 선택되는 어드레스 시점이 되면, X 전극에는 양전압이 가해지고, Y 전극에는 음전압이 가해져, 인가되는 전압에 각 전극에 쌓여있던 벽전하 사이의 벽전압이 더해져 대향 방전이 실시되게 된다.

이후, 서스테인 구간이 되면, 상기 Y 전극과 Z 전극 사이에서 면방전을 번갈아 가면서 실시하여 대향방전으로 발생한 방전을 유지시키게 되며, 이러한 서스테인 구간동안 방전 정도를 조절하여 계조 표현을 실시한다.

상기 각 구동 구간 중에서, 실제 PDP 소자 구동의 시작은 발광할 셀을 정하는 어드레스 구간에서의 대향방전이 되므로, 정확한 대향방전을 위해 일정 길이의 스캔 파형 및 어드레스 파형이 높은 전압으로 제공되고 있다. 이 경우 필요한 벽전하가 정상적으로 배치되지 않은 경우 스캔 전압이 인가된 후 방전이 실시될때 까지 지연 시간이 발생하게 되는데, 이를 지터(jitter) 현상이라 하며, 이러한 지터가 길게 발생할 수록 소자의 구동 속도는 늦어지게 된다.

따라서, 이를 방지하고 벽전하 배열을 완전하게 하고자 리셋 파형을 변화시킨 도 3 내지 도 4의 리셋 파형이 과거 본 발명자에 의해 제공되었는데, 도 3과 도 4의 리셋은 3가지 단계를 거치게 된다.

도 3의 리셋 부분을 3개의 단계로 보면 우선, Z 전극을 접지로 두고 Y 전극에 높은 램프 파형을 인가하여 거리가 가까운 Y-Z 전극 사이에 면방전을 발생시켜 각 전극 사이에 초기 벽전하가 배열되도록 하는 첫번째 단계, 그리고 Z 전극에 양전압(Vs)을 급격히 가하고 Y 전극의 전압을 음전압까지 낮추어 그 동안 상기 Y-Z 전극에 약한 면방전이 일어나 배열된 벽전하를 일정 부분 제거하도록 하는 2번째 단계, 그리고 Y 전극을 접지 전위로 일정 시간 유지하다가 낮은 음전압(-Vy)까지 전압을 낮추어 Y-X간 대향방전시켜 Y와 X 전극 사이의 벽전하를 일정 수준으로 맞추는 3번째 단계로 이루어진다. 이후 2번째 서브 프레임부터는 Y 전극에 높은 램프 파형을 제공하지 않고, 일정 수준의 급속한 양전압을 제공하는 것으로 Y-Z간 초기 벽전하 배열을 위한 면방전을 실시한다. 즉, Y 전극과 Z 전극 파형을 이용하여 Y-Z간 벽전하를 적절히 형성하고, Y-X간 벽전하도 적절히 제어하여 어드레스 방전이 쉽게 발생할 수있는 상태로 각 전극의 벽전하들을 조절해 두는 것이다. 이를 통해 방전이 용이하게 발생하므로 지터가 개선되게 된다.

도 4에서는 상기 도 3의 리셋 구간 3개 단계들 중 3번째 단계에서, Z 전극에도 접지 전위가 아닌 기울기를 가진 음전압 파형(A)을 제공하도록 하여 Y-Z간 벽전하 배열 후 Y-X, Z-X간 대향방전이 같이 발생하도록 함으로써 X 전극 및 Z 전극의 벽전하를 더 조절할 수 있도록 한 것이다. 이를 통해 각 전극의 벽전하 형성을 더 용이하게 하도록 하여 지터를 감소시킨 것이다.

그러나, 종래의 방법 뿐만 아니라, 상기 도 3및 도 4의 방법은 지터 감소에는 어느정도 효과가 있지만, 강한 암방전에 의한 블랙 화면 휘도 상승에 의한 문제점이 발생하여 콘트라스트 특성이 좋지 않은 치명적인 문제점이 있었다. 즉, 도시된 도 3 및 도 4의 제1 서브 필드 리셋 구간 중 첫번째 단계를 보면 Y 전극에 대단 히 높은 램프 전압이 가해지는데, 이때 Y-Z 전극간 면방전 뿐만 아니라 X 전극과의 대향방전도 발생하게 된다. 이때 발생되는 이온이 형광체에 충돌하여 가시광이 발생하게 되면, 패널의 콘트라스트 특성을 악화시켜 화면 품질이 저하된다.

전술한 바와 같이, 종래 플라즈마 디스플레이 구동 방식은, 높은 램프 전압을 Y 전극에 가하여 불규칙한 벽전하를 재배치한 후 이를 적절히 저감시키면서 모든 전극들의 벽전하가 어드레스 방전에 적합하도록 조절하는 리셋 과정을 거치게 되는데, 이때 Y 전극에 가해지는 램프파형의 전압이 너무 높아져 X 전극과 대향방전이 발생할 수 있으며, 그로인해 형광체가 발광하여 콘트라스트 특성이 악화되는 문제점이 있었다.

상기와 같은 종래의 문제점을 해결하기 위한 본 발명은 Z 전극의 리셋 파형을 변화시켜 Y 전극에 높은 램프 전압을 인가하지 않더라도 초기 벽전하가 적절하게 생성되도록 함과 아울러 리셋 단계를 적절한 구간으로 소분류하여 각 전극의 벽전하를 쉽게 제어할 수 있도록 함으로써, 어드레스 방전을 위한 초기 벽전하를 적절하게 형성하여 지터를 감소시키고 리셋 단계에서의 암방전 크기를 줄여 콘트라스트 특성을 개선할 수 있도록 한 플라즈마 디스플레이 패널 구동 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은 Y 전극에 양전압을 인가하고 Z 전극에는 기울기를 가지는 음전압을 인가하여 Y-Z 전극간 면방전을 발생시키는 제 1리셋 단계와; Z 전극에 일정 크기의 양전압을 인가하고 Y 전극의 양전압을 순차적으로 낮추어 Y-Z 전극간 면방전을 발생시키는 제 2리셋 단계와; Y 전극의 전압을 접지로부터 일정 크기의 음전압까지 순차적으로 낮추어 Y-X전극간 방전을 발생시키고, Z 전극에는 소정의 기울기를 가진 음전압을 인가하여 Y-X 전극간 면방전과 함께 Z-X 전극간 면방전을 발생시키는 제 3리셋 단계를 포함하는 것을 특징으로 한다.

상기 제 1리셋 단계는 상기 Y 전극의 전압과 Z 전극의 전압 차이가 Y 전극에 인가한 양전압 크기로부터 점차 커지도록 하여 Y-Z 전극간 면방전을 발생시켜 가능한 많은 벽전하들을 각 전극에 축적시키는 것을 특징으로 한다.

상기 제 2리셋 단계는 Z 전극의 전압을 급상승시켜 소정의 양전압을 유지하고, Y 전극의 전압을 일정 크기의 음전압까지 소정 기울기에 따라 감소시켜 상기 제 1리셋 단계의 Y-Z 전극간 면방전의 방향과 상반되는 방향으로 Y-Z간 면방전을 실시하고, 이를 통해 상기 제 1리셋 단계동안 축적시킨 각 전극의 벽전하들을 일부 제거하는 것을 특징으로 한다.

상기 제 3리셋 단계는 Y전극의 전압을 접지 전위까지 급상승시켜 일정시간 유지한 후 리셋 구간 중 가장 낮은 음전압까지 소정 기울기에 따라 감소시켜 Y-X 전극간 대향방전을 실시하여 해당 전극들의 벽전하를 조절하는 것을 특징으로 한다.

상기 제 3리셋 단계는 Z전극의 전압을 소정 기울기에 따라 기 설정된 음전압까지 감소시켜 Y-X 전극간 대향방전과 함께 Z-X 전극간 대향방전도 함께 실시하는 것을 특징으로 한다.

상기한 바와같은 본 발명을 일 실시예를 통해 상세히 설명하면 다음과 같다.

도 5는 본 발명 일 실시예에 따른 플라즈마 디스플레이 패널 구동 파형을 보인 것으로, 그 기본이 되는 파형은 도 3에 도시한 지터가 개선된 플라즈마 디스플레이 패널 구동 파형이며, 본 발명에서는 해당 파형에 의한 콘트라스트 특성을 개선하면서 해당 파형이 제공하는 지터 개선 특성도 유지하고자 한 것이다.

도시된 바와 같이, 본 발명의 주된 목적은 제 1서브 필드의 리셋 구간 동안 발생되는 암방전을 해소하면서 어드레스 구간에서의 방전을 위해 적절한 벽전하를 효과적으로 배열할 수 있도록 하는 것이다. 따라서, 가장 큰 특징으로 제 1서브 필드의 리셋 구간에서 일반적으로 Y 전극에 제공되던 높은 램프 전압 대신 일정 수준의 낮은 양전압만을 제공하도록 하고, 높은 램프 전압이 제공되던 목적인 Y-Z 전극 사이의 강한 면방전 특징을 그대로 유지하기 위해 접지 전위가 인가된 Z 전극에 기울기를 가진 음전압(B)을 가하도록 한 것이다.

즉, 리셋 단계에서 패널의 불규칙한 벽전하들을 완전히 재배치하기 위해 높은 방전 전압으로 Y-Z간 면방전을 실시하여 대부분의 벽전하를 재배치하고, 다시 Y-Z간 반대 극성으로 약하게 면방전을 실시하여 앞서 과다하게 재배치한 벽전하들을 일부 제거하며, 마지막으로 Y-X간 약한 대향방전을 실시하여 X전극에 과다하게 쌓인 양전하들을 제거하면서, Y 전극에 잔류하는 음전하들을 일부 제거하도록 하는 3단계 리셋 방식으로 구동시킨다.

여기서, 첫번째 리셋 단계에서 Y-Z 전극 사이의 강한 면방전을 위해 제공되는 Y 전극의 높은 램프 전압은 Z 전극과의 방전만을 위해 사용되는 것이 아니라 X 전극에도 영향을 미쳐 대향 방전이 발생하며, 이때 발생된 대향방전의 영향으로 이 온들이 형광체와 충돌하여 리셋 구간에서 가시광의 발광이 나타나게 된다. 비록 순간적인 빛의 방출이지만, 이러한 높은 휘도의 암방전이 지속적으로 발생하게 되면 어두워야 하는 화면이 어둡지 않고 원하는 경우보다 더 밝게 보이게 되므로 전체적인 표시화면이 희뿌옇게 보이게 된다. 이러한 콘트라스트 특성의 감소는 선명도를 낮추어 패널의 품질을 크게 낮추게 되는 것이다. 따라서, PDP 패널의 품질을 측정하는 중요한 특성으로 암실 명암비를 확인하는 것이 일반화 되어 있다.

그로인해, 본원 발명과 같이 리셋 구간에서, Y전극의 램프 상승 전압을 제거하고, Z 전극에 램프 하강 전압(B)을 인가하는 것으로 Y-Z 전극간 걸리는 전압으로 면방전은 그대로 실시하면서 Y-X 전극간 대향방전은 방지하게 되어 암방전에 의한 블랙 화면 휘도는 훨씬 낮아져 암실 콘트라스트 특성이 향상되게 된다.

이때, Z 전극에 가해지는 하강 램프 파형의 전압(-Vz0)(B)은 종래의 Y 전극 상승 램프전압에서 Y 전극에 가해지는 양전압(Vs)를 뺀 크기와 같으며, 이는 패널의 구조적 상태나 환경에 의해 달라질 수 있다.

제 2서브 필드 부터 마지막 서브 필드의 리셋 구간에 있어서 리셋의 2번째 단계와 3번째 단계는 제 1서브 필드와 동일하며, 제 1서브 필드에 의한 셀 선택 여부에 따라 동작 여부가 결정되게 되므로 벽전하의 재배치가 용이하여 리셋의 1번째 단계에서 실시하는 Y-Z 면방전은 짧은 시간동안 작은 전압으로 실시한다. 즉, Y 전극을 일정시간 접지 전위로 유지하다가 기 설정된 양전압을 급속히 인가하고, Z 전극은 접지 전위를 유지시켜 Y-Z간 면방전을 실시하도록 하는 것이다.

도 6은 도 5의 파형에 지터 개선 효과를 더 부가한 것으로, 이를 통해 어드 레스 방전을 위해 필요한 벽전하를 보다 용이하게 제어하여 낮은 방전 전압으로 어드레스 방전이 발생할 수 있도록 하고자 한 것이다. 즉, X 전극에 쌓인 벽전하를 더욱 용이하게 제어할 수 있도록 리셋의 3번째 단계에서 Z 전극에 음의 램프 전압(A)을 인가하여 Z-X 전극간 대향방전을 기존의 Y-X간 대향방전과 함께 실시하도록 한다. 이는 제 1서브 필드 뿐만 아니라 제 2서브 필드 이하에서도 동일하게 실시된다.

이때, Z 전극에 가해지는 음전압(-Vz0, -Vz2)은 동일할 수도 있으나, 패널의 상태나 초기화하여 배열하고자 하는 벽전하의 크기와 분포에 따라 상이할 수 있다.

또한, 도 7은 상기 도 6의 파형을 개선한 것으로, 필요에 따라 제 1서브 필드의 리셋 구간 중 첫번째 리셋 단계에서 Y전극의 전압을 좀 더 높일 수 있도록 한 것으로, 필요에 따라 Y 전극의 전압을 초기 양전압(Vs)에서 1이하의 기울기로 (Vry)까지 더 증가시키도록(C) 할 수도 있다. 그러나, 이 경우 최대 전압(Vry)은 당연히 종래 고전압 램프 파형의 최대 전압보다 낮아야 한다.

즉, 본원 발명은 리셋 구간을 3개의 리셋 단계로 나누어 각각의 구동 방식을 설정하는 것으로 각 전극들의 벽전하 제어가 가능하도록 함과 아울러, 높은 램프 양전압을 단일 전극에 인가하지 않고 이를 분리하여 2개의 전극에 분산하도록 함으로써 불필요한 암방전의 강도를 줄일 수 있도록 한 것이 핵심이다.

도 8은 상기 도 6에 도시한 본 발명의 리셋 구간에서의 광 방출 정도를 확인할 수 있도록 한 것으로, 도시한 바와 같이 광 출력이 거의 일정한 크기로 작게 발생하므로 블랙화면의 휘도가 낮아져 콘트라스트 성능이 좋아지게 된다.

첫번째 단계에서는 Y전극에 일정한 양전압(Vs)이 인가되고, 이때 Z 전극에는 음의 램프 전압이 -Vz0(B)이 될때까지 인가되고 있으므로, 상기 두 전압을 합한 것이 Y-Z 전극의 면방전을 위한 방전 전압이 되므로 충분한 벽전하들이 형성된다. 하지만, 이때의 광출력(L1)은 면방전에 의한 것이며 X 전극과 Y전극 혹은 X 전극과 Z 전극 사이의 대향방전은 발생하지 않는다.

두번째 단계에서는 Z 전극에 양전압(Vs)을 급격히 인가하여 유지하고, Y 전극의 전위를 Vs에서 -Vmy까지 램프하강시켜 형성된 벽전하를 반대극성의 Y-Z 면방전으로 일정 부분 소거시킨다. 이때 발생되는 면방전에 의한 광출력(L2)은 제 1단계에서 발생한 광출력(L1)과 유사하다.

세번째 단계에서는 Y 전극의 전위를 접지까지 급히 올리고, 일정시간 유지한 후 -Vny까지 램프하강시키며 Z 전극의 전압을 접지 혹은 -Vz2까지 램프하강시켜 Y-X, 혹은 Y-X 및 Z-X간 대향방전을 발생시켜 어드레스 방전을 준비하게 된다. 이때 발생되는 광출력(L3)의 크기는 이전 발생된 광출력들(L1, L2)의 크기 이하가 된다.

따라서, 리셋 단계에서 발생되는 전체 광출력의 크기가 줄어들게 되고, 상하판의 벽전하들을 쉽게 제어할 수 있다.

상술한 바와같이, 본 발명 플라즈마 디스플레이 패널 구동 방법은 Z 전극의 리셋 파형을 변화시켜 Y 전극에 높은 램프 전압을 인가하지 않더라도 초기 벽전하가 적절하게 생성되도록 함과 아울러 리셋 단계를 적절한 구간으로 소분류하여 각 전극의 벽전하를 쉽게 제어할 수 있도록 함으로써, 어드레스 방전을 위한 초기 벽 전하를 적절하게 형성하여 지터 감소 및 고속 구동을 가능하게 하고 리셋 단계에서의 암방전 크기를 줄여 콘트라스트 특성을 개선할 수 있도록하는 효과가 있다.

Claims (7)

1. Y 전극에 양전압을 인가하고 Z 전극에는 기울기를 가지는 음전압을 인가하여 Y-Z 전극간 면방전을 발생시키는 제 1리셋 단계와;

   Z 전극에 일정 크기의 양전압을 인가하고 Y 전극의 양전압을 순차적으로 낮추어 Y-Z 전극간 면방전을 발생시키는 제 2리셋 단계와;

   Y 전극의 전압을 접지로부터 일정 크기의 음전압까지 순차적으로 낮추어 Y-X전극간 방전을 발생시키고, Z 전극에는 소정의 기울기를 가진 음전압을 인가하여 Y-X 전극간 면방전과 함께 Z-X 전극간 면방전을 발생시키는 제 3리셋 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동 방법.
2. 제 1항에 있어서, 상기 제 1리셋 단계는 상기 Y 전극의 전압과 Z 전극의 전압 차이가 Y 전극에 인가한 양전압 크기로부터 점차 커지도록 하여 Y-Z 전극간 면방전을 발생시켜 가능한 많은 벽전하들을 각 전극에 축적시키는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동 방법.
3. 제 1항에 있어서, 상기 제 2리셋 단계는 Z 전극의 전압을 급상승시켜 소정의 양전압을 유지하고, Y 전극의 전압을 일정 크기의 음전압까지 소정 기울기에 따라 감소시켜 상기 제 1리셋 단계의 Y-Z 전극간 면방전의 방향과 상반되는 방향으로 Y-Z 전극간 면방전을 실시하고, 이를 통해 상기 제 1리셋 단계동안 축적시킨 각 전극의 벽전하들을 일부 제거하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동 방법.
4. 제 1항에 있어서, 상기 제 3리셋 단계는 Y 전극의 전압을 접지 전위까지 급상승시켜 일정시간 유지한 후 리셋 구간 중 가장 낮은 음전압까지 소정 기울기에 따라 감소시켜 Y-X 전극간 대향방전을 실시하여 해당 전극들의 벽전하를 조절하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동 방법.
5. 제 1항에 있어서, 상기 제 3리셋 단계는 Z 전극의 전압을 소정 기울기에 따라 기설정된 음전압까지 감소시켜 Y-X 전극간 대향방전과 함께 Z-X 전극간 대향방전도 같이 실시하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동 방법.
6. 제 1항에 있어서, 상기 제 1리셋 단계는 해당 시간 동안 Y전극의 전압을 초기 양전압에서 1이하의 기울기로 더 증가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동 방법.
7. 제 1항에 있어서, 상기 리셋 단계들은 제 1서브 필드에서 사용되는 리셋 단계들이며, 제 1서브 필드를 제외한 서브 필드의 리셋 구간은,

   Y 전극을 일정시간 접지 전위로 유지하다가 기 설정된 양전압을 급속히 인가하고, Z 전극은 접지 전위를 유지시켜 Y-Z 전극간 면방전을 실시하도록 하는 변형된 제 1리셋 단계와; 상기 제 1서브 필드와 동일한 제 2 및 제 3리셋 단계로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동 방법.

Images