JP2007047628A - プラズマディスプレイパネルの駆動回路 - Google Patents

Abstract

【課題】 電力損失を低減可能なプラズマディスプレイパネルの駆動回路を提供する。
【解決手段】 プラズマディスプレイパネルの走査電極に駆動電圧を印加する走査電極駆動回路部１１０を備える。走査電極駆動回路部１１０は、維持放電パルスを印加する維持クランプ回路１１２と、リセットパルスを印加するリセット回路１１３を備える。維持クランプ回路１１２は、グランド電位よりも高電位の電源端子ＶＳと、該電源端子ＶＳを走査電極に接続可能とさせるスイッチＳ３と、グランド端子Ｇ１と、該グランド端子Ｇ１を走査電極に接続可能とさせるスイッチＳ４を備える。リセット回路１１３は、グランドよりも低電位の電源端子ＶＷと、電源端子ＶＷを走査電極に接続可能とさせるスイッチＳ８とを備える。維持クランプ回路１１２は、グランド端子Ｇ１から電源端子ＶＷへの電流を防止する電流遮断素子Ｓ５を備える。電流遮断素子Ｓ５は、電源端子ＶＳから走査電極への電圧の印加の際に電流ｉ１１の経路となる部位を避けて配設されている。
【選択図】 図４

Description

本発明は、プラズマディスプレイパネルの駆動回路に関する。

図１は従来のプラズマディスプレイパネルの駆動回路１０００を示す回路図である。

図１に示すように、従来の駆動回路１０００は、プラズマディスプレイパネルＣｐのＹ電極（走査電極）の端子（以下、走査電極端子）に駆動電圧を印加するＹ電極駆動回路１１００と、プラズマディスプレイパネルＣｐのＸ電極（共通電極）の端子（以下、共通電極端子）に駆動電圧を印加するＸ電極駆動回路１２００と、を備えている。

このうちＹ電極駆動回路１１００は、回収回路１１１と、維持クランプ回路１１０２と、リセット回路（プライミング回路）１１３と、走査ＩＣ１１４と、回収回路１１１と維持クランプ回路１１０２との間に接続されたコイルＬ１と、を備えている。

回収回路１１１は、コンデンサＣ１と、トランジスタスイッチＳ１、Ｓ２と、ダイオードＤ１、Ｄ２と、を備えている。

このうちコンデンサＣ１の一端はグランド接続され、このコンデンサＣ１の他端には、トランジスタスイッチＳ１のドレイン端子と、トランジスタスイッチＳ２のソース端子とが接続されている。

また、トランジスタスイッチＳ１のソース端子とトランジスタスイッチＳ２のドレイン端子との間には、ダイオードＤ１、Ｄ２が相互に直列に挿入されている。

すなわち、トランジスタスイッチＳ１のソース端子はダイオードＤ１のアノード端子に、ダイオードＤ１のカソード端子はダイオードＤ２のアノード端子に、ダイオードＤ２のカソード端子はトランジスタスイッチＳ２のドレイン端子に、それぞれ接続されている。

維持クランプ回路１１０２は、トランジスタスイッチＳ３、Ｓ４、Ｓ５、Ｓ６を備えて構成されている。

このうちトランジスタスイッチＳ３のドレイン端子は電源端子ＶＳに接続され、ソース端子は、トランジスタスイッチＳ５のドレイン端子と、トランジスタスイッチＳ４のドレイン端子と、に接続されている。

また、トランジスタスイッチＳ４のソース端子はグランド端子Ｇ１に接続され、トランジスタスイッチＳ５のソース端子はトランジスタスイッチＳ６のソース端子に接続されている。

更に、トランジスタスイッチＳ３、Ｓ４、Ｓ５の相互の接続点Ｊ２には、コイルＬ１の一端が接続され、該コイルＬ１の他端は、ダイオードＤ１とダイオードＤ２との接続点Ｊ１に接続されている。

リセット回路１１３は、トランジスタスイッチＳ７、Ｓ８を備えて構成されている。

このうちトランジスタスイッチＳ７のドレイン端子は電源端子ＶＰに接続され、ソース端子はトランジスタスイッチＳ８のドレイン端子に接続されている。また、トランジスタスイッチＳ８のソース端子は電源端子ＶＷに接続されている。

更に、トランジスタスイッチＳ７とトランジスタスイッチＳ８との接続点Ｊ３は、トランジスタスイッチＳ６のドレイン端子に接続されている。

走査ＩＣ１１４は、トランジスタスイッチＳ２１、Ｓ２２と、ダイオードＤ１０、Ｄ１１と、インバータＩ２１、Ｉ２２と、を備えて構成されている。

このうちトランジスタスイッチＳ２１のドレイン端子は、電源端子ＶＨと、ダイオードＤ１０のカソード端子と、に接続され、ソース端子は、トランジスタスイッチＳ２２のドレイン端子に接続されている。

また、トランジスタスイッチＳ２２のソース端子は、トランジスタスイッチＳ７とトランジスタスイッチＳ８との接続点Ｊ３と、ダイオードＤ１１のアノード端子と、に接続されている。

ダイオードＤ１１のカソード端子は、ダイオードＤ１０のアノード端子と、トランジスタスイッチＳ２１とトランジスタスイッチＳ２２との接続点Ｊ６と、に接続されている。

また、インバータＩ２１の出力端子は、トランジスタスイッチＳ２１のゲート端子及びインバータＩ２２の入力端子に接続され、インバータＩ２２の出力端子は、トランジスタスイッチＳ２２のゲート端子及びインバータＩ２１の入力端子に接続されている。

そして、走査ＩＣ１１４のダイオードＤ１０とダイオードＤ１１との接続点Ｊ５が、プラズマディスプレイパネルＣｐの走査電極端子に接続されている。

他方、Ｘ電極駆動回路１２００は、回収回路１２１と、維持クランプ回路１２０２と、副走査電圧回路１２３と、リセット性向上回路１２４と、コイルＬ２と、を備えている。

副走査電圧回路１２３は、トランジスタスイッチＳ９を備えて構成され、該トランジスタスイッチＳ９のドレイン端子は電源端子ＶＳＷに接続されている。

リセット性向上回路１２４は、トランジスタスイッチＳ１０を備えて構成され、該トランジスタスイッチＳ１０のソース端子は電源端子ＶＲＳＴに接続され、ドレイン端子はトランジスタスイッチＳ９のソース端子に接続されている。

そして、トランジスタスイッチＳ９のソース端子とトランジスタスイッチＳ１０のドレイン端子との接続点Ｊ９は、プラズマディスプレイパネルＣｐの共通電極端子に接続されている。

また、維持クランプ回路１２２は、トランジスタスイッチＳ１１、Ｓ１２、Ｓ１３を備えて構成されている。

このうちトランジスタスイッチＳ１１のソース端子は、接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子に接続されている。

トランジスタスイッチＳ１１のドレイン端子は、トランジスタスイッチＳ１２のソース端子と、トランジスタスイッチＳ１３のドレイン端子と、に接続されている。

トランジスタスイッチＳ１３のソース端子はグランド端子Ｇ２に接続され、トランジスタスイッチＳ１２のドレイン端子は電源端子ＶＳに接続されている。

回収回路１２１は、トランジスタスイッチと、ダイオードと、コンデンサＣ２と、を備えている。

コンデンサＣ２の一端はグランド接続され、他端はトランジスタスイッチＳ１４のドレイン端子と、トランジスタスイッチＳ１５のソース端子と、に接続されている。

また、トランジスタスイッチＳ１４のソース端子とトランジスタスイッチＳ１５のドレイン端子との間には、ダイオードＤ３、Ｄ４が相互に直列に挿入されている。

すなわち、トランジスタスイッチＳ１４のソース端子はダイオードＤ３のアノード端子に、ダイオードＤ３のカソード端子はダイオードＤ４のアノード端子に、ダイオードＤ４のカソード端子はトランジスタスイッチＳ１５のドレイン端子に、それぞれ接続されている。

そして、ダイオードＤ３とダイオードＤ４との接続点Ｊ７は、コイルＬ２の一端に接続され、該コイルＬ２の他端は、トランジスタスイッチＳ１１、Ｓ１２、Ｓ１３の相互の接続点Ｊ８に接続されている。

ここで、電源端子ＶＳに印加される電圧の電位よりも、電源端子ＶＰに印加される電圧の電位の方が高い。

また、電源端子ＶＳＷに印加される電圧の電位は電源端子ＶＳに印加される電圧の電位よりも高い。

また、電源端子ＶＳ、電源端子ＶＰ及び電源端子ＶＳＷに印加される電圧の電位は、それぞれグランド端子の電圧の電位よりも高い。

他方、電源端子ＶＷ及び電源端子ＶＲＳＴに印加される電圧の電位は、それぞれグランド端子の電圧の電位よりも低い。

また、電源端子ＶＨに印加される電圧は、走査期間を除いては、プラズマディスプレイパネルＣｐの走査電極端子に印加される電圧よりもαだけ高い（図２参照）。

また、トランジスタスイッチＳ１〜Ｓ１５の各ゲート端子と、走査ＩＣ１１４のインバータＩ２１、Ｉ２２の各入力端子には、それぞれ制御信号が入力され、各トランジスタスイッチＳ１〜Ｓ１５、Ｓ２１、Ｓ２２は、これら制御信号により個別にオン／オフ制御される。

図２は駆動回路１０００の動作を示すタイムチャートであり、トランジスタスイッチＳ１〜Ｓ１５の各ゲート端子にそれぞれ入力される制御信号の波形と、プラズマディスプレイパネルＣｐの走査電極に印加される電圧の波形（Ｙ電極波形）と、プラズマディスプレイパネルＣｐの共通電極に印加される電圧の波形（Ｘ電極波形）と、電源端子ＶＨに入力される電圧の波形（ＶＨ波形）と、接続点Ｊ３の電圧の波形（Ｊ３部波形）と、をそれぞれ示す。

駆動回路１０００は、トランジスタスイッチＳ１〜Ｓ１５の各ゲート端子にそれぞれ入力される制御信号と、走査ＩＣ１１４の各入力端子に入力される制御信号（図示略）と、に従って、図２に示すように、第１リセット期間と、第２リセット期間と、走査期間と、維持期間と、からなる動作を繰り返し行う。

このうち第１及び第２リセット期間では、維持期間の後も残留する壁電荷を減少或いは消去させ、走査期間では、書き込み放電を起こすことによって発光させるセルを選択し、維持期間では、走査期間にて選択されたセルにおいて維持放電を起こし発光させる。

図２に示すように、第１リセット期間の最初の状態では、トランジスタスイッチＳ１、Ｓ２、Ｓ３、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１２、Ｓ１４、Ｓ１５はオフである一方で、トランジスタスイッチＳ４、Ｓ５、Ｓ６、Ｓ１１、Ｓ１３はオンである。また、走査ＩＣ１１４のトランジスタスイッチＳ２１がオフである一方でトランジスタスイッチＳ２２はオンである。

従って、駆動回路１００のＹ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極端子に印加される電圧の電位はグランド端子の電位であり、駆動回路１００のＸ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位もグランド端子の電位である。

なお、電源端子ＶＨの電圧波形は、Ｙ電極波形よりもαだけ高い。また、接続点Ｊ３の電圧波形は、後述する走査期間を除いては、Ｙ電極波形よりもαだけ高い。

次に、第１リセット期間におけるタイミングＴ１では、トランジスタスイッチＳ１、Ｓ１０はオフからオンに切り替わる一方で、トランジスタスイッチＳ４、Ｓ１１、Ｓ１３はオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、回収回路１１１のコンデンサＣ１から、トランジスタスイッチＳ１→ダイオードＤ１→接続点Ｊ１→コイルＬ１→接続点Ｊ２→トランジスタスイッチＳ５→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４（トランジスタスイッチＳ２２と接続点Ｊ３との接続点）→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１が流れる状態となる。

また、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→トランジスタスイッチＳ１０を介して、電源端子ＶＲＴＳへと電流ｉ２が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、グランド端子の電位から次第に電源端子ＶＳの電位へと上昇する一方で、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、グランド端子の電位から次第に電源端子ＶＲＳＴの電位へと低下する。

次に、第１リセット期間におけるタイミングＴ２では、トランジスタスイッチＳ１、Ｓ５、Ｓ６がオンからオフに切り替わる一方で、トランジスタスイッチＳ３、Ｓ７はオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、維持クランプ回路１１２の電源端子ＶＰから、トランジスタスイッチＳ７→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ３が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に電源端子ＶＰの電位へと上昇する一方で、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、電源端子ＶＲＳＴの電位に維持される。

次に、第１リセット期間におけるタイミングＴ３では、トランジスタスイッチＳ２、Ｓ５、Ｓ６がオフからオンに切り替わる一方で、トランジスタスイッチＳ３、Ｓ７はオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→トランジスタスイッチＳ５→接続点Ｊ２→コイルＬ１→接続点Ｊ１→トランジスタスイッチＳ２を介して、回収回路１１１のコンデンサＣ１へと電流ｉ４が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＰの電位から急峻に電源端子ＶＳの電位に低下した後、該電源端子ＶＳの電位から次第に低下する。

次に、第１リセット期間におけるタイミングＴ４では、トランジスタスイッチＳ１１、Ｓ１３がオフからオンに切り替わる一方で、トランジスタスイッチＳ１０はオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、グランド端子Ｇ２から、トランジスタスイッチＳ１３→接続点Ｊ８→トランジスタスイッチＳ１１→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ５が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、電源端子ＶＲＳＴの電位から次第にグランドの電位へと上昇する。

次に、第１リセット期間におけるタイミングＴ５では、トランジスタスイッチＳ４がオフからオンに切り替わる一方で、トランジスタスイッチＳ２はオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→トランジスタスイッチＳ５→接続点Ｊ２→トランジスタスイッチＳ５→トランジスタスイッチＳ４を介して、グランド端子Ｇ１へと電流ｉ６が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻にグランドの電位へと低下する。

なお、第１リセット期間は、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位が、グランドの電位へと上昇するまでの期間である。

次に、第２リセット期間におけるタイミングＴ６では、トランジスタスイッチＳ１３がオンからオフに切り替わる一方で、トランジスタスイッチＳ１４がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、コンデンサＣ２から、トランジスタスイッチＳ１４→接続点Ｊ７→コイルＬ２→接続点Ｊ８→トランジスタスイッチＳ１１→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ７が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、グランドの電位から次第に上昇する。

次に、第２リセット期間におけるタイミングＴ７では、トランジスタスイッチＳ１２がオフからオンに切り替わる一方で、トランジスタスイッチＳ１４がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、電源端子ＶＳから、トランジスタスイッチＳ１２→接続点Ｊ８→トランジスタスイッチＳ１１→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ８が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻に電源端子ＶＳの電位に上昇する。

次に、第２リセット期間におけるタイミングＴ８では、トランジスタスイッチＳ１２がオンからオフに切り替わる一方で、トランジスタスイッチＳ１５がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→トランジスタスイッチＳ１１→接続点Ｊ８→コイルＬ２→接続点Ｊ７→ダイオードＤ４→トランジスタスイッチＳ１５を介して、コンデンサＣ２へと電流ｉ９が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に低下する。

次に、第２リセット期間におけるタイミングＴ９では、トランジスタスイッチＳ１３がオフからオンに切り替わる一方で、トランジスタスイッチＳ１５がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→トランジスタスイッチＳ１１→接続点Ｊ８→トランジスタスイッチＳ１３を介して、グランド端子Ｇ２へと電流ｉ１０が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻にグランド端子の電位に低下する。

次に、第２リセット期間におけるタイミングＴ１０では、トランジスタスイッチＳ１がオフからオンに切り替わる一方で、トランジスタスイッチＳ４がオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、回収回路１１１のコンデンサＣ１から、トランジスタスイッチＳ１→ダイオードＤ１→接続点Ｊ１→コイルＬ１→接続点Ｊ２→トランジスタスイッチＳ５→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、次第に上昇する。

次に、第２リセット期間におけるタイミングＴ１１では、トランジスタスイッチＳ１がオンからオフに切り替わる一方で、トランジスタスイッチＳ３がオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、維持クランプ回路１１２の電源端子ＶＳから、トランジスタスイッチＳ３→接続点Ｊ２→トランジスタスイッチＳ５→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１１が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻に電源端子ＶＳの電位へと上昇する。

次に、第２リセット期間におけるタイミングＴ１２では、トランジスタスイッチＳ２がオフからオンに切り替わる一方で、トランジスタスイッチＳ３がオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→トランジスタスイッチＳ５→接続点Ｊ２→コイルＬ１→接続点Ｊ１→トランジスタスイッチＳ２を介して、回収回路１１１のコンデンサＣ１へと電流ｉ４が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に低下する。

次に、走査期間の開始タイミングであるタイミングＴ１３では、トランジスタスイッチＳ２、Ｓ１３がオンからオフに切り替わる一方で、トランジスタスイッチＳ４、Ｓ９がオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→トランジスタスイッチＳ５→接続点Ｊ２→トランジスタスイッチＳ４を介して、グランド端子Ｇ１へと電流ｉ６が流れる状態となる。

また、Ｘ電極駆動回路１２０においては、電源端子ＶＳＷから、トランジスタスイッチＳ９→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ１２が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻にグランドの電位へと低下する一方で、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、次第に電極端子ＶＳＷの電位へと上昇する。

次に、走査期間におけるタイミングＴ１４では、トランジスタスイッチＳ４、Ｓ５、Ｓ６がオンからオフに切り替わる一方で、トランジスタスイッチＳ８がオフからオンに切り替わる。また、走査ＩＣ１１４のトランジスタスイッチＳ２１がオンとなる一方でトランジスタスイッチＳ２２はオフとなる。

これにより、Ｙ電極駆動回路１１０においては、電源端子ＶＨから、トランジスタスイッチＳ２１→接続点Ｊ６→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極へと電流が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、グランド電位から次第に上昇する。

また、電源端子ＶＨの電位は、（グランド電位＋α）から次第に上昇する。

また、接続点Ｊ３の電圧は、（グランド電位＋α）から（電源端子ＶＷの電位＋α）へと次第に低下する。

この走査期間において選択されたラインにおいては、トランジスタスイッチＳ２１がオフとなる一方でトランジスタスイッチＳ２２がオンとなった（タイミングＴＳ１）後で、トランジスタスイッチＳ２１がオンとなる一方でトランジスタスイッチＳ２２がオフとなる（タイミングＴＳ２）。

これにより、Ｙ電極駆動回路１１０においては、タイミングＴＳ１からタイミングＴＳ２までの間では、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ８を介して、電源端子ＶＷへと電流ｉ１３が流れる状態となり、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻に電源端子ＶＷの電位へと低下する。

続いて、タイミングＴＳ２となると、電源端子ＶＨから、トランジスタスイッチＳ２１→接続点Ｊ６→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極へと電流が流れる状態となるので、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＷの電位から急峻に上昇する。

なお、このような選択動作（書込動作）は、選択されるライン毎に順次行われる。

次に、走査期間におけるタイミングＴ１５では、トランジスタスイッチＳ９がオンからオフに切り替わる一方で、トランジスタスイッチＳ１５がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極から、接続点Ｊ９→トランジスタスイッチＳ１１→接続点Ｊ８→コイルＬ２→ダイオードＤ４→トランジスタスイッチＳ１５を介して、コンデンサＣ２へと電流ｉ９が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、次第に電源端子ＶＳＷの電位から低下する。

次に、走査期間におけるタイミングＴ１６では、トランジスタスイッチＳ４、Ｓ５、Ｓ６がオフからオンに切り替わる一方で、トランジスタスイッチＳ８がオンからオフに切り替わる。また、走査ＩＣ１１４のトランジスタスイッチＳ２１がオフとなる一方でトランジスタスイッチＳ２２がオンとなる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極端子から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→トランジスタスイッチＳ５→トランジスタスイッチＳ４を介して、グランド端子Ｇ１へと電流ｉ６が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、次第にグランド端子Ｇ１の電位へと低下する。

また、電源端子ＶＨの電位は次第に（グランド電位＋α）へと低下し、接続部Ｊ３の電位は次第に（グランド電位＋α）へと上昇する。

次に、維持期間の開始タイミングであるタイミングＴ１７では、トランジスタスイッチＳ１３がオフからオンに切り替わる一方で、トランジスタスイッチＳ１５がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→トランジスタスイッチＳ１１→接続点Ｊ８→トランジスタスイッチＳ１３を介して、維持クランプ回路１２２のグランド端子Ｇ２へと電流ｉ１０が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻にグランド端子の電位へと低下する。

次に、維持期間におけるタイミングＴ１８では、トランジスタスイッチＳ１がオフからオンに切り替わる一方で、トランジスタスイッチＳ４がオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、回収回路１１１のコンデンサＣ１から、トランジスタスイッチＳ１→ダイオードＤ１→接続点Ｊ１→コイルＬ１→接続点Ｊ２→トランジスタスイッチＳ５→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、次第にグランド端子の電位から上昇する。

次に、維持期間におけるタイミングＴ２０では、トランジスタスイッチＳ１がオンからオフに切り替わる一方で、トランジスタスイッチＳ３がオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、維持クランプ回路１１２の電源端子ＶＳから、トランジスタスイッチＳ３→接続点Ｊ２→トランジスタスイッチＳ５→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１１が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻に電源端子ＶＳの電位へと上昇する。

次に、維持期間におけるタイミングＴ２１では、トランジスタスイッチＳ２がオフからオンに切り替わる一方で、トランジスタスイッチＳ３がオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ５→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→接続点Ｊ２→コイルＬ１→接続点Ｊ１→トランジスタスイッチＳ２を介して、回収回路１１１のコンデンサＣ１へと電流ｉ４が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に低下する。

次に、維持期間において、タイミングＴ２２では、トランジスタスイッチＳ２がオンからオフに切り替わる一方で、トランジスタスイッチＳ４がオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→トランジスタスイッチＳ５→接続点Ｊ２→トランジスタスイッチＳ４を介して、グランド端子Ｇ１へと電流ｉ６が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻にグランドの電位へと低下する。

次に、維持期間におけるタイミングＴ２３では、トランジスタスイッチＳ１３がオンからオフに切り替わる一方で、トランジスタスイッチＳ１４がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、コンデンサＣ２から、トランジスタスイッチＳ１４→接続点Ｊ７→コイルＬ２→接続点Ｊ８→トランジスタスイッチＳ１１→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ７が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、グランドの電位から次第に上昇する。

次に、維持期間におけるタイミングＴ２４では、トランジスタスイッチＳ１２がオフからオンに切り替わる一方で、トランジスタスイッチＳ１４がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、電源端子ＶＳから、トランジスタスイッチＳ１２→接続点Ｊ８→トランジスタスイッチＳ１１→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ８が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻に電源端子ＶＳの電位に上昇する。

次に、維持期間におけるタイミングＴ２５では、トランジスタスイッチＳ１２がオンからオフに切り替わる一方で、トランジスタスイッチＳ１４がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→トランジスタスイッチＳ１１→接続点Ｊ８→コイルＬ２→接続点Ｊ７→ダイオードＤ４→トランジスタスイッチＳ１５を介して、コンデンサＣ２へと電流ｉ９が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に低下する。

次に、維持期間におけるタイミングＴ２６では、トランジスタスイッチＳ１３がオフからオンに切り替わる一方で、トランジスタスイッチＳ１５がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→トランジスタスイッチＳ１１→接続点Ｊ８→トランジスタスイッチＳ１３を介して、グランド端子Ｇ２へと電流ｉ１０が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻にグランド端子の電位に低下する。

以後は、タイミングＴ１８〜Ｔ２６の動作を維持放電パルス数に応じた回数だけ繰り返し行った後、再び第１リセット期間の動作からの繰り返しとなる。

ここで、駆動回路１０００の各構成要素のうち、トランジスタスイッチＳ６は、高電位の電源端子ＶＰから低電位の電源端子ＶＳへと電流が流れてしまうことを阻止するためのカットスイッチとして機能する。

同様に、トランジスタスイッチＳ５は、維持クランプ回路１１０２のグランド端子からリセット回路１１３の電源端子ＶＷ（負電位）へと電流が流れてしまうことを阻止するためのカットスイッチとして機能する。

同様に、トランジスタスイッチＳ１１は、維持クランプ回路１２０２のグランド端子からリセット性向上回路１２４の電源端子ＶＲＳＴ（負電位）へと電流が流れてしまうことを阻止するためのカットスイッチとして機能する。

また、本発明に関する先行技術文献としては、特許文献１がある。

図３は特許文献１に開示されたプラズマディスプレイパネルの駆動回路２０００を示す回路図である。

図３に示すように、駆動回路２０００は、Ｙ電極駆動回路とＸ電極駆動回路を備え、このうちＹ電極駆動回路は、電力回収部１０と、リセットパルス発生部２０と、スキャンバッファーＩＣ３０と、スキャンパルス発生部４０と、を備えている。

このうちリセットパルス発生部２０は、高電位の電源ＶｓｅｔからプラズマディスプレイパネルＣｐの走査電極にリセットパルスを印加する構成となっており、この高電位の電流が電力回収部１０に流れ込むのを遮断するためのダイオードＤｓを備えている。

また、高電位の電源Ｖｓｅｔからの電流は、スキャンバッファーＩＣ３０を介してスキャンパルス発生部４０側にも及ぶようになっており、該スキャンパルス発生部４０は、この電流が電力回収部１０に流れ込むのを遮断するためのトランジスタスイッチＹｓｐを備えている。
特開２００３−７６３２３号公報

ところで、プラズマディスプレイパネルＣｐは、容量性負荷であるため、該プラズマディスプレイパネルＣｐを駆動する電圧としては、一般に数十〜数百ボルト程度の比較的高い電圧値が用いられる。

このため、駆動電圧を印加する際に流れる電流が駆動回路の素子を流れる際の電力損失も大きい。特に、維持放電パルスは印加回数も多いため、該維持放電パルスの印加の際の電力損失を低減することが求められる。

図１に示した駆動回路１０００の場合、プラズマディスプレイパネルＣｐを発光させるための１つの維持放電パルスは、Ｙ電極駆動回路１１００においてはトランジスタスイッチＳ１、Ｓ２、Ｓ３、Ｓ４によるスイッチングによって生成され、Ｘ電極駆動回路１２００においてはトランジスタスイッチＳ１２、Ｓ１３、Ｓ１４、Ｓ１５によるスイッチングによって生成される。

この際に、トランジスタスイッチＳ１、Ｓ２、Ｓ３、Ｓ４、トランジスタスイッチＳ１２、Ｓ１３、Ｓ１４、Ｓ１５のスイッチングによって、それぞれ電流ｉ１、ｉ４、ｉ１１、ｉ６、ｉ８、ｉ１０、ｉ７、ｉ９が流れる。

従って、図１に示した駆動回路１０００の場合、１つの維持放電パルスを印加するに際して、カットスイッチとしてのトランジスタスイッチＳ５、Ｓ６には電流ｉ１、ｉ４、ｉ１１、ｉ６が流れてしまい、同じくカットスイッチとしてのトランジスタスイッチＳ１１には電流ｉ８、ｉ１０、ｉ７、ｉ９が流れてしまうため、維持放電パルスの印加の際の電力損失が大きいという問題がある。

同様に、特許文献１に開示された技術でも、維持放電パルスを印加するに際して、ダイオードＤｓ及びトランジスタスイッチＹｓｐが電力損失を生じさせるという問題がある。

本発明が解決しようとする課題には、上述したような問題が一例として挙げられる。

請求項１に記載の発明は、プラズマディスプレイパネルＣｐの走査電極に駆動電圧を印加する走査電極駆動回路部を備え、前記走査電極駆動回路部は、前記走査電極に維持放電パルスを印加する第１の維持クランプ回路と、前記走査電極にリセットパルスを印加するリセット回路と、を備え、前記第１の維持クランプ回路は、グランド電位よりも高電位の第１の電源端子と、該第１の電源端子を前記走査電極に接続可能とさせる第１のスイッチング素子と、グランド電位の第１のグランド端子と、該第１のグランド端子を前記走査電極に接続可能とさせる第２のスイッチング素子と、を備え、前記リセット回路は、グランド電位よりも低電位の第２の電源端子と、該第２の電源端子を前記走査電極に接続可能とさせる第３のスイッチング素子と、を備え、前記第１の維持クランプ回路は、前記第１のグランド端子から前記リセット回路の前記第２の電源端子に電流が流れてしまうことを防止するための第１の電流遮断素子を備え、前記第１の電流遮断素子は、前記第１の維持クランプ回路において、当該第１の維持クランプ回路の前記第１の電源端子から前記走査電極への電圧の印加の際に電流の経路となる部位を避けて、配設されていることを特徴としている。

また、請求項７に記載の発明は、プラズマディスプレイパネルＣｐの走査電極に駆動電圧を印加する走査電極駆動回路部を備え、前記走査電極駆動回路部は、前記走査電極に維持放電パルスを印加する第１の維持クランプ回路と、前記走査電極にリセットパルスを印加するリセット回路と、を備え、前記第１の維持クランプ回路は、第１の電源端子と、該第１の電源端子を前記走査電極に接続可能とさせる第１のスイッチング素子と、を備え、前記リセット回路は、前記第１の維持クランプ回路の前記第１の電源端子よりも高電位の第３の電源端子と、該第３の電源端子を前記走査電極に接続可能とさせる第４のスイッチング素子と、を備え、前記第１の維持クランプ回路は、前記リセット回路の前記第３の電源端子から前記第１の電源端子に電流が流れてしまうことを防止するための第２の電流遮断素子を備え、前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記走査電極を当該第１の維持クランプ回路の前記第１のグランド端子に接続した際に電流の経路となる部位を避けて、配設されていることを特徴としている。

また、請求項１１に記載の発明は、プラズマディスプレイパネルＣｐの共通電極に駆動電圧を印加する共通電極駆動回路部を備え、前記共通電極駆動回路部は、前記共通電極に維持放電パルスを印加する第２の維持クランプ回路と、リセット性を向上させるためのパルスを前記共通電極に印加するリセット性向上回路と、を備え、前記第２の維持クランプ回路は、グランド電位よりも高電位の第４の電源端子と、該第４の電源端子を前記共通電極に接続可能とさせる第５のスイッチング素子と、グランド電位の第２のグランド端子と、該第２のグランド端子を前記共通電極に接続可能とさせる第６のスイッチング素子と、を備え、前記リセット性向上回路は、グランド電位よりも低電位の第５の電源端子と、該第５の電源端子を前記共通電極に接続可能とさせる第７のスイッチング素子と、を備え、前記第２の維持クランプ回路は、前記第２のグランド端子から前記リセット性向上回路の前記第５の電源端子に電流が流れてしまうことを防止するための第３の電流遮断素子を備え、前記第３の電流遮断素子は、前記第２の維持クランプ回路において、当該第２の維持クランプ回路の前記第４の電源端子から前記共通電極への電圧の印加の際に電流の経路となる部位を避けて、配設されていることを特徴としている。

また、請求項１２に記載の発明は、プラズマディスプレイパネルＣｐの共通電極に駆動電圧を印加する共通電極駆動回路部を備え、前記共通電極駆動回路部は、前記共通電極に維持放電パルスを印加する第２の維持クランプ回路と、前記共通電極に副走査電圧を印加する副走査電圧印加回路と、を備え、前記第２の維持クランプ回路は、グランド電位よりも高電位の第４の電源端子と、該第４の電源端子を前記共通電極に接続可能とさせる第５のスイッチング素子と、グランド電位の第２のグランド端子と、該第２のグランド端子を前記共通電極に接続可能とさせる第６のスイッチング素子と、を備え、前記副走査電圧印加回路は、前記第４の電源端子よりも高電位の第５の電源端子と、該第５の電源端子を前記共通電極に接続可能とさせる第６のスイッチング素子と、を備え、前記第２の維持クランプ回路は、前記副走査電圧印加回路の前記第５の電源端子から当該第２の維持クランプ回路の前記第４の電源端子に電流が流れてしまうことを防止するための第３の電流遮断素子を備え、前記第３の電流遮断素子は、前記第２の維持クランプ回路において、前記共通電極を当該第２の維持クランプ回路の前記第２のグランド端子に接続した際に電流の経路となる部位を避けて、配設されていることを特徴としている。

次に、実施形態を説明する。

本実施形態に係るプラズマディスプレイパネルの駆動回路は、プラズマディスプレイパネルの走査電極に駆動電圧を印加する走査電極駆動回路部を備え、前記走査電極駆動回路部は、前記走査電極に維持放電パルスを印加する第１の維持クランプ回路と、前記走査電極にリセットパルスを印加するリセット回路と、を備え、前記第１の維持クランプ回路は、グランド電位よりも高電位の第１の電源端子と、該第１の電源端子を前記走査電極に接続可能とさせる第１のスイッチング素子と、グランド電位の第１のグランド端子と、該第１のグランド端子を前記走査電極に接続可能とさせる第２のスイッチング素子と、を備え、前記リセット回路は、グランド電位よりも低電位の第２の電源端子と、該第２の電源端子を前記走査電極に接続可能とさせる第３のスイッチング素子と、を備え、前記第１の維持クランプ回路は、前記第１のグランド端子から前記リセット回路の前記第２の電源端子に電流が流れてしまうことを防止するための第１の電流遮断素子を備え、前記第１の電流遮断素子は、前記第１の維持クランプ回路において、当該第１の維持クランプ回路の前記第１の電源端子から前記走査電極への電圧の印加の際に電流の経路となる部位を避けて、配設されていることを特徴としている。

本実施形態に係るプラズマディスプレイパネルによれば、第１の電流遮断素子は、前記第１の維持クランプ回路において、当該第１の維持クランプ回路の前記第１の電源端子から前記走査電極への電圧の印加の際に電流の経路となる部位を避けて、配設されているので、第１の電流遮断素子に電流が流れることによる電力損失を低減させることが可能となる。

本実施形態に係るプラズマディスプレイパネルの駆動回路においては、前記第１の電流遮断素子は、スイッチング素子或いはダイオードからなることが好ましい。

本実施形態に係るプラズマディスプレイパネルにおいては、前記走査電極駆動回路部は、前記走査電極に対する電圧の印加及び該走査電極からの電圧の回収を行う第１の回収回路を更に備え、前記第１の電流遮断素子は、前記第１の維持クランプ回路において、前記第１の回収回路から前記走査電極への電圧の印加の際と、前記走査電極から前記第１の回収回路への電圧の回収の際に、それぞれ電流の経路となる部位を避けて、配設されていることが好ましく、これにより、第１の電流遮断素子に電流が流れることによる電力損失をより一層低減させることが可能となる。

本実施形態に係るプラズマディスプレイパネルにおいては、前記リセット回路は、前記第１の維持クランプ回路の前記第１の電源端子よりも高電位の第３の電源端子と、該第３の電源端子を前記走査電極に接続可能とさせる第４のスイッチング素子と、を備え、前記第１の維持クランプ回路は、前記リセット回路の前記第３の電源端子から前記第１の電源端子に電流が流れてしまうことを防止するための第２の電流遮断素子を備え、前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記走査電極を当該第１の維持クランプ回路の前記第１のグランド端子に接続した際に電流の経路となる部位を避けて、配設されていることが好ましく、この場合、第２の電流遮断素子に電流が流れることによる電力損失を低減させることが可能となる。

本実施形態に係るプラズマディスプレイパネルの駆動回路においては、前記リセット回路は、前記第１の維持クランプ回路の前記第１の電源端子よりも高電位の第３の電源端子と、該第３の電源端子を前記走査電極に接続可能とさせる第４のスイッチング素子と、を備え、前記第１の維持クランプ回路は、前記リセット回路の前記第３の電源端子から前記第１の電源端子に電流が流れてしまうことを防止するための第２の電流遮断素子を備え、前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記第１の回収回路から前記走査電極への電圧の印加の際と、前記走査電極から前記第１の回収回路への電圧の回収の際と、前記走査電極を当該第１の維持クランプ回路の前記第１のグランド端子に接続した際に、それぞれ電流の経路となる部位を避けて、配設されていることが好ましく、これにより、第１の電流遮断素子に電流が流れることによる電力損失をより一層低減させることが可能となるとともに、第２の電流遮断素子に電流が流れることによる電力損失を低減させることが可能となる。

また、本実施形態に係るプラズマディスプレイパネルの駆動回路は、プラズマディスプレイパネルの走査電極に駆動電圧を印加する走査電極駆動回路部を備え、前記走査電極駆動回路部は、前記走査電極に維持放電パルスを印加する第１の維持クランプ回路と、前記走査電極にリセットパルスを印加するリセット回路と、を備え、前記第１の維持クランプ回路は、第１の電源端子と、該第１の電源端子を前記走査電極に接続可能とさせる第１のスイッチング素子と、を備え、前記リセット回路は、前記第１の維持クランプ回路の前記第１の電源端子よりも高電位の第３の電源端子と、該第３の電源端子を前記走査電極に接続可能とさせる第４のスイッチング素子と、を備え、前記第１の維持クランプ回路は、前記リセット回路の前記第３の電源端子から前記第１の電源端子に電流が流れてしまうことを防止するための第２の電流遮断素子を備え、前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記走査電極を当該第１の維持クランプ回路の前記第１のグランド端子に接続した際に電流の経路となる部位を避けて、配設されていることを特徴としている。

本実施形態に係るプラズマディスプレイパネルの駆動回路によれば、前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記走査電極を当該第１の維持クランプ回路の前記第１のグランド端子に接続した際に電流の経路となる部位を避けて、配設されているので、第２の電流遮断素子に電流が流れることによる電力損失を低減させることが可能となる。

本実施形態に係るプラズマディスプレイパネルの駆動回路においては、前記走査電極駆動回路部は、前記走査電極に対する電圧の印加及び該走査電極からの電圧の回収を行う第１の回収回路を更に備え、前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記第１の回収回路から前記走査電極への電圧の印加の際と、前記走査電極から前記第１の回収回路への電圧の回収の際に、それぞれ電流の経路となる部位を避けて、配設されていることが好ましく、これにより、第２の電流遮断素子に電流が流れることによる電力損失をより一層低減させることが可能となる。

本実施形態に係るプラズマディスプレイパネルの駆動回路においては、前記第２の電流遮断素子は、スイッチング素子或いはダイオードからなることが好ましい。

本実施形態に係るプラズマディスプレイパネルの駆動回路は、プラズマディスプレイパネルの共通電極に駆動電圧を印加する共通電極駆動回路部を備え、前記共通電極駆動回路部は、前記共通電極に維持放電パルスを印加する第２の維持クランプ回路と、リセット性を向上させるためのパルスを前記共通電極に印加するリセット性向上回路と、を備え、前記第２の維持クランプ回路は、グランド電位よりも高電位の第４の電源端子と、該第４の電源端子を前記共通電極に接続可能とさせる第５のスイッチング素子と、グランド電位の第２のグランド端子と、該第２のグランド端子を前記共通電極に接続可能とさせる第６のスイッチング素子と、を備え、前記リセット性向上回路は、グランド電位よりも低電位の第５の電源端子と、該第５の電源端子を前記共通電極に接続可能とさせる第７のスイッチング素子と、を備え、前記第２の維持クランプ回路は、前記第２のグランド端子から前記リセット性向上回路の前記第５の電源端子に電流が流れてしまうことを防止するための第３の電流遮断素子を備え、前記第３の電流遮断素子は、前記第２の維持クランプ回路において、当該第２の維持クランプ回路の前記第４の電源端子から前記共通電極への電圧の印加の際に電流の経路となる部位を避けて、配設されていることを特徴としている。

本実施形態に係るプラズマディスプレイパネルの駆動回路によれば、前記第３の電流遮断素子は、前記第２の維持クランプ回路において、当該第２の維持クランプ回路の前記第４の電源端子から前記共通電極への電圧の印加の際に電流の経路となる部位を避けて、配設されているので、第３の電流遮断素子に電流が流れることによる電力損失を低減させることが可能となる。

また、本実施形態に係るプラズマディスプレイパネルの駆動回路は、プラズマディスプレイパネルの共通電極に駆動電圧を印加する共通電極駆動回路部を備え、前記共通電極駆動回路部は、前記共通電極に維持放電パルスを印加する第２の維持クランプ回路と、前記共通電極に副走査電圧を印加する副走査電圧印加回路と、を備え、前記第２の維持クランプ回路は、グランド電位よりも高電位の第４の電源端子と、該第４の電源端子を前記共通電極に接続可能とさせる第５のスイッチング素子と、グランド電位の第２のグランド端子と、該第２のグランド端子を前記共通電極に接続可能とさせる第６のスイッチング素子と、を備え、前記副走査電圧印加回路は、前記第４の電源端子よりも高電位の第５の電源端子と、該第５の電源端子を前記共通電極に接続可能とさせる第６のスイッチング素子と、を備え、前記第２の維持クランプ回路は、前記副走査電圧印加回路の前記第５の電源端子から当該第２の維持クランプ回路の前記第４の電源端子に電流が流れてしまうことを防止するための第３の電流遮断素子を備え、前記第３の電流遮断素子は、前記第２の維持クランプ回路において、前記共通電極を当該第２の維持クランプ回路の前記第２のグランド端子に接続した際に電流の経路となる部位を避けて、配設されていることを特徴としている。

本実施形態に係るプラズマディスプレイパネルによれば、前記第３の電流遮断素子は、前記第２の維持クランプ回路において、前記共通電極を当該第２の維持クランプ回路の前記第２のグランド端子に接続した際に電流の経路となる部位を避けて、配設されているので、第３の電流遮断素子に電流が流れることによる電力損失を低減させることが可能となる。

本実施形態に係るプラズマディスプレイパネルの駆動回路においては、前記共通電極駆動回路部は、前記共通電極に対する電圧の印加及び該走査電極からの電圧の回収を行う第２の回収回路を更に備え、前記第３の電流遮断素子は、前記第２の維持クランプ回路において、前記第２の回収回路から前記共通電極への電圧の印加の際と、該共通電極から前記第２の回収回路への電圧の回収の際に、電流の経路となる部位を避けて、配設されていることが好ましく、この場合、第３の電流遮断素子に電流が流れることによる電力損失をより一層低減させることが可能となる。

本実施形態に係るプラズマディスプレイパネルの駆動回路においては、前記第３の電流遮断素子は、スイッチング素子或いはダイオードからなることが好ましい。

また、本実施形態に係るプラズマディスプレイパネルの駆動回路は、上記の何れかの走査電極駆動回路部と、上記の何れかの共通電極駆動回路部と、を備えることが好ましい。

図４は実施例１に係るプラズマディスプレイパネルＣｐの駆動回路１００を示す回路図である。

図４に示すように、実施例１に係る駆動回路１００は、プラズマディスプレイパネルＣｐのＹ電極（走査電極）の端子（以下、走査電極端子）に駆動電圧を印加するＹ電極駆動回路１１０と、プラズマディスプレイパネルＣｐのＸ電極（共通電極）の端子（以下、共通電極端子）に駆動電圧を印加するＸ電極駆動回路１２０と、を備えている。

このうちＹ電極駆動回路１１０は、回収回路１１１と、維持クランプ回路１１２と、リセット回路（プライミング回路）１１３と、走査ＩＣ１１４と、回収回路１１１と維持クランプ回路１１２との間に接続されたコイルＬ１と、を備えている。

回収回路１１１は、コンデンサＣ１と、トランジスタスイッチＳ１、Ｓ２と、ダイオードＤ１、Ｄ２と、を備えている。

このうちコンデンサＣ１の一端はグランド接続され、このコンデンサＣ１の他端には、トランジスタスイッチＳ１のドレイン端子と、トランジスタスイッチＳ２のソース端子とが接続されている。

また、トランジスタスイッチＳ１のソース端子とトランジスタスイッチＳ２のドレイン端子との間には、ダイオードＤ１、Ｄ２が相互に直列に挿入されている。

すなわち、トランジスタスイッチＳ１のソース端子はダイオードＤ１のアノード端子に、ダイオードＤ１のカソード端子はダイオードＤ２のアノード端子に、ダイオードＤ２のカソード端子はトランジスタスイッチＳ２のドレイン端子に、それぞれ接続されている。

維持クランプ回路１１２は、トランジスタスイッチＳ３、Ｓ４、Ｓ５、Ｓ６を備えて構成されている。

このうちトランジスタスイッチＳ３のドレイン端子は電源端子ＶＳに接続され、ソース端子はトランジスタスイッチＳ５のソース端子に接続されている。

また、トランジスタスイッチＳ４のソース端子はグランドに接続され、ドレイン端子はトランジスタスイッチＳ５のドレイン端子に接続されている。

トランジスタスイッチＳ６のソース端子はトランジスタスイッチＳ３とトランジスタスイッチＳ５との接続点Ｊ２に接続されている。

更に、この接続点Ｊ２には、コイルＬ１の一端が接続され、該コイルＬ１の他端は、ダイオードＤ１とダイオードＤ２との接続点Ｊ１に接続されている。

リセット回路１１３は、トランジスタスイッチＳ７、Ｓ８を備えて構成されている。

このうちトランジスタスイッチＳ７のドレイン端子は電源端子ＶＰに接続され、ソース端子はトランジスタスイッチＳ８のドレイン端子に接続されている。また、トランジスタスイッチＳ８のソース端子は電源端子ＶＷに接続されている。

更に、トランジスタスイッチＳ７とトランジスタスイッチＳ８との接続点Ｊ３は、トランジスタスイッチＳ６のドレイン端子に接続されている。

走査ＩＣ１１４は、トランジスタスイッチＳ２１、Ｓ２２と、ダイオードＤ１０、Ｄ１１と、インバータＩ２１、Ｉ２２と、を備えて構成されている。

このうちトランジスタスイッチＳ２１のドレイン端子は、電源端子ＶＨと、ダイオードＤ１０のカソード端子と、に接続され、ソース端子は、トランジスタスイッチＳ２２のドレイン端子に接続されている。

また、トランジスタスイッチＳ２２のソース端子は、トランジスタスイッチＳ７とトランジスタスイッチＳ８との接続点Ｊ３と、ダイオードＤ１１のアノード端子と、に接続されている。

ダイオードＤ１１のカソード端子は、ダイオードＤ１０のアノード端子と、トランジスタスイッチＳ２１とトランジスタスイッチＳ２２との接続点Ｊ６と、に接続されている。

また、インバータＩ２１の出力端子は、トランジスタスイッチＳ２１のゲート端子及びインバータＩ２２の入力端子に接続され、インバータＩ２２の出力端子は、トランジスタスイッチＳ２２のゲート端子及びインバータＩ２１の入力端子に接続されている。

そして、走査ＩＣ１１４のダイオードＤ１０とダイオードＤ１１との接続点Ｊ５が、プラズマディスプレイパネルＣｐの走査電極端子に接続されている。

他方、Ｘ電極駆動回路１２０は、回収回路１２１と、維持クランプ回路１２２と、副走査電圧回路１２３と、リセット性向上回路１２４と、コイルＬ２と、を備えている。

副走査電圧回路１２３は、トランジスタスイッチＳ９を備えて構成され、該トランジスタスイッチＳ９のドレイン端子は電源端子ＶＳＷに接続されている。

リセット性向上回路１２４は、トランジスタスイッチＳ１０を備えて構成され、該トランジスタスイッチＳ１０のソース端子は電源端子ＶＲＳＴに接続され、ドレイン端子はトランジスタスイッチＳ９のソース端子に接続されている。

そして、トランジスタスイッチＳ９のソース端子とトランジスタスイッチＳ１０のドレイン端子との接続点Ｊ９は、プラズマディスプレイパネルＣｐの共通電極端子に接続されている。

また、維持クランプ回路１２２は、トランジスタスイッチＳ１１、Ｓ１２、Ｓ１３を備えて構成されている。

このうちトランジスタスイッチＳ１３のソース端子はグランド接続され、ドレイン端子はトランジスタスイッチＳ１１のドレイン端子に接続され、トランジスタスイッチＳ１１のソース端子はトランジスタスイッチＳ１２のソース端子に接続されている。

そして、トランジスタスイッチＳ１２のソース端子とトランジスタスイッチＳ１０のソース端子との接続点Ｊ８は、接続点Ｊ９を介してプラズマディスプレイパネルＣｐの共通電極端子に接続されている。

また、トランジスタスイッチＳ１２のドレイン端子は電源端子Ｖｓに接続されている。

回収回路１２１は、トランジスタスイッチＳ１４、Ｓ１５と、ダイオードＤ３、Ｄ４と、コンデンサＣ２と、を備えている。

コンデンサＣ２の一端はグランド接続され、他端はトランジスタスイッチＳ１４のドレイン端子と、トランジスタスイッチＳ１５のソース端子と、に接続されている。

また、トランジスタスイッチＳ１４のソース端子とトランジスタスイッチＳ１５のドレイン端子との間には、ダイオードＤ３、Ｄ４が相互に直列に挿入されている。

すなわち、トランジスタスイッチＳ１４のソース端子はダイオードＤ３のアノード端子に、ダイオードＤ３のカソード端子はダイオードＤ４のアノード端子に、ダイオードＤ４のカソード端子はトランジスタスイッチＳ１５のドレイン端子に、それぞれ接続されている。

そして、ダイオードＤ３とダイオードＤ４との接続点Ｊ７は、コイルＬ２の一端に接続され、該コイルＬ２の他端は、接続点Ｊ８及びＪ９を介してプラズマディスプレイパネルＣｐの共通電極端子に接続されている。

ここで、本実施例の場合、電源端子ＶＳに印加される電圧の電位よりも、電源端子ＶＰに印加される電圧の電位の方が高い。

また、電源端子ＶＳＷに印加される電圧の電位は電源端子ＶＳに印加される電圧の電位よりも高い。

また、電源端子ＶＳ、電源端子ＶＰ及び電源端子ＶＳＷに印加される電圧の電位は、それぞれグランド端子の電圧の電位よりも高い。

他方、電源端子ＶＷ及び電源端子ＶＲＳＴに印加される電圧の電位は、それぞれグランド端子の電圧の電位よりも低い。

また、電源端子ＶＨに印加される電圧は、走査期間を除いては、プラズマディスプレイパネルＣｐの走査電極端子に印加される電圧よりもαだけ高い（図２参照）。

また、トランジスタスイッチＳ１〜Ｓ１５の各ゲート端子と、走査ＩＣ１１４のインバータＩ２１、Ｉ２２の各入力端子には、それぞれ制御信号が入力され、各トランジスタスイッチＳ１〜Ｓ１５、Ｓ２１、Ｓ２２は、これら制御信号により個別にオン／オフ制御される。

次に、動作を説明する。

図２は駆動回路１００の動作を示すタイムチャートであり、トランジスタスイッチＳ１〜Ｓ１５の各ゲート端子にそれぞれ入力される制御信号の波形と、プラズマディスプレイパネルＣｐの走査電極に印加される電圧の波形（Ｙ電極波形）と、プラズマディスプレイパネルＣｐの共通電極に印加される電圧の波形（Ｘ電極波形）と、電源端子ＶＨに入力される電圧の波形（ＶＨ波形）と、接続点Ｊ３の電圧の波形（Ｊ３部波形）と、をそれぞれ示す。

駆動回路１００は、トランジスタスイッチＳ１〜Ｓ１５の各ゲート端子にそれぞれ入力される制御信号と、図示は省略するが走査ＩＣ１１４のインバータＩ２１、Ｉ２２の各入力端子に入力される制御信号と、に従って、図２に示すように、第１リセット期間と、第２リセット期間と、走査期間と、維持期間と、からなる動作を繰り返し行う。

このうち第１及び第２リセット期間では、維持期間の後も残留する壁電荷を減少或いは消去させ、走査期間では、書き込み放電を起こすことによって発光させるセルを選択し、維持期間では、走査期間にて選択されたセルにおいて維持放電を起こし発光させる。

図２に示すように、第１リセット期間の最初の状態では、トランジスタスイッチＳ１、Ｓ２、Ｓ３、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１２、Ｓ１４、Ｓ１５はオフである一方で、トランジスタスイッチＳ４、Ｓ５、Ｓ６、Ｓ１１、Ｓ１３はオンである。また、走査ＩＣ１１４のトランジスタスイッチＳ２１がオフである一方でトランジスタスイッチＳ２２はオンである。

従って、駆動回路１００のＹ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極端子に印加される電圧の電位はグランド端子の電位であり、駆動回路１００のＸ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位もグランド端子の電位である。

なお、電源端子ＶＨの電圧波形は、Ｙ電極波形よりもαだけ高い。また、接続点Ｊ３の電圧波形は、後述する走査期間を除いては、Ｙ電極波形よりもαだけ高い。

次に、第１リセット期間におけるタイミングＴ１では、トランジスタスイッチＳ１、Ｓ１０はオフからオンに切り替わる一方で、トランジスタスイッチＳ４、Ｓ１１、Ｓ１３はオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、回収回路１１１のコンデンサＣ１から、トランジスタスイッチＳ１→ダイオードＤ１→接続点Ｊ１→コイルＬ１→接続点Ｊ２→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４（トランジスタスイッチＳ２２と接続点Ｊ３との接続点）→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１が流れる状態となる。

また、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→トランジスタスイッチＳ１０を介して、電源端子ＶＲＴＳへと電流ｉ２が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、グランド端子の電位から次第に電源端子ＶＳの電位へと上昇する一方で、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、グランド端子の電位から次第に電源端子ＶＲＳＴの電位へと低下する。

次に、第１リセット期間におけるタイミングＴ２では、トランジスタスイッチＳ１、Ｓ５、Ｓ６がオンからオフに切り替わる一方で、トランジスタスイッチＳ３、Ｓ７はオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、維持クランプ回路１１２の電源端子ＶＰから、トランジスタスイッチＳ７→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ３が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に電源端子ＶＰの電位へと上昇する一方で、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、電源端子ＶＲＳＴの電位に維持される。

次に、第１リセット期間におけるタイミングＴ３では、トランジスタスイッチＳ２、Ｓ５、Ｓ６がオフからオンに切り替わる一方で、トランジスタスイッチＳ３、Ｓ７はオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→接続点Ｊ２→コイルＬ１→接続点Ｊ１→トランジスタスイッチＳ２を介して、回収回路１１１のコンデンサＣ１へと電流ｉ４が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＰの電位から急峻に電源端子ＶＳの電位に低下した後、該電源端子ＶＳの電位から次第に低下する。

次に、第１リセット期間におけるタイミングＴ４では、トランジスタスイッチＳ１１、Ｓ１３がオフからオンに切り替わる一方で、トランジスタスイッチＳ１０はオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、グランド端子Ｇ２から、トランジスタスイッチＳ１３→トランジスタスイッチＳ１１→接続点Ｊ８→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ５が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、電源端子ＶＲＳＴの電位から次第にグランドの電位へと上昇する。

次に、第１リセット期間におけるタイミングＴ５では、トランジスタスイッチＳ４がオフからオンに切り替わる一方で、トランジスタスイッチＳ２はオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→接続点Ｊ２→トランジスタスイッチＳ５→トランジスタスイッチＳ４を介して、グランド端子Ｇ１へと電流ｉ６が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻にグランドの電位へと低下する。

なお、第１リセット期間は、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位が、グランドの電位へと上昇するまでの期間である。

次に、第２リセット期間におけるタイミングＴ６では、トランジスタスイッチＳ１３がオンからオフに切り替わる一方で、トランジスタスイッチＳ１４がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、コンデンサＣ２から、トランジスタスイッチＳ１４→接続点Ｊ７→コイルＬ２→接続点Ｊ８→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ７が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、グランドの電位から次第に上昇する。

次に、第２リセット期間におけるタイミングＴ７では、トランジスタスイッチＳ１２がオフからオンに切り替わる一方で、トランジスタスイッチＳ１４がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、電源端子ＶＳから、トランジスタスイッチＳ１２→接続点Ｊ８→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ８が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻に電源端子ＶＳの電位に上昇する。

次に、第２リセット期間におけるタイミングＴ８では、トランジスタスイッチＳ１２がオンからオフに切り替わる一方で、トランジスタスイッチＳ１５がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→接続点Ｊ８→コイルＬ２→接続点Ｊ７→ダイオードＤ４→トランジスタスイッチＳ１５を介して、コンデンサＣ２へと電流ｉ９が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に低下する。

次に、第２リセット期間におけるタイミングＴ９では、トランジスタスイッチＳ１３がオフからオンに切り替わる一方で、トランジスタスイッチＳ１５がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→接続点Ｊ８→トランジスタスイッチＳ１１→トランジスタスイッチＳ１３を介して、グランド端子Ｇ２へと電流ｉ１０が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻にグランド端子の電位に低下する。

次に、第２リセット期間におけるタイミングＴ１０では、トランジスタスイッチＳ１がオフからオンに切り替わる一方で、トランジスタスイッチＳ４がオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、回収回路１１１のコンデンサＣ１から、トランジスタスイッチＳ１→ダイオードＤ１→接続点Ｊ１→コイルＬ１→接続点Ｊ２→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、次第に上昇する。

次に、第２リセット期間におけるタイミングＴ１１では、トランジスタスイッチＳ１がオンからオフに切り替わる一方で、トランジスタスイッチＳ３がオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、維持クランプ回路１１２の電源端子ＶＳから、トランジスタスイッチＳ３→接続点Ｊ２→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１１が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻に電源端子ＶＳの電位へと上昇する。

次に、第２リセット期間におけるタイミングＴ１２では、トランジスタスイッチＳ２がオフからオンに切り替わる一方で、トランジスタスイッチＳ３がオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→接続点Ｊ２→コイルＬ１→接続点Ｊ１→トランジスタスイッチＳ２を介して、回収回路１１１のコンデンサＣ１へと電流ｉ４が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に低下する。

次に、走査期間の開始タイミングであるタイミングＴ１３では、トランジスタスイッチＳ２、Ｓ１３がオンからオフに切り替わる一方で、トランジスタスイッチＳ４、Ｓ９がオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→接続点Ｊ２→トランジスタスイッチＳ５→トランジスタスイッチＳ４を介して、グランド端子Ｇ１へと電流ｉ６が流れる状態となる。

また、Ｘ電極駆動回路１２０においては、電源端子ＶＳＷから、トランジスタスイッチＳ９→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ１２が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻にグランドの電位へと低下する一方で、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、次第に電極端子ＶＳＷの電位へと上昇する。

次に、走査期間におけるタイミングＴ１４では、トランジスタスイッチＳ４、Ｓ５、Ｓ６がオンからオフに切り替わる一方で、トランジスタスイッチＳ８がオフからオンに切り替わる。また、走査ＩＣ１１４のトランジスタスイッチＳ２１がオンとなる一方でトランジスタスイッチＳ２２はオフとなる。

これにより、Ｙ電極駆動回路１１０においては、電源端子ＶＨから、トランジスタスイッチＳ２１→接続点Ｊ６→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極へと電流が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、グランド電位から次第に上昇する。

また、電源端子ＶＨの電位は、（グランド電位＋α）から次第に上昇する。

また、接続点Ｊ３の電圧は、（グランド電位＋α）から（電源端子ＶＷの電位＋α）へと次第に低下する。

この走査期間において選択されたラインにおいては、トランジスタスイッチＳ２１がオフとなる一方でトランジスタスイッチＳ２２がオンとなった（タイミングＴＳ１）後で、トランジスタスイッチＳ２１がオンとなる一方でトランジスタスイッチＳ２２がオフとなる（タイミングＴＳ２）。

これにより、Ｙ電極駆動回路１１０においては、タイミングＴＳ１からタイミングＴＳ２までの間では、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ８を介して、電源端子ＶＷへと電流ｉ１３が流れる状態となり、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻に電源端子ＶＷの電位へと低下する。

続いて、タイミングＴＳ２となると、電源端子ＶＨから、トランジスタスイッチＳ２１→接続点Ｊ６→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極へと電流が流れる状態となるので、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＷの電位から急峻に上昇する。

なお、このような選択動作（書込動作）は、選択されるライン毎に順次行われる。

次に、走査期間におけるタイミングＴ１５では、トランジスタスイッチＳ９がオンからオフに切り替わる一方で、トランジスタスイッチＳ１５がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極から、接続点Ｊ９→接続点Ｊ８→コイルＬ２→ダイオードＤ４→トランジスタスイッチＳ１５を介して、コンデンサＣ２へと電流ｉ９が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、次第に電源端子ＶＳＷの電位から低下する。

次に、走査期間におけるタイミングＴ１６では、トランジスタスイッチＳ４、Ｓ５、Ｓ６がオフからオンに切り替わる一方で、トランジスタスイッチＳ８がオンからオフに切り替わる。また、走査ＩＣ１１４のトランジスタスイッチＳ２１がオフとなる一方でトランジスタスイッチＳ２２がオンとなる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極端子から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→接続点Ｊ２→トランジスタスイッチＳ５を介して、グランド端子Ｇ１へと電流ｉ６が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、次第にグランド端子Ｇ１の電位へと低下する。

また、電源端子ＶＨの電位は次第に（グランド電位＋α）へと低下し、接続部Ｊ３の電位は次第に（グランド電位＋α）へと上昇する。

次に、維持期間の開始タイミングであるタイミングＴ１７では、トランジスタスイッチＳ１３がオフからオンに切り替わる一方で、トランジスタスイッチＳ１５がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→接続点Ｊ８→トランジスタスイッチＳ１１→トランジスタスイッチＳ１３を介して、維持クランプ回路１２２のグランド端子Ｇ２へと電流ｉ１０が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻にグランド端子の電位へと低下する。

次に、維持期間におけるタイミングＴ１８では、トランジスタスイッチＳ１がオフからオンに切り替わる一方で、トランジスタスイッチＳ４がオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、回収回路１１１のコンデンサＣ１から、トランジスタスイッチＳ１→ダイオードＤ１→接続点Ｊ１→コイルＬ１→接続点Ｊ２→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、次第にグランド端子の電位から上昇する。

次に、維持期間におけるタイミングＴ２０では、トランジスタスイッチＳ１がオンからオフに切り替わる一方で、トランジスタスイッチＳ３がオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、維持クランプ回路１１２の電源端子ＶＳから、トランジスタスイッチＳ３→接続点Ｊ２→トランジスタスイッチＳ６→接続点Ｊ３→接続点Ｊ４→ダイオードＤ１１→接続点Ｊ５を介して、プラズマディスプレイパネルＣｐの走査電極端子へと電流ｉ１１が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻に電源端子ＶＳの電位へと上昇する。

次に、維持期間におけるタイミングＴ２１では、トランジスタスイッチＳ２がオフからオンに切り替わる一方で、トランジスタスイッチＳ３がオンからオフに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→接続点Ｊ２→コイルＬ１→接続点Ｊ１→トランジスタスイッチＳ２を介して、回収回路１１１のコンデンサＣ１へと電流ｉ４が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に低下する。

次に、維持期間において、タイミングＴ２２では、トランジスタスイッチＳ２がオンからオフに切り替わる一方で、トランジスタスイッチＳ４がオフからオンに切り替わる。

これにより、Ｙ電極駆動回路１１０においては、プラズマディスプレイパネルＣｐの走査電極から、接続点Ｊ５→接続点Ｊ６→トランジスタスイッチＳ２２→接続点Ｊ４→接続点Ｊ３→トランジスタスイッチＳ６→接続点Ｊ２→トランジスタスイッチＳ５→トランジスタスイッチＳ４を介して、グランド端子Ｇ１へと電流ｉ６が流れる状態となる。

このため、Ｙ電極駆動回路１１０からプラズマディスプレイパネルＣｐの走査電極に印加される電圧の電位は、急峻にグランドの電位へと低下する。

次に、維持期間におけるタイミングＴ２３では、トランジスタスイッチＳ１３がオンからオフに切り替わる一方で、トランジスタスイッチＳ１４がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、コンデンサＣ２から、トランジスタスイッチＳ１４→接続点Ｊ７→コイルＬ２→接続点Ｊ８→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ７が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、グランドの電位から次第に上昇する。

次に、維持期間におけるタイミングＴ２４では、トランジスタスイッチＳ１２がオフからオンに切り替わる一方で、トランジスタスイッチＳ１４がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、電源端子ＶＳから、トランジスタスイッチＳ１２→接続点Ｊ８→接続点Ｊ９を介して、プラズマディスプレイパネルＣｐの共通電極端子へと電流ｉ８が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻に電源端子ＶＳの電位に上昇する。

次に、維持期間におけるタイミングＴ２５では、トランジスタスイッチＳ１２がオンからオフに切り替わる一方で、トランジスタスイッチＳ１４がオフからオンに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→接続点Ｊ８→コイルＬ２→接続点Ｊ７→ダイオードＤ４→トランジスタスイッチＳ１５を介して、コンデンサＣ２へと電流ｉ９が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、電源端子ＶＳの電位から次第に低下する。

次に、維持期間におけるタイミングＴ２６では、トランジスタスイッチＳ１３がオフからオンに切り替わる一方で、トランジスタスイッチＳ１５がオンからオフに切り替わる。

これにより、Ｘ電極駆動回路１２０においては、プラズマディスプレイパネルＣｐの共通電極端子から、接続点Ｊ９→接続点Ｊ８→トランジスタスイッチＳ１１→トランジスタスイッチＳ１３を介して、グランド端子Ｇ２へと電流ｉ１０が流れる状態となる。

このため、Ｘ電極駆動回路１２０からプラズマディスプレイパネルＣｐの共通電極に印加される電圧の電位は、急峻にグランド端子の電位に低下する。

以後は、タイミングＴ１８〜Ｔ２６の動作を維持放電パルス数に応じた回数だけ繰り返し行った後、再び第１リセット期間の動作からの繰り返しとなる。

ここで、駆動回路１００の各構成要素のうち、トランジスタスイッチＳ５は、維持クランプ回路１１２のグランド端子Ｇ１からリセット回路１１３の電源端子ＶＷ（負電位）へと電流が流れてしまうことを阻止するためのカットスイッチとして機能する。

同様に、駆動回路１００トランジスタスイッチＳ６は、高電位の電源端子ＶＰから低電位の電源端子ＶＳへと電流が流れてしまうことを阻止するためのカットスイッチとして機能する。

同様に、トランジスタスイッチＳ１１は、維持クランプ回路１２２のグランド端子からリセット性向上回路１２４の電源端子ＶＲＳＴ（負電位）へと電流が流れてしまうことを阻止するためのカットスイッチとして機能する。

このうち、トランジスタスイッチＳ５は、図１に示す従来技術では接続点Ｊ２と接続点Ｊ３との間に設けられていたが、実施例１では、図４に示すように、接続点Ｊ２とトランジスタスイッチＳ４との間に設けられている。

すなわち、実施例１の場合、トランジスタスイッチ（第１の電流遮断素子）Ｓ５は、維持クランプ回路（第１の維持クランプ回路）１１２において、当該維持クランプ回路１１２の電源端子（第１の電源端子）ＶＳから走査電極への電圧の印加の際と、回収回路（第１の回収回路）１１１から走査電極への電圧の印加の際と、走査電極から回収回路１１１への電圧の回収の際に、それぞれ電流ｉ１１、ｉ１、ｉ４の経路となる部位（接続点Ｊ２と接続点Ｊ３との間）を避けて、配設されている。

このため、実施例１の場合、トランジスタスイッチＳ５には電流ｉ１１、ｉ１、ｉ４が流れることがなく、その分だけ、図１に示す従来技術と比べて電力損失を低減することができる。

また、トランジスタスイッチＳ１１は、図１に示す従来技術では接続点Ｊ９と接続点Ｊ８との間に設けられていたが、実施例１では、図４に示すように、接続点Ｊ８とトランジスタスイッチＳ１３との間に設けられている。

すなわち、実施例１の場合、トランジスタスイッチ（第３の電流遮断素子）Ｓ１１は、維持クランプ回路（第２の維持クランプ回路）１２２において、当該維持クランプ回路１１２の電源端子（第４の電源端子）ＶＳから共通電極への電圧の印加の際と、回収回路（第２の回収回路）１２１から共通電極への電圧の印加の際と、共通電極から回収回路１２１への電圧の回収の際に、それぞれ電流ｉ８、ｉ７、ｉ９の経路となる部位（接続点Ｊ９と接続点Ｊ８との間）を避けて、配設されている。

このため、実施例１の場合、トランジスタスイッチＳ１１には電流ｉ８、ｉ７、ｉ９が流れることがなく、その分だけ、図１に示す従来技術と比べて電力損失を低減することができる。

以上のような実施例１によれば、駆動回路１００は、プラズマディスプレイパネルＣｐの走査電極に駆動電圧を印加するＹ電極駆動回路（走査電極駆動回路部）１１０を備え、Ｙ電極駆動回路１１０は、走査電極に維持放電パルスを印加する維持クランプ回路（第１の維持クランプ回路）１１２と、走査電極にリセットパルスを印加するリセット回路１１３と、を備え、維持クランプ回路１１２は、グランド電位よりも高電位の電源端子（第１の電源端子）ＶＳと、該電源端子ＶＳを走査電極に接続可能とさせるトランジスタスイッチ（第１のスイッチング素子）Ｓ３と、グランド電位のグランド端子（第１のグランド端子）Ｇ１と、該グランド端子Ｇ１を走査電極に接続可能とさせるトランジスタスイッチ（第２のスイッチング素子）Ｓ４と、を備え、リセット回路１１３は、グランド電位よりも低電位の電源端子（第２の電源端子）ＶＷと、該電源端子ＶＷを走査電極に接続可能とさせるトランジスタスイッチ（第３のスイッチング素子）Ｓ８と、を備え、維持クランプ回路１１２は、グランド端子Ｇ１からリセット回路１１３の電源端子ＶＷに電流が流れてしまうことを防止するためのトランジスタスイッチ（第１の電流遮断素子）Ｓ５を備え、トランジスタスイッチＳ５は、維持クランプ回路１１０において、当該維持クランプ回路１１０の電源端子ＶＳから走査電極への電圧の印加の際の電流ｉ１１の経路となる部位を避けて、配設されているので、トランジスタスイッチＳ５に電流ｉ１１が流れることがない。よって、トランジスタスイッチＳ５に電流が流れることによる電力損失を低減させることが可能となる。

また、駆動回路１００は、プラズマディスプレイパネルＣｐの共通電極に駆動電圧を印加するＸ電極駆動回路（共通電極駆動回路部）１２０を備え、Ｘ電極駆動回路１２０は、共通電極に維持放電パルスを印加する維持クランプ回路（第２の維持クランプ回路）１２２と、リセット性を向上させるためのパルスを共通電極に印加するリセット性向上回路１２４と、を備え、維持クランプ回路１２２は、グランド電位よりも高電位の電源端子（第４の電源端子）ＶＳと、該電源端子ＶＳを共通電極に接続可能とさせるトランジスタスイッチ（第５のスイッチング素子）Ｓ１２と、グランド電位のグランド端子（第２のグランド端子）Ｇ２と、該グランド端子Ｇ２を共通電極に接続可能とさせるトランジスタスイッチ（第６のスイッチング素子）Ｓ１３と、を備え、リセット性向上回路１２４は、グランド電位よりも低電位の電源端子（第５の電源端子）ＶＲＳＴと、該電源端子ＶＲＳＴを共通電極に接続可能とさせるトランジスタスイッチ（第７のスイッチング素子）Ｓ１０と、を備え、維持クランプ回路１２２は、グランド端子Ｇ２からリセット性向上回路１２４の電源端子ＶＲＳＴに電流が流れてしまうことを防止するためのトランジスタスイッチ（第３の電流遮断素子）Ｓ１１を備え、トランジスタスイッチＳ１１は、維持クランプ回路１２２において、当該維持クランプ回路１２２の電源端子ＶＳから共通電極への電圧の印加の際の電流ｉ８の経路となる部位を避けて、配設されているので、トランジスタスイッチＳ１１に電流ｉ８が流れることがない。よって、トランジスタスイッチＳ１１に電流が流れることによる電力損失を低減させることが可能となる。

図５は実施例２に係るプラズマディスプレイパネルの駆動回路２００を示す回路図である。

実施例２に係る駆動回路２００は、以下に説明する点でのみ、上記の実施例１に係る駆動回路１００と相違し、その他の点では駆動回路１００と同様に構成されているため、駆動回路２００の各構成要素のうち、駆動回路１００におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。

図５に示すように、駆動回路２００は、駆動回路１００（図４）における維持クランプ回路１１２に代えて、維持クランプ回路２１２を備えている点でのみ、駆動回路１００と相違する。

すなわち、実施例２の場合、維持クランプ回路２１２のトランジスタスイッチＳ６は、そのソース端子が接続点Ｊ２を介さずにトランジスタスイッチＳ３のソース端子に接続され、そのドレイン端子が接続点Ｊ２に接続されている。

つまり、実施例２の場合、トランジスタスイッチ（第２の電流遮断素子）Ｓ６は、維持クランプ回路（第１の維持クランプ回路）１１２において、走査電極を当該維持クランプ回路１１２のグランド端子Ｇ１に接続した際と、回収回路（第１の回収回路）１１１から走査電極への電圧の印加の際と、走査電極から回収回路１１１への電圧の回収の際に、それぞれ電流ｉ６、ｉ１、ｉ４の経路となる部位を避けて、配設されている。

このため、実施例２の場合、トランジスタスイッチＳ６には電流ｉ６、ｉ１、ｉ４が流れることがなく、その分だけ、実施例１と比べて電力損失を低減することができる。

以上のような実施例２によれば、実施例１と同様の効果が得られるのに加えて、駆動回路２００は、プラズマディスプレイパネルＣｐの走査電極に駆動電圧を印加するＹ電極駆動回路（走査電極駆動回路部）１１０を備え、Ｙ電極駆動回路１１０は、走査電極に維持放電パルスを印加する維持クランプ回路（第１の維持クランプ回路）１１２と、走査電極にリセットパルスを印加するリセット回路１１３と、を備え、維持クランプ回路１１２は、電源端子（第１の電源端子）ＶＳと、該電源端子ＶＳを走査電極に接続可能とさせるトランジスタスイッチ（第１のスイッチング素子）Ｓ３と、を備え、リセット回路１１３は、維持クランプ回路（第１の維持クランプ回路）１１２の電源端子ＶＳよりも高電位の電源端子（第３の電源端子）ＶＰと、該電源端子ＶＰを走査電極に接続可能とさせるトランジスタスイッチ（第４のスイッチング素子）Ｓ７と、を備え、維持クランプ回路１１２は、リセット回路１１３の電源端子ＶＰから電源端子ＶＳに電流が流れてしまうことを防止するためのトランジスタスイッチ（第２の電流遮断素子）Ｓ６を備え、トランジスタスイッチＳ６は、維持クランプ回路１１２において、走査電極を当該維持クランプ回路１１２のグランド端子Ｇ１に接続した際に電流の経路となる部位を避けて、配設されているので、トランジスタスイッチＳ６に電流ｉ６が流れることがない。よって、トランジスタスイッチＳ６に電流が流れることによる電力損失を低減させることが可能となる。

図６は実施例３に係るプラズマディスプレイパネルの駆動回路３００を示す回路図である。

実施例３に係る駆動回路３００は、以下に説明する点でのみ、上記の実施例２に係る駆動回路２００と相違し、その他の点では駆動回路２００と同様に構成されているため、駆動回路３００の各構成要素のうち、駆動回路２００におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。

図６に示すように、駆動回路３００は、駆動回路２００（図５）における維持クランプ回路２１２に代えて、維持クランプ回路３１２を備えている点でのみ、駆動回路２００と相違する。

実施例３の場合、維持クランプ回路３１２のトランジスタスイッチＳ３のソース端子と接続点Ｊ２との間には、トランジスタスイッチＳ６の代わりにダイオード（第２の電流遮断素子）Ｄ５が接続されている。

すなわち、維持クランプ回路３１２のトランジスタスイッチＳ３のソース端子は、ダイオードＤ５のアノード端子に接続され、該ダイオードＤ５のカソード端子は、接続点Ｊ２に接続されている。

ダイオードＤ５は、実施例２におけるトランジスタスイッチＳ６と同様に、電源端子ＶＰから電源端子ＶＳへと電流が流れてしまうのを防止する機能を有する。

以上のような実施例３によれば、実施例２と同様の効果が得られる。

図７は実施例４に係るプラズマディスプレイパネルの駆動回路４００を示す回路図である。

実施例４に係る駆動回路４００は、以下に説明する点でのみ、上記の実施例２に係る駆動回路２００と相違し、その他の点では駆動回路２００と同様に構成されているため、駆動回路４００の各構成要素のうち、駆動回路２００におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。

図７に示すように、駆動回路４００は、駆動回路２００（図５）における維持クランプ回路２１２に代えて、維持クランプ回路４１２を備えている点でのみ、駆動回路２００と相違する。

実施例４の場合、維持クランプ回路４１２の接続点Ｊ２とトランジスタスイッチＳ４のドレイン端子との間には、トランジスタスイッチＳ５の代わりにダイオード（第１の電流遮断素子）Ｄ６が接続されている。

すなわち、維持クランプ回路４１２の接続点Ｊ２はダイオードＤ６のアノード端子に接続され、該ダイオードＤ６のカソード端子は、トランジスタスイッチＳ４のドレイン端子に接続されている。

ダイオードＤ６は、実施例２におけるトランジスタスイッチＳ５と同様に、維持クランプ回路４１２のグランド端子から電源端子ＶＷへと電流が流れてしまうのを防止する機能を有する。

以上のような実施例４によれば、実施例２と同様の効果が得られる。

図８は実施例５に係るプラズマディスプレイパネルの駆動回路５００を示す回路図である。

実施例５に係る駆動回路５００は、以下に説明する点でのみ、上記の実施例１に係る駆動回路１００と相違し、その他の点では駆動回路１００と同様に構成されているため、駆動回路５００の各構成要素のうち、駆動回路１００におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。

図８に示すように、駆動回路５００は、駆動回路１００（図４）における維持クランプ回路１１２に代えて、維持クランプ回路５１２を備えている点でのみ、駆動回路１００と相違する。

実施例５の場合、維持クランプ回路５１２は、トランジスタスイッチＳ６を備えておらず、トランジスタスイッチＳ３のソース端子は接続点Ｊ２に接続されている。

なお、実施例５の場合、電源端子ＶＰが電源端子ＶＳよりも高電位ではなく、このため、実施例５ではトランジスタスイッチＳ６が不要となっている。

以上のような実施例５によれば、トランジスタスイッチＳ６を備えていない点の他は、実施例１と同様であり、実施例１と同様の効果が得られる。

図９は実施例６に係るプラズマディスプレイパネルの駆動回路６００を示す回路図である。

実施例６に係る駆動回路６００は、以下に説明する点でのみ、上記の実施例１に係る駆動回路１００と相違し、その他の点では駆動回路１００と同様に構成されているため、駆動回路６００の各構成要素のうち、駆動回路１００におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。

図９に示すように、駆動回路６００は、駆動回路１００（図４）における維持クランプ回路１１２に代えて、維持クランプ回路６１２を備えている点でのみ、駆動回路１００と相違する。

すなわち、実施例６の場合、維持クランプ回路６１２のトランジスタスイッチＳ６は、そのソース端子が接続点Ｊ２を介さずにトランジスタスイッチＳ３のソース端子に接続され、そのドレイン端子が接続点Ｊ２に接続されている。

また、維持クランプ回路６１２のトランジスタスイッチＳ４のドレイン端子は、トランジスタスイッチＳ５を介さずに接続点Ｊ２に接続されている。

更に、維持クランプ回路２１２のトランジスタスイッチＳ５は、そのドレイン端子が接続点Ｊ２に、ソース端子が接続点Ｊ３に、それぞれ接続されている。

つまり、実施例６の場合、トランジスタスイッチ（第２の電流遮断素子）Ｓ６は、維持クランプ回路（第１の維持クランプ回路）１１２において、走査電極を当該維持クランプ回路１１２のグランド端子Ｇ１に接続した際と、回収回路（第１の回収回路）１１１から走査電極への電圧の印加の際と、走査電極から回収回路１１１への電圧の回収の際に、それぞれ電流ｉ６、ｉ１、ｉ４の経路となる部位を避けて、配設されている。

このため、実施例６の場合、トランジスタスイッチＳ６には電流ｉ６、ｉ１、ｉ４が流れることがなく、その分だけ、実施例１と比べて電力損失を低減することができる。

ただし、実施例６の場合、トランジスタスイッチＳ５の配置は図１に示した従来技術と同様であるため、その点については実施例１よりも電力損失が多くなる。

以上のような実施例６によれば、駆動回路６００は、プラズマディスプレイパネルＣｐの走査電極に駆動電圧を印加するＹ電極駆動回路（走査電極駆動回路部）１１０を備え、Ｙ電極駆動回路１１０は、走査電極に維持放電パルスを印加する維持クランプ回路（第１の維持クランプ回路）１１２と、走査電極にリセットパルスを印加するリセット回路１１３と、を備え、維持クランプ回路１１２は、電源端子（第１の電源端子）ＶＳと、該電源端子ＶＳを走査電極に接続可能とさせるトランジスタスイッチ（第１のスイッチング素子）Ｓ３と、を備え、リセット回路１１３は、維持クランプ回路（第１の維持クランプ回路）１１２の電源端子ＶＳよりも高電位の電源端子（第３の電源端子）ＶＰと、該電源端子ＶＰを走査電極に接続可能とさせるトランジスタスイッチ（第４のスイッチング素子）Ｓ７と、を備え、維持クランプ回路１１２は、リセット回路１１３の電源端子ＶＰから電源端子ＶＳに電流が流れてしまうことを防止するためのトランジスタスイッチ（第２の電流遮断素子）Ｓ６を備え、トランジスタスイッチＳ６は、維持クランプ回路１１２において、走査電極を当該維持クランプ回路１１２のグランド端子Ｇ１に接続した際に電流の経路となる部位を避けて、配設されているので、トランジスタスイッチＳ６に電流ｉ６が流れることがない。よって、トランジスタスイッチＳ６に電流が流れることによる電力損失を低減させることが可能となる。

図１０は実施例７に係るプラズマディスプレイパネルの駆動回路７００を示す回路図である。

実施例７に係る駆動回路７００は、以下に説明する点でのみ、上記の実施例２に係る駆動回路２００と相違し、その他の点では駆動回路２００と同様に構成されているため、駆動回路７００の各構成要素のうち、駆動回路２００におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。

図１０に示すように、駆動回路７００は、駆動回路２００（図５）における維持クランプ回路２１２に代えて、維持クランプ回路７１２を備えている点でのみ、駆動回路２００と相違する。

実施例７の場合、維持クランプ回路７１２は、図５に示す維持クランプ回路２１２からトランジスタスイッチＳ５を削除した構成をなしている。

すなわち、図１０に示すように、維持クランプ回路７１２のトランジスタスイッチＳ４のドレイン端子は、接続点Ｊ２に接続されている。

なお、本実施例の場合、電源端子ＶＷの電位は、維持クランプ回路７１２のグランド端子Ｇ１の電位以上の値に設定されているため、トランジスタスイッチＳ５が不要となっている。

以上のような実施例７によれば、駆動回路７００は、プラズマディスプレイパネルＣｐの走査電極に駆動電圧を印加するＹ電極駆動回路（走査電極駆動回路部）１１０を備え、Ｙ電極駆動回路１１０は、走査電極に維持放電パルスを印加する維持クランプ回路（第１の維持クランプ回路）１１２と、走査電極にリセットパルスを印加するリセット回路１１３と、を備え、維持クランプ回路１１２は、電源端子（第１の電源端子）ＶＳと、該電源端子ＶＳを走査電極に接続可能とさせるトランジスタスイッチ（第１のスイッチング素子）Ｓ３と、を備え、リセット回路１１３は、維持クランプ回路（第１の維持クランプ回路）１１２の電源端子ＶＳよりも高電位の電源端子（第３の電源端子）ＶＰと、該電源端子ＶＰを走査電極に接続可能とさせるトランジスタスイッチ（第４のスイッチング素子）Ｓ７と、を備え、維持クランプ回路１１２は、リセット回路１１３の電源端子ＶＰから電源端子ＶＳに電流が流れてしまうことを防止するためのトランジスタスイッチ（第２の電流遮断素子）Ｓ６を備え、トランジスタスイッチＳ６は、維持クランプ回路１１２において、走査電極を当該維持クランプ回路１１２のグランド端子Ｇ１に接続した際に電流の経路となる部位を避けて、配設されているので、トランジスタスイッチＳ６に電流ｉ６が流れることがない。よって、トランジスタスイッチＳ６に電流が流れることによる電力損失を低減させることが可能となる。

図１１は実施例８に係るプラズマディスプレイパネルの駆動回路８００を示す回路図である。

実施例８に係る駆動回路８００は、以下に説明する点でのみ、上記の実施例１に係る駆動回路１００と相違し、その他の点では駆動回路１００と同様に構成されているため、駆動回路８００の各構成要素のうち、駆動回路１００におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。

図１１に示すように、駆動回路８００は、駆動回路１００（図４）における維持クランプ回路１２２に代えて、維持クランプ回路８２２を備えている点でのみ、駆動回路１００と相違する。

実施例８の場合、維持クランプ回路８２２のトランジスタスイッチＳ１１は、接続点８とトランジスタスイッチＳ１２との間に接続されている。

すなわち、トランジスタスイッチＳ１２のソース端子は、トランジスタスイッチＳ１１のソース端子に接続され、該トランジスタスイッチＳ１１のドレイン端子は接続点Ｊ８に接続されている。

また、トランジスタスイッチＳ１３のドレイン端子は接続点Ｊ８に接続されている。

実施例８の場合、トランジスタスイッチ（第３の電流遮断素子）Ｓ１１は、副走査電圧印加回路１２３の電源端子（第５の電源端子）ＶＳＷから維持クランプ回路８２２の電源端子（第４の電源端子）ＶＳに電流が流れてしまうことを防止する機能を有する。

また、実施例８の場合、このトランジスタスイッチ（第３の電流遮断素子）Ｓ１１は、維持クランプ回路（第２の維持クランプ回路）８２２において、共通電極を当該維持クランプ回路８２２のグランド端子Ｇ２に接続した際に電流ｉ１０の経路となる部位を避けて、配設されている。

なお、上記の実施例８では、Ｙ電極駆動回路１１０の構造が上記の実施例１と同様である例を示したが、Ｙ電極駆動回路１１０の構造は、上記の実施例２乃至７の何れの構造であっても良い。

以上のような実施例８によれば、プラズマディスプレイパネルＣｐの共通電極に駆動電圧を印加するＸ電極駆動回路（共通電極駆動回路部）１２０を備え、Ｘ電極駆動回路１２０は、共通電極に維持放電パルスを印加する維持クランプ回路（第２の維持クランプ回路）８２２と、共通電極に副走査電圧を印加する副走査電圧印加回路１２３と、を備え、維持クランプ回路８２２は、グランド電位よりも高電位の電源端子（第４の電源端子）ＶＳと、該電源端子ＶＳを共通電極に接続可能とさせるトランジスタスイッチ（第５のスイッチング素子）Ｓ１２と、グランド電位のグランド端子（第２のグランド端子）Ｇ２と、該グランド端子Ｇ２を共通電極に接続可能とさせるトランジスタスイッチ（第６のスイッチング素子）Ｓ１３と、を備え、副走査電圧印加回路１２３は、電源端子ＶＳよりも高電位の電源端子（第５の電源端子）ＶＳＷと、該電源端子ＶＳＷを共通電極に接続可能とさせるトランジスタスイッチ（第６のスイッチング素子）Ｓ９と、を備え、維持クランプ回路８２２は、副走査電圧印加回路１２３の電源端子ＶＳＷから当該維持クランプ回路８２２の電源端子ＶＳに電流が流れてしまうことを防止するためのトランジスタスイッチ（第３の電流遮断素子）Ｓ１１を備え、トランジスタスイッチＳ１１は、維持クランプ回路８２２において、共通電極を維持クランプ回路８２２のグランド端子Ｇ２に接続した際に電流ｉ１０の経路となる部位を避けて、配設されているので、トランジスタスイッチＳ１１に電流ｉ１０が流れることがない。よって、トランジスタスイッチＳ１１に電流が流れることによる電力損失を低減させることが可能となる。

なお、上記の各実施例では、第３の電流遮断素子としてトランジスタスイッチＳ１１（スイッチング素子）を例示したが、第３の電流遮断素子をダイオードにより構成しても良い。

また、実施例３を除いては第２の電流遮断素子としてトランジスタスイッチＳ６（スイッチング素子）を例示したが、実施例３以外でも第２の電流遮断素子をダイオードにより構成しても良い。

また、実施例４を除いては第１の電流遮断素子としてトランジスタスイッチＳ５（スイッチング素子）を例示したが、実施例４以外でも第１の電流遮断素子をダイオードにより構成しても良い。

なお、上記の各実施例では、各トランジスタスイッチＳ１〜Ｓ１５、Ｓ２１、Ｓ２２が、それぞれｎ型のＭＯＳＦＥＴである例を示したが、各トランジスタスイッチＳ１〜Ｓ１５、Ｓ２１、Ｓ２２には、その他のトランジスタスイッチを用いても良いし、或いは、トランジスタスイッチ以外のスイッチを用いても良い。

従来のプラズマディスプレイパネルの駆動回路を示す回路図である。 プラズマディスプレイパネルの駆動波形を示すタイムチャートである。 従来のプラズマディスプレイパネルの駆動回路を示す回路図である。 実施例１に係るプラズマディスプレイパネルの駆動回路を示す回路図である。 実施例２に係るプラズマディスプレイパネルの駆動回路を示す回路図である。 実施例３に係るプラズマディスプレイパネルの駆動回路を示す回路図である。 実施例４に係るプラズマディスプレイパネルの駆動回路を示す回路図である。 実施例５に係るプラズマディスプレイパネルの駆動回路を示す回路図である。 実施例６に係るプラズマディスプレイパネルの駆動回路を示す回路図である。 実施例７に係るプラズマディスプレイパネルの駆動回路を示す回路図である。 実施例８に係るプラズマディスプレイパネルの駆動回路を示す回路図である。

符号の説明

１００ プラズマディスプレイパネルの駆動回路
Ｃｐ プラズマディスプレイパネル
１１０ Ｙ電極駆動回路（走査電極駆動回路部）
１２０ Ｘ電極駆動回路（共通電極駆動回路部）
１１１ 回収回路（第１の回収回路）
１１２ 維持クランプ回路（第１の維持クランプ回路）
ＶＳ 電源端子（第１の電源端子、第４の電源端子）
Ｓ３ トランジスタスイッチ（第１のスイッチング素子）
Ｇ１ グランド端子（第１のグランド端子）
Ｓ４ トランジスタスイッチ（第２のスイッチング素子）
１１３ リセット回路
ＶＷ 電源端子（第２の電源端子）
Ｓ８ トランジスタスイッチ（第３のスイッチング素子）
Ｓ５ トランジスタスイッチ（（スイッチング素子からなる）第１の電流遮断素子）
１２４ リセット性向上回路
１２２ 維持クランプ回路（第２の維持クランプ回路）
Ｓ１２ トランジスタスイッチ（第５のスイッチング素子）
Ｇ２ グランド端子（第２のグランド端子）
Ｓ１３ トランジスタスイッチ（第６のスイッチング素子）
ＶＲＳＴ 電源端子（第５の電源端子）
Ｓ１０ トランジスタスイッチ（第７のスイッチング素子）
Ｓ１１ トランジスタスイッチ（（スイッチング素子から成る）第３の電流遮断素子））
２００ プラズマディスプレイパネルの駆動回路
２１２ 維持クランプ回路（第１の維持クランプ回路）
ＶＰ 電源端子（第３の電源端子）
Ｓ７ トランジスタスイッチ（第４のスイッチング素子）
Ｓ６ トランジスタスイッチ（（スイッチング素子からなる）第２の電流遮断素子）
３００ プラズマディスプレイパネルの駆動回路
３１２ 維持クランプ回路（第１の維持クランプ回路）
Ｄ５ ダイオード（第２の電流遮断素子）
４００ プラズマディスプレイパネルの駆動回路
４１２ 維持クランプ回路（第１の維持クランプ回路）
Ｄ６ ダイオード（第１の電流遮断素子）
５００ プラズマディスプレイパネルの駆動回路
５１２ 維持クランプ回路（第１の維持クランプ回路）
６００ プラズマディスプレイパネルの駆動回路
６１２ 維持クランプ回路（第１の維持クランプ回路）
７００ プラズマディスプレイパネルの駆動回路
７１２ 維持クランプ回路（第１の維持クランプ回路）
８００ プラズマディスプレイパネルの駆動回路
８２２ 維持クランプ回路（第２の維持クランプ回路）

Claims (16)

1. プラズマディスプレイパネルの走査電極に駆動電圧を印加する走査電極駆動回路部を備え、
   前記走査電極駆動回路部は、前記走査電極に維持放電パルスを印加する第１の維持クランプ回路と、前記走査電極にリセットパルスを印加するリセット回路と、を備え、
   前記第１の維持クランプ回路は、グランド電位よりも高電位の第１の電源端子と、該第１の電源端子を前記走査電極に接続可能とさせる第１のスイッチング素子と、グランド電位の第１のグランド端子と、該第１のグランド端子を前記走査電極に接続可能とさせる第２のスイッチング素子と、を備え、
   前記リセット回路は、グランド電位よりも低電位の第２の電源端子と、該第２の電源端子を前記走査電極に接続可能とさせる第３のスイッチング素子と、を備え、
   前記第１の維持クランプ回路は、前記第１のグランド端子から前記リセット回路の前記第２の電源端子に電流が流れてしまうことを防止するための第１の電流遮断素子を備え、
   前記第１の電流遮断素子は、前記第１の維持クランプ回路において、当該第１の維持クランプ回路の前記第１の電源端子から前記走査電極への電圧の印加の際に電流の経路となる部位を避けて、配設されていることを特徴とするプラズマディスプレイパネルの駆動回路。
2. 前記第１の電流遮断素子は、スイッチング素子からなることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動回路。
3. 前記第１の電流遮断素子は、ダイオードからなることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動回路。
4. 前記走査電極駆動回路部は、前記走査電極に対する電圧の印加及び該走査電極からの電圧の回収を行う第１の回収回路を更に備え、
   前記第１の電流遮断素子は、前記第１の維持クランプ回路において、前記第１の回収回路から前記走査電極への電圧の印加の際と、前記走査電極から前記第１の回収回路への電圧の回収の際に、それぞれ電流の経路となる部位を避けて、配設されていることを特徴とする請求項１乃至３の何れか一項に記載のプラズマディスプレイパネルの駆動回路。
5. 前記リセット回路は、前記第１の維持クランプ回路の前記第１の電源端子よりも高電位の第３の電源端子と、該第３の電源端子を前記走査電極に接続可能とさせる第４のスイッチング素子と、を備え、
   前記第１の維持クランプ回路は、前記リセット回路の前記第３の電源端子から前記第１の電源端子に電流が流れてしまうことを防止するための第２の電流遮断素子を備え、
   前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記走査電極を当該第１の維持クランプ回路の前記第１のグランド端子に接続した際に電流の経路となる部位を避けて、配設されていることを特徴とする請求項１乃至３の何れか一項に記載のプラズマディスプレイパネルの駆動回路。
6. 前記リセット回路は、前記第１の維持クランプ回路の前記第１の電源端子よりも高電位の第３の電源端子と、該第３の電源端子を前記走査電極に接続可能とさせる第４のスイッチング素子と、を備え、
   前記第１の維持クランプ回路は、前記リセット回路の前記第３の電源端子から前記第１の電源端子に電流が流れてしまうことを防止するための第２の電流遮断素子を備え、
   前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記第１の回収回路から前記走査電極への電圧の印加の際と、前記走査電極から前記第１の回収回路への電圧の回収の際と、前記走査電極を当該第１の維持クランプ回路の前記第１のグランド端子に接続した際に、それぞれ電流の経路となる部位を避けて、配設されていることを特徴とする請求項４に記載のプラズマディスプレイパネルの駆動回路。
7. プラズマディスプレイパネルの走査電極に駆動電圧を印加する走査電極駆動回路部を備え、
   前記走査電極駆動回路部は、前記走査電極に維持放電パルスを印加する第１の維持クランプ回路と、前記走査電極にリセットパルスを印加するリセット回路と、を備え、
   前記第１の維持クランプ回路は、第１の電源端子と、該第１の電源端子を前記走査電極に接続可能とさせる第１のスイッチング素子と、を備え、
   前記リセット回路は、前記第１の維持クランプ回路の前記第１の電源端子よりも高電位の第３の電源端子と、該第３の電源端子を前記走査電極に接続可能とさせる第４のスイッチング素子と、を備え、
   前記第１の維持クランプ回路は、前記リセット回路の前記第３の電源端子から前記第１の電源端子に電流が流れてしまうことを防止するための第２の電流遮断素子を備え、
   前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記走査電極を当該第１の維持クランプ回路の前記第１のグランド端子に接続した際に電流の経路となる部位を避けて、配設されていることを特徴とするプラズマディスプレイパネルの駆動回路。
8. 前記走査電極駆動回路部は、前記走査電極に対する電圧の印加及び該走査電極からの電圧の回収を行う第１の回収回路を更に備え、
   前記第２の電流遮断素子は、前記第１の維持クランプ回路において、前記第１の回収回路から前記走査電極への電圧の印加の際と、前記走査電極から前記第１の回収回路への電圧の回収の際に、それぞれ電流の経路となる部位を避けて、配設されていることを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動回路。
9. 前記第２の電流遮断素子は、スイッチング素子からなることを特徴とする請求項５乃至８の何れか一項に記載のプラズマディスプレイパネルの駆動回路。
10. 前記第２の電流遮断素子は、ダイオードからなることを特徴とする請求項５乃至８の何れか一項に記載のプラズマディスプレイパネルの駆動回路。
11. プラズマディスプレイパネルの共通電極に駆動電圧を印加する共通電極駆動回路部を備え、
    前記共通電極駆動回路部は、前記共通電極に維持放電パルスを印加する第２の維持クランプ回路と、リセット性を向上させるためのパルスを前記共通電極に印加するリセット性向上回路と、を備え、
    前記第２の維持クランプ回路は、グランド電位よりも高電位の第４の電源端子と、該第４の電源端子を前記共通電極に接続可能とさせる第５のスイッチング素子と、グランド電位の第２のグランド端子と、該第２のグランド端子を前記共通電極に接続可能とさせる第６のスイッチング素子と、を備え、
    前記リセット性向上回路は、グランド電位よりも低電位の第５の電源端子と、該第５の電源端子を前記共通電極に接続可能とさせる第７のスイッチング素子と、を備え、
    前記第２の維持クランプ回路は、前記第２のグランド端子から前記リセット性向上回路の前記第５の電源端子に電流が流れてしまうことを防止するための第３の電流遮断素子を備え、
    前記第３の電流遮断素子は、前記第２の維持クランプ回路において、当該第２の維持クランプ回路の前記第４の電源端子から前記共通電極への電圧の印加の際に電流の経路となる部位を避けて、配設されていることを特徴とするプラズマディスプレイパネルの駆動回路。
12. プラズマディスプレイパネルの共通電極に駆動電圧を印加する共通電極駆動回路部を備え、
    前記共通電極駆動回路部は、前記共通電極に維持放電パルスを印加する第２の維持クランプ回路と、前記共通電極に副走査電圧を印加する副走査電圧印加回路と、を備え、
    前記第２の維持クランプ回路は、グランド電位よりも高電位の第４の電源端子と、該第４の電源端子を前記共通電極に接続可能とさせる第５のスイッチング素子と、グランド電位の第２のグランド端子と、該第２のグランド端子を前記共通電極に接続可能とさせる第６のスイッチング素子と、を備え、
    前記副走査電圧印加回路は、前記第４の電源端子よりも高電位の第５の電源端子と、該第５の電源端子を前記共通電極に接続可能とさせる第６のスイッチング素子と、を備え、
    前記第２の維持クランプ回路は、前記副走査電圧印加回路の前記第５の電源端子から当該第２の維持クランプ回路の前記第４の電源端子に電流が流れてしまうことを防止するための第３の電流遮断素子を備え、
    前記第３の電流遮断素子は、前記第２の維持クランプ回路において、前記共通電極を当該第２の維持クランプ回路の前記第２のグランド端子に接続した際に電流の経路となる部位を避けて、配設されていることを特徴とするプラズマディスプレイパネルの駆動回路。
13. 前記共通電極駆動回路部は、前記共通電極に対する電圧の印加及び該走査電極からの電圧の回収を行う第２の回収回路を更に備え、
    前記第３の電流遮断素子は、前記第２の維持クランプ回路において、前記第２の回収回路から前記共通電極への電圧の印加の際と、該共通電極から前記第２の回収回路への電圧の回収の際に、電流の経路となる部位を避けて、配設されていることを特徴とする請求項１１又は１２に記載のプラズマディスプレイパネルの駆動回路。
14. 前記第３の電流遮断素子は、スイッチング素子からなることを特徴とする請求項１１乃至１３の何れか一項に記載のプラズマディスプレイパネルの駆動回路。
15. 前記第３の電流遮断素子は、ダイオードからなることを特徴とする請求項１１乃至１３の何れか一項に記載のプラズマディスプレイパネルの駆動回路。
16. 請求項１乃至１０の何れか一項に記載の駆動回路における前記走査電極駆動回路部と、請求項１１乃至１５の何れか一項に記載の駆動回路における前記共通電極駆動回路部と、を備えることを特徴とするプラズマディスプレイパネルの駆動回路。
    
    

Images