JPH11338416A

JPH11338416A - プラズマディスプレイパネルの駆動方法

Info

Publication number: JPH11338416A
Application number: JP10139385A
Authority: JP
Inventors: Kenji Awamoto; 健司粟本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-05-21
Filing date: 1998-05-21
Publication date: 1999-12-10
Anticipated expiration: 2018-05-21
Also published as: JP4240163B2

Abstract

(57)【要約】【課題】インダクタを用いずに高速に電極の電位を推移
させ、複数のセルに対する電圧印加のパターンに係わら
ず安定した電力回収を行って消費電力を低減することを
目的とする。【解決手段】電力回収用の容量素子Ｃ１の第１端子ｐ２
を電極ＸＧに接続するとともに、当該容量素子Ｃ１の第
２端子ｐ１を、第２電位ライン５２より低く且つ第２電
位ライン５２と電位差が第１電位ライン５１と第２電位
ライン５２との電位差Ｖｓより大きい電位ｖ３に一時的
に固定することによって電力回収を行い、充電状態の容
量素子Ｃ１の第１端子ｐ２を電極ＸＧに接続するととも
に、第１端子の電位が第１電位ライン５１よりも高くな
るように第２端子ｐ１の電位を一時的に固定することに
よってセルの充電を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクス表示形
式のＰＤＰ（プラズマディスプレイパネル）の駆動方法
に関する。

【０００２】ＰＤＰは、カラー画面の実用化を機にテレ
ビジョン映像やコンピュータのモニターなどの民生用途
でも広く用いられるようになってきた。ＰＤＰにおいて
は、駆動周波数を高めて発光周期を短くすることによっ
て画面をより明るくすることができる。しかし、ＰＤＰ
の画面を構成するセルは電源からみて容量性の負荷であ
るので、電極電位の変化に伴って容量の充放電が生じ
る。この充放電における電荷の移動は発光に寄与しない
無効電流である。駆動周波数を高めると無効電力は増加
してしまう。したがって、消費電力を低減するには、充
電に費やした電力を効率的に再利用する必要がある。

【０００３】

【従来の技術】カラー表示デバイスとして３電極面放電
構造のＡＣ型ＰＤＰが商品化されている。これは、マト
リクス表示のライン（行）毎に点灯維持のための一対の
主電極（第１及び第２の電極）が配置され、列毎にアド
レス電極（第３の電極）が配置されたものである。表示
に際しては、主電極を覆う誘電体層のメモリ機能が利用
される。すなわち、ライン走査形式で表示内容に応じた
帯電状態を形成するアドレッシングを行った後、各ライ
ンの主電極対に対して一斉に交番極性の点灯維持電圧Ｖ
ｓを印加する。点灯維持電圧Ｖｓは（１）式を満たす。

【０００４】Ｖｆ−Ｖwall＜Ｖｓ＜Ｖｆ …（１）Ｖｆ：放電開始電圧Ｖwall：壁電圧点灯維持電圧Ｖｓの印加により、壁電荷の存在するセル
のみにおいて実効電圧（セル電圧ともいう）Ｖeff が放
電開始電圧Ｖｆを越えて基板面に沿った面放電が生じ
る。点灯維持電圧Ｖｓの印加周期を短くすれば、見かけ
の上で連続した点灯状態が得られる。

【０００５】図１５は従来の駆動装置の要部の回路図、
図１６は従来の駆動方法の信号波形図である。図１５
（Ａ）のように、第１の主電極Ｘｊの電位は、電源ライ
ンと接地ラインとの間に直列接続されたスイッチングデ
バイスＱ９１，Ｑ９２のオンオフによって制御される。
第２の主電極Ｙｊについても同様に、その電位は一対の
スイッチングデバイスＱ９１’，Ｑ９２’のオンオフに
よって制御される。主電極Ｘｊ及び主電極Ｙｊにはそれ
ぞれ電力回収回路９５，９５’が設けられる。電力回収
回路９５，９５’の構成は同一である。

【０００６】従来の電力回収回路９５は、キャパシタＣ
９１、インダクタＬ９１、逆流防止用ダイオードＤ９
１，Ｄ９２、及びスイッチングデバイスＱ９３，Ｑ９４
からなる。キャパシタＣ９１のキャパシタンスは、駆動
の対象となる全てのセルＣの静電容量の総和と比べて十
分に大きい値（例えば数十倍）である。インダクタＬ９
１はＬＣ共振を利用して電位の推移を振幅拡大し、高速
化するために設けられている。

【０００７】キャパシタＣ９１に十分な量の電荷が蓄積
されている状態でスイッチングデバイスＱ９３をオンす
ると、ＬＣ共振によってキャパシタＣ９１から主電極Ｘ
ｊへセルＣのもつ静電容量を充電する電流（これを容量
充電電流という）が流れ、主電極Ｘｊの電位が上昇す
る。次にスイッチングデバイスＱ９３に代えてスイッチ
ングデバイスＱ９１をオンすると、電源ラインからセル
Ｃへ容量充電電流が流れ、主電極Ｘｊの電位がさらに上
昇する。セルＣの静電容量の端子間電圧が点灯維持電圧
Ｖｓに達して充電が終わった時点から若干遅れてガス放
電が起こり、それにともなってガス放電電流（これを発
光電流という）が流れる。図では１つの主電極対のみが
示されているが、実際には画面内の全ての主電極対が一
斉に駆動される。ガス放電の開始時期にはセル間のバラ
ツキがあるので、発光電流の波形は比較的になだらかで
ある。これに対して静電容量の充電はほぼ一斉に始まる
ので、容量充電電流の波形は急峻である。次に、スイッ
チングデバイスＱ９１に代えてスイッチングデバイスＱ
９４をオンすると、ＬＣ共振によってセルＣからキャパ
シタＣ９１を充電する電流（これを容量放電電流とい
う）が流れ、主電極Ｘｊの電位が降下する。続いてスイ
ッチングデバイスＱ９４に代えてスイッチングデバイス
Ｑ９２をオンすると、セルＣから接地ラインへ容量放電
電流が流れ、主電極Ｘｊの電位が接地電位まで下がる。
その後、主電極Ｙｊについても同様の手順で電力回収回
路９５’及びスイッチングデバイスＱ９１’Ｑ９２’の
制御を行ってガス放電を生じさせる。

【０００８】このように主電極Ｘｊと主電極Ｙｊとを交
互に電源ラインと接続することによって点灯状態が維持
され、その際に電力回収回路９５，９５’を適切に制御
することによって消費電力が低減される。

【０００９】

【発明が解決しようとする課題】上述の点灯状態の維持
において、適切な強度のガス放電を生じさせるには、ガ
ス放電の開始時点までに主電極Ｘｊ又は主電極Ｙｊの電
位を十分に立ち上げる必要がある。特に実効電圧が放電
開始電圧を越えてからガス放電の生じるまでの放電遅れ
時間が短い場合には、インダクタＬ９１のインダクタン
スを小さくして共振周波数を高くしなければならない。
しかし、共振周波数が高い場合には、電力回収回路９
５，９５’の制御タイミングが少しでもずれると、一旦
回収された電荷がセルＣに戻ってしまい、電力回収効率
が低下する。制御タイミングやインダクタンスは使用環
境の温度変化の影響を受けるので、実際には電力回収効
率を最大値に保つのは難しい。

【００１０】また、従来ではインダクタ（コイル）Ｌ９
１が駆動回路の小型化及び低価格化の妨げとなってい
た。さらに、ＬＣ共振を利用して電位の高速に推移させ
て電力回収を行う従来の駆動方法は、アドレッシングに
適用できないという問題もあった。点灯状態の維持にお
ける主電極Ｘｊ，Ｙｊに対する電圧印加のパターンは一
定であるが、アドレッシングにおけるアドレス電極に対
する電圧印加のパターンは表示内容によって異なるの
で、アドレス電極どうしの間の静電容量が不定となり、
共振周波数を設定することができないからである。画面
の行数が増加するにつれてアドレッシングのためのガス
放電の回数も増加するので、アドレッシングでの電力回
収は重要である。

【００１１】本発明は、電力回収効率の安定化を図るこ
とを目的としている。他の目的はインダクタを用いずに
高速に電極の電位を推移させることにある。さらに他の
目的は、複数のセルに対する電圧印加のパターンに係わ
らず電力回収を行って消費電力を低減することにある。

【００１２】

【課題を解決するための手段】本発明においては、電極
の電位を推移させる際に、推移開始時点の電位との電位
差が推移開始時点の電位と目標電位との電位差より大き
い所定電位の端子に電極を電気的に接続する。これによ
り、目標電位の端子と接続する場合と比べて短い時間内
に電極の電位が目標電位に達する。容量素子（キャパシ
タ）の第１端子を上述の所定電位の端子として電極に接
続し、第２端子の電位を切り換えることにより、電力の
回収とセルの充電とを行う。容量素子のキャパシタンス
を駆動の対象となるセルの静電容量の総和の１．５程度
の比較的に小さい値に選定すれば、容量素子からセルへ
の電荷移動（充電）に伴って容量素子の端子間電圧が下
がるので、第２端子の電位を回収時の電位に切り換えた
ときに、電極と第１端子との電位差が端子間電圧の降下
分だけ大きくなり、電位の推移が高速になる。

【００１３】請求項１の発明の方法は、画面を構成する
セルでガス放電を生じさせるための電極と第１電位ライ
ンとの間及び前記電極と第２電位ラインとの間にそれぞ
れ開閉回路を設け、これら開閉回路の開閉によってガス
放電を制御し、前記電極と前記第１電位ラインとの接続
に先立って電力回収用の容量素子から前記セルへ電荷を
移動させる充電を行い、前記電極と前記第２電位ライン
との接続に先立って前記セルから前記容量素子へ電荷を
移動させる電力回収を行うプラズマディスプレイパネル
の駆動方法であって、前記容量素子の第１端子を前記電
極に接続するとともに、当該容量素子の第２端子を、前
記第２電位ラインより低く且つ当該第２電位ラインと電
位差が前記第１電位ラインと当該第２電位ラインとの電
位差より大きい電位に一時的に固定することによって前
記電力回収を行い、充電状態の前記容量素子の第１端子
を前記電極に接続するとともに、当該第１端子の電位が
前記第１電位ラインよりも高くなるように前記第２端子
の電位を一時的に固定することによって前記充電を行う
ものである。

【００１４】請求項２の発明の駆動方法は、前記充電に
伴って前記容量素子の端子間電圧が設定値以下に低下す
るように当該容量素子のキャパシタンスを選定するもの
である。

【００１５】請求項３の発明の駆動方法は、前記充電の
終了後に前記第１端子を一時的に電源と接続し、当該第
１端子の電位を前記第２電位ラインと同一化するもので
ある。

【００１６】請求項４の発明の駆動方法において、前記
電極は、行単位のアドレッシングに際して各列における
ガス放電の有無を設定するためのデータ電極である。請
求項５の発明の駆動方法は、前記画面を行方向に複数の
領域に区画し、当該各領域毎に前記開閉回路及び前記容
量素子を設けるものである。

【００１７】請求項６の発明の駆動方法において、前記
電極は、交番極性の電圧印加によって点灯状態を維持す
るための維持電極である。

【００１８】

【発明の実施の形態】図１は本発明に係るプラズマ表示
装置１００の構成図である。プラズマ表示装置１００
は、フラット型カラー表示デバイスであるＡＣ型のＰＤ
Ｐ１と、ｍ列ｎ行の画面（スクリーン）を構成する縦横
に並んだセルＣを選択的に点灯させるための駆動ユニッ
ト８０とから構成されており、壁掛け式テレビジョン受
像機、コンピュータシステムのモニターなどとして利用
される。

【００１９】例示のＰＤＰ１は、対をなす第１及び第２
の主電極Ｘ，Ｙが平行配置され、各セルＣにおいて主電
極Ｘ，Ｙと第３の電極としてのアドレス電極Ａとが交差
する“３電極面放電構造”のＰＤＰである。主電極Ｘ，
Ｙはともに画面の行方向（水平方向）に延び、一方の主
電極Ｙはアドレッシングに際して行単位にセルＣを選択
するためのスキャン電極として用いられる。アドレス電
極Ａは列方向（垂直方向）に延びており、列単位にセル
Ｃを選択するためのデータ電極として用いられる。基板
面のうちの主電極群とアドレス電極群とが交差する範囲
が画面（すなわち表示領域）となる。

【００２０】駆動ユニット８０は、スキャンコントロー
ラ８１、共通ドライバコントローラ８２、データ処理回
路８３、電源回路８４、Ｘ共通ドライバ８５、スキャン
ドライバ８６、Ｙ共通ドライバ８７、及びアドレスドラ
イバ８９を有している。駆動ユニット８０には、ＴＶチ
ューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの
各色の輝度レベル（階調レベル）を示す画素単位のフィ
ールドデータＤＦが各種の同期信号とともに入力され
る。なお、駆動ユニット８０はＰＤＰ１の背面側に配置
され、各ドライバと電極とが図示しないフレキシブルケ
ーブルで電気的に接続される。

【００２１】フィールドデータＤＦは、データ処理回路
８３におけるフレームメモリ８３０に一旦格納された
後、後述のようにフィールドを所定数のサブフィールド
に分割して階調表示を行うためのサブフィールドデータ
Ｄｓｆに変換される。サブフィールドデータＤｓｆはフ
レームメモリ８３０に格納され、適時にアドレスドライ
バ８９に転送される。サブフィールドデータＤｓｆの各
ビットの値は、サブフィールドにおけるセルの点灯の要
否を示す情報、厳密にはアドレス放電の要否を示す情報
である。

【００２２】Ｘ共通ドライバ８５は画面全体又は画面を
分割した各区画に対応する複数の主電極Ｘに一括に駆動
電圧を印加する。主電極Ｘの電気的な共通化は図示のよ
うなパネル上の配線に限られず、Ｘ共通ドライバ８５の
内部配線、又は接続用ケーブル上での配線により行うこ
とができる。スキャンドライバ８６はアドレッシングに
おいて各主電極Ｙに個別に駆動電圧を印加する。Ｙ共通
ドライバ８７は点灯維持に際して画面全体又は画面を分
割した各区画に対応する複数の主電極Ｙに一括に駆動電
圧を印加する。また、アドレスドライバ回路８９はサブ
フィールドデータＤｓｆに応じて計ｍ本のアドレス電極
Ａに選択的に駆動電圧を印加する。これらドライバには
電源回路８５から図示しない配線導体（電源ライン、接
地ライン）を介して所定の電力が供給される。共通ドラ
イバコントローラ８２には、Ｘ共通ドライバ８５及びＹ
共通ドライバ８７に与える制御信号のタイミングを規定
するデータを記憶した波形ＲＯＭ８２０が設けられてい
る。

【００２３】図２はＰＤＰ１の内部構造を示す斜視図で
ある。ＰＤＰ１では、前面側基板構体の基材であるガラ
ス基板１１の内面に、行毎に一対ずつ主電極Ｘ，Ｙが配
列されている。行は画面における水平方向のセル列であ
る。主電極Ｘ，Ｙは、それぞれが透明導電膜４１と金属
膜（バス導体）４２とからなり、低融点ガラスからなる
厚さ３０μｍ程度の誘電体層１７で被覆されている。誘
電体層１７の表面にはマグネシア（ＭｇＯ）からなる厚
さ数千オングストロームの保護膜１８が設けられてい
る。アドレス電極Ａは、背面側基板構体の基材であるガ
ラス基板２１の内面に配列されており、厚さ１０μｍ程
度の誘電体層２４によって被覆されている。誘電体層２
４の上には、高さ１５０μｍの平面視直線帯状の隔壁２
９が各アドレス電極Ａの間に１つずつ設けられている。
これらの隔壁２９によって放電空間３０が行方向にサブ
ピクセル（単位発光領域）毎に区画され、且つ放電空間
３０の間隙寸法が規定されている。そして、アドレス電
極Ａの上方及び隔壁２９の側面を含めて背面側の内面を
被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色
の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。
放電空間３０には主成分のネオンにキセノンを混合した
放電ガスが充填されており、蛍光体層２８Ｒ，２８Ｇ，
２８Ｂは放電時にキセノンが放つ紫外線によって局部的
に励起されて発光する。表示の１ピクセル（画素）は行
方向に並ぶ３個のサブピクセルで構成される。各サブピ
クセル内の構造体がセル（表示素子）Ｃである。隔壁２
９の配置パターンがストライプパターンであることか
ら、放電空間３０のうちの各列に対応した部分は全ての
行Ｌに跨がって列方向に連続している。

【００２４】以下、プラズマ表示装置１００におけるＰ
ＤＰ１の駆動方法を説明する。最初に階調表示及び駆動
シーケンスの概要を説明し、その後に本発明に特有の回
路構成及び制御を詳述する。

【００２５】図３はフィールド構成と駆動シーケンスの
概要とを示す図である。例えばテレビジョン映像の表示
においては、２値の点灯制御によって階調再現を行うた
めに、入力画像である時系列の各フィールドｆ（符号の
添字は表示順位を表す）を例えば８個のサブフレームｓ
ｆ１，ｓｆ２，ｓｆ３，ｓｆ４，ｓｆ５，ｓｆ６，ｓｆ
７，ｓｆ８に分割する。言い換えれば、フレームＦを構
成する各フィールドｆを８個のサブフレームｓｆ１〜ｓ
ｆ８の集合に置き換える。ただし、コンピュータ出力な
どのノンインタレース形式の画像を再生する場合には、
各フレームを８分割する。そして、これらサブフィール
ドｓｆ１〜ｓｆ８における輝度の相対比率が１：２：
４：８：１６：３２：６４：１２８となるように重み付
けをして各サブフィールドｓｆ１〜ｓｆ８のサステイン
放電回数を設定する。サブフィールド単位の点灯／非点
灯の組合せでＲＧＢの各色毎に２５６段階の輝度設定を
行うことができるので、表示可能な色の数は２５６³と
なる。なお、サブフィールドｓｆ１〜ｓｆ８を輝度の重
みの順に表示する必要はない。例えば重みの大きいサブ
フィールドｓｆ８を表示期間の中間に配置するといった
最適化を行うことができる。

【００２６】各サブフィールドｓｆ１〜ｓｆ８に割り当
てるサブフィールド期間Ｔｓｆは、帯電分布を均一化す
るアドレッシング準備期間ＴＲ、表示内容に応じた帯電
分布を形成するアドレス期間ＴＡ、及び階調レベルに応
じた輝度を確保するために点灯状態を維持するサステイ
ン期間ＴＳからなる。これらのうち、サステイン期間Ｔ
Ｓにおける主電極Ｘ，Ｙの制御、及びアドレス期間ＴＡ
におけるアドレス電極Ａの制御が本発明の実施に好適で
ある。各サブフィールド期間Ｔｓｆにおいて、アドレッ
シング準備期間ＴＲ及びアドレス期間ＴＡの長さは輝度
の重みに係わらず一定であるが、サステイン期間ＴＳの
長さは輝度の重みが大きいほど長い。つまり、１つのフ
ィールドｆに対応する８つのサブフィールド期間Ｔｓｆ
の長さは互いに異なる。

【００２７】アドレッシング準備期間ＴＲにおいては、
主電極Ｘに正極性の電圧パルスＰｒを印加する第１過程
と、主電極Ｘに正極性の電圧パルスＰｒｘを印加し且つ
主電極Ｙに負極性の電圧パルスＰｒｙを印加する第２過
程とによって、１つ前のサブフィールドにおいて点灯し
た“前回点灯セル”及び点灯しなかった“前回非点灯セ
ル”に所定の極性の壁電荷が形成される。なお、第１過
程ではアドレス電極Ａを５０〜１２０Ｖ程度の正電位に
バイアスし、アドレス電極Ａと主電極Ｘとの間の不要の
放電を防止する。第２過程に続いて、帯電の均一性を高
めるため、主電極Ｙに正極性の電圧パルスＰｒｓを印加
して全てのセルで面放電を生じさせる。この面放電によ
って帯電極性は反転する。その後、電荷の消失を避ける
ため、主電極Ｙの電位を所定値まで緩やかに低減させ
る。

【００２８】アドレス期間ＴＡにおいては、１行ずつ順
に各行を選択し、該当する主電極Ｙに負極性のスキャン
パルスＰｙを印加する。行の選択と同時に、非点灯とす
べきセル（今回非点灯セル）に対応したアドレス電極Ａ
に対して正極性のアドレスパルスＰａを印加する。選択
された行におけるアドレスパルスＰａの印加されたセル
では、主電極Ｙとアドレス電極Ａとの間で対向放電が起
こって誘電体層１７の壁電荷が消失する。アドレスパル
スＰａの印加時点では主電極Ｘの近傍には正極性の壁電
荷が存在するので、その壁電圧でアドレスパルスＰａが
打ち消され、主電極Ｘとアドレス電極Ａとの間では放電
は起きない。このような消去アドレッシングは、書込み
アドレッシングとは違って電荷の再形成が不要であるの
で、高速化に適している。

【００２９】サステイン期間ＴＳにおいては、不要の放
電を防止するために全てのアドレス電極Ａを正極性の電
位にバイアスし、最初に全ての主電極Ｘに正極性のサス
テインパルスＰｓを印加する。その後、主電極Ｙと主電
極Ｘとに対して交互にサステインパルスＰｓを印加す
る。本実施形態では、最終のサステインパルスＰｓは主
電極Ｙに印加される。サステインパルスＰｓの印加によ
って、アドレス期間ＴＡにおいて壁電荷の残されたセル
（今回点灯セル）で面放電が生じる。

【００３０】図４は点灯維持動作に係わる駆動回路構成
の概略図である。サステイン期間ＴＳにおいては、主電
極Ｙの集合である電極群ＹＧがスキャンドライバ８６を
介してＹ共通ドライバ８７と接続される。Ｙ共通ドライ
バ８７は電力回収回路１５０を含んでいる。主電極Ｘの
集合である電極群ＸＧは上述のようにＸ共通ドライバ８
５によって駆動される。Ｘ共通ドライバ８５も電力回収
回路１５０を含んでいる。Ｙ共通ドライバ８７の基本的
な回路構成はＸ共通ドライバ８５と同一であるので、以
下では一方の構成のみについて説明する。

【００３１】図５は本発明に係る回路構成の第１例を示
す図である。Ｘ共通ドライバ８５は、電極群ＸＧにサス
テインパルスＰｓを印加するための一対のスイッチング
素子Ｑ１，Ｑ２、逆流防止用のダイオードＤ１，Ｄ２、
及び本発明に特有の電力回収回路１５０からなる。スイ
ッチング素子Ｑ１，Ｑ２及び電力回収回路１５０の動作
は、上述の共通ドライバコントローラ８２からのスイッ
チング信号Ｓ１，Ｓ２，Ｓ３，Ｓ４によって制御され
る。パルス印加に係わる基本動作は次のとおりである。
スイッチング素子Ｑ１をオンすると、点灯維持電圧Ｖｓ
に相当する電位ｖ１の電源ライン５１からスイッチング
素子Ｑ１とダイオードＤ１とを通って電極群ＸＧに容量
充電電流が流れる。充電の速度は、電流路の寄生インピ
ーダンス（抵抗成分とインダクタンス成分の直列合成
値）Ｚ１と主電極間の静電容量Ｃｘｙとに依存する。寄
生インピーダンスＺ１は回路配線と電極のパターンによ
り決まり、通常は無視できない値である。このとき、電
極群ＹＧは接地ライン（ＧＮＤ）５２と接続されてお
り、実効電圧が上昇してガス放電が生じると、電源ライ
ン５１から接地ライン５２へ発光電流が流れる。一方、
電極群ＹＧが電源ライン５１と接続されるとき、すなわ
ち電極群ＹＧにサステインパルスＰｓを印加するときに
は、スイッチング素子Ｑ２がオンされる。これにより、
電極群ＸＧからダイオードＤ２とスイッチング素子Ｑ２
とを通って接地ライン５２に発光電流が流れる。このよ
うなパルス印加に際して、静電容量Ｃｘｙの充電に費や
した電力を再利用するために電力回収回路１５０が設け
られている。

【００３２】電力回収回路１５０は、キャパシタＣ１と
２個のスイッチング素子Ｑ３，Ｑ４からなるチャージポ
ンプ回路である。キャパシタＣ１の一方の端子ｐ２は電
極群ＸＧと接続され、他方の端子ｐ１はスイッチング素
子Ｑ３，Ｑ４に接続されている。スイッチング素子Ｑ３
は端子ｐ１と設定電位ｖ２の電源端子との導通を制御す
るために設けられ、スイッチング素子Ｑ４は端子ｐ１と
設定電位ｖ３の電源端子との導通を制御するために設け
られている。設定電位ｖ３は、電源ライン５１の電位ｖ
１と反対極性であり、接地電位との電位差が接地ライン
５２と電源ライン５１との電位差より大きい値に選定さ
れる。設定電位ｖ３と接地電位との電位差が大きいほど
セルの充電が高速になる。例示では、設定電位ｖ３と接
地電位との電位差が点灯維持電圧Ｖｓの２倍とされてい
る。設定電位ｖ２は、充電状態（電力回収状態）のキャ
パシタＣ１の端子ｐ２を電位ｖ１より高い電位にバイア
スできるように選定される。ここでいう“高い”とは接
地ラインとの電位差が大きいことを意味する。例示で
は、設定電位ｖ２は接地電位とされている。

【００３３】図６は図５に対応した駆動のタイミングを
示す波形図である。ここでは、キャパシタＣ１のキャパ
シタンスが、主電極間の静電容量Ｃｘｙの１．５倍程度
の比較的に小さい値に選定されているものとする。

【００３４】まず、スイッチング素子Ｑ２，Ｑ４がオン
であり、キャパシタＣ１には十分な電荷が蓄積されてキ
ャパシタＣ１の端子間電圧が２Ｖｓになっている状態を
想定する。この状態でスイッチング素子Ｑ２，Ｑ４をオ
フした後に、スイッチング素子Ｑ３をオンすると、キャ
パシタＣ１の端子ｐ１の電位はｖ３（−２Ｖｓ）から接
地電位（０ボルト）に上昇して固定される。スイッチン
グ素子のオン抵抗が十分に小さく、高速のスイッチング
が行われるならば、端子ｐ２の電位も同時に２Ｖｓだけ
上昇する。このときキャパシタＣｌからインピーダンス
Ｚ１を経由して静電容量Ｃｘｙに電流が流れ、主電極Ｘ
上の点ｐ３の電位は２×Ｖｓ＋Ｖαに相当する電位に向
けて上昇する。ＶαはインピーダンスＺ１中のインダク
タンス成分により決まり、Ｖｓより十分に小さい（Ｖｓ
≫Ｖα）。この上昇速度はキャパシタＣ１、静電容量Ｃ
ｘｙ、インピーダンスＺ１、及び端子ｐ２の電位によっ
て決まる。静電容量Ｃｘｙに対してキャパシタＣ１のキ
ャパシタンスが十分に大きく、インピーダンスＺ１中の
インダクタンス成分が小さいとすると、キャパシタＣ１
から静電容量Ｃｘｙへの充電に際して端子ｐ２の電位は
ほとんど変化せず、時定数τはＣｘｙ×Ｚ１となる。

【００３５】ここで、仮に設定電位ｖ３が点灯維持電圧
Ｖｓの１倍に相当する値、すなわち電極群ＸＧのバイア
スの目標電位と同値であったとすると、キャパシタＣ１
のキャパシタンスが十分に大きい場合でも、スイッチン
グ素子Ｑ３をオンにした後、時間τが経過しても点ｐ３
の電位は０．６３×Ｖｓに相当する値までしか達せず、
時間３τが経過しても０．９５×Ｖｓに相当する値まで
しか達しない。すなわち従来と比べて立ち上がりの遅い
駆動波形となってしまう。

【００３６】これに対して、本発明では、設定電位ｖ３
を接地ライン５２との電位差が点灯維持電圧Ｖｓより大
きくなるように設定するので（例示は２倍）、立ち上が
りの速い駆動波形となる。また、キャパシタＣ１のキャ
パシタンスが１．５×Ｃｘｙであるので、キャパシタＣ
１から静電容量Ｃｘｙへの充電に際して端子ｐ２の電位
はＶｓ／２に相当する分だけ下がって１．５×Ｖｓに相
当する値になる。したがって、Ｖｓに相当する電位より
も高い電位に向けての電圧変化であり電圧Ｖｓにはより
速い時間で到達できる。１．５×Ｖｓへ向けて点ｐ３の
電位は上昇し、１．１×τの経過時点で点ｐ３の電位が
Ｖｓまで達する。さらに本発明では、点ｐ３の電位がＶ
ｓに達するタイミングに合わせてスイッチング素子Ｑ３
のオフとスイッチング素子Ｑ１のオンとを行う。スイッ
チング素子Ｑ３をオフにすると端子ｐ１はフローテイン
グとなる。このときキャパシタＣ１にはまだ電荷が残っ
ているので、端子ｐ１の電位は端子ｐ２に対しＶｓ／２
分だけ低い値（−Ｖｓ／２）になる。このとき、スイッ
チング素子Ｑ１のオンにすることで、点ｐ３の電位をＶ
ｓに相当する値に保持する。点ｐ３の電位が所定の放電
開始電圧に達してから時間Ｔｄだけ遅れて主電極間でガ
ス放電が起こる。発光電流は電源ライン５１から供給さ
れる。

【００３７】ガス放電が起こった後、スイッチング素子
Ｑ１をオフし、続いてスイッチング素子Ｑ４をオンする
と端子ｐ１の電位はｖ３（−２Ｖｓ）に固定され、端子
ｐ２の電位も同時に３Ｖｓ−Ｖｓ／２だけ降下して−Ｖ
ｓ／２に達する。このとき、静電容量Ｃｘｙからインピ
ーダンスＺ１を経由して、キャパシタＣ１に電流が放出
され、点ｐ３の電位は−Ｖｓ／２に向けて降下する。

【００３８】上述の立ち上がりと同様に立ち下がり時間
は１．１×τである。点ｐ３の電位が接地電位に達した
時点でスイッチング素子Ｑ２をオンして点ｐ３を接地電
位に固定する。点ｐ３が接地電位に達した時点におい
て、静電容量Ｃｘｙに充電されていた電荷は全てキャパ
シタＣ１に回収されていることになる。

【００３９】以上の動作において、Ｃ１≫Ｃｘｙの場合
には、静電容量Ｃｘｙの充電はより高速に行えるが、充
電に費やした電荷を回収するときには、キャパシタＣ１
の端子間電圧が２Ｖｓのままであり、端子ｐ２の電位は
接地電位になるため、静電容量ＣｘｙからキャパシタＣ
１への電荷放出は遅くなる。このため本発明ではキャパ
シタＣ１のキャパシタンスは静電容量Ｃｘｙよりも大き
くかつ、近い値に選定する。なお、Ｙ共通ドライバ８７
については、Ｘ共通ドライバ８５と位相が１８０度ずれ
たタイミングでスイッチング素子Ｑ１〜Ｑ４のオンオフ
が行われる。

【００４０】図７は本発明に係る回路構成の第２例を示
す図である。例示のＸ共通ドライバ８５ｂの基本構成
は、上述した図５のＸ共通ドライバ８５と同様であり、
電力回収回路の構成に差異がある。Ｘ共通ドライバ８５
ｂの電力回収回路１５０ｂは、キャパシタＣ１に電荷を
充電するためスイッチング素子Ｑ５及び逆流防止用ダイ
オードＤ３を有している。スイッチング素子Ｑ５はキャ
パシタＣ１の端子ｐ２と設定電位ｖ４の電源端子との間
の電流路を開閉する。

【００４１】図８は図７に対応した駆動のタイミングを
示す波形図である。図８においても図５，図６の例と同
様に、設定電位ｖ２を接地電位とし、設定電位ｖ３を−
２Ｖｓに相当する値とし、キャパシタＣ１のキャパシタ
ンスを１．５×Ｃｘｙとする。また、設定電位ｖ４を接
地電位とする。

【００４２】まず、スイッチング素子Ｑ２，Ｑ４がオン
であり、キャパシタＣ１には十分な電荷が蓄積されてキ
ャパシタＣ１の端子間電圧が２Ｖｓになっている状態を
想定する。図６で説明したとおり、キャパシタＣ１から
静電容量Ｃｘｙへの電荷の充電と、静電容量Ｃｘｙから
キャパシタＣ１への電荷放出（回収）を行う。その電荷
移動において、実際にはインピーダンスＺ１などで電流
が消費され、キャパシタＣ１から充電のために流れ出て
行った電荷量よりも回収される電荷量が少なくなる。す
なわち、スイッチング素子Ｑ４をオンにしたとき、静電
容量ＣｘｙからキャパシタＣｌへ電荷が回収された後、
点ｐ３の電位は接地電位よりもＶｄだけ低い電位にな
る。そこで、本例では、スイッチング素子Ｑ４をオンに
した後、点ｐ３の電位が接地電位に達するタイミングに
おいて、スイッチング素子Ｑ５をオンすることによっ
て、設定電位ｖ４（０ボルト）の電源端子から電流を供
給し、消費された電流分を補充して点ｐ３の電位をＶｄ
だけ上昇させ接地電位になるようにする。

【００４３】図９は本発明に係る回路構成の第３例を示
す図である。図９の例は、図５の電力回収回路１５０を
アドレスドライバ８９に適用したものである。アドレス
ドライバ８９では、データ処理回路８３（図１参照）か
らのサブフィールドデータＤｓｆ及び制御信号に従って
データコントロール回路８９１がスイッチング素子Ｑｉ
１，Ｑｉ２（ｉ＝１〜ｍ）をオンオフ制御し、それによ
ってアドレス電極Ａｉがアドレス電圧Ｖａに相当する電
位ｖ１又は接地電位に制御される。なお、データコント
ロール回路８９１及びスイッチング素子Ｑｉ１，Ｑｉ２
はアドレスドライバＬＳＩとして集積化されている。

【００４４】図１０は図９に対応した駆動のタイミング
を示す波形図である。この例では、アドレス電極Ａ１，
Ａ２に０または１のデータが入力され、その他のアドレ
ス電極Ａ３〜Ａｍは０固定とする。アドレス電極Ａ１と
アドレス電極Ａ２のデータが異なるときのみ電極間容量
（セル容量）Ｃａａが発生する。

【００４５】図９においても図５、図７で示したと同様
に、回路配線、電極パターンで決まるインピーダンスＺ
２が電流経路中に存在する。電源側から見た場合、この
インピーダンスＺ２も静電容量Ｃａａと同様に表示内容
（入力データ）によって変化し、静電容量Ｃａａが発生
する電極にのみインピーダンスＺ２が発生するという関
係となる。

【００４６】図１０のようにサブフィールドデータＤｓ
ｆが入力され、Ａ１＝Ａ２＝０からＡ１＝１，Ａ２＝０
へと変化する場合、アドレスドライバＬＳＩのスイッチ
ング素子Ｑ１１がオンすると同時に電力回収回路１５０
のスイッチング素子Ｑ２を一時的にオンする。また、Ａ
１＝０，Ａ２＝０へと変化する前にスイッチング素子Ｑ
３を一時的にオンする。上述の動作と同様に、キャパシ
タＣ１からアドレス電極Ａ１，Ａ２間の静電容量Ｃａａ
への充電によりアドレス電極Ａ１は電位ｖ１になり、静
電容量ＣａａからキャパシタＣ１へ電荷放出により接地
電位に戻る。

【００４７】スイッチング素子Ｑｉ１，Ｑｉ２が例えば
ＦＥＴの場合、逆方向の寄生ダイオードを内臓している
ため、スイッチング素子Ｑ３をオンしたときスイッチン
グ素子Ｑ１１がオフであっても、静電容量Ｃａａからア
ドレス電極Ａ１及びこの寄生ダイオード経由でキャパシ
タＣ１へ電荷を戻すことができる。次のタイミングでア
ドレス電極Ａ１，Ａ２がともに０となる時は、静電容量
Ｃａａは発生しないので電流の移動は無い。さらにＡ１
＝０，Ａ２＝１となる時は、同様に容量充放電電流が流
れる。ここで放電電流は電位ｖ１の電源から供給され
る。

【００４８】図１１は本発明に係る回路構成の第４例を
示す図である。図１１の例は、図７の電力回収回路１５
０ｂをアドレスドライバ８９ｂに適用し、ダイオードＤ
１，Ｄ２の間にダイオードＤ３，Ｄ４を設けたものであ
る。

【００４９】上述のようにスイッチング素子Ｑｉ１，Ｑ
ｉ２の寄生ダイオードを電流路に利用した場合、リカバ
リータイム（応答速度）が遅いので、この寄生ダイオー
ド経由でキャパシタＣ１へ電荷を戻そうとしても、所定
時間内に電荷を十分回収できない。そこで、本発明で
は、接地ライン（ＧＮＤ）へ直接接続せずにアドレスド
ライバＬＳＩの接地側電源端子（ＶＤＬ）をスイッチン
グ素子Ｑ２経由で接地ラインへ接続し、スイッチング素
子Ｑ２がオフのとき、接地側電源端子を経由して静電容
量ＣａａからキャパシタＣ１へ電荷を戻す構成とした。

【００５０】図１２は図１１に対応した駆動のタイミン
グを示す波形図である。図１２において、スイッチング
素子Ｑ３，Ｑ４，Ｑ１の制御の位相をスイッチング素子
Ｑｉ１，Ｑｉ２の位相に対し時間Ｔｄ２だけ遅らせる。
これによりアドレス電極Ａ１，Ａ２の波形も時間Ｔｄ２
だけ遅れることになる。図中の時間Ｔｄ２の期間でスイ
ッチング素子Ｑ１２とスイッチング素子Ｑ４が同時にオ
ンとなっており、静電容量Ｃａａのから接地側電源端子
経由でキャパシタＣ１へ電荷を回収することができる。

【００５１】図１３は本発明に係る回路構成の第５例を
示す図である。図１３の例は、図７の電力回収回路１５
０ｂとスキャンドライバ８６との接続例である。アドレ
ス期間ＴＡにおいて、シフトレジスタ回路８７１はスイ
ッチング素子Ｑｊ１，Ｑｊ２（ｊ＝１〜ｎ）を制御して
主電極Ｙｊを順に電源ＶＤＨに接続する。サステイン期
間ＴＳにおいて、シフトレジスタ回路８７１はスイッチ
ング素子Ｑｊ１，Ｑｊ２をオフし、主電極Ｙｊをアドレ
ッシング用の電源から切り離す。キャパシタＣ１の一方
の端子ｐ２は、ダイオードＤ３，Ｄ４及びダイオードＤ
ｊ１，Ｄｊ２によって双方向の電荷移動が可能に各主電
極Ｙｊと接続されている。

【００５２】図１４は本発明に係る回路構成の第６例を
示す図である。アドレス電極Ａ１〜Ａｍを複数のグルー
プに分け、グループ毎にアドレスドライバＬＳＩと電力
回収回路１５０ｂ（又は１５０）を設けることができ
る。これによれば、電力回収回路１個当たりのアドレス
電極間静電容量の和を小さくすることができ、容量充放
電の速度を早めることができる。

【００５３】以上の各例の他の実施形態としては、図５
又は図７のＸ共通ドライバ及びＹ共通ドライバを持ち、
図９又は図１１のアドレスドライバを有し、これらのド
ライバの制御のための波形ＲＯＭを有する駆動ユニット
がある。

【００５４】

【発明の効果】請求項１乃至請求項６の発明によれば、
電力回収効率の安定化を図ることができるとともに、イ
ンダクタを用いずに高速に電極の電位を推移させること
ができる。さらに複数のセルに対する電圧印加のパター
ンに係わらず電力回収を行って消費電力を低減すること
ができるので、例えばアドレッシングにおけるデータ電
極間の静電容量についての電力回収を実現し、消費電力
の大幅な低減を図ることができる。

【図面の簡単な説明】

【図１】本発明に係るプラズマ表示装置の構成図であ
る。

【図２】ＰＤＰの内部構造を示す斜視図である。

【図３】フィールド構成と駆動シーケンスの概要とを示
す図である。

【図４】点灯維持動作に係わる駆動回路構成の概略図で
ある。

【図５】本発明に係る回路構成の第１例を示す図であ
る。

【図６】図５に対応した駆動のタイミングを示す波形図
である。

【図７】本発明に係る回路構成の第２例を示す図であ
る。

【図８】図７に対応した駆動のタイミングを示す波形図
である。

【図９】本発明に係る回路構成の第３例を示す図であ
る。

【図１０】図９に対応した駆動のタイミングを示す波形
図である。

【図１１】本発明に係る回路構成の第４例を示す図であ
る。

【図１２】図１１に対応した駆動のタイミングを示す波
形図である。

【図１３】本発明に係る回路構成の第５例を示す図であ
る。

【図１４】本発明に係る回路構成の第６例を示す図であ
る。

【図１５】従来の駆動装置の要部の回路図である。

【図１６】従来の駆動方法の信号波形図である。

【符号の説明】

１ＰＤＰ（プラズマディスプレイパネル）ＥＳ画面ＣセルＸ，Ｙ主電極（維持電極）Ａアドレス電極（データ電極）Ｑ１，Ｑ２スイッチング素子（開閉回路の構成要素）Ｃ１キャパシタ（電力回収用の容量素子）ｐ２第１端子ｐ１第２端子ｖ３電位

Claims

【特許請求の範囲】

【請求項１】画面を構成するセルでガス放電を生じさせ
るための電極と第１電位ラインとの間及び前記電極と第
２電位ラインとの間にそれぞれ開閉回路を設け、これら
開閉回路の開閉によってガス放電を制御し、前記電極と
前記第１電位ラインとの接続に先立って電力回収用の容
量素子から前記セルへ電荷を移動させる充電を行い、前
記電極と前記第２電位ラインとの接続に先立って前記セ
ルから前記容量素子へ電荷を移動させる電力回収を行う
プラズマディスプレイパネルの駆動方法であって、前記容量素子の第１端子を前記電極に接続するととも
に、当該容量素子の第２端子を、前記第２電位ラインよ
り低く且つ当該第２電位ラインと電位差が前記第１電位
ラインと当該第２電位ラインとの電位差より大きい電位
に一時的に固定することによって前記電力回収を行い、充電状態の前記容量素子の第１端子を前記電極に接続す
るとともに、当該第１端子の電位が前記第１電位ライン
よりも高くなるように前記第２端子の電位を一時的に固
定することによって前記充電を行うことを特徴とするプ
ラズマディスプレイパネルの駆動方法。
【請求項２】前記充電に伴って前記容量素子の端子間電
圧が設定値以下に低下するように当該容量素子のキャパ
シタンスを選定する請求項１記載のプラズマディスプレ
イパネルの駆動方法。
【請求項３】前記充電の終了後に前記第１端子を一時的
に電源と接続し、当該第１端子の電位を前記第２電位ラ
インと同一化する請求項２記載のプラズマディスプレイ
パネルの駆動方法。
【請求項４】前記電極は、行単位のアドレッシングに際
して各列におけるガス放電の有無を設定するためのデー
タ電極である請求項１乃至請求項３のいずれかに記載の
プラズマディスプレイパネルの駆動方法。
【請求項５】前記画面を行方向に複数の領域に区画し、
当該各領域毎に前記開閉回路及び前記容量素子を設ける
請求項４記載のプラズマディスプレイパネルの駆動方
法。
【請求項６】前記電極は、交番極性の電圧印加によって
点灯状態を維持するための維持電極である請求項１乃至
請求項３のいずれかに記載のプラズマディスプレイパネ
ルの駆動方法。