WO2007094295A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2007094295A1
WO2007094295A1 PCT/JP2007/052474 JP2007052474W WO2007094295A1 WO 2007094295 A1 WO2007094295 A1 WO 2007094295A1 JP 2007052474 W JP2007052474 W JP 2007052474W WO 2007094295 A1 WO2007094295 A1 WO 2007094295A1
Authority
WO
WIPO (PCT)
Prior art keywords
sustain
voltage
period
discharge
electrode
Prior art date
Application number
PCT/JP2007/052474
Other languages
English (en)
French (fr)
Inventor
Yutaka Yoshihama
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to KR1020087007763A priority Critical patent/KR100930776B1/ko
Priority to JP2008500496A priority patent/JP5045665B2/ja
Priority to US12/088,784 priority patent/US20090278863A1/en
Priority to CN2007800010834A priority patent/CN101351832B/zh
Publication of WO2007094295A1 publication Critical patent/WO2007094295A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Definitions

  • the present invention relates to a method of driving a plasma display panel used in a wall-mounted television or a large monitor, and a plasma display device.
  • a typical AC surface discharge type panel as a plasma display panel (hereinafter referred to as "panel"), a large number of discharge cells are formed between a front plate and a back plate disposed opposite to each other.
  • a front plate a plurality of display electrode pairs consisting of a pair of scan electrodes and sustain electrodes are formed in parallel to each other on the front glass substrate, and a dielectric layer and a protective layer are formed to cover the display electrode pairs.
  • the back plate includes a plurality of parallel data electrodes on the back glass substrate, a dielectric layer covering them, and a plurality of partitions on top of the back electrodes, which are parallel to the data electrodes.
  • a phosphor layer is formed on the surface and the side of the partition wall.
  • the front plate and the back plate are arranged opposite to each other so that the display electrode pair and the data electrode intersect each other, and sealed.
  • a discharge gas containing, for example, 5% of xenon in a partial pressure ratio is enclosed in the discharge space inside. It is done!
  • a discharge cell is formed in the portion where the display electrode pair and the data electrode face each other.
  • ultraviolet light is generated by gas discharge in each discharge cell, and the ultraviolet light excites and emits phosphors of each color of red (R), green (G) and blue (B). Color display.
  • a sub-field method that is, a method in which one field period is divided into a plurality of sub-fields and gray scale display is performed by a combination of sub-fields to be illuminated It is.
  • Each subfield has an initialization period, an address period and a sustain period, and generates an initialization discharge in the initialization period to form wall charges necessary for the subsequent address operation on each electrode.
  • address discharge is selectively generated in the discharge cells to be displayed to form wall charges.
  • sustain pulses are alternately applied to the display electrode pair consisting of the sustain electrode and the sustain electrode, sustain discharge is generated in the discharge cell in which the address discharge has occurred, and the phosphor layer of the corresponding discharge cell is illuminated.
  • the image is displayed by
  • each of the display electrode pairs is a capacitive load having an inter-electrode capacitance of the display electrode pair as one of techniques for reducing power consumption in the sustain period, and a resonant circuit including an inductor as a component
  • the LC resonance between the inductor and the inter-electrode capacitance is used, the charge stored in the inter-electrode capacitance is recovered to the capacitor for power recovery, and the recovered charge is reused for driving the display electrode pair.
  • a recovery circuit has been proposed (see, for example, Patent Document 1).
  • the setup discharge is performed using a slowly changing voltage waveform, and the setup discharge is selectively performed on the discharge cell which has performed the sustain discharge.
  • a novel driving method has been proposed in which light emission unrelated to display is minimized to improve the contrast ratio (see, for example, Patent Document 2).
  • Patent Document 1 Japanese Patent Publication No. 7-109542
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2000-242224
  • the panel drive method and plasma display apparatus of the present invention provide a panel drive method and plasma display apparatus capable of achieving high panel brightness and reduction of power consumption.
  • the present invention is a method of driving a panel provided with a plurality of discharge cells having a display electrode pair consisting of a scan electrode and a sustain electrode.
  • an address period for generating address discharge selectively in the discharge cell and a sustain period for generating a sustain discharge in the discharge cell in which the address discharge is generated by marking the sustain pulse the number of times corresponding to the luminance weight.
  • the plasma display apparatus according to the present invention sets the repetition cycle of the sustain pulse based on the average luminance level of the image signal. This makes it possible to further reduce the power consumption.
  • the repetition period of the sustaining pulse in the subfield having the largest luminance weight be shortened stepwise as the average luminance level decreases.
  • an overlapping period is provided in which the rising time of the sustaining pulse applied to one of the display electrode pair and the rising time of the sustaining pulse applied to the other of the display electrode pair overlap.
  • the duration is the time during which the voltage of the sustain pulse is clamped to a predetermined voltage.
  • a panel provided with a plurality of discharge cells having a display electrode pair consisting of scan electrodes and sustain electrodes, an average luminance level detection circuit for detecting an average luminance level of an image signal, And a sustain pulse generation circuit that applies a sustain pulse to each of the display electrode pairs to generate a sustain discharge.
  • the sustain pulse generation circuit resonates the capacitance between the display electrode pair and the inductor to cause the sustain pulse to rise and fall, and a clamp for clamping the voltage of the sustain pulse to a predetermined voltage. And setting the repetition cycle of the sustain pulse based on the average luminance level of the image signal.
  • FIG. 1 is an exploded perspective view showing a structure of a panel to which the embodiment of the present invention is applied.
  • FIG. 2 is an electrode array diagram of a panel to which the embodiment of the present invention is applied.
  • FIG. 3 is a circuit block diagram of a plasma display device according to an embodiment of the present invention.
  • FIG. 4 is a drive voltage waveform diagram applied to each electrode of the panel to which the embodiment of the present invention is applied.
  • FIG. 5 is a view showing a sub-field configuration which is a feature of the embodiment of the present invention.
  • FIG. 6 is a circuit diagram of a sustain pulse generating circuit according to an embodiment of the present invention.
  • FIG. 7 is a timing chart showing the operation of the sustain pulse generating circuit according to the embodiment of the present invention.
  • FIG. 8A is a view showing the relationship between the rise time of the sustain pulse and the reactive power of the sustain pulse generation circuit according to the embodiment of the present invention.
  • FIG. 8B is a view showing the relationship between the rise time of the sustain pulse and the luminous efficiency according to the embodiment of the present invention.
  • FIG. 9 is a view showing the relationship between the voltage applied to the sustain electrode, the erase phase difference, and the rise time of the last sustain pulse in the initialization period according to the embodiment of the present invention.
  • FIG. 10 is a view showing the relationship between the rise time S of the penultimate sustain pulse according to the embodiment of the present invention and the voltage applied to the sustain electrode in the initialization period.
  • FIG. 11 is a diagram showing the relationship between the lighting rate and the lighting voltage according to the embodiment of the present invention, using the maintenance cycle as a parameter.
  • FIG. 12 is a view showing the relationship between the APL of the plasma display device according to the embodiment of the present invention and the shape of the sustain pulse.
  • FIG. 13 is a diagram showing the relationship between the sustain period and duration and the write voltage of the present invention.
  • FIG. 14 is a drive voltage waveform diagram applied to each electrode of the panel to which another embodiment of the present invention is applied.
  • FIG. 1 is an exploded perspective view showing the structure of a panel 10 according to an embodiment of the present invention.
  • a plurality of display electrode pairs 28 composed of scan electrodes 22 and sustain electrodes 23 are formed on the front plate 21 made of glass.
  • the dielectric layer 24 covers the scanning electrode 22 and the sustaining electrode 23.
  • the protective layer 25 is formed on the dielectric layer 24.
  • a plurality of data electrodes 32 are formed on the back plate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and further, parallel-bar-like partitions 34 are formed thereon.
  • a phosphor layer 35 emitting light of red (R), green (G) and blue (B) is provided on the side surface of the partition wall 34 and on the dielectric layer 33.
  • the front plate 21 and the back plate 31 are disposed opposite to each other so that the display electrode pair 28 and the data electrode 32 intersect with a minute discharge space interposed therebetween, and the outer peripheral portion thereof is a sealing material such as glass frit. It is sealed.
  • a mixed gas of neon and xenon is enclosed as a discharge gas.
  • a discharge gas with a xenon partial pressure of 10% is used to improve the luminance.
  • the discharge space is divided into a plurality of sections by the barrier ribs 34, and discharge cells are formed at the intersections of the display electrode pairs 28 and the data electrodes 32. An image is displayed as the discharge cells discharge and emit light.
  • the structure of the panel is not limited to that described above, and may be provided with, for example, stripe-shaped barrier ribs.
  • FIG. 2 is an electrode array diagram of panel 10 in accordance with an embodiment of the present invention.
  • m long data electrodes D1 to Dm (data electrodes 32 in FIG. 1) are arranged in the column direction.
  • scan electrode SCi and sustain electrode SUi are formed in parallel to each other, and therefore, between scan electrodes SCl to SCn and sustain electrodes SUl to SUn.
  • FIG. 3 is a circuit block diagram of plasma display device 1 according to the embodiment of the present invention.
  • the plasma display device 1 is necessary for the panel 10, the image signal processing circuit 51, the data electrode drive circuit 52, the scan electrode drive circuit 53, the sustain electrode drive circuit 54, the timing generation circuit 55, the APL detection circuit 58 and each circuit block. It has a power supply circuit (not shown) that supplies power.
  • the image signal processing circuit 51 converts the input image signal Sig into image data indicating light emission / no light emission in each subfield.
  • Data electrode drive circuit 52 converts the image data for each subfield into signals corresponding to each of data electrodes D1 to Dm, and drives each of data electrodes D1 to Dm.
  • the APL detection circuit 58 detects an average luminance level (hereinafter abbreviated as “APL”) of the image signal Sig. Specifically, the APL is detected by using a generally known method such as accumulating luminance values of an image signal over one field period or one frame period, for example.
  • APL average luminance level
  • Timing generation circuit 55 generates various timing signals for controlling the operation of each circuit block based on APL detected by horizontal synchronization signal H, vertical synchronization signal V and APL detection circuit 58, and Supply to the circuit block of Scan electrode drive circuit 53 has a sustain pulse generation circuit 100 for generating a sustain pulse to be applied to scan electrodes SCl to SCn in the sustain period, and each scan electrode SC1 to SCn is generated based on the timing signal. Drive SCn respectively.
  • Sustain electrode drive circuit 54 includes a circuit for applying voltage Vel to sustain electrodes SUl to SUn in the initializing period, and a sustain pulse generating circuit for generating sustain pulses to be applied to sustain electrodes SUl to SUn in the sustain period. And 200, and drive sustaining electrodes SU 1 to SUn based on the timing signal.
  • the plasma display apparatus 1 performs gradation display by the sub-field method, that is, one field period is divided into a plurality of sub-fields, and emission / non-emission of each discharge cell is controlled for each sub-field.
  • Each sub-field has an initialization period, a write period and a sustain period.
  • a setup discharge is generated in the setup period, and wall charges necessary for the subsequent address discharge are formed on each electrode.
  • the initialization operation at this time includes an initialization operation for generating an initialization discharge in all discharge cells (hereinafter abbreviated as “all cell initialization operation”) and an initialization discharge in a discharge cell which has undergone a sustain discharge.
  • selection initialization operation In the address period, address discharge is selectively generated in the discharge cells to be lit to form wall charges. Then, in the sustaining period, sustaining pulses of a number proportional to the luminance weight are alternately applied to the display electrode pair to generate the address discharge. A sustain discharge is generated in the power cell to emit light. The proportional constant at this time is called the luminance magnification.
  • FIG. 4 is a drive voltage waveform diagram applied to each electrode of the panel 10 according to the embodiment of the present invention.
  • FIG. 4 shows subfields in which the all-cell initializing operation is performed and subfields in which the selective initializing operation is performed.
  • OV is applied to data electrodes Dl to Dm and sustain electrodes SUl to SUn, and to scan electrodes SCl to SCn, voltages lower than the discharge start voltage with respect to sustain electrodes SUl to SUn.
  • ramp voltage a ramp waveform voltage that gradually rises toward voltage Vi2 that exceeds the discharge start voltage.
  • weak setup discharges occur between the scan electrodes SCl to SCn, the sustain electrodes SU1 to SUn, and the data electrodes D1 to Dm.
  • Negative wall voltage is accumulated on scan electrodes SCl to SCn, and positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn.
  • the wall voltage at the upper part of the electrode means the voltage generated by the wall charge accumulated on the dielectric layer covering the electrode, on the protective layer, on the phosphor layer or the like.
  • voltage Ve2 is applied to sustain electrodes SU1 to SUn, and voltage Vc is applied to scan electrodes SCl to SCn.
  • the data electrode The voltage difference at the intersection of Dk and scan electrode SCI is the difference between the externally applied voltage (Vd-Va) and the difference between the wall voltage on data electrode Dk and the wall voltage on scan electrode SC1. The discharge start voltage is exceeded.
  • an address discharge occurs between data electrode Dk and scan electrode SC1 and between sustain electrode SU1 and scan electrode SC1, and a positive wall voltage is accumulated on scan electrode SC1, and a negative voltage is generated on sustain electrode SU1.
  • the wall voltage is accumulated, and the negative wall voltage is also accumulated on the data electrode Dk.
  • an address operation is performed to cause address discharge in the discharge cells to be lit in the first row and to accumulate wall voltage on each electrode.
  • the jamming discharge does not occur.
  • the above address operation is performed up to the discharge cell of the nth row, and the address period is completed.
  • a sustain discharge occurs between the scan electrode SCi and the sustain electrode SUi, and the phosphor layer 35 emits light due to the ultraviolet light generated at this time. Then, negative wall voltage is accumulated on scan electrode SCi, and positive wall voltage is accumulated on sustain electrode SUi. Furthermore, positive wall voltage is also accumulated on data electrode Dk. In a discharge cell in which no address discharge occurs in the write period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained.
  • the number of sustainings obtained by alternately multiplying the luminance weight by the luminance magnification for scan electrodes SC1 to SCn and sustain electrodes SU 1 to SUn By applying a pulse and applying a potential difference between the electrodes of the display electrode pair, a sustain discharge is continuously performed in the discharge cell in which the address discharge has occurred in the address period.
  • a so-called narrow pulse-like voltage difference is applied between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, leaving a positive wall voltage on data electrode Dk.
  • the sustain pulse voltage Vs is applied to the scan electrodes SCl to SCn. Then, a sustain discharge occurs between the sustain electrode SUi and the scan electrode SCi of the discharge cell which has caused the sustain discharge.
  • a predetermined time interval (hereinafter referred to as “erase phase difference Thl” is referred to).
  • erase phase difference Thl a voltage Vel is applied to the sustaining electrodes SU1 to SUn in order to reduce the potential difference between the display electrode pair.
  • voltage Vel is applied to sustain electrodes SU1 to SUn
  • OV is applied to data electrodes D1 to Dm
  • voltage Vi3 'force voltage on scan electrodes SCl to SCn Apply a ramp voltage that gradually drops.
  • a weak setup discharge is generated in the discharge cell in which the sustain discharge is caused in the sustain period of the previous subfield, and the wall voltage on the scan electrode SCi and the sustain electrode SUi is weakened.
  • a sufficient positive wall voltage is accumulated on data electrode Dk by the previous sustain discharge, so an excessive portion of this wall voltage is discharged, and the wall suitable for the writing operation. Adjusted to the voltage.
  • the selective initializing operation is an operation to selectively perform the initializing discharge with respect to the discharge cell which has performed the sustaining operation in the sustain period of the immediately preceding sub-field.
  • the operation of the subsequent write period is the same as the operation of the write period of the subfield in which all the cells are to be initialized.
  • the operation of the subsequent sustain period is the same except for the number of sustain pulses.
  • FIG. 5 is a diagram showing a sub-field configuration which is a feature of the embodiment of the present invention.
  • one field is divided into ten subfields (first SF, second SF, ⁇ , 10S F).
  • Each subfield has a luminance weight of, for example, (1, 2, 3, 6, 11, 18, 30, 44, 60, 80).
  • the all-cell initialization operation is performed in the initialization period of the first SF
  • the selection initialization operation is performed in the initialization period of the second to tenth SFs.
  • sustain pulses of the number obtained by multiplying the luminance weight of each subfield by a predetermined luminance magnification are applied to each of the display electrode pairs.
  • the number of subfields and the luminance weight of each subfield are not limited to the above values.
  • the sub-field configuration may be switched based on an image signal or the like.
  • FIG. 6 is a circuit diagram of sustain pulse generating circuits 100 and 200 according to the embodiment of the present invention.
  • the interelectrode capacitance of panel 10 is shown as Cp, and the circuit for generating the scanning pulse and the initializing voltage waveform is omitted.
  • Sustain pulse generation circuit 100 includes a power recovery unit 110 and a clamp unit 120.
  • the power recovery unit 110 includes a capacitor C10 for power recovery, switching elements Q11 and Q12, diodes D11 and D12 for reverse current prevention, and inductors LI1 and L12 for resonance.
  • the clamp unit 120 also has switching elements Q13 and Q14.
  • the power recovery unit 110 and the clamp unit 120 are connected to a scan electrode 22 which is one end of the interelectrode capacitance Cp via a scan pulse generation circuit (not shown because it is short-circuited during the sustain period).
  • the inductances of the inductors Ll l and L12 are set so that the resonance period with the interelectrode capacitance Cp is longer than the sustain pulse duration.
  • the resonance period is a period due to LC resonance.
  • the inductance of the inductor L the capacitance of the capacitor When C is set, the resonance period can be obtained by the calculation formula “2 ⁇ (LC)”.
  • the inductance L here is the inductance of the inductor LI 1 or the inductor L 12
  • the capacitance C is the capacitance Cp between the electrodes of the panel 10.
  • Power recovery unit 110 performs LC resonance of inter-electrode capacitance Cp and inductor L 11 or inductor L 12 to perform the rise and fall of the sustain pulse.
  • the charge stored in the capacitor C10 for power recovery is transferred to the interelectrode capacitance Cp via the switching element Q11, the diode D11 and the inductor L11.
  • the charge stored in the interelectrode capacitance Cp is returned to the power recovery capacitor C10 through the inductor L12, the diode D12 and the switching element Q12.
  • the sustain pulse is applied to the scan electrode 22.
  • the power recovery unit 110 drives the scanning electrode 22 by LC resonance without supplying power, the power consumption is ideally zero.
  • the capacitor C10 for power recovery has a sufficiently larger capacity than the interelectrode capacitance Cp, and is charged to about VsZ2 which is half the voltage value Vs of the power supply VS so as to serve as a power source for the power recovery unit 110. ing. Since the power recovery unit 110 has a large impedance, if a strong discharge occurs while the scan electrode 22 is being driven by the power recovery unit 110, the voltage applied to the scan electrode 22 due to the discharge current is It will drop significantly.
  • the discharge current is applied to the scan electrode 22.
  • the voltage value of the power supply VS is set to a low value, so that the sustaining discharge to a certain extent does not decrease significantly.
  • Voltage clamp unit 120 connects scan electrode 22 to power supply VS via switching element Q 13 and clamps scan electrode 22 to voltage Vs. Further, the scanning electrode 22 is grounded via the switching element Q14 and clamped at OV. Thus, the voltage clamp unit 120 drives the scanning electrode 22. Therefore, when the voltage is applied by the voltage clamp unit 120, a large discharge current due to a strong sustain discharge can be stably supplied.
  • sustain pulse generation circuit 100 controls scan elements Q11, Q12, Q13 and Q14 to use scan line using power recovery unit 110 and voltage clamp unit 120. 22. Apply a sustain pulse.
  • these switching elements can be configured using generally known elements such as MOSFETs and IGBTs.
  • Sustain pulse generation circuit 200 includes a power recovery unit 210 including a capacitor C20 for power recovery, switching elements Q21 and Q22, diodes D21 and D22 for backflow prevention, an inductor L21 for resonance, and an inductor L22.
  • the clamp unit 220 having the elements Q23 and Q24 is connected to the sustain electrode 23 which is one end of the inter-electrode capacitance Cp of the panel 10.
  • the operation of sustain pulse generating circuit 200 is similar to that of sustain pulse generating circuit 100. Also in this case, the inductances of the inductors L21 and L22 are set so that the resonance period with the interelectrode capacitance Cp is longer than the sustaining pulse duration.
  • FIG. 6 also includes a power source VE generating a voltage Vel for reducing the potential difference between the display electrode pair and a switching element Q28 and Q29 for applying the voltage Vel to the sustain electrode 23. These actions will be described later.
  • FIG. 7 is a timing chart showing the operation of sustain pulse generating circuits 100 and 200 according to the embodiment of the present invention.
  • One cycle of the sustain pulse repetition cycle (hereinafter, referred to as "maintenance cycle") is divided into six periods indicated by T1 to T6, and each period will be described.
  • the operation to turn on the switching element is referred to as “off” and the operation to turn off the operation is referred to as “off”.
  • the repetition cycle is an interval of sustain pulses repeatedly applied to the display electrode pair in the sustain period, and represents, for example, a cycle repeated by the periods T1 to T6.
  • FIG. 7 although the description is given using the waveform of the positive electrode, the present invention is not limited to this.
  • the embodiment in the waveform of the negative electrode is omitted. Forces which are expressed as “rising” in the waveform of the positive electrode in the following description are read as “falling” in the waveform of the negative electrode. Even if it is a waveform, the same effect can be obtained.
  • inductor L1 Since the resonance period of 2 and the interelectrode capacitance Cp is set to 2000 nsec, the voltage of the scan electrode 22 decreases to almost OV after 10 10 Onsec from time tl.
  • the period T1 from time tl to time t2b that is, the fall time of the sustain pulse using the power recovery unit 110, is set based on the APL in the range of 650 nsec to 850 nsec, which is shorter than lOOOnsec.
  • the voltage of the scanning electrode 22 does not fall to 0 V at time t. Then, at time t2b, the switching element Q14 is turned ON. Then, since the scan electrode 22 is directly grounded through the switching element Q 14, the voltage of the scan electrode 22 is clamped at 0V.
  • Switching element Q24 is turned on, and sustain electrode 23 is clamped at 0V. Then, just before time t2a, the sustaining electrode 23 is clamped at 0 V, and the switching element Q24 is turned off.
  • the switching element Q21 is turned on. Then, current starts flowing from the capacitor C20 for power recovery through the switching element Q21, the diode D21, and the inductor L21 to the sustaining electrode 23, and the voltage of the sustaining electrode 23 starts to rise. Since the resonance period of the inductor L21 and the interelectrode capacitance Cp is also set to 2000 nsec, the voltage of the sustain electrode 23 rises almost to the voltage Vs after lOOOnsec from time t2a. However, the period T2 from time t2a to time t3, that is, the rise time of the sustaining pulse using the power recovery unit 210 is set to 90 Onsec !, so at time t3! The voltage does not rise to Vs. Then, at time t3, the switching element Q23 is turned ON. Then, the sustaining electrode 23 is directly connected to the power source VS through the switching element Q23, so that the sustaining electrode 23 is clamped with the voltage Vss.
  • this period that is, the period from time t2a to time t2b is referred to as an “overlap period”.
  • the time of the overlapping period is set based on APL in the range of 250 nsec to 450 nsec.
  • the maintenance period is shortened by providing this overlapping period.
  • sustain electrode 23 When sustain electrode 23 is clamped at voltage Vs, the voltage difference between scan electrode 22 and sustain electrode 23 exceeds the discharge start voltage and sustain discharge occurs in the discharge cell in which the address discharge occurred. Ru. Then, the sustaining electrode 23 is clamped to the voltage Vs, and the switching element Q23 is turned off just before time t4.
  • the voltage of sustain electrode 23 is maintained at sustain pulse voltage Vs
  • the period T3 is the pulse duration of the sustain pulse applied to sustain electrode 23.
  • the pulse duration means the time during which the voltage of the sustaining pulse raised by resonance is clamped to the voltage Vs and the voltage Vs is maintained for a predetermined time.
  • the period T3 is set based on the APL in the range of 850 nsec to 1250 nsec.
  • Switching element Q12 may be turned off after time t2b and before time t5a, and switching element Q21 may be turned off after time t3 and before time t4.
  • switching element Q22 is turned on. Then, current starts flowing from the sustaining electrode 23 to the capacitor C20 through the inductor L22, the diode D22, and the switching element Q22, and the voltage of the sustaining electrode 23 starts to decrease.
  • the resonance period between inductor L22 and interelectrode capacitance Cp is also set to 2000 nsec, while the period T4 from time t4 to time t5 b, that is, the rise time of the sustain pulse using power recovery unit 210 is 650 nsec to It is set based on APL in the range of 850 nsec. Therefore, at time t5b, the voltage of sustain electrode 23 does not fall to 0V! /.
  • the switching element Q24 is turned on. Then, since sustain electrode 23 is directly grounded through switching element Q24, sustain electrode 23 is clamped at 0V.
  • the switching element Q14 clamping the scanning electrode 22 to 0 V is turned off immediately before time t5a.
  • the switching element Q11 is turned on. Then, current starts flowing from the capacitor C10 for power recovery through the switching element Q11, the diode D11, and the inductor L11 to the scan electrode 22, and the voltage of the scan electrode 22 starts to rise.
  • the resonance period of the inductor L11 and the interelectrode capacitance Cp is set to 2000 nsec, while the fall time of the sustain pulse using the power recovery unit 110 is set to 900 nsec. Therefore, at time t6 The voltage of the scan electrode 22 does not rise to the voltage Vs. Then, at time t6, the switching element Q13 is turned ON. Then, the scan electrode 22 is clamped to the voltage Vs.
  • a period is provided in which period T4 and period T5 overlap, and this period, ie, the period from time t5a to time t5b is also referred to as an “overlap period”. And the time of this overlapping period is also set based on the APL in the range of 250 nsec to 450 nsec.
  • the voltage of scan electrode 22 is maintained at sustain pulse voltage Vs in period T6, and the duration of period T6 is the pulse duration of the sustain pulse applied to scan electrode 22.
  • the period T6 is also set based on the APL in the range of 850 nsec to 1250 nsec.
  • Switching element Q22 may be turned off after time t5b by time t2a of the next sustaining cycle, and switching element Q11 may be turned off after time t6 before time tl of the next sustaining cycle.
  • switching element Q24 should be turned off just before time t2a of the next sustain cycle and switching element Q13 should be turned off just before time tl of the next sustain cycle. Is desirable.
  • sustain pulse generating circuits 100 and 200 in the present embodiment apply a necessary number of sustain pulses to scan electrode 22 and sustain electrode 23.
  • the resonance period of inductors L11, L21 and interelectrode capacitance Cp is the sustain pulse duration, ie, the period It is set to be longer than T3 and ⁇ 6.
  • the times obtained by doubling the times 2 and 5 which are the rise times of the sustaining pulse using the power recovery units 110 and 210 are set to be longer than the times 3 and 6.
  • the present inventors have examined the relationship between the resonance period of the power recovery units 110 and 210 and the reactive power and the light emission efficiency by changing the resonance period of the power recovery units 110 and 210, and changing the reactive power and the light emission. The efficiency was measured.
  • the present inventors conducted experiments by setting the rise time of the sustain pulse to one half of the resonance period in the power recovery units 110 and 210. Therefore, for example, when the resonance period of the power recovery units 110 and 210 is 1200 nsec, the rise time is 600 nsec, and when the resonance period is 1600 nsec, the rise time is 800 nsec.
  • FIG. 8A is a diagram showing the relationship between the rise time of the sustain pulse and the reactive power of the sustain pulse generation circuit according to the present embodiment.
  • FIG. 8B is a view showing the relationship between the rise time and the luminous efficiency.
  • 8A and 8B show values calculated by percentage assuming that the reactive power and the luminous efficiency are 100 when the rise time is 600 nsec, and the vertical axis in FIG. 8A indicates the reactive power ratio in FIG. 8B.
  • the vertical axis of represents the luminous efficiency ratio, and the horizontal axis represents the rise time.
  • the reactive power of sustain pulse generating circuits 100 and 200 is reduced by prolonging the rise time.
  • the reactive power is reduced by about 10%, and the reactive power is reduced by about 15% by 900 nsec.
  • increasing the rise time improves the light emission efficiency.
  • the luminous efficiency is improved by about 5%, and by setting it to 900 nsec, the luminous efficiency is improved by about 13%.
  • the rising of the sustain pulse is made gentle so as to be 750 nsec or more, more preferably 900 nsec or more, the luminous efficiency of the sustain discharge can be reduced by reducing the reactive power of the sustain pulse generation circuits 100 and 200 only. It has also been experimentally confirmed that it improves.
  • the sustain pulse duration is too short, the wall voltage formed due to the sustain discharge will be insufficient, and the sustain discharge can be generated continuously. It will be lost.
  • the sustain pulse duration is too long, the repetition cycle of the sustain pulse becomes long, and it is not possible to apply the required number of sustain pulses to the display electrode pair. Therefore, it is desirable to set the sustain pulse duration to about 800 nsec to 1500 nsec for practical use. And, in the present embodiment, sufficient wall voltage can be accumulated for periods T3 and T6 corresponding to the sustain pulse duration, and the time for which the required number of sustain pulses can be secured is 850 nsec to 1250 nsec. I will speak.
  • period T2 which is the rise time of the sustain pulse using power recovery units 110, 210, and the time obtained by doubling ⁇ 5
  • period ⁇ 3 which is the duration of the sustain pulse.
  • the rise time of the sustain pulse may be set to be longer than the period ⁇ 3 and ⁇ 6.
  • the resonance period of the inductors Ll l, L21 and the interelectrode capacitance C p to be twice or more of the period T2 which is the rise time of the sustain pulse, or more than twice ⁇ 5, the sustain pulse rise time period ⁇ 2, 5
  • the voltage applied to the display electrode pair can be prevented from decreasing in Therefore, by setting the resonance period to be longer than the period ⁇ 3 and ⁇ 6 that is the sustain pulse duration, the effects of reducing reactive power and improving the light emission efficiency can be obtained. More preferably, the time obtained by multiplying the resonance period by 0.5 to 0.75 may be set to be longer than the periods ⁇ 3 and ⁇ 6.
  • the maintenance cycle is one cycle from period T1 to period 6.
  • the overlapping period from period t2a to time t2b and period T4 from period t1 to period t2 overlap with each other.
  • the maintenance period is shortened by the overlapping period. Therefore, although the driving time of one field is shortened, the number of sustain pulses is increased by raising the luminance magnification using the shortened driving time, and the peak luminance of the display image is raised.
  • inductors L11 and L21 that determine the resonance cycle of rising of the sustain pulse, and the resonance cycle of falling force S of the sustain pulse are determined.
  • Inductors L12 and L22 are provided independently. Therefore, when changing the rise time and fall time of the sustain pulse, the inductors Ll l, L2
  • inductors L12 and L22 By changing the values of inductors L12 and L22, various specifications of the panel can be met. In particular, in the case where the rise time is extended to make the rise of the sustain pulse gentler as described above, it is desirable that the resonance cycle of the rise of the sustain pulse and the resonance cycle of the fall force S can be set independently. Furthermore, the power recovery unit 11 By independently arranging the inductors Ll l and L21 of the 0 and 210 and the inductors L12 and L22, the amount of heat generation per inductor can be halved, and the effect of reducing the thermal resistance of the inductor is also obtained. Be
  • the resonance period of rising power S of the sustaining pulse in power recovery units 110 and 210 and the resonance period of falling are set to the same value, and inductors Ll l and L21 and inductors L12 and L22 have the same inductance. There is.
  • the periods T7, T8, T9 and T10 in FIG. 7 are the same as T1, T2, T3 and T4 described above, respectively, so the description is omitted.
  • the period T11 to the period T13 will be described using FIG. 7 again.
  • the switching element Q11 is turned ON at time 12 before the voltage of the scanning electrode 22 rises to near Vs. Then, the scanning electrode 22 is directly connected to the power source VS through the switching element Q13 and is clamped to the voltage Vs.
  • the phase difference is the narrow pulse shape until the voltage Vs for generating the final sustain discharge is applied to the scan electrode 22 and the voltage Vel is applied to the sustain electrode 23, and the pulse width is the erase position It is a difference Thl. Therefore, the sustaining discharge that occurs last is a discharge that can be called erasing discharge.
  • data electrode 32 is held at 0 V at this time, and charged particles by discharge are used to reduce the wall charge so as to reduce the potential difference between the voltage applied to data electrode 32 and the voltage applied to scan electrode 22. As it is formed, a positive wall voltage is accumulated on the data electrode 32.
  • the time period T12 during which the erasing phase difference Th1 is set is set to 350 nsec. Furthermore, the period T11, which is the rise time of the last sustain pulse of the sustain period, is set to 650 nsec, and is shorter than the 900 nsec of the period T2, period T5, which is the rise time of other sustain pulses.
  • the erase phase difference Thl is set to 350 nsec, and the rise time of the last sustain pulse in the sustain period is higher than the rise time of the other sustain pulses.
  • the reasons for setting the short 650 nsec will be explained.
  • the present inventors have found that the rise time at the erase phase difference Thl and the last sustain pulse is An experiment was conducted to investigate the relationship between the voltage V.sub.el applied to the sustain electrode 23 and the sustain electrode 23 in the initialization period. If the voltage Ve 1 applied to the sustain electrode 23 is set too high, a write pulse is applied to cause a write pulse! If a write discharge occurs even in the discharge cell, a malfunction may occur. Is desirable to widen the driving margin.
  • FIG. 9 is a diagram showing the relationship between the voltage Vel required to perform a normal selective initializing operation in the initializing period, the erase phase difference Thl, and the rise time of the last sustain pulse.
  • the abscissa represents the erasing phase difference Th
  • the ordinate represents the voltage Vel.
  • the present inventors set the normal selective initializing operation by shortening the rise time of the penultimate maintenance pulse, ie, the period T8 in FIG. 7, to be shorter than 900 nse C. It has been found experimentally that the voltage Vel necessary to perform can be further lowered.
  • FIG. 10 is a diagram showing the relationship between the rise time of the second last sustain pulse and the voltage Vel.
  • the horizontal axis shows the rise time of the second last sustain pulse, and the vertical axis shows the voltage Vel.
  • the rise time of the second last maintenance pulse is set to 750 nsec in consideration of the utilization efficiency of the recovered power and the like.
  • the sustain electrode application voltage Ve1 required to generate a normal setup discharge is further lowered to realize a further increase in drive margin.
  • lighting rate a ratio (hereinafter abbreviated as “lighting rate”) to a number of discharge cells in which the number of discharge cells in which a sustain discharge occurs is given and a sustain period, and a sustain discharge.
  • lighting voltage the required sustaining pulse applied voltage
  • FIG. 11 is a diagram showing the relationship between the lighting rate and the lighting voltage in the present embodiment, with the maintenance cycle as a parameter.
  • the vertical axis represents the lighting voltage
  • the horizontal axis represents the lighting rate.
  • the maintenance period is 3.8 ⁇ s and 4.8 ⁇ s. From this experiment, it was found that the lighting voltage decreased when the lighting rate was low, and the lighting voltage increased when the lighting rate was high. In addition, it was also found that the lighting voltage rises when the maintenance cycle becomes short and the lighting voltage falls when the maintenance cycle becomes long.
  • the lighting voltage increases as the lighting rate becomes higher, for example, when the lighting rate becomes higher, the discharge current increases, and the voltage drop due to the resistance component of the display electrode pair becomes larger, and the distance between the display electrodes of the discharge cell increases. Since the voltage applied to the light source is reduced, it can be considered that the lighting voltage is apparently increased.
  • the sustaining pulse duration is shortened when the sustaining period is shortened, and the wall voltage stored along with the sustaining discharge is reduced. It is considered that the sustaining pulse voltage to be applied to is increased.
  • the APL is low, the luminance weight is large when displaying an image, and the lighting rate of the sub-field is low. Therefore, as described above, the lighting voltage also decreases. This indicates that when displaying a low-light image of APL, it is possible to reduce the size of the luminance weight and the sustain period of the sub-field.
  • the present embodiment when APL is low, driving is performed in which the sustain pulse duration time of the luminance weight is large! / ⁇ subfield when the image is displayed is shortened. Power!
  • the overlap period between the rise and fall of the sustain pulse is lengthened and the fall time of the sustain pulse is shortened to further maintain the image.
  • the cycle has been shortened.
  • the reactive power tends to increase if the overlap period of the sustain pulse is made too long or if the fall time of the sustain pulse is too short, in the present embodiment, the discharge characteristics of the panel, its variation, etc.
  • the overlap period of the sustain pulse is set to 250 nsec to 450 nsec, and the fall time of the sustain pulse is set to 650 nsec to 850 nsec.
  • the shortened driving time Increase the brightness ratio to increase the number of sustain pulses and increase the peak brightness of the displayed image.
  • FIG. 12 is a diagram showing the relationship between the APL of the plasma display device in the present embodiment and the shape of the sustain pulse.
  • the overlap period of the sustain pulse of the eighth SF to the tenth SF is 450 nsec
  • the fall time of the sustain pulse is 650 nsec
  • the sustain period is 3900 nsec.
  • the overlap period of the 9th SF and 10th SF sustain pulses is 400 nsec
  • the fall period of the sustain pulses is 700 nsec
  • the sustain period is 4300 nsec. .
  • the overlap period of the 9th SF and 10th SF sustain pulse is 350 nsec
  • the fall period of the sustain pulse is 750 nsec
  • the sustain period is 4700 nsec.
  • the overlap period of the sustain pulse of the 10th SF is 300 nsec
  • the fall time of the sustain pulse is 800 nsec
  • the sustain cycle is 5100 sec sec.
  • the overlap period of the sustain pulse in the 10th SF is 250 nsec
  • the fall time of the sustain pulse is 850 nsec
  • the sustain cycle is 5500 nsec. This makes it possible to increase the luminance magnification up to 4.3 times.
  • the sustain period of the subfield having a large luminance weight is shortened.
  • the peak magnification of the display image is increased by increasing the number of sustain pulses by raising the luminance magnification using the shortened driving time.
  • the reduced driving time may be used to increase the number of display gradations to improve the display quality of the image, or to increase the all-cell initializing operation to further stabilize the discharge.
  • the address pulse voltage Vd must be set high to ensure that the address discharge occurs. It was strong. This is considered to be due to the fact that the wall voltage accumulated on the data electrode is insufficient due to the erase discharge in period T12 of FIG. 7, and the write pulse voltage Vd needs to be increased to compensate for the shortage in the address period. Therefore, the inventors made the write voltage V As a result of studying to lower d, it is possible to restore the address pulse voltage by extending the duration of the sustain pulse generating the sustain discharge immediately before the erase discharge, ie, the period T8 in FIG. I found out.
  • FIG. 13 is a diagram showing experimental results in which the relationship between the sustain period and duration and the write voltage Vd required to reliably generate the write discharge is investigated.
  • the sustain period is reduced from 5 ⁇ sec to 4 ⁇ sec, the write voltage rises from 62 V to 66.5 V. Even if the power sustain period is 4 sec, the sustain pulse duration just before the erase discharge is maintained.
  • the write voltage can be returned to 62 V by extending the maintenance period to 5 seconds or more.
  • the sustain pulse immediately before the erase discharge is added to the sustain pulse, and the duration of the two or three previous sustain pulses is extended, and the write voltage does not decrease further.
  • the duration of the sustain pulse just before the erase discharge may be extended, but if there is enough drive time, the duration of the last two or three sustain pulses is extended. It does not matter.
  • the sustain pulse voltage Vs must of course be high enough to ensure that the sustain discharge occurs, but as described in FIG. 6, the operation of the power recovery units 110 and 210 is described.
  • the sustain pulse voltage Vs is set low enough to disperse the discharge current. If the voltage Vs is too high, a sustaining pulse is applied to the scanning electrode 22 or the sustaining electrode 23 using the power recovery units 110 and 210, and a strong, sustaining discharge is generated between the periods T2 and T5. As a result, a large discharge current flows. Since the impedance in the power recovery units 110 and 210 is high, a voltage drop occurs when a large discharge current flows, and the voltage marked on the scanning electrode 22 or the sustaining electrode 23 drops significantly and the sustaining discharge becomes unstable. As a result, there is a risk that the image display quality may be degraded such that the light emission luminance is not uniform in the display area.
  • sustain pulse voltage Vs is set to 190V. This voltage value itself is particularly low V, not a value compared to the sustaining pulse voltage of a general plasma display device, but the panel 10 used in the present embodiment has a xenon partial pressure of 10%. To increase the luminous efficiency, and hence the discharge start voltage between the display electrode pair is also increased. Therefore, the voltage value of sustain pulse voltage Vs is relatively smaller than the discharge start voltage. That is, the power recovery units 110 and 210 are used to In the periods T2 and ⁇ 5 in which pressure is applied, no sustain discharge occurs, or even if sustain discharge occurs, the voltage applied to the display electrode pair is reduced due to the voltage drop due to the discharge current, and the sustain discharge is not performed. Strong enough to be stable, and not a sustain discharge.
  • the light emission efficiency is high, and driving becomes possible.
  • the voltage value of the sustain pulse voltage relative to the discharge start voltage is set low. ing. Therefore, if the wall voltage is not reliably accumulated by the sustaining discharge, the wall voltage may be insufficient and the sustaining discharge may not occur continuously. In particular, if the discharge characteristics of the discharge cells constituting the display screen are uneven, the possibility of occurrence of such a problem tends to be high. Therefore, the rise time of the first sustain pulse may be set shorter than the rise time of the other sustain pulses so that sufficient wall voltage is surely accumulated in the first sustain discharge of the sustain period.
  • FIG. 14 is an example of a drive voltage waveform diagram applied to each electrode of panel 10.
  • the period T5f which is the rise time of the first sustain pulse
  • the period T5 which is the rise time of the normal sustain pulse
  • a strong sustain discharge is generated to ensure the accumulation of the wall voltage.
  • the panel has a certain degree of variation in discharge characteristics of the discharge cell, stable sustain discharge can be generated continuously.
  • the period T2 which is the rise time of the sustain pulse and the power period T2 and ⁇ 5 described with 9005 being 900 nsec are two minutes of the resonance period. It may be less than 1 and longer than the periods 3, 2 of the maintenance pulse duration for which the periods 2, 2 are doubled.
  • the present invention is not limited to this configuration, and the same configuration can be used for power supply and for power recovery. Also as a configuration using an inductor of.
  • the voltage waveform of the last sustain pulse in the sustain period is not limited to the above-described voltage waveform. Further, in the present embodiment, even if the xenon partial pressure of the discharge gas is 10%, the xenon partial pressure may be set to a driving voltage according to the panel.
  • the specific numerical values used in the present embodiment are merely an example, and the optimum values may be appropriately selected according to the characteristics of the panel, the specification of the plasma display device, and the like. It is desirable to set to.
  • the method of driving a panel and the plasma display device of the present invention can further reduce power consumption while increasing the brightness of the panel, and is useful as a method of driving a panel and a plasma display device.

Description

明 細 書
プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 技術分野
[0001] 本発明は、壁掛けテレビジョンや大型モニターに用いられるプラズマディスプレイパ ネルの駆動方法およびプラズマディスプレイ装置に関する。
背景技術
[0002] プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放 電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成さ れている。前面板は、 1対の走査電極と維持電極とからなる表示電極対が前面ガラス 基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層お よび保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ 電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔 壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されて V、る。表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配 置されて密封され、内部の放電空間には、例えば分圧比で 5%のキセノンを含む放 電ガスが封入されて!ヽる。ここで表示電極対とデータ電極との対向する部分に放電 セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電によ り紫外線を発生させ、この紫外線で赤色 (R)、緑色 (G)および青色 (B)の各色の蛍 光体を励起発光させてカラー表示を行う。
[0003] パネルを駆動する方法としてはサブフィールド法、すなわち、 1フィールド期間を複 数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによつ て階調表示を行う方法が一般的である。各サブフィールドは、初期化期間、書込み 期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作 に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セル において選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走 查電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電 を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光さ せることにより画像表示を行う。
[0004] このようなプラズマディスプレイ装置では、消費電力を削減するために様々な消費 電力削減技術が提案されている。特に維持期間における消費電力を削減する技術 の 1つとして、表示電極対のそれぞれが表示電極対の電極間容量を持つ容量性の 負荷であることに着目し、インダクタを構成要素に含む共振回路を用いてそのインダ クタと電極間容量とを LC共振させ、電極間容量に蓄えられた電荷を電力回収用のコ ンデンサに回収し、回収した電荷を表示電極対の駆動に再利用する、いわゆる電力 回収回路が提案されている (例えば、特許文献 1参照)。
[0005] また、サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電 を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで 、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方 法が提案されている (例えば、特許文献 2参照)。
[0006] 近年、パネルは高精細度化されるとともにますます大画面化され、カ卩えて種々の高 輝度化技術が導入されることによって消費電力が増大しており、さらなる消費電力の 低減が求められている。
特許文献 1 :特公平 7— 109542号公報
特許文献 2：特開 2000 - 242224号公報
発明の開示
[0007] 本発明のパネルの駆動方法およびプラズマディスプレイ装置は、パネルの高輝度 化を図るとともに消費電力の低減が可能なパネルの駆動方法およびプラズマデイス プレイ装置を提供する。
[0008] 本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備 えたパネルの駆動方法である。 1フィールドを、放電セルで選択的に書込み放電を発 生させる書込み期間と輝度重みに応じた回数の維持パルスを印カロして書込み放電 を発生させた放電セルで維持放電を発生させる維持期間とを有する複数のサブフィ 一ルドで構成する。さらに本発明にカゝかるプラズマディスプレイ装置は、表示電極対 の電極間容量とインダクタとを共振させて維持パルスを立ち上がらせたり立ち下がら せたりする電力回収部と維持パルスの電圧を所定の電圧にクランプするクランプ部と を有する維持パルス発生回路を備える。さらに本発明にかかるプラズマディスプレイ 装置は、維持パルスの繰り返し周期を画像信号の平均輝度レベルにもとづき設定す る。これにより、さらなる消費電力の低減が可能となる。
[0009] また本発明のパネルの駆動方法は、平均輝度レベルが低くなるにつれて、少なくと も輝度重みの最も大きいサブフィールドにおける維持パルスの繰り返し周期を段階的 に短くすることが望ましい。
[0010] また本発明のパネルの駆動方法は、表示電極対の一方に印加する維持パルスの 立ち上がる時間と、表示電極対の他方に印加する維持パルスの立ち上がる時間とが 重なる重なり期間を設け、平均輝度レベルが低くなるにつれて、少なくとも輝度重み の最も大きいサブフィールドの重なり期間を段階的に長くすることが望ましい。
[0011] また本発明のパネルの駆動方法は、維持パルスの立ち上がる時間の 2倍の時間を 維持パルスの持続時間以上に設定することが望ましい。ここで、持続時間とは、維持 パルスの電圧を所定の電圧にクランプしている時間のことである。
[0012] また本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電 極対を有する放電セルを複数備えたパネルと、画像信号の平均輝度レベルを検出 する平均輝度レベル検出回路と、表示電極対のそれぞれに維持パルスを印加して 維持放電を発生させる維持パルス発生回路とを備える。維持パルス発生回路は、表 示電極対の電極間容量とインダクタとを共振させて維持パルスを立ち上がらせたり立 ち下がらせたりする電力回収部と維持パルスの電圧を所定の電圧にクランプするクラ ンプ部とを備え、維持パルスの繰り返し周期を画像信号の平均輝度レベルにもとづき 設定する。
図面の簡単な説明
[0013] [図 1]図 1は本発明の実施の形態に力かるパネルの構造を示す分解斜視図である。
[図 2]図 2は本発明の実施の形態に力かるパネルの電極配列図である。
[図 3]図 3は本発明の実施の形態にカゝかるプラズマディスプレイ装置の回路ブロック 図である。
[図 4]図 4は本発明の実施の形態に力かるパネルの各電極に印加する駆動電圧波形 図である。 [図 5]図 5は本発明の実施の形態に力かるサブフィールド構成を示す図である。
[図 6]図 6は本発明の実施の形態に力かる維持パルス発生回路の回路図である。
[図 7]図 7は本発明の実施の形態にカゝかる維持パルス発生回路の動作を示すタイミン グチャートである。
[図 8A]図 8Aは本発明の実施の形態にカゝかる維持パルスの立ち上がり時間と維持パ ルス発生回路の無効電力との関係を示す図である。
[図 8B]図 8Bは本発明の実施の形態に力かる維持パルスの立ち上がり時間と発光効 率との関係を示す図である。
[図 9]図 9は本発明の実施の形態に力かる初期化期間における維持電極への印加電 圧と消去位相差と最後の維持パルスにおける立ち上がり時間との関係を示す図であ る。
[図 10]図 10は本発明の実施の形態に力かる最後から 2番目の維持パルスの立ち上 力 Sり時間と初期化期間における維持電極への印加電圧との関係を示す図である。
[図 11]図 11は本発明の実施の形態に力かる点灯率と点灯電圧との関係を、維持周 期をパラメタとして示す図である。
[図 12]図 12は本発明の実施の形態にカゝかるプラズマディスプレイ装置の APLと維持 パルスの形状との関係を示す図である。
[図 13]図 13は本発明の維持周期および持続時間と書込み電圧との関係を示す図で ある。
[図 14]図 14は本発明の他の実施の形態に力かるパネルの各電極に印加する駆動電 圧波形図である。
符号の説明
1 プラズマディスプレイ装置
10 パネル
21 (ガラス製の)前面板
22 走査電極
23 維持電極
24, 33 誘電体層 28 表示電極対
31 背面板
32 データ電極
34 隔壁
35 蛍光体層
51 画像信号処理回路
52 データ電極駆動回路
53 走査電極駆動回路
54 維持電極駆動回路
55 タイミング発生回路
58 APL検出回路
100, 200 維持パルス発生回路
110, 210 電力回収部
120, 220 (電圧）クランプ部
CIO, C20 (電力回収用の）コンデンサ
Cp 電極間容量
Ql l, Q12, Q13, Q14, Q21, Q22, Q23, Q24, Q28, Q29 スイッチング素 子
Dl l, D12, D21, D22 (逆流防止用の）ダイオード
Ll l, L12, L21, L22 インダクタ
発明を実施するための最良の形態
[0015] 以下、本発明の実施の形態に力かるプラズマディスプレイ装置について、図面を用 いて説明する。
[0016] (実施の形態）
図 1は、本発明の実施の形態にカゝかるパネル 10の構造を示す分解斜視図である。 ガラス製の前面板 21上には、走査電極 22と維持電極 23とからなる表示電極対 28が 複数形成されている。そして走査電極 22と維持電極 23とを覆うように誘電体層 24が 形成され、誘電体層 24上に保護層 25が形成されている。背面板 31上にはデータ電 極 32が複数形成され、データ電極 32を覆うように誘電体層 33が形成され、さらにそ の上に井桁状の隔壁 34が形成されている。隔壁 34の側面および誘電体層 33上に は赤色 (R)、緑色 (G)および青色 (B)の各色に発光する蛍光体層 35が設けられて いる。
[0017] 前面板 21と背面板 31とは、微小な放電空間を挟んで表示電極対 28とデータ電極 32とが交差するように対向配置され、その外周部はガラスフリット等の封着材によつ て封着されている。放電空間には、例えばネオンとキセノンの混合ガスが放電ガスと して封入されている。本実施の形態においては、輝度向上のためにキセノン分圧を 1 0%とした放電ガスが用いられている。放電空間は隔壁 34によって複数の区画に仕 切られており、表示電極対 28とデータ電極 32とが交差する部分に放電セルが形成さ れている。これらの放電セルが放電、発光することにより画像が表示される。
[0018] なお、パネルの構造は上述したものに限られるわけではなぐ例えばストライプ状の 隔壁を備えたものであってもよ 、。
[0019] 図 2は、本発明の実施の形態に力かるパネル 10の電極配列図である。パネル 10に は、行方向に長い n本の走査電極 SCl〜SCn (図 1の走査電極 22)および n本の維 持電極 SUl〜SUn (図 1の維持電極 23)が配列されている。また、列方向に長い m 本のデータ電極 Dl〜Dm (図 1のデータ電極 32)が配列されている。そして、 1対の 走査電極 SCi (i= l〜n)および維持電極 SUiと 1つのデータ電極 Dj (j = l〜m)とが 交差した部分に放電セルが形成され、放電セルは放電空間内に m X n個形成されて いる。なお、図 1、図 2に示すように、走査電極 SCiと維持電極 SUiとは互いに平行に 対をなして形成されているために、走査電極 SCl〜SCnと維持電極 SUl〜SUnと の間に大きな電極間容量 Cpが存在する。
[0020] 図 3は、本発明の実施の形態に力かるプラズマディスプレイ装置 1の回路ブロック図 である。プラズマディスプレイ装置 1は、パネル 10、画像信号処理回路 51、データ電 極駆動回路 52、走査電極駆動回路 53、維持電極駆動回路 54、タイミング発生回路 55、 APL検出回路 58および各回路ブロックに必要な電源を供給する電源回路（図 示せず)を備えている。 [0021] 画像信号処理回路 51は、入力された画像信号 Sigをサブフィールド毎の発光 '非 発光を示す画像データに変換する。データ電極駆動回路 52はサブフィールド毎の 画像データを各データ電極 Dl〜Dmに対応する信号に変換し各データ電極 Dl〜 Dmを駆動する。 APL検出回路 58は画像信号 Sigの平均輝度レベル (以下、「APL 」と略記する）を検出する。具体的には、例えば画像信号の輝度値を 1フィールド期間 または 1フレーム期間にわたって累積する等の一般に知られた手法を用いることによ つて APLを検出する。
[0022] タイミング発生回路 55は水平同期信号 H、垂直同期信号 Vおよび APL検出回路 5 8が検出した APLをもとにして各回路ブロックの動作を制御する各種のタイミング信 号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路 53は、維持期 間において走査電極 SCl〜SCnに印加する維持パルスを発生するための維持パル ス発生回路 100を有し、タイミング信号にもとづ 、て各走査電極 SC 1〜SCnをそれ ぞれ駆動する。
[0023] 維持電極駆動回路 54は、初期化期間において維持電極 SUl〜SUnに電圧 Vel を印加する回路と、維持期間において維持電極 SUl〜SUnに印加する維持パルス を発生するための維持パルス発生回路 200とを有し、タイミング信号にもとづいて維 持電極 SU 1〜SUnを駆動する。
[0024] 次に、パネル 10を駆動するための駆動電圧波形とその動作について説明する。プ ラズマディスプレイ装置 1は、サブフィールド法、すなわち 1フィールド期間を複数の サブフィールドに分割し、サブフィールド毎に各放電セルの発光 ·非発光を制御する ことによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間 および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み放電に 必要な壁電荷を各電極上に形成する。このときの初期化動作には、全ての放電セル で初期化放電を発生させる初期化動作 (以下、「全セル初期化動作」と略記する）と、 維持放電を行った放電セルで初期化放電を発生させる初期化動作 (以下、「選択初 期化動作」と略記する）とがある。書込み期間では、発光させるべき放電セルで選択 的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに比 例した数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放 電セルで維持放電を発生させて発光させる。このときの比例定数を輝度倍率と呼ぶ。 なお、サブフィールド構成の詳細については後述することとし、ここではサブフィール ドにおける駆動電圧波形とその動作について説明する。
[0025] 図 4は、本発明の実施の形態にカゝかるパネル 10の各電極に印加する駆動電圧波 形図である。図 4には、全セル初期化動作を行うサブフィールドと選択初期化動作を 行うサブフィールドとを示す。
[0026] まず、全セル初期化動作を行うサブフィールドについて説明する。
[0027] 初期化期間前半部では、データ電極 Dl〜Dm、維持電極 SUl〜SUnにそれぞれ OVを印加し、走査電極 SCl〜SCnには、維持電極 SUl〜SUnに対して放電開始 電圧以下の電圧 Vilから、放電開始電圧を超える電圧 Vi2に向カゝつて緩やかに上昇 する傾斜波形電圧 (以下「ランプ電圧」と記す)を印加する。ランプ電圧が上昇する間 に、走査電極 SCl〜SCnと維持電極 SUl〜SUn、データ電極 Dl〜Dmとの間でそ れぞれ微弱な初期化放電が起こる。走査電極 SCl〜SCn上部に負の壁電圧が蓄 積されるとともに、データ電極 Dl〜Dm上部および維持電極 SUl〜SUn上部には 正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保 護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
[0028] 初期化期間後半部では、維持電極 SUl〜SUnに正の電圧 Velを印加し、走査電 極 SCl〜SCnには、維持電極 SUl〜SUnに対して放電開始電圧以下となる電圧 V i3から放電開始電圧を超える電圧 Vi4に向力つて緩やかに下降するランプ電圧を印 加する。この間に、走査電極 SCl〜SCnと維持電極 SUl〜SUn、データ電極 Dl〜 Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極 SCl〜SCn上 部の負の壁電圧および維持電極 SUl〜SUn上部の正の壁電圧が弱められ、デー タ電極 Dl〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。以上に より、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。
[0029] 続く書込み期間では、維持電極 SUl〜SUnに電圧 Ve2を、走査電極 SCl〜SCn に電圧 Vcを印加する。次に、 1行目の走査電極 SC1に負の走査パルス電圧 Vaを印 カロするとともに、データ電極 Dl〜Dmのうち 1行目に発光させるべき放電セルのデー タ電極 Dk (k= l〜m)に正の書込みパルス電圧 Vdを印加する。このときデータ電極 Dk上と走査電極 SCI上との交差部の電圧差は、外部印加電圧の差 (Vd— Va)にデ ータ電極 Dk上の壁電圧と走査電極 SC1上の壁電圧の差とが加算されたものとなり 放電開始電圧を超える。そして、データ電極 Dkと走査電極 SC1との間および維持電 極 SU1と走査電極 SC1との間に書込み放電が起こり、走査電極 SC1上に正の壁電 圧が蓄積され、維持電極 SU1上に負の壁電圧が蓄積され、データ電極 Dk上にも負 の壁電圧が蓄積される。このようにして、 1行目に発光させるべき放電セルで書込み 放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込み パルス電圧 Vdを印加しなかったデータ電極 Dl〜Dmと走査電極 SC 1との交差部の 電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動 作を n行目の放電セルに至るまで行い、書込み期間が終了する。
[0030] 続く維持期間では、消費電力を削減するために電力回収回路を用いて駆動を行つ ているが、駆動電圧波形の詳細については後述する。ここでは維持期間における維 持動作の概要について説明する。まず走査電極 SCl〜SCnに正の維持パルス電圧 Vsを印加するとともに維持電極 SUl〜SUnに電圧 OVを印加する。すると前の書込 み期間で書込み放電を起こした放電セルでは、走査電極 SCi上と維持電極 SUi上と の電圧差が維持パルス電圧 Vsに走査電極 SCi上の壁電圧と維持電極 SUi上の壁 電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極 SCiと 維持電極 SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層 35 が発光する。そして走査電極 SCi上に負の壁電圧が蓄積され、維持電極 SUi上に正 の壁電圧が蓄積される。さらにデータ電極 Dk上にも正の壁電圧が蓄積される。書込 み期間において書込み放電が起きな力つた放電セルでは維持放電は発生せず、初 期化期間の終了時における壁電圧が保たれる。
[0031] 続いて、走査電極 SCl〜SCnには電圧 OVを、維持電極 SUl〜SUnには維持パ ルス電圧 Vsをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持 電極 SUi上と走査電極 SCi上との電圧差が放電開始電圧を超えるので再び維持電 極 SUiと走査電極 SCiとの間に維持放電が起こり、維持電極 SUi上に負の壁電圧が 蓄積され走査電極 SCi上に正の壁電圧が蓄積される。以降同様に、走査電極 SC1 〜SCnと維持電極 SU 1〜SUnとに交互に輝度重みに輝度倍率を乗じた数の維持 パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間にお いて書込み放電を起こした放電セルで維持放電が継続して行われる。
[0032] 維持期間の最後には走査電極 SC 1〜SCnと維持電極 SU 1〜SUnとの間にいわ ゆる細幅パルス状の電圧差を与えて、データ電極 Dk上の正の壁電圧を残したまま、 走査電極 SCiおよび維持電極 SUi上の壁電圧の一部または全部を消去する。具体 的には、維持電極 SUl〜SUnをー且 OVに戻した後、走査電極 SCl〜SCnに維持 パルス電圧 Vsを印加する。すると、維持放電を起こした放電セルの維持電極 SUiと 走査電極 SCiとの間で維持放電が起こる。そしてこの放電が収束する前、すなわち放 電で発生した荷電粒子が放電空間内に十分残留して!/ヽる間に維持電極 SU1〜SU nに電圧 Velを印加する。これにより維持電極 SUiと走査電極 SCiとの間の電圧差が (Vs— Vel)の程度まで弱まる。すると、データ電極 Dk上の正の壁電荷を残したまま 、走査電極 SCl〜SCn上と維持電極 SUl〜SUn上との間の壁電圧はそれぞれの 電極に印加した電圧の差 (Vs— Vel)の程度まで弱められる。以下、この放電を「消 去放電」と呼ぶ。
[0033] このように、最後の維持放電、すなわち消去放電を発生させるための電圧 Vsを走 查電極 SCl〜SCnに印加した後、所定の時間間隔（以下、「消去位相差 Thl」と呼 称する）の後、表示電極対の電極間の電位差を緩和するための電圧 Velを維持電 極 SUl〜SUnに印加する。こうして維持期間における維持動作が終了する。
[0034] 次に、選択初期化動作を行うサブフィールドの動作について説明する。
[0035] 選択初期化を行う初期化期間では、維持電極 SUl〜SUnに電圧 Velを、データ 電極 Dl〜Dmに OVをそれぞれ印加し、走査電極 SCl〜SCnに電圧 Vi3'力 電圧 Vi4に向力つて緩やかに下降するランプ電圧を印加する。すると前のサブフィールド の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査 電極 SCi上および維持電極 SUi上の壁電圧が弱められる。またデータ電極 Dkに対 しては、直前の維持放電によってデータ電極 Dk上に十分な正の壁電圧が蓄積され ているので、この壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調 整される。一方、前のサブフィールドで維持放電を起こさな力つた放電セルについて は放電することはなぐ前のサブフィールドの初期化期間終了時における壁電荷がそ のまま保たれる。このように選択初期化動作は、直前のサブフィールドの維持期間で 維持動作を行った放電セルに対して選択的に初期化放電を行う動作である。
[0036] 続く書込み期間の動作は全セル初期化を行うサブフィールドの書込み期間の動作 と同様であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて 同様である。
[0037] 次に、サブフィールド構成について説明する。
[0038] 図 5は本発明の実施の形態に力かるサブフィールド構成を示す図である。本実施の 形態においては、 1フィールドを 10のサブフィールド（第 1SF、第 2SF、 · · ·、第 10S F)に分割する。各サブフィールドはそれぞれ、例えば（1、 2、 3、 6、 11、 18、 30、 44 、 60、 80)の輝度重みを持つ。また、第 1SFの初期化期間では全セル初期化動作を 行い、第 2SF〜第 10SFの初期化期間では選択初期化動作を行うものとする。また 各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに 所定の輝度倍率を乗じた数の維持パルスが表示電極対のそれぞれに印加される。
[0039] しかし、本発明はサブフィールド数や各サブフィールドの輝度重みが上記の値に限 定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切換え る構成であってもよい。
[0040] 図 6は、本発明の実施の形態に力かる維持パルス発生回路 100、 200の回路図で ある。図 6にはパネル 10の電極間容量を Cpとして示し、走査パルスおよび初期化電 圧波形を発生させる回路は省略している。
[0041] 維持パルス発生回路 100は、電力回収部 110とクランプ部 120とを備えている。電 力回収部 110は、電力回収用のコンデンサ C10、スイッチング素子 Ql l、 Q12、逆 流防止用のダイオード Dl l、 D12、共振用のインダクタ LI 1、 L12を有している。また 、クランプ部 120は、スイッチング素子 Q13、 Q14を有する。そして電力回収部 110 およびクランプ部 120は走査パルス発生回路 (維持期間中は短絡状態となるため図 示せず）を介して電極間容量 Cpの一端である走査電極 22に接続されている。ここで インダクタ Ll l、 L12のインダクタンスは、電極間容量 Cpとの共振周期が維持パルス の持続時間より長くなるように設定されている。ここで、共振周期とは LC共振による周 期のことである。例えばインダクタのインダクタンスを L、コンデンサのキャパシタンスを Cとしたときに、共振周期は計算式「2 π (LC)」によって求めることができる。そして 、ここでのインダクタンス Lはインダクタ LI 1またはインダクタ L12のインダクタンスのこ とであり、キャパシタンス Cはパネル 10の電極間容量 Cpのことである。
[0042] 電力回収部 110は、電極間容量 Cpとインダクタ L11またはインダクタ L12とを LC共 振させて維持パルスの立ち上がりおよび立ち下がりを行う。維持パルスの立ち上がり 時には、電力回収用のコンデンサ C10に蓄えられている電荷をスイッチング素子 Q1 1、ダイオード D11およびインダクタ L11を介して電極間容量 Cpに移動する。維持パ ルスの立ち下がり時には、電極間容量 Cpに蓄えられた電荷を、インダクタ L12、ダイ オード D12およびスイッチング素子 Q12を介して電力回収用のコンデンサ C10に戻 す。こうして走査電極 22への維持パルスの印加を行う。このように、電力回収部 110 は電源力も電力を供給されることなく LC共振によって走査電極 22の駆動を行うため 、理想的には消費電力が 0となる。なお、電力回収用のコンデンサ C10は電極間容 量 Cpに比べて十分に大き 、容量を持ち、電力回収部 110の電源として働くように、 電源 VSの電圧値 Vsの半分の約 VsZ2に充電されている。なお、電力回収部 110の インピーダンスは大きいので、仮に電力回収部 110によって走査電極 22が駆動され ているときに強 、維持放電が発生した場合、その放電電流によって走査電極 22に印 加する電圧が大きく低下してしまう。しかし本実施の形態においては、電力回収部 11 0によって走査電極 22が駆動されている間には維持放電が発生しないか、または維 持放電が発生してもその放電電流によって走査電極 22に印加する電圧が大きく低 下しな 、程度の維持放電になるように、電源 VSの電圧値は低 、値に設定されて!、る
[0043] 電圧クランプ部 120は、スイッチング素子 Q 13を介して走査電極 22を電源 VSに接 続し、走査電極 22を電圧 Vsにクランプする。また、スイッチング素子 Q 14を介して走 查電極 22を接地し、 OVにクランプする。このようにして電圧クランプ部 120は走查電 極 22を駆動する。したがって、電圧クランプ部 120による電圧印加時のインピーダン スは小さぐ強い維持放電による大きな放電電流を安定して流すことができる。
[0044] こうして維持パルス発生回路 100は、スイッチング素子 Ql l、 Q12、 Q13および Ql 4を制御することによって電力回収部 110と電圧クランプ部 120とを用いて走査電極 22に維持パルスを印加する。なお、これらのスイッチング素子は、 MOSFETや IGB T等の一般に知られた素子を用いて構成することができる。
[0045] 維持パルス発生回路 200は、電力回収用のコンデンサ C20、スイッチング素子 Q2 1、 Q22、逆流防止用のダイオード D21、 D22、共振用のインダクタ L21、インダクタ L22を有する電力回収部 210と、スイッチング素子 Q23、 Q24を有するクランプ部 22 0とを備え、パネル 10の電極間容量 Cpの一端である維持電極 23に接続されている。 維持パルス発生回路 200の動作は維持パルス発生回路 100と同様である。なお、こ こでも、インダクタ L21、 L22のインダクタンスは、電極間容量 Cpとの共振周期が維 持パルスの持続時間より長くなるように設定されて ヽる。
[0046] また、図 6には、表示電極対の電極間の電位差を緩和するための電圧 Velを発生 する電源 VE、電圧 Velを維持電極 23に印加するためのスイッチング素子 Q28、 Q2 9もあわせて示して!/、るが、これらの動作につ!ヽては後述する。
[0047] 図 7は、本発明の実施の形態に力かる維持パルス発生回路 100、 200の動作を示 すタイミングチャートである。維持パルスの繰り返し周期（以下、「維持周期」と略記す る）の 1周期分を T1〜T6で示す 6つの期間に分割し、それぞれの期間について説明 する。なお、以下の説明において、スイッチング素子を導通させる動作を ΟΝ、遮断さ せる動作を OFFと表記する。この繰り返し周期とは、維持期間において表示電極対 に繰り返し印加される維持パルスの間隔のことであり、例えば、期間 T1〜T6によって 繰り返される周期のことを表す。また、図 7では、正極の波形を用いて説明をするが、 本発明はこれに限られるものではない。例えば、負極の波形における実施の形態例 は省略する力 以下の説明の正極の波形において「立ち上がり」と表現しているもの を、負極の波形においては「立ち下がり」に読みかえることで、負極の波形であっても 同様の効果を得ることができるものである。
[0048] 次に図 7を用いて期間 T1から期間 Τ6までについて説明する。
[0049] (期間 T1)
時刻 tlでスイッチング素子 Q12を ONにする。すると、走査電極 22からインダクタ L 12、ダイオード D12、スイッチング素子 Q12を通してコンデンサ C10に電流が流れ 始め、走査電極 22の電圧が下がり始める。本実施の形態においては、インダクタ L1 2と電極間容量 Cpとの共振周期は 2000nsecに設定されているため、時刻 tlから 10 OOnsec後には走査電極 22の電圧はほぼ OVまで低下する。し力し、時刻 tlから時刻 t2bまでの期間 T1、すなわち電力回収部 110を用いた維持パルスの立ち下がり時間 は lOOOnsecよりも短い 650nsec〜850nsecの範囲で APLにもとづき設定されてい るため、時刻 t2bにおいて走査電極 22の電圧は 0Vまでは下がらない。そして、時刻 t 2bでスイッチング素子 Q 14を ONにする。すると、走査電極 22はスイッチング素子 Q 14を通して直接に接地されるため、走査電極 22の電圧は 0Vにクランプされる。
[0050] なお、スイッチング素子 Q24は ONにされており、維持電極 23は 0Vにクランプされ て 、る。そして時刻 t2aの直前に維持電極 23を 0Vにクランプして!/、たスイッチング素 子 Q24を OFFにする。
[0051] (期間 T2)
時刻 t2aでスイッチング素子 Q21を ONにする。すると、電力回収用のコンデンサ C 20からスイッチング素子 Q21、ダイオード D21、インダクタ L21を通して維持電極 23 へ電流が流れ始め、維持電極 23の電圧が上がり始める。インダクタ L21と電極間容 量 Cpとの共振周期も 2000nsecに設定されているため、時刻 t2aから lOOOnsec後 には維持電極 23の電圧はほぼ電圧 Vsまで上昇する。しかし、時刻 t2aから時刻 t3ま での期間 T2、すなわち電力回収部 210を用いた維持パルスの立ち上がり時間は 90 Onsecに設定されて!、るため、時刻 t3にお!/、て維持電極 23の電圧は Vsまでは上が らない。そして、時刻 t3でスイッチング素子 Q23を ONにする。すると、維持電極 23は スイッチング素子 Q23を通して直接に電源 VSへ接続されるため、維持電極 23は電 圧 Vs〖こクランプされる。
[0052] なお、本実施の形態では、期間 T1と期間 T2とが重なる期間を設けている。以下、 この期間、すなわち時刻 t2aから時刻 t2bまでの期間を「重なり期間」と呼ぶ。そして 重なり期間の時間は 250nsec〜450nsecの範囲で APLにもとづき設定されている。 そして、本実施の形態では、この重なり期間を設けることで維持周期を短縮している。
[0053] (期間 T3)
維持電極 23が電圧 Vsにクランプされると、書込み放電を起こした放電セルでは走 查電極 22と維持電極 23との間の電圧差が放電開始電圧を超え維持放電が発生す る。そして維持電極 23を電圧 Vsにクランプして!/、たスイッチング素子 Q23は時刻 t4 直前に OFFにする。
[0054] このように期間 T3では維持電極 23の電圧は維持パルス電圧 Vsに保たれており、 期間 T3の時間は維持電極 23に印加する維持パルスのパルス持続時間である。この ようにパルス持続時間とは、共振により立ち上げられた維持パルスの電圧を電圧 Vs にクランプし、さらに所定時間の間電圧 Vsを持続している時間のことを意味する。ここ で、本実施の形態においては、期間 T3は、 850nsec〜1250nsecの範囲で APLに もとづき設定されている。
[0055] なお、スイッチング素子 Q 12は時刻 t2b以降、時刻 t5aまでに OFFすればよぐスィ ツチング素子 Q21は時刻 t3以降、時刻 t4までに OFFすればよい。
[0056] (期間 T4)
時刻 t4でスイッチング素子 Q22を ONにする。すると、維持電極 23からインダクタ L 22、ダイオード D22、スイッチング素子 Q22を通してコンデンサ C20に電流が流れ 始め、維持電極 23の電圧が下がり始める。インダクタ L22と電極間容量 Cpとの共振 周期も 2000nsecに設定されており、一方、時刻 t4から時刻 t5bまでの期間 T4、すな わち電力回収部 210を用いた維持パルスの立ち上がり時間は 650nsec〜850nsec の範囲で APLにもとづき設定されている。したがって、時刻 t5bにおいて維持電極 2 3の電圧は 0Vまでは下がらな!/、。
[0057] そして、時刻 t5bでスイッチング素子 Q24を ONにする。すると、維持電極 23はスィ ツチング素子 Q24を通して直接に接地されるため、維持電極 23は 0Vにクランプされ る。なお、走査電極 22を 0Vにクランプしていたスイッチング素子 Q14を時刻 t5aの直 前に OFFにする。
[0058] (期間 T5)
時刻 t5aでスイッチング素子 Q 11を ONにする。すると、電力回収用のコンデンサ C 10からスイッチング素子 Ql l、ダイオード Dl l、インダクタ L 11を通して走査電極 22 へ電流が流れ始め、走査電極 22の電圧が上がり始める。インダクタ L11と電極間容 量 Cpとの共振周期は 2000nsecに設定されており、一方、電力回収部 110を用いた 維持パルスの立ち下がり時間は 900nsecに設定されている。したがって、時刻 t6に おいて走査電極 22の電圧は電圧 Vsまでは上がらない。そして、時刻 t6でスィッチン グ素子 Q13を ONにする。すると、走査電極 22は電圧 Vsにクランプされる。
[0059] なお、本実施の形態では、期間 T4と期間 T5とが重なる期間を設けており、この期 間、すなわち時刻 t5aから時刻 t5bまでの期間も「重なり期間」と呼ぶ。そしてこの重な り期間の時間も、 250nsec〜450nsecの範囲で APLにもとづき設定されている。
[0060] (期間 T6)
走査電極 22が電圧 Vsにクランプされると、書込み放電を起こした放電セルでは走 查電極 22と維持電極 23との間の電圧差が放電開始電圧を超え維持放電が発生す る。
[0061] このように期間 T6では走査電極 22の電圧は維持パルス電圧 Vsに保たれており、 期間 T6の時間は走査電極 22に印加する維持パルスのパルス持続時間である。本 実施の形態においては、期間 T6も、 850nsec〜1250nsecの範囲で APLにもとづ き設定されている。
[0062] なお、スイッチング素子 Q22は時刻 t5b以降、次の維持周期の時刻 t2aまでに OF Fすればよぐスイッチング素子 Q11は時刻 t6以降、次の維持周期の時刻 tlまでに OFFすればよい。また、維持パルス発生回路 100、 200の出力インピーダンスを下 げるために、スイッチング素子 Q24は次の維持周期の時刻 t2a直前に、スイッチング 素子 Q13は次の維持周期の時刻 tl直前に OFFにすることが望ましい。
[0063] 以上の期間 T1〜T6の動作を繰り返すことにより、本実施の形態における維持パル ス発生回路 100、 200は必要な数の維持パルスを走査電極 22、維持電極 23に印加 する。
[0064] 以上、（期間 T1から期間 Τ6で)説明したように、本実施の形態においては、インダ クタ Ll l、 L21と電極間容量 Cpとの共振周期が、維持パルスの持続時間、すなわち 期間 T3、 Τ6よりも長くなるように設定にしている。さらに、電力回収部 110、 210を用 いた維持パルスの立ち上がり時間である期間 Τ2、 Τ5を 2倍した時間が期間 Τ3、 Τ6 よりも長くなるように設定して 、る。そしてこのように設定することにより維持パルス発 生回路 100、 200の無効電力（発光に寄与することなく消費される電力）を削減し、発 光効率 (消費電力に対する発光強度)を向上させている。次に、その理由について説 明する。
[0065] 本発明者らは、電力回収部 110、 210の共振周期と無効電力および発光効率との 関係を調べるために、電力回収部 110、 210の共振周期を変えながら、無効電力お よび発光効率を測定した。なお、本発明者らは、維持パルスの立ち上がり時間を電 力回収部 110、 210における共振周期の 2分の 1に設定して実験を行った。したがつ て、例えば、電力回収部 110、 210の共振周期が 1200nsecのときは立ち上がり時間 は 600nsecであり、共振周期が 1600nsecのときは立ち上がり時間は 800nsecであ る。
[0066] 図 8Aは、本実施の形態に力かる維持パルスの立ち上がり時間と維持パルス発生 回路の無効電力との関係を示した図である。
[0067] 図 8Bは、立ち上がり時間と発光効率との関係を示した図である。なお、図 8A、図 8 Bともに、立ち上がり時間を 600nsecとしたときの無効電力および発光効率を 100と して百分率計算した値を表しており、図 8Aの縦軸は無効電力比を、図 8Bの縦軸は 発光効率比をそれぞれ表し、横軸はともに立ち上がり時間を表す。
[0068] この実験から、立ち上がり時間を長くすることで維持パルス発生回路 100、 200の 無効電力が削減されることがわ力つた。図 8Aに示すように、例えば立ち上がり時間を 600nsec力ら 750nsecにすることで無効電力が約 10%、 900nsecにすることで無効 電力が約 15%削減される。さらに、立ち上がり時間を長くすることで発光効率が向上 することもわかった。図 8Bに示すように、立ち上がり時間を 600nsecから 750nsecに することで発光効率が約 5%、 900nsecにすることで発光効率が約 13%向上する。
[0069] このように、維持パルスの立ち上がりを 750nsec以上、さらに望ましくは 900nsec以 上となるように緩やかにすると維持パルス発生回路 100、 200の無効電力が削減され るだけでなぐ維持放電の発光効率も向上することが実験的に確認された。
[0070] なお、上述の駆動方法にお!、て維持パルス持続時間が短すぎると、維持放電にと もなつて形成される壁電圧が不足し、維持放電を継続して発生させることができなく なる。逆に維持パルス持続時間が長すぎると維持パルスの繰り返し周期が長くなつて しまい、必要な数の維持パルスを表示電極対に印加できなくなる。そのため実用的 には維持パルス持続時間を 800nsec〜1500nsec程度に設定することが望ましい。 そして、本実施の形態においては、維持パルス持続時間に相当する期間 T3、 Τ6を 、十分な壁電圧を蓄積することができ、必要な数の維持パルスを確保できる時間 850 nsec〜 1250nsec【こ設定して ヽる。
[0071] これらの条件を勘案すると、電力回収部 110、 210を用いた維持パルスの立ち上が り時間である期間 T2、 Τ5を 2倍した時間が維持パルスの持続時間である期間 Τ3、 Τ 6よりも長くなるように設定することで、無効電力の削減および発光効率の向上の効 果が得られることがゎカゝる。さら〖こ好ましくは、維持パルスの立ち上がり時間が期間 Τ 3、 Τ6よりも長くなるように設定するとよい。また、インダクタ Ll l、 L21と電極間容量 C pとの共振周期を維持パルスの立ち上がり時間である期間 T2、 Τ5の 2倍以上に設定 することで、維持パルスの立ち上がり時間である期間 Τ2、 Τ5において表示電極対に 印加する電圧が低下することを防ぐことができる。したがって、共振周期が維持パル スの持続時間である期間 Τ3、 Τ6よりも長くなるように設定することで、無効電力の削 減および発光効率の向上の効果が得られる。さらに好ましくは、共振周期を 0. 5〜0 . 75倍した時間が期間 Τ3、 Τ6よりも長くなるように設定するとよい。
[0072] また、維持周期は期間 T1から期間 Τ6までが 1周期となる力 本実施の形態におい ては、期間 T1と期間 Τ2とが重なる時刻 t2aから時刻 t2bまでの重なり期間および期 間 T4と期間 T5とが重なる時刻 t5aから時刻 t5bまでの重なり期間を設けることでそれ ら重なり期間の分だけ維持周期を短縮している。そのため 1フィールドの駆動時間も 短縮されるが、短縮された駆動時間を利用して輝度倍率をあげて維持パルス数を増 加させ、表示画像のピーク輝度を上昇している。
[0073] また、本実施の形態における維持パルス発生回路 100、 200においては、維持パ ルスの立ち上がりの共振周期を決めるインダクタ Ll l、 L21と、維持パルスの立ち下 力 Sりの共振周期を決めるインダクタ L12、 L22とを独立に備えている。そのため、維持 パルスの立ち上がり時間、立ち下がり時間を変更する場合には、インダクタ Ll l、 L2
1、またはインダクタ L12、 L22の値を変更すればよぐパネルの様々な仕様に対応 することができる。特に、上述したように立ち上がり時間を長くして維持パルスの立ち 上がりを緩やかにする場合には、維持パルスの立ち上がりの共振周期および立ち下 力 Sりの共振周期をそれぞれ独立に設定できることが望ましい。さらに、電力回収部 11 0、 210のインダクタ Ll l、 L21とインダクタ L12、 L22とを独立に備えた構成とするこ とで、インダクタ 1つあたりの発熱量も半分にでき、インダクタの熱抵抗を低減する効 果も得られる。
[0074] なお、上述した説明では、維持パルスの立ち上がり時間と立ち下がり時間との差は あまり大きくはない。そのため、電力回収部 110、 210における維持パルスの立ち上 力 Sりの共振周期と立ち下がりの共振周期とを同じ値に設定し、インダクタ Ll l、 L21と インダクタ L12、 L22とを同一のインダクタンスとしている。
[0075] 次に、維持期間の後半部力 消去放電を発生させる電位差を表示電極対の電極 間に与える際の動作について詳細に説明する。図 7の期間 T7、期間 Τ8、期間 Τ9、 期間 T10はそれぞれ上述の期間 Tl、期間 Τ2、期間 Τ3、期間 Τ4と同様であるため 説明を省略する。次に再度図 7を用いて期間 T11から期間 T13までについて説明す る。
[0076] (期間 T11)
時刻 ti lでスイッチング素子 Q11を ONにする。すると、電力回収用のコンデンサ C 10からスイッチング素子 Ql l、ダイオード Dl l、インダクタ L 11を通して走査電極 22 へ電流が流れ始め、走査電極 22の電圧が上がり始める。なお、本実施の形態では、 時刻 11から時刻 tl 2までの期間 Tl 1、すなわち維持期間における最後の維持パル スの立ち上がり時間を 650nsecとし、その他の維持パルスの立ち上がり時間（期間 T 2、期間 T5)の 900nsecよりも短く設定している。そして走査電極 22の電圧が Vs付 近まで上昇する以前の時刻 12でスイッチング素子 Q 13を ONにする。すると走査電 極 22はスイッチング素子 Q13を通して直接に電源 VSへ接続され、電圧 Vsにクラン プされる。
[0077] (期間 T12)
走査電極 22の電圧が急峻に電圧 Vsに上昇すると、維持放電を起こした放電セル では走査電極 22と維持電極 23との間の電圧差が放電開始電圧を超え維持放電が 発生する。そして、維持電極 23を 0Vにクランプしていたスイッチング素子 Q24を時 刻 tl3直前に OFFにする。
[0078] (期間 T13) 時刻 tl3でスイッチング素子 Q28およびスイッチング素子 Q29を ONにする。すると 維持電極 23はスイッチング素子 Q28、 Q29を通して直接に消去用の電源 VEへ接 続されるため、維持電極 23の電圧は急峻に Velまで上昇する。時刻 tl3は期間 T12 で発生した維持放電が収束する前、すなわち維持放電で発生した荷電粒子が放電 空間内に十分残留して!/、る時刻である。そして荷電粒子が放電空間内に十分残留し ている間に放電空間内の電界が変化するので、この変化した電界を緩和するように 荷電粒子が再配置されて壁電荷を形成する。このとき、走査電極 22に印加されてい る電圧 Vsと維持電極 23に印加されて!、る電圧 Ve 1との差が小さ!/、ため、走査電極 2 2上および維持電極 23上の壁電圧が弱められる。このように、時刻 tl2から時刻 tl3 までの時間間隔、すなわち期間 T12は、最後の維持放電を発生させるための電圧 V sを走査電極 22に印加してから、維持電極 23に電圧 Velを与えるまでの時間間隔で ある。そして、この電圧 Velを最後の維持放電が収束する前に維持電極 23に印加す ることで、表示電極対の電極間の電位差を緩和させる。最後の維持放電を発生させ るための電圧 Vsを走査電極 22に印加してカゝら電圧 Velを維持電極 23に印加するま での位相差は細幅パルス形状となり、そのパルス幅は消去位相差 Thlである。した がって、最後に発生する維持放電は消去放電と呼べる放電となる。また、データ電極 32はこのとき 0Vに保持されており、データ電極 32に印加されている電圧と走査電極 22に印加されている電圧との電位差を緩和するように放電による荷電粒子が壁電荷 を形成するので、データ電極 32上には正の壁電圧が蓄積される。
[0079] 本実施の形態では、消去位相差 Thlである期間 T12の時間を 350nsecに設定し ている。さらに、維持期間の最後の維持パルスの立ち上がり時間である期間 T11の 時間を 650nsecに設定して他の維持パルスにおける立ち上がり時間である期間 T2 、期間 T5の 900nsecよりも短くしている。
[0080] 以上、（期間 T11から期間 T13で)説明したように、消去位相差 Thlを 350nsecに 設定するとともに、維持期間における最後の維持パルスの立ち上がり時間を他の維 持パルスにおける立ち上がり時間よりも短い 650nsecに設定した理由について説明 する。
[0081] 本発明者らは、消去位相差 Thlおよび最後の維持パルスにおける立ち上がり時間 と初期化期間における維持電極 23への印加電圧 Velとの関係を調べる実験を行つ た。維持電極 23への印加電圧 Ve 1の設定が高すぎると書込みノ ルスを印加して!/ヽ な 、放電セルでも書込み放電が発生すると 、う誤動作が発生する可能性があるので この電圧を下げることが駆動マージンを広げる上で望ましい。
[0082] 図 9は、初期化期間において正常な選択初期化動作を行うために必要な電圧 Vel と消去位相差 Thlと最後の維持パルスにおける立ち上がり時間との関係を示す図で ある。横軸が消去位相差 Thを、縦軸が電圧 Velを示している。実験の結果、最後の 維持パルスにおける立ち上がり時間を 800nsec以下に、消去位相差 Thlを 350nse c〜400nsecに設定することで、正常な選択初期化動作を行うために必要な電圧 Ve 1を低くできることがわ力つた。本実施の形態においてはこれらの実験結果を踏まえ て、消去位相差 Thlを 350nsecに、最後の維持パルスにおける立ち上がり時間を 6 50nsecに設定している。これにより、維持電極に印加する電圧 Velを低くして書込 み時の駆動マージンを広げ、安定した初期化放電および書込み放電を実現して!/、る
[0083] カロえて、本発明者らは、維持期間の最後から 2番目の維持パルスの立ち上がり時 間、すなわち図 7の期間 T8を 900nseCよりも短くすることで、正常な選択初期化動作 を行うために必要な電圧 Velをさらに低くすることができることを実験により見出した。
[0084] 図 10は、最後から 2番目の維持パルスの立ち上がり時間と電圧 Velとの関係を示 す図である。横軸が最後から 2番目の維持パルスにおける立ち上がり時間を、縦軸が 電圧 Velを示している。実験の結果、最後から 2番目の維持パルスにおける立ち上 力 Sり時間を 800nsec以下に設定することで電圧 Velを低くすることが明らかになった 。同時に、それ以上短く設定しても電圧 Velはあまり変わらないことも明らかになった 。そこで本実施の形態では回収電力の利用効率等を考慮して、最後から 2番目の維 持パルスにおける立ち上がり時間を 750nsecにしている。これにより、正常な初期化 放電を発生させるために必要な維持電極印加電圧 Ve 1をさらに低くして、さらなる駆 動マージンの拡大を実現して 、る。
[0085] 次に、本発明者らは、維持放電が発生する放電セル数の全放電セル数に対する割 合 (以下、「点灯率」と略記する）および維持周期と、維持放電を発生させるために必 要な維持パルス印加電圧 (以下、「点灯電圧」と略記する）との関係を調べる実験を 行った。
[0086] 図 11は、本実施の形態における点灯率と点灯電圧との関係を、維持周期をパラメ タとして示した図である。縦軸は点灯電圧を、横軸は点灯率を表している。また、維持 周期は 3. 8 μ secと 4. 8 μ secである。この実験から、点灯率が低い時には点灯電圧 が下がり、点灯率が高い時には点灯電圧が上がることがわ力 た。また、維持周期が 短くなると点灯電圧が上がり、維持周期が長くなると点灯電圧が下がることもわ力つた
[0087] 点灯率が高くなるほど点灯電圧が上がる理由については、例えば点灯率が高くな ると放電電流が増加し、表示電極対の抵抗成分等による電圧降下が大きくなり放電 セルの表示電極対間に印加される電圧が下がるので、見かけ上点灯電圧が上昇す るものと考えることができる。また、維持周期が短くなると点灯電圧が上がる理由につ いては、維持周期が短くなると維持パルス持続時間も短くなり、維持放電にともなって 蓄積する壁電圧が減少するため、その分、表示電極対に印加すべき維持パルス電 圧が増加するものと考えられる。
[0088] 一般に、 APLの低 、画像を表示する場合には輝度重みの大き 、サブフィールドの 点灯率は低い。したがって、上述したように点灯電圧も低下する。このことは、 APLの 低 ヽ画像を表示する場合、輝度重みの大き 、サブフィールドの維持周期を短縮する ことが可能であることを示して 、る。
[0089] そこで本実施の形態では、 APLの低 、画像を表示する場合に輝度重みの大き!/ヽ サブフィールドの維持パルス持続時間を短縮した駆動を行っている。力！]えて、本実施 の形態においては APLの低い画像を表示する場合に、維持パルスの立ち上がりと立 ち下がりとの重なり期間を長くするとともに維持パルスの立ち下がり時間を短くして、さ らに維持周期を短縮している。ただし、維持パルスの重なり期間を大きくしすぎると、 あるいは維持パルスの立ち下がり時間を短くしすぎると無効電力が増加する傾向が あるので、本実施の形態においては、パネルの放電特性やそのばらつき等を考慮し て、維持パルスの重なり期間を 250nsec〜450nsecに、維持パルスの立ち下がり時 間を 650nsec〜850nsecに設定している。そして、短縮された駆動時間を利用して 輝度倍率をあげて維持パルス数を増加させ、表示画像のピーク輝度を上昇して ヽる
[0090] 図 12は、本実施の形態におけるプラズマディスプレイ装置の APLと維持パルスの 形状との関係を示した図である。本実施の形態においては、 APL20%未満の画像 を表示する場合には、第 8SF〜第 10SFの維持パルスの重なり期間を 450nsecに、 維持パルスの立ち下がり時間を 650nsecにし、維持周期を 3900nsecにしている。ま た、 APL20%以上 25%未満の画像を表示する場合には、第 9SF、第 10SFの維持 パルスの重なり期間を 400nsecに、維持パルスの立ち下がり時間を 700nsecにし、 維持周期を 4300nsecにしている。また、 APL25%以上 35%未満の画像を表示す る場合には、第 9SF、第 10SFの維持パルスの重なり期間を 350nsecに、維持パル スの立ち下がり時間を 750nsecにし、維持周期を 4700nsecにしている。また、 APL 35%以上 50%未満の画像を表示する場合には、第 10SFの維持パルスの重なり期 間を 300nsecに、維持パルスの立ち下がり時間を 800nsecにし、維持周期を 5100η secにしている。そして、 APL50%以上の画像を表示する場合には、第 10SFにおい て維持パルスの重なり期間を 250nsecに、維持パルスの立ち下がり時間を 850nsec にし、維持周期を 5500nsecにしている。これにより輝度倍率を最大 4. 3倍にまであ げることが可能となった。
[0091] 以上説明したように、本実施の形態においては、 APLの低い画像を表示する場合 に輝度重みの大きいサブフィールドの維持周期を短縮している。そして、短縮された 駆動時間を利用して輝度倍率をあげて維持パルス数を増加させ、表示画像のピーク 輝度を上昇している。しかし、短縮された駆動時間を、表示階調数を増やし画像の表 示品質を向上する、あるいは全セル初期化動作を増やし、放電をさらに安定させる 等に利用してもよい。
[0092] しカゝしながら、単純に維持周期を短くし、維持パルスの持続時間を短くすると書込 み放電を確実に発生させるために書込みパルス電圧 Vdを高く設定しなければならな いことがわ力つた。これは図 7の期間 T12における消去放電によってデータ電極上に 蓄積される壁電圧が不足し、書込み期間においてその不足を補うために書込みパル ス電圧 Vdを高くする必要が生じたものと考えられる。そこで発明者らは書込み電圧 V dを下げるための検討を行った結果、消去放電の直前の維持放電を発生する維持パ ルスの持続時間、すなわち図 7の期間 T8を伸ばすことにより書込みパルス電圧を元 に戻すことが可能であることを見出した。
[0093] 図 13は、維持周期および持続時間と、書込み放電を確実に発生させるために必要 な書込み電圧 Vdとの関係を調べた実験結果を示す図である。このように、維持周期 を 5 μ secから 4 μ secに短縮すると書込み電圧が 62Vから 66. 5Vに上昇する力 維 持周期が 4 secであっても、消去放電の直前の維持パルスの持続時間を lOOOnse cに伸ばし、維持周期を 5 sec以上に伸ばすことにより書込み電圧を 62Vに戻すこ とができた。また、消去放電の直前の維持パルスにカ卩えて、 2つ前、 3つ前の維持パ ルスの持続時間を伸ばしてもそれ以上書込み電圧が減少しな ヽこともあわせて明ら 力になった。したがって書込みパルス電圧を下げるためには、消去放電の直前の維 持パルスの持続時間を伸ばせばよいが、駆動時間に余裕があれば、 2つ前、 3つ前 の維持パルスの持続時間を伸ばしてもかまわな 、。
[0094] なお、維持パルス電圧 Vsは維持放電が確実に発生する程度に高くなければならな いのはもちろんであるが、図 6を用いて電力回収部 110、 210の動作を説明したよう に、維持パルス電圧 Vsは放電電流が分散される程度に低く設定されていることが望 ましい。仮に電圧 Vsが高すぎると、電力回収部 110、 210を用いて走査電極 22また は維持電極 23に維持パルスを印加して 、る期間 T2、 Τ5の間に強 、維持放電が発 生してしまい、大きな放電電流が流れてしまう。電力回収部 110、 210におけるインピ 一ダンスは高いので、大きな放電電流が流れると電圧降下が生じ、走査電極 22また は維持電極 23に印カロしていた電圧が大きく低下して維持放電が不安定となり、発光 輝度が表示領域内で均一でなくなる等の画像表示品質を低下させる恐れがある。
[0095] 本実施の形態においては、維持パルス電圧 Vsは 190Vに設定されている。この電 圧値自体は一般的なプラズマディスプレイ装置の維持パルス電圧に比較して特に低 V、値ではな 、が、本実施の形態にお!、て使用したパネル 10ではキセノン分圧を 10 %と高めて発光効率を向上させており、そのため表示電極対間の放電開始電圧も高 くなつている。したがって、維持パルス電圧 Vsの電圧値は放電開始電圧に対して相 対的に小さくなつている。すなわち、電力回収部 110、 210を用いて表示電極対に電 圧を印加している期間 T2、 Τ5においては、維持放電を発生しないか、または維持放 電が発生したとしても放電電流による電圧降下で表示電極対に印加する電圧が低下 して維持放電が不安定となるほどの強 、維持放電とはならな 、。
[0096] このように、本実施の形態では、上述したように発光効率の高!、駆動が可能となる 力 その反面、維持パルス電圧の放電開始電圧に対する相対的な電圧値が低く設 定されている。そのため、維持放電で壁電圧が確実に蓄積されないと壁電圧が不足 し、維持放電が継続して発生しない恐れがある。特に、表示画面を構成する放電セ ルの放電特性にばらつきがあるとそのような問題が発生する可能性が高くなる傾向が ある。そこで、維持期間の最初の維持放電において十分な壁電圧が確実に蓄積され るように、最初の維持パルスの立ち上がり時間を他の維持パルスの立ち上がり時間よ りも短く設定する構成としてもょ ヽ。
[0097] 図 14は、パネル 10の各電極に印加する駆動電圧波形図の一例である。この例で は、最初の維持パルスの立ち上がり時間である期間 T5fは 500nsecに設定されてい る。このように、最初の維持パルスの立ち上がり時間を通常の維持パルスの立ち上が り時間である期間 T5よりも短く設定することで、強い維持放電を発生させ、壁電圧の 蓄積を確実にすることができ、放電セルの放電特性にある程度のばらつきがあるパネ ルであっても、安定した維持放電を継続して発生させることが可能となる。また、消費 電力が大きく増力 tlしない範囲で、このような立ち上がり時間を短く設定した維持パル スを適当な間隔で挿入する構成としても力まわない。
[0098] 以上説明したように、本発明の実施の形態においては、維持パルスの立ち上がり時 間である期間 T2、 Τ5を 900nsecとして説明を行った力 期間 T2、 Τ5は、共振周期 の 2分の 1以下であり、かつ期間 Τ2、 Τ5を 2倍にした時間が維持パルス持続時間で ある期間 Τ3、 Τ6よりも長ければよい。
[0099] また、本実施の形態では、電力供給用と電力回収用とで異なるインダクタを用いる 構成を説明したが、何らこの構成に限定されるものではなぐ電力供給用と電力回収 用とで同一のインダクタを用いる構成としても力まわな 、。
[0100] また、本発明は、維持期間における最後の維持パルスの電圧波形が上述した電圧 波形に限定されるものではない。 [0101] また、本実施の形態では、放電ガスのキセノン分圧を 10%とした力 他のキセノン 分圧であってもそのパネルに応じた駆動電圧に設定すればよい。
[0102] また、本実施の形態にお!、て用いた具体的な各数値は、単に一例を挙げたに過ぎ ず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値 に設定することが望ましい。
産業上の利用可能性
[0103] 本発明のパネルの駆動方法およびプラズマディスプレイ装置は、パネルを高輝度 化しつつさらなる消費電力の低減が可能であり、パネルの駆動方法およびプラズマ ディスプレイ装置として有用である。

Claims

請求の範囲
[1] 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマ ディスプレイパネルの駆動方法であって、
1フィールドを、前記放電セルで選択的に書込み放電を発生させる書込み期間と輝 度重みに応じた回数の維持パルスを印カロして前記書込み放電を発生させた放電セ ルで維持放電を発生させる維持期間とを有する複数のサブフィールドで構成し、 前記プラズマディスプレイパネルに表示する画像信号の平均輝度レベルを検出する ステップと、
前記表示電極対の電極間容量とインダクタとを共振させて前記維持パルスの立ち上 力 Sりまたは立ち下がの駆動を行うステップと、
前記維持パルスの電圧を所定の電圧にクランプするステップと、
前記維持パルスの繰り返し周期を前記画像信号の平均輝度レベルにもとづき設定す るステップを備えた
プラズマディスプレイパネルの駆動方法。
[2] 前記画像信号の平均輝度レベルが低くなるにつれて、輝度重みの最も大き!、サブフ ィールドにおける維持パルスの繰り返し周期を段階的に短くするステップをさらに備 えた
請求項 1に記載のプラズマディスプレイパネルの駆動方法。
[3] 前記表示電極対の一方に印加する維持パルスの立ち上がる時間と前記表示電極対 の他方に印加する維持パルスの立ち上がる時間とが重なる重なり期間を設けるステ ップと、
前記平均輝度レベルが低くなるにつれて、少なくとも輝度重みの最も大きいサブフィ 一ルドの前記重なり期間を段階的に長くするステップとをさらに備えた
請求項 1に記載のプラズマディスプレイパネルの駆動方法。
[4] 前記維持パルスの立ち上がる時間の 2倍の時間を前記維持パルスの持続時間以上 に設定するステップを、さらに備えた
請求項 1に記載のプラズマディスプレイパネルの駆動方法。
[5] 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマ ディスプレイパネルと、
画像信号の平均輝度レベルを検出する平均輝度レベル検出回路と、
前記表示電極対のそれぞれに維持パルスを印加して維持放電を発生させる維持パ ルス発生回路とを備え、
前記維持パルス発生回路は、
前記表示電極対の電極間容量とインダクタとを共振させて前記維持パルスの立ち上 がりおよび立ち下がりを行う電力回収部と
前記維持パルスの電圧を所定の電圧にクランプするクランプ部と、を備え、 前記維持パルスの繰り返し周期を前記画像信号の平均輝度レベルにもとづき設定す ることを特徴とする
プラズマディスプレイ装置。
PCT/JP2007/052474 2006-02-14 2007-02-13 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2007094295A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020087007763A KR100930776B1 (ko) 2006-02-14 2007-02-13 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JP2008500496A JP5045665B2 (ja) 2006-02-14 2007-02-13 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
US12/088,784 US20090278863A1 (en) 2006-02-14 2007-02-13 Plasma display panel drive method and plasma display device
CN2007800010834A CN101351832B (zh) 2006-02-14 2007-02-13 等离子体显示面板的驱动方法和等离子体显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-036325 2006-02-14
JP2006036325 2006-02-14

Publications (1)

Publication Number Publication Date
WO2007094295A1 true WO2007094295A1 (ja) 2007-08-23

Family

ID=38371475

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052474 WO2007094295A1 (ja) 2006-02-14 2007-02-13 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (5)

Country Link
US (1) US20090278863A1 (ja)
JP (1) JP5045665B2 (ja)
KR (1) KR100930776B1 (ja)
CN (1) CN101351832B (ja)
WO (1) WO2007094295A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009098771A1 (ja) * 2008-02-07 2009-08-13 Hitachi, Ltd. プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
CN102074185A (zh) * 2009-12-31 2011-05-25 四川虹欧显示器件有限公司 等离子显示器的图像信号的处理方法及装置
CN103903552A (zh) * 2014-03-14 2014-07-02 四川虹欧显示器件有限公司 一种等离子显示器驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000322025A (ja) * 1999-05-14 2000-11-24 Nec Corp プラズマディスプレイ装置
JP2003076321A (ja) * 2001-06-20 2003-03-14 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル表示装置とその駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP2004177980A (ja) * 1997-07-16 2004-06-24 Mitsubishi Electric Corp プラズマディスプレイ装置
TW518555B (en) * 2000-04-21 2003-01-21 Matsushita Electric Ind Co Ltd Gray-scale image display device that can reduce power consumption when writing data
JP2002108280A (ja) * 2000-10-04 2002-04-10 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法
TWI256031B (en) * 2001-06-20 2006-06-01 Matsushita Electric Ind Co Ltd Plasma display panel display device and related drive method
JP2004061863A (ja) * 2002-07-29 2004-02-26 Sanyo Electric Co Ltd プラズマディスプレイ表示装置
US7463218B2 (en) * 2002-10-02 2008-12-09 Lg Electronics Inc. Method and apparatus for driving plasma display panel
EP1437705A1 (en) * 2003-01-10 2004-07-14 Deutsche Thomson-Brandt Gmbh Method for optimizing brightness in a display device and apparatus for implementing the method
US20050078062A1 (en) * 2003-09-27 2005-04-14 Lg Electronics Inc. Method and apparatus of driving a plasma display panel
KR20050049668A (ko) * 2003-11-22 2005-05-27 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000322025A (ja) * 1999-05-14 2000-11-24 Nec Corp プラズマディスプレイ装置
JP2003076321A (ja) * 2001-06-20 2003-03-14 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル表示装置とその駆動方法

Also Published As

Publication number Publication date
KR20080042913A (ko) 2008-05-15
KR100930776B1 (ko) 2009-12-09
US20090278863A1 (en) 2009-11-12
CN101351832A (zh) 2009-01-21
CN101351832B (zh) 2011-11-16
JPWO2007094295A1 (ja) 2009-07-09
JP5045665B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
JP4479796B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR101111026B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP5092276B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20090119935A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
WO2007094295A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR101126870B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2007304259A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100899059B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100980554B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100930777B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100941222B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
JP4923621B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネルの駆動装置
US20090303223A1 (en) Method for driving plasma display panel
KR101110971B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR20080054433A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
JP2009192589A (ja) プラズマディスプレイ装置
WO2010137248A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2009288470A (ja) プラズマディスプレイ装置
JP2008151837A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780001083.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2008500496

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12088784

Country of ref document: US

Ref document number: 1020087007763

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07714056

Country of ref document: EP

Kind code of ref document: A1