WO2009098771A1

WO2009098771A1 - プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法

Info

Publication number: WO2009098771A1
Application number: PCT/JP2008/052061
Authority: WO
Inventors: Junichi Kumagai; Naoki Itokawa; Katsumi Ito; Masaki Kimura
Original assignee: Hitachi, Ltd.
Priority date: 2008-02-07
Filing date: 2008-02-07
Publication date: 2009-08-13
Also published as: US20110261047A1; JPWO2009098771A1

Abstract

　１表示フレームあたりのサステインパルスの総数である総発光パルス数を表示負荷率に応じて設定するとともに、プラズマディスプレイパネルに熱破壊又は焼付が発生する可能性がある条件が検出された場合に前記設定された総発光パルス数を減少させる熱自動電力制御を行うプラズマディスプレイ装置において、維持放電が発生する前に所定電圧にクランプされる第１サステインパルスと維持放電が発生した後に前記所定電圧にクランプされる第２サステインパルスとを生成する際に、前記第１サステインパルスの数と前記第２サステインパルスの数との比率を、前記熱自動電力制御がＯＦＦの状態（Heat APC OFF）とＯＮの状態（Heat APC ON）とで異ならせる。

Description

プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法

　本発明は、一般に画像表示装置およびその駆動方法に関し、詳しくはサブフレーム方式のプラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法に関する。

　フラットディスプレイパネルを利用したフラットディスプレイ装置は、従来のブラウン管に置き換わり、小型ディスプレイから大型ディスプレイまで広い範囲に渡り実用化が進められている。特に大型ディスプレイの分野では、ＰＤＰ（プラズマディスプレイパネル）がその原理構成上の特性から優位であり、普及の主流として商品化が図られている。

　図１は、大画面ディスプレイ装置の一例として３電極型面放電ＡＣ－ＰＤＰパネルの断面模式図を示している。

　３電極型面放電ＡＣ－ＰＤＰパネルは、前面ガラス基板１５と背面ガラス基板１１の２枚のガラス基板によって構成されており、前面ガラス基板１５には、維持電極のＢＵＳ電極１７と透明電極１６とで構成される共通維持電極（Ｘ電極）及び走査電極（Ｙ電極）が形成される。これらのＸ電極及びＹ電極は交互に配置されている。Ｘ電極及びＹ電極上に誘電体層１８が形成され、誘電体層１８の上にはＭｇＯ等の保護膜１９が形成される。

　ＢＵＳ電極１７は高い導電性を有し、透明電極１６の導電性を補うよう機能する。誘電体層１３は壁電荷による放電を維持するよう機能し、低融点ガラスからなる。

　背面ガラス基板１１にはＸ電極及びＹ電極と直交する形でアドレス電極１２が形成される。このアドレス電極１２の上に誘電体層１３が形成され、更に誘電体層１３上においてアドレス電極１２の間隙に対応する位置に隔壁１４が形成されている。

　隔壁１４間には誘電体層２３及び隔壁側壁を覆うように蛍光体層Ｒ，Ｇ，Ｂが形成される。この蛍光体層Ｒ，Ｇ，Ｂは赤、緑、青の３色に対応する。ＰＤＰ駆動時にはＸ電極とＹ電極との間の放電によって紫外線が生じ、蛍光体層Ｒ，Ｇ，Ｂが紫外線で励起され発光することにより画像表示が行なわれる。

　Ｘ電極及びＹ電極が設けられた前面とアドレス電極１２が設けられた背面との間には、ネオンとキセノンの混合ガス等の放電ガスが充填される。Ｘ電極及びＹ電極とアドレス電極とが交差する部分の空間が、１つの放電セル（画素）を構成する。

　図２は、３電極型面放電ＡＣ－ＰＤＰパネルに対する駆動回路の主要部を示すブロック図である。図２に示される駆動回路は、アドレスドライバ回路１１１、走査ドライバ回路１１２、Ｙ共通ドライバ回路１１３、Ｘ共通ドライバ回路１１４、及び制御回路１１５を含む。制御回路１１５は、表示データ制御部１１６、走査ドライバ制御部１１７、共通ドライバ制御部１１８、及び電力制御部１２０を含む。更に、表示データ制御部１１６はフレームメモリ１１９を含む。

　制御回路１１５は、外部より入力されるクロック信号ＣＬＫ、表示データＤ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ等に応じてパネル駆動を制御するための制御信号を生成する。具体的には、表示データ制御部１１６が、表示データＤを受け取りフレームメモリ１１９に格納し、クロックＣＬＫに同期してフレームメモリ１１９の表示データＤに応じたアドレス制御信号を生成する。アドレス制御信号は、アドレスドライバ回路１１１に供給される。また走査ドライバ制御部１１７は、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに同期して、走査ドライバ回路１１２を制御する走査ドライバ制御信号を生成する。また共通ドライバ制御部１１８は、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに同期して、Ｙ共通ドライバ回路１１３及びＸ共通ドライバ回路１１４を駆動する。

　アドレスドライバ回路１１１は、表示データ制御部１１６からのアドレス制御信号に応じて動作し、表示データに対応したアドレス電圧パルスを各アドレス電極Ａ１乃至Ａｍに印加する。走査ドライバ回路１１２は、走査ドライバ制御部１１７からの走査ドライバ制御信号に応じて動作し、各走査電極（Ｙ電極）Ｙ１乃至Ｙｎを独立して駆動する。走査ドライバ回路１１２が各走査電極（Ｙ電極）Ｙ１乃至Ｙｎを順次駆動しながら、アドレスドライバ回路１１１がアドレス電圧パルスを各アドレス電極Ａ１乃至Ａｍに印加することにより、表示するセルを選択して、各セル（画素）１０３の表示・不表示（選択／非選択）を制御する。

　Ｙ共通ドライバ回路１１３によりＹ電極Ｙ１乃至Ｙｎに維持電圧パルス（サスティンパルス）を印加し、Ｘ共通ドライバ回路１１４によりＸ電極Ｘ１乃至Ｘｎに維持電圧パルスを印加する。維持電圧パルスを印加することで、表示セルとして選択されたセルにおいて、Ｘ電極とＹ電極の間に維持放電を発生させる。なおアドレス電極Ａ１乃至Ａｍ、Ｘ電極Ｘ１乃至Ｘｎ、及びＹ電極Ｙ１乃至Ｙｎは、前面ガラス基板１０１（図１の１５に対応）と背面ガラス基板１０２（図１の１１に対応）との間に配置されている。また隔壁１０６（図１の１４に対応）がアドレス電極Ａ１乃至Ａｍ間に設けられている。

　図３は、図２の駆動回路の基本的な動作の一例を示す波形図である。ＰＤＰの駆動期間は、リセット期間、アドレス期間、及びサスティン期間とから主に構成される。リセット期間において各表示画素の初期化を行い、次のアドレス期間において表示する画素を選択し、最後のサスティン期間において選択された画素を発光させる。

　まずリセット期間においては、走査電極であるＹ電極Ｙ１乃至Ｙｎと共通Ｘ電極Ｘ１乃至Ｘｎとに対して、図示されるような電圧を印加することで、全ての表示セルの状態を一斉に初期状態に設定する。即ち、前回表示されたセルも表示されなかったセルも、同一の状態に初期化される。

　アドレス期間においては、走査電極であるＹ電極Ｙ１乃至Ｙｎに順次－Ｖｙレベルの走査電圧パルスを印加していくことで、Ｙ電極Ｙ１乃至Ｙｎを順次一本ずつ走査する。各Ｙ電極への走査電圧パルスの印加に同期させて、各アドレス電極（Ａ１乃至Ａｍ）に対し、Ｖａレベルのアドレス電圧パルスを印加する。これにより、各走査ライン上の表示画素の選択を行う。

　次のサスティン期間においては、全ての走査電極Ｙ１乃至Ｙｎと共通Ｘ電極Ｘ１乃至Ｘｎに対し、共通のＶｓレベル（Ｖｓｙ，Ｖｓｘ）のサスティンパルス（維持電圧パルス）を交互に印加する。これにより、アドレス期間で選択された画素を発光させ、サスティンパルスを連続印加することにより所定輝度での表示を行なう。

　また、このような一連の駆動波形の基本動作を組合せて発光回数を制御することにより、濃淡の階調表示を行うことも可能である。図４は、現在広く採用されているサブフレーム方式による階調表示方式について説明するための図である。

　図４には、１０個のサブフレームにより１０２４階調の濃淡表示を行う場合が示される。１０個のサブフレームＳＦ１乃至ＳＦ１０の各々は、上述のリセット期間（図４でのリセット駆動タイミング）、アドレス期間、及びサスティン期間（維持駆動期間）から構成される。異なるサブフレーム間で、リセット期間とアドレス期間とについては略同一の駆動を行うが、サスティン期間についてはサブフレーム毎にサスティンパルス数が異なるように設定されている。この異なるサスティンパルス数を有するサブフレームの組み合せにより、任意の階調表示を行なう。

　１０個のサブフレームにサスティンパルス数を割り当てる方法は様々であるが、一般的には、１０個のサブフレームのサスティンパルス数がそれぞれ２^０＝１、２¹＝２、２^２＝４、・・・、２^９＝５１２になるように設定する。これらの１０個のサブフレームから選択した任意の組合せのサブフレームで発光表示することにより、最大１０２４階調の濃淡表示が可能である。

　以下において、１表示フレームの全サブフレームのサスティンパルスを合計したパルス数を総発光パルス数と呼ぶ。即ち、総発光パルス数は、全サブフレームを点灯した時のサスティンパルス数であり、１表示フレームの間に１つのセルに供給可能なサスティンパルス数の最大値である。この総発光パルス数は、サスティン周波数とも呼ばれる。

　１表示フレームにおいて全てのセルを総発光パルス数で点灯した場合において、各セルの発光パルス数の画面全体の合計を最大発光パルス数とする。また、ある表示データに応じて１表示フレーム分の画像を表示した場合において、各セルの発光パルス数の画面全体の合計を表示発光パルス数とする。この表示発光パルス数の最大発光パルス数に対する割合を表示負荷率と呼ぶ。表示負荷率は、全セルを黒表示する時が０％であり、全セルを最大輝度で表示する時が１００％である。

　総発光パルス数が一定である条件の下では、表示負荷率の増加に従って消費電力が増大することになる。ＰＤＰでは、サスティン期間に流れる電流が総消費電流のうちの大きな割合を占め、１表示フレームの発光パルス数の総量が増大したときの総消費電流の増大は顕著である。消費電力を抑えるためには、表示負荷率が最大になる時すなわち全セルを最大輝度で表示する時の消費電力が所定の電力以下になるように、総発光パルス数を設定することが好ましい。

　通常の画像の表示負荷率は十数％から数十％程度であり、表示負荷率が１００％に近くなることはほとんどない。上記のように表示負荷率が最大（１００％）のときの消費電力を制限するように設定すると、通常の画像の表示が暗くなってしまうという問題がある。そこで、表示負荷率に応じて総発光パルス数を変化させ、消費電力が限界を越えない範囲でできるだけ明るい表示を行うように制御する電力制御が行われている。

　図２に示す電力制御部１２０は、垂直同期信号から１フレームの時間（１フレーム長）を演算するとともに表示データから表示負荷率を演算し、求められた１フレーム長と表示負荷率とからサスティン周波数を演算する。表示負荷率を計算するためには、入力画像データをフレームメモリ１１９に記憶する時に各サブフレーム毎の点灯画素数をカウントして表示発光パルス数を求め、この表示発光パルス数の最大発光パルス数に対する割合を求めればよい。

　電力制御部１２０は、図５に示すように、表示負荷率がＡを越えない時には総発光パルス数ｎをｎ０とし、表示負荷率がＡを越えた時には総発光パルス数ｎを減少させて消費電力Ｐが限界Ｐｍａｘを越えないように、サスティン周波数を制御する。減少した総発光パルス数ｎは、所定の比率に従って各サブフレームに維持パルスとして割り当てればよい。即ち例えば１０個のサブフレームが設けられているときには、総発光パルス数ｎを１：２：４：８：１６：３２：６４：１２８：２５６：５１２の比率に従って各サブフレームに割り当てればよい。

　ＰＤＰでは、各セルでの発光及び放電により熱が発生し、発生する熱量は単位時間当りの発光回数に比例する。従って、局所的に明るい部分が表示されるような表示パターンの場合、局所的に大きな量の熱が発生されてパネルが破壊されてしまう可能性がある。このような熱破壊を発生させるパターンは、例えば、高いコントラストを有する静止画である。また熱破壊に至らなくても、このようなパターンが長時間表示されると、その表示部分の螢光体などが劣化して焼付と呼ばれる現象が発生する。

　このような問題を解決するため、特許文献１には、サスティン周波数（総発光パルス数）が大きな状態が連続した時には、熱破壊が発生する可能性があると判断してサスティン周波数を減少させる技術が開示されている。また特許文献２には、複数の負荷率カウンタを用いて表示負荷率を監視し、連続したフレームでの表示負荷率の変化に着目することにより、熱破壊や焼付の発生の可能性が有る場合にサスティン周波数を減少させる技術が開示されている。これらの技術においては、熱破壊や焼付の発生の可能性が有ると判断される場合に、図５に示されるような特性で表示負荷率の関数として与えられる所定のパルス数ｎよりも、総発光パルス数を減少させる構成となっている。

　しかし特許文献１や特許文献２に示される技術のように、表示負荷率の関数として与えられる所定のパルス数よりも総発光パルス数を減少させてしまうと、画面が暗くなるときの輝度変化が視覚的に感じられたり、画面表示が暗く感じられたりするという問題がある。
特開２００２－９９２４２号公報特開２００４－０４５８８６号公報

　以上を鑑みて本発明は、表示負荷率の関数として与えられる所定のパルス数よりも総発光パルス数を減少させた場合に、画面表示の輝度低下を抑制することが可能なプラズマディスプレイ装置を提供することを目的とする。

　プラズマディスプレイ装置は、複数の維持電極と複数の走査電極とを含むプラズマディスプレイパネルと、複数の維持電極と複数の走査電極とにサスティンパルスを印加して維持放電を発生させるドライバ回路と、１表示フレームあたりのサスティンパルスの総数である総発光パルス数が表示負荷率の関数として定義される所定のパルス数となるようにドライバ回路を制御するとともに、所定の条件が検出されると総発光パルス数を所定のパルス数よりも減少させるようドライバ回路を制御する制御回路とを含み、制御回路は、所定電圧へのクランプタイミングが第１のタイミングである第１のサスティンパルスと所定電圧へのクランプタイミングが第２のタイミングである第２のサスティンパルスとを選択的にドライバ回路に生成させるよう構成され、総発光パルス数が所定のパルス数である場合と総発光パルス数が所定のパルス数より小さい場合とで第１のサスティンパルスの数と第２のサスティンパルスの数との比率を異ならせるように構成されることを特徴とする。

　またプラズマディスプレイパネルの駆動方法は、複数の維持電極と複数の走査電極とを含むプラズマディスプレイパネルと、該複数の維持電極と該複数の走査電極とにサスティンパルスを印加して維持放電を発生させるドライバ回路と、１表示フレームあたりのサスティンパルスの総数である総発光パルス数が表示負荷率の関数として定義される所定のパルス数となるように該ドライバ回路を制御するとともに、所定の条件が検出されると該総発光パルス数を該所定のパルス数よりも減少させるよう該ドライバ回路を制御する制御回路とを含むプラズマディスプレイ装置において、所定電圧へのクランプタイミングが第１のタイミングである第１のサスティンパルスと該所定電圧へのクランプタイミングが第２のタイミングである第２のサスティンパルスとを選択的に該ドライバ回路に生成させ、該総発光パルス数が該所定のパルス数である場合には該第１のサスティンパルスの数と該第２のサスティンパルスの数との比率を第１の比率とし、該総発光パルス数が該所定のパルス数より小さい場合には該第１のサスティンパルスの数と該第２のサスティンパルスの数との比率を該第１の比率とは異なる第２の比率とする各段階を含むことを特徴とする。

　本発明の少なくとも１つの実施例によれば、総発光パルス数が所定のパルス数である場合と、総発光パルス数が所定のパルス数より少ない場合とで、第１のサスティンパルスの数と第２のサスティンパルスの数との比率を異ならせる。この際、第１のサスティンパルスの方が高い発光輝度を有するならば、総発光パルス数を上記の所定のパルス数より減少させた場合に、第１のサスティンパルスの数の比率が大きくなるように制御する。これにより、表示負荷率の関数として与えられる所定のパルス数よりも総発光パルス数を減少させた場合に、画面表示の輝度低下を抑制することが可能となる。

３電極型面放電ＡＣ－ＰＤＰパネルの断面模式図である。３電極型面放電ＡＣ－ＰＤＰパネルに対する駆動回路の主要部を示すブロック図である。図２の駆動回路の基本的な動作の一例を示す波形図である。サブフレーム方式による階調表示方式について説明するための図である。表示負荷率に対する総発光パルス数及び消費電力の関係を示す図である。本発明によるプラズマディスプレイ装置の実施例の構成の一例を示す図である。図６に示す電力制御部の構成の一例を示す図である。総発光パルス数制御部により制御される総発光パルス数を示す図である。共通ドライバ制御部によるＸ共通ドライバ回路の駆動を説明するための図である。図９の回路によるサスティンパルスの生成を説明するための動作波形図である。図９の回路による別のサスティンパルスの生成を説明するための動作波形図である。第１のサスティンパルスの数と第２のサスティンパルスの数との割合を変更する動作の一例を示す図である。３つのサスティンパルスを１セットとした場合に第１のサスティンパルスの数と第２のサスティンパルスの数との比率を変化させたパターンの例を示す図である。

符号の説明

１１１　アドレスドライバ回路
１１２　走査ドライバ回路
１１３　Ｙ共通ドライバ回路
１１４　Ｘ共通ドライバ回路
１１５　制御回路
１１６　表示データ制御部
１１７　走査ドライバ制御部
１１８　共通ドライバ制御部
１１９　フレームメモリ
１２０　電力制御部
２００　電力制御部
２０１　共通ドライバ制御部

　以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

　図６は、本発明によるプラズマディスプレイ装置の実施例の構成の一例を示す図である。図６において、図２と同一の構成要素は同一の番号で参照し、その説明は省略する。

　図６のプラズマディスプレイ装置は、図２のプラズマディスプレイ装置と比較して、電力制御部２００及び共通ドライバ制御部２０１の機能が異なる。制御回路１１５の電力制御部２００は、垂直同期信号から１フレームの時間（１フレーム長）を演算するとともに表示データから表示負荷率を演算し、求められた１フレーム長と表示負荷率とからパルス数制御パラメータを演算する。この際、１表示フレームあたりのサスティンパルスの総数である総発光パルス数が表示負荷率の関数として定義される所定のパルス数に等しくなるように、パルス数制御パラメータを生成する。また電力制御部２００は、所定の条件が検出されて熱破壊や焼付の発生の可能性が有ると判断された場合に、総発光パルス数を上記所定のパルス数よりも減少させるようにパルス数制御パラメータを制御する。以下においては、このように総発光パルス数を減少させるような制御を、熱自動電力制御（Heat Auto Power Control）と呼ぶ。

　制御回路１１５の共通ドライバ制御部２０１は、サスティンパルスの所定電圧へのクランプタイミングが可変となるように、Ｙ共通ドライバ回路１１３及び／又はＸ共通ドライバ回路１１４を制御する。この制御により、共通ドライバ制御部２０１は、所定電圧へのクランプタイミングが第１のタイミングである第１のサスティンパルスと所定電圧へのクランプタイミングが第２のタイミングである第２のサスティンパルスとを選択的に生成させることができる。

　図６のプラズマディスプレイ装置においては、制御回路１１５の電力制御部２００が総発光パルス数を上記の所定のパルス数より減少させた場合に、制御回路１１５の共通ドライバ制御部２０１が第１のサスティンパルスの数と第２のサスティンパルスの数との比率を変化させる。即ち、総発光パルス数が上記の所定のパルス数である場合と、総発光パルス数が上記の所定のパルス数より少ない場合とで、第１のサスティンパルスの数と第２のサスティンパルスの数との比率を異ならせる。この際、第１のサスティンパルスの方が高い発光輝度を有するならば、総発光パルス数を上記の所定のパルス数より減少させた場合に、第１のサスティンパルスの数の比率が大きくなるように制御する。これにより、表示負荷率の関数として与えられる所定のパルス数よりも総発光パルス数を減少させた場合に、画面表示の輝度低下を抑制することが可能となる。

　図７は、電力制御部２００の構成の一例を示す図である。電力制御部２００は、フレーム長演算部２１１、負荷率演算部２１２、及び総発光パルス数制御部２１３を含む。フレーム長演算部２１１は、垂直同期信号（図６のＶ_ＳＹＮＣ）から１フレームの時間（１フレーム長）を演算する。負荷率演算部２１２は、表示データ（図６のＤ）から表示負荷率を演算する。図６に示す表示データ制御部１１６は、入力表示データＤをフレームメモリ１１９に格納する際に、各サブフレーム毎の各画素の点灯／非点灯を示すデータに変換してから格納する。表示負荷率を計算するためには、この変換後のデータにおける各サブフレーム毎の点灯画素数をカウントして表示発光パルス数を求め、この表示発光パルス数の最大発光パルス数に対する割合を求めればよい。

　総発光パルス数制御部２１３は、上記演算により求められた１フレーム長と表示負荷率とからパルス数制御パラメータを演算する。このパルス数制御パラメータに基づいて、共通ドライバ制御部２０１がサスティンパルス生成動作を制御する。この際、総発光パルス数制御部２１３は、１表示フレームあたりのサスティンパルスの総数である総発光パルス数が表示負荷率の関数として定義される所定のパルス数に等しくなるように、パルス数制御パラメータを生成する。なおパルス数制御パラメータとしては、１フレームあたりのサスティンパルス数ではなく、単位時間あたりのサスティンパルス数即ちサスティン周波数を用いるのが一般的である。このサスティン周波数を求めるために、フレーム長演算部２１１からの１フレーム長の情報が必要となる。なお総発光パルス数自体をパラメータとして制御に用いる場合であれば、１フレーム長の情報を用いる必要はなく、フレーム長演算部２１１は不要である。サスティン周波数と総発光パルス数との何れをパルス数制御パラメータとして用いるかに関わらず、最終的な目標は総発光パルス数を制御することにかわりはない。

　図８は、総発光パルス数制御部２１３により制御される総発光パルス数を示す図である。図８に示すように、総発光パルス数が表示負荷率の関数として定義される所定のパルス数ｎに等しくなるように、総発光パルス数の制御（パルス数制御パラメータの調整）が行なわれる。また電力制御部２００は、熱破壊及び／又は焼付の発生の可能性が有る所定の条件が検出された場合に、総発光パルス数を上記所定のパルス数ｎよりも減少させてパルス数ｎ'とするように、総発光パルス数を制御する。この際の所定の条件としては、例えば表示負荷率が所定の閾値以下である状態が所定の時間以上継続するという条件や、表示負荷率が一定の範囲内にある状態が所定の頻度を超えて頻繁に発生するという条件などが考えられる。そのような検出条件の具体的な例は、例えば前述の特許文献１や特許文献２に開示されている。

　総発光パルス数制御部２１３は、熱自動電力制御のＯＮにより表示負荷率の関数として定義される所定のパルス数よりも総発光パルス数が低下した場合に、熱自動電力制御のＯＮ状態を示す信号ＨＡＰＣ＿ＯＮをアサートする。この信号ＨＡＰＣ＿ＯＮのアサートに応答して、前述したように共通ドライバ制御部２０１が第１のサスティンパルスの数と第２のサスティンパルスの数との比率を変化させる。

　図９は、共通ドライバ制御部２０１によるＸ共通ドライバ回路１１４の駆動を説明するための図である。図９において容量Ｃｐ１は、プラズマディスプレイパネルを等価的に容量で示したものであり、Ｘ電極と他の電極（例えばＹ電極）との間の電極間容量を示す。パワーＭＯＳ電界効果トランジスタＱ１乃至Ｑ４、ダイオードＤ１及びＤ２、インダクタＬ１及びＬ２、及び電荷回収用コンデンサＣ１を含む回路が、Ｘ共通ドライバ回路１１４の維持放電を発生させるためのサスティン回路に関する部分である。Ｘ共通ドライバ回路１１４には他に、リセット電圧を供給するための回路部分等が含まれるが、図９においては省略されている。なお図６に示すＹ共通ドライバ回路１１３の維持放電を発生させるためのサスティン回路に関する部分も、図９に示される回路と同様の構成である。

　維持放電の動作において、初期状態では、容量Ｃｐ１に電荷は存在せずグランド電位となっており、また電荷回収用コンデンサＣ１には電荷が蓄積され約Ｖｓ／２の電圧となっている。この状態でまずパワーＭＯＳ電界効果トランジスタＱ３が導通し、電荷回収用コンデンサＣ１の電荷がダイオードＤ１及びインダクタＬ１を介して容量Ｃｐ１に流れ込む。この際、インダクタＬ１と容量Ｃｐ１との共振作用により、容量Ｃｐ１は約ＶＳ０の電圧となる。その後、プラズマディスプレイパネルのＸ電極をＶｓにクランプして一定電圧に保つために、パワーＭＯＳ電界効果トランジスタＱ１を導通して電圧ＶｓをＸ電極に供給する。これにより維持放電が発生する。

　その後、パワーＭＯＳ電界効果トランジスタＱ１を非導通にして、パワーＭＯＳ電界効果トランジスタＱ４を導通させると、容量Ｃｐ１からインダクタＬ２及びダイオードＤ２を介して、電荷回収用コンデンサＣ１に電荷が流れ込む。これにより、プラズマディスプレイパネルの容量Ｃｐ１を充電するために使用した電荷を回収することができる。この電荷回収の際にも、インダクタＬ２と容量Ｃｐ１との共振作用が利用される。その後、パワーＭＯＳ電界効果トランジスタＱ２を導通させ容量Ｃｐ１の回収しきれなかった電荷を抜き取り、Ｘ電極をグランド電位にクランプする。

　パワーＭＯＳ電界効果トランジスタＱ１乃至Ｑ４の制御端子電圧（ゲート電圧）は、共通ドライバ制御部２０１により制御される。共通ドライバ制御部２０１は、電力制御部２００から供給されるパルス数制御パラメータ及び熱自動電力制御のＯＮ状態を示す信号ＨＡＰＣ＿ＯＮに基づいて、制御信号ＣＵ、ＣＤ、ＬＵ、及びＬＤを生成する。制御信号ＣＵ、ＣＤ、ＬＵ、及びＬＤは、それぞれパワーＭＯＳ電界効果トランジスタＱ１、Ｑ２、Ｑ３、及びＱ４の制御端子に印加される。

　図１０は、図９の回路によるサスティンパルスの生成を説明するための動作波形図である。図１０において、Ｘ共通ドライバ回路１１４の出力電圧（直列接続されるトランジスタＱ１及びＱ２の接続点の電圧）が最上部に示される。横軸は時間経過を示している。まず制御信号ＬＤをＨＩＧＨにすると、インダクタＬ１と容量Ｃｐ１との共振作用により、出力電圧が共振振動波形に従い上昇する。出力電圧波形が最高点ピークに近づいたとき、クランプタイミングＴＣ１で制御信号ＣＵをＨＩＧＨにして出力電圧をＶｓにクランプする。例えば矢印Ａで示すタイミングが放電タイミングである。この放電タイミングでは、サスティンパルスが維持電圧Ｖｓにクランプされた後に放電が発生している。この場合、電極間での電圧が比較的高い放電により、比較的輝度の高い表示が得られる。

　その後、制御信号ＬＵ及びＣＵをＬＯＷにしてから制御信号ＬＤをＨＩＧＨにすると、インダクタＬ２と容量Ｃｐ１との共振作用により、出力電圧が共振振動波形に従い下降する。出力電圧波形が最下点ピークに近づいたとき、クランプタイミングＴＣ２で制御信号ＣＤをＨＩＧＨにして出力電圧をグランド電位にクランプする。例えば矢印Ｂで示すタイミングが放電タイミングである。この放電タイミングでは、サスティンパルスがグランド電圧にクランプされた後に放電が発生している。この場合、電極間での電圧が比較的高い放電により、比較的輝度の高い表示が得られる。なおこの場合、図３に示すようにＸ電極のサスティンパルスがＬＯＷになるときにはＹ電極のサスティンパルスが既にＨＩＧＨになるように、隣接する電極間でパルスが重なり合っている場合を想定している。

　図１１は、図９の回路による別のサスティンパルスの生成を説明するための動作波形図である。図１１では、インダクタＬ１と容量Ｃｐ１との共振作用により出力電圧が共振振動波形に従い上昇して最高点ピークに達しても直ちにはクランプされず、図９のダイオードＤ１の作用によりピーク電圧が暫く維持される。その後、クランプタイミングＴＣ３で制御信号ＣＵをＨＩＧＨにして出力電圧をＶｓにクランプする。矢印Ａで示すタイミングが放電タイミングである。この放電タイミングでは、サスティンパルスが維持電圧Ｖｓにクランプされる前に放電が発生している。この場合、電極間での電圧が比較的低い放電により、比較的輝度の低い表示が得られる。

　その後、制御信号ＬＵ及びＣＵをＬＯＷにしてから制御信号ＬＤをＨＩＧＨにすると、インダクタＬ２と容量Ｃｐ１との共振作用により、出力電圧が共振振動波形に従い下降する。出力電圧波形が最下点ピークに達しても直ちにはクランプされず、図９のダイオードＤ２の作用によりピーク電圧が暫く維持される。その後、クランプタイミングＴＣ４で制御信号ＣＤをＨＩＧＨにして出力電圧をグランド電位にクランプする。矢印Ｂで示すタイミングが放電タイミングである。この放電タイミングでは、サスティンパルスがグランド電圧にクランプされる前に放電が発生している。この場合、電極間での電圧が比較的低い放電により、比較的輝度の低い表示が得られる。なおこの場合、図３に示すようにＸ電極のサスティンパルスがＬＯＷになるときにはＹ電極のサスティンパルスが既にＨＩＧＨになるように、隣接する電極間でパルスが重なり合っている場合を想定している。

　図９に示す共通ドライバ制御部２０１は、パルス数制御パラメータに応じて、ドライバ回路に発生させるサスティンパルスの数（又は周波数）を制御する。この制御により、熱破壊や焼付の発生の可能性が有る所定の条件が検出されない限りは、総発光パルス数が表示負荷率の関数として定義される所定のパルス数ｎ（図８参照）に等しくなる。またこの制御により、熱破壊や焼付の発生の可能性が有る所定の条件が検出された場合には、総発光パルス数が上記所定のパルス数ｎよりも減少したパルス数ｎ'（図８参照）になる。

　また共通ドライバ制御部２０１は、熱自動電力制御のＯＮ状態を示す信号ＨＡＰＣ＿ＯＮがアサートされると、図１０に示されるようなクランプタイミングの第１のサスティンパルスの数と図１１に示されるようなクランプタイミングの第２のサスティンパルスの数との比率を変化させる。具体的には、図１０に示すようにクランプタイミング後に放電が発生する第１のサスティンパルスの比率を多くして、図１１に示すようにクランプタイミング前に放電が発生する第２のサスティンパルスの比率を小さくする。このような比率変更により、総発光パルス数が減少した際の輝度の減少を抑制することができる。

　本発明の実施例によるプラズマディスプレイ装置では、熱自動電力制御がＯＮ状態になる前の状態において、維持放電を発生されるサスティンパルスに第２のサスティンパルスが少なくともある程度の割合で含まれていることを想定している。第２のサスティンパルスの方が第１のサスティンパルスよりも発光効率がよいことが知られており、通常状態（熱自動電力制御がＯＦＦの状態）では、第２のサスティンパルスがある程度の割合で使用されていることが好ましい。また通常状態において、全てのサスティンパルスが第２のサスティンパルスであってもよい。また第１のサスティンパルスは、その強いイオン放出により図１に示すＭｇＯ等の保護膜１９を損傷する可能性もあり、その意味でも通常状態において第２のサスティンパルスがある程度の割合で使用されていることが好ましい。

　図１２は、第１のサスティンパルスの数と第２のサスティンパルスの数との割合を変更する動作の一例を示す図である。図１２において、熱自動電力制御（Heat APC）がＯＦＦの状態では、第１のサスティンパルスの数の割合と第２のサスティンパルスの数の割合とは５０％ずつである。熱自動電力制御（Heat APC）がＯＮの状態になると矢印で示されるようにサスティンパルスの総数が減少し、その減少したサスティンパルスの全てを第１のサスティンパルスとしている。

　第１のサスティンパルスの数と第２のサスティンパルスの数との比率を変えるやり方としては、幾つかのやり方が考えられる。サスティンパルスの総数を減らすときに第２のサスティンパルスのみを減らす方式、第１のサスティンパルスと第２のサスティンパルスとの両方を減らしながら残りのパルスの比率が変化するようにする方式、第２のサスティンパルスを減らとともに第１のサスティンパルスを増やす方式があり、何れの方式を用いてもよい。

　なお第１のサスティンパルスと第２のサスティンパルスとの割り当ての方法としては、例えば、各サブフレーム毎に、指定の割合で第１のサスティンパルスと第２のサスティンパルスとを使用してよい。即ち図１２に示すように第１のサスティンパルスの数と第２のサスティンパルスの数との比率が５０：５０の場合には、各サブフレームにおいて、全サスティンパルスのうち前半の半分を第１のサスティンパルスとし、後半の半分を第２のサスティンパルスとしてよい。また或いは、所定の数のサスティンパルスを１セットとして、各セットにおいて指定の割合で第１のサスティンパルスと第２のサスティンパルスとを使用してもよい。即ち、例えば６つのサスティンパルスを１セットとして５０：５０の比率の場合には、各セットにおいて３つの第１のサスティンパルス及び３つの第２のサスティンパルスを含ませるようにしてよい。

　図１３は、３つのサスティンパルスを１セットとした場合に第１のサスティンパルスの数と第２のサスティンパルスの数との比率を変化させたパターンの例を示す図である。図１３において（ａ）には、１番目から３番目の全てのサスティンパルスを第１のサスティンパルスとするパターンが示される。（ｂ）には、３つのサスティンパルスのうち１番目及び３番目のサスティンパルスを第１のサスティンパルスとし、２番目のサスティンパルスを第２のサスティンパルスとするパターンが示される。（ｃ）には、３つのサスティンパルスのうち１番目のサスティンパルスを第１のサスティンパルスとし、２番目及び３番目のサスティンパルスを第２のサスティンパルスとするパターンが示される。（ｃ）には、１番目から３番目の全てのサスティンパルスを第２のサスティンパルスとするパターンが示される。（ａ）、（ｂ）、（ｃ）、及び（ｄ）のパターンで、それぞれ第１のサスティンパルスが１００％、６７％、３３％、及び０％の割合を実現できる。このように、所定の数のサスティンパルスを１セットとして、各セットにおいて指定の割合で第１のサスティンパルスと第２のサスティンパルスとを使用してよい。

　なお上記説明において、クランプタイミングとしては、図１０に示すような第１のタイミング（ＴＣ１、ＴＣ２）と図１１に示すような第２のタイミング（ＴＣ３、ＴＣ４）とが用いられているが、クランプタイミングはこれら２つに限定されるものではない。例えばパルスの立ち上がり側ではＴＣ１とＴＣ３との間でクランプし、パルスの立ち下がり側ではＴＣ２とＴＣ４との間でクランプするような第３のタイミングを、上記第１のタイミングと第２のタイミングに加えて使用してよい。この場合、第１のクランプタイミングの第１のサスティンパルスと、第２のクランプタイミングの第２のサスティンパルスと、第３のクランプタイミングの第３のサスティンパルスとを混在させて使用し、それらの比率を熱自動電力制御ＯＮ時とＯＦＦ時とで変化させるようにしてもよい。この場合も、熱自動電力制御ＯＮ時には、放電電圧が高く輝度が高いサスティンパルスの割合を増やすようにしてよい。また或いは、第２のクランプタイミングの第２のサスティンパルスと第３のクランプタイミングの第３のサスティンパルスとを混在させて使用し、それらの比率を熱自動電力制御ＯＮ時とＯＦＦ時とで変化させるようにしてもよい。この場合も、熱自動電力制御ＯＮ時には、放電電圧が高く輝度が高いサスティンパルス（第３のサスティンパルス）の割合を増やすようにしてよい。

　以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

Claims

　複数の維持電極と複数の走査電極とを含むプラズマディスプレイパネルと、
　該複数の維持電極と該複数の走査電極とにサスティンパルスを印加して維持放電を発生させるドライバ回路と、
　１表示フレームあたりのサスティンパルスの総数である総発光パルス数が表示負荷率の関数として定義される所定のパルス数となるように該ドライバ回路を制御するとともに、所定の条件が検出されると該総発光パルス数を該所定のパルス数よりも減少させるよう該ドライバ回路を制御する制御回路と
を含み、
　該制御回路は、所定電圧へのクランプタイミングが第１のタイミングである第１のサスティンパルスと該所定電圧へのクランプタイミングが第２のタイミングである第２のサスティンパルスとを選択的に該ドライバ回路に生成させるよう構成され、該総発光パルス数が該所定のパルス数である場合と該総発光パルス数が該所定のパルス数より小さい場合とで該第１のサスティンパルスの数と該第２のサスティンパルスの数との比率を異ならせるように構成されることを特徴とするプラズマディスプレイ装置。
　前記第１のタイミングは、維持放電の発生する前に記所定電圧へのクランプが起こるタイミングであり、前記第２のタイミングは、維持放電の発生した後に記所定電圧へのクランプが起こるタイミングであることを特徴とする請求項１記載のプラズマディスプレイ装置。
　前記総発光パルス数が前記所定のパルス数である場合よりも該総発光パルス数が該所定のパルス数よりも小さい場合の方が、サスティンパルスの総数に占める前記第１のサスティンパルスの数の割合が大きいことを特徴とする請求項２記載のプラズマディスプレイ装置。
　前記所定の条件は、前記プラズマディスプレイパネルの熱破壊及び／又は焼付の発生の可能性が有るような条件であることを特徴とする請求項１記載のプラズマディスプレイ装置。
　前記制御回路は、前記所定電圧へのクランプタイミングが第３のタイミングである第３のサスティンパルスを、前記第１のサスティンパルス及び前記第２のサスティンパルスに加え選択的に前記ドライバ回路に生成させるように構成されることを特徴とする請求項１記載のプラズマディスプレイ装置。
　複数の維持電極と複数の走査電極とを含むプラズマディスプレイパネルと、該複数の維持電極と該複数の走査電極とにサスティンパルスを印加して維持放電を発生させるドライバ回路と、１表示フレームあたりのサスティンパルスの総数である総発光パルス数が表示負荷率の関数として定義される所定のパルス数となるように該ドライバ回路を制御するとともに、所定の条件が検出されると該総発光パルス数を該所定のパルス数よりも減少させるよう該ドライバ回路を制御する制御回路とを含むプラズマディスプレイ装置において、
　所定電圧へのクランプタイミングが第１のタイミングである第１のサスティンパルスと該所定電圧へのクランプタイミングが第２のタイミングである第２のサスティンパルスとを選択的に該ドライバ回路に生成させ、
　該総発光パルス数が該所定のパルス数である場合には該第１のサスティンパルスの数と該第２のサスティンパルスの数との比率を第１の比率とし、
　該総発光パルス数が該所定のパルス数より小さい場合には該第１のサスティンパルスの数と該第２のサスティンパルスの数との比率を該第１の比率とは異なる第２の比率とする
各段階を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
　前記第１のタイミングは、維持放電の発生する前に記所定電圧へのクランプが起こるタイミングであり、前記第２のタイミングは、維持放電の発生した後に記所定電圧へのクランプが起こるタイミングであることを特徴とする請求項６記載のプラズマディスプレイパネルの駆動方法。
　前記第１の比率よりも前記第２の比率の方が、サスティンパルスの総数に占める前記第１のサスティンパルスの数の割合が大きいことを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
　前記所定の条件は、前記プラズマディスプレイパネルの熱破壊及び／又は焼付の発生の可能性が有るような条件であることを特徴とする請求項６記載のプラズマディスプレイパネルの駆動方法。