KR100502348B1 - 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로 - Google Patents

플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로 Download PDF

Info

Publication number
KR100502348B1
KR100502348B1 KR10-2003-0026384A KR20030026384A KR100502348B1 KR 100502348 B1 KR100502348 B1 KR 100502348B1 KR 20030026384 A KR20030026384 A KR 20030026384A KR 100502348 B1 KR100502348 B1 KR 100502348B1
Authority
KR
South Korea
Prior art keywords
node
power
address
switch
power supply
Prior art date
Application number
KR10-2003-0026384A
Other languages
English (en)
Other versions
KR20040092160A (ko
Inventor
김진성
진광호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0026384A priority Critical patent/KR100502348B1/ko
Publication of KR20040092160A publication Critical patent/KR20040092160A/ko
Application granted granted Critical
Publication of KR100502348B1 publication Critical patent/KR100502348B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
    • B65D85/30—Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure
    • B65D85/34—Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure for fruit, e.g. apples, oranges or tomatoes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D81/00—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents
    • B65D81/02—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents specially adapted to protect contents from mechanical damage
    • B65D81/025—Containers made of sheet-like material and having a shape to accommodate contents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D2205/00—Venting means
    • B65D2205/02—Venting holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 디스플레이 패널의 어드레스 구동회로를 위한 전력 회생 회로가 개시된다. 플라즈마 디스플레이 패널의 어드레스 전극 라인들을 구동하기 위한 어드레스 구동 회로의 전원 전압 단자에 표시 데이터 신호의 선택 어드레스 전압을 인가하면서, 어드레스 전극 라인들로의 표시 데이터 신호의 인가가 종료되는 시점에 플라즈마 디스플레이 패널의 디스플레이 셀들에 남아 있는 전하들을 전력 회생용 캐패시터에 수집하고, 표시 데이터 신호의 인가가 시작되는 시점에 전력 회생용 캐패시터에 수집된 전하들을 어드레스 구동 회로의 전원 전압 단자에 인가하는 본 발명에 의한 전력 회생 회로는, 접지단, 제1, 제2, 제3 노드 및 전원단을 포함하고, 접지단과 상기 제1 노드 사이에 연결된 충방전용 캐패시터; 제1 노드에 애노드가 연결되어 있고 제2 노드에 캐소드가 연결된 제1 다이오드; 제1 노드와 제2 노드 사이에 연결된 폴링 스위치; 제2 노드와 제3 노드 사이에 연결된 공진 코일; 제3 노드와 상기 전원단 사이에 연결된 전원 스위치; 및 제3 노드와 접지단 사이에 연결된 접지 스위치를 포함하고, 제3 노드는 어드레스 구동 회로의 전원 전압 단자에 연결된 것을 특징으로 한다. 따라서, 전류 주입 방식으로 동작하는 전력 회생 회로의 기능을 유지하면서도, 전력 회생 회로에 구비되는 스위칭 소자들의 개수를 줄일 수 있으므로, 플라즈마 디스플레이 패널의 제조원가를 절감할 수 있다.

Description

플라즈마 디스플레이 패널의 어드레스 구동회로를 위한 전력 회생 회로{Energy recovery circuit for address driver of plasma display panel}
본 발명은, 플라즈마 디스플레이 패널의 구동회로에 관한 것으로서, 특히 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한 전력 회생 회로에 관한 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 1을 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은, 격벽(17)들 사이에서 형성된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
도 2는 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여주는 블록도이다.
도 2를 참조하면, 플라즈마 디스플레이 패널의 통상적인 구동 장치는 영상 처리부(102), 제어부(104), 어드레스 구동부(110), X 구동부(108) 및 Y 구동부(106)를 포함한다. 영상 처리부(102)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(104)는 영상 처리부(102)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(110)는, 제어부(104)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 인가한다. X 구동부(108)는 제어부(104)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(106)는 제어부(104)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 3은 도 2에 도시된 장치의 어드레스 구동부(110)에 포함된 통상적인 전력 회생 회로(110b)를 보여주는 도면으로서, 접지단(GND), 제1 내지 제3 노드(N1, N2, N3), 전원단(Va), 충방전용 캐패시터(Cpr), 라이징 스위치(Sr), 폴링 스위치(Sf), 접지 스위치(Sg), 전원 스위치(Ss), 공진 코일(Lpr) 및 제1 내지 제4 다이오드(D1, D2, D3, D4)를 포함한다.
도 2 및 도 3을 참조하면, 어드레스 구동 회로(110)는, 제어부(104)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 인가한다. 이 어드레스 구동 회로(110)의 전원 전압(VA) 즉, 어드레싱 전압은 전력 회생(recovery) 회로(110b)의 동작에 의하여 제어된다. 그 이유는, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 종료되는 시점에서 플라즈마 디스플레이 패널(100)의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 수집하고, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 시작되는 시점에서 상기 수집된 전하들을 디스플레이 셀들에 인가하기 위함이다. 전력 회생(recovery) 회로(110b)에서 공진 코일(Lpr)의 인덕턴스는 플라즈마 디스플레이 패널(100)의 평균 동작 캐패시턴스에 대하여 공진을 수행할 수 있도록 설정된다.
도 4는 도 3에 도시된 전력 회생 회로(110b)를 구동하는 통상적인 제어 신호의 개략적인 타이밍도이다. 도 3 및 도 4를 참조하여 통상적인 전력 회생 회로(110b)의 동작을 다음과 같이 설명한다.
표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 종료되는 시점(t1)에서, 폴링 스위치(Sf)만이 턴 온(turn on)됨에 의하여, 플라즈마 디스플레이 패널(100)의 디스플레이 셀들에 불필요하게 남아 있는 전하들이 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp), 공진 코일(Lpr) 및 폴링 스위치(Sf)를 통하여 충방전용 캐패시터(Cpr)에 수집된다.
다음에, 폴링 스위치가 턴 오프(turn off)되고 캐패시터(Cpr)에의 전하 수집이 종료되는 t2 시점에서, 접지 스위치(Sg)가 턴 온됨에 의하여, 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)는 접지된다.
다음에, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 시작되는 t3 시점에 있어서, 라이징 스위치(Sr)만이 턴 온(turn on)됨에 의하여, 충방전용 캐패시터(Cpr)에 수집되었던 전하들이 라이징 스위치(Sr), 공진 코일(Lpr) 및 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)를 통하여 플라즈마 디스플레이 패널(100)의 디스플레이 셀들에 인가된다.
그리고, 전원 스위치(S1)만이 턴 온(turn on)됨에 의하여, 어드레스 구동 회로(110a)에 전원 전압(Va)이 인가되고, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 진행된다.
상기 단계들은, 각각의 XY 전극 라인쌍에 대하여 주기적 및 순차적으로 주사가 수행됨에 동기하여, 주기적 및 지속적으로 반복 수행된다.
도 5는 도 3에 도시된 전력 회생 회로(110b)를 전류 주입형 방식으로 구동하는 제어 신호의 개략적인 타이밍도이다. 도 3 및 도 5를 참조하여 전류 주입형 방식의 전력 회생 회로(110b)의 동작을 다음과 같이 설명한다.
어드레스 전력 회수 동작의 특징은 접지 유지 기간이 매우 짧으므로, 접지 경로를 통하여 흐르는 전류는 크지 않다. 이것은 고속 어드레스 관점에서 시간을 단축하는 것이며, 이 때 라이징 스위치(Sr)와 접지 스위치(Sg)가 동시에 턴 온되어도, 동시 턴 온되는 기간이 과도하게 길지 않다면 큰 문제를 발생시키지 않으며, 오히려 공진 코일(Lpr)의 초기 전류를 부스팅(boosting)하는 동작을 한다. 이러한 원리를 이용한 것이 전류 주입형 전력 회생 방식이다.
도 5에 도시된 전류 주입형 방식은, 도 4에 도시된 통상의 전력 회생 제어 방식과는 달리, 플라즈마 디스플레이 패널의 디스플레이 셀들에 불필요하게 남아 있는 전하들이 충방전용 커패시터에 수집될 때 및 수집된 전하들을 다시 디스플레이 셀들에 인가할 때, 공진 코일(Lpr)에 전류를 저장하고, 저장된 전류로서 전하의 수집/인가를 부스팅하는 방식이다. 이를 위하여 도 5를 참조하면, 전원 스위치(Ss)와 폴링 스위치(Sf)가 동시에 턴 온 되는 구간(t1'~t1)과, 접지 스위치(Sg)와 라이징 스위치(Sr)가 겹치는 구간(t3'~t3)을 마련한다. t1'~t1 구간에서는 전원 전압 단자(Vpp), 턴 온된 전원 스위치(Ss), 공진 코일(Lpr), 제2 다이오드(D2), 턴 온된 폴링 스위치(Sf), 및 충방전용 캐패시터(Cpr)로 형성되는 경로에 의하여, 공진 코일(Lpr)에 하강 전류(falling current)가 부스팅되어, 이어지는 충방전용 캐패시터(Cpr)로의 전하 수집 즉 폴링 동작에서 공진 전류로 사용된다. 또한, t3'~t3 구간에서는, 충전된 캐패시터(Cpr), 턴 온된 라이징 스위치(Sr), 제1 다이오드(D1), 공진 코일(Lpr), 턴 온된 접지 스위치(Sg) 및 접지단(GND)으로 형성된 경로에 의하여, 공진 코일(Lpr)에 상승 전류(rising current)가 부스팅되어, 이어지는 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)의 전압 라이징 동작에서 공진 전류로 사용된다.
이러한 전력 회생 회로(110a) 제어를 위한 전류 주입 방식에 의하고, 전원 스위치(Ss), 접지 스위치(Sg) 및 폴링 스위치(Sf)의 스위칭 동작을 적절히 조정한다면, 라이징 스위치(Sr)는 항상 턴 온된 상태로 유지되더라도 전력 회생을 위한 제어 동작을 수행할 수 있다.
따라서 본 발명에 이루고자 하는 기술적 과제는, 전류 주입 방식에 의하여 제어되는 어드레스 구동 회로를 위한 전력 회생 회로에 있어서, 스위칭 소자들의 개수를 줄일 수 있는 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로를 제공하는 데 있다.
상기한 기술적 과제를 이루기 위해, 플라즈마 디스플레이 패널의 어드레스 전극 라인들을 구동하기 위한 어드레스 구동 회로의 전원 전압 단자에 표시 데이터 신호의 선택 어드레스 전압을 인가하면서, 상기 어드레스 전극 라인들로의 표시 데이터 신호의 인가가 종료되는 시점에 상기 플라즈마 디스플레이 패널의 디스플레이 셀들에 남아 있는 전하들을 전력 회생용 캐패시터에 수집하고, 상기 표시 데이터 신호의 인가가 시작되는 시점에 상기 전력 회생용 캐패시터에 수집된 전하들을 상기 어드레스 구동 회로의 전원 전압 단자에 인가하는 본 발명에 의한 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로는, 상기 전력 회생 회로는 접지단, 제1, 제2, 제3 노드 및 전원단을 포함하고, 상기 접지단과 상기 제1 노드 사이에 연결된 충방전용 캐패시터; 상기 제1 노드에 애노드가 연결되어 있고 상기 제2 노드에 캐소드가 연결된 제1 다이오드; 상기 제1 노드와 상기 제2 노드 사이에 연결된 폴링 스위치; 상기 제2 노드와 상기 제3 노드 사이에 연결된 공진 코일(Lpr); 상기 제3 노드와 상기 전원단 사이에 연결된 전원 스위치; 및 상기 제3 노드와 상기 접지단 사이에 연결된 접지 스위치를 포함하고, 상기 제3 노드는 상기 어드레스 구동 회로의 전원 전압 단자에 연결된 것을 특징으로 한다.
이하, 본 발명에 의한 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로를 첨부한 도면을 참조하여 상세히 설명한다.
도 6은 본 발명의 일 실시예에 의한 플라즈마 디스플레이 패널의 어드레스 구동 회로(110a)를 위한 전력 회생 회로(110b)를 보여주는 도면으로서, 접지단(GND), 제1 내지 제3 노드(N1, N2, N3), 전원단(Va), 충방전용 캐패시터(Cpr), 폴링 스위치(Sf), 접지 스위치(Sg), 전원 스위치(Ss), 공진 코일(Lpr) 및 제1 다이오드(D1)을 포함한다.
본 발명은, 플라즈마 디스플레이 패널의 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)을 구동하기 위한 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)에 표시 데이터 신호(SsR1, SsG1, ..., SsGm, SsBm)의 선택 어드레스 전압을 인가하면서, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)로의 표시 데이터 신호(SsR1, SsG1, ..., SsGm, SsBm)의 인가가 종료되는 시점에 플라즈마 디스플레이 패널의 디스플레이 셀들에 남아 있는 불필요한 전하들을 충방전용 캐패시터(Cpr)에 수집하고, 표시 데이터 신호(SsR1, SsG1, ..., SsGm, SsBm)의 인가가 시작되는 시점에 충방전용 캐패시터(Cpr)에 수집된 전하들을 어드레스 구동 회로의 전원 전압 단자(Vpp)에 인가하는 전력 회생 회로에 관한 것이다.
제3 노드(N3)는 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)에 연결된다.
충방전용 캐패시터(Cpr)는 접지단(GND)과 제1 노드(N1) 사이에 연결되어, 폴링 스위치(Sf)만이 턴 온(turn on) 되었을 때 플라즈마 디스플레이 패널의 디스플레이 셀들에 남아 있는 불필요한 전하들을 수집한다. 또한 충방전용 캐패시터(Cpr)는 접지 스위치(Sg)가 턴 온되었을 때, 제1 다이오드(D1)를 통하여 공진 코일(Lpr)에 전류를 부스팅한다.
제1 다이오드(D1)는 제1 노드(N1)에 애노드가 연결되어 있고 제2 노드(N2)에 캐소드가 연결된다. 폴링 스위치(Sf)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결된다. 공진 코일(Lpr)은 제2 노드(N2)와 제3 노드(N3) 사이에 연결된다. 접지 스위치(Sg)는 제3 노드(N3)와 전원단(Va) 사이에 연결된다. 제3 스위치(S3)는 제3 노드(N3)와 접지단(GND) 사이에 연결된다.
폴링 스위치(Sf)는 전계 효과 트렌지스터(field effect transistor, FET) 또는 절연 게이트 양극성 트랜지스터(insulated gate bipolar transistor, IGBT)로 구현될 수 있다. FET 와 IGBT는 구조상 내부에 기생하는 내부 다이오드 성분을 포함한다. 따라서, FET 또는 IGBT로 폴링 스위치(Sf)를 구현하는 경우, 제1 다이오드(D1)는 폴링 스위치(Sf)의 내부 다이오드 성분으로서 구현될 수 있다.
또한, 제1 다이오드(D1)와 별도의 FET 또는 IGBT로서 폴링 스위치(Sf)가 구비되는 경우에는, 제2 다이오드(D2)가 추가적으로 더 구비될 수 있다. 제2 다이오드(D2)는 제2 노드(N2)에 그 애노드가 연결되고 폴링 스위치(Sf)의 일단에 캐소드가 연결되어, 폴링 스위치(Sf)가 턴 오프(turn off)되었을 때, FET 또는 IGBT의 내부 다이오드 성분을 통하여 캐패시터(Cpr)로부터 공진 코일(Lpr)로 흐르는 전류를 차단한다.
제3 다이오드는 제2 노드(N2)에 애노드가 연결되고, 전원단(Va)와 전원 스위치(Ss)의 사이에 캐소드가 연결되어, 폴링 스위치(Sf)의 턴 온시에 공진 코일(Lpr)에 불연속적으로 발생하는 역방향 전류의 배출 경로를 형성한다.
제4 다이오드는 제2 노드(N2)에 캐소드가 연결되고, 접지단(GND)과 접지 스위치(Sg)의 사이에 애노드가 연결되어, 폴링 스위치(Sf)의 턴 오프시에 공진 코일(Lpr)에 불연속적으로 발생하는 역방향 전류의 배출 경로를 형성한다.
도 7a 및 도 7b는 도 6에 도시된 전력 회생 회로(110b)를 제어하기 위하여 폴링 스위치(Sf), 전원 스위치(Ss) 및 접지 스위치(Sg)로 각각 입력되는 스위칭 제어신호(Cf, Cs, Cg)의 바람직한 실시예를 나타내는 개략적인 타이밍도이다. 여기서 각 스위치(Sf, Ss, Sg)는 하이레벨(high level) 신호에 의해 턴 온(turn on)되며, 로우레벨(low level) 신호에 의해 턴 오프(turn off)된다.
도 7a 및 도 7b를 참조하여, 전력 회생 회로의 스위칭 동작과 전류의 흐름을 다음과 같이 설명한다.
먼저 도 7a를 참조하면, t0 시점까지의 기간은, 스위치들(Sf, Ss, Sg)이 모두 턴 오프된 상태이고, 전력 회수용 캐패시터(Cpr)에 충전되어 있던 전하가 제1 다이오드(D1), 공진 코일(Lpr)을 통하여 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)로 흘러들어간다. 즉 t0 시점까지는 어드레스 구동 전원(Vpp)의 전압 상승 기간(rising time)이다.
t0 ~ t1 기간은 전원 스위치(Ss)만이 턴 온된 상태이고, 전원단(Va)로부터 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)로 전원 전압(Va)이 공급되는 기간으로서, 표시 데이터 신호(SsR1, SsG1, ... , SsGm, SsBm)의 인가가 진행된다.
t1 ~ t2 기간은 폴링 스위치(Sf)만이 턴 온된 상태이고, 플라즈마 디스플레이 패널의 디스플레이 셀들에 불필요하게 남아있는 전하들이 어드레스 구동회로(110a)의 전원 전압 단자(Vpp), 공진 코일(Lpr), 및 턴 온된 폴링 스위치(Sf)를 통하여 충방전용 캐패시터(Cpr)에 회수되는 기간 전압 하강 기간(falling time)이다. 만일 도 7b에 도시된 바와 같이 폴링 스위치(Sf)가, t1 시점보다 먼저 t1' 시점에서 턴 온되어, 폴링 스위치(Sf)와 전원 스위치(Ss)가 동시에 턴 온되는 구간(t1' ~ t1)이 발생하면, 전술한 전류 주입형 방식과 마찬가지로 상기 겹치는 구간(t1' ~ t1)에서 폴링 전류가 부스팅된다.
t2 ~ t3 기간은 접지 스위치(Sg)만이 턴 온된 상태이다. 이 때, 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)는 접지되며, 충방전용 커패시터(Cpr)로부터 제1 다이오드(D1), 공진 코일(Lpr), 턴 온된 접지 스위치(Sg) 및 접지단(GND)으로 형성되는 경로를 통하여 공진 코일(Lpr)에 라이징 전류(rising current)가 부스팅된다. 만일 도 7b에 도시된 바와 같이 접지 스위치(Sg)가, t2 시점보다 먼저 t2' 시점에서 턴 온되어, 접지 스위치(Sg)와 폴링 스위치(Sf)가 동시에 턴 온되는 구간(t2' ~ t2)이 발생하더라도, 충방전용 커패시터(Cpr) 양단에 걸리는 전압 즉 제1 노드(N1)의 전위가 제2 노드(N2) 전위보다 크기 때문에, 전류의 경로는 충방전용 커패시터(Cpr)로부터 제1 다이오드(D1), 공진 코일(Lpr), 턴 온된 접지 스위치(Sg) 및 접지단(GND)으로 형성되어 공진 코일(Lpr)에 라이징 전류(rising current)가 부스팅된다.
t3 ~ t4 기간은 도 6에 도시된 모든 스위치(Ss, Sg, Sf)가 턴 오프된 상태이다. 따라서, 충방전용 커패시터(Cpr)로부터 제1 다이오드(D1), 공진 코일(Lpr) 및 제1 노드를 통하여 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)로 전압이 상승되는 기간(rising time)이다.
도 8은 본 발명의 일 실시예에 의한 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로와 어드레스 구동회로의 물리적 배선 연결 관계를 보여주는 도면이다.
전원 스위치(Ss)와 접지 스위치(Sg)와 공진 코일(Lpr)이 제3 노드(N3)에 물리적으로 단거리 배선으로 연결되어 있고, 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)가 제3 노드(N3)로부터 물리적으로 장거리 배선으로 연결되어 있다면, 제3 노드(N3)와 어드레스 구동회로(110a)의 전원 전압 단자(Vpp) 사이에 존재하는 기생 저항 및 기생 인덕턴스 성분으로 인하여 전원 전압 단자(Vpp)의 전압 상승(rising)시 및 전압 하강(falling)시에 노이즈의 발생 원인이 될 수 있다.
이러한 노이즈는, 물리적으로 공진 코일(Lpr)의 일단과 제3 노드(N3)의 사이에 어드레스 구동 회로(110a)의 전원 전압 단자(Vpp)가 연결되도록 함으로써, 억제될 수 있다.
도 8을 참조하면, 물리적으로 공진 코일(Lpr)의 일단과 제3 노드(N3) 사이에 어드레스 구동 회로의 전원 전압 단자(Vpp)가 연결되어 있다. 이와 같은 배선 구조에 의하면, 공진 코일(Lpr)과 어드레스 구동 회로를 연결하는 배선에 기생하는 저항 및 인덕턴스 성분이 공진 코일(Lpr)과 제3 노드(N3) 사이에 포함된다. 이러한 배선 연결에 의하면, 공진 코일(Lpr)과 마찬가지로 기생 성분들도 어드레스 구동회로(110a)의 전원 전압 단자(Vpp) 전압의 하강/상승 시에 부스팅되어, 노이즈 성분이 억제될 수 있다.
이를 기판상에서 구현하기 위하여, 도 6에 도시된 충방전용 캐패시터(Cpr), 폴링 스위치(Sf), 제1 다이오드(D1), 제2 다이오드(D2) 및 공진 코일(Lpr)을 기판의 일측에 몰아서 배치하고, 공진 코일(Lpr)의 일단에 최단거리 배선(a)으로 어드레스 구동회로의 전원 전압 단자(Vpp)를 연결한다. 또한 전원 스위치(Ss) 및 접지 스위치(Sg)를 기판의 타측에 몰아서 배치하고, 전원 스위치(Ss)와 접지 스위치(Sg)의 연결단 즉 제3 노드(N3)와 어드레스 구동회로의 전원 전압 단자(Vpp)를 배선(b)으로 연결한다. 이와 같은 배선 연결에 의하여, 어드레스 구동회로(110a)의 전원 전압 단자(Vpp)의 전압 하강(falling)시에는, 전원 스위치(Ss)와 폴링 스위치(Sf)가 턴 온된 구간(도 7b의 t1'~t1 구간)에서, 전원단(Va), 턴 온된 전원 스위치(Ss), 장거리 배선(b), 단거리 배선(a), 공진 코일(Lpr), 제2 다이오드(D2), 턴 온된 폴링 스위치(Sf), 충방전용 캐패시터(Cpr)로 형성되는 경로를 통하여, 공진 코일(Lpr)뿐만이 아니라 단거리 배선(a)에 기생하는 인덕턴스 성분들도 부스팅된다. 따라서, 어드레스 구동 회로(110a) 전원 전압 단자(Vpp)의 전압 하강(falling)시에 배선(a)에 기생하는 성분들에 의한 노이즈를 최소화할 수 있다. 또한, 도 7a 및 도 7b에 도시된, 접지 스위치(Sg)가 턴 온된 t2~t3 구간에서, 충방전용 캐패시터(Cpr), 제1 다이오드(D1), 공진 코일(Lpr), 단거리 배선(a), 장거리 배선(b), 턴 온된 접지 스위치(Sg)로 형성되는 경로를 통하여, 공진 코일(Lpr)뿐만이 아니라 단거리 배선(a)에 기생하는 인덕턴스 성분들도 부스팅된다. 그리고, 모든 스위치(Sf, Ss, Sg)가 턴 오프된 구간(도 7a 및 도 7b의 t3~t4 구간)에서 어드레스 구동회로(110a)의 전원 전압 단자(Vpp)의 전압 상승시에 배선(a)에 기생하는 성분들에 의한 노이즈를 최소화할 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 어드레스-전력 회생 회로에 의하면, 전류 주입 방식으로 동작하는 전력 회생 회로의 기능을 유지하면서도, 전력 회생 회로에 구비되는 스위칭 소자들의 개수를 줄일 수 있으므로, 플라즈마 디스플레이 패널의 제조 원가를 절감하는 효과가 있다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여주는 블록도이다.
도 3은 도 2에 도시된 장치의 어드레스 구동부에 포함된 통상적인 전력 회생 회로를 보여주는 도면이다.
도 4는 도 3에 도시된 전력 회생 회로를 구동하는 통상적인 제어 신호의 개략적인 타이밍도이다.
도 5는 도 3에 도시된 전력 회생 회로를 전류 주입형 방식으로 구동하는 제어 신호의 개략적인 타이밍도이다.
도 6은 본 발명의 일 실시예에 의한 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로를 보여주는 도면이다.
도 7a 및 도 7b는 도 6에 도시된 전력 회생 회로를 제어하기 위한 스위칭 제어신호의 바람직한 실시예를 나타내는 개략적인 타이밍도이다.
도 8은 본 발명의 일 실시예에 의한 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로와 어드레스 구동회로의 물리적 배선 연결 관계를 보여주는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 100......플라즈마 디스플레이 패널
102......영상 처리부 104......논리 제어부
106......Y 구동부 108......X 구동부
110......어드레스 구동부 110a.....어드레스 구동 회로
110b.....전력 회생 회로 Va.......선택 어드레스 전압

Claims (5)

  1. 플라즈마 디스플레이 패널의 어드레스 전극 라인들을 구동하기 위한 어드레스 구동 회로의 전원 전압 단자에 표시 데이터 신호의 선택 어드레스 전압을 인가하면서, 상기 어드레스 전극 라인들로의 표시 데이터 신호의 인가가 종료되는 시점에 상기 플라즈마 디스플레이 패널의 디스플레이 셀들에 남아 있는 전하들을 전력 회생용 캐패시터에 수집하고, 상기 표시 데이터 신호의 인가가 시작되는 시점에 상기 전력 회생용 캐패시터에 수집된 전하들을 상기 어드레스 구동 회로의 전원 전압 단자에 인가하는 전력 회생 회로에 있어서,
    상기 전력 회생 회로는 접지단, 제1, 제2, 제3 노드 및 전원단을 포함하고,
    상기 접지단과 상기 제1 노드 사이에 연결된 충방전용 캐패시터;
    상기 제1 노드에 애노드가 연결되어 있고 상기 제2 노드에 캐소드가 연결된 제1 다이오드;
    상기 제1 노드와 상기 제2 노드 사이에 연결된 폴링 스위치;
    상기 제2 노드와 상기 제3 노드 사이에 연결된 공진 코일;
    상기 제3 노드와 상기 전원단 사이에 연결된 전원 스위치; 및
    상기 제3 노드와 상기 접지단 사이에 연결된 접지 스위치를 포함하고,
    상기 제3 노드는 상기 어드레스 구동 회로의 전원 전압 단자에 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로.
  2. 제1항에 있어서,
    상기 폴링 스위치는 전계 효과 트렌지스터 또는 절연 게이트 양극성 트랜지스터이고,
    상기 제1 다이오드는 상기 폴링 스위치의 내부 다이오드 성분인 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로.
  3. 제1항에 있어서,
    상기 폴링 스위치는 전계 효과 트렌지스터 또는 절연 게이트 양극성 트랜지스터이고,
    상기 제2 노드에 애노드가 연결되고 상기 폴링 스위치의 일단에 캐소드가 연결된 제2 다이오드를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로.
  4. 제1항 또는 제3항에 있어서,
    물리적으로 상기 공진 코일의 타단과 상기 제3 노드 사이에 상기 어드레스 구동 회로의 전원 전압 단자가 연결되도록 한 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로.
  5. 제1항 또는 제3 항에 있어서,
    상기 제2 노드에 애노드가 연결되고, 상기 전원단과 상기 전원 스위치 사이에 캐소드가 연결된 제3 다이오드;
    상기 제2 노드에 캐소드가 연결되고, 상기 접지단과 상기 접지 스위치 사이에 애노드가 연결된 제4 다이오드를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 구동 회로를 위한 전력 회생 회로.
KR10-2003-0026384A 2003-04-25 2003-04-25 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로 KR100502348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0026384A KR100502348B1 (ko) 2003-04-25 2003-04-25 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0026384A KR100502348B1 (ko) 2003-04-25 2003-04-25 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로

Publications (2)

Publication Number Publication Date
KR20040092160A KR20040092160A (ko) 2004-11-03
KR100502348B1 true KR100502348B1 (ko) 2005-07-19

Family

ID=37372677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0026384A KR100502348B1 (ko) 2003-04-25 2003-04-25 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로

Country Status (1)

Country Link
KR (1) KR100502348B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784519B1 (ko) 2006-02-15 2007-12-11 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100757567B1 (ko) * 2006-03-16 2007-09-10 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR20040092160A (ko) 2004-11-03

Similar Documents

Publication Publication Date Title
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
US20030071768A1 (en) Plasma display panel and method for driving the same
US6806655B2 (en) Apparatus and method for driving plasma display panel
JP3642693B2 (ja) プラズマディスプレイパネル装置
JP2001013917A (ja) ディスプレイ装置
JPH1185093A (ja) 表示パネル駆動装置
EP1755101A2 (en) Plasma display apparatus
KR100590112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100502348B1 (ko) 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로
JP2005128530A (ja) プラズマディスプレイパネルのエネルギー回収装置
US8106855B2 (en) Energy recovery circuit and driving apparatus of display panel
KR100627292B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US7271800B2 (en) Apparatus for driving plasma display panel performing address-display mixing driving scheme
JP4172539B2 (ja) プラズマディスプレイパネルの駆動方法および駆動装置
KR100647580B1 (ko) 플라즈마 디스플레이 패널의 전력 회수 장치 및 이를구비하는 플라즈마 디스플레이 패널의 구동장치
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100811041B1 (ko) 플라즈마 디스플레이 패널 구동 장치
KR100528931B1 (ko) 리셋 기능이 향상된 방전 디스플레이 장치
KR100382070B1 (ko) 플라즈마 표시 패널의 구동 장치
KR100560524B1 (ko) 플라즈마 표시 장치
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100764662B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
US20070046584A1 (en) Apparatus and method for driving plasma display panel
KR100536245B1 (ko) 플라즈마 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080627

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee