KR100560524B1 - 플라즈마 표시 장치 - Google Patents

플라즈마 표시 장치 Download PDF

Info

Publication number
KR100560524B1
KR100560524B1 KR1020040050734A KR20040050734A KR100560524B1 KR 100560524 B1 KR100560524 B1 KR 100560524B1 KR 1020040050734 A KR1020040050734 A KR 1020040050734A KR 20040050734 A KR20040050734 A KR 20040050734A KR 100560524 B1 KR100560524 B1 KR 100560524B1
Authority
KR
South Korea
Prior art keywords
switch
electrode
voltage
diode
electrically connected
Prior art date
Application number
KR1020040050734A
Other languages
English (en)
Other versions
KR20060001594A (ko
Inventor
문장호
우동주
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050734A priority Critical patent/KR100560524B1/ko
Publication of KR20060001594A publication Critical patent/KR20060001594A/ko
Application granted granted Critical
Publication of KR100560524B1 publication Critical patent/KR100560524B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45636—Indexing scheme relating to differential amplifiers the LC comprising clamping means, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치에 관한 것이다. 본 발명의 플라즈마 표시 장치는 클램핑 다이오드를 전력 회수 회로의 충전 스위치와 방전 스위치에 연결하여 LPF의 개수를 감소시킴으로써 EMI와 노이즈 문제를 해결함과 동시에 전압도 효과적으로 클램핑 시킬 수 있다. 또한, LPF의 위치를 변경함으로써 LPF의 개수를 더욱 감소시키면서 전압을 더욱 효과적으로 클램핑 시킬 수 있다.
플라즈마 표시 장치, EMI, LPF, 클램핑 다이오드

Description

플라즈마 표시 장치{PLASMA DISPLAY DEVICE}
도 1은 종래의 전력 회수 회로를 나타낸 도이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 유지 구동 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 유지 구동 회로의 Y 전극 전압과 인덕터의 파형도이다.
도 5a 내지 도 5d는 본 발명의 제1 실시예에 따른 Y 전극 유지 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이다.
도 6은 본 발명의 제2 실시예에 따른 유지 구동 회로도이다.
본 발명은 플라즈마 표시 장치에 관한 것이다.
최근 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 플라즈마 표시 장치 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 플라즈마 디스플레이 패널은 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, 플라즈마 표시 장치가 40인치 이상의 대형 표시 장치에서 종래의 음극선관(cathode ray tube, CRT)을 대체할 표시 장치로서 각광받고 있다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 장치는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 표시 장치는 전극이 방전 공간이 절연되지 않은 채 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 장치에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
이러한 교류형 플라즈마 표시 장치에는 그 한쪽 면에 서로 평행인 주사 전극 및 유지 전극이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.
일반적으로 이러한 교류형 플라즈마 표시 장치의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 유지 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
이때, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 벽전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한 벽전압은 벽전하에 의해서 방전 셀의 벽에 형성되는 전위차를 말한다.
한편, 종래에는 유지방전 파형을 구현함에 있어서, 패널 커패시터를 충방전하기 위한 무효 소비 전력을 회수하기 위하여 L.F. Weber에 의해 제안된 유지 방전 회로(미국 특허 번호 4,866,349 및 5,081,400)(또는 전력 회수 회로)를 이용한다. 전력 회수 회로는 인덕터를 이용하여 패널 커패시터와 LC 공진을 이용하여 패널 커패시터를 충방전 시키는 것이다.
도 1은 종래의 전력 회수 회로를 나타낸 것이다.
도 1에 도시된 바와 같이, 전력 회수 회로에는 유지방전 스위치(Ys, Yg, Xs, Xg)를 포함하는 유지방전 경로 이외에 전력 회수 커패시터 (Cyr, Cxr)로부터 패널 커패시터(Cp)에 전류를 충전하는 충전 경로와, 패널 커패시터에서 커패시터(Cyr, Cxr)에 전류를 충전하는 방전 경로가 형성된다. Y 전극은 스위치(Yr), 다이오드(YDr), 인덕터(Ly)의 경로를 통하여 충전되고, 인덕터(Ly), 다이오드(YDf), 스위치(Yf)를 통하여 방전된다. 마찬가지로, X 전극은 스위치(Xr), 다이오드(XDr), 인덕터(Lx)의 경로를 통하여 충전되고, 인덕터(Lx), 다이오드(XDf), 스위치(Xf)를 통하여 방전된다.
그런데, 이러한 전력 회수 회로는 인덕터와 스위치의 기생 커패시터 사이에서 공진이 발생하게 되며, 이 공진으로 인하여 오버슈트(overshoot), 언더슈트(undershoot) 등의 파형 왜곡이 발생한다. 따라서, 이러한 파형 왜곡을 억제하고, 스위치의 내압을 줄이기 위하여 인덕터(Ly, Lx) 전단의 전압이 전압(Vs) 이상으로 올라가거나 0V 이하로 내려가는 것을 방지하는 클램핑 다이오드(YDCH, XDCH, YDCL, XDCL)를 연결한다.
또한, 다이오드나 스위치(FET)의 기생 커패시터 성분과 인덕터와의 공진으로 인한 EMI(electromagnetic interference) 및 노이즈 문제를 해결하기 위하여 각 다이오드에 EMI 비드(bead) 등의 로우패스필터(이하, LPF라고 함)를 삽입하여 고주파 성분을 억제하도록 한다.
그런데, 이러한 LPF는 클램핑 다이오드의 경로상에 형성되기 때문에 오버슈트와 같은 고주파 성분에 대하여 고저항 소자로 작용하여 클램핑 다이오드가 제 기능을 발휘하지 못하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 회로의 오동작 없이 EMI 문제를 해결할 수 있는 플라즈마 표시 장치를 제공하는 것이다.
이러한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터에 전압을 인가하는 구동회로를 포함하는 플라즈마 표시 장치로서,
상기 구동회로는,
상기 패널 커패시터의 제1 전극에 제1 단이 전기적으로 연결된 인덕터; 상기 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 스위치(Ys); 상기 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 스위치(Yg); 상기 제1 전압과 제2 전압의 절반에 해당하는 제3 전압을 공급하는 제3 전원에 제1 단이 연결되는 제3 스위치(Yr); 상기 제3 스위치의 제2 단에 캐소드가 연결되고 상기 제2 전원에 애노드가 연결되는 제1 다이오드(YDCL); 상기 제3 스위치의 제2 단에 애노드가 연결되는 제2 다이오드(YDr); 상기 제3 전원에 제1 단이 연결되는 제4 스위치(Yf); 및 상기 제2 및 제4 다이오드의 접점과 상기 인덕터의 제2 단 사이에 전기적으로 연결되어 고주파 성분을 제거하는 필터를 포함한다.
상기 구동회로는,
상기 제3 스위치의 제2 단에 애노드가 연결되고 상기 제1 전원에 캐소드가 연결되는 제3 다이오드(YDCH); 및 상기 제3 스위치의 제2 단에 캐소드가 연결되고 상기 제2 다이오드의 캐소드에 애노드가 연결되는 제4 다이오드(YDf)를 더 포함할 수 있다.
본 발명의 다른 특징에 따른 플라즈마 표시 장치는 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터에 전압을 인가하는 구동회로를 포함하는 플라즈마 표시 장치로서,
상기 구동회로는,
상기 패널 커패시터의 제1 전극에 제1 단이 전기적으로 연결된 인덕터; 상기 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 스위치(Ys); 상기 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 스위치(Yg); 상기 제1 전압과 제2 전압의 절반에 해당하는 제3 전압을 공급하는 제3 전원에 제1 단이 전기적으로 연결되며, 상기 인덕터를 통하여 전류를 상기 패널 커패시터에 충전하도록 동작하는 제3 스위치(Yr); 상기 제3 전원에 제1 단이 전기적으로 연결되며, 상기 인덕터를 통하여 상기 패널 커패시터로부터 전류가 방전되도록 동작하는 제4 스위치(Yf); 및 상기 인덕터의 제2 단에 일단이 연결되며, 상기 패널 커패시터가 충전되는 경로와 상기 패널 커패시터가 방전되는 경로가 중첩되는 경로 상에 위치하여 고주파 성분을 제거하는 필터를 포함한다.
상기 구동회로는,
상기 제3 스위치의 제2 단에 캐소드가 연결되고 상기 제2 전원에 애노드가 연결되어 상기 인덕터의 제2 단의 전압을 클램핑하는 제1 다이오드(YDCL); 상기 제3 스위치의 제2 단에 애노드가 연결되어 상기 패널 커패시터가 충전되도록 전류의 방향을 결정하는 제2 다이오드(YDr); 상기 제3 스위치의 제2 단에 애노드가 연결되고 상기 제1 전원에 캐소드가 연결되어 상기 인덕터의 제2 단의 전압을 클램핑 하는 제3 다이오드(YDCH); 및 상기 제3 스위치의 제2 단에 캐소드가 연결되고 상기 제2 다이오드의 캐소드에 애노드가 연결되어 상기 패널 커패시터가 방전되도록 전류의 방향을 결정하는 제4 다이오드(YDf)를 더 포함할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치와 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 2를 참조하여 자세하게 설명한다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 서로 쌍을 이루며 배열되어 있는 제1 유지전극(Y1~Yn) 및 제2 유지전극(X1~Xn)을 포함한다.
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다.
제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다.
아래에서는 유지 구동 회로의 구조 및 동작에 대해서 도 3 내지 도 6을 참조하여 자세하게 설명한다.
도 3은 본 발명의 제1 실시예에 따른 유지 구동 회로의 개략적인 회로도이다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 유지 구동 회로는 Y 전극 유지부(321), Y 전극 전력 회수부(322), X 전극 유지부(341) 및 X 전극 전력 회수부(342)를 포함한다.
Y 전극 유지부(320)와 X 전극 유지부(341)는 각각 전압(Vs)을 공급하는 전원단(Vs)과 접지단(GND) 사이에 연결된 스위치(Ys, Yg)와 스위치(Xs, Xg)를 포함한다.
Y 전극 전력 회수부(322)는 전력 회수용 커패시터(Cyr), 인덕터(Ly), 충전 경로를 형성하는 스위치(Yr)와 다이오드(YDr), 방전 경로를 형성하는 스위치(Yf)와 다이오드(YDf) 및 클램핑 다이오드(YDCH, YDCL)를 포함한다.
클램핑 다이오드(YDCH)는 오버슈트 등에 의해 스위치(Yf)의 드레인 전압이 전압(Vs) 이상으로 올라가지 않도록 하며, 스위치(Yf)의 드레인과 전원(Vs) 사이에 연결된다. 또한, 클램핑 다이오드(YDCL)는 언더슈트 등에 의해 스위치(Yr)의 전압이 0V 이하로 내려가지 않도록 하며, 스위치(Yr)의 소스와 접지단(GND) 사이에 연결된다. 또한, 충전 경로와 방전 경로의 스위치와 다이오드 사이에는 각각 EMI와 노이즈 제거를 위한 LPF가 삽입되어 있다.
마찬가지로, X 전극 전력 회수부(342)는 전력 회수용 커패시터(Cxr), 인덕터(Lx), 충전 경로를 형성하는 스위치(Xr)와 다이오드(XDr), 방전 경로를 형성하는 스위치(Xf)와 다이오드(XDf) 및 클램핑 다이오드(XDCH, XDCL)를 포함한다.
클램핑 다이오드(XDCH)는 인덕터(Lx) 전단의 전압이 전압(Vs) 이상으로 올라가지 않도록 하며, 스위치(Xf)의 드레인과 전원(Vs) 사이에 연결된다. 또한, 클램핑 다이오드(XDCL)는 인덕터(Lx) 전단의 전압이 0V 이하로 내려가지 않도록 하며, 스위치(Xr)의 소스와 접지단(GND) 사이에 연결된다. 또한, 충전 경로와 방전 경로의 스위치와 다이오드 사이에는 각각 EMI와 노이즈 제거를 위한 LPF가 삽입되어 있다.
또한, 도 3에서 스위치(Yr, Yf, Ys, Yg, Xs, Xg, Xr, Xf)는 n 채널형 MOSFET로 표시하였으며, 각각의 스위치는 바디 다이오드를 포함할 수 있다.
다음, 도 4, 도 5a 내지 도 5d를 참조하여 본 발명의 제1 실시예에 따른 구동 회로의 유지구간에서의 시계열적 동작 변화를 설명한다. 여기서, 동작 변화는 4 개의 모드(M1∼M4)로 일순하며, 모드 변화는 스위치의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은, 연속적 발진은 아니며 스위치(Yr, Yf)와 스위치(Xr, Xf)의 턴 온시에 생기는 인덕터(Ly, Lx)와 패널 커패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다.
또한, 패널 커패시터(Cp)는 X 전극과 Y 전극 사이의 커패시턴스 성분을 등가적으로 나타낸 것이며, 편의상 패널 커패시터(Cp)의 X 전극은 접지 단자에 연결된 것으로 표시하였으나, 실제로 X 전극에는 X 전극 구동부(340)가 연결되어 있다. 또한, X 전극 구동부(340)는 Y 전극 구동부(320)와 동일하게 동작하므로 본 발명의 제1 실시예에서는 설명의 편의를 위하여 Y 전극 구동부(320)의 동작만을 설명한다.
도 4는 본 발명의 제1 실시예에 따른 유지 구동 회로의 Y 전극 전압과 인덕터(ILY)의 파형도이고, 도 5a 내지 도 5d는 본 발명의 제1 실시예에 따른 Y 전극 유지 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이다.
본 발명의 제1 실시예에서는 모드 1(M1)이 시작되기 전에 커패시터(Cyr)에 전압(V, V=Vs/2)이 충전되어 있는 것으로 가정한다.
① 모드 1(M1) - 도 5a 참조
모드 1 구간에서는 스위치(Yr)가 턴 온된다. 그러면, 도 5a에 도시한 바와 같이 커패시터(Cyr), 스위치(Yr), 인덕터(Ly), 패널 커패시터(Cp)로 전류 경로가 형성되어 인덕터(Ly)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)가 충전되고, 도 4에 도시된 바와 같이 패널 커패시터(Cp) 의 Y 전극 전압(Vy)은 0V에서 전압(Vs)까지 서서히 증가한다. 즉, 패널 커패시터(Cp)가 충전된다.
또한, 도 4에 도시한 바와 같이 인덕터(Ly)에 흐르는 전류(ILY)는 V/L의 기울기를 가지고 선형적으로 증가하다가 -(Vs-V)/L의 기울기를 가지고 선형적으로 감소한다.
또한, 모드 1에서 형성되는 전류 경로상에는 LPF가 존재하기 때문에 EMI나 노이즈는 제거된다.
② 모드 2(M2) - 도 5b 참조
모드 2 구간에서는 인덕터(Ly)에 흐르는 전류(ILY)가 0A까지 감소하면 스위치(Yr)가 턴 오프된다. 이때, 스위치(Ys)가 턴 온되어 있으므로 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 전압(Vs)으로 유지된다.
또한, 도 5b에 도시된 바와 같이 모드 1 이후에 인덕터(Ly)에 남아있는 전류는 스위치(Ys)-인덕터(Ly)-클램핑 다이오드(YDCH)-전원(Vs)의 경로를 통하여 회수되기 때문에 인덕터(Ly)와 다이오드 및 스위치의 기생 커패시터의 공진에 의하여 스위치(Yf)의 드레인 전압이 전압(Vs) 이상으로 높아지는 것을 방지할 수 있다.
또한, 스위치(Yf)의 소스는 커패시터(Cyr)에 연결되고 드레인은 클램핑 다이오드(YDCH)에 의해 전원(Vs)에 연결되므로 스위치(Yf)의 내압은 Vs/2로 감소되며, 클램핑 다이오드(YDCH)의 내압도 Vs/2로 감소된다. 이 경우에도, 전류 경로상에는 LPF가 존재하기 때문에 EMI나 노이즈는 제거된다.
③ 모드 3(M3) - 도 5c 참조
모드 3 구간에서는 스위치(Yf)가 턴 온된다. 그러면, 도 5c에 도시한 바와 같이 패널 커패시터(Cp), 인덕터(Ly), 스위치(Yf) 및 커패시터(Cyr)로 전류 경로가 형성되어 인덕터(Ly)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 0V까지 서서히 감소한다. 즉, 패널 커패시터(Cp)가 방전되게 된다.
또한, 도 4에 도시된 바와 같이 모드 3 구간에서 인덕터(Ly)에 흐르는 전류(ILY)는 기울기 -(Vs-V)/L를 가지고 선형적으로 감소하다가 V/L의 기울기를 가지고 증가한다.
또한, 전류 경로상에는 LPF가 존재하기 때문에 EMI나 노이즈는 제거된다.
④ 모드 4 (M4) - 도 5d 참조
모드 4 구간에서는 스위치(Yg)가 턴 온된다. 따라서 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 0V로 유지된다.
또한, 도 5d에 도시된 바와 같이 모드 3 이후에 인덕터(Ly)에 남아있는 전류는 전원(GND)-클램핑 다이오드(YDCL)-인덕터(Ly)-스위치(Yg)의 경로를 통하여 회수되기 때문에 인덕터(Ly)와 다이오드 및 스위치의 기생 커패시터의 공진에 의하여 스위치(Yr)의 소스 전압이 0V 이하로 낮아지는 것을 방지할 수 있다.
또한, 스위치(Yr)의 드레인은 커패시터(Cyr)에 연결되고 소스는 클램핑 다이오드(YDCL)에 의해 접지단(GND)에 연결되므로 스위치(Yr)의 내압은 Vs/2로 감소되 며, 클램핑 다이오드(YDCL)의 내압도 Vs/2로 감소된다. 이 경우에도, 전류 경로상에는 LPF가 존재하기 때문에 EMI나 노이즈는 제거된다.
모드 4가 종료된 이후에는 X 전극 구동부에서 모드 1~4의 동작이 반복된다.
이와 같이, 본 발명의 제1 실시예에 따른 유지방전 구동회로는 클램핑 다이오드를 전력 회수부의 스위치와 전원단 사이에 연결함으로써 EMI 문제를 해결함과 동시에 스위치와 다이오드의 내압을 낮추면서 LPF의 개수를 줄일 수 있다.
한편, 본 발명의 제1 실시예에 따르면 모드 1에서는 Node A와 Node B의 전압차가 1/2Vs이며, 따라서 Node B의 전압이 Vs까지 올라간다. 또한 모드 3에서는 Node A와 Node B의 전압차가 -1/2Vs이며, 이에 따라 모드 1과는 반대 방향으로 공진이 발생한다. 따라서 Node A의 전압은 1/2Vs+Vs까지 올라간다. 이때, 도 5b에 도시한 바와 같이 다이오드(YDf)와 다이오드(YDCH)를 통하여 Vs 이상의 전압을 클램핑해야 하는데, 다이오드(YDf)의 전단에 연결된 LPF의 특성에 의해 클램핑 효과가 떨어지며 Node A의 전압이 순간적으로 Vs 전압 이상으로 상승한다. 마찬가지로 도 5d에서도 다이오드(YDr)의 전단에 연결된 LPF의 특성에 의해 클램핑 효과가 떨어지며 Node A의 전압이 순간적으로 0V 이하로 떨어진다. 따라서 다이오드(YDr, YDf)가 내압을 견디지 못하고 소손될 수 있다.
그러므로 본 발명의 제2 실시예에서는 도 6에 도시한 바와 같이 클램핑 경로상에 클램핑 다이오드(YDCH, YDCL)와 직렬로 연결된 2개의 LPF를 제거하고 Node A와 인덕터 사이 즉, 충전 경로와 방전 경로가 중첩되는 전류 경로상에 LPF를 삽입한다. X 전극 구동부도 도 6과 같이 동일하게 변경한다.
이외의 본 발명의 제2 실시예에 따른 회로의 구성 및 회로의 동작은 본 발명의 제1 실시예에 따른 유지방전 회로와 동일하므로 설명을 생략한다.
이와 같이 본 발명의 제2 실시예에 따르면 전력 회수 동작시 전류 경로상에 LPF가 존재하기 때문에 EMI나 노이즈가 제거됨과 동시에 클램핑 경로 상에는 LPF가 존재하지 않으므로 전압을 효과적으로 클램핑 할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
이상에서와 설명한 바와 같이 본 발명에 따르면, 클램핑 다이오드를 전력 회수 회로의 충전 스위치와 방전 스위치에 연결하여 LPF의 개수를 감소시킴으로써 EMI와 노이즈 문제를 해결함과 동시에 전압도 효과적으로 클램핑 시킬 수 있다.
또한, 스위치와 다이오드에 걸리는 내압도 종래 대비 절반으로 감소되므로 내압이 낮은 저가의 소자를 사용하여 비용을 절감하는 효과가 있다.
또한, LPF의 위치를 변경함으로써 LPF의 개수를 더욱 감소시키면서 전압을 더욱 효과적으로 클램핑 시킬 수 있다.

Claims (6)

  1. 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터에 전압을 인가하는 구동회로를 포함하는 플라즈마 표시 장치에 있어서,
    상기 구동회로는,
    상기 패널 커패시터의 제1 전극에 제1 단이 전기적으로 연결되어 있는 인덕터,
    상기 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되어 있는 제1 스위치,
    상기 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되어 있는 제2 스위치,
    상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 커패시터,
    상기 커패시터에 제1 단이 전기적으로 연결되어 있는 제3 스위치,
    상기 제3 스위치의 제2 단에 애노드가 전기적으로 연결되어 있는 제1 다이오드,
    상기 커패시터에 제1 단이 전기적으로 연결되어 있는 제4 스위치,
    상기 제4 스위치의 제2 단에 캐소드가 전기적으로 연결되어 있는 제2 다이오드, 그리고
    상기 제1 다이오드의 캐소드 및 상기 제2 다이오드의 애노드와 상기 인덕터의 제2 단 사이에 전기적으로 연결되어 고주파 성분을 제거하는 필터
    를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 구동회로는,
    상기 제3 스위치의 제2 단에 캐소드가 전기적으로 연결되고 상기 제2 전원에 애노드가 전기적으로 연결되어 있는 제3 다이오드, 그리고
    상기 제4 스위치의 제2 단에 애노드가 전기적으로 연결되고 상기 제1 전원에 캐소드가 전기적으로 연결되어 있는 제4 다이오드
    를 더 포함하는 플라즈마 표시 장치.
  3. 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터에 전압을 인가하는 구동회로를 포함하는 플라즈마 표시 장치에 있어서,
    상기 구동회로는,
    상기 패널 커패시터의 제1 전극에 제1 단이 전기적으로 연결되어 있는 인덕터,
    상기 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되어 있는 제1 스위치,
    상기 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되어 있는 제2 스위치,
    상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 커패시터,
    상기 커패시터에 제1 단이 전기적으로 연결되어 있으며, 상기 인덕터를 통하여 전류를 상기 패널 커패시터에 충전하도록 동작하는 제3 스위치,
    상기 커패시터에 제1 단이 전기적으로 연결되어 있으며, 상기 인덕터를 통하여 상기 패널 커패시터로부터 전류가 방전되도록 동작하는 제4 스위치, 그리고
    상기 인덕터의 제2 단에 일단이 전기적으로 연결되며, 상기 패널 커패시터가 충전되는 경로와 상기 패널 커패시터가 방전되는 경로가 중첩되는 경로 상에 위치하여 고주파 성분을 제거하는 필터
    를 포함하는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 구동회로는,
    상기 제3 스위치의 제2 단에 캐소드가 연결되고 상기 제2 전원에 애노드가 연결되어 상기 인덕터의 제2 단의 전압을 클램핑하는 제1 다이오드, 그리고
    상기 제3 스위치의 제2 단에 애노드가 연결되어 상기 패널 커패시터가 충전되도록 전류의 방향을 결정하는 제2 다이오드
    를 더 포함하는 플라즈마 표시 장치.
  5. 제3항 또는 제4항에 있어서,
    상기 구동회로는,
    상기 제3 스위치의 제2 단에 애노드가 연결되고 상기 제1 전원에 캐소드가 연결되어 상기 인덕터의 제2 단의 전압을 클램핑하는 제3 다이오드, 그리고
    상기 제3 스위치의 제2 단에 캐소드가 연결되고 상기 제2 다이오드의 캐소드에 애노드가 연결되어 상기 패널 커패시터가 방전되도록 전류의 방향을 결정하는 제4 다이오드
    를 더 포함하는 플라즈마 표시 장치.
  6. 제1항 또는 제3항에 있어서,
    상기 제1 전극은 주사 전극 또는 유지 전극인 것을 특징으로 하는 플라즈마 표시 장치.
KR1020040050734A 2004-06-30 2004-06-30 플라즈마 표시 장치 KR100560524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050734A KR100560524B1 (ko) 2004-06-30 2004-06-30 플라즈마 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050734A KR100560524B1 (ko) 2004-06-30 2004-06-30 플라즈마 표시 장치

Publications (2)

Publication Number Publication Date
KR20060001594A KR20060001594A (ko) 2006-01-06
KR100560524B1 true KR100560524B1 (ko) 2006-03-15

Family

ID=37104713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050734A KR100560524B1 (ko) 2004-06-30 2004-06-30 플라즈마 표시 장치

Country Status (1)

Country Link
KR (1) KR100560524B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747308B1 (ko) * 2006-03-21 2007-08-07 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR20060001594A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
US6963174B2 (en) Apparatus and method for driving a plasma display panel
KR100599649B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100463187B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100458571B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100467448B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
US6806655B2 (en) Apparatus and method for driving plasma display panel
KR100458572B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
US20060044222A1 (en) Plasma display device and driving method thereof
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100590112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100560524B1 (ko) 플라즈마 표시 장치
KR100578962B1 (ko) 플라즈마 디스플레이 패널의 구동 장치와 구동 방법
KR100536245B1 (ko) 플라즈마 표시 장치
KR100490615B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100542211B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100454025B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100502913B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR20050050867A (ko) 플라즈마 디스플레이 패널과 그의 구동 장치와 구동 방법
KR20060118751A (ko) 플라즈마 표시 장치
KR20050006108A (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee