KR100454025B1 - 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 - Google Patents

플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 Download PDF

Info

Publication number
KR100454025B1
KR100454025B1 KR10-2002-0013573A KR20020013573A KR100454025B1 KR 100454025 B1 KR100454025 B1 KR 100454025B1 KR 20020013573 A KR20020013573 A KR 20020013573A KR 100454025 B1 KR100454025 B1 KR 100454025B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
panel
inductor
panel capacitor
Prior art date
Application number
KR10-2002-0013573A
Other languages
English (en)
Other versions
KR20030073826A (ko
Inventor
이주열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0013573A priority Critical patent/KR100454025B1/ko
Priority to US10/210,766 priority patent/US6963174B2/en
Priority to JP2002228035A priority patent/JP5042433B2/ja
Priority to DE60219247T priority patent/DE60219247T2/de
Priority to EP02017000A priority patent/EP1291836B1/en
Priority to EP05006098A priority patent/EP1542200B1/en
Priority to CNB021276560A priority patent/CN100341039C/zh
Priority to CN2007100877899A priority patent/CN101013555B/zh
Publication of KR20030073826A publication Critical patent/KR20030073826A/ko
Application granted granted Critical
Publication of KR100454025B1 publication Critical patent/KR100454025B1/ko
Priority to US11/138,758 priority patent/US7161565B2/en
Priority to US11/256,401 priority patent/US7483000B2/en
Priority to US11/607,449 priority patent/US7839358B2/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 유지방전부 및 충방전부로 이루어지는 구동 장치를 포함하는 플라즈마 디스플레이 패널을 제공한다. 유지방전부는 제1 전압원과 제2 전압원 사이 및 패널 캐패시터의 일단에 연결되고, 패널 캐패시터의 단자 전압이 제1 또는 제2 전압으로 바뀌었을 때 패널 캐패시터의 단자 전압을 제1 또는 제2 전압으로 유지한다. 충방전부는 패널 캐패시터의 일단에 전기적으로 연결되는 하나의 인덕터를 포함하며, 제1 전압과 제2 전압의 중간 전압인 제3 전압원 및 제1 및 제2 전압원에 연결된다. 또한 충방전부는 패널 캐패시터의 단자 전압이 제1 및 제2 전압으로 유지하는 동안 각각 제1 및 제2 전압원과 제3 전압원 사이의 전위차를 이용하여 인덕터에 에너지를 저장하고, 저장된 에너지를 이용하여 패널 캐패시터의 단자 전압을 각각 제2 및 제1 전압으로 바꾼다.

Description

플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 {PLASMA DISPLAY PANEL AND DRIVING APPARATUS THEREOF AND DRIVING METHOD THEREOF}
본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)과 그 구동 장치 및 구동 방법에 관한 것으로, 특히 플라즈마 디스플레이 발광에 직접 기여하는 전력 회수 회로 및 그 구동 방법에 관한 것이다.
최근 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 음극선관(cathode ray tube, CRT)을 대체할 표시 장치로서 각광받고 있다.
PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
일반적으로 AC형 PDP의 구동 방법은 리셋(초기화) 기간, 기록(어드레싱) 기간, 유지 기간, 소거 기간으로 구성된다.
리셋 기간은 셀에 어드레싱 동작이 원할히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 기록 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다.
AC형 PDP는 그 유지 방전을 위한 주사 전극 및 유지 전극이 용량성 부하로 작용하기 때문에 주사 전극 및 유지 전극에 대한 캐패시턴스가 존재하며, 유지 방전을 위한 파형을 인가하기 위해서는 방전을 위한 전력 이외에 무효 전력이 필요하다. 이런 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로라고 한다.
이하, 종래의 AC형 PDP의 전력 회수 회로와 그 구동 방법에 대하여 설명한다.
도 27 및 도 28은 종래의 전력 회수 회로와 그 동작 파형을 나타내는 도면이다.
도 27에 도시한 바와 같이, L.F. Weber에 의해 제안된 전력 회수 회로(미국특허 번호 4,866,349 및 5,081,400)는 AC형 PDP의 전력 회수 회로로서, AC형 PDP의 구동 회로는 주사 전극의 전력 회수 회로(10)와 유지 전극의 전력 회수 회로(11)(도시하지 않음)가 각각 동일하게 구성된다. 이하에서는 하나의 전극에 대한 전력 회수 회로에 대해 설명한다.
종래의 전력 회수 회로(10)는 두 개의 스위칭 소자(Sa, Sb), 다이오드(D1, D2), 인덕터(Lc) 및 전력 회수용 캐패시터(Cc)로 구성되는 전력 회수부와, 직렬로 연결된 두 개의 스위칭 소자(Sc, Sd)로 구성되는 유지 방전부를 포함한다.
유지 방전부의 두 개의 스위칭 소자(Sc, Sd) 사이의 접점에는 플라즈마 패널이 연결되며, 이 플라즈마 패널을 등가적으로 캐패시터(Cp)로 나타낸다.
도 28에 도시한 바와 같이, 종래의 전력 회수 회로는 스위칭 소자(Sa, Sb, Sc, Sd)의 스위칭 동작에 따라 4가지 모드로 동작하고, 스위칭 동작에 따라 출력 전압(Vp)과 인덕터(Lc)에 흐르는 전류(IL)의 파형이 각각 나타나게 된다.
초기 상태에서는 스위칭 소자(Sa)가 도통 되기 직전에 스위칭 소자(Sd)가 도통되어 있어서 패널의 양단 전압(Vp)은 0V를 유지하게 된다. 이때, 전력 회수용 캐패시터(Cc)는 유지 방전 전압(Vs)의 1/2만큼의 전압(Vs/2)으로 미리 충전되어 유지 방전 개시시 돌입 전류가 발생하지 않도록 한다.
이렇게 패널의 양단 전압(Vp)을 0V로 유지한 상태에서, t0 시점이 되면, 스위칭 소자(Sa)가 도통(ON)되고 스위칭 소자(Sb, Sc, Sd)가 차단(OFF)되는 모드 1의 동작이 시작된다.
모드 1의 구간(t0∼t1)에서는 전력회수용 캐패시터(Cc), 스위칭 소자(Sa), 다이오드(D1), 인덕터(Lc) 및 패널 캐패시터(Cp)의 경로로 LC 공진 회로가 형성된다. 따라서, 도 28에 도시한 바와 같이 인덕터(Lc)에 흐르는 전류(IL)는 LC 공진에 의해 반파형을 이루며, 패널의 단자 전압(Vp)은 점차적으로 증가하여 거의 유지 방전 전압(Vs)이 된다. 이때, 패널의 단자 전압(Vp)이 유지 방전 전압(Vs)이 되는 시점에서는 인덕터(Lc)에 거의 전류가 흐르지 않는다.
모드 1이 완료되면, 스위칭 소자(Sa, Sc)가 도통되고 스위칭 소자(Sb, Sd)가 차단되는 모드 2가 시작된다. 모드 2의 구간(t1∼t2)에서는 외부 인가 전압(Vs)이 스위칭 소자(Sc)를 통해 그대로 패널 캐패시터(Cp)로 흐르게 되어 패널의 출력 전압(Vp)을 유지하게 된다.
패널의 출력 전압(Vp)의 방전을 유지한 상태에서 모드 2가 완료되면, 스위칭 소자(Sb)가 도통되고 스위칭 소자(Sa, Sc, Sd)가 차단되는 모드 3이 시작된다.
모드 3의 구간(t2∼t3)에서는, 모드 1에서와 반대의 경로인 플라즈마 패널 캐패시터(Cp), 인덕터(Lc), 다이오드(D2), 스위칭 소자(S2) 및 전력 회수용 캐패시터(Cc)의 경로로 LC 공진 회로가 형성되어, 도 28에서와 같이 인덕터(Lc)에 전류(IL)가 흐르고 패널의 출력 전압(Vp)은 감소하여 t3 시점에서 인덕터(Lc)의 전류(IL) 및 패널 출력 전압(Vp)은 0이 된다.
모드 4의 동작구간(t3∼t4)에서는 스위칭 소자(Sb, Sd)가 도통되고, 스위칭 소자(Sa, Sc)가 차단되어 패널 출력 전압(Vp)은 0V를 그대로 유지한다. 이 상태에서 스위칭 소자(Sa)가 다시 도통되면 모드 1의 동작으로 사이클(cycle)이 반복된다.
그런데, 상기와 같은 종래의 전력회수회로는 실제 회로의 기생 성분(인덕터의 기생 저항, 캐패시터 및 패널의 기생 저항, 스위칭 소자의 도통 저항)에 의해 회로를 구성하는 스위칭 소자가 영전압 스위칭하는 것이 불가능하고, 이에 따라 스위칭 소자의 턴온시에 스위칭 손실이 매우 커진다는 문제점이 있다.
또한 종래의 전력 회수 회로에서는 발광 개시 직후 전력 회수용 캐패시터(Cc)가 항상 Vs/2 전압만큼 충전되어야 하며, 전력 회수용 캐패시터가 Vs/2 만큼 충전되고 있지 않은 상태에서는 유지 방전 펄스 개시시에 매우 큰 돌입 전류가 발생하고, 이를 제한하는 보호 회로를 따로 구비해야 하는 문제점이 있다.
또한, 종래의 전력회수회로에서는 패널 전압의 상승이나 하강시간이 길어 패널의 방전이 에너지 회수 구간(패널 전압의 상승 또는 하강 구간)에서 일어날 수 있으며, 이 경우 패널 전압의 드롭이 발생하여 서스테인 스위칭 소자(Sc)가 하드 스위칭을 하게 되어 스위칭 소자의 턴온시에 스위칭 손실이 매우 커진다는 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위하여 영전압 스위칭을 할 수 있도록 하는 플라즈마 디스플레이 패널을 제공하는 것을 그 기술적 과제로 한다.
또한 본 발명은 패널 캐패시터 양단 전압을 변화시킬 때 전력 소모를 줄이며, 패널 전압의 상승 시간 및 하강 시간을 다르게 조정하는 것을 그 기술적 과제로 한다.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 3a 내지 도 3h는 각각 본 발명의 제1 실시예에 따른 전력 회수 회로에서 각 모드의 전류 경로를 나타내는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
도 5는 본 발명의 제2 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 6a 내지 도 6h는 각각 본 발명의 제2 실시예에 따른 전력 회수 회로에서 각 모드의 전류 경로를 나타내는 도면이다.
도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
도 8 내지 도 26은 각각 본 발명의 제3 내지 제21 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 27은 종래 기술에 따른 전력 회수 회로를 나타내는 회로도이다.
도 28은 종래 기술에 따른 전력 회수 회로에서의 동작 타이밍을 나타내는 도면이다.
본 발명의 첫 번째 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극을 포함하며, 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 패널을 구동하는 구동 장치를 포함하는 플라즈마 디스플레이 패널이 제공된다. 이때, 구동 장치는 양의 제1 전압을 공급하는 제1 전원과 음의 제2 전압을 공급하는 제2 전원 사이 및 패널 캐패시터의 일단에 연결되는 유지방전부 및 패널 캐패시터의 일단에 전기적으로 연결되는 적어도 하나의 인덕터를 포함하는 충방전부로 이루어진다.
유지방전부는 패널 캐패시터의 단자 전압이 제1 또는 제2 전압으로 바뀌었을 때 패널 캐패시터의 단자 전압을 제1 또는 제2 전압으로 유지한다. 그리고 충방전부는 제1 전압과 제2 전압 사이의 전압인 제3 전압을 공급하는 제3 전원과 제1 및 제2 전원에 연결된다. 또한 충방전부는 패널 캐패시터의 단자 전압이 제1 및 제2 전압으로 유지하는 동안 각각 제1 및 제2 전원과 제3 전원 사이의 전위차를 이용하여 인덕터에 에너지를 저장하고, 저장된 에너지와 패널 캐패시터와 인덕터의 공진을 이용하여 패널 캐패시터의 단자 전압을 각각 제2 및 제1 전압으로 바꾼다.
본 발명의 두 번째 특징에 따른 플라즈마 디스플레이 패널의 구동 장치는 제1 내지 제4 스위칭 소자, 적어도 하나의 인덕터를 포함한다. 제1 스위칭 소자는 양의 제1 전압을 공급하는 제1 전원과 패널 캐패시터의 일단 사이에 전기적으로 연결되며, 제2 스위칭 소자는 음의 제2 전압을 공급하는 제2 전원과 패널 캐패시터의 일단 사이에 전기적으로 연결된다. 제3 스위칭 소자는 제1 전압과 제2 전압 사이의 전압인 제3 전압을 공급하는 제3 전원에 전기적으로 연결되며, 제3 전원에서 상패널 캐패시터로 전류가 흐르도록 스위칭 동작한다. 제4 스위칭 소자는 제3 전원에 전기적으로 연결되며, 패널 캐패시터에서 제3 전원으로 전류가 흐르도록 스위칭 동작한다. 인덕터는 패널 캐패시터의 일단과 제3 전원 사이에 제3 및 제4 스위칭 소자를 통하여 전기적으로 연결되어 제3 또는 제4 스위칭 소자의 스위칭 동작에 의해 패널 캐패시터와 공진을 형성한다. 이때, 인덕터와 패널 캐패시터의 공진 전에 인덕터에 소정량의 전류가 주입된다.
본 발명의 세 번째 특징에 따른 플라즈마 디스플레이 패널의 구동 장치는 제1 내지 제6 스위칭 소자, 캐패시터, 제1 다이오드 및 적어도 하나의 인덕터를 포함한다. 제1 및 제2 스위칭 소자는 서로 직렬로 연결되어 그 접점이 패널 캐패시터의 일단에 전기적으로 연결되고, 제3 및 제4 스위칭 소자는 제1 전압을 공급하는 제1 전원과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되며 그 접점이 제1 스위칭 소자에 전기적으로 연결된다. 인덕터는 패널 캐패시터의 일단과 제2 전원 사이에 전기적으로 연결된다. 캐패시터 및 제1 다이오드는 제3 및 제4 스위칭 소자 사이의 접점과 제2 전원 사이에 직렬로 연결되며, 그 접점이 제2 스위칭 소자에 전기적으로 연결된다. 제5 및 제6 스위칭 소자는 제1 및 제2 스위칭 소자의 접점과 제2 전원 사이에 병렬로 전기적으로 연결된다.
본 발명의 네 번째 특징에 따르면 이러한 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다. 이 방법에 의하면 먼저 제1 인덕터를 제1 및 제2 전압 사이의 전압을 가지는 제3 전압과 제1 전극 사이에 전기적으로 연결하여 제1 전극의 전압을 증가시킨 후, 제1 전극에 제1 전압을 인가한다. 다음, 제2 인덕터를 제3 전원과 제1 전극 사이에 전기적으로 연결하여 제1 전극의 전압을 감소시킨 후, 제1 전극에 제2 전압을 인가한다. 그리고 제1 전극의 전압을 증가 또는 감소시키기 전에, 제3 전압과 제2 전압의 차를 이용하여 제1 인덕터에 전류를 공급하거나 제3 전압과 제1 전압의 차를 이용하여 제2 인덕터의 전류를 공급된다.
그러면, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법에 대하여 자세하게 설명한다.
먼저, 도 1을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널에 대하여 설명한다.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 1에 도시한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1~Am), 행 방향으로 지그재그로 배열되어 있는 복수의 주사 전극(Y1~Yn) 및 복수의 유지 전극(X1~Xn)을 포함한다.
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
주사·유지 구동부(300)는 제어부(200)로부터 유지 방전 신호를 수신하여 주사 전극과 유지 전극에 유지 펄스 전압을 번갈아 입력함으로써 선택된 방전 셀에대하여 유지 방전을 수행한다.
제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지 방전 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
본 발명의 일 실시예에 따른 주사·유지 구동부(300)는 무효 전력을 회수하여 재사용하는 회로인 전력 회수 회로(320)를 포함한다. 이러한 전력 회수 회로는 패널 캐패시터(Cp)의 한쪽 끝에 각각 연결될 수 있다.
이하, 도 2 내지 도 4를 참조하여 본 발명의 제1 실시예에 따른 전력 회수 회로 및 이러한 전력 회수 회로를 포함하는 플라즈마 디스플레이 패널의 구동 방법에 대하여 설명한다.
도 2는 본 발명의 제1 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 전력 회수 회로(320)는 유지방전부(322) 및 충방전부(324)를 포함한다.
유지방전부(322)는 제1 유지 전원(Vs)과 제2 유지 전원(-Vs) 사이에 직렬로 연결되며 각각 바디 다이오드를 가지는 2개의 스위칭 소자(S1, S2)를 포함한다. 패널 캐패시터(Cp)의 양단 전압(Vp)은 이들 2개의 스위칭 소자의 스위칭 동작에 의해 유지 전압(Vs, -Vs)을 유지한다. 제1 및 제2 유지 전원(Vs, -Vs)은 각각 전원 캐패시터(C1, C2)를 가진다.
충방전부(324)는 스위칭 소자(S1, S2) 사이의 접점에 연결되는 인덕터(L) 및인덕터(L)와 접지 전압 사이에 병렬로 연결되는 스위칭 소자(S3, S4)를 포함한다. 또한 스위칭 소자(S3, S4)에 각각 연결되며 패널 캐패시터(Cp)로 공급되는 전류 경로 및 패널 캐패시터(Cp)로부터 회수되는 전류 경로를 설정하는 다이오드(D1, D2)를 더 포함할 수 있다. 이러한 스위칭 소자(S1, S2, S3, S4)는 MOSFET 등으로 이루어진다.
그러면 도 3a 내지 도 3h, 도 4를 참조하여 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에 대하여 설명한다.
도 3a 내지 도 3h는 각각 본 발명의 제1 실시예에 따른 전력 회수 회로에서 각 모드의 전류 경로를 나타내는 도면이며, 도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
본 발명의 제1 실시예에서는 모드 1이 시작되기 전에 패널 캐패시터(Cp) 양단 전압(Vp)은 제2 유지 전압(-Vs)으로 되어 있다고 가정한다.
① 모드 1(M1)
도 3a 및 도 4의 M1 구간을 참조하여 모드 1에서의 동작을 설명한다.
모드 1 구간에서는 스위칭 소자(S2)가 도통되어 있어서 패널 캐패시터(Cp)-제2 유지 전원(-Vs)으로 전류 경로가 형성되어, 패널 캐패시터(Cp)의 양단 전압(Vp)은 제2 유지 전압(-Vs)으로 유지된다.
② 모드 2(M2)
도 3b 및 도 4의 M2 구간을 참조하여 모드 2에서의 동작을 설명한다.
모드 2 구간에서는 스위칭 소자(S2)가 도통된 상태에서 스위칭 소자(S3)가도통되어 스위칭 소자(S3), 다이오드(D1), 스위칭 소자(S2) 및 제2 유지 전원(-Vs)으로 전류 경로가 형성된다. 이 전류 경로에 의해 인덕터(L)에 흐르는 전류(IL)는 선형적으로 증가하게 되어 인덕터(L)에 에너지가 축적된다.
③ 모드 3(M3)
도 3c 및 도 4의 M3 구간을 참조하여 모드 3에서의 동작을 설명한다.
모드 3 구간에서는 스위칭 소자(S3)가 도통된 상태에서 스위칭 소자(S2)가 차단된다. 이와 같이 스위칭 소자(S2)가 차단되면 인덕터(L)에서 제2 유지 전원(-Vs)으로 흐르던 전류(IL)는 전류 경로가 막혀서 패널 캐패시터(Cp)로 흐르게 된다. 따라서 패널 캐패시터(Cp)의 양단 전압(Vp)은 제2 유지 전압(-Vs)에서 증가하게 되어, 양단 전압(Vp)이 제1 유지 전압(Vs)으로 될 때까지 증가한다.
④ 모드 4(M4)
도 3d 및 도 4의 M4 구간을 참조하여 모드 4에서의 동작을 설명한다.
모드 3에서 패널 캐패시터(Cp)의 양단 전압(Vp)이 제1 유지 전압(Vs)에 도달하면 스위칭 소자(S1)의 바디 다이오드가 도통하게 되어, 스위칭 소자(S3), 다이오드(D1), 인덕터(L), 스위칭 소자(S1)의 바디 다이오드 및 제1 유지 전원(Vs)으로 전류 경로가 형성된다. 그러면 인덕터(L)에서 패널 캐패시터(Cp)로 흐르던 전류(IL)는 제1 유지 전원(Vs)으로 흐르게 되어 제1 유지 전원(Vs)의 전원 캐패시터(C1)를 충전하게 된다. 그리고 이 전류(IL)는 접지 전압에서 제1 유지 전원(Vs)으로 흐르게 되어 선형적으로 감소하여 0A까지 감소하게 된다.
또한 바디 다이오드가 도통된 상태에서 스위칭 소자(S1)를 도통하여 패널 캐패시터(Cp) 양단 전압(Vp)을 제1 유지 전압(Vs)으로 유지한다. 이때, 스위칭 소자(S1)는 드레인-소스 사이의 전압이 0 전압인 상태에서 도통하게 되므로, 즉 스위칭 소자(S1)가 영전압 스위칭을 하기 때문에, 스위칭 소자(S1)의 턴온 스위칭 손실이 발생하지 않는다.
⑤ 모드 5(M5)
도 3e 및 도 4의 M5 구간을 참조하여 모드 5에서의 동작을 설명한다.
모드 5에서는 스위칭 소자(S1)를 계속 도통시켜 패널 캐패시터(Cp) 양단 전압(Vp)을 제1 유지 전압(Vs)으로 계속 유지하며, 인덕터에 흐르는 전류(IL)가 0A까지 내려간 후 스위칭 소자(S3)를 차단한다.
⑥ 모드 6(M6)
도 3f 및 도 4의 M6 구간을 참조하여 모드 6에서의 동작을 설명한다.
모드 6에서는 스위칭 소자(S1)가 도통된 상태에서 스위칭 소자(S4)가 도통된다. 그러면 제1 유지 전원(Vs), 스위칭 소자(S1), 인덕터(L), 다이오드(D2), 스위칭 소자(S4), 접지 전압으로 전류 경로가 형성되어 인덕터(L)에 흐르는 전류(IL)는 반대 방향으로 선형적으로 증가하게 되어, 인덕터(L)에는 에너지가 축적된다.
⑦ 모드 7(M7)
도 3g 및 도 4의 M7 구간을 참조하여 모드 7에서의 동작을 설명한다.
모드 7에서는 스위칭 소자(S4)가 도통된 상태에서 스위칭 소자(S1)가 차단된다. 이와 같이 스위칭 소자(S1)가 차단되면 스위칭 소자(S1)를 통하여 제1 유지 전원(Vs)에서 인덕터(L)로 흐르던 전류(IL)는 전류 경로가 막혀서 패널 캐패시터(Cp)로부터 인덕터(L)로 전류(IL)가 흐르게 된다. 따라서 패널 캐패시터(Cp)의 양단 전압(Vp)은 제1 유지 전압(Vs)에서 감소하게 되어, 양단 전압(Vp)이 제2 유지 전압(-Vs)으로 될 때까지 감소한다.
⑧ 모드 8(M8)
도 3h 및 도 4의 M8 구간을 참조하여 모드 8에서의 동작을 설명한다.
모드 7에서 패널 캐패시터(Cp)의 양단 전압(Vp)이 제2 유지 전압(-Vs)에 도달하면 스위칭 소자(S2)의 바디 다이오드가 도통하게 되어, 스위칭 소자(S2)의 바디 다이오드, 인덕터(L), 다이오드(D2), 스위칭 소자(S4) 및 접지 전압으로 전류 경로가 형성된다. 그러면 패널 캐패시터(Cp)로부터 인덕터(L)로 흐르던 전류(IL)는 제2 유지 전원(-Vs)으로부터 흐르게 되어 제2 유지 전원(-Vs)의 전원 캐패시터(C2)를 충전하게 된다. 그리고 이 전류(IL)는 제2 유지 전압(-Vs)에서 접지 전압으로 흐르므로 선형적으로 감소하여 0A까지 감소하게 된다.
또한 바디 다이오드가 도통된 상태에서 스위칭 소자(S2)가 도통되어 패널 캐패시터(Cp) 양단 전압(Vp)이 제2 유지 전압(-Vs)으로 유지된다. 이때, 스위칭 소자(S2)는 드레인-소스 사이의 전압이 0 전압인 상태에서 도통하게 되므로, 즉 스위칭 소자(S2)가 영전압 스위칭을 하기 때문에, 스위칭 소자(S2)의 턴온 스위칭 손실이 발생하지 않는다.
이상에서 설명한 바와 같이 본 발명의 제1 실시예에서는 모드 2 및 모드 6에서 인덕터에 에너지를 축적하기 위해 제1 및 제2 유지 전원에서 전력을 소모하게 되지만 모드 4 및 모드 8에서 제1 및 제2 유지 전원의 전원 캐패시터로 전력이 충전된다. 따라서, 이상적인 경우에서는 소모된 전력과 충전된 전력이 같게 되므로 소모되는 총 전력은 0W가 되어 전력 소모 없이 패널 캐패시터 양단 전압을 변화시킬 수 있다.
다음에 도 5 내지 도 7을 참조하여 본 발명의 제2 실시예에 따른 전력 회수 회로 및 이러한 전력 회수 회로를 포함하는 플라즈마 디스플레이 패널의 구동 방법에 대하여 설명한다.
도 5는 본 발명의 제2 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 5에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 전력 회수 회로(320)는 유지방전부(322) 및 충방전부(324)를 포함하며, 본 발명의 제1 실시예와는 달리 제1 유지 전원(Vs)만을 가진다.
유지방전부(322)는 각각 바디 다이오드를 가지는 스위칭 소자(S1, S2, S5, S6), 유지 캐패시터(Cs) 및 유지 다이오드(Ds)를 포함한다. 스위칭 소자(S5, S6)는 전원 캐패시터(C1)를 가지는 제1 유지 전원(Vs)과 접지 전압 사이에 직렬로 연결되며, 이들 스위칭 소자(S5, S6) 사이의 접점과 패널 캐패시터(Cp) 사이에 스위칭 소자(S1)가 연결된다. 그리고 유지 캐패시터(Cs) 및 유지 다이오드(Ds)는 스위칭 소자(S5, S6) 사이의 접점과 접지 전압 사이에 직렬로 연결되어, 유지캐패시터(Cs)가 제1 유지 전압(Vs)으로 충전되어 유지된다. 또한 유지 캐패시터(Cs)와 유지 다이오드(Ds) 사이의 접점과 패널 캐패시터(Cp) 사이에 스위칭 소자(S2)가 직렬로 연결된다.
충방전부(324)는 스위칭 소자(S1, S2) 사이의 접점에 연결된 인덕터(L), 그리고 인덕터(L)와 접지 전압 사이에 전기적으로 병렬로 연결된 스위칭 소자(S3, S4)를 포함한다. 또한 스위칭 소자(S3, S4)에 각각 연결되며 패널 캐패시터(Cp)로 공급되는 전류 경로 및 패널 캐패시터(Cp)로부터 회수되는 전류 경로를 설정하는 다이오드(D1, D2)를 더 포함할 수 있다.
그러면 도 6a 내지 도 6h, 도 7을 참조하여 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에 대하여 설명한다.
도 6a 내지 도 6h는 각각 본 발명의 제2 실시예에 따른 전력 회수 회로에서 각 모드의 전류 경로를 나타내는 도면이며, 도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
본 발명의 제2 실시예에서는 모드 1이 시작되기 전에 패널 캐패시터(Cp) 양단 전압(Vp)은 제2 유지 전압(-Vs)으로 되어 있으며, 유지 캐패시터(Cs)는 제1 유지 전압(Vs)으로 충전되어 있다고 가정한다.
① 모드 1(M1)
도 6a 및 도 7의 M1 구간을 참조하여 모드 1에서의 동작을 설명한다.
모드 1에서는 스위칭 소자(S2, S6)가 도통되어 있어서 패널 캐패시터(Cp), 스위칭 소자(S2), 유지 캐패시터(Cs) 및 스위칭 소자(S6)로 경로가 형성된다. 스위칭 소자(S6)가 도통되면 유지 캐패시터(Cs) 상단 전압이 0V로 되고 유지 캐패시터(Cs)의 하단 전압이 -Vs로 되므로 패널 캐패시터(Cp) 양단 전압(Vp)은 제2 유지 전압(-Vs)로 유지된다.
② 모드 2(M2)
도 6b 및 도 7의 M2 구간을 참조하여 모드 2에서의 동작을 설명한다.
모드 2에서는 스위칭 소자(S2, S6)가 도통된 상태에서 스위칭 소자(S3)가 도통되어, 스위칭 소자(S3), 다이오드(D1), 인덕터(L), 스위칭 소자(S2), 유지 캐패시터(Cs) 및 스위칭 소자(S6)로 전류 경로가 형성된다. 이 전류 경로에 의해 인덕터(L)에는 흐르는 전류(IL)는 선형적으로 증가하게 되어 인덕터(L)에 에너지가 축적된다.
③ 모드 3(M3)
도 6c 및 도 7의 M3 구간을 참조하여 모드 3에서의 동작을 설명한다.
모드 3에서는 스위칭 소자(S3)가 도통된 상태에서 스위칭 소자(S2, S6)가 차단된다. 이와 같이 스위칭 소자(S2, S6)가 차단되면 인덕터(L)에서 유지 캐패시터(Cs)로 흐르던 전류(IL)는 전류 경로가 막혀서 패널 캐패시터(Cp)로 흐르게 된다. 따라서 패널 캐패시터(Cp)의 양단 전압(Vp)은 제2 유지 전압(-Vs)에서 증가하게 되어, 양단 전압(Vp)이 제1 유지 전압(Vs)으로 될 때까지 증가한다.
④ 모드 4(M4)
도 6d 및 도 7의 M4 구간을 참조하여 모드 4에서의 동작을 설명한다.
모드 3에서 패널 캐패시터(Cp)의 양단 전압(Vp)이 제1 유지 전압(Vs)에 도달하면 스위칭 소자(S1, S5)의 바디 다이오드가 도통하게 되어, 스위칭 소자(S3), 다이오드(D1), 인덕터(L), 스위칭 소자(S1, S5)의 바디 다이오드 및 제1 유지 전원(Vs)으로 전류 경로가 형성되고, 인덕터(L)에서 흐르던 전류(IL)는 제1 유지 전원(Vs)의 전원 캐패시터(C1)로 회수된다.
또한 바디 다이오드가 도통된 상태에서 스위칭 소자(S1, S5)를 도통하여 패널 캐패시터(Cp) 양단 전압(Vp)을 제1 유지 전압(Vs)으로 유지한다. 이때, 스위칭 소자(S1, S5)는 드레인-소스 사이의 전압이 0 전압인 상태에서 도통하게 되므로 턴온 스위칭 손실이 발생하지 않는다.
⑤ 모드 5(M5)
도 6e 및 도 7의 M5 구간을 참조하여 모드 5에서의 동작을 설명한다.
모드 5에서는 스위칭 소자(S1, S5)를 계속 도통시켜 패널 캐패시터(Cp) 양단 전압(Vp)을 제1 유지 전압(Vs)으로 계속 유지하며, 인덕터에 흐르는 전류(IL)가 0A까지 내려간 후 스위칭 소자(S3)를 차단한다.
⑥ 모드 6(M6)
도 6f 및 도 7의 M6 구간을 참조하여 모드 6에서의 동작을 설명한다.
모드 6에서는 스위칭 소자(S1, S5)가 도통된 상태에서 스위칭 소자(S4)가 도통된다. 그러면 제1 유지 전원(Vs), 스위칭 소자(S5, S1), 인덕터(L), 다이오드(D2), 스위칭 소자(S4) 및 접지 전압으로 전류 경로가 형성되고 인덕터(L)에 흐르는 전류(IL)는 반대 방향으로 선형적으로 증가하게 되어, 인덕터(L)에는 에너지가 축적된다.
⑦ 모드 7(M7)
도 6g 및 도 7의 M7 구간을 참조하여 모드 7에서의 동작을 설명한다.
모드 7에서는 스위칭 소자(S4)가 도통된 상태에서 스위칭 소자(S1, S5)가 차단된다. 이와 같이 스위칭 소자(S1, S5)가 차단되면 스위칭 소자(S1, S5)를 통하여 제1 유지 전원(Vs)에서 인덕터(L)로 흐르던 전류(IL)는 전류 경로가 막혀서 패널 캐패시터(Cp)로부터 인덕터(L)로 전류(IL)가 흐르게 된다. 따라서 패널 캐패시터(Cp)의 양단 전압(Vp)은 제1 유지 전압(Vs)에서 감소하게 되어, 양단 전압(Vp)이 제2 유지 전압(-Vs)으로 될 때까지 감소한다.
⑧ 모드 8(M8)
도 6h 및 도 7의 M8 구간을 참조하여 모드 8에서의 동작을 설명한다.
모드 7에서 패널 캐패시터(Cp)의 양단 전압(Vp)이 제2 유지 전압(-Vs)에 도달하면 유지 캐패시터(Cs)에 충전된 -Vs 전압에 의해 스위칭 소자(S2, S6)의 바디 다이오드가 도통하게 되어, 스위칭 소자(S6)의 바디 다이오드, 유지 캐패시터(Cs), 스위칭 소자(S2)의 바디 다이오드, 인덕터(L), 다이오드(D2) 및 스위칭 소자(S4)로 전류 경로가 형성된다. 그러면 패널 캐패시터(Cp)로부터 인덕터(L)로 흐르던 전류(IL)는 유지 캐패시터(Cs)를 통하여 흐르게 되어 유지 캐패시터(Cs)에 전력이충전되게 된다. 그리고 이 전류(IL)는 제2 유지 전압(-Vs)에서 접지 전압으로 흐르므로 선형적으로 감소하여 0A까지 감소하게 된다.
또한 바디 다이오드가 도통된 상태에서 스위칭 소자(S2, S6)가 도통되어 패널 캐패시터(Cp) 양단 전압(Vp)이 제2 유지 전압(-Vs)으로 유지된다. 이때, 스위칭 소자(S2, S6)는 드레인-소스 사이의 전압이 0 전압인 상태에서 도통하게 되므로 턴온 스위칭 손실이 발생하지 않는다.
이상에서 설명한 바와 같이 본 발명의 제2 실시예에서는 모드 2 및 모드 6에서 인덕터에 에너지를 축적하기 위해 제1 및 제2 유지 전원에서 전력을 소모하게 되지만 모드 4 및 모드 8에서 제1 유지 전원의 전원 캐패시터 및 유지 캐패시터로 전력이 충전된다. 따라서 이상적인 경우에서는 소모된 전력과 충전된 전력이 같게 되므로 소모되는 총 전력은 0W가 되어 전력 소모 없이 패널 캐패시터 양단 전압을 변화시킬 수 있다.
다음에 도 8 내지 도 20을 참조하여 본 발명의 제3 내지 제15 실시예에 따른 전력 회수 회로를 설명한다.
도 8 내지 도 20은 각각 본 발명의 제3 내지 제15 실시예에 따른 전력 회수 회로를 나타내는 회로도이다. 이러한 본 발명의 제3 내지 제15 실시예에 따른 전력 회수 회로는 본 발명의 제1 실시예에 따른 전력 회수 회로를 변형한 회로이다.
도 8에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 전력 회수 회로는 인덕터(L)의 위치를 제외하고는 제1 실시예와 동일하다. 제3 실시예에서인덕터(L)는 스위칭 소자(S3, S4)의 접점과 접지 전압 사이에 연결되어 있다.
본 발명의 제4 실시예에 따른 전력 회수 회로는 도 9에 도시한 바와 같이 다이오드(D1, D2)의 위치를 제외하고는 제3 실시예와 동일하다. 제4 실시예에서 다이오드(D1, D2)는 각각 스위칭 소자(S3, S4)와 인덕터(L) 사이에 연결되어 있다.
도 10 내지 도 12에 도시한 바와 같이, 본 발명의 제5 내지 제7 실시예에 따른 전력 회수 회로는 제1 유지 전원과 제2 유지 전원의 전압 크기(VH, VL) 및 전력 회수용 캐패시터(Cc)를 제외하고는 각각 제1, 제3 및 제4 실시예와 동일하다.
자세하게 설명하면, 제5 내지 제7 실시예에 따른 전력 회수 회로에서는 제1 유지 전원과 제2 유지 전원의 전압 크기가 서로 다르다. 이와 같이 제1 유지 전원의 전압 크기(VH)와 제2 유지 전원의 전압 크기(VL)가 서로 다른 경우에는 종래 기술에서 설명한 바와 같이 전력 회수용 캐패시터(Cc)가 존재해서 이 캐패시터(Cc)에는 (VH+ VL)/2의 전압이 유지되어야 한다.
도 13 내지 도 16에 도시한 바와 같이, 본 발명의 제8 내지 제11 실시예에 따른 전력 회수 회로는 각각 본 발명의 제1, 제4, 제5 및 제7 실시예에 따른 전력 회수 회로에서 인덕터(L1, L2)를 2개로 하여, 전류 경로가 충전(모드 2 내지 모드 4)시에는 인덕터(L1)를 지나고 방전(모드 6 내지 모드 8)시에는 인덕터(L2)를 지나도록 한 경우이다. 이와 같이 충방전시의 인덕터를 다르게 하면, 패널 캐패시터(Cp) 양단 전압(Vp)의 상승 시간과 하강 시간을 다르게 설정할 수 있다.
또한 본 발명의 제12 내지 제15 실시예에 따른 전력 회수 회로는 각각 제8내지 제11 실시예에 따른 전력 회수 회로에서 인덕터(L1, L2)와 다이오드(D1, D2)의 위치를 바꾼 경우이다.
다음에 도 21 내지 도 26을 참조하여 본 발명의 제16 내지 제21 실시예에 따른 전력 회수 회로를 설명한다.
도 21 내지 도 26은 각각 본 발명의 제16 내지 제21 실시예에 따른 전력 회수 회로를 나타내는 회로도이다. 이러한 본 발명의 제16 내지 제21 실시예에 따른 전력 회수 회로는 본 발명의 제2 실시예에 따른 전력 회수 회로를 변형한 회로이다.
도 21에 도시한 바와 같이, 본 발명의 제16 실시예에 따른 전력 회수 회로는 인덕터(L)의 위치를 제외하고는 제2 실시예와 동일하다. 제16 실시예에서 인덕터(L)는 스위칭 소자(S3)와 스위칭 소자(S4)의 다른 접점과 접지 전압 사이에 연결되어 있다.
본 발명의 제17 실시예에 따른 전력 회수 회로는 도 22에 도시한 바와 같이 다이오드(D1, D2)의 위치를 제외하고는 제16 실시예와 동일하다. 제17 실시예에서 다이오드(D1, D2)는 각각 스위칭 소자(S3, S4)와 인덕터 사이에 연결되어 있다.
도 23 및 도 24에 도시한 바와 같이, 본 발명의 제18 및 제19 실시예에 따른 전력 회수 회로는 각각 본 발명의 제2 및 제17 실시예에 따른 전력 회수 회로에서 인덕터(L1, L2)를 2개로 하여, 전류 경로가 충전(모드 2 내지 모드 4)시에는 인덕터(L1)를 지나고 방전(모드 6 내지 모드 8)시에는 인덕터(L2)를 지나도록 한 경우이다. 이와 같이 충방전시의 인덕터를 다르게 하면, 패널 캐패시터(Cp) 양단전압(Vp)의 상승 시간과 하강 시간을 다르게 설정할 수 있다.
본 발명의 제20 및 제21 실시예에 따른 전력 회수 회로는 도 25 및 도 26에 도시한 바와 같이 각각 제18 및 제19에서 인덕터(L1, L2)와 다이오드(D1, D2)의 위치를 바꾼 경우이다.
이상에서 본 발명의 제3 내지 제21 실시예에 따른 전력 회수 회로만을 설명하였지만, 이 전력 회수 회로를 포함하는 플라즈마 디스플레이의 구동 방법은 제1 및 제2 실시예에서의 설명을 참조하면 용이하게 알 수 있으므로 설명을 생략한다.
또한 이상에서 본 발명의 제1 내지 제21 실시예에 대하여 설명하였으나, 본 발명은 위에서 설명한 실시예에만 한정되는 것은 아니며, 그 외의 다양한 변형이나 변경이 가능하다.
이상에서 설명한 바와 같이, 본 발명에 의하면 유지방전부의 스위칭 소자가 영전압 스위칭을 하기 때문에, 스위칭 소자의 턴온 스위칭 손실이 발생하지 않는다. 그리고 인덕터에 에너지를 축적하기 위해 소모한 전력과 캐패시터로 회수하는 전력이 같게 되므로 전력 소모 없이 패널 캐패시터 양단 전압을 변화시킬 수 있다. 또한 충방전시의 인덕터를 달리 하여 패널 전압의 상승 시간 및 하강 시간을 다르게 조정할 수 있다.

Claims (19)

  1. 복수의 제1 전극과 복수의 제2 전극을 포함하며, 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    양의 제1 전압을 공급하는 제1 전원과 상기 패널 캐패시터의 일단 사이에 전기적으로 연결되는 제1 스위칭 소자,
    음의 제2 전압을 공급하는 제2 전원과 상기 패널 캐패시터의 일단 사이에 전기적으로 연결되는 제2 스위칭 소자,
    상기 제1 전압과 상기 제2 전압 사이의 전압인 제3 전압을 공급하는 제3 전원에 전기적으로 연결되며, 상기 제3 전원에서 상기 패널 캐패시터로 전류가 흐르도록 스위칭 동작하는 제3 스위칭 소자,
    상기 제3 전원에 전기적으로 연결되며, 상기 패널 캐패시터에서 상기 제3 전원으로 전류가 흐르도록 스위칭 동작하는 제4 스위칭 소자, 그리고
    상기 패널 캐패시터의 일단과 상기 제3 전원 사이에 상기 제3 및 제4 스위칭 소자를 통하여 전기적으로 연결되어 상기 제3 또는 제4 스위칭 소자의 스위칭 동작에 의해 상기 패널 캐패시터와 공진을 형성하는 적어도 하나의 인덕터
    를 포함하며,
    상기 인덕터와 상기 패널 캐패시터의 공진 전에 상기 인덕터에 소정량의 전류를 주입하는 플라즈마 디스플레이 패널의 구동 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2 스위칭 소자는 바디 다이오드를 가지는 트랜지스터인 플라즈마 디스플레이 패널의 구동 장치.
  3. 제1항에 있어서,
    상기 제3 전원, 상기 제3 스위칭 소자 및 상기 패널 캐패시터의 일단이 이루는 경로에 형성되어 상기 제3 전원에서 상기 패널 캐패시터의 일단으로의 전류 경로를 형성하는 제1 다이오드, 그리고
    상기 제3 전원, 상기 제4 스위칭 소자 및 상기 패널 캐패시터의 일단이 이루는 경로에 형성되어 상기 패널 캐패시터의 일단에서 상기 제3 전원으로의 전류 경로를 형성하는 제2 다이오드
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  4. 복수의 제1 전극과 복수의 제2 전극을 포함하며, 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    서로 직렬로 연결되어 그 접점이 상기 패널 캐패시터의 일단에 전기적으로 연결되는 제1 및 제2 스위칭 소자,
    제1 전압을 공급하는 제1 전원과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되며 그 접점이 상기 제1 스위칭 소자에 전기적으로 연결되는 제3 및 제4 스위칭 소자,
    상기 패널 캐패시터의 일단과 상기 제2 전원 사이에 전기적으로 연결되는 적어도 하나의 인덕터,
    상기 제3 및 제4 스위칭 소자 사이의 접점과 상기 제2 전원 사이에 직렬로 연결되며, 그 접점이 상기 제2 스위칭 소자에 전기적으로 연결되는 캐패시터 및 제1 다이오드, 그리고
    상기 제1 및 제2 스위칭 소자의 접점과 제2 전원 사이에 병렬로 전기적으로 연결되는 제5 및 제6 스위칭 소자
    를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  5. 제4항에 있어서,
    상기 제1 내지 제4 스위칭 소자는 바디 다이오드를 가지는 트랜지스터인 플라즈마 디스플레이 패널의 구동 장치.
  6. 제4항에 있어서,
    상기 제2 전원, 상기 제5 스위칭 소자 및 상기 패널 캐패시터의 일단이 이루는 경로에 형성되어 상기 제2 전원에서 상기 패널 캐패시터의 일단으로의 전류 경로를 형성하는 제2 다이오드, 그리고
    상기 제2 전원, 상기 제6 스위칭 소자 및 상기 패널 캐패시터의 일단이 이루는 경로에 형성되어 상기 패널 캐패시터의 일단에서 상기 제2 전원으로의 전류 경로를 형성하는 제3 다이오드
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  7. 제1항 또는 제4항에 있어서,
    상기 패널 캐패시터로의 전류 경로와 상기 패널 캐패시터로부터의 전류 경로가 동일한 인덕터를 통과하는 플라즈마 디스플레이 패널의 구동 장치.
  8. 제1항 또는 제4항에 있어서,
    상기 패널 캐패시터로의 전류 경로와 상기 패널 캐패시터로부터의 전류 경로가 서로 다른 인덕터를 통과하는 플라즈마 디스플레이 패널의 구동 장치.
  9. 복수의 제1 전극과 복수의 제2 전극을 포함하며, 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 패널 및 상기 패널을 구동하는 구동 장치를 포함하는 플라즈마 디스플레이 패널에 있어서,
    상기 구동 장치는
    양의 제1 전압을 공급하는 제1 전원과 음의 제2 전압을 공급하는 제2 전원 사이 및 상기 패널 캐패시터의 일단에 연결되어 상기 패널 캐패시터의 단자 전압이 상기 제1 또는 제2 전압으로 바뀌었을 때, 상기 패널 캐패시터의 단자 전압을 상기 제1 또는 제2 전압으로 유지하는 유지방전부, 그리고
    상기 패널 캐패시터의 일단에 전기적으로 연결되는 적어도 하나의 인덕터를 포함하며, 상기 제1 전압과 상기 제2 전압 사이의 전압인 제3 전압을 공급하는 제3 전원 및 상기 제1 및 제2 전원에 연결되어, 상기 패널 캐패시터의 단자 전압이 상기 제1 및 제2 전압으로 유지하는 동안 각각 상기 제1 및 제2 전원과 상기 제3 전원 사이의 전위차를 이용하여 상기 인덕터에 에너지를 저장하고, 상기 저장된 에너지와 상기 패널 캐패시터와 상기 인덕터의 공진을 이용하여 상기 패널 캐패시터의 단자 전압을 각각 상기 제2 및 제1 전압으로 바꾸는 충방전부
    를 포함하는 플라즈마 디스플레이 패널.
  10. 제9항에 있어서,
    상기 유지방전부는,
    상기 제1 전원과 상기 제1 전압과 제2 전압의 평균 전압인 제4 전압을 공급하는 제4 전원 사이에 직렬로 연결되는 제1 및 제2 스위칭 소자, 그리고
    상기 제1 및 제2 스위칭 소자의 접점에 제1단이 연결되고 상기 제4 전원에 제2단이 전기적으로 연결되어 상기 제2 전원을 형성하는 캐패시터를 더 포함하며,
    상기 제1 스위칭 소자를 턴온하여 상기 제1 전원을 통하여 상기 제1 전압을 공급하고,
    상기 캐패시터의 제2단을 상기 제4 전원과 차단하고 상기 제2 스위칭 소자를 턴온하여 상기 캐패시터의 제2단을 통하여 상기 제2 전압을 공급하는 플라즈마 디스플레이 패널.
  11. 제9항에 있어서,
    각각 제1 및 제2 전원과 상기 제3 전원 사이의 전위차를 이용하여 동일한 인덕터에 에너지를 저장하는 플라즈마 디스플레이 패널.
  12. 제9항에 있어서,
    각각 제1 및 제2 전원과 상기 제3 전원 사이의 전위차를 이용하여 서로 다른 인덕터에 에너지를 저장하는 플라즈마 디스플레이 패널.
  13. 제9항에 있어서,
    상기 유지방전부는 제1단이 상기 제1 전원과 상기 제1 전압과 제2 전압의 평균 전압인 제4 전압을 공급하는 제4 전원에 선택적으로 연결되는 캐패시터를 더 포함하며,
    상기 캐패시터의 제1단이 상기 제4 전원에 연결된 상태에서 상기 캐패시터의 제2단에서 상기 제2 전압이 공급되는 플라즈마 디스플레이 패널.
  14. 제10항 또는 제13항에 있어서,
    상기 캐패시터는 상기 제1단이 상기 제1 전원에 연결되고 상기 제2단이 상기 제4 전원에 연결될 때 충전되는 플라즈마 디스플레이 패널.
  15. 복수의 제1 전극과 복수의 제2 전극을 포함하며, 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 패널을 포함하는 플라즈마 디스플레이 패널에서 상기 제1 전극에 양의 제1 전압과 음의 제2 전압을 교대로 인가하는 방법에 있어서,
    제1 인덕터를 상기 제1 및 제2 전압 사이의 전압을 가지는 제3 전압과 상기 제1 전극 사이에 전기적으로 연결하여 상기 제1 전극의 전압을 증가시키는 제1 단계,
    상기 제1 전극에 상기 제1 전압을 인가하는 제2 단계,
    제2 인덕터를 상기 제3 전원과 상기 제1 전극 사이에 전기적으로 연결하여 상기 제1 전극의 전압을 감소시키는 제3 단계, 그리고
    상기 제1 전극에 상기 제2 전압을 인가하는 제4 단계를 포함하며,
    상기 제1 단계 전에 상기 제3 전압과 상기 제2 전압의 차를 이용하여 상기 제1 인덕터에 전류를 공급하는 단계와 상기 제3 단계 전에 상기 제3 전압과 상기 제1 전압의 차를 이용하여 상기 제2 인덕터의 전류를 공급하는 단계 중 적어도 하나의 단계가 더 수행되는 플라즈마 디스플레이 패널의 구동 방법.
  16. 제15항에 있어서,
    상기 제1 인덕터와 상기 제2 인덕터는 동일한 인덕터인 플라즈마 디스플레이 패널의 구동 방법.
  17. 제15항에 있어서,
    상기 제1 인덕터와 상기 제2 인덕터는 서로 다른 인덕터인 플라즈마 디스플레이 패널의 구동 방법.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서,
    캐패시터의 제1단을 상기 제1 전압을 공급하는 제1 전원에 전기적으로 연결하고, 상기 캐패시터의 제2단을 상기 제1 전압과 상기 제2 전압의 평균 전압인 제4 전압을 공급하는 제2 전원에 전기적으로 연결하여 충전하는 단계, 그리고
    상기 캐패시터의 제1단을 상기 제2 전원에 연결하고 상기 캐패시터의 제2단을 통하여 상기 제2 전압을 공급하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  19. 복수의 제1 전극과 복수의 제2 전극을 포함하며, 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    양의 제1 전압을 공급하는 제1 전원과 상기 패널 캐패시터의 일단 사이에 전기적으로 연결되는 제1 스위칭 소자,
    음의 제2 전압을 공급하는 제2 전원과 상기 패널 캐패시터의 일단 사이에 전기적으로 연결되는 제2 스위칭 소자,
    상기 제1 전압과 상기 제2 전압 사이의 전압인 제3 전압을 공급하는 제3 전원에 전기적으로 연결되며, 상기 제3 전원에서 상기 패널 캐패시터로 전류가 흐르도록 스위칭 동작하는 제3 스위칭 소자,
    상기 제3 전원에 전기적으로 연결되며, 상기 패널 캐패시터에서 상기 제3 전원으로 전류가 흐르도록 스위칭 동작하는 제4 스위칭 소자,
    상기 패널 캐패시터의 일단과 상기 제3 전원 사이에 상기 제3 스위칭 소자를 통하여 전기적으로 연결되어 상기 제3 스위칭 소자의 스위칭 동작에 의해 상기 패널 캐패시터와 공진을 형성하는 제1 인덕터, 그리고
    상기 패널 캐패시터의 일단과 상기 제3 전원 사이에 상기 제4 스위칭 소자를 통하여 전기적으로 연결되어 상기 제4 스위칭 소자의 스위칭 동작에 의해 상기 패널 캐패시터와 공진을 형성하며 상기 제1 인덕터와는 다른 제2 인덕터를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
KR10-2002-0013573A 2001-08-06 2002-03-13 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 KR100454025B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR10-2002-0013573A KR100454025B1 (ko) 2002-03-13 2002-03-13 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
US10/210,766 US6963174B2 (en) 2001-08-06 2002-07-31 Apparatus and method for driving a plasma display panel
DE60219247T DE60219247T2 (de) 2001-08-06 2002-08-05 Gerät und Verfahren zur Ansteuerung einer Gasentladungsanzeigetafel
EP02017000A EP1291836B1 (en) 2001-08-06 2002-08-05 Apparatus for and method of driving a plasma display panel
JP2002228035A JP5042433B2 (ja) 2001-08-06 2002-08-05 プラズマディスプレイパネルの駆動装置及び駆動方法
EP05006098A EP1542200B1 (en) 2001-08-06 2002-08-05 Apparatus for and method of driving a sustain-discharge circuit of a plasma display panel
CNB021276560A CN100341039C (zh) 2001-08-06 2002-08-06 用于驱动等离子显示板的装置和方法
CN2007100877899A CN101013555B (zh) 2001-08-06 2002-08-06 用于驱动等离子显示板的装置和方法
US11/138,758 US7161565B2 (en) 2001-08-06 2005-05-26 Apparatus and method for driving a plasma display panel
US11/256,401 US7483000B2 (en) 2001-08-06 2005-10-21 Apparatus and method for driving a plasma display panel
US11/607,449 US7839358B2 (en) 2001-08-06 2006-11-30 Apparatus and method for driving a plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0013573A KR100454025B1 (ko) 2002-03-13 2002-03-13 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법

Publications (2)

Publication Number Publication Date
KR20030073826A KR20030073826A (ko) 2003-09-19
KR100454025B1 true KR100454025B1 (ko) 2004-10-20

Family

ID=32224623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0013573A KR100454025B1 (ko) 2001-08-06 2002-03-13 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법

Country Status (1)

Country Link
KR (1) KR100454025B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081400A (en) * 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JPH09297563A (ja) * 1996-03-08 1997-11-18 Nec Corp 容量性負荷の駆動回路及び駆動方法
JP2000122610A (ja) * 1998-10-19 2000-04-28 Denso Corp 負荷駆動装置およびｅｌ素子の駆動装置
KR20030013028A (ko) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 유지 방전 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081400A (en) * 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JPH09297563A (ja) * 1996-03-08 1997-11-18 Nec Corp 容量性負荷の駆動回路及び駆動方法
JP2000122610A (ja) * 1998-10-19 2000-04-28 Denso Corp 負荷駆動装置およびｅｌ素子の駆動装置
KR20030013028A (ko) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 유지 방전 회로

Also Published As

Publication number Publication date
KR20030073826A (ko) 2003-09-19

Similar Documents

Publication Publication Date Title
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100463187B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
US6963174B2 (en) Apparatus and method for driving a plasma display panel
KR100463185B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100467448B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100458571B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100458572B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100490614B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100450203B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 그 구동 방법
US7307601B2 (en) Driving method and device of plasma display panel and plasma display device
KR20050033166A (ko) 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100467450B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100490615B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100454025B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100502934B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100560524B1 (ko) 플라즈마 표시 장치
KR100502913B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee