KR20060118751A - 플라즈마 표시 장치 - Google Patents

플라즈마 표시 장치 Download PDF

Info

Publication number
KR20060118751A
KR20060118751A KR1020050041081A KR20050041081A KR20060118751A KR 20060118751 A KR20060118751 A KR 20060118751A KR 1020050041081 A KR1020050041081 A KR 1020050041081A KR 20050041081 A KR20050041081 A KR 20050041081A KR 20060118751 A KR20060118751 A KR 20060118751A
Authority
KR
South Korea
Prior art keywords
electrode
voltage
transistor
inductor
diode
Prior art date
Application number
KR1020050041081A
Other languages
English (en)
Inventor
최학기
김태현
김필수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050041081A priority Critical patent/KR20060118751A/ko
Publication of KR20060118751A publication Critical patent/KR20060118751A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치에 관한 것이다. 본 발명의 플라즈마 표시 장치는 패널 커패시터에 전압을 충전시키는 충전 경로와 패널 커패시터로부터 전압을 방전시키는 방전 경로를 분리시킴으로써 부품의 발열 문제와 동시에 부품 온도의 상승을 방지할 수 있다.
플라즈마 표시 장치, EMI, LPF, 클램핑 다이오드

Description

플라즈마 표시 장치{PLASMA DISPLAY DEVICE}
도 1은 종래의 전력 회수 회로를 나타낸 것이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 유지 구동 회로의 개략적인 회로도이다.
도 4는 본 발명의 제2 실시예에 따른 유지 구동 회로의 개략적인 회로도이다.
도 5a 및 5b는 본 발명의 제2 실시예에 따른 유지 구동 회로의 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 제3 실시예에 따른 유지 구동 회로의 개략적인 회로도이다.
본 발명은 플라즈마 표시 장치에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다.
일반적으로 이러한 플라즈마 표시 장치의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
리셋 기간은 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜질 셀과 켜지지 않을 셀을 선택하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 켜질 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
한편, 유지 기간에서 전극에 유지방전 펄스를 인가할 때 전극들에 의해 형성되는 용량성 부하(이하, "패널 커패시터"라 함)를 충방전하기 위한 무효 소비 전력이 필요하므로, 이러한 무효 전력을 회수하여 재사용하기 위하여 전력 회수 회로가 사용된다. 전력 회수 회로로 L.F. Weber에 의해 제안된 회로(미국 특허 번호 4,866,349 및 5,081,400)(또는 전력 회수 회로)가 있다. 이러한 전력 회수 회로는 인덕터와 패널 커패시터와 공진을 이용하여 패널 커패시터를 충방전시킨다.
도 1은 종래의 전력 회수 회로를 나타낸 것이다.
도 1에 도시된 바와 같이, 전력 회수 회로에는 유지방전 트랜지스터(Ys, Yg, Xs, Xg)를 포함하는 유지방전 경로 이외에 전력 회수 커패시터(Cyr, Cxr)로부터 패널 커패시터(Cp)에 전류를 충전하는 충전 경로와, 패널 커패시터(Cp)에서 커패시터(Cyr, Cxr)에 전류를 충전하는 방전 경로가 형성된다. Y 전극은 트랜지스터(Yr)-다이오드(YDr)-인덕터(Ly)의 경로를 통하여 충전되고, 인덕터(Ly)-다이오드(YDf)- 트랜지스터(Yf)를 통하여 방전된다. 마찬가지로, X 전극은 트랜지스터(Xr)-다이오드(XDr)-인덕터(Lx)의 경로를 통하여 충전되고, 인덕터(Lx)-다이오드(XDf)-트랜지스터(Xf)를 통하여 방전된다.
그런데, 이러한 전력 회수 회로는 인덕터와 트랜지스터의 기생 커패시터 사이에서 공진이 발생하게 되며, 이 공진으로 인하여 오버슈트(overshoot), 언더슈트(undershoot) 등의 파형 왜곡이 발생한다. 따라서, 이러한 파형 왜곡을 억제하고 트랜지스터의 내압을 줄이기 위하여 인덕터(Ly, Lx) 전단의 전압이 전압(Vs) 이상으로 올라가거나 0V 이하로 내려가는 것을 방지하는 클램핑 다이오드(YDCH, XDCH, YDCL, XDCL)를 연결한다.
또한, 다이오드나 트랜지스터(FET)의 기생 커패시터 성분과 인덕터와의 공진으로 인한 EMI(electromagnetic interference) 및 노이즈 문제를 해결하기 위하여 각 다이오드에 EMI 비드(bead) 등의 로우패스필터(이하, LPF라고 함)를 삽입하여 고주파 성분을 억제하도록 한다.
그런데, 이러한 LPF는 클램핑 다이오드의 경로상에 형성되기 때문에 오버슈트와 같은 고주파 성분에 대하여 고저항 소자로 작용하여 클램핑 다이오드가 제기능을 발휘하지 못하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 회로의 오동작 없이 EMI 문제를 해결할 수 있는 플라즈마 표시 장치를 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 플라즈마 표시 장치는 복수의 전극과 상기 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 트랜지스터와 상기 전극과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터와 상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 제3 전원에 제1 단이 연결되는 제3 트랜지스터와 상기 제3 전원이 제1 단에 연결되는 제4 트랜지스터와 상기 제3 및 제4 트랜지스터의 제2 단과 상기 전극 사이에 직렬로 전기적으로 연결되는 제1 필터 및 제1 인덕터 그리고 상기 제3 및 제4 트랜지스터의 제2 단과 상기 전극 사이에 직렬로 전기적으로 연결되는 제2 필터 및 제2 인덕터를 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 플라즈마 표시 장치는 복수의 전극과 제1 전압을 공급하는 제1 전원과 상기 전극 사이에 전기적으로 연결되는 제1 트랜지스터와 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 상기 전극 사이에 전기적으로 연결되는 제2 트랜지스터와 상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 전력 회수용 전원에서 상기 전극으로 형성되어 상기 전극의 전압을 증가시키며, 직렬로 연결된 제1 필터와 제1 인덕터를 포함하는 상승 경로 그리고 상기 전극에서 상기 전력 회수용 전원으로 형성되어 상기 전극의 전압을 감소시키며, 직렬로 연결된 제2 필터와 제2 인덕터를 포함하는 하강 경로를 포함하는 것을 특징으로 한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상 세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예에 따른 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 2를 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 서로 쌍을 이루며 배열되어 있는 Y 전극(Y1~Yn) 및 X 전극(X1~Xn)을 포함한다.
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다.
제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동 제어 신호(SA), Y 전극 구동 신호(SY) 및 X 전극 구동 신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다.
아래에서는 Y 전극 구동 회로의 구조 및 동작에 대해서 도면을 참조하여 자세하게 설명한다.
도 3은 본 발명의 제1 실시예에 따른 Y 전극 구동 회로의 개략적인 회로도이다.
도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 Y 전극 구동 회로는 Y 전극 유지부(321)와 Y 전극 전력 회수부(322)를 포함한다. 여기서, 패널 커패시터(Cp)는 X 전극과 Y 전극 사이의 커패시턴스 성분을 등가적으로 나타낸 것이며, 편의상 패널 커패시터(Cp)의 Y 전극에는 Y 전극 구동부(320)가 연결되어 있다. 또한, X 전극 구동부(340)는 Y 전극 구동부(320)와 동일한 회로 구성을 가지므로 본 발명의 실시예에서는 설명의 편의상 Y 전극 구동부(320)의 회로 구성 및 동작만을 설명한다.
Y 전극 유지부(321)는 두 개의 트랜지스터(Ys, Yg)를 포함한다. 트랜지스터(Ys)는 유지방전 전압(Vs)을 공급하는 전원과 패널 커패시터(Cp)의 Y 전극 사이에 연결되어 있으며, 트랜지스터(Yg)는 접지 전압을 공급하는 전원과 패널 커패시터(Cp)의 X 전극 사이에 연결되어 있다. 이 트랜지스터(Ys, Yg)는 패널 커패시터(Cp)의 Y 전극에 Vs 전압과 접지 전압을 각각 공급한다.
Y 전극 전력 회수부(322)는 전력회수용 커패시터(Cr), 인덕터(L), 충전 경로 를 형성하는 트랜지스터(Yr)와 다이오드(Dr), 방전 경로를 형성하는 트랜지스터(Yf)와 다이오드(Df) 및 클램핑 다이오드(Dch, Dcl)를 포함한다.
클램핑 다이오드(Dch)는 오버슈트에 등에 의해 트랜지스터(Yf)의 드레인 전압이 전압(Vs) 이상으로 올라가지 않도록 하며, 다이오드(Dr, Df) 사이의 접점인 노드A와 전원(Vs)사이에 연결된다. 또한, 클램핑 다이오드(Dcl)는 언더슈트 등에 의해 트랜지스터(Yr)의 전압이 0V 이하로 내려가지 않도록 하며, 노드 A와 접지단(GND) 사이에 연결된다. 또한, 노드 A와 인덕터(L) 사이 즉, 충전 경로와 방전 경로가 중첩되는 전류 경로상에 EMI와 노이즈 제거를 위한 LPF를 삽입한다.
한편, 도 3에서 도시한 바와 같이 상기 노드 A와 패널 커패시터(Cp)의 Y 전극 사이에 연결되는 LPF와 인덕터(L)는 상기 유지 구동 회로의 동작시 전력 회수 커패시터(Cr)에서 패널 커패시터(Cp)로 전류를 충전하는 충전 경로와 패널 커패시터(Cp)에서 전력회수 커패시터(Cr)로 전류를 방전하는 방전 경로에 중복되어 사용된다. 상기와 같은 경우, LPF와 인덕터(L)는 발열량이 과도하게 되어 그에 따른 부품의 온도가 상승하게 되어, 플라즈마 표시 패널 전체의 신뢰성에 좋지 못한 영향을 끼칠 수 있다. LPF와 인덕터(L)의 발열량을 줄일 수 있는 실시예에 대해서 도 4를 참조하여 설명한다.
도 4는 본 발명의 제2 실시예에 따른 유지 구동 회로의 개략적인 회로도이다.
도 4에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 유지 구동 회로는 Y전극 유지부(321)와 Y 전극 전력 회수부(322)를 포함한다.
그러므로 본 발명의 제2 실시예에서는 도 4에 도시한 바와 같이 유지 구동 회로의 동작시 전류의 상승 경로와 하강 경로가 분리될 수 있도록 두 개의 LPF(LPF1, LPF2)와 인덕터(L1, L2) 그리고 다이오드(D1, D2)를 각각 전류의 상승 경로와 하강 경로 상에 분리하여 연결한다. 즉, 전력 회수 커패시터(Cr)에서 패널 커패시터(Cp)로의 충전 경로를 형성하기 위해 노드 A와 패널 커패시터(Cp) 사이에 LPF(1)-인덕터(L1)-다이오드(D1)를 직렬로 연결하고, 반대로 패널 커패시터(Cp)에서 전력 회수 커패시터(Cr)로의 방전 경로를 형성하기 위해 패널 커패시터(Cp)와 노드 A 사이에서 다이오드(D2)-인덕터(L2)-LPF2를 직렬로 연결한다. 이렇게 함으로써, 유지 구동 회로의 노드 A와 패널 커패시터(Cp) 사이에서 전력 회수의 상승 경로와 하강 경로가 분리됨으로써 LPF(LPF1, LPF2)와 인덕터(L1, L2) 각각의 발열량을 줄이고 그에 따른 온도 저감의 효과를 얻을 수 있다.
이때, 상기 다이오드(D1, D2)는 각각 전력 회수의 상승 경로와 하강 경로를 만들어 주기 위하여 삽입한 것으로, 상기 다이오드(D1, D2)에 의하여 인덕터(L1)에는 상승 전류만이 인덕터(L2)에는 하강 전류만이 흐르게 된다.
이와 같이, 본 발명의 제2 실시예에 따른 유지 구동 회로의 구성은 유지 구동 회로의 노드 A와 패널 커패시터(Cp) 사이에서 전력 회수의 상승 경로와 하강 경로가 분리되도록 LPF(LPF1, LPF2)와 인덕터(L1, L2)를 연결한 것을 제외하고는 본 발명의 제1 실시예의 구성과 동일하므로 중복되는 설명은 생략한다.
다음, 도 5a 및 5b를 참조하여 본 발명의 제2 실시예에 따른 Y 전극 구동 회로의 유지 기간에서의 동작 변화를 설명한다. 여기서, 동작 변화는 4개의 모드 (M1~M4)로 일순하며, 모드 변화는 트랜지스터의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은, 연속적 발진은 아니며 트랜지스터(Yr, Yf)의 턴 온시에 생기는 인덕터(L)와 패널 커패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 Y 전극 유지 구동 회로에서 각 모드의 전류 경로를 나타낸 도면이다.
먼저, 모드 1(M1)이 시작되기 전에 커패시터(C1)에는 외부 인가전압(Vs)의 1/2만큼의 전압(Vs/2)이 미리 충전되어 있는 것으로 가정한다.
먼저, 모드 1(M1)에서는 트랜지스터(Yr)가 턴 온된다. 그러면, 도 5a에 도시한 바와 같이 커패시터(Cr)-트랜지스터(Yr)-다이오드(Dr)-LPF(1)-인덕터(L1)-다이오드(D1)-패널 커패시터(Cp)의 공진 경로가 형성된다(M1). 이 공진 경로(M1)에 의해 공진 전류가 흘러서, 패널 커패시터(Cp)에 전압이 충전되어 패널 커패시터(Cp)의 Y 전극 전압이 Vs 전압 근처까지 증가한다.
모드 2(M2)에서는 트랜지스터(Ys)를 턴온하고 트랜지스터(Yr)를 턴오프한다. 그러면, 도 5a에 도시한 바와 같이, 전원(Vs)-트랜지스터(Ys)-패널 커패시터(Cp)의 경로가 형성된다(M2). 이 경로(M2)에 의해 Y 전극에 Vs 전압이 인가된다.
다음, 모드 3(M3)에서는 트랜지스터(Yf)를 턴온하고 트랜지스터(Ys)를 턴오프한다. 그러면 도 5b에 도시한 바와 같이 패널 커패시터(Cp)-다이오드(D2)-인덕터(L2)-LPF2-다이오드(Df)-트랜지스터(Yf)-커패시터(Cr)의 공진 경로가 형성된다(M3). 이 공진 경로(M3)에 의해 공진 전류가 흘러서 패널 커패시터(Cp)에 충전되 어 있던 전압이 방전되어 패널 커패시터(Cp)의 Y 전극 전압이 0V 전압 근처까지 감소한다.
다음, 모드 4(M4)에서는 트랜지스터(Yg)를 턴온하고 트랜지스터(Yf)를 턴오프한다. 그러면, 도 5b에 도시한 바와 같이 패널 커패시터(Cp)-트랜지스터(Yg)-전원(0V)의 경로가 형성된다. 이 경로에 의해 패널 커패시터(Cp)의 Y 전극에 0V 전압이 인가된다.
이와 같이 본 발명의 제2 실시예에 따르면 구동 회로 동작시 상승 경로와 하강 경로에 따라 LPF와 인덕터의 경로를 분리함으로써, 상기 부품들의 사용에 따른 발열을 줄임으로써 해당 부품의 온도 상승을 효과적으로 저감시킬 수 있다.
또한, 전력 회수 동작시 전류 경로 상에 LPF가 존재하기 때문에 EMI나 노이즈가 제거됨과 동시에 클램핑 경로 상에는 LPF가 존재하지 않으므로 전압을 효과적으로 클램핑할 수 있다.
도 6은 본 발명의 제3 실시예에 따른 유지방전 구동 회로의 개략적인 도면이다.
도 6에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 유지 구동 회로는 Y전극 유지부(321)와 Y 전극 전력 회수부(322)를 포함한다.
그러므로 본 발명의 제3 실시예에서는 도 6에 도시한 바와 같이 유지 구동 회로의 동작시 전류의 상승 경로와 하강 경로가 분리될 수 있도록 두 개의 LPF(LPF1, LPF2)와 인덕터(L1, L2)를 각각 전류의 상승 경로와 하강 경로 상에 분리하여 연결한다. 즉, 전력 회수 커패시터(Cr)에서 패널 커패시터(Cp)로의 충전 경로를 형성하기 위해 다이오드(Dr)와 LPF1의 사이의 접점(노드 B)과 트랜지스터(Ys)와의 사이에 클램핑 다이오드(Dch)를 연결하고, 상기 접점(노드 B)과 트랜지스터(Yg)와의 사이에 클램핑 다이오드(Dcl)를 연결한다. 그리고 LPF2와 인덕터(L2)와의 사이의 접점(노드 C)에 다이오드(D2)의 캐소드가 연결되고, 애노드는 트랜지스터(Yg)에 연결된다. 다이오드(D1)는 상기 접점(노드 C)과 트랜지스터(Ys) 사이에 연결되며, 상기 접점에 애노드가 연결되고 캐소드는 트랜지스터(Ys)에 연결된다.
이렇게 함으로써, 유지 구동 회로의 전력 회수 커패시터(Cr)와 패널 커패시터(Cp) 사이에서 전력 회수의 상승 경로와 하강 경로가 분리됨으로써 LPF(LPF1, LPF2)와 인덕터(L1, L2) 각각의 발열량을 줄이고 그에 따른 온도 저감의 효과를 얻을 수 있다.
또한, 다이오드(Dr, Df)의 연결을 달리함으로써 전력 회수의 상승 경로와 하강 경로가 형성되어, 본 발명의 제2 실시예에서 삽입되었던 다이오드(D1, D2)를 제거할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면 전력 회수 동작에 따라 LPF와 인덕터의 경로를 분리함으로써 부품의 발열량을 줄일 수 있다. 또한, 부품의 발열양을 줄임에 따라 부품의 온도 상승을 저감하여 부품의 소손을 방지할 수 있다.

Claims (7)

  1. 복수의 전극;
    상기 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 트랜지스터(Ys);
    상기 전극과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터(Yg);
    상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 제3 전원에 제1 단이 연결되는 제3 트랜지스터(Yr);
    상기 제3 전원이 제1 단에 연결되는 제4 트랜지스터(Yf);
    상기 제3 및 제4 트랜지스터의 제2 단과 상기 전극 사이에 직렬로 전기적으로 연결되는 제1 필터 및 제1 인덕터; 및
    상기 제3 및 제4 트랜지스터의 제2 단과 상기 전극 사이에 직렬로 전기적으로 연결되는 제2 필터 및 제2 인덕터
    를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제3 트랜지스터의 제2 단과 상기 제4 트랜지스터의 제2 단은 제1 접점에 전기적으로 연결되며,
    상기 제1 필터와 제1 인덕터를 통해서 상기 제1 접점과 상기 전극 사이에 형 성되는 제1 경로 상에 형성되는 제1 다이오드; 및
    상기 제2 필터와 상기 제2 인덕터를 통해서 상기 제1 접점과 상기 전극 사이에 형성되는 제2 경로 상에 형성되는 제2 다이오드를 더 포함하는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제3 트랜지스터의 제2 단과 상기 제1 접점 사이에 형성되는 제3 다이오드; 및
    상기 제4 트랜지스터의 제2 단과 상기 제1 접점 사이에 형성되는 제4 다이오드를 더 포함하는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 제1 접점에 애노드가 연결되고 상기 제1 전원에 캐소드가 연결되는 제5 다이오드; 및
    상기 제1 접점에 캐소드가 연결되고 상기 제2 전원에 애노드가 연결되는 제6 다이오드를 더 포함하는 플라즈마 표시 장치.
  5. 제1항에 있어서,
    상기 제1 필터와 제1 인덕터를 통해서 상기 제3 트랜지스터의 제2 단과 상기 전극 사이에 형성되는 제1 경로 상에 형성되는 제7 다이오드; 및
    상기 제2 필터와 상기 제2 인덕터를 통해서 상기 제4 트랜지스터의 제2 단과 상기 전극 사이에 형성되는 제2 경로 상에 형성되는 제8 다이오드를 더 포함하는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 제1 필터의 제2 단에 애노드가 연결되고 상기 제1 전원에 캐소드가 연결되는 제9 다이오드;
    상기 제1 필터의 제2 단에 캐소드가 연결되고 상기 제2 전원에 애노드가 연결되는 제10 다이오드 ;
    상기 제2 필터의 제1 단에 애노드가 연결되고 상기 제1 전원에 캐소드가 연결되는 제11 다이오드;
    상기 제2 필터의 제1 단에 캐소드가 연결되고 상기 제2 전원에 애노드가 연결되는 제12 다이오드
    를 더 포함하는 플라즈마 표시 장치.
  7. 복수의 전극;
    제1 전압을 공급하는 제1 전원과 상기 전극 사이에 전기적으로 연결되는 제1 트랜지스터;
    상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 상기 전극 사이에 전기적으로 연결되는 제2 트랜지스터;
    상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 전력 회수용 전원에서 상기 전극으로 형성되어 상기 전극의 전압을 증가시키며, 직렬로 연결된 제1 필터와 제1 인덕터를 포함하는 상승 경로; 및
    상기 전극에서 상기 전력 회수용 전원으로 형성되어 상기 전극의 전압을 감소시키며, 직렬로 연결된 제2 필터와 제2 인덕터를 포함하는 하강 경로
    를 포함하는 플라즈마 표시 장치.
KR1020050041081A 2005-05-17 2005-05-17 플라즈마 표시 장치 KR20060118751A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041081A KR20060118751A (ko) 2005-05-17 2005-05-17 플라즈마 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041081A KR20060118751A (ko) 2005-05-17 2005-05-17 플라즈마 표시 장치

Publications (1)

Publication Number Publication Date
KR20060118751A true KR20060118751A (ko) 2006-11-24

Family

ID=37705707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041081A KR20060118751A (ko) 2005-05-17 2005-05-17 플라즈마 표시 장치

Country Status (1)

Country Link
KR (1) KR20060118751A (ko)

Similar Documents

Publication Publication Date Title
KR100458571B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100599649B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100515330B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100458572B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100670150B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100739041B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20060118751A (ko) 플라즈마 표시 장치
US7609233B2 (en) Plasma display device and driving apparatus thereof
US20080117131A1 (en) Plasma display device
KR100560524B1 (ko) 플라즈마 표시 장치
KR100823475B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100536245B1 (ko) 플라즈마 표시 장치
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
EP2136351A1 (en) Plasma display and driving apparatus thereof with prevention of negative effects of undesired resonant frequencies
KR20080026364A (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100805112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100823194B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100796694B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
JP2009042731A (ja) プラズマ表示装置およびその駆動方法
KR100649526B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20070120774A1 (en) Plasma display, driving device, and driving method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application