KR100805112B1

KR100805112B1 - 플라즈마 표시 장치 및 그 구동 방법

Info

Publication number: KR100805112B1
Application number: KR1020060086143A
Authority: KR
Inventors: 곽상신
Original assignee: 삼성에스디아이 주식회사
Priority date: 2006-09-07
Filing date: 2006-09-07
Publication date: 2008-02-20

Abstract

플라즈마 표시 장치에서, 제1 전극의 전압을 상승시키는 경로를 설정하는 제1 다이오드 및 제1 트랜지스터가 인덕터와 제1 전극 사이에 직렬로 연결되어 있다. 그리고, 제1 전극의 전압을 하강시키는 경로를 설정하는 제2 트랜지스터 및 제2 다이오드가 제1 전극과 인덕터 사이에 직렬로 연결되어 있다. 그리고 제3 다이오드의 애노드와 캐소드가 각각 제1 다이오드와 제1 트랜지스터간의 접점과 Vs 전원에 연결되어 있으며, 제4 다이오드의 캐소드와 애노드가 각각 제2 다이오드와 제2 트랜지스터간의 접점과 접지단에 연결되어 있다.

PDP, 에너지 회수, 인덕터, 공진

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.

도 2는 본 발명의 실시예에 따른 유지 방전 펄스를 나타내는 도면이다.

도 3은 본 발명의 실시예에 따른 유지 방전 회로의 개략적인 회로도이다.

도 4는 본 발명의 실시예에 따른 유지 방전 회로의 신호 타이밍도이다.

도 5 a 내지 도 5d는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로의 동작을 나타내는 도면이다.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다. 특히 플라즈마 표시 장치의 에너지 회수 회로에 관한 것이다.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 일반적으로 플라즈마 표시 장치는 한 프레임이 복수의 서브필드로 분할되어 구동된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고, 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.

특히, 유지 기간 동안 주사 전극과 유지 전극에 교대로 유지 방전 펄스를 인가하여 유지 방전이 수행된다. 여기서 주사 전극과 유지 전극 사이에 형성된 면 사이의 공간을 용량성 부하로 작용하기 때문에 패널에는 커패시턴스가 존재하게 된다. 이러한 커패시턴스로 인해 유지 방전 펄스를 인가하기 위해서는 유지 방전을 위한 전력 이외에 무효 전력이 필요한다. 이러한 무효 전력을 회수하여 재사용하기 위해 에너지 회수 회로가 사용된다.

이러한 에너지 회수 회로는 일반적으로 LC 공진을 이용하여 전극의 전압을상승시키는데, LC 공진의 경로를 형성하는 곳에는 경로 설정을 위해 다이오드가 사용된다. 그러나 이러한 다이오드는 LC 공진이 종료된 후 소자의 특성상 역방향전류가 발생시킨다. 이 역방향 전류로 인해 LC 공진에 사용되는 인덕터에 환류 전류(circulating current)를 발생되며, 이 환류 전류는 전체 에너지 회수 회로의 무효 전력을 크게 증가시킨다.

본 발명이 이루고자 하는 기술적 과제는 인덕터에 발생되는 환류 전류를 제거하는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명의 특징에 따르면 플라즈마 표시 장치가 제공된다.

이 플라즈마 표시 장치는, 복수의 제1 전극; 상기 복수의 제1 전극에 형성된 패널 커패시터와 LC 공진을 수행하는 인덕터; 상기 인덕터와 상기 복수의 제1 전극 사이에 전기적으로 연결되며, 상기 복수의 제1 전극의 전압을 상승시키는 경로를 설정하는 제1 다이오드; 상기 복수의 제1 전극과 상기 인덕터 사이에 전기적으로 연결되며, 상기 복수의 제1 전극의 전압을 하강시키는 경로를 설정하는 제2 다이오드; 제1 전압을 공급하는 제1 전원에 캐소드가 전기적으로 연결되며, 상기 제1 다이오드의 캐소드에 애노드가 전기적으로 연결되는 제3 다이오드; 및 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 애노드가 전기적으로 연결되며, 상기 제2 다이오드의 애노드에 캐소드가 전기적으로 연결되는 제4 다이오드를 포함한다.

한편, 상기 플라즈마 표시 장치는, 상기 제1 다이오드의 캐소드와 상기 복수의 제1 전극 사이에 전기적으로 연결되는 제1 트랜지스터; 및 상기 복수의 제1 전극과 상기 제2 다이오드의 애노드 사이에 전기적으로 연결되는 제2 트랜지스터를 더 포함할 수 있으며, 상기 제1 다이오드의 애노드는 상기 인덕터의 제1 단에 전기적으로 연결되며, 상기 제2 다이오드의 캐소드는 상기 인덕터의 제1 단에 전기적으로 연결될 수 있다.

본 발명의 다른 특징에 따르면, 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다.

이 구동 방법은, 제1 전압을 공급하는 제1 전원에 저장된 에너지를, 상기 제1 전원과 상기 제1 전극 사이에 전기적으로 직렬로 연결된 인덕터 및 제1 다이오드를 통하여, 상기 제1 전극에 주입하여 상기 제1 전극의 전압을 증가시키는 단계; 상기 제1 전극에 상기 제1 전압보다 높은 제2 전압을 인가하는 단계; 상기 제1 전극에 저장된 에너지를, 상기 제1 전극과 상기 제1 전원 사이에 전기적으로 직렬로 연결된 제2 다이오드 및 상기 인덕터를 통하여, 상기 제1 전원으로 회수하여 상기 제1 전극의 전압을 감소시키는 단계; 상기 제1 전극에 상기 제1 전압보다 낮은 제3 전압을 인가하는 단계; 및 상기 제2 다이오드에 캐소드가 전기적으로 연결되며 상기 제3 전압을 공급하는 제2 전원에 애노드가 전기적으로 연결되는 제3 다이오드, 상기 제2 다이오드, 상기 인덕터 및 상기 제1 전원을 통하여, 상기 제1 전극에 상기 제2 전압 인가 시에 상기 인덕터의 제1 방향으로 형성되는 제1 전류를 감소시키는 단계를 포함한다.

한편, 상기 구동 방법은, 상기 인덕터, 상기 제1 다이오드에 애노드가 전기적으로 연결되며 상기 제2 전압을 공급하는 제3 전원에 캐소드가 전기적으로 연결되는 제4 다이오드 및 상기 제3 전원을 통하여, 상기 제1 전극에 상기 제3 전압 인가 시에 상기 인덕터의 제2 방향으로 형성되는 제2 전류를 감소시키는 단계를 더 포함할 수 있다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한, 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 장치와 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이며, 도 2는 본 발명의 실시예에 따른 유지 방전 펄스를 나타내는 도면이다.

도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 "A 전극"이라 함)(A1~Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1~Xn) 및 주사 전극(이하, "Y 전극"이 라 함)(Y1~Yn)을 포함한다. 일반적으로 X 전극(X1~Xn)은 각 Y 전극(Y1~Yn)에 대응해서 형성되어 있으며, Y 전극(Y1~Yn)과 X 전극(X1~Xn)은 A 전극(A1~Am)과 직교하도록 배치된다. 이때, A 전극(A1~Am)과 X 및 Y 전극(X1~Xn, Y1~Yn)의 교차부에 있는 방전 공간이 방전 셀(110)을 형성한다.

제어부(200)는 외부로부터 영상 신호를 수신하여 구동 제어 신호를 출력하며, 한 프레임을 각각의 휘도 가중치를 가지는 복수의 서브필드로 분할하여 구동한다. 그리고 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다. A 전극, X 전극 및 Y 전극 구동부(300, 400, 500)는 제어부(200)로부터의 구동 제어 신호에 따라 각각 A 전극(A1~Am), X 전극(X1~Xn) 및 Y 전극(Y1~Yn)에 구동 전압을 인가한다.

구체적으로, 각 서브필드의 어드레스 기간 동안 A 전극, X 전극 및 Y 전극 구동부(300, 400, 500)는 복수의 방전 셀(110) 중에서 해당 서브필드에서 켜질 방전 셀과 켜지지 않을 방전 셀을 선택한다. 각 서브필드의 유지 기간 동안, 도 2에 나타낸 바와 같이 X 전극 구동부(400)는 복수의 X 전극(X1~Xn)에 하이 레벨 전압(Vs) 및 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 Y 전극 구동부(500)는 복수의 Y 전극(Y1~Yn)에 유지 방전 펄스를 X 전극(X1~Xn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극과 각 X 전극의 전압차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.

다음, 도 2의 유지 방전 펄스를 공급하는 유지 방전 회로에 대해서 도 3, 도 4, 도 5a 내지 도 5d를 참조하여 상세하게 설명한다.

도 3은 본 발명의 실시예에 따른 유지 방전 회로(410)의 개략적인 회로도이다.

도 3에서는 설명의 편의상 복수의 X 전극(X1~Xn)에 연결되어 있는 유지 방전 회로(410)만을 도시하였으며, 이러한 유지 방전 회로(410)는 도 1의 X 전극 구동부(400)에 형성될 수 있다. 그리고 복수의 Y 전극(Y1~Yn)에 연결된 유지 방전 회로(510)도 도 3의 유지 방전 회로(410)와 동일한 구조를 가질 수 있으며, 도 3의 유지 방전 회로(410)와 다른 구조를 가질 수도 있다.

이러한 유지 방전 회로(410)는 복수의 X 전극(X1~Xn)에 공통으로 연결될 수도 있으며, 또는 복수의 X 전극(X1~Xn) 중 일부 전극에만 연결될 수도 있다. 그리고 유지 방전 회로(410)에서는 설명의 편의상 하나의 X 전극(X)과 하나의 Y 전극(Y)만을 도시하였으며, X 전극(X)과 Y 전극(Y)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.

도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 유지 방전 회로(410)는 트랜지스터(S1, S2, Sr, Sf), 다이오드(D1, D2, Dr, Df), 인덕터(L) 및 전력 회수용 커패시터(Cr)를 포함한다. 도 3에서는 트랜지스터(S1~Sf)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(S1~Sf)에는 소스에서 드레인 방향으로 바디 다이오드가 형성되어 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지 스터가 이들 트랜지스터(S1~Sf)로 사용될 수도 있다. 또한, 도 3에서는 트랜지스터(S1~Sf)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(S1~Sf)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수도 있다.

도 3을 보면, 트랜지스터(S1)의 드레인은 유지 방전 펄스의 하이 레벨 전압(Vs)을 공급하는 전원(Vs)에 연결되어 있으며 소스는 X 전극에 연결되어 있으며, 트랜지스터(S2)의 드레인은 X 전극에 연결되어 있으며 소스는 유지 방전 펄스의 로우 전압(0V)을 공급하는 접지단에 연결되어 있다. 트랜지스터(Sr)의 소스는 X 전극에 연결되어 있으며, 트랜지스터(Sr)의 드레인에 다이오드(Dr)의 캐소드가 연결되어 있다. 트랜지스터(Sf)의 드레인은 X 전극에 연결되어 있으며, 트랜지스터(Sf)의 소스에 다이오드(Df)의 애노드가 연결되어 있다. 그리고 다이오드(Dr)의 캐소드와 다이오드(Df)의 서로 연결되어 있으며, 다이오드(Dr)과 다이오드(Df)의 접점과 전력 회수용 커패시터(Cr) 사이에 인덕터(L)가 연결되어 있다. 다이오드(D1)의 애노드는 다이오드(Dr)의 캐소드에 연결되어 있으며 캐소드는 전원(Vs)에 연결되어 있다. 그리고 다이오드(D2)의 캐소드는 다이오드(Df)의 애노드에 연결되어 있으며 애노드는 접지단에 연결되어 있다. 여기서 다이오드(D1, D2)는 각각 인덕터(L)에 환류 전류가 발생하는 경우 환류 전류를 제거하는 역할을 한다. 한편, 전력 회수용 커패시터(Cr)에는 유지 방전 펄스의 하이 레벨 전압과 로우 전압 레벨의 절반에 해당하는 Vs/2 전압이 미리 충전되어 있는 것으로 가정한다.

다음, 도 3의 유지 방전 회로(410)의 동작에 대해서 도 4, 도 5a 내지 도 5를 참조하여 상세하게 설명한다.

도 4는 본 발명의 제1 실시예에 따른 유지 방전 회로(410)의 신호 타이밍도이며, 도 5a 내지 도 5d는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로의 동작을 나타내는 도면이다.

먼저, 모드 1(M1)이 시작되기 전에 트랜지스터(S2)가 턴온되어 X 전극에 0V 전압이 인가되어 있는 것으로 가정한다.

모드 1(M1)에서는 트랜지스터(Sr)가 턴온된다. 그러면 도 5a에 나타낸 바와 같이 전력 회수용 커패시터(Cr), 인덕터(L), 다이오드(Dr), 트랜지스터(Sr) 및 패널 커패시터(Cp)의 경로로 공진이 발생한다. 이 공진에 의해, 커패시터(Cr)에 저장된 에너지가 인덕터(L)을 통하여 X 전극에 주입되어 X 전극의 전압(Vx)이 0V 전압에서 Vs 전압까지 증가한다.

모드 2(M2)에서는 트랜지스터(Sr)이 턴오프되고 트랜지스터(S1)가 턴온된다. 그러면 도 5b에 나타낸 바와 같이 전원(Vs) 및 트랜지스터(S1)의 경로를 통해 X 전극에 Vs 전압이 인가된다. 도 4에서는, 모드 2(M2)에서 트랜지스터(Sr)가 턴오프되는 것으로 나타내었지만 트랜지스터(Sr)은 턴온 상태를 유지하여도 상관없다.

한편 모드 2(M2)에서 X 전극에 Vs 전압이 인가되는 경우 다이오드의 특성상 다이오드(Dr)에서 역방향 전류가 발생하게 되며, 이 역방향 전류로 인해 인덕터(L)에 환류 전류(도 4의 모드 2(M2)의 I_L의 빗금친 부분 참조)가 발생한다. 여기서, 도 5b에 나타낸 바와 같이 환류 전류는 다이오드(D2), 다이오드(Df), 인덕터(L), 전력 회수용 커패시터(Cr), 접지단으로 흐르게 되어, 환류 전류는 급속히 제거된 다.

모드 3(M3)에서는 트랜지스터(S1)이 턴오프되고 트랜지스터(Sf)가 턴온된다. 그러면 도 5c에 나타낸 바와 같이 패널 커패시터(Cp), 트랜지스터(Sf), 다이오드(Df), 인덕터(L) 및 전력 회수용 커패시터(Cr)의 경로 공진이 발생한다. 이 공진에 의해, 패널 커패시터(Cp)에 저장된 에너지가 인덕터(L)을 통하여 전력 회수용 커패시터(Cr)로 회수되면서, X 전극의 전압(Vx)이 Vs 전압에서 0V 전압까지 감소한다.

모드 4(M4)에서는 트랜지스터(Sf)이 턴오프되고 트랜지스터(S2)가 턴온된다. 그러면 도 5d에 나타낸 바와 같이 X 전극, 트랜지스터(S2) 및 접지단 경로를 통해 X 전극에 0V 전압이 인가된다. 도 4에서는 모드 4(M4)에서, 트랜지스터(Sf)가 턴오프되는 것으로 나타내었지만 트랜지스터(Sf)은 턴온 상태를 유지하여도 상관없다.

한편 모드 4(M4)에서 X 전극에 0V 전압이 인가되는 경우 다이오드의 특성상 다이오드(Df)에서 역방향 전류가 발생하게 되며, 이 역방향 전류로 인해 인덕터(L)에 환류 전류(도 4의 모드 4(M4)의 I_L의 빗금친 부분 참조)가 발생한다. 이 환류 전류는 전력 회수용 커패시터(Cr), 인덕터(L), 다이오드(Dr), 다이오드(D1), 전원(Vs)로 흐르게 되어, 환류 전류는 급속히 0으로 감소하여 제거된다.

이와 같이 본 발명의 실시예에서 모드 2(M2) 및 모드 4(M4)에서 발생되는 환류 전류는 각각 다이오드(D2) 및 다이오드(D1)에 의해 제거된다.

한편 본 발명의 실시예에서는 유지 방전 펄스의 하이 레벨 전압과 로우 레벨 전압을 각각 Vs 전압과 0V 전압인 것으로 나타내었지만, 두 전압 레벨이 유지 방전 전압 레벨을 이루는 경우에는 다른 전압 레벨로 대체될 수 있다.

또한, 본 발명의 실시예에서는 전력 회수용 커패시터(Cr)를 사용하는 것으로 나타내었지만 전력 회수용 커패시터(Cr)는 패널 커패시터(Cp)의 용량보다 상당히 높아 거의 전원으로서의 역할을 수행하므로 전력 회수용 커패시터(Cr)대신에 별도의 전원을 사용할 수 있다. 전력 회수용 커패시터(Cr)에 충전되어 있는 전압은 Vs/2 전압 대신에 유지 방전 펄스의 하이 레벨 전압과 로우 레벨 전압 사이의 전압레벨을 사용할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

본 발명의 실시예에 따르면 LC 공진에 사용되는 인덕터에 발생될 수 있는 환류 전류를 제거할 수 있다. 이를 통해 무효 전력 소모를 더욱 줄일 수 있다.

Claims

복수의 제1 전극;

상기 복수의 제1 전극에 형성된 패널 커패시터와 LC 공진을 수행하는 인덕터;

상기 인덕터와 상기 복수의 제1 전극 사이에 전기적으로 연결되며, 상기 복수의 제1 전극의 전압을 상승시키는 경로를 설정하는 제1 다이오드;

상기 복수의 제1 전극과 상기 인덕터 사이에 전기적으로 연결되며, 상기 복수의 제1 전극의 전압을 하강시키는 경로를 설정하는 제2 다이오드;

제1 전압을 공급하는 제1 전원에 캐소드가 전기적으로 연결되며, 상기 제1 다이오드의 캐소드에 애노드가 전기적으로 연결되는 제3 다이오드; 및

상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 애노드가 전기적으로 연결되며, 상기 제2 다이오드의 애노드에 캐소드가 전기적으로 연결되는 제4 다이오드를 포함하는 플라즈마 표시 장치.
제1항에 있어서,

상기 제1 다이오드의 캐소드와 상기 복수의 제1 전극 사이에 전기적으로 연결되는 제1 트랜지스터; 및

상기 복수의 제1 전극과 상기 제2 다이오드의 애노드 사이에 전기적으로 연결되는 제2 트랜지스터를 더 포함하며,

상기 제1 다이오드의 애노드는 상기 인덕터의 제1 단에 전기적으로 연결되며, 상기 제2 다이오드의 캐소드는 상기 인덕터의 제1 단에 전기적으로 연결되는 플라즈마 표시 장치.
제2항에 있어서,

상기 인덕터의 제2 단과 상기 제2 전원 사이에 전기적으로 연결되는 전력 회수용 커패시터를 더 포함하는 플라즈마 표시 장치.
제3항에 있어서,

상기 제1 전원과 상기 복수의 제1 전극 사이에 전기적으로 연결되는 제3 트랜지스터; 및

상기 복수의 제1 전극과 상기 제2 전원 사이에 전기적으로 연결되는 제4 트랜지스터를 더 포함하는 플라즈마 표시 장치.
제3항 또는 제4항에 있어서,

상기 인덕터의 제1 방향으로 형성되는 환류 전류는 상기 제4 다이오드, 상기 제2 다이오드, 상기 인덕터, 상기 전력 회수용 커패시터 및 상기 제2 전원으로 형성되어 소거되는 플라즈마 표시 장치.
제5항에 있어서,

상기 인덕터의 제2 방향으로 형성되는 환류 전류는 상기 전력 회수용 커패시터, 인덕터, 상기 제1 다이오드, 상기 제3 다이오드 및 상기 제1 전원으로 형성되어 소거되며,

상기 제2 방향은 상기 제1 방향과 반대 방향인 플라즈마 표시 장치.
제4항에 있어서,

제1 기간 동안 상기 제1 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제3 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제2 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 제1 전압과 상기 제2 전압의 차는 유지 방전 전압인 플라즈마 표시 장치.
제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,

제1 전압을 공급하는 제1 전원에 저장된 에너지를, 상기 제1 전원과 상기 제1 전극 사이에 전기적으로 직렬로 연결된 인덕터 및 제1 다이오드를 통하여, 상기 제1 전극에 주입하여 상기 제1 전극의 전압을 증가시키는 단계;

상기 제1 전극에 상기 제1 전압보다 높은 제2 전압을 인가하는 단계;

상기 제1 전극에 저장된 에너지를, 상기 제1 전극과 상기 제1 전원 사이에 전기적으로 직렬로 연결된 제2 다이오드 및 상기 인덕터를 통하여, 상기 제1 전원으로 회수하여 상기 제1 전극의 전압을 감소시키는 단계;

상기 제1 전극에 상기 제1 전압보다 낮은 제3 전압을 인가하는 단계; 및

상기 제2 다이오드에 캐소드가 전기적으로 연결되며 상기 제3 전압을 공급하는 제2 전원에 애노드가 전기적으로 연결되는 제3 다이오드, 상기 제2 다이오드, 상기 인덕터 및 상기 제1 전원을 통하여, 상기 제1 전극에 상기 제2 전압 인가 시에 상기 인덕터의 제1 방향으로 형성되는 제1 전류를 감소시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
제9항에 있어서,

상기 인덕터, 상기 제1 다이오드에 애노드가 전기적으로 연결되며 상기 제2 전압을 공급하는 제3 전원에 캐소드가 전기적으로 연결되는 제4 다이오드 및 상기 제3 전원을 통하여, 상기 제1 전극에 상기 제3 전압 인가 시에 상기 인덕터의 제2 방향으로 형성되는 제2 전류를 감소시키는 단계를 더 포함하며,

상기 제2 방향은 상기 제1 방향과 반대 방향인 플라즈마 표시 장치의 구동 방법.
제9항 또는 제10항에 있어서,

상기 제1 전극의 전압을 증가시키는 단계는,

상기 인덕터, 상기 제1 다이오드, 상기 제1 다이오드와 상기 제1 전극 사이에 전기적으로 연결되는 제1 트랜지스터를 통하여, 상기 제1 전극의 전압을 증가시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
제11항에 있어서,

상기 제1 전극의 전압을 감소시키는 단계는,

상기 제1 전극과 상기 제2 다이오드 사이에 전기적으로 연결된 제2 트랜지스터, 상기 제2 다이오드 및 상기 인덕터를 통하여, 상기 제1 전극의 전압을 감소시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
제9항 또는 제10항에 있어서,

상기 제2 전압과 상기 제3 전압의 차는 유지 방전 전압인 플라즈마 표시 장치의 구동 방법.