KR20080040979A - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20080040979A
KR20080040979A KR1020060109021A KR20060109021A KR20080040979A KR 20080040979 A KR20080040979 A KR 20080040979A KR 1020060109021 A KR1020060109021 A KR 1020060109021A KR 20060109021 A KR20060109021 A KR 20060109021A KR 20080040979 A KR20080040979 A KR 20080040979A
Authority
KR
South Korea
Prior art keywords
voltage
electrode
group
transistor
inductor
Prior art date
Application number
KR1020060109021A
Other languages
English (en)
Inventor
곽상신
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060109021A priority Critical patent/KR20080040979A/ko
Publication of KR20080040979A publication Critical patent/KR20080040979A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 표시 장치에서 유지 방전 펄스가 인가되는 복수의 제1 전극은 제1 그룹의 제1 전극과 제2 그룹의 제2 전극을 포함한다. 제1 인덕터의 제1 단은 제1 그룹의 제1 전극에 연결되어 있으며, 제2 인덕터의 제1 단은 제2 그룹의 제1 전극에 연결되어 있다. 제1 인덕터의 제2 단으로부터 전력 회수용 커패시터로부터 제1 경로가 형성되며 제1 경로는 전력 회수용 커패시터에 제1 단이 전기적으로 연결되는 제1 트랜지스터를 포함한다. 그리고, 제2 인덕터의 제2 단으로부터 전력 회수용 커패시터로 제2 경로가 형성되며 제2 경로도 제1 트랜지스터를 포함한다. 또한, 전력 회수용 커패시터로부터 제1 인덕터의 제2단으로 제3 경로가 형성되며, 전력 회수용 커패시터로부터 제2 인덕터의 제2 단으로 제4 경로가 형성된다.
PDP, 에너지 회수, 인덕터, 공진

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 2는 본 발명의 실시예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 유지 방전 회로의 개략적인 회로도이다.
도 4는 본 발명의 실시예에 따른 유지 방전 회로를 통해 도 2의 (a)와 같은 유지 방전 펄스 생성하기 위한 신호 타이밍도이다.
도 5는 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로의 동작을 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 유지 방전 회로를 통해 도 2의 (b)와 같은 유지 방전 펄스 생성하기 위한 신호 타이밍도이다.
도 7은 도 6의 신호 타이밍에 따른 도 3의 유지 방전 회로의 동작을 나타내는 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것으서, 특히 플라즈마 표시 장치의 에너지 회수 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 일반적으로 플라즈마 표시 장치는 한 프레임이 복수의 서브필드로 분할되어 구동된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고, 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.
특히, 유지 기간 동안 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 방전 펄스를 인가한다. 여기서, 유지 방전을 수행하는 주사 전극과 유지 전극이 형성된 면 사이에 방전 공간은 용량성 부하로 작용하며, 이 용량성 부하로 인해 하이 레벨 전압과 로우 레벨 전압을 인가할 때 방전을 위한 전력 이외에 무효 전력이 필요하다. 이러한 무효 전력을 회수하여 재사용하기 위해서 일반적으로 에너지 회수 회로를 사용한다. 한편, 하나의 에너지 회수 회로를 사용하는 경우 주사 전극 또는 유지 전극에 인가할 수 있는 유지 방전 펄스의 모양이 하나로 고정된다. 그러나 설계의 다양성을 확보하기 위해서는 하나의 에너지 회수를 이용하여 여러가지 위상차를 가지는 유지 방전 펄스를 생성하는 것이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 하나의 유지 방전 회로를 통해 여러가지 위상차를 가지는 유지 방전 펄스를 생성할 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 특징에 따르면 플라즈마 표시 장치가 제공된다. 이 플라즈마 표시 장치는, 제1 그룹과 제2 그룹을 포함하는 그룹으로 나누어지는 복수의 제1 전극; 상기 제1 그룹의 제1 전극에 제1 단이 전기적으로 연결되어 있는 제1 인덕터; 상기 제2 그룹의 제1 전극에 제1 단이 전기적으로 연결되어 있는 제2 인덕터; 유지 방전 펄스의 하이 레벨 전압과 로우 레벨 전압 사이의 전압을 충전하고 있는 커패시터; 상기 커패시터에 제1 단이 전기적으로 연결되어 있는 제1 트랜지스터를 포함하며, 상기 제1 인덕터의 제2 단으로부터 상기 커패시터로 경로를 설정하는 제1 경로; 상기 제1 트랜지스터를 포함하며, 상기 제2 인덕터의 제2 단으로부터 상기 커패시터로 경로를 설정하는 제2 경로; 상기 커패시터로부터 상기 제1 인덕터의 제2 단으로 경로를 설정하는 제3 경로; 및 상기 커패시터로부터 상기 제2 인덕터의 제2 단으로 경로를 설정하는 제4 경로를 포함한다. 여기서 플라즈마 표시 장치는, 상기 하이 레벨 전압을 공급하는 제1 전원과 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되는 제2 트랜지스터; 상기 제1 그룹의 제1 전극과 상기 로우 레벨 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제3 트랜지스터; 상기 제1 전원과 상기 제2 그룹의 제1 전극 사이에 전기적으로 연결되는 제4 트랜지스터; 및 상기 제2 그룹의 제1 전극과 상기 제2 전원 사이에 전기적으로 연결되는 제5 트랜지스터를 더 포함할 수 있다. 한편, 상기 제1 경로는 상기 제1 인덕터의 제2 단에 애노드가 전기적으로 연결되며 상기 제1 트랜지스터의 제2 단에 캐소드가 전기 적으로 연결되는 제1 다이오드를 더 포함하며, 상기 제2 경로는 상기 제2 인덕터의 제2 단에 애노드가 전기적으로 연결되며 상기 제1 트랜지스터의 제2 단에 캐소드가 전기적으로 연결되는 제2 다이오드를 더 포함하며, 상기 제3 경로는, 상기 커패시터에 애노드가 전기적으로 연결되는 제3 다이오드, 상기 제3 다이오드의 캐소드와 상기 제1 인덕터의 제2 단 사이에 전기적으로 연결되는 제6 트랜지스터를 포함하며, 상기 제4 경로는 상기 제3 다이오드, 상기 제3 다이오드의 캐소드와 상기 제2 인덕터의 제2 단 사이에 전기적으로 연결되는 제7 트랜지스터를 포함할 수 있다.
그리고 상기 플라즈마 표시 장치는, 제1 기간 동안 상기 제6 트랜지스터 및 상기 제7 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제2 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제1 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제3 트랜지스터 및 상기 제5 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함할 수 있다.
또한, 상기 플라즈마 표시 장치는, 제1 기간 동안 상기 제6 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제2 트랜지스터 및 상기 제5 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제7 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제3 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함할 수 있다.
본 발명의 다른 특징에 따르면, 유지 방전 펄스가 인가되는 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 제1 기간 동안, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 제1 전압을 인가 하고, 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 상기 제1 전압을 인가하는 단계; 제2 기간 동안, 상기 제1 전압보다 높은 제2 전압을 충전하고 있는 커패시터, 상기 커패시터와 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제1 인덕터 및 상기 제1 그룹의 제1 전극으로 제1 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제3 전압으로 상승시키는 단계; 상기 제2 기간 동안, 상기 커패시터, 상기 커패시터와 상기 제2 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제2 인덕터 및 상기 제2 그룹의 제1 전극으로 제2 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제4 전압으로 상승시키는 단계; 제3 기간 동안, 상기 제1 그룹의 제1 전극 및 상기 제2 그룹의 제1 전극에 상기 제2 전압보다 높은 제5 전압을 인가하는 단계; 제4 기간 동안, 상기 제1 그룹의 제1 전극, 상기 제1 인덕터, 상기 제1 인덕터와 상기 커패시터 사이에 전기적으로 연결되어 있는 제1 트랜지스터 및 상기 커패시터로 제3 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제6 전압으로 하강시키는 단계; 및 상기 제4 기간 동안, 상기 제2 그룹의 제1 전극, 상기 제2 인덕터, 상기 제1 트랜지스터 및 상기 커패시터로 제4 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제7 전압으로 하강사키는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 유지 방전 펄스가 인가되는 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 제1 전압을 인가하고 상기 복 수의 제1 전극 중 제2 그룹의 제1 전극에 상기 제1 전압보다 높은 제2 전압을 인가하는 단계; 상기 제2 그룹의 제1 전극, 상기 제2 그룹의 제1 전극에 제1 단이 전기적으로 연결되어 있는 제1 인덕터, 상기 제1 인덕터의 제2 단에 제1 단이 전기적으로 연결되어 있는 제1 트랜지스터의 바디 다이오드, 상기 제1 트랜지스터의 제2 단에 제1 단이 전기적으로 연결되어 있는 제2 트랜지스터, 상기 제2 트랜지스터의 제2 단과 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제2 인덕터 및 상기 제1 그룹의 제1 전극으로 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제1 전압보다 높은 제3 전압으로 상승시키고 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제4 전압으로 하강시키는 단계; 상기 제1 그룹의 제1 전극에 상기 제2 전압을 인가하고, 상기 제2 그룹의 제1 전극에 상기 제1 전압을 인가하는 단계; 및 상기 제1 그룹의 제1 전극, 상기 제2 인덕터, 상기 제2 트랜지스터의 바디 다이오드, 상기 제1 트랜지스터, 상기 제1 인덕터 및 상기 제2 그룹의 제1 전극으로 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제5 전압으로 하강시키고 상기 제2 그룹의 제1 전극의 전압을 상기 제1 전압보다 높은 제6 전압으로 상승시키는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사 한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한, 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이며, 도 2는 본 발명의 실시예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1~Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전 극(X1~Xn) 및 주사 전극 (Y1~Yn)을 포함한다. 일반적으로 각 유지 전극(X1~Xn)은 각 주사 전극(Y1~Yn)에 대응해서 형성되어 있으며, 주사 전극(Y1~Yn)과 유지 전극(X1~Xn)은 어드레스 전극(A1~Am)과 직교하도록 배치된다. 이때, 어드레스 전극(A1~Am)과 유지 및 주사 전극(X1~Xn, Y1~Yn)의 교차부에 있는 방전 공간이 방전 셀(110)을 형성한다.
제어부(200)는 외부로부터 영상 신호를 수신하여 구동 제어 신호를 출력하며, 한 프레임을 각각의 휘도 가중치를 가지는 복수의 서브필드로 분할하여 구동한다. 그리고 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다. 어드레스 전극, 유지 전극 및 주사 전극 구동부(300, 400, 500)는 제어부(200)로부터의 구동 제어 신호에 따라 각각 어드레스 전극(A1~Am), 유지 전극(X1~Xn) 및 주사 전극(Y1~Yn)에 구동 전압을 인가한다.
구체적으로, 각 서브필드는 어드레스 기간 동안 어드레스 전극, 유지 전극 및 주사 전극 구동부(300, 400, 500)는 복수의 방전 셀(100) 중에서 해당 서브필드에서 켜질 방전 셀과 켜지지 않을 방전 셀을 선택한다.
그리고, 각 서브필드의 유지 기간 동안, 도 2에 나타낸 바와 같이 유지 전극 구동부(400)는 복수의 유지 전극(X1~Xn) 중 홀수 번째 유지 전극(이하, "Xodd 전극"이라 함)에 하이 레벨 전압(Vs) 및 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 인가하며, 복수의 유지 전극(X1~Xn) 중 짝수 번째 유지 전극(이하, "Xeven 전극")에 유지 방전 펄스를 인가한다. 도 2의 (a) 및 (b)에 나타낸 바와 같이 Xodd 전극과 Xeven 전극에 인가하는 유지 방전 펄스는 2개의 위상차를 가진 다. 도 2(a) 및 (b)는 각각 Xodd 전극과 Xeven 전극에 인가되는 유지 방전 펄스가 서로 0도의 위상차 및 180도의 위상차를 가지는 경우이다. 그리고 도 2에 나타내지 않았지만, 주사 전극 구동부(500)는 복수의 주사 전극(Y1~Yn) 중 홀수 번째 주사 전극(이하, "Yodd 전극"이라 함)에 인가되는 유지 방전 펄스는 Xodd 전극에 인가되는 유지 방전 펄스와 반대 위상을 가지며, 복수의 주사 전극(Y1~Yn) 중 짝수 번째 주사 전극(이하, "Yeven 전극"이라 함)에 인가되는 유지 방전 펄스는 Xeven 전극에 인가되는 유지 방전 펄스와 반대 위상을 가진다. 이와 같이 하면, 서로 방전 셀을 형성하는 Xodd 전극과 Yodd 전극 간 및 Xeven 전극과 Yeven 전극 간의 전압차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 회수만큼 반복하여 일어난다.
다음, 도 2의 유지 방전 펄스를 공급하는 유지 방전 회로에 대해서 도 3 내지 도 7을 참조하여 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 유지 방전 회로(410)의 개략적인 회로도이다. 도 3에서는 설명의 편의상 복수의 유지 전극(X1~Xn)에 연결되는 유지 방전 회로(410)만을 도시하였으며, 이러한 유지 방전 회로(410)는 도 1의 유지 전극 구동부(400)에 형성될 수 있다. 그리고 복수의 주사 전극(Y1~Yn)에 연결되는 유지 방전 회로(510)도 도 3의 유지 방전 회로(410)와 동일한 구조를 가질 수 있으며, 도 3의 유지 방전 회로(410)와 다른 구조를 가질 수 있다.
이러한 유지 방전 회로(410)는 Xodd 전극과 Xeven 전극간에 연결될 수 있으며, 또는 복수의 유지 전극(X1~Xn) 중 소정의 일부 유지 전극간에만 연결될 수 있 다. 그리고 유지 방전 회로(410)에서 서로 방전셀을 형성하는 Xodd 전극과 Yodd 전극간 및 Xeven 전극과 Yeven 전극 간에 형성되는 용량성 성분을 각각 패널 커패시터(Cp)로 도시하였다.
도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 유지 방전 회로(410)는 트랜지스터(X1, X2, X3, Xos, Xog, Xes, Xeg), 다이오드(D1, D2, D3), 인덕터(L1, L2) 및 전력 회수용 커패시터(Cer)를 포함한다. 도 3에서는 트랜지스터(X1, X2, X3, Xos, Xog, Xes, Xeg)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(X1, X2, X3, Xos, Xog, Xes, Xeg)에는 소스에서 드레인 방향으로 바디 다이오드가 형성되어 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(X1, X2, X3, Xos, Xog, Xes, Xeg) 대신 사용될 수도 있다. 또한, 도 3에서는 트랜지스터(X1, X2, X3, Xos, Xog, Xes, Xeg)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(X1, X2, X3, Xos, Xog, Xes, Xeg)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수도 있다.
도 3을 보면, 트랜지스터(Xos)의 드레인은 유지 방전 펄스의 하이 레벨 전압(Vs)을 공급하는 전원(Vs)에 연결되어 있으며, 트랜지스터(Xos)의 소스 및 트랜지스터(Xog)의 드레인은 Xodd 전극에 연결되어 있다. 트랜지스터(Xes)의 드레인은 전원(Vs)에 연결되어 있으며, 트랜지스터(Xes)의 소스 및 트랜지스터(Xeg)의 드레인은 Xeven 전극에 연결되어 있다. 그리고 트랜지스터(Xog)의 소스 및 트랜지스터(Xeg)의 소스는 유지 방전 펄스의 로우 레벨 전압, 즉 접지 전압(0V)을 공급하는 접지단에 연결되어 있다.
전력 회수용 커패시터(Cer)에는 유지 방전 펄스의 하이 레벨 전압과 로우 레벨 전압의 사이 전압, 예를 들면 절반에 해당하는 전압(Vs/2)이 충전되어 있다. 전력 회수용 커패시터(Cer)에 다이오드(D1)의 애노드가 연결되어 있으며, 다이오드(D1)의 캐소드에 트랜지스터(X2)의 드레인 및 트랜지스터(X3)의 드레인이 연결되어 있다. 트랜지스터(X2)의 소스와 Xodd 전극 사이에 인덕터(L1)가 연결되어 있으며, 트랜지스터(X3)의 소스와 Xeven 전극 사이에 인덕터(L2)가 연결되어 있다. 전력 회수용 커패시터(Cer)에 트랜지스터(X1)의 소스가 연결되어 있으며, 트랜지스터(X1)의 드레인에 다이오드(D2)의 캐소드 및 다이오드(D3)의 캐소드가 연결되어 있다. 다이오드(D2)의 애노드는 트랜지스터(X2)의 소스에 연결되어 있으며, 다이오드(D3)의 애노드는 트랜지스터(X3)의 소스에 연결되어 있다.
다음으로 도 3의 유지 방전 회로(410)를 이용하여 도 2의 (a)와 같은 유지 방전 펄스를 생성하는 방법에 대하여 도 4 및 도 5를 참조하여 상세하게 설명한다.
도 4는 본 발명의 실시예에 따른 유지 방전 회로(410)를 통해 도 2의 (a)와 같은 유지 방전 펄스를 생성하기 위한 신호 타이밍도이며, 도 5는 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로(410)의 동작을 나타내는 도면이다.
먼저 모드 1(M1)전에 Xodd 전극과 Xeven 전극에 0V 전압이 인가되어 있는 것으로 가정한다. 트랜지스터(Xog, Xeg)의 턴온에 의해, Xodd 전극과 Xeven 전극에 0V 전압이 인가될 수 있다.
다음으로, 도 4 및 도 5를 보면, 모드 1(M1)에서는 트랜지스터(X2, X3)가 턴 온된다. 트랜지스터(X2)의 턴온에 의해, 전력 회수용 커패시터(Cer), 다이오드(D1), 트랜지스터(X2), 인덕터(L1) 및 Xodd 전극의 경로(도 5의 ① 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xodd 전극의 전압(Vx_odd)은 0V 전압에서 Vs 전압까지 상승한다. 그리고 트랜지스터(X3)의 턴온에 의해, 전력 회수용 커패시터(Cer), 다이오드(D1), 트랜지스터(X3), 인덕터(L2) 및 Xeven 전극의 경로(도 5의 ② 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xeven 전극의 전압(Vx_even)도 0V 전압에서 Vs 전압까지 상승한다.
모드 2(M2)에서는 트랜지스터(Xos, Xes)가 턴온된다. 트랜지스터(Xos)의 턴온에 의해, 전원(Vs), 트랜지스터(Xos) 및 Xodd 전극의 경로(도 5의 ③ 경로 참조)를 통하여 Xodd 전극에 Vs 전압이 인가된다. 그리고 트랜지스터(Xes)의 턴온에 의해, 전원(Vs), 트랜지스터(Xes) 및 Xeven 전극의 경로(도 5의 ④ 경로 참조)를 통하여 Xeven 전극에 Vs 전압이 인가된다.
모드 3(M3)에서는 트랜지스터(X1)가 턴온된다. 트랜지스터(X1)의 턴온에 의해, Xodd 전극, 인덕터(L1), 다이오드(D2), 트랜지스터(X1) 및 전력 회수용 커패시터(Cer)의 경로(도 5의 ⑤ 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xodd 전극의 전압(Vx_odd)이 Vs 전압에서 0V 전압까지 하강한다. 그리고 트랜지스터(X1)의 턴온에 의해, Xeven 전극, 인덕터(L2), 다이오드(D3), 트랜지스터(X1) 및 전력 회수용 커패시터(Cer)의 경로(도 5의 ⑥ 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xeven 전극의 전압(Vx_even)도 Vs 전압에서 0V 전압까지 하강한다.
모드 4(M4)에서는 트랜지스터(Xog, Xeg)가 턴온된다. 트랜지스터(Xog)의 턴 온에 의해, Xodd 전극, 트랜지스터(Xog) 및 접지단의 경로(도 5의 ⑦의 경로 참조)를 통하여, Xodd 전극에 0V 전압이 인가된다. 그리고 트랜지스터(Xeg)의 턴온에 의해, Xeven 전극, 트랜지스터(Xeg) 및 접지단의 경로(도 5의 ⑧의 경로 참조)를 통하여, Xeven 전극에 0V 전압이 인가된다.
이와 같이 유지 기간 동안 모드 1 내지 모드 4(M1~M4)가 해당 서브필드의 가중치에 해당하는 회수 만큼 반복되며, Xodd 전극과 Xeven 전극에 인가되는 유지 방전 펄스가 서로 동일 위상(즉, 0도의 위상)을 가진다.
도 3의 유지 방전 회로(410)를 이용하여 도 2의 (b)와 같은 유지 방전 펄스를 생성하는 방법에 대하여 도 6 및 도 7을 참조하여 상세하게 설명한다.
도 6은 본 발명의 실시예에 따른 유지 방전 회로(410)를 통해 도 2의 (b)와 같은 유지 방전 펄스를 생성하기 위한 신호 타이밍도이며, 도 7은 도 6의 신호 타이밍에 따른 도 3의 유지 방전 회로(410)의 동작을 나타내는 도면이다.
먼저, 모드 1(M1')전에 Xodd 전극에 0V 전압이 인가되고 Xeven 전극에 Vs 전압이 인가되어 있는 것으로 가정한다. 여기서, 트랜지스터(Xog, Xes)의 턴온에 의해, Xodd 전극에 0V 전압이 인가되며 Xeven 전극에 Vs 전압이 인가될 수 있다.
도 6 및 도 7을 보면, 모드 1(M1')에서는 트랜지스터(X2)가 턴온된다. 트랜지스터(X2)의 턴온에 의해, Xeven 전극, 인덕터(L2), 트랜지스터(X3)의 바디 다이오드, 트랜지스터(X2), 인덕터(L1) 및 Xodd 전극의 경로(도 7의 ①'경로 참조)로 공진이 발생한다. 이 공진에 의해 Xeven 전극에 충전된 에너지가 인덕터(L1, L2)를 통해 Xodd 전극으로 회수되어, Xodd 전극의 전압(Vx_odd)은 0V 전압에서 Vs 전 압으로 상승하며 Xeven 전극의 전압(Vx_even)은 Vs 전압에서 0V 전압까지 하강한다. 즉, Xeven 전극에 충전되어 에너지가 Xodd 전극으로 회수된다.
모드 2(M2')에서는 트랜지스터(Xos, Xeg)가 턴온된다. 트랜지스터(Xos)의 턴온에 의해, 전원(Vs), 트랜지스터(Xos) 및 Xodd 전극의 경로(도 7의 ②'의 경로 참조)를 통해 Xodd 전극에 Vs 전압이 인가된다. 그리고 트랜지스터(Xeg)의 턴온에 의해, Xeven 전극, 트랜지스터(Xeg) 및 접지단의 경로(도 7의 ③'경로 참조)를 통해 Xeven 전극에 0V 전압이 인가된다.
모드 3(M3')에서는 트랜지스터(X3)가 턴온된다. 트랜지스터(X3)의 턴온에 의해, Xodd 전극, 인덕터(L1), 트랜지스터(X2)의 바디 다이오드, 트랜지스터(X3), 인덕터(L2) 및 Xeven 전극의 경로( 도 7의 ④'경로 참조)로 공진이 발생한다. 이 공진에 의해 Xodd 전극에 충전된 에너지가 인덕터(L1, L2)를 통해 Xeven 전극으로 회수되어, Xodd 전극의 전압(Vx_odd)은 Vs 전압에서 0V 전압으로 하강하며 Xeven 전극의 전압(Vx_even)은 0V 전압에서 Vs 전압으로 상승한다. 즉, Xodd 전극에 충전되어 있던 에너지가 Xeven 전극으로 회수된다.
모드 4(M4')에서는 트랜지스터(Xog, Xes)가 턴온된다. 트랜지스터(Xog)의 턴온에 의해, Xodd 전극, 트랜지스터(Xog) 및 접지단의 경로(도 7의 ⑥' 경로 참조)를 통해 Xodd 전극에 0V 전압이 인가된다. 그리고 트랜지스터(Xes)의 턴온에 의해, 전원(Vs), 트랜지스터(Xes) 및 Xeven 전극의 경로(도 7의 ⑤' 경로 참조)를 통해 Xeven 전극에 Vs 전압이 인가된다.
이와 같이 유지 기간 동안 모드 1 내지 모드 4(M1'~M4')가 해당 서브필드의 가중치에 해당하는 회수 만큼 반복되며, Xodd 전극과 Xeven 전극에 인가되는 유지 방전 펄스가 서로 180도의 위상(즉, 반대 위상)을 가진다.
한편, 상기에서 설명한 본 발명의 실시예에서는 복수의 유지 전극(X1~Xn)을 Xodd 전극과 Xeven 전극으로 나누어 Xodd 전극과 Xeven 전극 사이에 유지 방전 회로를 위치시켜 Xodd 전극과 Xeven 전극에 각각 유지 방전 펄스가 인가되는 것에 대해서 설명하였지만, 복수의 유지 전극(X1~Xn)이 적어도 하나의 유지 전극을 각각 포함하는 다수의 그룹으로 나누고 나누어진 그룹 간에 상기에서 설명한 본 발명의 실시예에 따른 유지 방전 회로가 위치할 수 있다.
이와 같이 본 발명의 실시예에 따른 유지 방전 회로(410)를 통해 Xodd 전극과 Xeven 전극에 인가되는 유지 방전 펄스가 서로 다양한 위상을 가질 수 있다. 이를 통해 설계자의 입장에서 볼 때 하나의 유지 방전 회로를 통해 다양한 위상을 가지는 유지 방전 펄스를 설정할 수 있는 장점이 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명의 실시예에 따르면, 하나의 유지 방전 회로를 통해 다양한 위상차를 가지는 유지 방전 펄스를 생성할 수 있다.

Claims (14)

  1. 제1 그룹과 제2 그룹을 포함하는 그룹으로 나누어지는 복수의 제1 전극;
    상기 제1 그룹의 제1 전극에 제1 단이 전기적으로 연결되어 있는 제1 인덕터;
    상기 제2 그룹의 제1 전극에 제1 단이 전기적으로 연결되어 있는 제2 인덕터;
    유지 방전 펄스의 하이 레벨 전압과 로우 레벨 전압 사이의 전압을 충전하고 있는 커패시터;
    상기 커패시터에 제1 단이 전기적으로 연결되어 있는 제1 트랜지스터를 포함하며, 상기 제1 인덕터의 제2 단으로부터 상기 커패시터로 경로를 설정하는 제1 경로;
    상기 제1 트랜지스터를 포함하며, 상기 제2 인덕터의 제2 단으로부터 상기 커패시터로 경로를 설정하는 제2 경로;
    상기 커패시터로부터 상기 제1 인덕터의 제2 단으로 경로를 설정하는 제3 경로; 및
    상기 커패시터로부터 상기 제2 인덕터의 제2 단으로 경로를 설정하는 제4 경로를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 하이 레벨 전압을 공급하는 제1 전원과 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되는 제2 트랜지스터;
    상기 제1 그룹의 제1 전극과 상기 로우 레벨 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제3 트랜지스터;
    상기 제1 전원과 상기 제2 그룹의 제1 전극 사이에 전기적으로 연결되는 제4 트랜지스터; 및
    상기 제2 그룹의 제1 전극과 상기 제2 전원 사이에 전기적으로 연결되는 제5 트랜지스터를 더 포함하는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제1 경로는 상기 제1 인덕터의 제2 단에 애노드가 전기적으로 연결되며 상기 제1 트랜지스터의 제2 단에 캐소드가 전기적으로 연결되는 제1 다이오드를 더 포함하며,
    상기 제2 경로는 상기 제2 인덕터의 제2 단에 애노드가 전기적으로 연결되며 상기 제1 트랜지스터의 제2 단에 캐소드가 전기적으로 연결되는 제2 다이오드를 더 포함하며,
    상기 제3 경로는, 상기 커패시터에 애노드가 전기적으로 연결되는 제3 다이오드, 상기 제3 다이오드의 캐소드와 상기 제1 인덕터의 제2 단 사이에 전기적으로 연결되는 제6 트랜지스터를 포함하며,
    상기 제4 경로는 상기 제3 다이오드, 상기 제3 다이오드의 캐소드와 상기 제 2 인덕터의 제2 단 사이에 전기적으로 연결되는 제7 트랜지스터를 포함하는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    제1 기간 동안 상기 제6 트랜지스터 및 상기 제7 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제2 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제1 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제3 트랜지스터 및 상기 제5 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치.
  5. 제3항에 있어서,
    제1 기간 동안 상기 제6 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제2 트랜지스터 및 상기 제5 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제7 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제3 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 그룹의 제1 전극은 상기 복수의 제1 전극 중 홀수 번째 제1 전극이며, 상기 제2 그룹의 제1 전극은 상기 복수의 제1 전극 중 짝수 번째 제1 전극인 플라즈마 표시 장치.
  7. 유지 방전 펄스가 인가되는 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    제1 기간 동안, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 제1 전압을 인가하고, 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 상기 제1 전압을 인가하는 단계;
    제2 기간 동안, 상기 제1 전압보다 높은 제2 전압을 충전하고 있는 커패시터, 상기 커패시터와 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제1 인덕터 및 상기 제1 그룹의 제1 전극으로 제1 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제3 전압으로 상승시키는 단계;
    상기 제2 기간 동안, 상기 커패시터, 상기 커패시터와 상기 제2 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제2 인덕터 및 상기 제2 그룹의 제1 전극으로 제2 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제4 전압으로 상승시키는 단계;
    제3 기간 동안, 상기 제1 그룹의 제1 전극 및 상기 제2 그룹의 제1 전극에 상기 제2 전압보다 높은 제5 전압을 인가하는 단계;
    제4 기간 동안, 상기 제1 그룹의 제1 전극, 상기 제1 인덕터, 상기 제1 인덕터와 상기 커패시터 사이에 전기적으로 연결되어 있는 제1 트랜지스터 및 상기 커패시터로 제3 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제6 전압으로 하강시키는 단계; 및
    상기 제4 기간 동안, 상기 제2 그룹의 제1 전극, 상기 제2 인덕터, 상기 제1 트랜지스터 및 상기 커패시터로 제4 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제7 전압으로 하강사키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  8. 제7항에 있어서,
    상기 플라즈마 표시 장치는 상기 복수의 제1 전극과 함게 유지 방전 동작을 수행하는 복수의 제2 전극을 더 포함하며,
    상기 제2 기간 내지 상기 제4 기간에서, 상기 복수의 제2 전극에 상기 제1 전압을 인가하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 제3 전압과 상기 제4 전압은 서로 동일한 전압이며, 상기 제6 전압과 상기 제7 전압은 서로 동일한 전압인 플라즈마 표시 장치의 구동 방법.
  10. 제9항에 있어서,
    상기 제1 전압은 상기 유지 방전 펄스의 로우 레벨 전압이며, 상기 제5 전압은 상기 유지 방전 펄스의 하이 레벨 전압인 플라즈마 표시 장치의 구동 방법.
  11. 유지 방전 펄스가 인가되는 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 제1 전압을 인가하고 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 상기 제1 전압보다 높은 제2 전압을 인가하는 단계;
    상기 제2 그룹의 제1 전극, 상기 제2 그룹의 제1 전극에 제1 단이 전기적으로 연결되어 있는 제1 인덕터, 상기 제1 인덕터의 제2 단에 제1 단이 전기적으로 연결되어 있는 제1 트랜지스터의 바디 다이오드, 상기 제1 트랜지스터의 제2 단에 제1 단이 전기적으로 연결되어 있는 제2 트랜지스터, 상기 제2 트랜지스터의 제2 단과 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제2 인덕터 및 상기 제1 그룹의 제1 전극으로 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제1 전압보다 높은 제3 전압으로 상승시키고 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제4 전압으로 하강시키는 단계;
    상기 제1 그룹의 제1 전극에 상기 제2 전압을 인가하고, 상기 제2 그룹의 제1 전극에 상기 제1 전압을 인가하는 단계; 및
    상기 제1 그룹의 제1 전극, 상기 제2 인덕터, 상기 제2 트랜지스터의 바디 다이오드, 상기 제1 트랜지스터, 상기 제1 인덕터 및 상기 제2 그룹의 제1 전극으로 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제5 전압으로 하강시키고 상기 제2 그룹의 제1 전극의 전압을 상기 제1 전압보다 높은 제6 전압으로 상승시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  12. 제11항에 있어서,
    상기 제3 전압은 상기 제6 전압과 동일한 전압이며, 상기 제4 전압은 상기 제5 전압과 동일한 전압인 플라즈마 표시 장치의 구동 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 제1 전압은 상기 유지 방전 펄스의 로우 레벨 전압이며, 상기 제2 전압은 상기 유지 방전 펄스의 하이 레벨 전압인 플라즈마 표시 장치의 구동 방법.
  14. 제7항 또는 제11항에 있어서,
    상기 제1 그룹의 제1 전극은 상기 복수의 제1 전극 중 홀수 번째 제1 전극이며, 상기 제2 그룹의 제1 전극은 상기 복수의 제1 전극 중 짝수 번째 제1 전극인 플라즈마 표시 장치의 구동 방법.
KR1020060109021A 2006-11-06 2006-11-06 플라즈마 표시 장치 및 그 구동 방법 KR20080040979A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060109021A KR20080040979A (ko) 2006-11-06 2006-11-06 플라즈마 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109021A KR20080040979A (ko) 2006-11-06 2006-11-06 플라즈마 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20080040979A true KR20080040979A (ko) 2008-05-09

Family

ID=39648385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109021A KR20080040979A (ko) 2006-11-06 2006-11-06 플라즈마 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR20080040979A (ko)

Similar Documents

Publication Publication Date Title
KR100739041B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100649530B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100786872B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739626B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080040979A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100740093B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778446B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20080033774A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100805112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739074B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100658635B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649240B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100670153B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778444B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649527B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR101009509B1 (ko) 플라즈마 표시 장치 및 그의 구동방법
KR20080026364A (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100627422B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100649528B1 (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination