KR100757567B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100757567B1
KR100757567B1 KR1020060024164A KR20060024164A KR100757567B1 KR 100757567 B1 KR100757567 B1 KR 100757567B1 KR 1020060024164 A KR1020060024164 A KR 1020060024164A KR 20060024164 A KR20060024164 A KR 20060024164A KR 100757567 B1 KR100757567 B1 KR 100757567B1
Authority
KR
South Korea
Prior art keywords
voltage
unit
data
plasma display
voltage supply
Prior art date
Application number
KR1020060024164A
Other languages
English (en)
Inventor
도현락
한정관
정경진
최윤창
옥치연
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060024164A priority Critical patent/KR100757567B1/ko
Application granted granted Critical
Publication of KR100757567B1 publication Critical patent/KR100757567B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/0208—Simultaneous scanning of several lines in flat panels using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, LC공진을 이용하여 상대적으로 완만하게 하강하고 상승하는 데이터 펄스를 어드레스 전극(X)으로 공급함으로써, 노이즈(Noise) 및 전자파(EMI)의 발생을 저감시키는 효과가 있다.
이러한, 본 발명의 플라즈마 디스플레이 장치는 어드레스 전극이 형성된 플라즈마 디스플레이 패널과, 미리 설정된 스위칭(Switching) 동작을 통해 자신에게 공급되는 전압을 상기 어드레스 전극으로 공급하는 데이터 드라이브 집적회로부(Data Drive Integrated Circuit : Data IC)와, 데이터 전압(Vd)을 상기 데이터 드라이브 집적회로부로 공급하는 데이터 전압 공급 제어부와, 상기 데이터 전압(Vd)의 노이즈(Noise)를 저감하는 노이즈 저감부와, 전압을 저장하는 전압 저장부와, 상기 어드레스 전극의 무효 전압을 데이터 드라이브 집적회로부를 통해 상기 전압 저장부에 회수하여 저장하는 전압 회수 경로를 형성하는 전압 회수 경로 형성부와, 상기 전압 저장부에 저장된 전압을 상기 데이터 드라이브 집적회로부에 공급하는 전압 공급 경로 형성하는 전압 공급 경로 형성부 및 상기 전압 회수 경로 또는 전압 공급 경로 형성 시 공진을 발생시키는 공진부를 포함하는 것이 바람직하다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 종래의 플라즈마 디스플레이 장치의 구동부에 대해 설명하기 위한 도면.
도 2는 종래 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면.
도 3은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면.
도 4a 내지 도 4b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 장치의 구조의 일례를 설명하기 위한 도면.
도 5는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면.
도 6은 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도면.
도 7은 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 구성을 보다 상세히 설명하기 위한 도면.
도 8a 내지 도 8d는 본 발명에 따른 데이터 구동부의 동작을 설명하기 위한 도면.
도 9는 본 발명에 따른 데이터 구동부가 공급하는 데이터 펄스에 대해 설명 하기 위한 도면.
도 10은 구동 시 발생하는 역전류를 클램핑하는 클램핑부를 더 포함하는 데이터 구동부에 대해 설명하기 위한 도면.
도 11은 제 2 클램핑부의 동작에 대해 보다 상세히 설명하기 위한 도면.
도 12는 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 또 다른 구성을 보다 상세히 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
300 : 플라즈마 디스플레이 패널 301 : 데이터 구동부
302 : 스캔 구동부 303 : 서스테인 구동부
본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 보다 상세하게는 어드레스 전극(X)을 구동시키기 위한 데이터 구동부를 개선한 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.
플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 소정의 구동 신호를 공급하는 구동부를 포함하여 이루어진다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode), 예를 들면 스캔 전극 (Y), 서스테인 전극(Z), 어드레스 전극(X)이 형성된다.
그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 공급한다.
그러면, 방전 셀 내에서는 공급되는 구동 전압에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 전압에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
여기서, 플라즈마 디스플레이 패널의 방전 셀 내에서 발생하는 방전은 리셋 방전, 어드레스 방전, 서스테인 방전 등이 있다.
리셋 방전은 모든 방전 셀을 초기화하기 위한 방전이고, 어드레스 방전은 표시 방전인 서스테인 방전이 발생될 방전 셀을 선택하기 위한 방전이고, 서스테인 방전은 영상을 화면상에 표시하기 위한 표시 방전이다.
여기서 어드레스 방전은 어드레스 전극(X)으로 공급되는 데이터 펄스와 스캔 전극(Y)으로 공급되는 스캔 펄스에 의해 발생한다.
이러한 어드레스 방전을 발생시키기 위한 종래 구동부에 대해 첨부된 도 1을 참조하여 살펴보면 다음과 같다.
도 1은 종래의 플라즈마 디스플레이 장치의 구동부에 대해 설명하기 위한 도면이다.
도 1을 살펴보면, 종래의 플라즈마 디스플레이 장치의 구동부는 데이터 전압(Vd)을 공급하는 데이터 전압원(미도시)과 기저 전압(GND)을 공급하는 기저 전압원 (미도시) 사이에 직렬로 연결된 탑(Top) 스위치(Qt)와 바텀(Bottom) 스위치(Qb)를 포함한다.
이러한 탑(Top) 스위치(Qt)와 바텀(Bottom) 스위치(Qb)의 사이에서 플라즈마 디스플레이 패널의 어드레스 전극(X)과 접속된다.
이러한 종래의 플라즈마 디스플레이 장치의 구동부의 동작을 첨부된 도 2를 결부하여 살펴보면 다음과 같다.
도 2는 종래 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면이다.
도 2를 살펴보면, 어드레스 기간에서 탑 스위치(Qt)가 턴 온(Turn On)되면 데이터 전압원(미도시)으로부터 데이터 전압(Vd)이 전술한 탑 스위치(Qt)를 통해 어드레스 전극(X)으로 공급되고, 이에 따라 어드레스 전극(X)의 전압이 Vd까지 상승하여 유지된다.
이후, 탑 스위치(Qt)가 턴 오프(Turn Off)되고, 바텀 스위치(Qb)가 턴 온 되면, 어드레스 전극(X)의 전압은 기저 전압(GND)이 된다.
이와 같이, 탑 스위치(Qt)와 바텀 스위치(Qb)가 교대로 동작하면서 어드레스 전극(X)에 데이터 전압(Vd)의 데이터 펄스를 공급한다.
여기서, 어드레스 전극(X)에 데이터 전압(Vd)이 공급될 때는 탑 스위치(Qt)에 대부분의 전류가 흐르게 되고, 이에 따라 탑 스위치(Qt)에서 상대적으로 많은 열이 발생하는 문제점이 있다.
아울러, 어드레스 전극(X)에 기저 전압(GND)이 공급될 때는 바텀 스위치(Qb) 에 대부분의 전류가 흐르게 되고, 이에 따라 바텀 스위치(Qb)에서도 상대적으로 많은 열이 발생하는 문제점이 있다.
특히, 논리(Logic) 값이 1과 0이 반복되는 격자 패턴(Lattice Pattern) 등의 특정 패턴의 영상이 입력되는 경우에는 탑 스위치(Qt) 또는 바텀 스위치(Qb)의 스위칭(Switching) 횟수가 과도하게 증가하게 되고, 이에 따라 순간적으로 매우 큰 전류가 탑 스위치(Qt) 또는 바텀 스위치(Qb)에 흐르게 된다. 이에 따라 탑 스위치(Qt) 또는 바텀 스위치(Qb)에 과도하게 큰 열이 발생하게 되어 탑 스위치(Qt) 또는 바텀 스위치(Qb)가 오동작을 일으킬 가능성이 높아지게 되고, 심지어는 탑 스위치(Qt) 또는 바텀 스위치(Qb)가 열적 손상을 입어 동작 불능이 되는 문제점이 발생한다.
한편, 종래의 플라즈마 디스플레이 장치에서 사용되는 데이터 펄스는 여기 도 2에서와 같이 그 전압이 급격히 상승하고 하강한다. 이에 따라, 데이터 펄스의 전압 상승하는 시점 및 하강 하는 시점에서 인접하는 다른 어드레스 전극(X)으로 공급되는 데이터 펄스간의 커플링(Coupling) 효과로 인해 노이즈(Noise) 및 전자파(EMI : Electro Magnetic Interference)가 발생하는 문제점이 있다.
상술한 문제점을 해결하기 위해 본 발명은 어드레스 전극(X)을 구동시키기 위한 데이터 구동부를 개선하여 노이즈 및 전자파의 발생을 저감시키며 데이터 구동부에 사용되는 스위칭 소자의 손상을 방지하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 어드레스 전극이 형성된 플라즈마 디스플레이 패널과, 미리 설정된 스위칭(Switching) 동작을 통해 자신에게 공급되는 전압을 상기 어드레스 전극으로 공급하는 데이터 드라이브 집적회로부(Data Drive Integrated Circuit : Data IC)와, 데이터 전압(Vd)을 상기 데이터 드라이브 집적회로부로 공급하는 데이터 전압 공급 제어부와, 상기 데이터 전압(Vd)의 노이즈(Noise)를 저감하는 노이즈 저감부와, 전압을 저장하는 전압 저장부와, 상기 어드레스 전극의 무효 전압을 데이터 드라이브 집적회로부를 통해 상기 전압 저장부에 회수하여 저장하는 전압 회수 경로를 형성하는 전압 회수 경로 형성부와, 상기 전압 저장부에 저장된 전압을 상기 데이터 드라이브 집적회로부에 공급하는 전압 공급 경로 형성하는 전압 공급 경로 형성부 및 상기 전압 회수 경로 또는 전압 공급 경로 형성 시 공진을 발생시키는 공진부를 포함하는 것이 바람직하다.
또한, 상기 데이터 드라이브 집적회로부는 탑(Top) 스위치부와 바텀(Bottom) 스위치부를 포함하는 것을 특징으로 한다.
또한, 상기 탑 스위치부의 일단은 상기 노이즈 저감부의 타단 및 공진부의 타단과 공통 연결되고, 타단은 상기 바텀 스위치부의 일단과 연결되고, 상기 바텀 스위치부의 타단은 접지되고, 상기 탑 스위치부의 타단과 바텀 스위치부의 일단의 사이에서 어드레스 전극과 연결되고, 상기 노이즈 저감부의 일단은 상기 데이터 전압 공급 제어부의 타단과 연결되고, 상기 데이터 전압 공급 제어부의 일단은 데이 터 전압원과 연결되고, 상기 공진부의 일단은 상기 전압 저장부의 타단과 연결되고, 상기 전압 저장부의 일단은 전압 회수 경로 형성부의 일단 및 전압 공급 경로 형성부의 일단과 공통 연결되고, 상기 전압 회수 경로 형성부의 타단 및 전압 공급 경로 형성부의 타단은 모두 접지되는 것을 특징으로 한다.
또한, 상기 전압 저장부는 상기 어드레스 전극으로부터 회수된 무효 전압을 저장하는 전압 저장용 캐패시터(Capacitor)부를 포함하고, 상기 공진부는 공진을 발생시키는 인덕터(Inductor)부를 포함하는 것을 특징으로 한다.
또한, 상기 전압 저장용 캐패시터부와 인덕터부는 데이터 드라이브 집적회로부와 접지사이에서 직렬 배치되는 것을 특징으로 한다.
또한, 상기 노이즈 저감부는 노이즈 저감용 저항부(Resistor)를 포함하는 것을 특징으로 한다.
또한, 상기 공진부에서 발생하는 역전류를 클램핑(Clamping)하는 제 1 클램핑부를 더 구비하는 것을 특징으로 한다.
또한, 상기 제 1 클램핑부는 제 1 클램핑 다이오드부를 포함하고, 상기 제 1 클램핑 다이오드부의 애노드(Anode)는 상기 공진부와 전압 저장부의 연결지점의 방향이고, 캐소드(Cathode)는 데이터 전압원의 방향으로 배치되는 것을 특징으로 한다.
또한, 상기 노이즈 저감부를 통해 데이터 전압방향으로 흐르는 역전류를 클램핑하는 제 2 클램핑부를 더 구비하는 것을 특징으로 한다.
또한, 상기 제 2 클램핑부는 상기 노이즈 저감부와 병렬 배치되는 것을 특징 으로 한다.
또한, 상기 제 2 클램핑부는 제 2 클램핑 다이오드부를 포함하고, 상기 제 2 클램핑 다이오드부의 애노드는 데이터 드라이브 집적회로부의 방향이고, 캐소드는 데이터 전압원의 방향으로 배치되는 것을 특징으로 한다.
또한, 상기 전압 공급 경로 형성부는 전압 공급 경로 형성용 다이오드부를 포함하고, 상기 전압 공급 경로 형성용 다이오드부는 애노드가 접지 방향이고, 캐소드는 상기 전압 저장부의 방향으로 배치되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.
도 3은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면이다.
도 3을 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(300)과, 데이터 구동부(301)를 포함한다. 아울러, 본 발명의 플라즈마 디스플레이 장치는 스캔 구동부(302)와 서스테인 구동부(303)를 더 포함하는 것이 바람직하다.
여기서, 데이터 구동부(301)는 플라즈마 디스플레이 패널(300)의 어드레스 전극(X)에 데이터 펄스를 공급하여 어드레스 전극(X)을 구동시킨다.
특히, 데이터 구동부(301)는 어드레싱(Addressing)을 위한 어드레스 기간에서 플라즈마 디스플레이 패널(300)의 어드레스 전극(X)으로 LC공진을 통해 데이터 펄스를 공급함으로써 어드레스 전극(X)을 구동시킨다.
여기서, 본 발명의 플라즈마 디스플레이 장치의 주요 특징인 데이터 구동부(301)는 이후의 설명을 통해 보다 명확히 될 것이다.
스캔 구동부(302)는 플라즈마 디스플레이 패널(300)의 스캔 전극(Y)에 리셋 펄스, 스캔 펄스, 서스테인 펄스를 공급하는 방법 등을 통해 스캔 전극(Y)을 구동시킨다.
서스테인 구동부(303)는 플라즈마 디스플레이 패널(300)의 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb), 서스테인 펄스를 공급하는 방법 등을 통해 서스테인 전극(Z)을 구동시킨다.
플라즈마 디스플레이 패널(300)에는 어드레스 전극(X)이 형성되고, 더욱 바람직하게는 스캔 전극(Y)과 서스테인 전극(Z)이 함께 형성된다.
여기서, 플라즈마 디스플레이 패널(300)의 구조의 일례를 첨부된 도 4a 내지 도 4b를 결부하여 상세히 살펴보면 다음과 같다.
도 4a 내지 도 4b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 장치의 구조의 일례를 설명하기 위한 도면이다.
먼저, 도 4a를 살펴보면 본 발명의 플라즈마 디스플레이 패널은 전극(Electrode), 바람직하게는 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 형성되는 전면 기판(401)을 포함하는 전면 패널(400)과, 전술한 스캔 전극(402, Y) 및 서스테인 전극(403, Z)과 교차하는 전극, 바람직하게는 어드레스 전극(413, X)이 형성되는 후면 기판(411)을 포함하는 후면 패널(410)이 합착되어 이루어진다.
여기서, 전면 기판(401) 상에 형성되는 전극, 바람직하게는 스캔 전극(402, Y)과 서스테인 전극(403, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.
이러한 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 형성된 전면 기판(401)의 상부에는 스캔 전극(402, Y)과 서스테인 전극(403, Z)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(404)이 형성된다.
이러한, 상부 유전체 층(404)은 스캔 전극(402, Y) 및 서스테인 전극(403, Z)의 방전 전류를 제한하며 스캔 전극(402, Y)과 서스테인 전극(403, Z) 간을 절연시킨다.
이러한, 상부 유전체 층(404) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(405)이 형성된다. 이러한 보호 층(405)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(404) 상부에 증착하는 방법 등을 통해 형성된다.
한편, 후면 기판(411) 상에 형성되는 전극, 바람직하게는 어드레스 전극(413, X)은 방전 셀에 데이터(Data) 펄스를 공급하기 위한 전극이다.
이러한 어드레스 전극(413, X)이 형성된 후면 기판(411)의 상부에는 어드레스 전극(413, X)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(415)이 형성된다.
이러한, 하부 유전체 층(415)은 어드레스 전극(413, X)을 절연시킨다.
이러한 하부 유전체 층(415)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type) 또는 웰 타입(Well Type) 등의 격벽(412)이 형성된다. 이에 따라, 전면 기판(401)과 후면 기판(411)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성된다.
여기서, 격벽(412)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(412)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(414)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
이상에서 설명한 본 발명의 플라즈마 디스플레이 패널에서는 스캔 전극(402, Y), 서스테인 전극(403, Z) 또는 어드레스 전극(413, X) 중 적어도 하나 이상의 전극으로 도 3의 데이터 구동부(301), 스캔 구동부(302), 서스테인 구동부(303) 중 적어도 하나 이상에 의해 구동 전압이 공급되면, 격벽(412)에 의해 구획된 방전 셀 내에서 방전이 발생한다.
그러면, 방전 셀 내에 채워진 방전 가스에서 진공 자외선이 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체 층(414)에 가해진다. 그러면, 형광체 층(414)에서 소정의 가시광선이 발생되고, 이렇게 발생된 가시광선이 상부 유전체 층(404)이 형성된 전면 기판(401)을 통해 외부로 방출되고, 이에 따라 전면 기판(401)의 외부 면에 소정의 영상이 표시된다.
한편, 여기 도 4a의 설명에서는 스캔 전극(402, Y) 및 서스테인 전극(403, Z)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 스캔 전극(402, Y) 또는 서스테인 전극(403, Z) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 4b를 참조하여 살펴보면 다음 과 같다.
도 4b를 살펴보면, 스캔 전극(402, Y)과 서스테인 전극(403, Z)은 각각 두 개의 층(Layer)으로 이루어질 수 있다.
특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 스캔 전극(402, Y)과 서스테인 전극(403, Z)은 불투명한 은(Ag) 재질의 버스 전극(402b, 403b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(402a, 403a)을 포함하는 것이 바람직하다.
이와 같이, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 투명 전극(402a, 403a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.
아울러, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 버스 전극(402b, 403b)을 포함하도록 하는 이유는, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 투명 전극(402a, 403a)만을 포함하는 경우에는 투명 전극(402a, 403a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(402a, 403a)의 낮은 전기 전도도를 보상하기 위해서이다.
이상의 도 4a 내지 도 4b에서는 본 발명의 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 4a 내지 도 4b와 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 4a 내지 도 4b의 플라즈마 디스플레이 패널에는 상부 유전체 층(404) 및 하부 유전체 층(415)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 상부 유전체 층(404) 및 하부 유전체 층(415) 중 적어도 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
이상의 내용을 고려할 때, 본 발명의 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널은 어드레스 전극(X, 413)이 형성된 것이고, 그 이외의 조건은 무방한 것이다.
이러한 플라즈마 디스플레이 패널을 포함하는 본 발명의 플라즈마 디스플레이 장치의 동작의 일례에 대해 첨부된 도 5 내지 도 6을 결부하여 살펴보면 다음과 같다.
도 5는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면이다.
또한, 도 6은 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도면이다.
먼저, 도 5를 살펴보면 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다. 또한, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어진다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 도 5와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.
여기서, 각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다.
한편, 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
이러한 본 발명의 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.
여기 도 5에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다. 즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 8개인 경우는 28 가지의 영상의 계조를 구현할 수 있게 되는 것이다.
또한, 여기 도 5에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 6을 살펴보면 도 5와 같은 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.
도 6을 살펴보면, 도 3의 본 발명의 플라즈마 디스플레이 장치에서 스캔 구동부(302)는 리셋 기간의 셋업 기간에서 스캔 전극(Y)에 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 파형을 공급할 수 있다.
이러한, 상승 램프 파형에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.
또한, 셋업 기간 이후의 셋다운 기간에서는 스캔 전극(Y)에 상승 램프 파형을 공급한 후, 상승 램프 파형의 피크전압보다 낮은 소정의 정극성 전압에서부터 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 파형을 공급할 수 있다.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 이전의 셋업 방전에 의해 방전 셀 내에 쌓여있던 벽 전하의 일부가 소거되어 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
이러한, 셋업 기간과 셋다운 기간을 포함하는 리셋 기간 이후의 어드레스 기간에서는 스캔 기준 전압(Vsc) 및 이러한 스캔 기준 전압(Vsc)으로부터 하강하는 부극성 스캔 펄스(Scan)의 전압(-Vy)을 스캔 전극(Y)에 공급할 수 있다.
아울러, 스캔 구동부(302)가 부극성 스캔 펄스의 전압(-Vy)을 스캔 전극(Y)으로 공급할 때, 이에 대응되게 데이터 구동부(301)는 어드레스 전극(X)에 데이터 펄스를 공급한다.
아울러, 서스테인 구동부(303)는 어드레스 기간에서 서스테인 전극(Z)의 간섭으로 인한 오방전의 발생을 방지하기 위해 어드레스 기간에서 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb)을 공급한다.
이러한, 어드레스 기간에서는 부극성 스캔 펄스의 전압(-Vy)과 데이터 펄스의 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해 지면서 데이터 펄스의 전압(Vd)이 인가되는 방전 셀 내에는 어드레스 방전이 발생된다.
이러한, 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 펄스의 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.
이러한, 어드레스 기간 이후의 서스테인 기간에서 스캔 구동부(302)와 서스테인 구동부(303)는 스캔 전극(Y) 또는 서스테인 전극(Z)에 서스테인 펄스(SUS)를 공급한다.
이에 따라 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 펄스(SUS)의 서스테인 전압(Vs)이 더해지면서 매 서스테인 펄스(SUS)가 공급될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다. 이에 따라, 플라즈마 디스플레이 패널 상에 소정의 영상이 구현되는 것이다.
여기서, 전술한 어드레스 기간에서 어드레스 전극(X)에 데이터 펄스를 공급하는 데이터 구동부에 대해 보다 상세히 살펴보면 다음과 같다.
도 7은 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 구성을 보다 상세히 설명하기 위한 도면이다.
도 7을 살펴보면, 데이터 드라이브 집적회로부(Data Drive Integrated Circuit : Data IC, 700)와, 데이터 전압 공급 제어부(710)와, 전압 회수 경로 형성부(720)와, 노이즈 저감부(760), 공진부(740), 전압 저장부(730) 및 전압 공급 경로 형성부(750)를 포함한다.
여기서, 데이터 드라이브 집적회로부(700)는 탑(Top) 스위치부(S1)와 바텀(Bottom) 스위치부(S2)를 포함하고, 이러한 탑(Top) 스위치부(S1)와 바텀(Bottom) 스위치부(S2)를 이용하여 미리 설정된 스위칭(Switching) 동작을 통해 자신에게 공급되는 전압을 어드레스 전극(X)으로 공급한다.
데이터 전압 공급 제어부(710)는 데이터 전압 공급 제어용 스위치부(S3)를 포함하고, 이러한 데이터 전압 공급 제어용 스위치부(S3)를 이용하여 데이터 전압원이 공급하는 데이터 전압(Vd)을 데이터 드라이브 집적회로부(700)로 공급한다.
노이즈 저감부(760)는 노이즈 저감용 저항부(Resistor : R)를 포함하고, 이러한 노이즈 저감용 저항부(R)를 이용하여 데이터 전압 공급 제어부(710)가 공급하는 데이터 전압(Vd)의 노이즈(Noise)를 저감한다.
전압 저장부(730)는 전압 저장용 캐패시터부(Capacitor, C)를 포함하고, 이러한 전압 저장용 캐패시터부(Capacitor, C)를 이용하여 어드레스 전극(X)으로부터 회수된 무효 전압을 저장한다.
전압 회수 경로 형성부(720)는 전압 회수 경로 형성용 스위치부(S4)를 포함하고, 이러한 전압 회수 경로 형성용 스위치부(S4)를 이용하여 어드레스 전극(X)의 무효 전압을 데이터 드라이브 집적회로부(700)를 통해 전압 저장부(730)에 회수하여 저장하기 위한 전압 회수 경로를 형성한다.
예를 들면, 전압 회수 기간에서 온(On) 되어 어드레스 전극(X)으로부터 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1), 공진부(740), 전압 저장부(730) 및 전압 회수 경로 형성부(720)의 전압 회수 경로 형성용 스위치부(S4)를 순차적으로 경유하는 전압 회수 경로를 형성한다.
전압 공급 경로 형성부(750)는 데이터 드라이브 집적회로부(700)와 접지사이에서 전압 회수 경로 형성부(720)와 병렬 배치된다.
아울러, 전압 공급 경로 형성부(750)는 전압 공급 경로 형성용 다이오드부(D1)를 포함하고, 이러한 전압 공급 경로 형성용 다이오드부(D1)를 이용하여 전압 저장부(730)에 저장된 전압이 데이터 드라이브 집적회로부(700)에 공급되는 전압 공급 경로를 형성한다.
예를 들면, 전압 공급 기간에서 전압 회수 경로 형성부(720)의 전압 회수 경로 형성용 스위치부(S4)가 오프(Off) 되고, 이에 따라 전압 공급 경로 형성용 다이오드부(D1), 전압 저장부(730), 공진부(740) 및 데이터 드라이브 집적회로부(700)를 경유하여 어드레스 전극(X)에 이르는 전압 공급 경로를 형성한다.
이러한, 전압 공급 경로 형성용 다이오드부(D2)는 애노드(Anode)가 접지 방향이고, 캐소드(Cathode)는 전압 저장부(730)의 방향, 즉 제 3 노드(n3)의 방향으로 배치되는 것이 바람직하다.
공진부(740)는 공진용 인덕터부(Inductor, L)를 포함하고, 이러한 공진용 인덕터부(L)를 이용하여 전압 회수 경로 형성부(720)에 의한 전압 회수 경로의 형성 시 및 전압 공급 경로 형성부(750)에 의한 전압 공급 경로 형성 시 LC 공진을 발생시킨다.
여기서, 이러한 공진용 인덕터부(L)와 전압 저장용 캐패시터부(C)는 데이터 드라이브 집적회로부(700)와 접지사이에서 직렬 배치된다.
이러한, 본 발명에 따른 데이터 구동부에서는 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)의 일단이 노이즈 저감부(760)의 타단 및 공진부(740)의 타단과 제 2 노드(n2)에서 공통 연결된다.
아울러, 탑 스위치부(S1)의 타단은 바텀 스위치부(S2)의 일단과 제 1 노드(n1)에서 연결되며, 바텀 스위치부(S2)의 타단은 접지된다.
그리고, 탑 스위치부(S1)의 타단과 바텀 스위치부(S2)의 일단의 사이에서, 즉 제 1 노드(n1)에서 플라즈마 디스플레이 패널의 어드레스 전극(X)과 연결된다.
노이즈 저감부(760)의 일단은 제 4 노드(n4)에서 데이터 전압 공급 제어부(710)의 타단과 연결되고, 이러한 데이터 전압 공급 제어부(710)의 일단은 데이터 전압원과 연결된다.
공진부(740)의 일단은 전압 저장부(730)의 타단과 제 5 노드(n5)에서 연결된다.
전압 저장부(730)의 일단은 전압 공급 경로 형성부(750)의 일단 및 전압 회수 경로 형성부(720)의 일단과 제 3 노드(n3)에서 공통 연결된다.
아울러, 전압 공급 경로 형성부(750)의 타단 및 전압 회수 경로 형성부(720)의 타단은 모두 접지된다.
이러한 본 발명에 따른 데이터 구동부의 동작을 첨부된 도 8a 내지 도 8d를 결부하여 살펴보면 다음과 같다.
도 8a 내지 도 8d는 본 발명에 따른 데이터 구동부의 동작을 설명하기 위한 도면이다.
먼저, 도 8a를 살펴보면, 먼저 d1기간에서 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)와, 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)가 온(On) 되고, 전압 회수 경로 형성부(720)의 전압 회수 경로 형성용 스위치부(S4)와 데이터 드라이브 집적회로부(700)의 바텀 스위치부(S2)가 오프(Off) 된 상태이다.
그러면, 도 8b에서와 같이 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3), 노이즈 저감부(760)의 노이즈 저감용 저항부(R), 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 경유하여 어드레스 전극(X)에 이르는 전류 경로가 형성된다.
이에 따라, 데이터 전압원이 공급하는 데이터 전압(Vd)이 데이터 전압 공급 제어용 스위치부(S3)를 경유하여 데이터 드라이브 집적회로부(700)로 공급된다. 그러면, 탑 스위치부(S1)에 의해 데이터 전압(Vd)이 플라즈마 디스플레이 패널의 어드레스 전극(X)으로 공급된다.
그러면, 어드레스 전극(X)의 전압 데이터 전압(Vd)을 유지한다.
다음, 전압 회수 기간, 즉 d2기간에서는 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)가 오프되고, 전압 회수 경로 형성부(720)의 전압 회수 경로 형성용 스위치부(S4)가 온 된다. 그리고, 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)는 온(On) 상태를 유지하고, 데이터 드라이브 집적회로부(700)의 바텀 스위치부(S2)는 오프(Off) 된 상태를 유지한다.
그러면, 도 8c와 같이 어드레스 전극(X)으로부터 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1), 공진부(740)의 공진용 인덕터부(L), 전압 저장부(730)의 전압 저장용 캐패시터부(C), 전압 회수 경로 형성부(720)의 전압 회수 경로 형성용 스위치부(S4)를 지나는 전압 회수 경로가 형성된다.
이에 따라, 어드레스 전극(X)의 전압이 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)와 공진부(740)의 인덕터부(L)를 거쳐 전압 저장부(730)의 전압 저장용 캐패시터부(C)에 회수되어 저장된다.
이때, 전압 저장용 캐패시터부(C)로 회수되는 전압은 전압 회수 경로 상에 배치된 공진부(740)의 인덕터부(L)에 의해 LC공진을 일으킨다. 즉, 전압 저장용 캐패시터부(C)에 저장되는 전압은 LC공진에 의해 저장된다.
이에 따라, 어드레스 전극(X)의 전압이 d2기간에서와 같이 완만한 굴곡을 가지고 하강한다.
다음, 전압 공급 기간, 즉 d3기간에서는 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)가 오프된 상태를 유지하고, 전압 회수 경로 형성부(720)의 전압 회수 경로 형성용 스위치부(S4)가 오프된다. 그리고, 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)는 온(On) 상태를 유지하고, 데이터 드라이브 집적회로부(700)의 바텀 스위치부(S2)는 오프(Off) 된 상태를 유지한다.
그러면, 도 8d에서와 같이 전압 공급 경로 형성부(750)의 전압 공급 경로 형성용 다이오드부(D1), 전압 저장부(730)의 전압 저장용 캐패시터부(C), 공진부(740)의 인덕터부(L), 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 지나 어드레스 전극(X)으로 향하는 전압 공급 경로가 형성된다.
이에 따라, 어드레스 전극(X)으로부터 회수되어 전압 저장부(750)의 전압 저장용 캐패시터부(C)에 저장된 전압이 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 경유하여 어드레스 전극(X)으로 공급된다.
이에 따라, 어드레스 전극(X)의 전압이 d3기간에서와 같이 점진적으로 상승한다.
다음, d4기간은 전술한 d1기간과 그 내용이 동일하므로 중복되는 설명을 생략하기로 한다.
이러한 과정을 통해 어드레스 전극(X)으로 데이터 펄스가 공급되는 것이다.
여기 도 8a 내지 도 8d에서는 어드레스 전극(X)으로 소정의 전압, 즉 데이터 펄스가 공급되는 경우만을 설명하고 있지만, 이와는 다르게 어드레스 전극(X)으로 데이터 펄스가 공급되지 않는 경우에는 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 오프 한 상태에서 바텀 스위치부(S2)를 온 시킨다.
그러면 어드레스 전극(X)으로 기저 전압(GND)이 공급, 즉 어드레스 전극(X)이 접지됨으로써 데이터 펄스의 공급이 생략된다.
이상에서와 같이, 전압 회수 기간 동안 LC공진으로 인해 데이터 펄스의 전압이 소정의 기울기를 가지고 점진적으로 하강하며, 전압 공급 기간 동안에는 전압 저장부(750)의 전압 저장용 캐패시터부(C)에 미리 저장되어 있는 전압을 LC 공진을 통해 공급함으로써 데이터 펄스의 전압이 소정의 기울기를 가지고 점진적으로 상승한다.
이로 인해, 데이터 펄스의 전압이 상승하거나 하강하는 기간 동안 시간당 전압 변화율이 저감됨으로써 서로 인접하는 어드레스 전극(X)으로 공급되는 데이터 펄스간의 커플링(Coupling) 효과가 감소되고, 이에 따라 데이터 펄스의 전압이 상승하거나 하강하는 동안 노이즈(Noise) 및 전자파(EMI : Electro Magnetic Interference)의 발생이 저감된다.
아울러, 어드레스 전극(X)에 데이터 펄스가 공급될 때 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수 경로 형성용 스위치부(S4)가 모두 동작함으로써, 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수 경로 형성용 스위치부(S4)에 전체 전류가 분산되어 흐른다. 즉, 어드레스 전극(X)에 데이터 펄스가 공급되는 경우에 특정한 스위칭 소자에 전류가 집중되지 않고 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수 경로 형성용 스위치부(S4)에 전체 전류가 분산되어 흐른다.
이에 따라 스위칭(Switching) 동작에 의해 발생하는 열도 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수 경로 형성용 스위치부(S4)에 분산됨으로써, 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수 경로 형성용 스위치부(S4)가 열적 손상을 입는 것이 방지된다.
심지어는, 논리(Logic) 값이 1과 0이 반복되는 격자 패턴(Lattice Pattern) 등의 특정 패턴의 영상이 입력되는 경우에도 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수 경로 형성용 스위치부(S4)에 열이 고르게 분산되기 때문에 스위칭 소자의 열적 손상이 방지된다.
이상의 내용은 데이터 드라이브 집적회로부(700)의 바텀 스위치부(S2)에도 해당된다.
한편, 상술한 도 8a 내지 도 8d의 과정을 통해 어드레스 전극(X)으로 공급되는 데이터 펄스에 대해 첨부된 도 9를 결부하여 보다 상세히 살펴보면 다음과 같다.
도 9는 본 발명에 따른 데이터 구동부가 공급하는 데이터 펄스에 대해 설명하기 위한 도면이다.
도 9를 살펴보면, 본 발명에 따른 데이터 구동부가 어드레스 전극(X)으로 공급하는 데이터 펄스는 전압 공급 기간에서 그 전압이 두 단계에 걸쳐 상승한다.
보다 상세하게는, t1기간 동안 제 1 기울기로 상승한 이후에, t2기간 동안에는 t1기간에서의 제 1 기울기와는 다른 제 2 기울기로 상승한다.
여기서, t1기간 동안에는 전술한 도 8d와 같이 전압 저장부(730)에 저장된 전압이 LC 공진을 통해 어드레스 전극(X)으로 공급되기 때문에 제 1 기울기가 발생하는 것이다.
또한, t2기간 동안에는 t1기간의 끝단에서 도 8b와 같이 데이터 전압원이 공급하는 데이터 전압(Vd)이 노이즈 저감부(760)를 거쳐 어드레스 전극(X)으로 공급됨으로써, 노이즈 저감부(760)의 노이즈 저감용 저항부(R)와 플라즈마 디스플레이 패널의 정전 용량 값에 의해 RC 시정수(Time Constant)가 발생되고, 이에 따라 제 2 기울기가 발생하는 것이다.
이와 같이, 어드레스 전극(X)에 데이터 전압(Vd)이 노이즈 저감부(760)의 노 이즈 저감용 저항부(R)에 의해 t2기간 동안 점진적으로 어드레스 전극(X)에 공급됨에 따라 데이터 전압(Vd)이 공급되는 시점에서의 노이즈 및 전자파의 발생이 더욱 저감된다.
한편, 본 발명에 따른 데이터 구동부는 구동 시 발생하는 역전류를 클램핑(Clamping)하는 클램부를 더 포함할 수 있다. 이에 대해 첨부된 도 10을 참조하여 살펴보면 다음과 같다.
도 10은 구동 시 발생하는 역전류를 클램핑하는 클램핑부를 더 포함하는 데이터 구동부에 대해 설명하기 위한 도면이다.
도 10을 살펴보면, 본 발명에 따른 데이터 구동부는 제 1 클램핑부(1000)와 제 2 클램핑부(1010)를 더 구비한다. 여기, 도 10에서는 앞선 도 7과 중복되는 설명을 생략하기로 한다.
제 1 클램핑부(1000)는 제 1 클램핑 다이오드부(D2)를 포함한다.
이러한, 제 1 클램핑 다이오드부(D2)의 애노드(Anode)는 공진부(740)와 전압 저장부(730)의 연결지점, 즉 제 5 노드(n5)의 방향이고, 캐소드(Cathode)는 데이터 전압원의 방향으로 배치되는 것이 바람직하다.
이러한, 제 1 클램핑부(1000)는 공진부(740)에서 발생하는 역전류를 클램핑(Clamping)한다.
이러한 제 1 클램핑부(1000)의 클램핑 동작에 대해 살펴보면 다음과 같다.
예를 들어, 전술한 도 8a의 d3기간에서와 같이 전압 회수 경로 형성부(720)의 전압 회수 경로 형성용 스위치부(S4)가 오프 되면, 전압 저장부(730)에 저장된 전압이 공진부(740), 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 거쳐 어드레스 전극(X)으로 공급된다.
여기서, 공진부(740)에는 제 5 노드(n5)로부터 제 2 노드(n2)쪽으로 전류가 흐르게 된다.
이러한 d3기간 이후에 d4기간에서는 전술한 바와 같이 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)가 온 되는데, 이때 데이터 전압 공급 제어용 스위치부(S3)가 온 되는 시점이 늦어지게 되는 경우에 공진부(740)의 공진용 인덕터부(L)에 역기전력이 발생함으로써 순간적으로 큰 역방향 전류가 흐를 수 있다. 즉, 제 2 노드(n2)로부터 제 5 노드(n5)쪽으로 흐르는 역전류가 발생하는 것이다.
여기서. 데이터 전압 공급 제어용 스위치부(S3)가 온 되는 시점이 늦어지게 되는 현상은 데이터 전압 공급 제어용 스위치부(S3)의 스위칭 딜레이(Switching Delay) 특성 또는 제어 신호의 전송 딜레이 등의 원인에 의해 빈번히 발생할 수 있다.
이와 같이, 공진용 인덕터부(L)에 흐르게 되는 역전류는 제 1 클램핑부(1000)의 제 1 클램핑 다이오드부(D2)를 통해 데이터 전압원쪽으로 빠져나가게 됨으로써 클램핑된다.
다음, 제 2 클램핑부(1010)는 노이즈 저감부(760)와 병렬 배치된다.
이러한, 제 2 클램핑부(1010)는 제 2 클램핑 다이오드부(D3)를 포함하고, 제 2 클램핑 다이오드부(D3)의 애노드는 데이터 드라이브 집적회로부의 방향, 즉 제 2 노드(n2)의 방향이고, 캐소드는 데이터 전압원의 방향, 즉 제 4 노드(n4)의 방향으로 배치되는 것이 바람직하다.
이러한, 제 2 클램핑부(1010)는 노이즈 저감부(760)를 통해 데이터 전압방향으로 흐르는 역전류를 클램핑한다. 이러한 제 2 클램핑부(1010)의 동작에 대해 첨부된 도 11을 결부하여 살펴보면 다음과 같다.
도 11은 제 2 클램핑부의 동작에 대해 보다 상세히 설명하기 위한 도면이다.
도 11을 살펴보면, 전술한 도 8a의 d1기간 또는 d4기간에서 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)가 온 되면 (a)와 같이 데이터 전압이 노이즈 저감용 저항부(R)만을 거쳐 제 4 노드(n4)로부터 제 2 노드(n2)쪽으로 흐른다.
반면에, 예를 들어 스위칭 동작의 오류 등의 원인으로 인해 제 2 노드(n2)로부터 데이터 전압원쪽, 즉 제 4 노드(n4)쪽으로 상대적으로 큰 역전류가 발생하는 경우에는 (b)와 같이 발생한 역전류가 노이즈 저감부(760)의 노이즈 저감용 저항부(R)를 통하지 않고 제 2 클램핑 다이오드부(D3) 만을 거쳐 데이터 전압원쪽으로 빠져나간다. 이에 따라, 발생한 역전류가 클램핑되는 것이다.
이와 같이, 본 발명에 따른 데이터 구동부는 제 1 클램핑(1000)와 제 2 클램핑부(1010)를 이용하여 발생한 역전류를 클램핑 함으로써, 전체 구동을 안정시킨다.
한편, 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 또 다른 구성에 대해 첨부된 도 12를 참조하여 살펴보면 다음과 같다.
도 12는 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 또 다른 구성을 보다 상세히 설명하기 위한 도면이다.
도 12를 살펴보면, 전압 회수 경로 형성부(750)의 전압 공급 경로 형성용 스위치부(S4)가 모스(MOS) 트랜지스터로 이루어진다.
이러한, 전압 공급 경로 형성용 스위치부(S4)를 이루는 모스 트랜지스터는 애노드가 접지 방향이고, 캐소드가 제 3 노드(n3)방향인 내부 다이오드(Din)를 구비하는 것이 바람직하다.
이러한, 경우에 도 7에서의 전압 공급 경로 형성부(750)는 생략가능하다.
그 이유는 도 12에서의 전압 회수 경로 형성부(720)는 온 시에 전압 회수 경로를 형성하며, 아울러 오프 시에는 전압 회수 경로 형성부(720)의 전압 회수 경로 형성용 스위치부(S4)의 내부 다이오드(Din), 전압 저장부(730), 공진부(740), 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 경유하는 전압 공급 경로를 형성할 수 있기 때문이다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범 위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이 본 발명의 플라즈마 디스플레이 장치는 LC공진을 이용하여 상대적으로 완만하게 하강하고 상승하는 데이터 펄스를 어드레스 전극(X)으로 공급함으로써, 노이즈(Noise) 및 전자파(EMI)의 발생을 저감시키는 효과가 있다.
또한, 본 발명의 플라즈마 디스플레이 장치는 특정한 스위칭 소자에 열이 편중되어 발생하는 것을 방지하여 스위칭 소자의 열적 손상을 방지함으로써, 동작 신뢰성을 높이는 효과가 있다.

Claims (12)

  1. 어드레스 전극이 형성된 플라즈마 디스플레이 패널;
    미리 설정된 스위칭(Switching) 동작을 통해 자신에게 공급되는 전압을 상기 어드레스 전극으로 공급하는 데이터 드라이브 집적회로부(Data Drive Integrated Circuit : Data IC);
    데이터 전압(Vd)을 상기 데이터 드라이브 집적회로부로 공급하는 데이터 전압 공급 제어부;
    상기 데이터 전압(Vd)의 노이즈(Noise)를 저감하는 노이즈 저감부;
    전압을 저장하는 전압 저장부;
    상기 어드레스 전극의 무효 전압을 데이터 드라이브 집적회로부를 통해 상기 전압 저장부에 회수하여 저장하는 전압 회수 경로를 형성하는 전압 회수 경로 형성부;
    상기 전압 저장부에 저장된 전압을 상기 데이터 드라이브 집적회로부에 공급하는 전압 공급 경로 형성하는 전압 공급 경로 형성부; 및
    상기 전압 회수 경로 또는 전압 공급 경로 형성 시 공진을 발생시키는 공진부;
    를 포함하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 데이터 드라이브 집적회로부는
    탑(Top) 스위치부와 바텀(Bottom) 스위치부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 탑 스위치부의 일단은 상기 노이즈 저감부의 타단 및 공진부의 타단과 공통 연결되고, 타단은 상기 바텀 스위치부의 일단과 연결되고,
    상기 바텀 스위치부의 타단은 접지되고,
    상기 탑 스위치부의 타단과 바텀 스위치부의 일단의 사이에서 어드레스 전극과 연결되고,
    상기 노이즈 저감부의 일단은 상기 데이터 전압 공급 제어부의 타단과 연결되고,
    상기 데이터 전압 공급 제어부의 일단은 데이터 전압원과 연결되고,
    상기 공진부의 일단은 상기 전압 저장부의 타단과 연결되고,
    상기 전압 저장부의 일단은 전압 회수 경로 형성부의 일단 및 전압 공급 경로 형성부의 일단과 공통 연결되고,
    상기 전압 회수 경로 형성부의 타단 및 전압 공급 경로 형성부의 타단은 모두 접지되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 전압 저장부는
    상기 어드레스 전극으로부터 회수된 무효 전압을 저장하는 전압 저장용 캐패시터(Capacitor)부를 포함하고,
    상기 공진부는 공진을 발생시키는 인덕터(Inductor)부
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 전압 저장용 캐패시터부와 인덕터부는 데이터 드라이브 집적회로부와 접지사이에서 직렬 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 노이즈 저감부는 노이즈 저감용 저항부(Resistor)를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 공진부에서 발생하는 역전류를 클램핑(Clamping)하는 제 1 클램핑부를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 제 1 클램핑부는 제 1 클램핑 다이오드부를 포함하고,
    상기 제 1 클램핑 다이오드부의 애노드(Anode)는 상기 공진부와 전압 저장부의 연결지점의 방향이고, 캐소드(Cathode)는 데이터 전압원의 방향으로 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 노이즈 저감부를 통해 데이터 전압방향으로 흐르는 역전류를 클램핑하는 제 2 클램핑부를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 제 2 클램핑부는 상기 노이즈 저감부와 병렬 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 제 2 클램핑부는 제 2 클램핑 다이오드부를 포함하고,
    상기 제 2 클램핑 다이오드부의 애노드는 데이터 드라이브 집적회로부의 방향이고, 캐소드는 데이터 전압원의 방향으로 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 전압 공급 경로 형성부는
    전압 공급 경로 형성용 다이오드부를 포함하고,
    상기 전압 공급 경로 형성용 다이오드부는 애노드가 접지 방향이고, 캐소드는 상기 전압 저장부의 방향으로 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060024164A 2006-03-16 2006-03-16 플라즈마 디스플레이 장치 KR100757567B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060024164A KR100757567B1 (ko) 2006-03-16 2006-03-16 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060024164A KR100757567B1 (ko) 2006-03-16 2006-03-16 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100757567B1 true KR100757567B1 (ko) 2007-09-10

Family

ID=38737344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024164A KR100757567B1 (ko) 2006-03-16 2006-03-16 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100757567B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11170691B2 (en) 2020-04-13 2021-11-09 Samsung Display Co., Ltd. Driving controller, display apparatus including the same and method of driving display panel using the same
US11699388B2 (en) 2021-06-14 2023-07-11 Samsung Display Co., Ltd. Display device and method of driving the same based on previous frame load

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066631A (ja) 1998-08-21 2000-03-03 Nec Kansai Ltd 表示パネル駆動装置
KR20010084136A (ko) * 2000-02-24 2001-09-06 구자홍 플라즈마 디스플레이 패널의 전력 회수장치 및 이를이용한 고속 어드레싱 방법
KR20040082180A (ko) * 2003-03-18 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR20040092160A (ko) * 2003-04-25 2004-11-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로
KR20060089343A (ko) * 2005-02-04 2006-08-09 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066631A (ja) 1998-08-21 2000-03-03 Nec Kansai Ltd 表示パネル駆動装置
KR20010084136A (ko) * 2000-02-24 2001-09-06 구자홍 플라즈마 디스플레이 패널의 전력 회수장치 및 이를이용한 고속 어드레싱 방법
KR20040082180A (ko) * 2003-03-18 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR20040092160A (ko) * 2003-04-25 2004-11-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로
KR20060089343A (ko) * 2005-02-04 2006-08-09 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11170691B2 (en) 2020-04-13 2021-11-09 Samsung Display Co., Ltd. Driving controller, display apparatus including the same and method of driving display panel using the same
US11640783B2 (en) 2020-04-13 2023-05-02 Samsung Display Co., Ltd. Driving controller, display apparatus including the same and method of driving display panel using the same
US11699388B2 (en) 2021-06-14 2023-07-11 Samsung Display Co., Ltd. Display device and method of driving the same based on previous frame load

Similar Documents

Publication Publication Date Title
KR20070099971A (ko) 플라즈마 디스플레이 장치
KR100793033B1 (ko) 플라즈마 디스플레이 장치
KR100757567B1 (ko) 플라즈마 디스플레이 장치
KR100862556B1 (ko) 플라즈마 디스플레이 장치
US20090109138A1 (en) Plsma display apparatus
US7714807B2 (en) Plasma display apparatus and method of driving the same
KR100747308B1 (ko) 플라즈마 디스플레이 장치
KR100800499B1 (ko) 플라즈마 디스플레이 장치
KR100784519B1 (ko) 플라즈마 디스플레이 장치
KR100573165B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100765506B1 (ko) 플라즈마 디스플레이 장치
KR100784525B1 (ko) 플라즈마 디스플레이 장치
KR20070095580A (ko) 플라즈마 디스플레이 장치
KR100784755B1 (ko) 플라즈마 디스플레이 장치
KR20070081727A (ko) 플라즈마 디스플레이 장치
KR100775352B1 (ko) 플라즈마 디스플레이 장치
US20080007489A1 (en) Apparatus for driving plasma display panel
EP2105908A2 (en) Apparatus for driving plasma display panel and plasma display apparatus thereof
KR100784520B1 (ko) 플라즈마 디스플레이 장치
KR100811549B1 (ko) 플라즈마 디스플레이 장치
KR100830407B1 (ko) 플라즈마 디스플레이 장치
KR20090047081A (ko) 플라즈마 디스플레이 장치
JP2007072472A (ja) プラズマディスプレイ装置及びその駆動方法
US20090102825A1 (en) Energy recovery circuit and plasma display apparatus
KR20070082811A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee