KR100573165B1 - 플라즈마 디스플레이 패널의 구동장치 - Google Patents

플라즈마 디스플레이 패널의 구동장치 Download PDF

Info

Publication number
KR100573165B1
KR100573165B1 KR1020040092354A KR20040092354A KR100573165B1 KR 100573165 B1 KR100573165 B1 KR 100573165B1 KR 1020040092354 A KR1020040092354 A KR 1020040092354A KR 20040092354 A KR20040092354 A KR 20040092354A KR 100573165 B1 KR100573165 B1 KR 100573165B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode lines
terminal
switching element
switching
Prior art date
Application number
KR1020040092354A
Other languages
English (en)
Inventor
최학기
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040092354A priority Critical patent/KR100573165B1/ko
Priority to JP2005202256A priority patent/JP4199216B2/ja
Priority to US11/270,467 priority patent/US7439942B2/en
Priority to CNB2005101246480A priority patent/CN100507989C/zh
Application granted granted Critical
Publication of KR100573165B1 publication Critical patent/KR100573165B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 제조비용 저감과 클램핑 능력이 동시에 충족되는 플라즈마 디스플레이 패널의 구동장치를 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위하여, 본 발명은, 제 1 전압원에 애노드 단자가 연결된 제 1 다이오드와 제 1 다이오드의 캐소드 단자와 연결된 제 1 스위칭 소자를 통해 유지전극 라인들에 제 1 전압을 인가하고, 접지단에 연결된 제 2 스위칭 소자를 통해 유지전극 라인들에 그라운드 전압을 인가하는 제 1 전압 스위칭부;
제 2 전압원에 연결된 제 3 스위칭 소자를 통해 유지전극 라인들에 제 1 전압보다 크기가 큰 제 2 전압을 인가하는 제 2 전압 스위칭부; 및
유지전극 라인들과 인덕터를 통해 연결되는 접속노드의 전압이 제 1 전압과 그라운드 전압 사이에 유지되도록, 접속노드에서 결합된 제 2 및 제 3 다이오드와, 제 2 다이오드의 캐소드 단자에 일단이 연결되고 타단은 제 1 전압원에 연결된 제 4 스위칭 소자를 구비하고, 제 3 다이오드의 애노드 단자는 접지단에 연결되는 과전압 방지 클램핑부를 포함하는 에너지 회수 회로;를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치를 제공한다.

Description

플라즈마 디스플레이 패널의 구동장치{Driving apparatus of plasma display panel}
도 1은 통상적인 3 전극 면 방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여준다.
도 3은 도 1의 플라즈마 디스플레이 패널의 구동방법의 일예로서 주사전극 라인들에 대한 어드레스 디스플레이 분리 구동방법을 보여준다.
도 4는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도이다.
도 5는 도 2 에 도시된 구동 장치 중 X 구동부의 일예를 상세히 나타내는 도면이다.
도 6은 도 2 에 도시된 구동 장치 중 X 구동부의 다른 예를 상세히 나타내는 도면이다.
도 7은 도 6에 도시된 X 구동부로 인하여, 유지방전 기간에 유지전극 라인들에 인가되는 유지펄스를 간략히 도시한 도면이다.
도 8은 본 발명의 구동장치로서 X 구동부를 상세히 나타내는 도면이다.
도 9는 도 8에 도시된 X 구동부로 인하여, 유지방전 기간에 유지전극 라인들에 인가되는 유지펄스를 간략히 도시한 도면이다.
도 10은 도 8에 도시된 제 3 및 제 4 스위칭 소자의 동작상태를 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
Y1, ..., Yn...주사전극 라인들,
X1, ..., Xn...유지전극 라인들,
A1, A2, ..., Am...어드레스 전극 라인들,
Vs...유지방전 전압, Vset...상승 전압,
Vset+Vs...최고 상승 전압, Vnf...최저 하강 전압,
Ve...바이어스 전압, Vsch...스캔 하이 전압,
Vscl...스캔 로우 전압, Va...어드레스 전압,
51,151,251...전력회수 스위칭부,
52,152,52...과전압 방지 클램핑부, 53,153,253...에너지 회수 회로,
54,154,254...에너지 저장부,
55,155,255...제 1 전압 스위칭부,
57,157,257...제 2 전압 스위칭부, 59...메인 스위칭부,
200...영상처리부, 202...논리제어부,
204...Y 구동부, 206...어드레스 구동부,
208...X 구동부, Cp...패널 커패시터.
본 발명은 플라즈마 디스플레이 패널의 구동장치에 관한 것으로서, 더 상세하게는 유지전극 라인들에 유지방전 전압과 바이어스 전압을 공급하는 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.
도 1은 통상적인 3 전극 면 방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.
도 1을 참조하면, 통상적인 면 방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(100, 106) 사이에는, 어드레스전극 라인들(A1, ...,Am), 유전층(102, 110), 주사전극 라인들(Y1, ...,Yn), 유지전극 라인들(X1, ...,Xn), 형광층(112), 격벽(114) 및 보호층으로서 예컨대 일산화마그네슘(MgO)층(104)이 마련되어 있다.
어드레스 전극 라인들(A1, ...,Am))은 뒤쪽 글라스 기판(106)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(110)은 어드레스 전극 라인들(A1, ...,Am)의 앞쪽에 도포된다. 아래쪽 유전층(110)의 앞쪽에는 격벽(114)들이 어드레스 전극 라인들(A1, ...,Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 방전셀 영역을 구획하고, 각 디스플레이 셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광층(112)은, 격벽(114)들 사이에서 형성된다.
유지전극 라인들(X1, ...,Xn)과 주사전극 라인들(Y1, ...,Yn)은 어드레스 전극 라인들(A1, ...,Am)과 직교되도록 앞쪽 글라스 기판(100)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 유지전극 라인(X1, ...,Xn)과 각 주사전극 라인(Y1, ...,Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(Xnb, Ynb)이 결합되어 형성될 수 있다. 앞쪽 유전층(102)은 유지전극 라인들(X1, ...,Xn)과 주사전극 라인들(Y1, ...,Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(102)의 뒤쪽에 전면 도포되어 형성된다. 방전공간(108)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 리셋, 어드레스 및 유지 방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 구동될 방전셀들의 전하상태가 균일하게 된다. 어드레스 단계에서는, 선택될 방전셀들의 전하 상태와 선택되지 않을 방전셀들의 전하 상태가 설정된다. 유지방전 단계에서는, 선택될 방전셀들의 전하 상태가 설정된다. 유지방전 단계에서는, 선택될 방전셀들에서 유지방전이 수행된다. 이때, 유지방전을 수행하는 방전셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 방전셀들의 형광층(112)이 여기되어 빛이 발생된다.
도 2는 도 1의 플라즈마 디스플레이 패널의 일반적인 구동 장치를 보여준다.
도면을 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(200), 제어부(202), 어드레스 구동부(206), X 구동부(208) 및 Y 구동부를 포함한다. 영상 처리부(200)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8비트의 적색(R), 녹색(G), 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 어드레스 구동부(206)는, 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(208)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 유지전극 라인들에 인가한다. Y 구동부(204)는 제어부(202)로부터의 구동 제어 신호들(SA,SY,SX)중에서 Y 구동 제어 신호(SY)를 처리하여 주사전극 라인들에 인가한다.
도 3은 도 1의 플라즈마 디스플레이 패널의 구동방법의 일예로서 주사전극 라인들에 대한 어드레스 디스플레이 분리 구동방법을 보여준다.
도면을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 유지방전 구간(S1, ..., S8)로 분할된다.
각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극 라인들에 표시 데이터 신호가 인가됨과 동시에 각 주사전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다.
각 유지방전 구간(S1, ...,S8)에서는, 주사전극 라인들(Y1, ..., Yn)과 유지전극 라인들(X1, ..., Xn)에 유지펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 유지방전을 일으킨다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 구간(S1, ..., S8)내의 유지방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 유지펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 기간, 서브필드3 기간 및 서브필드8 기간 동안 셀들을 어드레싱하여 유지방전하면 된다.
각 서브필드에 할당되는 유지방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 또한 각 서브필드에 할당되는 유지방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드6에 할당된 계조도를 32에서 34로 높일 수 있다. 또한, 한 프레임을 형성하는 서브필드의 수도 설계사양에 따라 다양하게 변형하는 것이 가능하다.
도 4는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도이다. 한 서브필드(SF)내에 어드레스 전극(A), 유지전극(X) 및 주사전극(Y1~Yn)에 인가되는 구동신호를 나타낸다. 도 4를 참조하면, 하나의 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지방전 기간(PS)를 구비한다.
리셋 기간(PR)은 주사전극 라인들(Y1, ...,Yn)에 대해 리셋펄스를 인가하여, 전체 방전셀의 벽전하 상태를 초기화한다. 상기 리셋펄스는 상승 기울기를 갖는 상승 램프 함수와 하강 기울기를 갖는 하강 램프 함수로 구성된다. 상승 램프 함수는 유지방전 전압(Vs)에서 인가되어 상승 전압(Vset)만큼 상승하여 최종적으로 상승 최고 전압(Vset+Vs)에 도달하고, 하강 램프 함수는 유지방전 전압(Vs)에서 인가되어 최종적으로 하강 최저 전압(Vnf)에 도달한다. 유지전극 라인들(X1, ...,Xn)에는 상기 하강 램프 인가시부터 바이어스 전압(Ve)이 인가되고, 어드레스 전극 라인들(A1, ...,Am)에는 그라운드 전압(Vg)이 인가된다. 한편, 도 4에 도시된 바와 같이 바이어스 전압(Ve)은 유지방전 전압(Vs)의 크기보다 크도록 인가될 수 있다.
다음에, 어드레스 기간(PA)에는, 켜져야 할 방전셀을 선택하기 위하여, 주사전극 라인들(Y1, ...,Yn)에는 스캔 하이 전압(Vsch)을 갖다가 순차적으로 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가되고, 상기 주사펄스에 맞춰 어드레스 전극 라인들(A1, ...,Am)에는 어드레스 전압(Va)을 갖는 표시 데이터 신호가 인가되며, 유지전극 라인들(X1, ...,Xn)에 바이어스 전압(Ve)이 인가된다.
다음에, 유지방전 기간(PS)에는, 상기 어드레스 기간에서 선택된 방전셀에서 유지방전이 수행되기 위하여, 주사전극 라인들 및 유지전극 라인들에 유지방전 전압을 갖는 유지펄스가 교호하게 인가된다. 플라즈마 디스플레이 패널의 휘도는 유지방전 횟수에 의해 좌우되며, 하나의 서브필드 또는 하나의 TV 필드에서 유지방전 횟수가 많으면 휘도가 증가한다.
도 5는 도 2에 도시된 구동 장치 중 X 구동부의 일예를 상세히 나타내는 도면이다.
도 5를 참조하여 설명하면, 플라즈마 디스플레이 패널의 구동장치 중 X 구동부는 패널의 유지전극 라인들에 유지방전 전압(Vs)과 그라운드 전압(Vs)을 갖는 유지펄스를 인가하는 제 1 전압 스위칭부(55)와, 패널의 유지전극 라인들에 바이어스 전압(Ve)을 인가하는 제 2 전압 스위칭부(57)와, 패널의 유지전극 라인들에 인가되는 유지방전 전압(Vs) 및 그라운드 전압(Vg)과, 바이어스 전압(Ve)을 구별하도록 스위칭을 수행하는 메인 스위칭부(59)와, 플라즈마 디스플레이 패널의 방전셀 내에 전하를 수집 또는 상기 수집된 전하를 방전셀 내로 인가하는 역할을 수행하는 에너지 회수 회로(53)를 구비한다.
이하에서는 플라즈마 디스플레이 패널의 구동장치를 설명할 때, 플라즈마 디스플레이 패널이라는 용어 대신에 패널 커패시터라는 용어를 사용하며, 또한 패널 커패시터라는 용어는 방전셀의 의미로도 사용한다.
상기의 에너지 회수 회로(53)는 상기 메인 스위칭부(59)와 일단이 연결된 인덕터(L1)와, 상기 인덕터(L1)의 타단인 접속노드(N1)에 두개의 다이오드들(D1,D2)이 결합되어 상기 접속노드(N1)의 전압이 유지방전 전압(Vs)과 그라운드 전압(Vg) 사이를 유지하도록 하는 과전압 클램핑 방지부(52)와, 상기 접속노드(N1)에 결합되어 연결된 두개의 다이오드들(D4,D5)과 상기 두개의 다이오드들(D4,D5) 각각에 연결된 스위칭 소자들(S5,S6)에 의해 패널 커패시터(Cp)의 전하들을 수집 또는 인가하는 것을 결정하는 전력회수 스위칭부(51)와, 상기 수집된 전하들을 축적하거나 축적된 전하들을 방출하는 에너지 저장부(54)를 구비한다.
상기 도 4에 도시된 바와 같이 바이어스 전압(Ve)의 크기가 유지방전 전압 (Vs)보다 큰 경우, 도 5의 X 구동부(208)는 메인 스위칭부(59)의 온/오프 동작을 통해 제 2 전압 스위칭부(57)로부터 제 1 전압 스위칭부(55)로 전류가 흐르는 것을 방지하게 된다. 메인 스위칭부(59)를 통해 흐르는 전류의 크기가 크므로, 메인 스위칭부(59)의 전류 용량은 충분하여야 하며, 결과적으로 메인 스위칭부(59)는 대용량의 소자를 복수개로 병렬 연결하여 사용하게 된다. 그러나 이는 플라즈마 디스플레이 패널의 구동장치의 제조비용이 높아지는 주요원인이 되어 개선되어야 할 필요성이 있다.
도 6은 도 2에 도시된 구동 장치 중 X 구동부의 다른 예를 상세히 나타내는 도면이고, 도 7은 도 6에 도시된 X 구동부로 인하여, 유지방전 기간에 유지전극 라인들에 인가되는 유지펄스를 간략히 도시한 도면이다.
이하에서는 도 5내지 도 7을 참조하여, 도 6에 도시된 플라즈마 디스플레이 패널의 구동장치 중 X 구동부(208)를 중심으로 상세히 설명한다.
도 6의 X 구동부(208)는 도 5와 같이, 패널 커패시터(Cp)에 유지방전 전압(Vs)과 그라운드 전압(Vs)을 갖는 유지펄스를 인가하는 제 1 전압 스위칭부(155)와, 패널 커패시터(Cp)에 바이어스 전압(Ve)을 인가하는 제 2 전압 스위칭부(157)와, 패널 커패시터에 인가되는 유지방전 전압(Vs) 및 그라운드 전압(Vg)과, 패널 커패시터(Cp)의 방전셀내에 전하를 수집 또는 상기 수집된 전하를 방전셀 내로 인가하는 역할을 수행하는 에너지 회수 회로(153)를 구비한다. 상기 에너지 회수 회로(153)의 구성은 도 5에 도시된 바와 같다. 도 6의 X 구동부는 도 5에 도시된 X 구동부와 달리, 메인 스위칭부(도 5의 59)를 구비하지 않음으로 인하여, 제 2 스위 칭부(157)로부터의 바이어스 전압(Ve)이 제 1 전압 스위칭부(155)로 영향을 미치는 것을 방지하도록 제 1 전압원(Vs)에 제 1 다이오드(D11)가 부가되고, 과전압 클램핑 방지부(152)내의 제 2 다이오드(D12)의 캐소드 단자가 제 2 전압원(Ve)에 연결된다. 이에 따라 상기 도 5에서 설명된 플라즈마 디스플레이 패널의 구동장치의 제조비용이 저감되며, 바이어스 전압(Ve)의 제 1 전압 스위칭(155)부로의 영향이 최소화되게 된다. 그러나 과전압 클램핑 방지부(152)의 클램핑 능력은, 유지방전 전압(Vs)부터 그라운드 전압(Vg)까지가 아닌 바이어스 전압(Ve)에서 그라운드 전압(Vg)까지로 변하게 된다. 이와 같은 클램핑 능력의 변화에 대해 도 7을 참조하여 설명하면, 유지방전 기간(도 4의 PS)에서 유지전극 라인들(X1, ...,Xn)에 인가되는 유지펄스는, 유지방전 전압이 인가될때 바이어스 전압(Ve)까지 상승하여 오버슈트를 갖게 된다. 상기 오버슈트로 인하여 유지방전시 불안정한 유지광이 발생할 우려가 있게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 제조비용 저감과 클램핑 능력이 동시에 충족되는 플라즈마 디스플레이 패널의 구동장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 주사전극 라인들과, 주사전극 라인들에 나란히 배치되는 유지전극 라인들과, 주사전극 라인들 및 유지전극 라인들에 교차하는 어드레스 전극 라인들을 구비하는 플라즈마 디스플레이 패널에 대하여, 플라즈마 디스플레이 패널을 구동하기 위하여 리셋 기간, 어드레스 기간 및 유지방전 기간으로 구성되는 구동신호를 각 전극 라인들에 인가하고, 방전셀 내부의 전하들을 소집하거나 소집된 전하들을 방전셀에 인가하는 플라즈마 디스플레이 패널의 구동장치에 있어서,
제 1 전압원에 애노드 단자가 연결된 제 1 다이오드와 제 1 다이오드의 캐소드 단자와 연결된 제 1 스위칭 소자를 통해 유지전극 라인들에 제 1 전압을 인가하고, 접지단에 연결된 제 2 스위칭 소자를 통해 유지전극 라인들에 그라운드 전압을 인가하는 제 1 전압 스위칭부;
제 2 전압원에 연결된 제 3 스위칭 소자를 통해 유지전극 라인들에 제 1 전압보다 크기가 큰 제 2 전압을 인가하는 제 2 전압 스위칭부; 및
유지전극 라인들과 인덕터를 통해 연결되는 접속노드의 전압이 제 1 전압과 그라운드 전압 사이에 유지되도록, 접속노드에서 결합된 제 2 및 제 3 다이오드와, 제 2 다이오드의 캐소드 단자에 일단이 연결되고 타단은 제 1 전압원에 연결된 제 4 스위칭 소자를 구비하고, 제 3 다이오드의 애노드 단자는 접지단에 연결되는 과전압 방지 클램핑부를 포함하는 에너지 회수 회로;를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 에너지 회수 회로는,
접속노드에서 결합된 제 4 및 제 5 다이오드와, 제 4 다이오드의 애노드 단자에 직렬 연결된 제 5 스위칭 소자와, 제 5 다이오드의 캐소드 단자에 직렬 연결된 제 6 스위칭 소자에 의하여, 방전셀에 남아있는 전하들의 소집 및 방전셀에 소 집된 전하들의 인가를 결정하는 전력회수 스위칭부와;
전력회수 스위칭부의 제 5 및 제 6 스위칭 소자 사이에 연결되어 제 5 및 제 6 스위칭 소자의 스위칭에 따라, 방전셀에서 소집하는 전하들을 축적하고, 축적된 전하들을 방전셀로 방출하는 에너지 저장부;를 더 포함하는 것이 바람직하다.
본 발명의 또 다른 특징에 의하면, 상기 각각의 스위칭 소자는, 소스 단자와 드레인 단자 및 게이트 단자를 포함하는 전계 효과 트랜지스터(FET)일 수 있다.
본 발명의 또 다른 특징에 의하면, 제 1 스위칭 소자의 소스 단자는 유지전극 라인들에 연결되고, 제 2 스위칭 소자의 소스 단자는 접지단에 연결되고, 제 3 스위칭 소자의 소스 단자는 유지전극 라인들에 연결되고, 제 4 스위칭 소자의 소스 단자는 제 1 전압원에 연결되고, 제 5 스위칭 소자의 소스 단자는 제 4 다이오드의 애노드 단자에 연결되고, 제 6 스위칭 소자의 드레인 단자는 제 5 다이오드의 캐소드 단자에 연결되는 것이 바람직하다.
본 발명의 또 다른 특징에 의하면, 제 3 스위칭 소자가 온(On) 상태이면 제 4 스위칭 소자가 오프(Off) 상태이고, 제 3 스위칭 소자가 오프 상태이면 제 4 스위칭 소자가 온 상태인 것이 바람직하다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전압은, 유지방전 기간에서 주사전극 라인들 및 유지전극 라인들에 인가되어 유지방전을 일으키기 위한 유지방전 전압인 것이 바람직하다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 전압은, 리셋 기간 및 어드레스 기간에서 유지전극 라인들에 인가되는 바이어스 전압인 것이 바람직하다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 8은 본 발명의 구동장치로서 X 구동부를 상세히 나타내는 도면이고, 도 9는 도 8에 도시된 X 구동부로 인하여, 유지방전 기간에 유지전극 라인들에 인가되는 유지펄스를 간략히 도시한 도면이며, 도 10은 도 8에 도시된 제 3 및 제 4 스위칭 소자의 동작상태를 도시한 도면이다.
이하에서는 도 8 내지 도 10을 참조하여 설명한다.
플라즈마 디스플레이 패널의 구동장치는 크게 패널 커패시터(Cp)를 중심으로 X 구동부(208)와 Y 구동부(204)가 연결된다. X 구동부(208)는 패널 커패시터(Cp) 구동신호를 인가하는 역할을 한다. 본 발명의 플라즈마 디스플레이 패널의 구동장치에 있어서, X 구동부(208)에 대해서는 도 8을 참고하여 이하에서 상세히 설명한다. X 구동부(208)는, 패널 커패시터(Cp)에 유지방전 전압(Vs)과 그라운드 전압(Vs)을 갖는 유지펄스를 인가하는 제 1 전압 스위칭부(255)와, 패널의 유지전극 라인들에 바이어스 전압(Ve)을 인가하는 제 2 전압 스위칭부(257)와, 패널 커패시터(Cp)내의 전하를 수집 또는 상기 수집된 전하를 패널 커패시터(Cp)내로 인가하는 역할을 수행하는 에너지 회수 회로(253)를 구비한다.
상기의 제 1 전압 스위칭부(255)는 제 1 전압원인 유지방전 전압원(Vs)에 애노드 단자가 연결된 제 1 다이오드(D21)와 제 1 다이오드(D21)의 캐소드 단자와 연결된 제 1 스위칭 소자(S21)의 스위칭 동작에 의해 패널 커패시터(Cp)에 유지방전 전압을 인가하고, 접지단에 연결된 제 2 스위칭 소자(S22)의 스위칭 동작을 통해 패널 커패시터(Cp)에 그라운드 전압(Vg)을 인가한다.
상기의 제 2 전압 스위칭부(257)는 제 2 전압원인 바이어스 전압원(Ve)에 연결된 제 3 스위칭 소자(S23)의 스위칭 동작을 통해 패널 커패시터(Cp)에 유지방전 전압(Vs)보다 크기가 큰 바이어스 전압(Ve)을 인가한다.
상기의 에너지 회수 회로(253)는, 패널 커패시터(Cp)에 연결된 일단이 인덕터(l21)와, 상기 인덕터의 타단인 접속노드(N21)의 전압이 유지방전 전압(Vs)과 그라운드 전압(Vg)사이로 유지되도록 하는 과전압 클램핑 방지부(252)와, 패널 커패시터(Cp)에 남아있는 전하들의 소집 및 패널 커패시터(Cp)에 소집된 전하들의 인가를 결정하는 전력회수 스위칭부(251)와, 패널 커패시터(Cp)에서 소집된 전하들을 축적하고, 축적된 전하들을 패널 커패시터(Cp)로 방출하는 에너지 저장부(254)를 구비한다.
상기 과전압 클램핑 방지부는, 접속노드(N21)에서 결합된 제 2 다이오드(D22) 및 제 3 다이오드(D23)와, 제 2 다이오드(D22)의 캐소드 단자에 일단이 연결되고 타단은 유지방전 전압원(Vs)에 연결된 제 4 스위칭 소자(S24)를 구비하고, 제 3 다이오드(D23)의 애노드 단자는 접지단에 연결된다.
상기 전력회수 스위칭부(251)는, 접속노드(N21)에서 결합된 제 4 다이오드(D24) 및 제 5 다이오드(D25)와, 제 4 다이오드(D24)의 애노드 단자에 직렬 연결된 제 5 스위칭 소자(S25)와, 제 5 다이오드(D25)의 캐소드 단자에 직렬 연결된 제 6 스위칭 소자(S26)를 구비하여, 패널 커패시터(Cp)내의 전하들의 소집 및 소집된 전 하들의 인가를 결정한다.
상기 에너지 저장부(254)는 커패시터(Cxerc)로 구현된다.
상기의 제 1 스위칭 소자 내지 제 6 스위칭 소자 각각은 전계효과 트랜지스터(FET)일 수 있으며, 전계효과 트랜지스터는 소스 단자에 애노드 단자가 연결되고, 드레인 단자에 캐소드 단자가 연결되는 내부 다이오드를 구비한다.
각 스위칭 소자를 전계효과 트랜지스터(FET)로 구현하는 경우는 도 8에 도시된 대로, 제 1 스위칭 소자(S21)의 소스 단자는 패널 커패시터(Cp)에, 드레인 단자는 제 1 다이오드(D21)의 캐소드 단자에 연결되고, 제 2 스위칭 소자(S22)의 소스 단자는 접지단에, 드레인 단자는 패널 커패시터(Cp) 및 인덕터(L21)에 연결되고, 제 3 스위칭 소자(S23)의 소스 단자는 패널 커패시터(Cp)에, 드레인 단자는 제 2 전압원(Ve)에 연결되고, 제 4 스위칭 소자(S24)의 소스 단자는 제 1 전압원(Vs)에, 드레인 단자는 제 2 다이오드(D22)의 캐소드 단자에 연결되고, 제 5 스위칭 소자(S25)의 소스 단자는 제 4 다이오드(D24)의 애노드 단자에, 드레인 단자는 에너지 저장용 커패시터(Cxerc)에 연결되고, 제 6 스위칭 소자(S26)의 소스 단자는 에너지 저장용 커패시터(Cxerc)에, 드레인 단자는 제 5 다이오드(D25)의 캐소드 단자에 연결된다.
X 구동부(208)의 동작에 관해 도 9 내지 도 10을 참조하여 설명한다. 플라즈마 디스플레이 패널의 주사전극 라인들(Y1, ...,Yn)에는 리셋 기간(PR)에 유지방전 전압(Vs)에서 상승 기울기를 갖는 상승 램프 함수가 인가되어 상승 전압(Vset)만큼 상승하여 최종적으로 상승 최고 전압(Vset+Vs)에 도달하고, 유지방전 전압 (Vs)에서 하강 기울기를 갖는 하강 램프 함수가 인가되어 최종적으로 하강 최저 전압(Vnf)에 도달한다. 어드레스 기간(PA)에는 스캔 하이 전압(Vsch)을 갖다가 순차적으로 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가되고, 유지방전 기간(PS)에는 유지방전 전압(Vs)과 그라운드 전압(Vg)을 갖는 유지펄스가 인가된다.
플라즈마 디스플레이 패널의 어드레스 전극 라인들(A1, ...,Am)에는 리셋 기간(PR)에 그라운드 전압(Vg)이 인가되고, 어드레스 기간(PA)에 상기 주사펄스에 맞춰 어드레스 전압(Vs)을 갖는 표시 데이터 신호가 인가되며, 유지방전 기간(PS)에 그라운드 전압(Vg)이 인가된다.
플라즈마 디스플레이 패널의 유지전극 라인들(X1, ...,Xn)에는, 리셋 기간(PR) 및 어드레스 기간(PA)에 바이어스 전압(Ve)이 인가되고, 유지방전 기간에 유지방전 전압(Vs)과 그라운드 전압(Vg)을 갖는 유지펄스가 인가된다.
먼저 바이어스 전압(Ve)을 인가하기 위하여, 시간 t1에서 t2까지, 제 2 전압 스위칭부(257)의 제 3 스위칭 소자(S23)가 로우레벨(Low)에서 하이레벨(High)로 턴 온 되어 패널 커패시터(Cp)에 바이어스 전압(Ve)이 인가된다. 이때 바이어스 전압(Ve)은 제 1 전압 스위칭부(255)의 제 1 다이오드(D21)로 인하여 제 1 전압 스위칭부(255)에 영향을 미치지 못하게 되며, 과전압 방지 클램핑부(251)의 제 4 스위칭 소자(S24)가 로우레벨(Low)로 턴 오프 되어 제 1 전압원(Ve)에 영향을 미치지 않게 된다.
유지방전 전압(Vs)과 그라운드 전압(Vg)을 인가하기 위하여, 시간 t2에서, 제 1 전압 스위칭부(255)의 제 1 스위칭 소자(S21)와 제 2 스위칭 소자(S22)가 교 대로 턴 온 되고, 제 3 스위칭 소자(S23)는 하이레벨(High)에서 로우레벨(Low)로 턴 오프 되며, 제 4 스위칭 소자(S24)는 클램핑을 위해 로우레벨(Low)에서 하이레벨(High)로 턴 온 된다. 도 6에 도시된 X 구동부와 달리 도 8의 X 구동부의 과전압 방지 클램핑부(252)는 제 2 전압원(Ve)이 아닌 제 1 전압원(Vs)에 연결되어 클램핑 능력이 개선되고, 제 4 스위칭 소자(S24)를 더 구비하여 1 전압 스위칭부(S21)에 바이어스 전압(Ve)이 영향을 미치지 않게 된다. 도 9는 클램핑 능력이 개선됨을 보여주는 도면으로 유지펄스 인가시 도 7과 달리 바이어스 전압의 오버슈트가 존재하지 않고 안정적으로 유지방전 전압에 도달함을 알 수 있다. 한편, 과전압 클램핑 방지부(252)의 제 2 다이오드(D22)에는 서지(Surge) 전류가 흘러 EMI 노이즈가 발생하게 되나 상기 제 4 스위칭 소자(S24)를 더 구비함으로써, FET의 동작저항(Rds, on)을 이용하여 서지(Surge) 전류를 약화시킬 수 있게 된다. 이로 인하여, 통상 동작저항이 낮은 FET를 사용하여 전력소비를 줄여야하는 문제점에서 벗어나 동작저항이 큰 FET를 제 4 스위칭 소자(S24)로 사용할 수 있게 되는 이점이 있다.
한편, 유지방전 전압(Vs)과 그라운드 전압(Vg)을 갖는 유지펄스의 계속적인 인가로 패널 커패시터(Cp)에서 에너지 소모가 커지므로, 이를 방지하기 위하여 에너지 회수 회로(253)가 동작을 하게 된다. 에너지 저장용 커패시터(Cxerc)에는 항상 소정의 전압이 충전되어 있으며, 패널 커패시터(Cp)에 유지방전 전압(Vs)이 인가된 경우, 패널 커패시터(Cp)내의 전하를 수집하기 위하여, 전력회수 스위칭부(251)의 제 6 스위칭 소자(S26)가 하이레벨로 턴 온 되고, 패널 커패시터(Cp)에 그라운드 전압(Vg)이 인가된 경우, 패널 커패시터(Cp)내로 전하를 인가하기 위하여, 전력회수 스위칭부(251)의 제 5 스위칭 소자(S25)가 하이레벨로 턴 온 된다.
상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 본 발명의 플라즈마 디스플레이 패널의 구동장치에서, 바이어스 전압의 크기가 유지방전 전압의 크기보다 큰 경우에, X 구동부의 에너지 회수 회로 내의 과전압 클램핑 방지부에 제 4 스위칭 소자를 더 구비함으로써 클램핑 능력을 개선하고, 바이어스 전압 인가시 유지방전 전압을 인가하기 위해 스위칭을 수행하는 제 1 전압 스위칭부로의 영향을 최소화 할 수 있게 된다.
둘째, 상기의 제 4 스위칭 소자를 FET로 구현하였을 때, 종래에는 FET의 동작저항이 커지면 소비전력이 커지므로 동작저항이 작은 FET를 사용하는 것이 바람직하였으나 본 발명에서는 과전압 클램핑 방지부에서 사용되는 제 2 다이오드(D22)에 흐르는 서지(Surge) 전류의 영향을 최소화 하도록 하기 위해, 제 4 스위칭 소자로서 큰 동작저항을 갖는 FET를 사용하는 것이 가능하게 된다. 따라서 서지(Surge)전류로 인한 EMI 노이지를 저감할 수 있게된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (7)

  1. 주사전극 라인들과, 상기 주사전극 라인들에 나란히 배치되는 유지전극 라인들과, 상기 주사전극 라인들 및 유지전극 라인들에 교차하는 어드레스 전극 라인들을 구비하는 플라즈마 디스플레이 패널에 대하여, 상기 플라즈마 디스플레이 패널을 구동하기 위하여 리셋 기간, 어드레스 기간 및 유지방전 기간으로 구성되는 구동신호를 상기 각 전극 라인들에 인가하고, 방전셀 내부의 전하들을 소집하거나 소집된 전하들을 상기 방전셀에 인가하는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    제 1 전압원에 애노드 단자가 연결된 제 1 다이오드와, 상기 제 1 다이오드의 캐소드 단자와 연결된 제 1 스위칭 소자를 통해 상기 유지전극 라인들에 제 1 전압을 인가하고, 접지단에 연결된 제 2 스위칭 소자를 통해 상기 유지전극 라인들에 그라운드 전압을 인가하는 제 1 전압 스위칭부;
    제 2 전압원에 연결된 제 3 스위칭 소자를 통해 상기 유지전극 라인들에 상기 제 1 전압보다 크기가 큰 제 2 전압을 인가하는 제 2 전압 스위칭부; 및
    상기 유지전극 라인들과 인덕터를 통해 연결되는 접속노드의 전압이 상기 제 1 전압과 그라운드 전압 사이에 유지되도록, 상기 접속노드에서 결합된 제 2 및 제 3 다이오드와, 상기 제 2 다이오드의 캐소드 단자에 일단이 연결되고 타단은 상기 제 1 전압원에 연결된 제 4 스위칭 소자를 구비하고, 상기 제 3 다이오드의 애노드 단자는 상기 접지단에 연결되는 과전압 방지 클램핑부를 포함하는 에너지 회수 회로;를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  2. 제 1 항에 있어서, 상기 에너지 회수 회로는,
    상기 접속노드에서 결합된 제 4 및 제 5 다이오드와, 상기 제 4 다이오드의 애노드 단자에 직렬 연결된 제 5 스위칭 소자와, 상기 제 5 다이오드의 캐소드 단자에 직렬 연결된 제 6 스위칭 소자에 의하여, 상기 방전셀에 남아있는 전하들의 소집 및 상기 방전셀에 상기 소집된 전하들의 인가를 결정하는 전력회수 스위칭부와;
    상기 전력회수 스위칭부의 제 5 및 제 6 스위칭 소자 사이에 연결되어 상기 제 5 및 제 6 스위칭 소자의 스위칭에 따라, 상기 방전셀에서 소집하는 전하들을 축적하고, 상기 축적된 전하들을 상기 방전셀로 방출하는 에너지 저장부;를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  3. 제 2 항에 있어서, 상기 각각의 스위칭 소자는,
    소스 단자와 드레인 단자 및 게이트 단자를 포함하는 전계 효과 트랜지스터(FET)인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  4. 제 3 항에 있어서, 상기 제 1 스위칭 소자의 소스 단자는 상기 유지전극 라인들에 연결되고, 상기 제 2 스위칭 소자의 소스 단자는 상기 접지단에 연결되고, 상기 제 3 스위칭 소자의 소스 단자는 상기 유지전극 라인들에 연결되고, 상기 제 4 스위칭 소자의 소스 단자는 상기 제 1 전압원에 연결되고, 상기 제 5 스위칭 소 자의 소스 단자는 상기 제 4 다이오드의 애노드 단자에 연결되고, 상기 제 6 스위칭 소자의 드레인 단자는 상기 제 5 다이오드의 캐소드 단자에 연결되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  5. 제 4 항에 있어서,
    상기 제 3 스위칭 소자가 온(On) 상태이면 상기 제 4 스위칭 소자가 오프(Off) 상태이고, 상기 제 3 스위칭 소자가 오프 상태이면 상기 제 4 스위칭 소자가 온 상태인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  6. 제 5 항에 있어서, 상기 제 1 전압은,
    상기 유지방전 기간에서 상기 주사전극 라인들 및 유지전극 라인들에 인가되어 유지방전을 일으키기 위한 유지방전 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  7. 제 6 항에 있어서, 상기 제 2 전압은,
    상기 리셋 기간 및 어드레스 기간에서 상기 유지전극 라인들에 인가되는 바이어스 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
KR1020040092354A 2004-11-12 2004-11-12 플라즈마 디스플레이 패널의 구동장치 KR100573165B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040092354A KR100573165B1 (ko) 2004-11-12 2004-11-12 플라즈마 디스플레이 패널의 구동장치
JP2005202256A JP4199216B2 (ja) 2004-11-12 2005-07-11 装置
US11/270,467 US7439942B2 (en) 2004-11-12 2005-11-10 Plasma display panel driving apparatus
CNB2005101246480A CN100507989C (zh) 2004-11-12 2005-11-14 等离子体显示面板驱动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040092354A KR100573165B1 (ko) 2004-11-12 2004-11-12 플라즈마 디스플레이 패널의 구동장치

Publications (1)

Publication Number Publication Date
KR100573165B1 true KR100573165B1 (ko) 2006-04-24

Family

ID=36385754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040092354A KR100573165B1 (ko) 2004-11-12 2004-11-12 플라즈마 디스플레이 패널의 구동장치

Country Status (4)

Country Link
US (1) US7439942B2 (ko)
JP (1) JP4199216B2 (ko)
KR (1) KR100573165B1 (ko)
CN (1) CN100507989C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915832B2 (en) * 2005-05-23 2011-03-29 Panasonic Corporation Plasma display panel drive circuit and plasma display apparatus
KR100774915B1 (ko) * 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2008129552A (ja) * 2006-11-27 2008-06-05 Hitachi Ltd プラズマディスプレイ装置
CN109493808B (zh) * 2017-09-12 2020-11-17 元太科技工业股份有限公司 显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004389A (ko) * 1999-06-28 2001-01-15 김영환 플라즈마 디스플레이 패널 구동방법
JP2001056666A (ja) 1999-08-20 2001-02-27 Matsushita Electric Ind Co Ltd 駆動回路、表示装置および駆動方法
KR20010088661A (ko) * 2001-08-18 2001-09-28 이규찬 방전표시장치용 에너지 회수 서스테인 구동회로 및 구동방법
KR20040082165A (ko) * 2003-03-18 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 전력 회수 장치 및 이를구비하는 플라즈마 디스플레이 패널의 구동장치
KR20050081012A (ko) * 2004-02-12 2005-08-18 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672669B2 (ja) 1996-05-31 2005-07-20 富士通株式会社 平面表示装置の駆動装置
JP4116301B2 (ja) 1999-11-09 2008-07-09 松下電器産業株式会社 プラズマディスプレイ装置
JP2002215084A (ja) 2001-01-17 2002-07-31 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置とその駆動方法
KR100456680B1 (ko) * 2002-01-11 2004-11-10 재단법인서울대학교산학협력재단 플라즈마 디스플레이 패널의 전력 회수 구동 회로
FR2840440B1 (fr) * 2002-05-31 2004-09-10 Thomson Plasma Dispositif d'alimentation d'electrodes d'un panneau de visualisation a plasma
KR100648685B1 (ko) * 2005-10-11 2006-11-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004389A (ko) * 1999-06-28 2001-01-15 김영환 플라즈마 디스플레이 패널 구동방법
JP2001056666A (ja) 1999-08-20 2001-02-27 Matsushita Electric Ind Co Ltd 駆動回路、表示装置および駆動方法
KR20010088661A (ko) * 2001-08-18 2001-09-28 이규찬 방전표시장치용 에너지 회수 서스테인 구동회로 및 구동방법
KR20040082165A (ko) * 2003-03-18 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 전력 회수 장치 및 이를구비하는 플라즈마 디스플레이 패널의 구동장치
KR20050081012A (ko) * 2004-02-12 2005-08-18 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치

Also Published As

Publication number Publication date
CN100507989C (zh) 2009-07-01
CN1773587A (zh) 2006-05-17
JP2006139252A (ja) 2006-06-01
US7439942B2 (en) 2008-10-21
US20060103605A1 (en) 2006-05-18
JP4199216B2 (ja) 2008-12-17

Similar Documents

Publication Publication Date Title
KR100489876B1 (ko) 플라즈마 디스플레이 패널
JP4199216B2 (ja) 装置
KR100590112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US7714807B2 (en) Plasma display apparatus and method of driving the same
KR100544139B1 (ko) 디스플레이 패널구동장치
KR100581965B1 (ko) 플라즈마 디스플레이 패널의 구동장치
US8049682B2 (en) Plasma display device
US7474278B2 (en) Plasma display apparatus and method of driving the same
KR20070093581A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100730153B1 (ko) 디스플레이 패널의 전력회수장치 및 이를 구비하는디스플레이 패널의 구동장치
KR100741077B1 (ko) 디스플레이 패널의 구동장치
KR100528931B1 (ko) 리셋 기능이 향상된 방전 디스플레이 장치
KR100708746B1 (ko) 디스플레이 패널의 구동장치
KR100615213B1 (ko) 전원 공급이 효율적으로 수행되는 방전 표시 장치
KR100522705B1 (ko) 플라즈마 디스플레이 패널의 전원공급장치 및 이를 구비한플라즈마 디스플레이 패널
KR100659111B1 (ko) 디스플레이 패널의 구동장치
KR100777748B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
KR100795794B1 (ko) 안정적으로 주사 전극 라인들을 구동하는 방전 표시 장치
US20080007489A1 (en) Apparatus for driving plasma display panel
KR101183459B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
KR100759575B1 (ko) 디스플레이 패널의 전력회수장치 및 이를 구비하는디스플레이 패널의 구동장치
KR100719586B1 (ko) 디스플레이 패널의 구동장치
KR100760290B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR20080038545A (ko) 디스플레이 패널의 구동장치
KR20080081648A (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee