KR100784520B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100784520B1
KR100784520B1 KR1020060015895A KR20060015895A KR100784520B1 KR 100784520 B1 KR100784520 B1 KR 100784520B1 KR 1020060015895 A KR1020060015895 A KR 1020060015895A KR 20060015895 A KR20060015895 A KR 20060015895A KR 100784520 B1 KR100784520 B1 KR 100784520B1
Authority
KR
South Korea
Prior art keywords
voltage
sustain
unit
supply unit
inductor
Prior art date
Application number
KR1020060015895A
Other languages
English (en)
Other versions
KR20070082810A (ko
Inventor
전명제
정윤권
강봉구
서주원
이수창
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060015895A priority Critical patent/KR100784520B1/ko
Publication of KR20070082810A publication Critical patent/KR20070082810A/ko
Application granted granted Critical
Publication of KR100784520B1 publication Critical patent/KR100784520B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 스캔 전극(Y) 및 서스테인 전극(Z)을 구동시키기 위한 구동부를 개선한 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, 전압원이 공급하는 Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙하는 서스테인 펄스를 발생시켜 사용함으로써, 구동부에 사용되는 스위칭 소자들의 내전압 특성을 낮추어 전체 제조단가를 저감시키는 효과가 있다.
이러한 본 발명의 플라즈마 디스플레이 장치는 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널과, 양(+)전압원이 공급하는 Vs/2전압을 입력받아 -Vs/2전압으로 반전시키고, 상기 반전시킨 -Vs/2전압과 상기 Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙(Swing)하는 서스테인 펄스를 상기 스캔 전극과 서스테인 전극에 교번되게 공급하는 구동부를 포함하는 것이 바람직하다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 종래 플라즈마 디스플레이 장치의 구동부의 구성에 대해 설명하기 위한 도면.
도 2는 종래 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면.
도 3은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면.
도 4a 내지 도 4b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 장치의 구조의 일례를 설명하기 위한 도면.
도 5는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면.
도 6은 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도면.
도 7은 본 발명의 플라즈마 디스플레이 장치의 구동부의 구성을 설명하기 위한 도면.
도 8a 내지 도 8i는 본 발명의 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면.
도 9는 본 발명의 플라즈마 디스플레이 장치의 구동부의 또 다른 구성을 설 명하기 위한 도면.
도 10a 내지 도 10i는 도 9의 본 발명의 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
300 : 플라즈마 디스플레이 패널 301 : 데이터 구동부
302 : 스캔 구동부 303 : 서스테인 구동부
본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 보다 상세하게는 스캔 전극(Y) 및 서스테인 전극(Z)을 구동시키기 위한 구동부를 개선한 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.
플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 소정의 구동 신호를 공급하는 구동부를 포함하여 이루어진다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode), 예를 들면 스캔 전극(Y), 서스테인 전극(Z), 어드레스 전극(X)이 형성된다.
그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 공급한다.
그러면, 방전 셀 내에서는 공급되는 구동 전압에 의해 방전이 발생한다. 여 기서, 방전 셀 내에서 구동 전압에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
여기서, 플라즈마 디스플레이 패널의 방전 셀 내에서 발생하는 방전은 리셋 방전, 어드레스 방전, 서스테인 방전 등이 있다.
리셋 방전은 모든 방전 셀을 초기화하기 위한 방전 이고, 어드레스 방전은 표시 방전인 서스테인 방전이 발생될 방전 셀을 선택하기 위한 방전 이고, 서스테인 방전은 영상을 화면상에 표시하기 위한 표시 방전이다.
여기서 서스테인 방전은 스캔 전극(Y)과 서스테인 전극(Z)으로 공급되는 서스테인 펄스에 의해 발생한다.
이러한 서스테인 방전을 발생시키는 서스테인 펄스를 스캔 전극(Y)과 서스테인 전극(Z)으로 공급하는 종래 플라즈마 디스플레이 장치의 구동부에 대해 살펴보면 다음과 같다.
도 1은 종래 플라즈마 디스플레이 장치의 구동부의 구성에 대해 설명하기 위한 도면이다.
도 1을 살펴보면, 종래 플라즈마 디스플레이 장치의 구동부는 제 1, 2 전압 저장부(100, 101), 제 1, 2 전압 공급부(110, 111), 제 1, 2 전압 회수부(120, 121), 제 1, 2 인덕터부(150, 151), 제 1, 2 서스테인 전압 공급부(130, 131) 및 제 1, 2 기저 전압 공급부(140, 141)를 포함한다.
이러한 종래 플라즈마 디스플레이 장치의 구동부이 동작을 첨부된 도 2를 결부하여 살펴보면 다음과 같다.
도 2는 종래 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면이다.
도 2를 살펴보면, d1기간에서 제 1 전압 공급부(110)가 온(ON) 되면 제 1 전압 저장부(100)에 저장된 전압이 제 1 인덕터부(150)에 의한 LC 공진을 통해 스캔 전극(Y)으로 공급된다. 이에 따라, 스캔 전극(Y)의 전압이 기저 전압(GND)부터 점진적으로 상승한다.
다음, d2기간에서 제 1 서스테인 전압 공급부(130)가 온 되면, 스캔 전극(Y)으로 서스테인 전압(Vs)이 공급된다. 이에 따라 스캔 전극(Y)의 전압이 서스테인 전압(Vs)을 유지한다.
다음, d3기간에서 제 1 전압 공급부(110) 및 제 1 서스테인 전압 공급부(130)가 오프(OFF)된 상태에서 제 1 전압 회수부(120)가 온 되면, 스캔 전극(Y) 상의 무효 전압이 제 1 인덕터부(150)에 의한 LC공진을 통해 제 1 전압 저장부(100)로 회수되어 저장된다. 이에 따라, 스캔 전극(Y)의 전압이 서스테인 전압(Vs)으로부터 점진적으로 하강하게 된다.
다음, d4기간에서 제 1 기저 전압 공급부(140)가 온 되면, 기저 전압(GND)이 스캔 전극(Y)으로 공급된다. 이에 따라, 스캔 전극(Y)의 전압이 기저 전압(GND)을 소정 시간 유지한다. 이와 함께, 제 2 전압 공급부(111)가 온(ON) 되면 제 2 전압 저장부(101)에 저장된 전압이 제 2 인덕터부(151)에 의한 LC 공진을 통해 서스테인 전극(Z)으로 공급된다. 이에 따라, 서스테인 전극(Z)의 전압이 기저 전압(GND)부터 점진적으로 상승한다.
다음, d5기간에서 제 2 서스테인 전압 공급부(131)가 온 되면, 서스테인 전극(Z)으로 서스테인 전압(Vs)이 공급된다. 이에 따라 서스테인 전극(Z)의 전압이 서스테인 전압(Vs)을 유지한다.
다음, d6기간에서 제 2 전압 공급부(111) 및 제 2 서스테인 전압 공급부(131)가 오프(OFF)된 상태에서 제 2 전압 회수부(121)가 온 되면, 서스테인 전극(Z) 상의 무효 전압이 제 2 인덕터부(151)에 의한 LC공진을 통해 제 2 전압 저장부(101)로 회수되어 저장된다. 이에 따라 서스테인 전극(Z)의 전압이 서스테인 전압(Vs)으로부터 점진적으로 하강하게 된다.
이러한 과정으로 종래 플라즈마 디스플레이 장치의 구동부는 스캔 전극(Y) 및 서스테인 전극(Z)에 기저 전압(GND)부터 서스테인 전압(Vs)까지 스윙(Swing)하는 서스테인 펄스를 교번되게 공급하게 된다.
여기서, 전술한 서스테인 전압(Vs)은 대략 170V이상 200V이하 정도의 고전압이고, 이에 따라 기저 전압(GND)부터 서스테인 전압(Vs)까지 스윙(Swing)하는 서스테인 펄스를 공급하는 종래 플라즈마 디스플레이 장치의 구동부에 사용되는 스위칭(Switching) 소자들은 상대적으로 높은 내전압 특성을 가져야 한다.
결국 플라즈마 디스플레이 장치의 제조 단가가 상승하는 문제점이 발생한다.
상술한 문제점을 해결하기 위해 본 발명은 서스테인 펄스를 공급하기 위한 구동부를 개선하여 사용되는 스위칭 소자들의 내전압 특성을 낮추는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널과, 양(+)전압원이 공급하는 Vs/2전압을 입력받아 -Vs/2전압으로 반전시키고, 상기 반전시킨 -Vs/2전압과 상기 Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙(Swing)하는 서스테인 펄스를 상기 스캔 전극과 서스테인 전극에 교번되게 공급하는 구동부를 포함하는 것이 바람직하다.
또한, 상기 구동부는 제 1 인덕터부과, 상기 제 1 인덕터부를 통해 스캔 전극에 점진적으로 상승하는 전압을 공급하는 제 1 상승 전압 공급부과, 상기 스캔 전극에 Vs/2전압을 공급하는 제 1 양서스테인 전압 공급부와, 상기 제 1 양서스테인 전압 공급부가 공급하는 Vs/2전압으로 -Vs/2전압을 발생시키는 제 1 반전 전압 발생부와, 상기 제 1 인덕터부를 통해 스캔 전극에 점진적으로 하강하는 전압을 공급하는 제 1 하강 전압 공급부와, 상기 스캔 전극에 제 1 반전 전압 발생부가 발생시킨 -Vs/2전압을 공급하는 제 1 음서스테인 전압 공급부와, 제 2 인덕터부와, 상기 제 2 인덕터부를 통해 서스테인 전극에 점진적으로 상승하는 전압을 공급하는 제 2 상승 전압 공급부와, 상기 서스테인 전극에 Vs/2전압을 공급하는 제 2 양서스테인 전압 공급부와, 상기 제 2 양서스테인 전압 공급부가 공급하는 Vs/2전압으로 -Vs/2전압을 발생시키는 제 2 반전 전압 발생부와, 상기 제 2 인덕터부를 통해 서 스테인 전극에 점진적으로 하강하는 전압을 공급하는 제 2 하강 전압 공급부 및 상기 서스테인 전극에 제 2 반전 전압 발생부가 발생시킨 -Vs/2전압을 공급하는 제 2 음서스테인 전압 공급부를 포함하는 것을 특징으로 한다.
또한, 상기 스캔 전극으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 상기 제 2 하강 전압 공급부 및 제 2 음서스테인 전압 공급부는 모두 온(On) 상태인 것을 특징으로 한다.
또한, 상기 서스테인 전극으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 상기 제 1 하강 전압 공급부 및 제 1 음서스테인 전압 공급부는 모두 온(On) 상태인 것을 특징으로 한다.
또한, 상기 제 1, 2 반전 전압 발생부는 상기 Vs/2전압을 저장하는 제 1, 2 전압 저장용 캐패시터부를 포함하는 것을 특징으로 한다.
또한, 상기 제 1, 2 반전 전압 발생부는 제 1, 2 하강 전압 공급부와 각각 병렬 배치되는 것을 특징으로 한다.
또한, 상기 제 1, 2 반전 전압 발생부와 접지(GND) 사이에는 상기 제 1, 2 반전 전압 발생부에 저장되는 전압이 상기 접지(GND)로 빠지는 것을 방지하는 제 1, 2 역전류 방지부가 각각 더 구비되는 것을 특징으로 한다.
또한, 상기 제 1 인덕터부와 상기 Vs/2전압을 공급하는 양전압원의 사이 및 상기 제 1 인덕터부와 상기 -Vs/2전압을 갖는 -Vs/2전압 노드(node)의 사이에는 상기 제 1 인덕터부에 발생하는 과전압을 클램핑(Clamping)하는 제 1 클램핑부와 제 2 클램핑부가 더 구비되는 것을 특징으로 한다.
또한, 상기 제 2 인덕터부와 상기 Vs/2전압을 공급하는 양전압원의 사이 및 상기 제 2 인덕터부와 상기 -Vs/2전압을 갖는 -Vs/2전압 노드(node)의 사이에는 상기 제 2 인덕터부에 발생하는 과전압을 클램핑(Clamping)하는 제 3 클램핑부와 제 4 클램핑부가 더 구비되는 것을 특징으로 한다.
또한, 상술한 목적을 이루기 위한 본 발명의 또 다른 플라즈마 디스플레이 장치는 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널과, 음(-)전압원이 공급하는 -Vs/2전압을 입력받아 Vs/2전압으로 반전시키고, 상기 반전시킨 Vs/2전압과 상기 -Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙(Swing)하는 서스테인 펄스를 상기 스캔 전극과 서스테인 전극에 교번되게 공급하는 구동부를 포함하는 것이 바람직하다.
또한, 상기 구동부는 제 1 인덕터부와, 상기 제 1 인덕터부를 통해 스캔 전극에 점진적으로 하강하는 전압을 공급하는 제 1 하강 전압 공급부와, 상기 스캔 전극에 -Vs/2전압을 공급하는 제 1 음서스테인 전압 공급부와, 상기 제 1 음서스테인 전압 공급부가 공급하는 -Vs/2전압으로 Vs/2전압을 발생시키는 제 1 반전 전압 발생부와, 상기 제 1 인덕터부를 통해 스캔 전극에 점진적으로 상승하는 전압을 공급하는 제 1 상승 전압 공급부와, 상기 스캔 전극에 제 1 반전 전압 발생부가 발생시킨 Vs/2전압을 공급하는 제 1 양서스테인 전압 공급부와, 제 2 인덕터부와, 상기 제 2 인덕터부를 통해 서스테인 전극에 점진적으로 하강하는 전압을 공급하는 제 2 하강 전압 공급부와, 상기 서스테인 전극에 -Vs/2전압을 공급하는 제 2 음서스테인 전압 공급부와, 상기 제 2 음서스테인 전압 공급부가 공급하는 -Vs/2전압으로 Vs/2 전압을 발생시키는 제 2 반전 전압 발생부와, 상기 제 2 인덕터부를 통해 서스테인 전극에 점진적으로 상승하는 전압을 공급하는 제 2 상승 전압 공급부와, 상기 서스테인 전극에 제 2 반전 전압 발생부가 발생시킨 Vs/2전압을 공급하는 제 2 양서스테인 전압 공급부를 포함하는 것을 특징으로 한다.
또한, 상기 스캔 전극으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 상기 제 2 음서스테인 전압 공급부는 온(On) 상태인 것을 특징으로 한다.
또한, 상기 서스테인 전극으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 상기 제 1 음서스테인 전압 공급부는 온(On) 상태인 것을 특징으로 한다.
또한, 상기 제 1, 2 반전 전압 발생부는 상기 -Vs/2전압을 저장하는 제 1, 2 전압 저장용 캐패시터부를 포함하는 것을 특징으로 한다.
또한, 상기 제 1, 2 반전 전압 발생부는 제 1, 2 상승 전압 공급부와 각각 병렬 배치되는 것을 특징으로 한다.
또한, 상기 제 1, 2 반전 전압 발생부와 접지(GND) 사이에는 상기 제 1, 2 반전 전압 발생부에 저장되는 전압이 상기 접지(GND)로 빠지는 것을 방지하는 제 1, 2 역전류 방지부가 각각 더 구비되는 것을 특징으로 한다.
또한, 상기 제 1 인덕터부와 상기 -Vs/2전압을 공급하는 음전압원의 사이 및 상기 제 1 인덕터부와 상기 Vs/2전압을 갖는 Vs/2전압 노드의 사이에는 상기 제 1 인덕터부에 발생하는 과전압을 클램핑하는 제 1 클램핑부와 제 2 클램핑부가 더 구 비되는 것을 특징으로 한다.
또한, 상기 제 2 인덕터부와 상기 -Vs/2전압을 공급하는 음전압원의 사이 및 상기 제 2 인덕터부와 상기 Vs/2전압을 갖는 Vs/2전압 노드의 사이에는 상기 제 2 인덕터부에 발생하는 과전압을 클램핑하는 제 3 클램핑부와 제 4 클램핑부가 더 구비되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.
도 3은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면이다.
도 3을 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(300)과, 구동부(301)를 포함한다.
플라즈마 디스플레이 패널(300)은 스캔 전극(Y)과 서스테인 전극(Z)을 포함한다. 아울러, 본 발명에 따른 플라즈마 디스플레이 패널(300)은 어드레스 전극(X)을 더 포함하는 것이 바람직하다.
구동부(301)는 플라즈마 디스플레이 패널(300)의 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스를 공급하여 스캔 전극(Y)과 서스테인 전극(Z)을 구동시킨다.
특히, 구동부(301)는 양(+)전압원이 공급하는 Vs/2전압을 입력받아 -Vs/2전압으로 반전시키고, 반전시킨 -Vs/2전압과 Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙(Swing)하는 서스테인 펄스를 스캔 전극(Y)과 서스테인 전극(Z) 에 교번되게 공급함으로써 스캔 전극(Y)과 서스테인 전극(Z)을 구동시킨다.
아울러, 구동부(301)는 플라즈마 디스플레이 패널(300)의 스캔 전극(Y)에 리셋 펄스와 스캔 펄스를 공급하고, 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb)을 공급하는 것이 더욱 바람직하다.
이러한, 본 발명의 플라즈마 디스플레이 장치의 주요 특징인 구동부(301)는 이후의 설명을 통해 보다 명확히 될 것이다.
여기서, 플라즈마 디스플레이 패널(300)의 구조의 일례를 첨부된 도 4a 내지 도 4b를 결부하여 상세히 살펴보면 다음과 같다.
도 4a 내지 도 4b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 장치의 구조의 일례를 설명하기 위한 도면이다.
먼저, 도 4a를 살펴보면 본 발명의 플라즈마 디스플레이 패널은 전극(Electrode), 바람직하게는 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 형성되는 전면 기판(401)을 포함하는 전면 패널(400)과, 전술한 스캔 전극(402, Y) 및 서스테인 전극(403, Z)과 교차하는 전극, 바람직하게는 어드레스 전극(413, X)이 형성되는 후면 기판(411)을 포함하는 후면 패널(410)이 합착되어 이루어진다.
여기서, 전면 기판(401) 상에 형성되는 전극, 바람직하게는 스캔 전극(402, Y)과 서스테인 전극(403, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.
이러한 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 형성된 전면 기판(401)의 상부에는 스캔 전극(402, Y)과 서스테인 전극(403, Z)을 덮도록 유전체 층 , 바람직하게는 상부 유전체 층(404)이 형성된다.
이러한, 상부 유전체 층(404)은 스캔 전극(402, Y) 및 서스테인 전극(403, Z)의 방전 전류를 제한하며 스캔 전극(402, Y)과 서스테인 전극(403, Z) 간을 절연시킨다.
이러한, 상부 유전체 층(404) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(405)이 형성된다. 이러한 보호 층(405)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(404) 상부에 증착하는 방법 등을 통해 형성된다.
한편, 후면 기판(411) 상에 형성되는 전극, 바람직하게는 어드레스 전극(413, X)은 방전 셀에 데이터(Data) 펄스를 공급하기 위한 전극이다.
이러한 어드레스 전극(413, X)이 형성된 후면 기판(411)의 상부에는 어드레스 전극(413, X)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(415)이 형성된다.
이러한, 하부 유전체 층(415)은 어드레스 전극(413, X)을 절연시킨다.
이러한 하부 유전체 층(415)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type) 또는 웰 타입(Well Type) 등의 격벽(412)이 형성된다. 이에 따라, 전면 기판(401)과 후면 기판(411)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성된다.
여기서, 격벽(412)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(412)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표 시를 위한 가시 광을 방출하는 형광체 층(414)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
이상에서 설명한 본 발명의 플라즈마 디스플레이 패널에서는 스캔 전극(402, Y), 서스테인 전극(403, Z) 또는 어드레스 전극(413, X) 중 적어도 하나 이상의 전극으로 도 3의 구동부(301)에 의해 구동 전압이 공급되면, 격벽(412)에 의해 구획된 방전 셀 내에서 방전이 발생한다.
그러면, 방전 셀 내에 채워진 방전 가스에서 진공 자외선이 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체 층(414)에 가해진다. 그러면, 형광체 층(414)에서 소정의 가시광선이 발생되고, 이렇게 발생된 가시광선이 상부 유전체 층(404)이 형성된 전면 기판(401)을 통해 외부로 방출되고, 이에 따라 전면 기판(401)의 외부 면에 소정의 영상이 표시된다.
한편, 여기 도 4a의 설명에서는 스캔 전극(402, Y) 및 서스테인 전극(403, Z)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 스캔 전극(402, Y) 또는 서스테인 전극(403, Z) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 4b를 참조하여 살펴보면 다음과 같다.
도 4b를 살펴보면, 스캔 전극(402, Y)과 서스테인 전극(403, Z)은 각각 두 개의 층(Layer)으로 이루어질 수 있다.
특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 스캔 전극(402, Y)과 서스 테인 전극(403, Z)은 불투명한 은(Ag) 재질의 버스 전극(402b, 403b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(402a, 403a)을 포함하는 것이 바람직하다.
이와 같이, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 투명 전극(402a, 403a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.
아울러, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 버스 전극(402b, 403b)을 포함하도록 하는 이유는, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 투명 전극(402a, 403a)만을 포함하는 경우에는 투명 전극(402a, 403a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(402a, 403a)의 낮은 전기 전도도를 보상하기 위해서이다.
이상의 도 4a 내지 도 4b에서는 본 발명의 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 4a 내지 도 4b와 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 4a 내지 도 4b의 플라즈마 디스플레이 패널에는 상부 유전체 층(404) 및 하부 유전체 층(415)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 상부 유전체 층(404) 및 하부 유전체 층(415) 중 적어도 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
이상의 내용을 고려할 때, 본 발명의 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널은 스캔 전극(Y, 402)과 서스테인 전극(Z, 403)이 형성된 것이고, 그 이외의 조건은 무방한 것이다.
이러한 플라즈마 디스플레이 패널을 포함하는 본 발명의 플라즈마 디스플레이 장치의 동작의 일례에 대해 첨부된 도 5 내지 도 6을 결부하여 살펴보면 다음과 같다.
도 5는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면이다.
또한, 도 6은 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도면이다.
먼저, 도 5를 살펴보면 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다. 또한, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어진다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 도 5와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.
여기서, 각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일 하다.
한편, 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
이러한 본 발명의 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.
여기 도 5에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다. 즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 8개인 경우는 28 가지의 영상의 계조를 구현할 수 있게 되는 것이다.
또한, 여기 도 5에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 6을 살펴보면 도 5와 같은 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.
도 6을 살펴보면, 도 3의 본 발명의 플라즈마 디스플레이 장치에서 구동부(301)는 리셋 기간의 셋업 기간에서 스캔 전극(Y)에 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 파형을 공급할 수 있다.
이러한, 상승 램프 파형에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.
또한, 셋업 기간 이후의 셋다운 기간에서는 스캔 전극(Y)에 상승 램프 파형을 공급한 후, 상승 램프 파형의 피크전압보다 낮은 소정의 정극성 전압에서부터 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 파형을 공급할 수 있다.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 이전의 셋업 방전에 의해 방전 셀 내에 쌓여있던 벽 전하의 일부가 소거되어 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
이러한, 셋업 기간과 셋다운 기간을 포함하는 리셋 기간 이후의 어드레스 기간에서는 스캔 기준 전압(Vsc) 및 이러한 스캔 기준 전압(Vsc)으로부터 하강하는 부극성 스캔 펄스(Scan)의 전압(-Vy)을 스캔 전극(Y)에 공급할 수 있다.
아울러, 구동부(301)는 부극성 스캔 펄스의 전압(-Vy)을 스캔 전극(Y)으로 공급할 때, 이에 대응되게 어드레스 전극(X)에 데이터 펄스의 전압(Vd)을 공급한다.
아울러, 어드레스 기간에서 서스테인 전극(Z)의 간섭으로 인한 오방전의 발생을 방지하기 위해 어드레스 기간에서 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb)을 공급할 수 있다.
이러한, 어드레스 기간에서는 부극성 스캔 펄스의 전압(-Vy)과 데이터 펄스의 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 펄스의 전압(Vd)이 인가되는 방전 셀 내에는 어드레스 방전이 발생된다.
이러한, 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 펄스의 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.
이러한, 어드레스 기간 이후의 서스테인 기간에서 구동부(301)는 스캔 전극(Y)과 서스테인 전극(Z)에 교번되게 서스테인 펄스(SUS)를 공급한다. 더욱 바람직하게는 구동부(301)는 -Vs/2전압, 즉 -0.5배의 서스테인 전압부터 +Vs/2전압, 즉 0.5배의 서스테인 전압까지 스윙하여 그 폭이 서스테인 전압(Vs)인 서스테인 펄스(SUS)를 스캔 전극(Y)과 서스테인 전극(Z)에 공급한다.
이에 따라 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 펄스(SUS)의 전압이 더해지면서 매 서스테인 펄스(SUS)가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다. 이에 따라, 플라즈마 디스플레이 패널 상에 소정의 영상이 구현되는 것이다.
여기서, 서스테인 기간에서 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스를 공급하는 구동부에 대해 보다 상세히 살펴보면 다음과 같다.
도 7은 본 발명의 플라즈마 디스플레이 장치의 구동부의 구성을 설명하기 위한 도면이다.
도 7을 살펴보면, 본 발명의 플라즈마 디스플레이 장치의 구동부는 양(+)전압원이 공급하는 Vs/2전압을 입력받아 -Vs/2전압으로 반전시키고, 반전시킨 -Vs/2전압과 Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙(Swing)하는 서스테인 펄스를 스캔 전극(Y)과 서스테인 전극(Z)에 교번되게 공급하는데, 이를 위해 구동부는 제 1 인덕터부(700), 제 1 상승 전압 공급부(710), 제 1 양서스테인 전압 공급부(720), 제 1 반전 전압 발생부(730), 제 1 하강 전압 공급부(740), 제 1 음서스테인 전압 공급부(750), 제 2 인덕터부(701), 제 2 상승 전압 공급부(711), 제 2 양서스테인 전압 공급부(721), 제 2 반전 전압 발생부(731), 제 2 하강 전압 공급부(741) 및 제 2 음서스테인 전압 공급부(751)를 포함하는 것이 바람직하다.
제 1 인덕터부(700)는 소정의 인덕턴스(Inductance) 값을 갖는 제 1 인덕터(L1)를 포함한다.
제 1 상승 전압 공급부(710)는 제 1 스위치부(Q1)를 포함하고, 이러한 제 1 스위치부(Q1)를 이용하여 제 1 인덕터부(700)를 통해 스캔 전극(Y)에 점진적으로 상승하는 전압을 공급한다.
이러한 제 1 상승 전압 공급부(710)의 제 1 스위치부(Q1)가 여기 도 7에서와 같이 애노드(Anode)가 제 1 인덕터부(700)의 방향이고, 캐소드(Cathode)가 접지(GND)의 방향으로 배치되는 내부 다이오드를 포함하는 경우에, 제 1 인덕터부(700)로부터 제 1 스위치부(Q1)를 경유하여 접지(GND)로 흐르는 역전류를 차단하기 위한 제 1 다이오드부(D1)가 더 구비되는 것이 바람직하다.
이러한 제 1 다이오드부(D1)는 캐소드가 제 1 인덕터부(700)의 방향이고, 애노드는 제 1 상승 전압 공급부(710)의 방향으로 배치된다.
제 1 양서스테인 전압 공급부(720)는 제 3 스위치부(Q3)를 포함하고, 이러한 제 3 스위치부(Q3)를 이용하여 스캔 전극(Y)에 Vs/2전압을 공급한다.
제 1 반전 전압 발생부(730)는 Vs/2전압을 저장하는 제 1 전압 저장용 캐패시터부(C1)를 포함하고, 이러한 제 1 전압 저장용 캐패시터부(C1)를 이용하여 제 1 양서스테인 전압 공급부(720)가 공급하는 Vs/2전압으로 -Vs/2전압을 발생시킨다.
이러한, 제 1 반전 전압 발생부(730)는 제 1 하강 전압 공급부(740)와 병렬 배치된다.
제 1 하강 전압 공급부(740)는 제 2 스위치부(Q2)를 포함하고, 이러한 제 2 스위치부(Q2)를 이용하여 제 1 인덕터부(700)를 통해 스캔 전극(Y)에 점진적으로 하강하는 전압을 공급한다.
이러한 제 1 하강 전압 공급부(740)의 제 2 스위치부(Q2)가 여기 도 7에서와 같이 캐소드(Cathode)가 제 1 인덕터부(700)의 방향이고, 애노드(Anode)가 접지(GND)의 방향으로 배치되는 내부 다이오드를 포함하는 경우에, 접지(GND)로부터 제 2 스위치부(Q2)를 경유하여 제 1 인덕터부(700)의 방향으로 흐르는 역전류를 차단하기 위한 제 2 다이오드부(D2)가 더 구비되는 것이 바람직하다.
이러한 제 2 다이오드부(D2)는 애노드가 제 1 인덕터부(700)의 방향이고, 캐소드는 제 1 하강 전압 공급부(740)의 방향으로 배치된다.
제 1 음서스테인 전압 공급부(750)는 제 4 스위치부(Q4)를 포함하고, 이러한 제 4 스위치부(Q4)를 이용하여 스캔 전극(Y)에 제 1 반전 전압 발생부(730)가 발생시킨 -Vs/2전압을 공급한다.
제 2 인덕터부(701)는 소정의 인덕턴스(Inductance) 값을 갖는 제 2 인덕터(L2)를 포함한다.
제 2 상승 전압 공급부(711)는 제 5 스위치부(Q5)를 포함하고, 이러한 제 5 스위치부(Q5)를 이용하여 제 2 인덕터부(701)를 통해 서스테인 전극(Z)에 점진적으로 상승하는 전압을 공급한다.
이러한 제 2 상승 전압 공급부(711)의 제 5 스위치부(Q5)가 여기 도 7에서와 같이 애노드(Anode)가 제 1 인덕터부(700)의 방향이고, 캐소드(Cathode)가 접지(GND)의 방향으로 배치되는 내부 다이오드를 포함하는 경우에, 제 2 인덕터부(701)로부터 제 5 스위치부(Q5)를 경유하여 접지(GND)로 흐르는 역전류를 차단하기 위한 제 3 다이오드부(D3)가 더 구비되는 것이 바람직하다.
이러한 제 3 다이오드부(D3)는 캐소드가 제 2 인덕터부(701)의 방향이고, 애노드는 제 2 상승 전압 공급부(711)의 방향으로 배치된다.
제 2 양서스테인 전압 공급부(721)는 제 7 스위치부(Q7)를 포함하고, 이러한 제 7 스위치부(Q7)를 이용하여 서스테인 전극(Z)에 Vs/2전압을 공급한다.
제 2 반전 전압 발생부(731)는 Vs/2전압을 저장하는 제 2 전압 저장용 캐패시터부(C2)를 포함하고, 이러한 제 2 전압 저장용 캐패시터부(C2)를 이용하여 제 2 양서스테인 전압 공급부(721)가 공급하는 Vs/2전압으로 -Vs/2전압을 발생시킨다.
이러한, 제 2 반전 전압 발생부(731)는 제 2 하강 전압 공급부(741)와 병렬 배치된다.
제 2 하강 전압 공급부(741)는 제 6 스위치부(Q6)를 포함하고, 이러한 제 6 스위치부(Q6)를 이용하여 제 2 인덕터부(701)를 통해 서스테인 전극(Z)에 점진적으로 하강하는 전압을 공급한다.
이러한 제 2 하강 전압 공급부(741)의 제 6 스위치부(Q6)가 여기 도 7에서와 같이 캐소드(Cathode)가 제 2 인덕터부(701)의 방향이고, 애노드(Anode)가 접지(GND)의 방향으로 배치되는 내부 다이오드를 포함하는 경우에, 접지(GND)로부터 제 6 스위치부(Q6)를 경유하여 제 2 인덕터부(701)의 방향으로 흐르는 역전류를 차단 하기 위한 제 4 다이오드부(D4)가 더 구비되는 것이 바람직하다.
이러한 제 4 다이오드부(D4)는 애노드가 제 2 인덕터부(701)의 방향이고, 캐소드는 제 2 하강 전압 공급부(741)의 방향으로 배치된다.
제 2 음서스테인 전압 공급부(751)는 제 8 스위치부(Q8)를 포함하고, 이러한 제 8 스위치부(Q8)를 이용하여 서스테인 전극(Z)에 제 2 반전 전압 발생부(731)가 발생시킨 -Vs/2전압을 공급한다.
여기서, 본 발명에 따른 구동부는 이상에서 설명한 구성요소 이외에 제 1 역전류 방지부(780), 제 2 역전류 방지부(781), 제 2 클램핑부(770), 제 4 클램핑부(771), 제 1 클램핑부(760) 및 제 3 클램핑부(761)를 더 포함하는 것이 바람직하다.
제 1 역전류 방지부(780)는 제 1 역전류 방지용 다이오드부(D30)를 포함하고, 이러한 제 1 역전류 방지용 다이오드부(D30)를 이용하여 제 1 반전 전압 발생부(730)와 접지(GND) 사이에서 제 1 반전 전압 발생부(730)에 저장되는 전압이 접지(GND)로 빠지는 것을 방지한다.
이러한 제 1 역전류 방지용 다이오드부(D30)의 애노드는 제 1 반전 전압 발생부(730)의 방향이고, 캐소드는 접지(GND)의 방향으로 배치되는 것이 바람직하다.
제 2 역전류 방지부(781)는 제 2 역전류 방지용 다이오드부(D31)를 포함하고, 이러한 제 2 역전류 방지용 다이오드부(D31)를 이용하여 제 2 반전 전압 발생부(731)와 접지(GND) 사이에서 제 2 반전 전압 발생부(731)에 저장되는 전압이 접지(GND)로 빠지는 것을 방지한다.
이러한 제 2 역전류 방지용 다이오드부(D31)의 애노드는 제 2 반전 전압 발생부(731)의 방향이고, 캐소드는 접지(GND)의 방향으로 배치되는 것이 바람직하다.
제 1 클램핑부(760)는 제 1 클램핑용 다이오드부(D10)를 포함하고, 이러한 제 1 클램핑용 다이오드부(D10)를 포함하는 제 1 클램핑부(760)는 제 1 인덕터부(700)와 -Vs/2전압을 갖는 -Vs/2전압 노드(n1)의 사이에 배치된다.
여기서, 제 1 클램핑용 다이오드부(D10)의 애노드는 -Vs/2전압 노드(n1)의 방향이고, 캐소드는 제 1 인덕터부(700)의 방향으로 배치되는 것이 바람직하다.
제 2 클램핑부(770)는 제 2 클램핑용 다이오드부(D20)를 포함하고, 이러한 제 2 클램핑 다이오드부(D20)를 포함하는 제 2 클램핑부(770)는 제 1 인덕터부(700)와 Vs/2전압을 공급하는 양전압원의 사이에 배치된다.
여기서, 제 2 클램핑용 다이오드부(D20)의 캐소드는 양전압원의 방향이고, 애노드는 제 1 인덕터부(700)의 방향으로 배치되는 것이 바람직하다.
이러한 제 1 클램핑부(760)와 제 2 클램핑부(770)는 제 1 인덕터부(700)에 발생하는 과전압을 클램핑(Clamping)한다.
제 4 클램핑부(771)는 제 4 클램핑용 다이오드부(D21)를 포함하고, 이러한 제 4 클램핑용 다이오드부(D21)를 포함하는 제 4 클램핑부(771)는 제 2 인덕터부(701)와 Vs/2전압을 공급하는 양전압원의 사이에 배치된다.
여기서, 제 4 클램핑용 다이오드부(D21)의 캐소드는 양전압원의 방향이고, 애노드는 제 2 인덕터부(701)의 방향으로 배치되는 것이 바람직하다.
제 3 클램핑부(761)는 제 3 클램핑용 다이오드부(D11)를 포함하고, 이러한 제 3 클램핑용 다이오드부(D11)를 포함하는 제 3 클램핑부(761)는 제 2 인덕터부(701)와 -Vs/2전압을 갖는 -Vs/2전압 노드(n2)의 사이에 배치된다.
여기서, 이러한 제 3 클램핑용 다이오드부(D11)의 애노드는 -Vs/2전압 노드(n2)의 방향이고, 캐소드는 제 2 인덕터부(701)의 방향으로 배치되는 것이 바람직하다.
이러한 제 3 클램핑부(761)와 제 4 클램핑부(771)는 제 2 인덕터부(701)에 발생하는 과전압을 클램핑(Clamping)한다.
이러한 본 발명에 따른 구동부에서 구성 요소들 간의 배치관계를 더욱 상세히 살펴보면 다음과 같다.
제 1 상승 전압 공급부(710)의 일단은 접지(GND) 되고, 타단은 제 60 노드(n60)에서 제 1 클램핑부(760)와 연결된다. 여기서, 전술한 바와 같이 제 1 다이오드부(D1)가 더 구비되는 경우에 제 1 상승 전압 공급부(710)의 타단은 제 60 노드(n60)에서 제 1 클램핑부(760)의 일단 및 제 1 다이오드부(D1)의 일단, 즉 애노드 단자와 공통 연결된다.
제 1 클램핑부(760)의 타단은 -Vs/2전압 노드(n1)와 연결되고, 제 1 다이오드부(D1)의 타단, 즉 캐소드 단자는 제 10 노드(n10)에서 제 1 인덕터부(700)의 일단과 제 2 다이오드부(D2)의 일단, 즉 애노드 단자와 공통 연결된다.
제 1 인덕터부(700)의 타단은 제 20 노드(n20)에서 제 1 양서스테인 전압 공급부(720)의 타단과 제 1 음서스테인 전압 공급부(750)의 일단과 공통 연결된다. 아울러, 이러한 제 20 노드(n20)에서 스캔 전극(Y)과 연결된다.
제 1 양서스테인 전압 공급부(720)의 일단은 Vs/2전압을 공급하는 양전압원과 연결된다.
제 2 다이오드부(D2)의 타단, 즉 캐소드 단자는 제 30 노드(n30)에서 제 1 하강 전압 공급부(740)의 일단, 제 1 반전 전압 발생부(730)의 일단 및 제 2 클램핑부(770)의 일단과 공통 연결된다.
제 2 클램핑부(770)의 타단은 Vs/2전압을 공급하는 양전압원과 연결된다.
제 1 하강 전압 공급부(740)의 타단은 제 40 노드(n40)에서 제 1 역전류 방지부(780)의 일단과 함께 접지(GND)된다.
제 1 역전류 방지부(780)의 타단은 제 50 노드(n50)에서 제 1 반전 전압 발생부(730)의 타단 및 제 1 음서스테인 전압 공급부(750)의 타단과 공통 연결된다.
아울러, 제 2 상승 전압 공급부(711)의 일단은 접지(GND) 되고, 타단은 제 61 노드(n61)에서 제 3 클램핑부(761)와 연결된다. 여기서, 전술한 바와 같이 제 3 다이오드부(D3)가 더 구비되는 경우에 제 2 상승 전압 공급부(711)의 타단은 제 61 노드(n61)에서 제 3 클램핑부(761)의 일단 및 제 3 다이오드부(D3)의 일단, 즉 애노드 단자와 공통 연결된다.
제 3 클램핑부(761)의 타단은 -Vs/2전압 노드(n2)와 연결되고, 제 3 다이오드부(D3)의 타단, 즉 캐소드 단자는 제 11 노드(n11)에서 제 2 인덕터부(701)의 일단과 제 4 다이오드부(D4)의 일단, 즉 애노드 단자와 공통 연결된다.
제 2 인덕터부(701)의 타단은 제 21 노드(n21)에서 제 2 양서스테인 전압 공급부(721)의 타단과 제 2 음서스테인 전압 공급부(751)의 일단과 공통 연결된다. 아울러, 이러한 제 21 노드(n21)에서 서스테인 전극(Z)과 연결된다.
제 2 양서스테인 전압 공급부(721)의 일단은 Vs/2전압을 공급하는 양전압원과 연결된다.
제 4 다이오드부(D4)의 타단, 즉 캐소드 단자는 제 31 노드(n31)에서 제 2 하강 전압 공급부(741)의 일단, 제 2 반전 전압 발생부(731)의 일단 및 제 4 클램핑부(771)의 일단과 공통 연결된다.
제 4 클램핑부(771)의 타단은 Vs/2전압을 공급하는 양전압원과 연결된다.
제 2 하강 전압 공급부(741)의 타단은 제 41 노드(n41)에서 제 2 역전류 방지부(781)의 일단과 함께 접지(GND)된다.
제 2 역전류 방지부(781)의 타단은 제 51 노드(n51)에서 제 2 반전 전압 발생부(731)의 타단 및 제 2 음서스테인 전압 공급부(751)의 타단과 공통 연결된다.
이상에서 상세히 설명한 본 발명에 따른 구동부의 동작을 첨부된 도 8a 내지 도 8i를 결부하여 상세히 살펴보면 다음과 같다.
도 8a 내지 도 8i는 본 발명의 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면이다.
먼저, 도 8a를 살펴보면 본 발명에 따른 구동부의 스위칭 타이밍(Switching Timing)이 나타나 있다.
예를 들면, t0시점부터 t1시점의 사이에서는 도 8b에서와 같이 제 1 상승 전압 공급부(710)의 제 1 스위치부(Q1)가 온 된다. 이때, 스캔 전극(Y) 상의 전압은 -Vs/2의 전압이고, 제 2 반전 전압 발생부(731)에는 Vs/2의 전압이 저장되어 있다 고 가정한다. 여기서, 제 2 반전 전압 발생부(731)에 저장된 전압은 제 31 노드(n31)가 더 높고 제 51 노드(n51)가 더 낮다.
여기서, 접지(GND), 제 1 상승 전압 공급부(710), 제 1 인덕터부(700) 및 스캔 전극(Y)으로 이어지는 상승 전압 공급 경로가 형성된다. 이에 따라, 스캔 전극(Y)의 전압은 -Vs/2의 전압부터 LC공진을 통해 점진적으로 상승한다.
이때, 제 2 음서스테인 전압 공급부(751)의 제 8 스위치부(Q8)와 제 2 하강 전압 공급부(741)의 제 6 스위치부(Q6)는 온 된다. 이에 따라 서스테인 전극(Z)에 제 2 반전 전압 발생부(731)에 저장된 전압이 반전되어 공급된다. 이에 따라, 서스테인 전극(Z)의 전압은 -Vs/2의 전압을 유지한다.
여기서, 제 2 음서스테인 전압 공급부(751)의 제 8 스위치부(Q8)와 제 2 하강 전압 공급부(741)의 제 6 스위치부(Q6)는 스캔 전극(Y)으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 계속 온 상태를 유지한다.
다음, t1시점부터 t2시점의 사이에서는 도 8c에서와 같이 제 1 상승 전압 공급부(710)의 제 1 스위치부(Q1)가 오프 되고, 제 1 양서스테인 전압 공급부(720)의 제 3 스위치부(Q3)가 온 된다.
이에 따라, 양전압원이 공급하는 Vs/2전압이 스캔 전극(Y)으로 공급되고, 이에 따라 스캔 전극(Y)은 Vs/2의 전압을 유지한다.
이때, 제 2 음서스테인 전압 공급부(751)의 제 8 스위치부(Q8)와 제 2 하강 전압 공급부(741)의 제 6 스위치부(Q6)는 온 상태를 계속 유지함으로써, 서스테인 전극(Z)의 전압은 -Vs/2의 전압을 유지하고, 결국 스캔 전극(Y)과 서스테인 전극 (Z)의 전압 차이는 서스테인 전압(Vs)이 된다.
아울러, 양전압원, 제 1 양서스테인 전압 공급부(720)의 제 3 스위치부(Q3)가 온 됨으로써, 제 1 양서스테인 전압 공급부(720), 제 1 인덕터부(700), 제 1 반전 전압 발생부(730), 제 1 역전류 방지부(780), 접지(GND)로 이어지는 전압 충전 경로가 형성된다.
이에 따라, 제 1 반전 전압 발생부(730)에는 Vs/2의 전압이 충전된다.
여기서, 제 1 역전류 방지부(780)가 제 1 반전 전압 발생부(730)와 접지(GND) 사이에서 접지(GND)로부터 제 1 반전 전압 발생부(730)로 흐르는 전류를 차단함으로서, 제 1 반전 전압 발생부(730)에 저장되는 전압이 접지(GND)로 빠지는 것이 방지되고, 이에 따라 제 1 반전 전압 발생부(730)에 충전된 전압이 일정하게 유지될 수 있다.
한편, 도 8b와 8c를 비교하면 제 1 인덕터부(700)에 흐르는 전류의 방향이 서로 반대인 것을 확인할 수 있다.
이와 같이, 제 1 인덕터부(700)에 흐르는 전류의 방향이 갑자기 바뀌면 제 1 인덕터부(700)에 의해 역기전력이 발생하고, 이에 따라 제 1 인덕터부(700)에 순간적으로 허용 범위를 벗어나는 과전압이 발생할 수 있다.
이러한 과전압을 제 1 클램핑부(760)와 제 2 클램핑부(770)가 제거한다.
예를 들어, 역기전력에 의해 제 1 인덕터부(700)에 Vs/2의 전압보다 높은 과전압이 발생하게 되면, 발생한 과전압은 제 1, 2 클램핑부(760, 770)를 통해 양전압원 쪽으로 빠지게 된다. 이에 따라 과전압이 제거된다.
후술될 제 3 클램핑부(761)와 제 4 클램핑부(771)는 전술한 제 1 클램핑부(760)와 제 2 클램핑부(770)와 실질적으로 동일하므로, 이러한 제 3 클램핑부(761)와 제 4 클램핑부(771)에 대한 상세한 설명은 생략하기로 한다.
다음, t2시점부터 t3시점의 사이에서는 도 8d에서와 같이 제 1 양서스테인 전압 공급부(720)의 제 3 스위치부(Q3)가 오프 되고, 제 1 하강 전압 공급부(740)의 제 2 스위치부(Q2)가 온 된다.
여기서, 스캔 전극(Y), 제 1 인덕터부(700), 제 1 하강 전압 공급부(740), 접지(GND)로 이어지는 하강 전압 공급 경로가 형성된다. 이에 따라, 스캔 전극(Y)의 전압은 Vs/2의 전압부터 LC공진을 통해 점진적으로 하강한다.
이때, 제 2 음서스테인 전압 공급부(751)의 제 8 스위치부(Q8)와 제 2 하강 전압 공급부(741)의 제 6 스위치부(Q6)는 온 상태를 계속 유지한다.
다음, t3시점부터 t4시점의 사이에서는 도 8e에서와 같이 제 1 하강 전압 공급부(740)의 제 2 스위치부(Q2)가 온 상태를 유지하고, 제 1 음서스테인 전압 공급부(750)의 제 4 스위치부(Q4)가 온 된다.
이에 따라, 제 1 반전 전압 발생부(730)에 저장된 Vs/2의 전압이 -Vs/2의 전압으로 반전되어 스캔 전극(Y)으로 공급된다. 이에 따라 스캔 전극(Y)은 -Vs/2의 전압을 유지한다.
이때, 제 2 음서스테인 전압 공급부(751)의 제 8 스위치부(Q8)와 제 2 하강 전압 공급부(741)의 제 6 스위치부(Q6)는 온 상태를 계속 유지함으로써, 스캔 전극(Y)과 서스테인 전극(Z)의 전압 차이를 0V로 유지한다.
다음, t4시점부터 t5시점의 사이에서는 도 8f에서와 같이 제 2 상승 전압 공급부(711)의 제 5 스위치부(Q5)가 온 된다.
그러면, 접지(GND), 제 2 상승 전압 공급부(711), 제 2 인덕터부(701) 및 서스테인 전극(Y)으로 이어지는 상승 전압 공급 경로가 형성된다. 이에 따라, 서스테인 전극(Y)의 전압은 -Vs/2의 전압부터 LC공진을 통해 점진적으로 상승한다.
이때, 제 1 음서스테인 전압 공급부(750)의 제 4 스위치부(Q4)와 제 1 하강 전압 공급부(740)의 제 2 스위치부(Q2)는 온 상태를 유지한다. 이에 따라 스캔 전극(Y)의 전압은 -Vs/2의 전압을 유지한다.
여기서, 제 1 음서스테인 전압 공급부(750)의 제 4 스위치부(Q4)와 제 1 하강 전압 공급부(740)의 제 2 스위치부(Q2)는 서스테인 전극(Z)으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 계속 온 상태를 유지한다.
다음, t5시점부터 t6시점의 사이에서는 도 8g에서와 같이 제 2 상승 전압 공급부(711)의 제 5 스위치부(Q5)가 오프 되고, 제 2 양서스테인 전압 공급부(721)의 제 7 스위치부(Q7)가 온 된다.
이에 따라, 양전압원이 공급하는 Vs/2전압이 서스테인 전극(Z)으로 공급되고, 이에 따라 서스테인 전극(Z)은 Vs/2의 전압을 유지한다.
이때, 제 1 음서스테인 전압 공급부(750)의 제 4 스위치부(Q4)와 제 1 하강 전압 공급부(740)의 제 2 스위치부(Q2)는 온 상태를 계속 유지함으로써, 스캔 전극(Y)의 전압은 -Vs/2의 전압을 유지하고, 결국 서스테인 전극(Z)과 스캔 전극(Y)의 전압 차이는 서스테인 전압(Vs)이 된다.
아울러, 양전압원, 제 2 양서스테인 전압 공급부(721)의 제 7 스위치부(Q7)가 온 됨으로써, 제 2 양서스테인 전압 공급부(721), 제 2 인덕터부(701), 제 2 반전 전압 발생부(731), 제 1 역전류 방지부(781), 접지(GND)로 이어지는 전압 충전 경로가 형성된다.
이에 따라, 제 2 반전 전압 발생부(731)에는 Vs/2의 전압이 충전된다.
여기서, 제 2 역전류 방지부(781)가 제 2 반전 전압 발생부(731)와 접지(GND) 사이에서 접지(GND)로부터 제 2 반전 전압 발생부(731)로 흐르는 전류를 차단함으로서, 제 2 반전 전압 발생부(731)에 저장되는 전압이 접지(GND)로 빠지는 것이 방지되고, 이에 따라 제 2 반전 전압 발생부(731)에 충전된 전압이 일정하게 유지될 수 있다.
다음, t6시점부터 t7시점의 사이에서는 도 8h에서와 같이 제 2 양서스테인 전압 공급부(721)의 제 7 스위치부(Q7)가 오프 되고, 제 2 하강 전압 공급부(741)의 제 6 스위치부(Q6)가 온 된다.
여기서, 서스테인 전극(Z), 제 2 인덕터부(701), 제 2 하강 전압 공급부(741), 접지(GND)로 이어지는 하강 전압 공급 경로가 형성된다. 이에 따라, 서스테인 전극(Z)의 전압은 Vs/2의 전압부터 LC공진을 통해 점진적으로 하강한다.
이때, 제 1 음서스테인 전압 공급부(750)의 제 4 스위치부(Q4)와 제 1 하강 전압 공급부(740)의 제 2 스위치부(Q2)는 온 상태를 계속 유지한다.
다음, t7시점 이후에는 도 8i에서와 같이 제 2 하강 전압 공급부(741)의 제 6 스위치부(Q6)가 온 상태를 유지하고, 제 2 음서스테인 전압 공급부(751)의 제 8 스위치부(Q8)가 온 된다.
이에 따라, 제 2 반전 전압 발생부(731)에 저장된 Vs/2의 전압이 -vs/2의 전압으로 반전되어 서스테인 전극(Y)으로 공급된다. 이에 따라 서스테인 전극(Z)은 -Vs/2의 전압을 유지한다.
이때, 제 1 음서스테인 전압 공급부(750)의 제 4 스위치부(Q4)와 제 1 하강 전압 공급부(740)의 제 2 스위치부(Q2)는 온 상태를 계속 유지함으로써, 스캔 전극(Y)과 서스테인 전극(Z)의 전압 차이를 0V로 유지한다.
이와 같은 방법으로 본 발명에 따른 구동부는 스캔 전극(Y)과 서스테인 전극(Z)에 -Vs/2전압부터 Vs/2전압까지 스윙하는 서스테인 펄스를 교번되게 공급할 수 있다.
특히, 이와 같이 -Vs/2전압부터 Vs/2전압까지 스윙하는 서스테인 펄스를 스캔 전극(Y)과 서스테인 전극(Z)에 공급하는 본 발명에 따른 구동부는 Vs/2전압과 이러한 Vs/2전압으로부터 반전된 -Vs/2전압을 사용하기 때문에 사용되는 스위칭(Switching) 소자들은 상대적으로 높은 내전압 특성을 갖지 않아도 된다.
예를 들어, 서스테인 전압(Vs)의 크기가 200V라고 가정할 때, 본 발명에 따른 구동부에 사용되는 스위칭 소자들은 Vs/2, 즉 100V를 견디는 내전압 특성이면 된다.
이에 따라, 사용되는 스위칭 소자들의 제조 단가를 낮출 수 있게 되고, 결국 플라즈마 디스플레이 장치의 제조 단가를 저감시킨다.
한편, 이상의 설명에서는 Vs/2전압을 이용하여 이에 반전된 -Vs/2전압을 발 생시켜 사용하는 것에 대해서만 도시하고 설명하였지만, 이와는 다르게 -Vs/2전압을 이용하여 이에 반전된 Vs/2전압을 발생시켜 사용하는 것도 가능하다. 이에 대해 살펴보면 다음과 같다.
도 9는 본 발명의 플라즈마 디스플레이 장치의 구동부의 또 다른 구성을 설명하기 위한 도면이다.
도 9를 살펴보면, 본 발명의 플라즈마 디스플레이 장치의 구동부는 음(-)전압원이 공급하는 -Vs/2전압을 입력받아 Vs/2전압으로 반전시키고, 반전시킨 Vs/2전압과 -Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙(Swing)하는 서스테인 펄스를 스캔 전극(Y)과 서스테인 전극(Z)에 교번되게 공급하는데, 이를 위해 구동부는 제 1 인덕터부(900), 제 1 상승 전압 공급부(910), 제 1 양서스테인 전압 공급부(920), 제 1 반전 전압 발생부(930), 제 1 하강 전압 공급부(940), 제 1 음서스테인 전압 공급부(950), 제 2 인덕터부(901), 제 2 상승 전압 공급부(911), 제 2 양서스테인 전압 공급부(921), 제 2 반전 전압 발생부(931), 제 2 하강 전압 공급부(941) 및 제 2 음서스테인 전압 공급부(951)를 포함하는 것이 바람직하다.
제 1 인덕터부(900)는 소정의 인덕턴스(Inductance) 값을 갖는 제 1 인덕터(L1)를 포함한다.
제 1 하강 전압 공급부(940)는 제 2 스위치부(Q2)를 포함하고, 이러한 제 2 스위치부(Q2)를 이용하여 제 1 인덕터부(900)를 통해 스캔 전극(Y)에 점진적으로 하강하는 전압을 공급한다.
이러한 제 1 하강 전압 공급부(940)의 제 2 스위치부(Q2)가 여기 도 9에서와 같이 애노드가 접지 방향이고, 캐소드가 제 1 인덕터부(900)의 방향으로 배치되는 내부 다이오드를 포함하는 경우에, 접지(GND)로부터 제 2 스위치부(Q2)를 경유하여 제 1 인덕터부(900)로 흐르는 역전류를 차단하기 위한 제 2 다이오드부(D2)가 더 구비되는 것이 바람직하다.
이러한 제 2 다이오드부(D2)는 애노드가 제 1 인덕터부(900)의 방향이고, 캐소드는 제 1 하강 전압 공급부(940)의 방향으로 배치된다.
제 1 음서스테인 전압 공급부(950)는 제 4 스위치부(Q4)를 포함하고, 이러한 제 4 스위치부(Q4)를 이용하여 스캔 전극(Y)에 -Vs/2전압을 공급한다.
제 1 반전 전압 발생부(930)는 -Vs/2전압을 저장하는 제 1 전압 저장용 캐패시터부(C1)를 포함하고, 이러한 제 1 전압 저장용 캐패시터부(C1)를 이용하여 제 1 음서스테인 전압 공급부(950)가 공급하는 -Vs/2전압으로 이에 반전된 Vs/2전압을 발생시킨다.
이러한, 제 1 반전 전압 발생부(930)는 후술될 제 1 상승 전압 공급부(910)와 병렬 배치된다.
제 1 상승 전압 공급부(910)는 제 1 스위치부(Q1)를 포함하고, 이러한 제 1 스위치부(Q1)를 이용하여 제 1 인덕터부(900)를 통해 스캔 전극(Y)에 점진적으로 상승하는 전압을 공급한다.
이러한 제 1 상승 전압 공급부(910)의 제 1 스위치부(Q1)가 여기 도 9에서와 같이 캐소드(Cathode)가 접지 방향이고, 애노드(Anode)가 제 1 인덕터부(900)의 방향으로 배치되는 내부 다이오드를 포함하는 경우에, 제 1 인덕터부(900)로부터 제 1 스위치부(Q1)를 경유하여 접지(GND) 방향으로 흐르는 역전류를 차단하기 위한 제 1 다이오드부(D1)가 더 구비되는 것이 바람직하다.
이러한 제 1 다이오드부(D1)는 캐소드가 제 1 인덕터부(900)의 방향이고, 애노드는 제 1 상승 전압 공급부(910)의 방향으로 배치된다.
제 1 양서스테인 전압 공급부(920)는 제 3 스위치부(Q3)를 포함하고, 이러한 제 3 스위치부(Q3)를 이용하여 스캔 전극(Y)에 제 1 반전 전압 발생부(930)가 발생시킨 Vs/2전압을 공급한다.
제 2 인덕터부(901)는 소정의 인덕턴스(Inductance) 값을 갖는 제 2 인덕터(L2)를 포함한다.
제 2 하강 전압 공급부(941)는 제 6 스위치부(Q6)를 포함하고, 이러한 제 6 스위치부(Q6)를 이용하여 제 2 인덕터부(901)를 통해 서스테인 전극(Z)에 점진적으로 하강하는 전압을 공급한다.
이러한 제 2 하강 전압 공급부(941)의 제 6 스위치부(Q6)가 여기 도 9에서와 같이 애노드가 접지 방향이고, 캐소드가 제 2 인덕터부(901)의 방향으로 배치되는 내부 다이오드를 포함하는 경우에, 접지(GND)로부터 제 6 스위치부(Q6)를 경유하여 제 2 인덕터부(901)로 흐르는 역전류를 차단하기 위한 제 4 다이오드부(D4)가 더 구비되는 것이 바람직하다.
이러한 제 4 다이오드부(D4)는 애노드가 제 2 인덕터부(901)의 방향이고, 캐소드는 제 2 하강 전압 공급부(941)의 방향으로 배치된다.
제 2 음서스테인 전압 공급부(951)는 제 8 스위치부(Q8)를 포함하고, 이러한 제 8 스위치부(Q8)를 이용하여 서스테인 전극(Y)에 -Vs/2전압을 공급한다.
제 2 반전 전압 발생부(931)는 -Vs/2전압을 저장하는 제 2 전압 저장용 캐패시터부(C2)를 포함하고, 이러한 제 2 전압 저장용 캐패시터부(C2)를 이용하여 제 2 음서스테인 전압 공급부(951)가 공급하는 -Vs/2전압으로 이에 반전된 Vs/2전압을 발생시킨다.
이러한, 제 2 반전 전압 발생부(931)는 후술될 제 2 상승 전압 공급부(911)와 병렬 배치된다.
제 2 상승 전압 공급부(911)는 제 5 스위치부(Q5)를 포함하고, 이러한 제 5 스위치부(Q5)를 이용하여 제 2 인덕터부(901)를 통해 서스테인 전극(Z)에 점진적으로 상승하는 전압을 공급한다.
이러한 제 2 상승 전압 공급부(911)의 제 5 스위치부(Q5)가 여기 도 9에서와 같이 캐소드(Cathode)가 접지 방향이고, 애노드(Anode)가 제 2 인덕터부(901)의 방향으로 배치되는 내부 다이오드를 포함하는 경우에, 제 2 인덕터부(901)로부터 제 5 스위치부(Q5)를 경유하여 접지(GND) 방향으로 흐르는 역전류를 차단하기 위한 제 3 다이오드부(D3)가 더 구비되는 것이 바람직하다.
이러한 제 3 다이오드부(D3)는 캐소드가 제 2 인덕터부(901)의 방향이고, 애노드는 제 2 상승 전압 공급부(911)의 방향으로 배치된다.
제 1 양서스테인 전압 공급부(921)는 제 7 스위치부(Q7)를 포함하고, 이러한 제 7 스위치부(Q7)를 이용하여 서스테인 전극(Z)에 제 2 반전 전압 발생부(931)가 발생시킨 Vs/2전압을 공급한다.
여기서, 본 발명에 따른 구동부는 이상에서 설명한 구성요소 이외에 제 1 역전류 방지부(980), 제 2 역전류 방지부(981), 제 2 클램핑부(970), 제 4 클램핑부(971), 제 1 클램핑부(960) 및 제 3 클램핑부(961)를 더 포함하는 것이 바람직하다.
제 1 역전류 방지부(980)는 제 1 역전류 방지용 다이오드부(D30)를 포함하고, 이러한 제 1 역전류 방지용 다이오드부(D30)를 이용하여 제 1 반전 전압 발생부(930)와 접지(GND) 사이에서 제 1 반전 전압 발생부(930)에 저장되는 전압이 접지(GND)로 빠지는 것을 방지한다.
이러한 제 1 역전류 방지용 다이오드부(D30)의 캐소드는 제 1 반전 전압 발생부(930)의 방향이고, 애노드는 접지(GND)의 방향으로 배치되는 것이 바람직하다.
제 2 역전류 방지부(981)는 제 2 역전류 방지용 다이오드부(D31)를 포함하고, 이러한 제 2 역전류 방지용 다이오드부(D31)를 이용하여 제 2 반전 전압 발생부(931)와 접지(GND) 사이에서 제 2 반전 전압 발생부(931)에 저장되는 전압이 접지(GND)로 빠지는 것을 방지한다.
이러한 제 2 역전류 방지용 다이오드부(D31)의 캐소드는 제 2 반전 전압 발생부(931)의 방향이고, 애노드는 접지(GND)의 방향으로 배치되는 것이 바람직하다.
제 1 클램핑부(960)는 제 1 클램핑용 다이오드부(D10)를 포함하고, 이러한 제 1 클램핑용 다이오드부(D10)를 포함하는 제 1 클램핑부(960)는 제 1 인덕터부(900)와 -Vs/2전압을 공급하는 음전압원의 사이에 배치된다.
여기서, 제 1 클램핑용 다이오드부(D10)의 애노드는 음전압원의 방향이고, 캐소드는 제 1 인덕터부(900)의 방향으로 배치되는 것이 바람직하다.
제 2 클램핑부(970)는 제 2 클램핑용 다이오드부(D20)를 포함하고, 이러한 제 2 클램핑용 다이오드부(D20)를 포함하는 제 2 클램핑부(970)는 제 1 인덕터부(900)와 Vs/2전압을 갖는 Vs/2전압 노드(n1)의 사이에 배치된다.
여기서, 제 2 클램핑용 다이오드부(D20)의 캐소드는 Vs/2전압 노드(n1)의 방향이고, 애노드는 제 1 인덕터부(900)의 방향으로 배치되는 것이 바람직하다.
이러한 제 1 클램핑부(960)와 제 2 클램핑부(970)는 제 1 인덕터부(900)에 발생하는 과전압을 클램핑(Clamping)한다.
제 4 클램핑부(971)는 제 4 클램핑용 다이오드부(D21)를 포함하고, 이러한 제 4 클램핑용 다이오드부(D21)를 포함하는 제 4 클램핑부(971)는 제 2 인덕터부(901)와 Vs/2전압을 갖는 Vs/2전압 노드(n1)의 사이에 배치된다.
여기서, 제 4 클램핑용 다이오드부(D21)의 캐소드는 Vs/2전압 노드(n1)의 방향이고, 애노드는 제 2 인덕터부(901)의 방향으로 배치되는 것이 바람직하다.
제 3 클램핑부(961)는 제 3 클램핑용 다이오드부(D11)를 포함하고, 이러한 제 3 클램핑용 다이오드부(D11)를 포함하는 제 3 클램핑부(961)는 제 2 인덕터부(901)와 -Vs/2전압을 공급하는 음전압원의 사이에 배치된다.
여기서, 제 3 클램핑용 다이오드부(D11)의 애노드는 음전압원의 방향이고, 캐소드는 제 2 인덕터부(901)의 방향으로 배치되는 것이 바람직하다.
이러한 제 3 클램핑부(961)와 제 4 클램핑부(971)는 제 2 인덕터부(901)에 발생하는 과전압을 클램핑(Clamping)한다.
이러한 본 발명에 따른 구동부에서 구성 요소들 간의 배치관계를 더욱 상세히 살펴보면 다음과 같다.
제 1 하강 전압 공급부(940)의 타단은 접지(GND) 되고, 일단은 제 60 노드(n60)에서 제 2 클램핑부(970)와 연결된다. 여기서, 전술한 바와 같이 제 2 다이오드부(D2)가 더 구비되는 경우에 제 1 하강 전압 공급부(940)의 일단은 제 60 노드(n60)에서 제 2 클램핑부(970)의 일단 및 제 2 다이오드부(D2)의 타단, 즉 캐소드 단자와 공통 연결된다.
제 2 클램핑부(970)의 타단은 Vs/2전압 노드(n1)와 연결되고, 제 2 다이오드부(D2)의 일단, 즉 애노드 단자는 제 10 노드(n10)에서 제 1 인덕터부(900)의 일단과 제 1 다이오드부(D1)의 타단, 즉 캐소드 단자와 공통 연결된다.
제 1 인덕터부(900)의 타단은 제 20 노드(n20)에서 제 1 양서스테인 전압 공급부(920)의 타단과 제 1 음서스테인 전압 공급부(950)의 일단과 공통 연결된다. 아울러, 이러한 제 20 노드(n20)에서 스캔 전극(Y)과 연결된다.
제 1 음서스테인 전압 공급부(950)의 일단은 -Vs/2전압을 공급하는 음전압원과 연결된다.
제 1 다이오드부(D1)의 일단, 즉 캐소드 단자는 제 30 노드(n30)에서 제 1 상승 전압 공급부(910)의 타단, 제 1 반전 전압 발생부(930)의 타단 및 제 1 클램핑부(960)의 일단과 공통 연결된다.
제 1 클램핑부(960)의 타단은 -Vs/2전압을 공급하는 음전압원과 연결된다.
제 1 상승 전압 공급부(910)의 일단은 제 40 노드(n40)에서 제 1 역전류 방 지부(980)의 일단과 함께 접지(GND)된다.
제 1 역전류 방지부(980)의 타단은 제 50 노드(n50)에서 제 1 반전 전압 발생부(930)의 일단 및 제 1 양서스테인 전압 공급부(920)의 일단과 공통 연결된다.
아울러, 제 2 하강 전압 공급부(941)의 타단은 접지(GND) 되고, 일단은 제 61 노드(n61)에서 제 4 클램핑부(971)와 연결된다. 여기서, 전술한 바와 같이 제 4 다이오드부(D4)가 더 구비되는 경우에 제 2 하강 전압 공급부(941)의 일단은 제 61 노드(n61)에서 제 4 클램핑부(971)의 일단 및 제 4 다이오드부(D4)의 타단, 즉 캐소드 단자와 공통 연결된다.
제 4 클램핑부(971)의 타단은 Vs/2전압 노드(n2)와 연결되고, 제 4 다이오드부(D4)의 일단, 즉 애노드 단자는 제 11 노드(n11)에서 제 2 인덕터부(901)의 일단과 제 3 다이오드부(D3)의 타단, 즉 캐소드 단자와 공통 연결된다.
제 2 인덕터부(901)의 타단은 제 21 노드(n21)에서 제 2 양서스테인 전압 공급부(921)의 타단과 제 2 음서스테인 전압 공급부(951)의 일단과 공통 연결된다. 아울러, 이러한 제 21 노드(n21)에서 서스테인 전극(Z)과 연결된다.
제 2 음서스테인 전압 공급부(951)의 일단은 -Vs/2전압을 공급하는 음전압원과 연결된다.
제 3 다이오드부(D3)의 일단, 즉 캐소드 단자는 제 31 노드(n31)에서 제 2 상승 전압 공급부(911)의 타단, 제 2 반전 전압 발생부(931)의 타단 및 제 3 클램핑부(961)의 일단과 공통 연결된다.
제 3 클램핑부(961)의 타단은 -Vs/2전압을 공급하는 음전압원과 연결된다.
제 2 상승 전압 공급부(911)의 일단은 제 41 노드(n41)에서 제 2 역전류 방지부(981)의 일단과 함께 접지(GND)된다.
제 2 역전류 방지부(981)의 타단은 제 51 노드(n51)에서 제 2 반전 전압 발생부(931)의 일단 및 제 2 양서스테인 전압 공급부(921)의 일단과 공통 연결된다.
이상에서 상세히 설명한 본 발명에 따른 구동부의 동작을 첨부된 도 10a 내지 도 10i를 결부하여 상세히 살펴보면 다음과 같다.
도 10a 내지 도 10i는 도 9의 본 발명의 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면이다.
먼저, 도 10a를 살펴보면 본 발명에 따른 구동부의 스위칭 타이밍(Switching Timing)이 나타나 있다.
예를 들면, t0시점부터 t1시점의 사이에서는 도 10b에서와 같이 제 1 상승 전압 공급부(710)의 제 1 스위치부(Q1)가 온 된다. 이때, 스캔 전극(Y) 상의 전압은 -Vs/2의 전압이고, 제 1 반전 전압 발생부(930)에는 -Vs/2의 전압이 저장되어 있다고 가정한다. 여기서, 제 1 반전 전압 발생부(930)에 저장된 전압은 제 30 노드(n30)가 더 높고 제 50 노드(n50)가 더 낮다.
여기서, 접지(GND), 제 1 상승 전압 공급부(910), 제 1 인덕터부(900) 및 스캔 전극(Y)으로 이어지는 상승 전압 공급 경로가 형성된다. 이에 따라, 스캔 전극(Y)의 전압은 -Vs/2의 전압부터 LC공진을 통해 점진적으로 상승한다.
이때, 제 2 음서스테인 전압 공급부(951)의 제 8 스위치부(Q8)는 온 된다. 이에 따라 제 2 반전 전압 발생부(931)에 음전압원이 공급하는 -Vs/2의 전압이 공 급되어 저장되고, 이와 함께 서스테인 전극(Z)의 전압은 -Vs/2의 전압을 유지한다.
여기서, 제 2 음서스테인 전압 공급부(951)의 제 8 스위치부(Q8)는 스캔 전극(Y)으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 계속 온 상태를 유지한다.
다음, t1시점부터 t2시점의 사이에서는 도 10c에서와 같이 제 1 상승 전압 공급부(910)의 제 1 스위치부(Q1)가 온 상태를 유지하고, 제 1 양서스테인 전압 공급부(920)의 제 3 스위치부(Q3)가 온 된다.
이에 따라, 제 1 반전 전압 발생부(930)에 저장되어 있던 -Vs/2의 전압이 Vs/2의 전압으로 반전되어 스캔 전극(Y)으로 공급되고, 이에 따라 스캔 전극(Y)은 Vs/2의 전압을 유지한다.
이때, 제 2 음서스테인 전압 공급부(951)의 제 8 스위치부(Q8)는 온 상태를 계속 유지함으로써, 서스테인 전극(Z)의 전압은 -Vs/2의 전압을 유지하고, 결국 스캔 전극(Y)과 서스테인 전극(Z)의 전압 차이는 서스테인 전압(Vs)이 된다.
다음, t2시점부터 t3시점의 사이에서는 도 10d에서와 같이 제 1 상승 전압 공급부(910)의 제 1 스위치부(Q1) 및 제 1 양서스테인 전압 공급부(920)의 제 3 스위치부(Q3)가 모두 오프 되고, 제 1 하강 전압 공급부(940)의 제 2 스위치부(Q2)가 온 된다.
여기서, 스캔 전극(Y), 제 1 인덕터부(900), 제 1 하강 전압 공급부(940), 접지(GND)로 이어지는 하강 전압 공급 경로가 형성된다. 이에 따라, 스캔 전극(Y)의 전압은 Vs/2의 전압부터 LC공진을 통해 점진적으로 하강한다.
이때, 제 2 음서스테인 전압 공급부(951)의 제 8 스위치부(Q8)는 온 상태를 계속 유지한다.
다음, t3시점부터 t4시점의 사이에서는 도 10e에서와 같이 제 1 하강 전압 공급부(940)의 제 2 스위치부(Q2)가 오프 되고, 제 1 음서스테인 전압 공급부(950)의 제 4 스위치부(Q4)가 온 된다.
이에 따라, 음전압원, 제 1 음서스테인 전압 공급부(950), 제 1 인덕터부(900), 제 1 반전 전압 발생부(930), 제 1 역전류 방지부(980), 접지(GND)로 이어지는 전압 충전 경로가 형성된다.
이에 따라, 제 1 반전 전압 발생부(930)에 음전압원이 공급하는 -Vs/2의 전압이 공급되어 저장된다.
여기서, 제 1 역전류 방지부(980)가 제 1 반전 전압 발생부(930)와 접지(GND) 사이에서 제 1 반전 전압 발생부(930)로부터 접지(GND)로 흐르는 전류를 차단함으로서, 제 1 반전 전압 발생부(930)에 저장되는 전압이 접지(GND)로 빠지는 것이 방지되고, 이에 따라 제 1 반전 전압 발생부(930)에 충전된 전압이 일정하게 유지될 수 있다.
이때, 제 2 음서스테인 전압 공급부(951)의 제 8 스위치부(Q8)는 온 상태를 계속 유지함으로써, 스캔 전극(Y)과 서스테인 전극(Z)의 전압 차이를 0V로 유지한다.
한편, 도 10db와 10e를 비교하면 제 1 인덕터부(900)에 흐르는 전류의 방향이 서로 반대인 것을 확인할 수 있다.
이와 같이, 제 1 인덕터부(900)에 흐르는 전류의 방향이 갑자기 바뀌면 제 1 인덕터부(900)에 의해 역기전력이 발생하고, 이에 따라 제 1 인덕터부(900)에 순간적으로 허용 범위를 벗어나는 과전압이 발생할 수 있다.
이러한 과전압을 제 1 클램핑부(960)와 제 2 클램핑부(970)가 제거한다.
예를 들어, 역기전력에 의해 제 1 인덕터부(900)에 Vs/2의 전압보다 더 높은 과전압이 발생하게 되면, 발생한 과전압은 제 2 클램핑부(970)를 통해 Vs/2전압을 갖는 Vs/2전압 노드(n1) 쪽으로 빠지게 된다. 이에 따라 과전압이 제거된다.
후술될 제 3 클램핑부(961)와 제 4 클램핑부(971)는 전술한 제 1 클램핑부(960)와 제 2 클램핑부(970)와 실질적으로 동일하므로, 이러한 제 3 클램핑부(961)와 제 4 클램핑부(971)에 대한 상세한 설명은 생략하기로 한다.
다음, t4시점부터 t5시점의 사이에서는 도 10f에서와 같이 제 2 상승 전압 공급부(911)의 제 5 스위치부(Q5)가 온 된다.
여기서, 접지(GND), 제 2 상승 전압 공급부(911), 제 2 인덕터부(901) 및 서스테인 전극(Z)으로 이어지는 상승 전압 공급 경로가 형성된다. 이에 따라, 서스테인 전극(Z)의 전압은 -Vs/2의 전압부터 LC공진을 통해 점진적으로 상승한다.
이때, 제 1 음서스테인 전압 공급부(950)의 제 4 스위치부(Q4)는 온 상태를 유지한다. 이에 따라 제 1 반전 전압 발생부(930)에 음전압원이 공급하는 -Vs/2의 전압이 공급되어 저장되는 상태에서, 아울러 스캔 전극(Y)의 전압은 -Vs/2의 전압을 유지한다.
여기서, 제 1 음서스테인 전압 공급부(950)의 제 4 스위치부(Q4)는 서스테인 전극(Y)으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 계속 온 상태를 유지한다.
다음, t5시점부터 t6시점의 사이에서는 도 10g에서와 같이 제 2 상승 전압 공급부(911)의 제 5 스위치부(Q5)가 온 상태를 유지하고, 제 2 양서스테인 전압 공급부(921)의 제 7 스위치부(Q7)가 온 된다.
이에 따라, 제 2 반전 전압 발생부(931)에 저장되어 있던 -Vs/2의 전압이 Vs/2의 전압으로 반전되어 서스테인 전극(Z)으로 공급되고, 이에 따라 서스테인 전극(Z)은 Vs/2의 전압을 유지한다.
이때, 제 1 음서스테인 전압 공급부(950)의 제 4 스위치부(Q4)는 온 상태를 계속 유지함으로써, 스캔 전극(Y)의 전압은 -Vs/2의 전압을 유지하고, 결국 스캔 전극(Y)과 서스테인 전극(Z)의 전압 차이는 서스테인 전압(Vs)이 된다.
다음, t6시점부터 t7시점의 사이에서는 도 10h에서와 같이 제 2 상승 전압 공급부(911)의 제 5 스위치부(Q5) 및 제 2 양서스테인 전압 공급부(921)의 제 7 스위치부(Q7)가 모두 오프 되고, 제 2 하강 전압 공급부(941)의 제 6 스위치부(Q6)가 온 된다.
여기서, 서스테인 전극(Z), 제 2 인덕터부(901), 제 2 하강 전압 공급부(941), 접지(GND)로 이어지는 하강 전압 공급 경로가 형성된다. 이에 따라, 서스테인 전극(Z)의 전압은 Vs/2의 전압부터 LC공진을 통해 점진적으로 하강한다.
이때, 제 1 음서스테인 전압 공급부(950)의 제 4 스위치부(Q4)는 온 상태를 계속 유지한다.
다음, t7이후에는 도 10i에서와 같이 제 2 하강 전압 공급부(941)의 제 6 스위치부(Q6)가 오프 되고, 제 2 음서스테인 전압 공급부(951)의 제 8 스위치부(Q8)가 온 된다.
이에 따라, 음전압원, 제 2 음서스테인 전압 공급부(951), 제 2 인덕터부(901), 제 2 반전 전압 발생부(931), 제 2 역전류 방지부(981), 접지(GND)로 이어지는 전압 충전 경로가 형성된다.
이에 따라, 제 2 반전 전압 발생부(931)에 음전압원이 공급하는 -Vs/2의 전압이 공급되어 저장된다.
여기서, 제 2 역전류 방지부(981)가 제 2 반전 전압 발생부(931)와 접지(GND) 사이에서 제 2 반전 전압 발생부(931)로부터 접지(GND)로 흐르는 전류를 차단함으로서, 제 2 반전 전압 발생부(931)에 저장되는 전압이 접지(GND)로 빠지는 것이 방지되고, 이에 따라 제 2 반전 전압 발생부(931)에 충전된 전압이 일정하게 유지될 수 있다.
이때, 제 1 음서스테인 전압 공급부(950)의 제 4 스위치부(Q4)는 온 상태를 계속 유지함으로써, 스캔 전극(Y)과 서스테인 전극(Z)의 전압 차이를 0V로 유지한다.
이와 같은 방법으로 본 발명에 따른 구동부는 스캔 전극(Y)과 서스테인 전극(Z)에 -Vs/2전압부터 Vs/2전압까지 스윙하는 서스테인 펄스를 교번되게 공급할 수 있다.
특히, 이와 같이 -Vs/2전압부터 Vs/2전압까지 스윙하는 서스테인 펄스를 스 캔 전극(Y)과 서스테인 전극(Z)에 공급하는 본 발명에 따른 구동부는 Vs/2전압과 이러한 Vs/2전압으로부터 반전된 -Vs/2전압을 사용하기 때문에 사용되는 스위칭(Switching) 소자들은 상대적으로 높은 내전압 특성을 갖지 않아도 된다.
이에 따라, 사용되는 스위칭 소자들의 제조 단가를 낮출 수 있게 되고, 결국 플라즈마 디스플레이 장치의 제조 단가를 저감시킨다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이 본 발명의 플라즈마 디스플레이 장치는 전압원이 공급하는 Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙하는 서스테인 펄스를 발생시켜 사용함으로써, 구동부에 사용되는 스위칭 소자들의 내전압 특성을 낮추어 전체 제조단가를 저감시키는 효과가 있다.

Claims (18)

  1. 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널과,
    양(+)전압원이 공급하는 Vs/2전압을 입력받아 -Vs/2전압으로 반전시키고, 상기 반전시킨 -Vs/2전압과 상기 Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙(Swing)하는 서스테인 펄스를 상기 스캔 전극과 서스테인 전극에 교번되게 공급하는 구동부를 포함하고,
    상기 구동부는
    제 1 인덕터부;
    상기 제 1 인덕터부를 통해 스캔 전극에 점진적으로 상승하는 전압을 공급하는 제 1 상승 전압 공급부;
    상기 스캔 전극에 Vs/2전압을 공급하는 제 1 양서스테인 전압 공급부;
    상기 제 1 양서스테인 전압 공급부가 공급하는 Vs/2전압으로 -Vs/2전압을 발생시키는 제 1 반전 전압 발생부;
    상기 제 1 인덕터부를 통해 스캔 전극에 점진적으로 하강하는 전압을 공급하는 제 1 하강 전압 공급부;
    상기 스캔 전극에 제 1 반전 전압 발생부가 발생시킨 -Vs/2전압을 공급하는 제 1 음서스테인 전압 공급부;
    제 2 인덕터부;
    상기 제 2 인덕터부를 통해 서스테인 전극에 점진적으로 상승하는 전압을 공급하는 제 2 상승 전압 공급부;
    상기 서스테인 전극에 Vs/2전압을 공급하는 제 2 양서스테인 전압 공급부;
    상기 제 2 양서스테인 전압 공급부가 공급하는 Vs/2전압으로 -Vs/2전압을 발생시키는 제 2 반전 전압 발생부;
    상기 제 2 인덕터부를 통해 서스테인 전극에 점진적으로 하강하는 전압을 공급하는 제 2 하강 전압 공급부; 및
    상기 서스테인 전극에 제 2 반전 전압 발생부가 발생시킨 -Vs/2전압을 공급하는 제 2 음서스테인 전압 공급부;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 스캔 전극으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 상기 제 2 하강 전압 공급부 및 제 2 음서스테인 전압 공급부는 모두 온(On) 상태인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 서스테인 전극으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 상기 제 1 하강 전압 공급부 및 제 1 음서스테인 전압 공급부는 모두 온(On) 상태인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제 1, 2 반전 전압 발생부는 상기 Vs/2전압을 저장하는 제 1, 2 전압 저장용 캐패시터부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제 1, 2 반전 전압 발생부는
    제 1, 2 하강 전압 공급부와 각각 병렬 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 제 1, 2 반전 전압 발생부와 접지(GND) 사이에는 상기 제 1, 2 반전 전압 발생부에 저장되는 전압이 상기 접지(GND)로 빠지는 것을 방지하는 제 1, 2 역전류 방지부가 각각 더 구비되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 제 1 인덕터부와 상기 Vs/2전압을 공급하는 양전압원의 사이 및 상기 제 1 인덕터부와 상기 -Vs/2전압을 갖는 -Vs/2전압 노드(node)의 사이에는 상기 제 1 인덕터부에 발생하는 과전압을 클램핑(Clamping)하는 제 1 클램핑부와 제 2 클램핑부가 더 구비되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 제 2 인덕터부와 상기 Vs/2전압을 공급하는 양전압원의 사이 및 상기 제 2 인덕터부와 상기 -Vs/2전압을 갖는 -Vs/2전압 노드(node)의 사이에는 상기 제 2 인덕터부에 발생하는 과전압을 클램핑(Clamping)하는 제 3 클램핑부와 제 4 클램핑부가 더 구비되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널과,
    음(-)전압원이 공급하는 -Vs/2전압을 입력받아 Vs/2전압으로 반전시키고, 상기 반전시킨 Vs/2전압과 상기 -Vs/2전압을 이용하여 -Vs/2전압부터 Vs/2전압까지 스윙(Swing)하는 서스테인 펄스를 상기 스캔 전극과 서스테인 전극에 교번되게 공급하는 구동부를 포함하고,
    상기 구동부는
    제 1 인덕터부;
    상기 제 1 인덕터부를 통해 스캔 전극에 점진적으로 하강하는 전압을 공급하는 제 1 하강 전압 공급부;
    상기 스캔 전극에 -Vs/2전압을 공급하는 제 1 음서스테인 전압 공급부;
    상기 제 1 음서스테인 전압 공급부가 공급하는 -Vs/2전압으로 Vs/2전압을 발생시키는 제 1 반전 전압 발생부;
    상기 제 1 인덕터부를 통해 스캔 전극에 점진적으로 상승하는 전압을 공급하는 제 1 상승 전압 공급부;
    상기 스캔 전극에 제 1 반전 전압 발생부가 발생시킨 Vs/2전압을 공급하는 제 1 양서스테인 전압 공급부;
    제 2 인덕터부;
    상기 제 2 인덕터부를 통해 서스테인 전극에 점진적으로 하강하는 전압을 공급하는 제 2 하강 전압 공급부;
    상기 서스테인 전극에 -Vs/2전압을 공급하는 제 2 음서스테인 전압 공급부;
    상기 제 2 음서스테인 전압 공급부가 공급하는 -Vs/2전압으로 Vs/2전압을 발생시키는 제 2 반전 전압 발생부;
    상기 제 2 인덕터부를 통해 서스테인 전극에 점진적으로 상승하는 전압을 공급하는 제 2 상승 전압 공급부;
    상기 서스테인 전극에 제 2 반전 전압 발생부가 발생시킨 Vs/2전압을 공급하는 제 2 양서스테인 전압 공급부;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 스캔 전극으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 상기 제 2 음서스테인 전압 공급부는 온(On) 상태인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제 10 항에 있어서,
    상기 서스테인 전극으로 공급되는 서스테인 펄스가 -Vs/2전압부터 Vs/2전압까지 스윙하는 동안 상기 제 1 음서스테인 전압 공급부는 온(On) 상태인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 제 10 항에 있어서,
    상기 제 1, 2 반전 전압 발생부는 상기 -Vs/2전압을 저장하는 제 1, 2 전압 저장용 캐패시터부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  15. 제 10 항에 있어서,
    상기 제 1, 2 반전 전압 발생부는
    제 1, 2 상승 전압 공급부와 각각 병렬 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  16. 제 10 항에 있어서,
    상기 제 1, 2 반전 전압 발생부와 접지(GND) 사이에는 상기 제 1, 2 반전 전압 발생부에 저장되는 전압이 상기 접지(GND)로 빠지는 것을 방지하는 제 1, 2 역전류 방지부가 각각 더 구비되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  17. 제 10 항에 있어서,
    상기 제 1 인덕터부와 상기 -Vs/2전압을 공급하는 음전압원의 사이 및 상기 제 1 인덕터부와 상기 Vs/2전압을 갖는 Vs/2전압 노드의 사이에는 상기 제 1 인덕터부에 발생하는 과전압을 클램핑하는 제 1 클램핑부와 제 2 클램핑부가 더 구비되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  18. 제 10 항에 있어서,
    상기 제 2 인덕터부와 상기 -Vs/2전압을 공급하는 음전압원의 사이 및 상기 제 2 인덕터부와 상기 Vs/2전압을 갖는 Vs/2전압 노드의 사이에는 상기 제 2 인덕터부에 발생하는 과전압을 클램핑하는 제 3 클램핑부와 제 4 클램핑부가 더 구비되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060015895A 2006-02-17 2006-02-17 플라즈마 디스플레이 장치 KR100784520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060015895A KR100784520B1 (ko) 2006-02-17 2006-02-17 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015895A KR100784520B1 (ko) 2006-02-17 2006-02-17 플라즈마 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20070082810A KR20070082810A (ko) 2007-08-22
KR100784520B1 true KR100784520B1 (ko) 2007-12-11

Family

ID=38612349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015895A KR100784520B1 (ko) 2006-02-17 2006-02-17 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100784520B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020062141A (ko) * 2001-01-19 2002-07-25 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치의 구동 방법 및 플라즈마디스플레이 장치
KR20030069024A (ko) * 2002-02-15 2003-08-25 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20050063664A (ko) * 2003-12-22 2005-06-28 후지츠 히다찌 플라즈마 디스플레이 리미티드 구동 회로 및 플라즈마 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020062141A (ko) * 2001-01-19 2002-07-25 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치의 구동 방법 및 플라즈마디스플레이 장치
KR20030069024A (ko) * 2002-02-15 2003-08-25 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20050063664A (ko) * 2003-12-22 2005-06-28 후지츠 히다찌 플라즈마 디스플레이 리미티드 구동 회로 및 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR20070082810A (ko) 2007-08-22

Similar Documents

Publication Publication Date Title
KR100433213B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100551010B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100717552B1 (ko) Ａｃ표면방전형 플라즈마표시패널의 구동방법
KR100605763B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 방법
US20080316147A1 (en) Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated
KR20090043304A (ko) 플라즈마 디스플레이 장치
KR20070082453A (ko) 플라즈마 디스플레이 장치
KR100784520B1 (ko) 플라즈마 디스플레이 장치
EP1777679A1 (en) Plasma display apparatus and method of driving the same
EP1835483A2 (en) Method of driving plasma display apparatus
US20060203431A1 (en) Plasma display panel (PDP) driving apparatus
KR20060090052A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동장치
JP2005321802A (ja) プラズマディスプレイ装置及びその駆動方法
KR20050112867A (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
US20070085772A1 (en) Plasma display apparatus and method of driving the same
EP1887545A2 (en) Sustain driver for a plasma display
KR100467073B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
EP1876580A2 (en) Apparatus for driving plasma display panel
KR20070082811A (ko) 플라즈마 디스플레이 장치
KR100551015B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100784525B1 (ko) 플라즈마 디스플레이 장치
KR100784755B1 (ko) 플라즈마 디스플레이 장치
KR100472357B1 (ko) 플라즈마 디스플레이 패널
KR100710269B1 (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee