JPH11338417A - プラズマディスプレイ表示装置 - Google Patents
プラズマディスプレイ表示装置Info
- Publication number
- JPH11338417A JPH11338417A JP10141497A JP14149798A JPH11338417A JP H11338417 A JPH11338417 A JP H11338417A JP 10141497 A JP10141497 A JP 10141497A JP 14149798 A JP14149798 A JP 14149798A JP H11338417 A JPH11338417 A JP H11338417A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- write electrode
- voltage
- write
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 電磁波妨害を低減するプラズマディスプレイ
表示装置を得る。 【解決手段】 互いに平行に延設され、アドレス走査期
間以外において互いの間に与えられた電圧によって放電
を発生する維持放電電極１，２と、維持放電電極１，２
に垂直な方向で延設された書込み電極３と、書込み電極
３に接続され、アドレス走査期間以外において書込み電
極３をフローティング状態にするアドレス用ドライバ７
と、放電によって前記書込み電極に誘起される電圧を低
減するための抵抗９とを備える。
表示装置を得る。 【解決手段】 互いに平行に延設され、アドレス走査期
間以外において互いの間に与えられた電圧によって放電
を発生する維持放電電極１，２と、維持放電電極１，２
に垂直な方向で延設された書込み電極３と、書込み電極
３に接続され、アドレス走査期間以外において書込み電
極３をフローティング状態にするアドレス用ドライバ７
と、放電によって前記書込み電極に誘起される電圧を低
減するための抵抗９とを備える。
Description
【０００１】
【発明の属する技術分野】この発明は、プラズマディス
プレイ表示装置、すなわち、プラズマディスプレイパネ
ル（以下、ＰＤＰと略称する）を用いた表示装置に関
し、特にＰＤＰから放射される電磁波の低減に関する。
プレイ表示装置、すなわち、プラズマディスプレイパネ
ル（以下、ＰＤＰと略称する）を用いた表示装置に関
し、特にＰＤＰから放射される電磁波の低減に関する。
【０００２】
【従来の技術】図５は、従来のプラズマディスプレイ表
示装置を示す回路図である。図５において、１及び２は
互いに平行に延設された維持放電電極、３は維持放電電
極１，２に垂直な方向に延設された書込み電極、４は共
通に結線された複数の維持放電電極１に接続され、維持
放電電極１に共通に電圧を与える集中ドライバ、５は複
数の維持放電電極２の各々に接続され、維持放電電極２
に個別に電圧を与える個別走査ドライバ、７は書込み電
極３に接続され、書込み電圧源６が出力する電圧を書込
み電極３に与えるアドレス用ドライバ、８はアドレス用
ドライバ７、集中ドライバ４及び複数の個別走査ドライ
バ５を制御するＰＤＰ駆動処理回路、３１は書込み電極
３とアドレス用ドライバ７との接続点である。
示装置を示す回路図である。図５において、１及び２は
互いに平行に延設された維持放電電極、３は維持放電電
極１，２に垂直な方向に延設された書込み電極、４は共
通に結線された複数の維持放電電極１に接続され、維持
放電電極１に共通に電圧を与える集中ドライバ、５は複
数の維持放電電極２の各々に接続され、維持放電電極２
に個別に電圧を与える個別走査ドライバ、７は書込み電
極３に接続され、書込み電圧源６が出力する電圧を書込
み電極３に与えるアドレス用ドライバ、８はアドレス用
ドライバ７、集中ドライバ４及び複数の個別走査ドライ
バ５を制御するＰＤＰ駆動処理回路、３１は書込み電極
３とアドレス用ドライバ７との接続点である。
【０００３】なお、図５では、維持放電電極１と維持放
電電極２とがそれぞれ２本、書込み電極３が１本しか描
かれていないが、実際には、多数の維持放電電極１，２
及び書込み電極３がマトリクス状に存在する。なお、こ
れらの電極１，２，３は図示しないパネル基板に対して
設けられている。
電電極２とがそれぞれ２本、書込み電極３が１本しか描
かれていないが、実際には、多数の維持放電電極１，２
及び書込み電極３がマトリクス状に存在する。なお、こ
れらの電極１，２，３は図示しないパネル基板に対して
設けられている。
【０００４】アドレス用ドライバ７は書込み電極３の電
圧を、”Ｌ”レベルに設定するためのＦＥＴ７１と、”
Ｈ”レベルに設定するためのＦＥＴ７２とを含む。ＦＥ
Ｔ７１は、ドレインが書込み電極３に接続され、ソース
がアースに接続され、ゲートがＰＤＰ駆動処理回路８の
出力に基づく制御信号を受ける。ＦＥＴ７２は、ソース
が書込み電極３に接続され、ドレインが書込み電圧源６
に接続され、ゲートがＰＤＰ駆動処理回路８の出力に基
づく制御信号を受ける。
圧を、”Ｌ”レベルに設定するためのＦＥＴ７１と、”
Ｈ”レベルに設定するためのＦＥＴ７２とを含む。ＦＥ
Ｔ７１は、ドレインが書込み電極３に接続され、ソース
がアースに接続され、ゲートがＰＤＰ駆動処理回路８の
出力に基づく制御信号を受ける。ＦＥＴ７２は、ソース
が書込み電極３に接続され、ドレインが書込み電圧源６
に接続され、ゲートがＰＤＰ駆動処理回路８の出力に基
づく制御信号を受ける。
【０００５】次に、従来のプラズマディスプレイ表示装
置の動作を説明する。ＰＤＰ駆動処理回路８は、集中ド
ライバ４、個別走査ドライバ５及びアドレス用ドライバ
７の動作を制御し、映像信号が示す１つのフィールドに
対して、書込み期間、アドレス走査期間、維持放電期
間、消去期間に応じた制御を行う。集中ドライバ４、個
別走査ドライバ５及びアドレス用ドライバ７は、それぞ
れ維持放電電極１、維持放電電極２、書込み電極３に電
圧を与える。
置の動作を説明する。ＰＤＰ駆動処理回路８は、集中ド
ライバ４、個別走査ドライバ５及びアドレス用ドライバ
７の動作を制御し、映像信号が示す１つのフィールドに
対して、書込み期間、アドレス走査期間、維持放電期
間、消去期間に応じた制御を行う。集中ドライバ４、個
別走査ドライバ５及びアドレス用ドライバ７は、それぞ
れ維持放電電極１、維持放電電極２、書込み電極３に電
圧を与える。
【０００６】書込み期間は、後の動作を安定させるため
の期間であり、維持放電電極１と２との間に電圧が与え
られ、この電圧によって放電（予備放電）が生じる。
の期間であり、維持放電電極１と２との間に電圧が与え
られ、この電圧によって放電（予備放電）が生じる。
【０００７】アドレス走査期間は、発光すべき放電セル
に電荷をメモリするための期間であり、放電セルのアド
レスが順次に走査され発光すべき放電セルのタイミング
で書込み電極３と維持放電電極２との間に電圧が与えら
れ、この書込み電極３と維持放電電極２との間の電圧に
よって発光すべき放電セルに走査順次に放電（書込み放
電）が生じる。
に電荷をメモリするための期間であり、放電セルのアド
レスが順次に走査され発光すべき放電セルのタイミング
で書込み電極３と維持放電電極２との間に電圧が与えら
れ、この書込み電極３と維持放電電極２との間の電圧に
よって発光すべき放電セルに走査順次に放電（書込み放
電）が生じる。
【０００８】維持放電期間は、電荷がメモリされた放電
セルの発光を維持するための期間であり、維持放電電極
１と２との間に電圧が与えられ、この間の電圧によって
全ての発光すべき放電セルに放電（維持放電）が生じ
る。
セルの発光を維持するための期間であり、維持放電電極
１と２との間に電圧が与えられ、この間の電圧によって
全ての発光すべき放電セルに放電（維持放電）が生じ
る。
【０００９】消去期間は、放電セルにメモリされた電荷
を初期化するための期間であり、維持放電電極１に電圧
を与える。
を初期化するための期間であり、維持放電電極１に電圧
を与える。
【００１０】以上のように、１フィールドで発生する放
電は、アドレス走査期間では、維持放電電極２と書込み
電極３との間の電圧によって生じ、アドレス走査期間以
外では、維持放電電極１と２との間の電圧によって生じ
る。
電は、アドレス走査期間では、維持放電電極２と書込み
電極３との間の電圧によって生じ、アドレス走査期間以
外では、維持放電電極１と２との間の電圧によって生じ
る。
【００１１】アドレス走査期間以外の放電では、書込み
電極３に対し、維持放電電極１と２との間の放電によっ
て電圧及び電流が誘起される。ＦＥＴ７１，７２は、共
にアドレス用ドライバ７のＩＣ内の素子であり、書込み
電極３に誘起された電圧及び電流に耐えられるだけの耐
圧及び電流容量がない。そこで、ＦＥＴ７１，７２を電
力破壊から保護するため、アドレス走査期間以外ではＦ
ＥＴ７１，７２は共にオフ状態に制御される。ＦＥＴ７
１，７２は共にオフ状態に制御されるため、書込み電極
３はフローティング状態である。
電極３に対し、維持放電電極１と２との間の放電によっ
て電圧及び電流が誘起される。ＦＥＴ７１，７２は、共
にアドレス用ドライバ７のＩＣ内の素子であり、書込み
電極３に誘起された電圧及び電流に耐えられるだけの耐
圧及び電流容量がない。そこで、ＦＥＴ７１，７２を電
力破壊から保護するため、アドレス走査期間以外ではＦ
ＥＴ７１，７２は共にオフ状態に制御される。ＦＥＴ７
１，７２は共にオフ状態に制御されるため、書込み電極
３はフローティング状態である。
【００１２】
【発明が解決しようとする課題】本願の発明者は、以上
の従来のプラズマディスプレイ表示装置では、アドレス
走査期間以外において、次のことが起こると推測してい
る。すなわち、書込み電極３と維持放電電極１，２とは
図６に示すように寄生の容量Ｃによって接続され、か
つ、アドレス走査期間以外では、書込み電極３がフロー
ティング状態である。このため、書込み電極３の維持放
電電極１，２に対する電圧が維持放電電極１，２の電圧
の変動に応じて変動し、書込み電極３には書込み電極３
の延設された方向、すなわち、書込み電極３の維持放電
電極１，２に対する電圧の方向と垂直な方向に変位電流
が生じる。これによって、電磁波が生じ、この電磁波は
他の電気機器に影響を与えて、その動作を妨害すること
がある。これが、いわゆる電磁波妨害である。
の従来のプラズマディスプレイ表示装置では、アドレス
走査期間以外において、次のことが起こると推測してい
る。すなわち、書込み電極３と維持放電電極１，２とは
図６に示すように寄生の容量Ｃによって接続され、か
つ、アドレス走査期間以外では、書込み電極３がフロー
ティング状態である。このため、書込み電極３の維持放
電電極１，２に対する電圧が維持放電電極１，２の電圧
の変動に応じて変動し、書込み電極３には書込み電極３
の延設された方向、すなわち、書込み電極３の維持放電
電極１，２に対する電圧の方向と垂直な方向に変位電流
が生じる。これによって、電磁波が生じ、この電磁波は
他の電気機器に影響を与えて、その動作を妨害すること
がある。これが、いわゆる電磁波妨害である。
【００１３】以上のように、従来では、アドレス走査期
間以外において、書込み電極３をフローティング状態に
することによって電磁波妨害が生じるという問題点があ
る。
間以外において、書込み電極３をフローティング状態に
することによって電磁波妨害が生じるという問題点があ
る。
【００１４】本発明は、この問題点を解決するためにな
されたものであり、電磁波妨害を低減するプラズマディ
スプレイ表示装置を得ることを目的とする。
されたものであり、電磁波妨害を低減するプラズマディ
スプレイ表示装置を得ることを目的とする。
【００１５】
【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、互いに平行に延設され、所定期間にお
いて互いの間に与えられた電圧によって放電を発生する
第１及び第２の維持放電電極と、前記第１及び第２の維
持放電電極に垂直な方向で延設された書込み電極と、前
記書込み電極に接続され、前記所定期間において前記書
込み電極をフローティング状態にするドライバと、前記
放電によって前記書込み電極に誘起される電圧を低減す
るための低減部とを備える。
課題解決手段は、互いに平行に延設され、所定期間にお
いて互いの間に与えられた電圧によって放電を発生する
第１及び第２の維持放電電極と、前記第１及び第２の維
持放電電極に垂直な方向で延設された書込み電極と、前
記書込み電極に接続され、前記所定期間において前記書
込み電極をフローティング状態にするドライバと、前記
放電によって前記書込み電極に誘起される電圧を低減す
るための低減部とを備える。
【００１６】本発明の請求項２に係る課題解決手段にお
いて、前記低減部は、前記書込み電極とアースとの間に
接続された抵抗を含む。
いて、前記低減部は、前記書込み電極とアースとの間に
接続された抵抗を含む。
【００１７】本発明の請求項３に係る課題解決手段にお
いて、前記ドライバは、前記所定期間と異なる期間で
は、放電セルに電荷をメモリするための電圧を前記書込
み電極に与えて、前記書込み電極と前記第１及び第２の
維持放電電極のどちらかとの間の電圧によって書込み放
電を生じさせ、前記抵抗の値は、前記書込み放電が生じ
る程度に大きい。
いて、前記ドライバは、前記所定期間と異なる期間で
は、放電セルに電荷をメモリするための電圧を前記書込
み電極に与えて、前記書込み電極と前記第１及び第２の
維持放電電極のどちらかとの間の電圧によって書込み放
電を生じさせ、前記抵抗の値は、前記書込み放電が生じ
る程度に大きい。
【００１８】本発明の請求項４に係る課題解決手段にお
いて、前記抵抗は第１及び第２の抵抗を含み、前記第１
の抵抗は前記書込み電極の一端側に設けられ、前記第２
の抵抗は前記書込み電極の他端側に設けられる。
いて、前記抵抗は第１及び第２の抵抗を含み、前記第１
の抵抗は前記書込み電極の一端側に設けられ、前記第２
の抵抗は前記書込み電極の他端側に設けられる。
【００１９】本発明の請求項５に係る課題解決手段にお
いて、前記ドライバは、前記所定期間と異なる期間で
は、放電セルに電荷をメモリするための電圧を前記書込
み電極に与えて、前記書込み電極と前記第１及び第２の
維持放電電極のどちらかとの間の電圧によって書込み放
電を生じさせ、前記低減部は、前記書込み電極とアース
との間に設けられ、前記所定期間では前記書込み電極を
前記アースに電気的に接続し、前記所定期間と異なる期
間では前記書込み電極を前記アースから開放する接続部
を含む。
いて、前記ドライバは、前記所定期間と異なる期間で
は、放電セルに電荷をメモリするための電圧を前記書込
み電極に与えて、前記書込み電極と前記第１及び第２の
維持放電電極のどちらかとの間の電圧によって書込み放
電を生じさせ、前記低減部は、前記書込み電極とアース
との間に設けられ、前記所定期間では前記書込み電極を
前記アースに電気的に接続し、前記所定期間と異なる期
間では前記書込み電極を前記アースから開放する接続部
を含む。
【００２０】本発明の請求項６に係る課題解決手段にお
いて、前記接続部は第１及び第２の接続部を含み、前記
第１の接続部は前記書込み電極の一端側に設けられ、前
記第２の接続部は前記書込み電極の他端側に設けられ
る。
いて、前記接続部は第１及び第２の接続部を含み、前記
第１の接続部は前記書込み電極の一端側に設けられ、前
記第２の接続部は前記書込み電極の他端側に設けられ
る。
【００２１】本発明の請求項７に係る課題解決手段は、
前記接続部と前記ドライバとを制御する制御部をさらに
備える。
前記接続部と前記ドライバとを制御する制御部をさらに
備える。
【００２２】
【発明の実施の形態】実施の形態１．図１は、実施の形
態１のプラズマディスプレイ表示装置を示す回路図であ
る。図１において、１及び２は互いに平行に延設された
維持放電電極、３は維持放電電極１，２に垂直な方向に
延設された書込み電極、４は共通に結線された複数の維
持放電電極１に接続され、維持放電電極１に共通に電圧
を与える集中ドライバ、５は複数の維持放電電極２の各
々に接続され、維持放電電極２に個別に電圧を与える個
別走査ドライバ、７は書込み電極３に接続され、書込み
電圧源６が出力する電圧を書込み電極３に与えるアドレ
ス用ドライバ、８はアドレス用ドライバ７、集中ドライ
バ４及び複数の個別走査ドライバ５を制御するＰＤＰ駆
動処理回路、３１は書込み電極３とアドレス用ドライバ
７との接続点、９は書込み電極３とアースとの間に接続
された抵抗である。
態１のプラズマディスプレイ表示装置を示す回路図であ
る。図１において、１及び２は互いに平行に延設された
維持放電電極、３は維持放電電極１，２に垂直な方向に
延設された書込み電極、４は共通に結線された複数の維
持放電電極１に接続され、維持放電電極１に共通に電圧
を与える集中ドライバ、５は複数の維持放電電極２の各
々に接続され、維持放電電極２に個別に電圧を与える個
別走査ドライバ、７は書込み電極３に接続され、書込み
電圧源６が出力する電圧を書込み電極３に与えるアドレ
ス用ドライバ、８はアドレス用ドライバ７、集中ドライ
バ４及び複数の個別走査ドライバ５を制御するＰＤＰ駆
動処理回路、３１は書込み電極３とアドレス用ドライバ
７との接続点、９は書込み電極３とアースとの間に接続
された抵抗である。
【００２３】実施の形態１では抵抗９は所定期間におい
て書込み電極３に誘起される電圧を低減するための低減
部に含まれる。なお、所定期間とは、アドレス走査期間
以外、すなわち、維持放電期間、消去期間、書込み期間
である。
て書込み電極３に誘起される電圧を低減するための低減
部に含まれる。なお、所定期間とは、アドレス走査期間
以外、すなわち、維持放電期間、消去期間、書込み期間
である。
【００２４】なお、図１では、維持放電電極１と維持放
電電極２とがそれぞれ２本、書込み電極３が１本しか描
かれていないが、実際には、多数の維持放電電極１，２
及び書込み電極３がマトリクス状に存在する。なお、こ
れらの電極１，２，３は図示しないパネル基板に対して
設けられている。
電電極２とがそれぞれ２本、書込み電極３が１本しか描
かれていないが、実際には、多数の維持放電電極１，２
及び書込み電極３がマトリクス状に存在する。なお、こ
れらの電極１，２，３は図示しないパネル基板に対して
設けられている。
【００２５】アドレス用ドライバ７は書込み電極３の電
圧を、”Ｌ”レベルに設定するためのＦＥＴ７１と、”
Ｈ”レベルに設定するためのＦＥＴ７２とを含む。ＦＥ
Ｔ７１は、ドレインが書込み電極３に接続され、ソース
がアースに接続され、ゲートがＰＤＰ駆動処理回路８の
出力に基づく制御信号を受ける。ＦＥＴ７２は、ソース
が書込み電極３に接続され、ドレインが書込み電圧源６
に接続され、ゲートがＰＤＰ駆動処理回路８の出力に基
づく制御信号を受ける。
圧を、”Ｌ”レベルに設定するためのＦＥＴ７１と、”
Ｈ”レベルに設定するためのＦＥＴ７２とを含む。ＦＥ
Ｔ７１は、ドレインが書込み電極３に接続され、ソース
がアースに接続され、ゲートがＰＤＰ駆動処理回路８の
出力に基づく制御信号を受ける。ＦＥＴ７２は、ソース
が書込み電極３に接続され、ドレインが書込み電圧源６
に接続され、ゲートがＰＤＰ駆動処理回路８の出力に基
づく制御信号を受ける。
【００２６】次に、実施の形態１のプラズマディスプレ
イ表示装置の動作を説明する。ＰＤＰ駆動処理回路８
は、集中ドライバ４、個別走査ドライバ５及びアドレス
用ドライバ７の動作を制御し、映像信号が示す１つのフ
ィールドに対して、書込み期間、アドレス走査期間、維
持放電期間、消去期間に応じた制御を行う。集中ドライ
バ４、個別走査ドライバ５及びアドレス用ドライバ７
は、それぞれ維持放電電極１、維持放電電極２、書込み
電極３に電圧を与える。
イ表示装置の動作を説明する。ＰＤＰ駆動処理回路８
は、集中ドライバ４、個別走査ドライバ５及びアドレス
用ドライバ７の動作を制御し、映像信号が示す１つのフ
ィールドに対して、書込み期間、アドレス走査期間、維
持放電期間、消去期間に応じた制御を行う。集中ドライ
バ４、個別走査ドライバ５及びアドレス用ドライバ７
は、それぞれ維持放電電極１、維持放電電極２、書込み
電極３に電圧を与える。
【００２７】書込み期間、アドレス走査期間、維持放電
期間及び消去期間の各々における動作は従来と同様であ
る。
期間及び消去期間の各々における動作は従来と同様であ
る。
【００２８】また、前記所定期間、すなわち、アドレス
走査期間以外（維持放電期間、消去期間、書込み期間）
では、ＦＥＴ７１，７２は従来同様、共にオフ状態に制
御される。
走査期間以外（維持放電期間、消去期間、書込み期間）
では、ＦＥＴ７１，７２は従来同様、共にオフ状態に制
御される。
【００２９】実際に、抵抗９を設けた実施の形態１のプ
ラズマディスプレイ表示装置と、抵抗９を設けない従来
のプラズマディスプレイ表示装置とを動作させたとこ
ろ、実施の形態１のプラズマディスプレイ表示装置は、
従来よりも、アドレス走査期間以外において、電磁波妨
害が低減されていることが分かった。
ラズマディスプレイ表示装置と、抵抗９を設けない従来
のプラズマディスプレイ表示装置とを動作させたとこ
ろ、実施の形態１のプラズマディスプレイ表示装置は、
従来よりも、アドレス走査期間以外において、電磁波妨
害が低減されていることが分かった。
【００３０】電磁波妨害が低減された理由は、抵抗９を
設けたことによって、アドレス走査期間以外における書
込み電極３は、従来と異なり、抵抗９によってアースに
接続されている。このため、アドレス走査期間以外にお
いて書込み電極３に誘起される電圧は、抵抗９によって
低減され、従来の技術で説明した変位電流が低減され
る。よって、電磁波妨害が低減する。
設けたことによって、アドレス走査期間以外における書
込み電極３は、従来と異なり、抵抗９によってアースに
接続されている。このため、アドレス走査期間以外にお
いて書込み電極３に誘起される電圧は、抵抗９によって
低減され、従来の技術で説明した変位電流が低減され
る。よって、電磁波妨害が低減する。
【００３１】抵抗９を用いて低減部を容易に構成できる
が、但し、抵抗９の値は、小さすぎると書込み放電を生
じさせるのに充分な電圧が書込み電極３に生じないの
で、書込み放電が生じる程度に大きくしておく必要があ
る。
が、但し、抵抗９の値は、小さすぎると書込み放電を生
じさせるのに充分な電圧が書込み電極３に生じないの
で、書込み放電が生じる程度に大きくしておく必要があ
る。
【００３２】実施の形態２．図２は、実施の形態２のプ
ラズマディスプレイ表示装置を示す回路図である。図２
において、１０はアドレス用ドライバ７とアースとの間
に接続された抵抗（第２の抵抗）である。書込み電極３
の一端側には抵抗９（第１の抵抗）が接続され、書込み
電極３の他端側には抵抗１０が接続されている。書込み
電極３と交差する全ての維持放電電極１及び２は、書込
み電極３と抵抗９との接続点と書込み電極３と抵抗１０
との接続点との間において書込み電極３と交差する。そ
の他の構成及び主たる動作は実施の形態１と同様なので
説明を省略する。実施の形態２では抵抗９及び１０は低
減部に含まれる。
ラズマディスプレイ表示装置を示す回路図である。図２
において、１０はアドレス用ドライバ７とアースとの間
に接続された抵抗（第２の抵抗）である。書込み電極３
の一端側には抵抗９（第１の抵抗）が接続され、書込み
電極３の他端側には抵抗１０が接続されている。書込み
電極３と交差する全ての維持放電電極１及び２は、書込
み電極３と抵抗９との接続点と書込み電極３と抵抗１０
との接続点との間において書込み電極３と交差する。そ
の他の構成及び主たる動作は実施の形態１と同様なので
説明を省略する。実施の形態２では抵抗９及び１０は低
減部に含まれる。
【００３３】次に動作について、実施の形態１では、ア
ドレス走査期間以外で書込み電極３に生じた変位電流
は、書込み電極３の末端に伝搬したとき、この末端で反
射して向きが変わるので、大きく変動することになる。
一方、実施の形態２では、変位電流は、書込み電極３の
末端に伝搬しても、この末端で反射せずに、抵抗９ある
いは抵抗１０を介してアースへ流れることによって、大
きく変動しない。よって、実施の形態１と比較して、電
磁波妨害がさらに低減する。
ドレス走査期間以外で書込み電極３に生じた変位電流
は、書込み電極３の末端に伝搬したとき、この末端で反
射して向きが変わるので、大きく変動することになる。
一方、実施の形態２では、変位電流は、書込み電極３の
末端に伝搬しても、この末端で反射せずに、抵抗９ある
いは抵抗１０を介してアースへ流れることによって、大
きく変動しない。よって、実施の形態１と比較して、電
磁波妨害がさらに低減する。
【００３４】抵抗９及び１０を用いて低減部を容易に構
成できるが、但し、抵抗９及び１０のそれぞれ、あるい
はこれらを合成した値は、小さすぎると書込み放電を生
じさせるのに充分な電圧が書込み電極３に生じないの
で、書込み放電が生じる程度に大きくしておく必要があ
る。
成できるが、但し、抵抗９及び１０のそれぞれ、あるい
はこれらを合成した値は、小さすぎると書込み放電を生
じさせるのに充分な電圧が書込み電極３に生じないの
で、書込み放電が生じる程度に大きくしておく必要があ
る。
【００３５】実施の形態３．図３は、実施の形態３のプ
ラズマディスプレイ表示装置を示す回路図である。図３
において、８ａはＰＤＰ駆動処理回路８にアドレス走査
期間で”Ｌ”レベル、アドレス走査期間以外で”Ｈ”レ
ベルになるフローティング検出信号８１を出力するとい
う機能が加えられたＰＤＰ駆動処理回路（制御部）、１
１は実施の形態１の抵抗９を置き換えたものであり、ド
レインが書込み電極３に接続され、ソースがアースに接
続され、ゲートがフローティング検出信号８１を受ける
高耐圧なＦＥＴ（接続部）である。その他の構成及び主
たる動作は実施の形態１と同様なので説明を省略する。
実施の形態３では、ＦＥＴ１１は低減部に含まれる。
ラズマディスプレイ表示装置を示す回路図である。図３
において、８ａはＰＤＰ駆動処理回路８にアドレス走査
期間で”Ｌ”レベル、アドレス走査期間以外で”Ｈ”レ
ベルになるフローティング検出信号８１を出力するとい
う機能が加えられたＰＤＰ駆動処理回路（制御部）、１
１は実施の形態１の抵抗９を置き換えたものであり、ド
レインが書込み電極３に接続され、ソースがアースに接
続され、ゲートがフローティング検出信号８１を受ける
高耐圧なＦＥＴ（接続部）である。その他の構成及び主
たる動作は実施の形態１と同様なので説明を省略する。
実施の形態３では、ＦＥＴ１１は低減部に含まれる。
【００３６】次に動作について、ＦＥＴ１１は、フロー
ティング検出信号８１に制御されて、アドレス走査期間
でオフし、アドレス走査期間以外でオンする。アドレス
走査期間では、ＦＥＴ１１をオフさせることで、アドレ
ス用ドライバが書込み電極３に与えた電圧は、ＦＥＴ１
１を介してアースへ伝搬しないので、書込み放電が生じ
る。一方、アドレス走査期間以外では、ＦＥＴ１１をオ
ンさせることで、書込み電極３は、従来と異なり、ＦＥ
Ｔ１１によってアースに接続される。このため、アドレ
ス走査期間以外において書込み電極３に誘起される電圧
は、ＦＥＴ１１によって低減され、従来の技術で説明し
た変位電流が低減される。よって、電磁波妨害が低減す
る。
ティング検出信号８１に制御されて、アドレス走査期間
でオフし、アドレス走査期間以外でオンする。アドレス
走査期間では、ＦＥＴ１１をオフさせることで、アドレ
ス用ドライバが書込み電極３に与えた電圧は、ＦＥＴ１
１を介してアースへ伝搬しないので、書込み放電が生じ
る。一方、アドレス走査期間以外では、ＦＥＴ１１をオ
ンさせることで、書込み電極３は、従来と異なり、ＦＥ
Ｔ１１によってアースに接続される。このため、アドレ
ス走査期間以外において書込み電極３に誘起される電圧
は、ＦＥＴ１１によって低減され、従来の技術で説明し
た変位電流が低減される。よって、電磁波妨害が低減す
る。
【００３７】ＦＥＴ１１をＰＤＰ駆動処理回路８ａを利
用して制御するので、容易に構成できるが、但し、ＦＥ
Ｔ１１は、アドレス走査期間以外で書込み電極３に誘起
された電圧ｖ及び電流に耐えられるだけの耐圧及び電流
容量を有するものを使用する。
用して制御するので、容易に構成できるが、但し、ＦＥ
Ｔ１１は、アドレス走査期間以外で書込み電極３に誘起
された電圧ｖ及び電流に耐えられるだけの耐圧及び電流
容量を有するものを使用する。
【００３８】実施の形態４．図４は、実施の形態４のプ
ラズマディスプレイ表示装置を示す回路図である。図４
において、１２はドレインが書込み電極３に接続され、
ソースがアースに接続され、ゲートがフローティング検
出信号８１を受ける高耐圧なＦＥＴ（第２の接続部）で
ある。書込み電極３の一端側にはＦＥＴ１１（第１の接
続部）が接続され、書込み電極３の他端側にはＦＥＴ１
２が接続されている。書込み電極３と交差する全ての維
持放電電極１及び２は、書込み電極３とＦＥＴ１１との
接続点と書込み電極３とＦＥＴ１２との接続点との間に
おいて書込み電極３と交差する。その他の構成及び主た
る動作は実施の形態３と同様なので説明を省略する。実
施の形態４では、ＦＥＴ１１及び１２は低減部に含まれ
る。
ラズマディスプレイ表示装置を示す回路図である。図４
において、１２はドレインが書込み電極３に接続され、
ソースがアースに接続され、ゲートがフローティング検
出信号８１を受ける高耐圧なＦＥＴ（第２の接続部）で
ある。書込み電極３の一端側にはＦＥＴ１１（第１の接
続部）が接続され、書込み電極３の他端側にはＦＥＴ１
２が接続されている。書込み電極３と交差する全ての維
持放電電極１及び２は、書込み電極３とＦＥＴ１１との
接続点と書込み電極３とＦＥＴ１２との接続点との間に
おいて書込み電極３と交差する。その他の構成及び主た
る動作は実施の形態３と同様なので説明を省略する。実
施の形態４では、ＦＥＴ１１及び１２は低減部に含まれ
る。
【００３９】次に動作について、実施の形態３では、ア
ドレス走査期間以外で書込み電極３に生じた変位電流
は、書込み電極３の末端に伝搬したとき、この末端で反
射して向きが変わるので、大きく変動することになる。
一方、実施の形態４では、変位電流は、書込み電極３の
末端に伝搬しても、この末端で反射せずに、抵抗９ある
いは抵抗１０を介してアースへ流れることによって、大
きく変動しない。よって、実施の形態３と比較して、電
磁波妨害がさらに低減する。
ドレス走査期間以外で書込み電極３に生じた変位電流
は、書込み電極３の末端に伝搬したとき、この末端で反
射して向きが変わるので、大きく変動することになる。
一方、実施の形態４では、変位電流は、書込み電極３の
末端に伝搬しても、この末端で反射せずに、抵抗９ある
いは抵抗１０を介してアースへ流れることによって、大
きく変動しない。よって、実施の形態３と比較して、電
磁波妨害がさらに低減する。
【００４０】ＦＥＴ１１，１２をＰＤＰ駆動処理回路８
ａを利用して制御するので、容易に構成できるが、但
し、ＦＥＴ１１，１２のそれぞれ、あるいはこれらを合
成したものは、書込み電極３に誘起された電圧及び電流
に耐えられるだけの耐圧及び電流容量を有するものを使
用する。さらに、実施の形態３及び４の接続部は、ＦＥ
Ｔに限らず、アドレス走査期間以外では書込み電極３を
アースに電気的に接続でき、アドレス走査期間では書込
み電極３をアースから開放できるものであればよい。
ａを利用して制御するので、容易に構成できるが、但
し、ＦＥＴ１１，１２のそれぞれ、あるいはこれらを合
成したものは、書込み電極３に誘起された電圧及び電流
に耐えられるだけの耐圧及び電流容量を有するものを使
用する。さらに、実施の形態３及び４の接続部は、ＦＥ
Ｔに限らず、アドレス走査期間以外では書込み電極３を
アースに電気的に接続でき、アドレス走査期間では書込
み電極３をアースから開放できるものであればよい。
【００４１】
【発明の効果】請求項１に記載の発明によれば、所定期
間において、書込み電極に誘起される電圧は、低減部に
よって低減され、変位電流が低減される。よって、電磁
波妨害が低減する。
間において、書込み電極に誘起される電圧は、低減部に
よって低減され、変位電流が低減される。よって、電磁
波妨害が低減する。
【００４２】請求項２に記載の発明によれば、抵抗によ
って低減部を容易に構成できる。
って低減部を容易に構成できる。
【００４３】請求項３に記載の発明によれば、書込み放
電が生じないことを防止できる。
電が生じないことを防止できる。
【００４４】請求項４に記載の発明によれば、第１及び
第２の抵抗を設けたので、変位電流は、書込み電極の両
端側で反射せず、大きく変動しない。よって、電磁波妨
害がさらに低減する。
第２の抵抗を設けたので、変位電流は、書込み電極の両
端側で反射せず、大きく変動しない。よって、電磁波妨
害がさらに低減する。
【００４５】請求項５に記載の発明によれば、所定期間
と異なる期間では、ドライバが書込み電極に与えた電圧
は、接続部を介してアースへ伝搬しないので、書込み放
電が生じる。一方、所定期間では、書込み電極は、接続
部によってアースに接続されるので、書込み電極に誘起
される電圧は、接続部によって低減され、変位電流が低
減される。よって、電磁波妨害が低減する。
と異なる期間では、ドライバが書込み電極に与えた電圧
は、接続部を介してアースへ伝搬しないので、書込み放
電が生じる。一方、所定期間では、書込み電極は、接続
部によってアースに接続されるので、書込み電極に誘起
される電圧は、接続部によって低減され、変位電流が低
減される。よって、電磁波妨害が低減する。
【００４６】請求項６に記載の発明によれば、第１及び
第２の接続部を設けたので、変位電流は、書込み電極の
両端側で反射せず、大きく変動しない。よって、電磁波
妨害がさらに低減する。
第２の接続部を設けたので、変位電流は、書込み電極の
両端側で反射せず、大きく変動しない。よって、電磁波
妨害がさらに低減する。
【００４７】請求項７に記載の発明によれば、接続部と
ドライバとを同じ制御部で制御するので、容易に構成で
きる。
ドライバとを同じ制御部で制御するので、容易に構成で
きる。
【図１】 本発明の実施の形態１のプラズマディスプレ
イ表示装置を示す回路図である。
イ表示装置を示す回路図である。
【図２】 本発明の実施の形態２のプラズマディスプレ
イ表示装置を示す回路図である。
イ表示装置を示す回路図である。
【図３】 本発明の実施の形態３のプラズマディスプレ
イ表示装置を示す回路図である。
イ表示装置を示す回路図である。
【図４】 本発明の実施の形態４のプラズマディスプレ
イ表示装置を示す回路図である。
イ表示装置を示す回路図である。
【図５】 従来のプラズマディスプレイ表示装置を示す
回路図である。
回路図である。
【図６】 アドレス走査期間における動作の説明図であ
る。
る。
１ 維持放電電極、２ 維持放電電極、３ 書込み電
極、４ 集中ドライバ、５ 個別走査ドライバ、６ 書
込み電圧源、７ アドレス用ドライバ、８ ＰＤＰ駆動
処理回路、９，１０ 抵抗、１１，１２，７１，７２
ＦＥＴ、８１ フローティング検出信号。
極、４ 集中ドライバ、５ 個別走査ドライバ、６ 書
込み電圧源、７ アドレス用ドライバ、８ ＰＤＰ駆動
処理回路、９，１０ 抵抗、１１，１２，７１，７２
ＦＥＴ、８１ フローティング検出信号。
Claims (7)
- 【請求項１】 互いに平行に延設され、所定期間におい
て互いの間に与えられた電圧によって放電を発生する第
１及び第２の維持放電電極と、 前記第１及び第２の維持放電電極に垂直な方向で延設さ
れた書込み電極と、 前記書込み電極に接続され、前記所定期間において前記
書込み電極をフローティング状態にするドライバと、 前記放電によって前記書込み電極に誘起される電圧を低
減するための低減部と、を備えたプラズマディスプレイ
表示装置。 - 【請求項２】 前記低減部は、 前記書込み電極とアースとの間に接続された抵抗を含む
請求項１記載のプラズマディスプレイ表示装置。 - 【請求項３】 前記ドライバは、前記所定期間と異なる
期間では、放電セルに電荷をメモリするための電圧を前
記書込み電極に与えて、前記書込み電極と前記第１及び
第２の維持放電電極のどちらかとの間の電圧によって書
込み放電を生じさせ、 前記抵抗の値は、 前記書込み放電が生じる程度に大きい請求項２記載のプ
ラズマディスプレイ表示装置。 - 【請求項４】 前記抵抗は第１及び第２の抵抗を含み、 前記第１の抵抗は前記書込み電極の一端側に設けられ、 前記第２の抵抗は前記書込み電極の他端側に設けられた
請求項２記載のプラズマディスプレイ表示装置。 - 【請求項５】 前記ドライバは、前記所定期間と異なる
期間では、放電セルに電荷をメモリするための電圧を前
記書込み電極に与えて、前記書込み電極と前記第１及び
第２の維持放電電極のどちらかとの間の電圧によって書
込み放電を生じさせ、 前記低減部は、 前記書込み電極とアースとの間に設けられ、前記所定期
間では前記書込み電極を前記アースに電気的に接続し、
前記所定期間と異なる期間では前記書込み電極を前記ア
ースから開放する接続部を含む請求項１記載のプラズマ
ディスプレイ表示装置。 - 【請求項６】 前記接続部は第１及び第２の接続部を含
み、 前記第１の接続部は前記書込み電極の一端側に設けら
れ、 前記第２の接続部は前記書込み電極の他端側に設けられ
た請求項５記載のプラズマディスプレイ表示装置。 - 【請求項７】 前記接続部と前記ドライバとを制御する
制御部をさらに備えた請求項５又は６に記載のプラズマ
ディスプレイ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141497A JPH11338417A (ja) | 1998-05-22 | 1998-05-22 | プラズマディスプレイ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141497A JPH11338417A (ja) | 1998-05-22 | 1998-05-22 | プラズマディスプレイ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11338417A true JPH11338417A (ja) | 1999-12-10 |
Family
ID=15293323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10141497A Pending JPH11338417A (ja) | 1998-05-22 | 1998-05-22 | プラズマディスプレイ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11338417A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475157B1 (ko) * | 2001-11-28 | 2005-03-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| KR100551013B1 (ko) * | 2004-05-21 | 2006-02-13 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치 |
| KR100578837B1 (ko) | 2003-11-24 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| US7355565B2 (en) | 2003-10-29 | 2008-04-08 | Samsung Sdi Co., Ltd. | Plasma display panel driving method |
| KR100830992B1 (ko) * | 2006-12-18 | 2008-05-20 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| CN100405431C (zh) * | 2003-05-14 | 2008-07-23 | 三星Sdi株式会社 | 等离子体显示板及其驱动方法 |
| US7423612B2 (en) * | 2003-07-12 | 2008-09-09 | Samsung Sdi Co., Ltd. | Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated |
-
1998
- 1998-05-22 JP JP10141497A patent/JPH11338417A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475157B1 (ko) * | 2001-11-28 | 2005-03-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| CN100405431C (zh) * | 2003-05-14 | 2008-07-23 | 三星Sdi株式会社 | 等离子体显示板及其驱动方法 |
| US7564428B2 (en) | 2003-05-14 | 2009-07-21 | Samsung Sdi Co., Ltd. | Plasma display panel and method for driving the same |
| US7423612B2 (en) * | 2003-07-12 | 2008-09-09 | Samsung Sdi Co., Ltd. | Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated |
| US7355565B2 (en) | 2003-10-29 | 2008-04-08 | Samsung Sdi Co., Ltd. | Plasma display panel driving method |
| KR100578837B1 (ko) | 2003-11-24 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| KR100551013B1 (ko) * | 2004-05-21 | 2006-02-13 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치 |
| KR100830992B1 (ko) * | 2006-12-18 | 2008-05-20 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7425846B2 (en) | Gate driving device and flat display device employing such a gate driving device | |
| US5844373A (en) | Power supplying apparatus, a plasma display unit, a method of converting a direct-current voltage and a method of adding two direct-current voltages | |
| US6215463B1 (en) | Driving system for a display panel | |
| US6333738B1 (en) | Display panel driving apparatus of a simplified structure | |
| JP3642693B2 (ja) | プラズマディスプレイパネル装置 | |
| US6249279B1 (en) | Data line drive device | |
| JPH11338417A (ja) | プラズマディスプレイ表示装置 | |
| US7542020B2 (en) | Power supply device and plasma display device including power supply device | |
| KR20030035195A (ko) | 전계발광 디스플레이 패널 및 그의 구동방법 | |
| KR100310688B1 (ko) | 전극 분할형 면방전 플라즈마 표시장치 | |
| US4140944A (en) | Method and apparatus for open drain addressing of a gas discharge display/memory panel | |
| US6661395B2 (en) | Method and device to drive a plasma display | |
| JP2002116744A (ja) | 液晶表示装置及びそれを用いた電子機器 | |
| KR20060016805A (ko) | 플라즈마 디스플레이 장치 | |
| JPH0519714A (ja) | 平面表示装置 | |
| KR100346376B1 (ko) | 플라즈마 표시 패널의 구동 장치 | |
| KR100430089B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| JP2000181404A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| KR100416092B1 (ko) | 플라즈마 표시 패널의 구동장치 | |
| KR100406789B1 (ko) | 플라즈마 표시 패널의 주사 구동 회로 | |
| KR100445432B1 (ko) | 플라즈마 디스플레이 패널의 구동 회로 및 그 방법 | |
| JP3301379B2 (ja) | Ｅｌ表示装置 | |
| EP1806715A1 (en) | Plasma display apparatus | |
| US8203549B2 (en) | Plasma display panel driving method and plasma display apparatus | |
| JP3351426B2 (ja) | 信号制御装置及び発光装置 |