JPH11316570A

JPH11316570A - 交流面放電型プラズマディスプレイパネル用駆動装置及びその駆動方法、並びに交流面放電型プラズマディスプレイ装置

Info

Publication number: JPH11316570A
Application number: JP10123305A
Authority: JP
Inventors: Masaharu Matsushita; 正治松下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-05-06
Filing date: 1998-05-06
Publication date: 1999-11-16

Abstract

(57)【要約】【課題】スキャンドライバの負電圧駆動を不要にして
回路の簡素化を図る。【解決手段】アドレス期間においては、正電圧の第２
電圧（Ｖｙ−Ｖｓｃ）を基準とする正電圧の第１電圧Ｖ
ｙを有するスキャンパルスを各第１電極Ｘｉに印加し、
且つ負電圧−Ｖｗａを有するアドレスパルスを選択され
た画像表示セルの各第３電極Ａｊに印加して、線順位走
査による書込み放電を行う。そして、維持放電期間にお
いては、先ず正電圧Ｖｓの第２電極用維持放電パルスを
共通電極たる第２電極Ｙに印加し、次に正電圧Ｖｓの第
１電極用維持放電パルスを各第１電極Ｘｉに印加して、
選択された各画像表示セルＥＵに対して表示放電を行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＡＣ面放電型の
プラズマディスプレイパネル（以下、単にＰＤＰと称
す）の駆動技術に関するものである。

【０００２】

【従来の技術】図１４は、特開平９−６８９４６号公報
に開示された従来のＡＣ面放電型ＰＤＰとその周辺駆動
回路を示すブロック図である。

【０００３】図１４のＰＤＰ２００においては、共通の
Ｙサスティン電極等からなる第２電極１４０、および、
Ｘスキャン電極Ｘ１，Ｘ２，Ｘ３，…，ＸＮ等からなる
第１電極１５０の対が表示ライン毎に平行に配置されて
いる。そして、アドレス電極Ａ１，Ａ２，Ａ３，…，Ａ
Ｍ等からなる第３電極１６０が、第１および第２の電極
１５０，１４０の対と対向するように、第１および第２
電極１５０，１４０と直行する方向に配置されている。
これによって、第１および第２電極１５０，１４０の電
極対と第３電極１６０との交点の位置に、平面マトリク
ス状の複数の表示セル２２０が形成される。

【０００４】さらに、図１４においては、ＰＤＰ２００
内の各表示セル２２０を駆動するための複数種のドライ
バ４００，５００，５５０，６００や、これらのドライ
バ回路を制御するための制御回路部３１０より成る周辺
回路が設けられている。即ち、表示セル２２０のアドレ
ス放電を目的として各表示ライン毎にアドレス電極Ａ
１，Ａ２，Ａ３，…，ＡＭのデータ駆動を行うアドレス
データドライバ６００と、上記表示セル２２０の維持放
電を目的として、サステイン電極Ｙに対し共通の維持放
電駆動を行うＹ共通ドライバ回路４００とが設けられて
いる。そして、選択書き込み放電を行うアドレス期間で
は、Ｘスキャン電極Ｘ１〜ＸＮに対して、上記アドレス
データドライバ６００によってセットされた１表示ライ
ン分のデータに基づき線順次走査（スキャン）を行う。
又、維持放電期間におけるサステイン駆動を行うため
の、つまり、図１５に示す電圧ＶＳのパルスを生成・出
力するためのＸ共通ドライバ５００が設けられており、
このＸ共通ドライバ５００には、ＩＣを含むＸスキャン
ドライバ５５０が接続されている。

【０００５】更に、アドレスデータドライバ６００、Ｙ
共通ドライバ４００、Ｘ共通ドライバ５００、及びＸス
キャンドライバ５５０の各動作を制御する制御回路部３
１０が設けられている。この制御回路部３１０の主要部
は、複数の表示セル２２０のアドレス放電により表示デ
ータの制御を行う表示データ制御部３２０と、表示セル
２２０を駆動するタイミングを制御するパネル駆動制御
部３４０とから構成される。

【０００６】図１５は、同じく上記公報に開示された従
来のＰＤＰの駆動方式を示すタイミングチャートであ
る。更に、図１６は、図１４のＸスキャンドライバ５５
０とＸ共通ドライバ５００とからなるＹスキャンドライ
バの構成を、図１４のＰＤＰ２００の任意の１表示セル
との関係で示した回路図である。

【０００７】図１６において、２２０は画像表示パネル
の任意の表示セル、４００は第２電極ＹのＹ共通ドライ
バ、５８０はスキャンドライバの駆動電源、５１０は書
込み以外の駆動時に維持放電電圧＋Ｖｓを第１電極Ｘｉ
（ｉ：１〜Ｎ）に印加するスイッチ素子、５２０は第１
電極Ｘｉの電圧を０Ｖにするためのスイッチ素子、５３
０はＩＣ化されたスキャンドライバの出力側部分、５４
０ｂはスキャンドライバ５３０の駆動電源５８０の電圧
をスキャンドライバ５３０に印加するための双方向スイ
ッチ素子、５５０は第１電極Ｘｉを駆動するＸスキャン
ドライバ、５６０は書込み時に第１電極Ｘｉに負電圧
（−Ｖｘ）を印加するためのスイッチ素子、５７０は正
負の出力切替を可能にするスイッチ回路部、６００は、
第３電極Ａｊ（ｊ：１〜Ｍ）を駆動するアドレスデータ
ドライバである。

【０００８】尚、Ｘスキャンドライバ５５０では、ＩＣ
化されたスキャンドライバ５３０を除いて、各部５１
０，５２０，５４０ｂ，５６０，５７０，５８０，５９
０は、全てスキャンドライバ５３０用ＩＣの外付け部品
にあたる。

【０００９】次に動作について説明する。

【００１０】図１５に示された各電極の駆動波形を作成
するために、既述した図１６の回路が一般的に使用され
ている。ここで特筆すべき点は、アドレス期間における
書き込み放電の駆動波形であり、図１５より明らかな通
り、アドレス期間においては、第１電極Ｘｉ（ｉ：１〜
Ｎ）には負電圧−Ｖｘのパルスを印加している。そこ
で、図１６の回路においては、スイッチ素子５６０をＯ
Ｎに制御するとともに、正負の出力切替を可能にするス
イッチ回路部５７０をＯＦＦ状態に制御してスキャンド
ライバ５３０が負電圧で動作するようにし、スキャンド
ライバ５３０の駆動電源５８０の電源電圧をスキャンド
ライバ５３０に印加するために、双方向スイッチ５４０
ｂをＯＮに制御する。そして、スキャンドライバ５３０
の出力側の各スイッチ素子に対して必要なスイッチ制御
がなされる結果、第１電極Ｘｉに、図１５に示すよう
に、負電圧−Ｖｘを基準とするスキャンパルスを印加す
る。これに対して、第３電極Ａｊ（ｊ：１〜Ｍ）には、
アドレスデータドライバ６０によって負電圧−Ｖｗａの
アドレスパルスが印加され、負電圧−Ｖｘが印加された
第１電極Ｘｉと正電圧が印加された第３電極Ａｊとの間
で、書き込み放電が生ずる。

【００１１】これに対し、維持放電期間中、正の出力電
圧＋Ｖｓを第１電極Ｘｉに印加すべき期間では、両スイ
ッチ素子５４０ｂ及び５６０をＯＦＦに制御し、正負の
出力切替を可能にするスイッチ回路部５７０をＯＮに制
御し且つスイッチ素子５１０をＯＮに制御することによ
り、維持放電電圧＋Ｖｓのサステインパルスを第１電極
Ｘｉに印加する。又、第１電極Ｘｉの印加電圧を０Ｖに
するときには、スイッチ素子５２０をＯＮに制御する。

【００１２】

【発明が解決しようとする課題】従来のプラズマディス
プレイパネルの駆動方式は、アドレス期間中、アドレス
ドライバを正電圧で駆動し、Ｘスキャンドライバを負電
圧で駆動すると共に、次のサステイン期間では、Ｘ、Ｙ
スキャンドライバを正電圧で駆動するように構成されて
いる。このため、図１６に示したように、第１電極Ｘｉ
のＸスキャンドライバ５５０には、正・負２つの極性の
電圧出力を上記各期間において第１電極Ｘｉに印加しな
ければならないこととなり、そのような正・負の極性の
出力電圧を切替えるための回路が必須となり、勢いドラ
イバ回路の構成を複雑化させてしまうという問題点があ
る。

【００１３】特に、図１６のように、サステイン電圧＋
ＶＳをＸ電極Ｘｉ側へ供給する経路内に正負出力切替用
スイッチ回路部５７０を設けているときには、次のよう
な問題点も重畳的に発生する。即ち、電圧＋Ｖｓを供給
するメインラインでは、維持放電期間における各表示放
電毎に、瞬時的ではあるが、約１２０Ａ〜１３０Ａのピ
ーク値の電流が発生する。従って、このような大電流が
流れるメインライン中に上記のスイッチ回路部５７０を
挿入してしまうと、そこで数Ｖ程度の電圧ドロップが発
生し、無用な発熱が生じやすい。これを電力で換算すれ
ば、約３００Ｗ（瞬時）程度の無効電力がスイッチ回路
部５７０における電圧ドロップによって生ずることにな
る。そうすると、勢いスイッチ回路部５７０用の各スイ
ッチ素子やメインライン中のスイッチ素子５１には、比
較的高価な大電流用のＦＥＴやＩＧＢＴといったパワー
素子を用いる必要性が生じてしまうのである。このよう
に、スイッチ回路部５７０をメインライン中に設けると
き（又は設けざるを得ないとき）には、ＰＤＰ装置自体
の発熱の増大化やコストアップという問題点ももたらす
のである。

【００１４】このような問題点に鑑みるならば、図１６
のスイッチ回路部５７０を是非とも不要とする回路構成
の実現が望まれるところである。

【００１５】この発明は、そのような問題点ないしは懸
案事項を駆動方式の改善という観点から解消することを
試みたものであり、これによって、（１）スキャンドラ
イバの回路構成の簡素化、及び（２）無効電力の低減化
並びに大電流用のスイッチ素子の使用の回避化を同時に
達成することを目的としている。

【００１６】

【課題を解決するための手段】請求項１に係る発明は、
表示ラインに互いに平行に配設されて電極対をなしてお
り、リセット期間及び維持放電期間に於いてその間でプ
ライミング放電及び表示放電を行うための第１及び第２
電極と、前記第１及び第２電極と直交する方向に配設さ
れ且つアドレス期間において前記第１電極との間で書込
み放電を行うことにより選択された画像表示セルに表示
画像データの書込みを行うための第３電極とを備えた交
流面放電型プラズマディスプレイパネルに於ける駆動装
置であって、前記アドレス期間においては、第１極性の
電圧を有するスキャンパルスを前記第１電極に印加し、
且つ前記第１極性とは逆極性である第２極性の電圧を有
するアドレスパルスを前記第３電極に印加する一方、前
記維持放電期間においては、先ず前記第１極性の電圧を
有する第２電極用維持放電パルスを前記第２電極に印加
し、その後、次の第２電極用維持放電パルスを前記第２
電極に印加する前に、前記第１極性の電圧を有する第１
電極用維持放電パルスを前記第１電極に印加することを
特徴とする。

【００１７】請求項２に係る発明は、請求項１記載の交
流面放電型プラズマディスプレイパネル用駆動装置であ
って、前記スキャンパルスは、前記アドレス期間内の第
１期間には前記第１極性の電圧としての第１電圧を有
し、前記アドレス期間内の第２期間には、その絶対値が
前記第１電圧よりも小さい第２電圧を有し、前記第１電
極に前記第１電圧の前記スキャンパルスが印加されると
きに前記書込み放電が生じることを特徴とする。

【００１８】請求項３に係る発明は、請求項２記載の交
流面放電型プラズマディスプレイパネル用駆動装置であ
って、前記第１電圧は前記第１電極用維持放電パルス及
び前記第２電極用維持放電パルスの電圧に等しいことを
特徴とする。

【００１９】請求項４に係る発明は、請求項２記載の交
流面放電型プラズマディスプレイパネル用駆動装置であ
って、前記スキャンパルス及び前記第１電極用維持放電
パルスを生成して前記第１電極に印加する第１電極用ド
ライバと、前記第２電極用維持放電パルスを生成して前
記第２電極に印加する第２電極用ドライバと、前記アド
レスパルスを生成して前記第３電極に印加する第３電極
用ドライバとを備え、前記第１電極用ドライバは、
（ａ）前記第１電極に接続された出力端と、（ｂ）前記
出力端に接続され、前記スキャンパルスを生成するスキ
ャンドライバと、（ｃ）前記出力端に接続され、前記第
１電極用維持放電パルスを生成する第１電極共通ドライ
バと、（ｄ）前記第１電圧を前記スキャンドライバに供
給する第１電圧供給線と、（ｅ）前記第１電圧を前記第
２電圧に変換した上で前記第２電圧を前記スキャンドラ
イバに供給する第２電圧供給線とを備え、前記スキャン
ドライバは、（ｂ−１）前記第１電圧供給線に接続され
た第１入力端と、（ｂ−２）前記第２電圧供給線に接続
された第２入力端と、（ｂ−３）前記アドレス期間の前
記第１期間には前記第１入力端と前記出力端とを接続
し、前記アドレス期間の前記第２期間及び前記維持放電
期間においては前記第１入力端と前記出力端とを非接続
にする第１スイッチ素子と、（ｂ−４）前記アドレス期
間の前記第２期間には前記第２入力端と前記出力端とを
接続し、前記アドレス期間の前記第１期間及び前記維持
放電期間においては前記第２入力端と前記出力端とを非
接続にする第２スイッチ素子とを備え、前記第１電極共
通ドライバは、（ｃ−１）前記第１電極用維持放電パル
スの電圧を入力する第３入力端と、（ｃ−２）前記維持
放電期間の第３期間においては前記第３入力端と前記出
力端とを接続し、前記アドレス期間及び前記第３期間を
除く前記維持放電期間内の他の期間においては、前記第
３入力端と前記出力端とを非接続にする第３スイッチ素
子と、（ｃ−３）接地端と、（ｃ−４）前記第３期間経
過後から前記第１電極用維持放電パルスが再び前記第１
電極に印加される迄の前記維持放電期間内の第４期間に
おいては前記接地端と前記出力端とを接続し、前記アド
レス期間及び前記第４期間を除く前記維持放電期間内の
他の期間においては、前記接地端と前記出力端とを非接
続にする第４スイッチ素子とを備えることを特徴とす
る。

【００２０】請求項５に係る発明は、請求項４記載の交
流面放電型プラズマディスプレイパネル用駆動装置であ
って、前記第１電圧供給線は、（ｄ−１）前記アドレス
期間においてのみ前記第１電圧を前記スキャンドライバ
に供給する第１スイッチ回路を備え、前記第２電圧供給
線は、（ｅ−１）前記第１電圧を前記第２電圧に変換す
る変換手段と、（ｅ−２）前記アドレス期間においての
み前記変換手段の出力端と前記第２入力端とを接続する
第２スイッチ回路を備えることを特徴とする。

【００２１】請求項６に係る発明は、請求項５記載の交
流面放電型プラズマディスプレイパネル用駆動装置であ
って、前記第１及び第２スイッチ回路は共に双方向スイ
ッチ回路から成ることを特徴とする。

【００２２】請求項７に係る発明は、請求項４記載の交
流面放電型プラズマディスプレイパネル用駆動装置であ
って、前記第１電圧は前記第１電極用維持放電パルスの
前記電圧に等しく、前記第１電圧供給線は前記第１電圧
を前記スキャンドライバに直接供給し、前記第２電圧供
給線は、（ｅ−１）前記第１電圧を前記第２電圧に変換
する変換手段と、（ｅ−２）前記アドレス期間において
のみ前記変換手段の出力端と前記第２入力端とを接続す
るスイッチ回路を備えることを特徴とする。

【００２３】請求項８に係る発明は、請求項７記載の交
流面放電型プラズマディスプレイパネル用駆動装置であ
って、前記スイッチ回路は双方向スイッチ回路から成る
ことを特徴とする。

【００２４】請求項９に係る発明は、請求項７記載の交
流面放電型プラズマディスプレイパネル用駆動装置であ
って、前記第３スイッチ素子を不要とし、前記第４スイ
ッチ素子を、（ｃ−４−１）前記維持放電期間の前記第
４期間においては前記接地端と前記第２入力端とを接続
し、前記アドレス期間及び前記第４期間を除く前記維持
放電期間内の他の期間においては、前記接地端と前記第
２入力端とを非接続にする別の第４スイッチ素子に置き
換え、前記第１スイッチ素子を、（ｂ−３−１）前記ア
ドレス期間の前記第１期間及び前記維持放電期間の前記
第３期間においては前記第１入力端と前記出力端とを接
続し、前記アドレス期間の前記第２期間及び前記第３期
間を除く前記維持放電期間内の他の期間においては前記
第１入力端と前記出力端とを非接続にする別の第１スイ
ッチ素子に置き換え、前記第２スイッチ素子を、（ｂ−
４−１）前記アドレス期間の前記第２期間及び前記維持
放電期間の前記第４期間においては前記第２入力端と前
記出力端とを接続し、前記アドレス期間の前記第１期間
及び前記第４期間を除く前記維持放電期間内の他の期間
においては前記第２入力端と前記出力端とを非接続にす
る別の第２スイッチ素子に置き換えたことを特徴とす
る。

【００２５】請求項１０に係る発明は、請求項９記載の
交流面放電型プラズマディスプレイパネル用駆動装置で
あって、前記スイッチ回路は一方向スイッチ回路から成
ることを特徴とする。

【００２６】請求項１１に係る発明は、請求項１記載の
前記交流面放電型プラズマディスプレイパネルと、請求
項１乃至１０の何れかに記載の前記駆動装置とを備えた
ことを特徴とする。

【００２７】請求項１２に係る発明は、表示ラインに互
いに平行に配設されて電極対をなしており、リセット期
間及び維持放電期間に於いてその間でプライミング放電
及び表示放電を行うための第１及び第２電極と、前記第
１及び第２電極と直交する方向に配設され且つアドレス
期間において前記第１電極との間で書込み放電を行うこ
とにより選択された画像表示セルに表示画像データの書
込みを行うための第３電極とを備えた交流面放電型プラ
ズマディスプレイパネルの駆動方法であって、前記アド
レス期間においては、第１極性の電圧を有するスキャン
パルスを前記第１電極に印加し、且つ前記第１極性とは
逆極性である第２極性の電圧を有するアドレスパルスを
前記第３電極に印加して前記書込み放電を行う一方、前
記維持放電期間においては、先ず前記第１極性の電圧を
有する第２電極用維持放電パルスを前記第２電極に印加
し、その後、次の第２電極用維持放電パルスを前記第２
電極に印加する前に、前記第１極性の電圧を有する第１
電極用維持放電パルスを前記第１電極に印加して前記表
示放電を行うことを特徴とする。

【００２８】

【発明の実施の形態】（本発明のＰＤＰ駆動方式）本発
明の後述する各実施の形態１〜４で共通する新たなＰＤ
Ｐ駆動方式を、ここで概略説明する。

【００２９】即ち、本発明のＰＤＰの駆動方法では、
(i)アドレス期間においては、第１極性の電圧（例えば
正電圧）を有するスキャンパルスを第１電極Ｘｉに印加
し、且つ第１極性とは逆極性である第２極性の電圧（例
えば負電圧）を有するアドレスパルスを対応する第３電
極Ａｊに印加して書込み放電を行う一方、(ii)維持放電
期間においては、先ず第１極性の電圧を有する第２電極
用維持放電パルスを共通の第２電極Ｙに印加し、その
後、次の第２電極用維持放電パルスを第２電極Ｙに印加
する前のタイミングにおいて、第１極性の電圧を有する
第１電極用維持放電パルスを第１電極Ｘｉに印加し、こ
れを交互に繰返すことで、１サブフィールド内での表示
放電を行うものである。

【００３０】尚、第１極性の電圧を負電圧とし、第２極
性の電圧を正電圧にするというように、極性の関係を逆
にしても良い。

【００３１】このような駆動方式を行えば、第１電極Ｘ
ｉに印加すべきパルス電圧の極性は、アドレス期間及び
維持放電期間を通じて、常に第１極性としうる。これに
より、第１電極Ｘｉ側のスキャンドライバ回路内に従来
のような正負出力切替スイッチ回路部を設けることを不
要と出き、同ドライバ回路側の回路構成を容易化できる
と共に、発熱量の低減化及び汎用のスイッチ素子の使用
化（低コスト化）にも貢献することが可能となるのであ
る。

【００３２】以下、各実施の形態１〜４について、順次
に、当該駆動方式が具現化された構成を説明する。

【００３３】（実施の形態１）図１は、この発明に係る
プラズマディスプレイ装置の全体構成を示すブロック図
である。尚、本図は後述する各実施の形態２〜４に共通
している。

【００３４】図１に示す通り、本装置は、大別して、Ｐ
ＤＰ１と、Ｘスキャンドライバ２と、Ｙ共通ドライバ３
と、アドレスドライバ４と、これらのドライバ２〜４に
共通の制御回路６と、上記ドライバ２〜４及び制御回路
６にそれぞれ必要な電源電圧を生成・出力する電源回路
５とより成る。これらの内で、本発明は、特にＸスキャ
ンドライバ２の回路構成に特徴を有す。この点は、後述
する図２及び図４の説明において明らかとなる。

【００３５】ここで、図１のＰＤＰ１は、ｎ本のＸ電
極（第１電極）と、各表示ラインの共通電極たるＹ電
極（第２電極）と、アドレス電極たるｍ本のＡ電極
（第３電極）とを有しており、各電極Ｘｉ，Ｙ，Ａｊの
交差点で以て１つの画素表示セルないし単位発光領域
（図４のＥＵ）が規定される。これらの電極の内で、第
１及び第２電極Ｘｉ（ｉ：１〜ｎ）、及びＹは、表示ラ
インに沿って互いに平行に前面ガラス基板上に配設され
て電極対をなしており、誘電体で被覆されている。そし
て、リセット期間及び維持放電期間においては、両電極
間でプライミング放電及び（壁電荷を介しての）表示放
電が生ずる。又、第３電極Ａｊ（ｊ：１〜ｍ）は、第１
及び第２電極と直交する方向に沿って背面ガラス基板側
に互いに平行に配設されており、アドレス期間において
は、選択された画像表示セルにおける第３電極Ａｊと対
応する第１電極Ｘｉとの間で書込み放電が生じ、当該画
像表示セルに表示画像データの情報が書込まれる。

【００３６】これに対して、ＰＤＰ１の周辺回路は概し
て次の動作を行う。

【００３７】先ず、制御回路６は、例えばテレビ画像の
場合では１６．６ｍｓｅｃ．（１フィールドに相当）毎
に送信されてくる表示画像データ信号ＤＡＴＡ，クロッ
ク信号ＣＬＫ，水平同期信号ＨＳＹＮＣ及び垂直同期信
号ＶＳＹＮＣを受け取り、これらの信号に基づき、各ド
ライバ２〜４に所定の制御信号を出力する。即ち、制御
回路６は、(イ)Ｘスキャンドライバ２に対しては、スタ
ート信号ＳＴＡ，クロック信号ＣＬＫ及び第１ゲート制
御信号ＣＮＴ１（同信号は後述する図４中の各ゲート信
号線上のゲート信号の総称を示す）を出力し、(ロ)第２
電極用維持放電パルス（第２サステインパルスとも称
す）を生成するＹ共通ドライバ（第２電極用ドライバ）
３に対しては、第２ゲート制御信号ＣＮＴ２を出力する
と共に、(ハ)アドレスドライバ４に対しては、有効信号
ＥＦＦ，表示画像データ信号ＤＡＴＡ，クロック信号Ｃ
ＬＫ及び第３ゲート制御信号ＣＮＴ３（同信号は後述す
る図３中の各ゲート信号線上のゲート信号の総称を示
す）を出力する。

【００３８】又、電源回路５は、各ドライバ２〜４及び
制御回路６との間を、それぞれ第１〜第４電源電圧供給
線５ａ，５ｂ，５ｃ，５ｄで接続されており、各ドライ
バ２〜４と制御回路６とに対して所望の電源電圧を供給
している。例えば、後述するように、Ｘスキャンドライ
バ２に対しては、電源回路５は２つの正電圧＋Ｖｘ，＋
Ｖｓを供給している。

【００３９】次に、本発明の核心部たる、Ｘスキャンド
ライバ２及びアドレスドライバ４の回路構成、及びＸス
キャンドライバ２の各部の動作について詳述する。

【００４０】図２は、図１のＸスキャンドライバ（第１
電極用ドライバ）２の回路構成を一部ブロック形式とし
て示す図である。同ドライバ２は、大別すると、（ａ）
対応する各第１電極Ｘｉ（ｉ：１〜ｎ）にフレキシブル
プリント配線（ＦＰＣ）基板２０を介して接続された各
出力端ＯＵＴ₁〜ＯＵＴ_n、（ｂ）各出力端ＯＵＴ₁〜Ｏ
ＵＴ_nに接続されたＸスキャンドライバ用ＩＣ回路７
と、（ｃ）各出力端ＯＵＴ₁〜ＯＵＴ_nに接続され、維持
放電期間において、維持放電（サステイン）電圧＋Ｖｓ
の第１電極用維持放電パルス（第１サステインパルスと
も称す）を生成・出力する第１電極共通ドライバと、
（ｄ）第１電圧＋Ｖｘ（例えば１８０Ｖ）を受ける第１
電圧入力端１３、及び同入力端１３に接続され、第１電
圧＋Ｖｘを第１スイッチ回路１１を介して後述する各ス
キャンドライバ１０₁〜１０_nの第１入力端ＩＮ₁に供給
する第１電圧供給線Ｐ１と、（ｅ）第１電圧供給線Ｐ１
とノード１９で接続され、第１電圧＋Ｖｘを第２電圧
（＋Ｖｘ−Ｖｓｃ）に変換する電圧変換部９を介して、
第２電圧（＋Ｖｘ−Ｖｓｃ）を第２スイッチ回路１２を
経て上記スキャンドライバ１０₁〜１０_nの第２入力端Ｉ
Ｎ₂に供給する第２電圧供給線Ｐ２とを備える。

【００４１】これらの各要素（ａ）〜（ｅ）の内で、
（ｂ）のＩＣ回路７は、（ｂ−１）第１電圧供給線Ｐ１
に接続されて第１電圧＋Ｖｘを第１（高）電源電圧とし
て受信する第１入力端ＩＮ₁と、（ｂ−２）第２電圧供
給線Ｐ２に接続されて第２電圧（＋Ｖｘ−Ｖｓｃ）を第
２（低）電源電圧として入力する第２入力端ＩＮ₂と、
（ｂ−３）スタート信号ＳＴＡを受信する第３入力端１
７と、（ｂ−４）クロック信号ＣＬＫを受信する第４入
力端１８と、（ｂ−５）クロック信号ＣＬＫに同期し
て、スタート信号ＳＴＡのパルスを順次にシフトして各
第１電極Ｘｉに相当するスキャンドライバ１０_iの第
１，第２ゲート信号線Ｇ１_i，Ｇ２_i（Ｇ１₁，Ｇ２₁，Ｇ
１₂，Ｇ２₂，…，Ｇ１_n，Ｇ２_n）へ出力するシフトレジ
スタ８（なお、便宜上、同レジスタの電源電圧は図示し
ていない）と、（Ｂ−６）対応する出力端ＯＵＴ₁〜Ｏ
ＵＴ_nにその出力端が接続されており、且つ対応する第
１及び第２ゲート信号線Ｇ１_i，Ｇ２_i（ｉ：１〜ｎ）に
その制御端が接続されており、同ゲート信号線Ｇ１_i，
Ｇ２_i上のゲート信号のレベルに応じて第１電圧＋Ｖｘ
及び及び第２電圧（＋Ｖｘ−Ｖｓｃ）を選択的に出力す
る、スキャンドライバ１０₁〜１０_nとを有する。そし
て、各スキャンドライバ１０_iは、アドレス期間（＝第
１期間＋第２期間）内においてのみ作動し、（ｉ）上記
の第２期間中には正極性の低電圧たる第２電圧（＋Ｖｘ
−Ｖｓｃ）を基準として有し、且つ(ii)第１期間におい
ては、同第２電圧よりも電圧Ｖｓｃ（約９０Ｖ）分だけ
高い第１電圧＋Ｖｘをパルス電圧として有する、スキャ
ンパルスを生成・出力する。従って、各表示ライン毎に
各スキャンドライバ１０_iを有するＩＣ回路７は、従来
の場合と同様に、正電圧で駆動可能な汎用性のあるＩＣ
回路（例えば６４ビットＩＣ）である。よって、第２期
間中、第２電圧（＋Ｖｘ−Ｖｓｃ）のスキャンパルスが
出力されているときには書込み放電は生じないけれど
も、第１期間において第１電圧＋Ｖｘ（約＋１８０Ｖ）
のスキャンパルスが出力されるときには、第１電圧＋Ｖ
ｘへ向けてのパルスの立上がり時に、約２４０Ｖの電圧
が両電極Ｘｉ、Ａｊ間に印加される結果、両電極Ｘｉ，
Ａｊ間に書込み放電を生じさせることができる結果（こ
の場合、出来る限り小さな電圧振幅＋Ｖｓｃ（約＋９０
Ｖ）で以てＩＣ回路７を駆動させて安定した書込み放電
を実行可能）、本装置においても、従来技術と同様に、
表示画像データの高速書込みを実現している。

【００４２】一方、（ｃ）の第１電極共通ドライバは、
図２中、（ｃ−１）第１電極用維持放電電圧＋Ｖｓを受
信する入力端（第３入力端とも称す）１４と、（ｃ−
２）同入力端１４に接続され、後述する第３期間におい
て上記電圧＋Ｖｓを出力端ＯＵＴ₁〜ＯＵＴ_nの全てへ同
時に供給する第１電極用維持放電電圧供給線Ｐ３と、
（ｃ−３）接地端ＧＮＤと、（ｃ−４）同端ＧＮＤより
接地電位を後述する第４期間において出力端ＯＵＴ₁〜
ＯＵＴ_nの全てへ同時に供給する接地電位供給線Ｐ４と
から成る（なお、両線Ｐ３，Ｐ４はメインラインをな
す）。そして、上記供給線Ｐ３は、その途中に、(i)維
持放電期の第３期間Ｔ３（後述する図６参照）において
は第３入力端１４と全出力端ＯＵＴ_i側とを接続し、ア
ドレス期間及び上記第３期間Ｔ３を除く維持放電期間内
の他の期間（図６参照）においては、第３入力端１４と
全出力端ＯＵＴ_i側とを非接続にする第３スイッチ素子
１５（ここではｎ型ＭＯＳＦＥＴであり、第３ゲート信
号線Ｇ３上のゲート信号でＯＮ／ＯＦＦ制御される）
と、ＩＣ回路７に含まれる(ii)各出力端ＯＵＴｉ毎に設
けられた第１ＰＮダイオードＤ１とを有する。又、上記
供給線Ｐ４は、(iii)各出力端ＯＵＴ_i毎に上記第１ダイ
オードＤ１とは逆向きに接続された第２ＰＮダイオード
Ｄ２と、(iv)第３期間Ｔ３経過後から第１電極用維持放
電パルスが再び各第１電極Ｘｉに印加される迄の維持放
電期間内の第４期間Ｔ４（図６参照）においては接地端
ＧＮＤと全出力端ＯＵＴｉ側とを接続し、それ以外の期
間では接地端ＧＮＤと全出力端ＯＵＴｉ側とを非接続に
する第４スイッチ素子Ｇ４（ここでは、ｎ型ＭＯＳＦＥ
Ｔであり、第４ゲート信号線Ｇ４上のゲート信号により
ＯＮ／ＯＦＦに制御される）とを有する。

【００４３】次に、図１のアドレスドライバ４の内部の
回路構成を図３に示す。同図３より明らかな通り、アド
レスドライバ（第３電極用ドライバ）４は全てＩＣ化
（例えば、６４ビットＩＣ）されている。そのドライバ
ＩＣ４Ａは、クロック信号ＣＬＫと画像表示データ（映
像データ）信号とを入力信号とするシフトレジスタと、
有効データ信号ＥＦＦを受けてラッチ動作を行うデータ
ラッチと、各第３電極Ａｊ毎に設けられた２個のｐ型Ｍ
ＯＳＦＥＴ２２₁，２３₁，…，２２_m，２３_mとを有す
る。そして、各ＭＯＳＦＥＴ２２_j（第９スイッチ素
子），２３_j（第１０スイッチ素子）（ｊ：１〜ｍ）は
第９及び第１０ゲート信号線Ｇ９_j，Ｇ１０_j上の各ゲー
ト信号のレベルに応じてＯＮ／ＯＦＦに制御される。従
って、選択された画像表示セルにおけるアドレス電極Ａ
_jについては、アドレス期間中、ｐ型ＭＯＳＦＥＴ２２_i
がＯＮして、負電圧−Ｖｗａ（約−６０Ｖ）のアドレス
パルスを、その出力端ＡＯＴ_jよりＦＰＣ基板２１を介
してアドレス電極Ａ_jに印加し、他方のｐ型ＭＯＳＦＥ
Ｔ２３_jはＯＦＦに制御されている。それに対して、非
選択の画像表示に対するアドレス電極Ａ_jの場合には、
逆にｐ型ＭＯＳＦＥＴ２２_jはＯＦＦに、ｐ型ＭＯＳＦ
ＥＴ２３_jはＯＮにそれぞれ制御され、ＧＮＤ電位の電
圧が当該アドレス電極Ａ_jに印加される。

【００４４】このように、本アドレスドライバ４では、
アドレス期間中、負電圧−Ｖｗａのパルス電圧を有する
アドレスパルスが生成・出力されている。従って、アド
レスドライバ４を構成するＩＣは負電圧駆動型のものと
なり、その点では汎用タイプのものを同ドライバ４用Ｉ
Ｃとして用いることができないという不便さは生じる。
しかし、この不便さに優るだけの利点が、後述するよう
に、前述したＸスキャンドライバ２側において得られ
る。

【００４５】次に、図２で示した各スキャンドライバ１
０_iの具体的構成を、第１電極共通ドライバないしは第
３電圧供給線Ｐ３と、第１及び第２電圧供給線Ｐ１，Ｐ
３と共に、図４に示す。但し、図４では、便宜上、図２
及び図３で用いた添字記号ｉ，ｊを除いた参照符号を用
いており、図４は、ＰＤＰ中のある任意の画像表示セル
ないしは単位発光領域ＥＵに関する周辺のドライバ回路
系を示している。

【００４６】図４に示すように、スキャンドライバ１０
は、既述した第１及び第２入力端ＩＮ₁，ＩＮ₂に加え
て、アドレス期間の第１期間Ｔ１（図６）には第１入
力端ＩＮ₁と出力端ＯＵＴとを接続し、それ以外の期
間、つまり、アドレス期間の第２期間Ｔ２（図６）及び
維持放電期間においては、第１入力端ＩＮ₁と出力端Ｏ
ＵＴとを非接続にする第１スイッチ素子２４（ここでは
ｎ型ＭＯＳＦＥＴであり、第１ゲート信号線Ｇ１上のゲ
ート信号のレベルに応じてＯＮ／ＯＦＦされる）と、
アドレス期間の第２期間Ｔ２（図６）においては第２入
力端ＩＮ₂と対応出力端ＯＵＴとを接続し、アドレス期
間の第１期間Ｔ１（図６）と維持放電期間においては、
両端ＩＮ₂，ＯＵＴを非接続にする第２スイッチ素子
（ここではｎ型ＭＯＳＦＥＴであり、第２ゲート信号線
Ｇ２上のゲート信号のレベルに応じてＯＮ／ＯＦＦされ
る）とから成る。

【００４７】又、スキャンドライバ１０を含むＩＣ回路
７の外側周辺回路の一つである第１双方向スイッチ回路
（第１スイッチ回路とも称す）１１は、アドレス期間中
においてのみ第１電圧＋Ｖｘをスキャンドライバ１０に
供給するものであり、第５ゲート信号線Ｇ５上のゲート
信号で駆動制御される第５スイッチ素子（ここではｐ型
ＭＯＳＦＥＴ）と、第６ゲート信号線Ｇ６上のゲート信
号で駆動制御される第６スイッチ素子（ここではｎ型Ｍ
ＯＳＦＥＴ）と、第３，第４ＰＮ第Ｄ３，Ｄ４とより成
る。又、同じく外側に配設される周辺回路の１つの電圧
変換部９は、ここでは、電源電圧＋Ｖｓｃを有する直流
電源２６より成る。更に、周辺回路の第２双方向スイッ
チ回路（第２スイッチ回路とも称す）１２は、第７ゲー
ト信号線Ｇ７上のゲート信号で制御される第７スイッチ
素子３０（ここではＰ型ＭＯＳＦＥＴ）と、第８ゲート
信号線Ｇ８上のゲート信号で制御される第８スイッチ素
子３１（ここではｎ型ＭＯＳＦＥＴ）と、第５及び第６
ＰＮダイオードＤ５，Ｄ６とより成る。

【００４８】このように、本Ｘスキャンドライバ２で
は、メインラインたる供給線Ｐ３中には、第３スイッチ
素子１５及び第１ダイオードＤ１のみが配設されている
だけであり、図１６のように電圧ドロップを惹起させ得
る、正負極性切換え用のスイッチ回路部を設ける必要が
全くなくなったので、１）素子数，配線数，配線エリア
という観点からみての回路構成の簡素化という効果、
２）メインラインでの不要な発熱の低減化という効果、
３）第３スイッチ素子１５として特に大電流用のＦＥＴ
等を用いる必要性をなくすることができる（汎用のＦＥ
Ｔを用いれば良い）という効果が、同時に得られる。

【００４９】ここで、１サブフィールド期間内での、図
４中に示された各スイッチ素子のゲート信号線Ｇ１〜Ｇ
８上のゲート信号のパルス波形を、図５〜図７のタイミ
ングチャート（なお、記号ＢＬ１は図６と図７とをつな
ぐ境界線である）に示す。但し、図６〜図７では、説明
の便宜上、第１及び第２電極Ｘｉ、Ｙの対が３組（従っ
て第１電極Ａｊは３本のみ）のケースを扱っている。

【００５０】図６の（ｂ）〜（ｅ）に示すように、「ア
ドレス期間」とは、各スキャンパルスのグランドレベル
からの立上がり開始時（アドレスパルスのグランドレベ
ルからの立下がり開始時）から各スキャンパルスのグラ
ンドレベルへの立下がり終了時までの期間に該当し、第
１期間Ｔ１と第２期間Ｔ２との和から成る。即ち、アド
レス期間中、第１電極Ｘ１に印加される第１スキャンパ
ルスは、第１期間Ｔ１では第１電圧＋Ｖｘを有し、残り
の第２期間Ｔ２では正電圧駆動時の基準値たる第２電圧
（＋Ｖｘ−Ｖｓｃ）を有する。又、第２番目の第１電極
Ｘ２に印加される第２スキャンパルスについては、時刻
ｔ２〜ｔ３の期間Ｔ２１と時刻ｔ４〜ｔ５の期間Ｔ２２
との和が、第２期間Ｔ２にあたり、時刻ｔ３で第２スキ
ャンパルスは正電圧Ｖｓｃだけ上昇するので、その立上
がりタイミングで瞬時的に書込み放電が生ずる。又、第
３番目の第１電極Ｘ３に印加される第３スキャンパルス
は、先行する第２期間（ｔ２〜ｔ４）では正電圧駆動の
基準値（Ｖｘ−Ｖｓｃ）の電圧レベルにあり、時刻ｔ４
において正電圧Ｖｓｃだけ上昇して両電極Ｘ３，Ａｊ間
での電圧が例えば＋２４０Ｖとなって放電開始電圧以上
となる結果、書込み放電が生ずる。

【００５１】従って、アドレス期間中は、図６の（ｂ）
〜（ｄ）に示す第１〜第３スキャンパルスの波形が出力
されるように、各ゲート信号線Ｇ１₁〜Ｇ１₃，Ｇ２₁〜
Ｇ２₃，Ｇ３〜Ｇ８上のゲートパルスは、それぞれ図６
の（ｆ１）〜（ｋ）に示すように、図１の制御回路６に
よって生成される。

【００５２】尚、図６の（ｅ）に示すように、ここで
は、「維持放電期間」とは、特に、共通電極たる第２電
極Ｙに最初の第２電極用維持放電パルスが印加されるタ
イミング（時刻ｔ６：このときに最初の表示放電が生ず
る）から起算された期間である。

【００５３】又、図６の（ｂ）〜（ｅ）の例では、第２
電極用維持放電パルスの１周期は第５期間Ｔ５と第６期
間Ｔ６との和で与えられ（Ｔ３＋Ｔ４＝Ｔ５＋Ｔ６）、
第６期間Ｔ６の間に電圧＋ＶＳの第１電極用維持放電パ
ルスの印加期間Ｔ３が設定されている（Ｔ３＜Ｔ６）。
しかし、これに限定されるわけではなく、Ｔ３＝Ｔ６，
Ｔ４＝Ｔ５となるように、第１電極用維持放電パルスを
各第１電極Ｘｉに交互に印加しても良い（このときは、
第１電極用維持放電パルスの立上がり時と第２電極用維
持放電パルスの立下がり時とが一致する）。

【００５４】ここで再び図２又は図４のＸスキャンドラ
イバ２の回路構成に目を向けると、本ドライバ２では、
第１及び第２双方向スイッチ回路１１，１２（第１，第
２スイッチ回路）を設けている。この利点は、次の通り
である。即ち、ここでは両電圧＋Ｖｘ，＋ＶＳは等しく
はないが、維持放電期間の第４期間Ｔ４（図６）ではメ
インラインＰ３からサステイン電圧＋ＶＳが出力端ＯＵ
Ｔに供給される。しかし、ＡＣ型面放電ＰＤＰないしは
各画像表示セルＥＵ自体は容量性負荷であるため、図６
の時刻ｔ８において出力端ＯＵＴにサステイン電圧＋Ｖ
Ｓが印加されても直ちに同電圧値＋ＶｓにまでＰＤＰ自
体が充電されるわけではなく、ある遅延時間を経て同電
圧＋ＶＳにまで上記容量性負荷は充電される。しかし、
他の画像表示セルの存在や周辺回路のインダクタンス成
分による影響を受けて、上記容量性負荷の充電圧は電圧
＋ＶＳを越えてしまう。このオーバーシュートによる過
充電によって、図４の出力端ＯＵＴの電位が第１電圧＋
Ｖｘよりも大きくなるときには、スキャンドライバ１０
内の第１スイッチ素子２４が有する寄生のダイオード成
分を通じて第１電圧供給経路Ｐ１側へと電荷が流れよう
としてしまう。従って、供給経路Ｐ１，Ｐ２内にアドレ
ス期間以外は非導通となる第１，第２スイッチ回路１
１，１２を設ける必要がある。

【００５５】加えて、オーバーシュートにより過充電圧
（＞＋ＶＳ）が起こっても、それが安定していることは
通常はなく、当該電圧がリンギングして変動する結果、
図４の出力端ＯＵＴの電位が不安定化する。この不安定
化を防止するために、第１，第２スイッチ回路１１，１
２はそれぞれ双方向スイッチ回路として構成されてお
り、これにより、スキャンドライバ１０の第１入力端Ｉ
Ｎ₁、及び出力端ＯＵＴの電位は安定化する。

【００５６】以上の動作を説明すれば、次の通りであ
る。

【００５７】先ず、選択された画像表示セルＥＵの書込
み放電を行う時は、当該セルＥＵを規定する第１電極Ｘ
ｉに正電圧＋Ｖｘのスキャンパルスを印加し、他方、第
３電極Ａｊに対しては負電圧−Ｖｗａのアドレスパルス
を印加して、双方の電圧差（例えば、１８０Ｖ−（−６
０Ｖ）＝＋２４０Ｖ）によって書込み放電を行う。この
ときの第２電極Ｙの印加電圧Ｖｙは、約５０Ｖの正電圧
である。

【００５８】この時、両双方向スイッチ回路１１，１２
は全てＯＮ状態となり、選択された画像表示セルＥＵに
対応するスキャンドライバ１０には第１電圧＋Ｖｘと第
２電圧（＋Ｖｘ−Ｖｓｃ）より成る駆動電源電圧が印加
され、スキャンドライバ１０内の第１及び第２スイッチ
素子２４，２５のＯＮ，ＯＦＦ動作に応じて、スキャン
ドライバ１０は、図６に示すＸアドレス期間における駆
動波形を作成する。

【００５９】次の維持放電期間においては、正電圧＋Ｖ
Ｓと０Ｖの電圧とをメインラインＰ３，Ｐ４内の両スイ
ッチ素子１５，１６を交互にＯＮ／ＯＦＦ動作させるこ
とにより、第２電極Ｙに第２電極用維持放電用パルス
（第２サステインパルス）を印加して先行する表示放電
を行った後に、＋ＶＳ又は０Ｖの電圧を有する第１電極
用維持放電用パルス（第１サステインパルス）を第１電
極Ｘｉに印加して、続く表示放電を行う。

【００６０】このような駆動方式で以て書込み放電と維
持放電（表示放電）とを行うようにすれば、Ｘスキャン
ドライバ２においては、アドレス期間と維持放電期間と
を通じて常に正電圧のパルスだけを扱えば良く（従っ
て、正電圧駆動のＩＣをそのまま使用でき）、従来の負
電圧を使用していた時の正負の出力切替を可能にするス
イッチ回路部が不要になり、回路の簡素化、メインライ
ンでのスイッチ回路部の存在による電圧ドロップの防止
化を容易に達成できる。

【００６１】（実施の形態１の変形例）なお、上記の実
施の形態１では、書込み時の第１電圧＋Ｖｘがサステイ
ン電圧＋ＶＳとは別個に設定されて、Ｘスキャンドライ
バ２に供給される場合について説明したが、第１電圧＋
Ｖｘとサステイン電圧＋ＶＳは、その電圧値に関しては
類似の電圧と言える。従って、第１電圧＋Ｖｘをサステ
イン電圧＋ＶＳと同じ電圧値に設定しても良く、そのよ
うに＋Ｖｘ＝＋ＶＳとしたときのＸスキャンドライバ２
の回路構成を、図８に示す。

【００６２】これにより、図８では、図４における第１
双方向スイッチ回路１１を不要として、第１電圧供給線
Ｐ１を直接スキャンドライバ１０の入力端ＩＮ₁に接続
することができ、Ｘスキャンドライバ２の回路構成を更
に簡素化できるという効果が得られる。

【００６３】（実施の形態２）本実施の形態では、実施
の形態１，２（図４，図８）に対して、（１）第３スイ
ッチ素子１５を不要とし、（２）第４スイッチ素子１６
を、維持放電期間の第４期間Ｔ４（図１１参照）におい
ては接地端ＧＮＤと第２入力端ＩＮ₂とを接続し、アド
レス期間及び第４期間を除く維持放電期間内の他の期間
においては、接地端ＧＮＤと第２入力端ＩＮ₂とを非接
続にする別の第４スイッチ素子１６に置き換え、（３）
第１スイッチ素子２４を、アドレス期間の第１期間Ｔ１
（図１１）及び維持放電期間の第３期間Ｔ３においては
第１入力端ＩＮ₁と出力端ＯＵＴとを接続し、アドレス
期間の第２期間Ｔ２及び第３期間Ｔ３を除く維持放電期
間内の他の期間においては第１入力端ＩＮ₁と出力端Ｏ
ＵＴとを非接続にする別の第１スイッチ素子２４に置き
換え、（４）第２スイッチ素子をアドレス期間の第２期
間Ｔ２及び維持放電期間の第４期間Ｔ４においては第２
入力端ＩＮ₂と出力端ＯＵＴとを接続し、アドレス期間
の第１期間Ｔ１及び第４期間Ｔ４を除く維持放電期間内
の他の期間においては第２入力端ＩＮ₂と出力端ＯＵＴ
を非接続にする別の第２スイッチ素子２５に置き換えた
点に、特徴がある。

【００６４】そのような改善を行った場合の具体例を図
９に示し、このときの各ゲート信号線上のゲート信号の
パルス波形を、図１０〜図１２のタイミングチャート
（ＢＬ２は境界線）に示す。図１０〜図１２と図５〜図
７との相違点は、維持放電期間における第１及び第２ス
イッチ素子２４，２５のＯＮ／ＯＦＦ動作の違いのみで
ある。

【００６５】これにより、上記実施の形態１やその変形
例よりも、更にＸスキャンドライバ２の回路構成の簡素
化を促進することができる。このように、スキャンドラ
イバ１０内の各スイッチ素子２４，２５を、サステイン
電圧＋ＶＳを印加するための第４スイッチ素子１６と共
通化しても、上記発明の実施の形態１と同様に、既述し
たその他の効果を奏する。

【００６６】（実施の形態２の変形例）更に一層のＸス
キャンドライバ２の回路構成の簡素化を実現するために
は、実施の形態２で使用していた（第２）双方向スイッ
チ回路１２を１方向スイッチ回路に変えることができ
る。そのような構成例を図１３に示す。勿論、図１３の
構成によっても、回路構成の簡素化という効果以外の効
果は、既述した実施の形態１と同様に得られる。

【００６７】（付記）尚、実施の形態１の図４で用いて
いた第１双方向スイッチ回路１１やその変形例の図８の
第２双方向スイッチ回路１２についても、一方向スイッ
チ回路に変更することは可能である。但し、この場合に
は、回路のインダクタンス成分を小さく設定するか、も
しくは、パネルの過充電圧分及びその変動を図１の電源
回路５側で補償しておくという対策が必要となる。

【００６８】

【発明の効果】請求項１及び１２の発明によれば、アド
レス期間において第１電極に印加するスキャンパルスの
極性と、維持放電期間において第１電極に印加する第１
電極用維持放電パルスの極性とを同一にすることができ
るので、従来技術のように第１電極に印加するパルス電
圧の極性をアドレス期間と維持放電期間とで切替えるた
めの回路を必要とせず、駆動回路の構成を簡素化できる
という効果がある。

【００６９】請求項２に係る発明によれば、第２電圧の
スキャンパルスが第１電極に印加されている第２期間中
は書き込み放電がおこらず、｜第１電圧｜（＞｜第２電
圧｜）のスキャンパルスが第１電極に印加されるときに
書込み放電を発生させることができるので、第２電圧を
基準として、その電圧差で以て書込み放電を駆動制御す
ることが可能となる。これにより、より低い電圧により
書込み放電の有無を制御することができるので、より高
速で表示画像データの書込みを行うことができる。特
に、第１極性を正極性とするときには、スキャンパルス
を生成するための駆動ＩＣとして、従来より一般的に用
いられている正電圧駆動型のＩＣをそのまま利用できる
という利点がある。

【００７０】請求項３に係る発明によれば、第１電極用
維持放電パルスを生成するための電圧として、スキャン
パルスの第１電圧をそのまま利用できるので、そのよう
な電源電圧を実現する電源回路の構成を簡素化しうると
共に、駆動回路自体の回路構成をも簡素化し得るという
効果がある。

【００７１】請求項４の発明によれば、（１）アドレス
期間の第１期間においては、第１スイッチ素子がオン
し、第２スイッチ素子ないし第４スイッチ素子の全てが
オフするので、スキャンドライバは、第１入力端に印加
されている第１電圧を第１電極に供給する。又、第２期
間においては、第２スイッチ素子がオンし、その他のス
イッチ素子は全てオフしているので、第１電極用ドライ
バは、第２入力端に印加されている第２電圧を第１電極
に供給する。これに対して、（２）維持放電期間におい
ては、第１及び第２スイッチ素子は共にオフし、第３及
び第４スイッチ素子が交互にオン，オフを繰り返す結
果、第１電極共通ドライバが出力端より第１電極に第１
電極用放電維持パルスを出力する。このように、（１）
アドレス期間中においては、第１電極用ドライバ内で
は、スキャンドライバのみが作動し、第１電極共通ドラ
イバは全く作動しておらず、逆に、（２）維持放電期間
では、第１電極用ドライバは全く作動せず、第１電極共
通ドライバのみが作動している。つまり、本発明では、
スキャンドライバと第１電極共通ドライバとは共に第１
電極用ドライバの出力端に接続されているけれども、両
ドライバの動作は単に第１ないし第４スイッチ素子のオ
ン，オフ動作によって決定付けられるだけであり、従来
技術のように、第１電極共通ドライバ内に切替えスイッ
チ部回路を設ける必要性が全くなくなり、この点で第１
電極用ドライバの回路構成を簡単化して低コスト化を図
ることができる。特に、従来技術では、瞬時的に大電流
が流れる、維持放電パルスを発生する第１電極共通ドラ
イバ内の経路中に切替えスイッチ回路を設けていたた
め、それによる電圧ドロップに伴って不要な発熱が生じ
ていたけれども、本発明によれば、このような発熱が生
じないので、本発明による回路構成はＰＤＰ装置自体の
発熱対策としても有効であると共に、第１電極用ドライ
バの各スイッチ素子として大電流用のトランジスタを特
に用いる必要性もなくなるという利点がある。

【００７２】請求項５に係る発明によれば、アドレス期
間においてのみ、第１及び第２スイッチ回路はそれぞれ
第１及び第２電圧をスキャンドライバに供給するので、
第１及び第２スイッチ素子自体が寄生のダイオード成分
を有していても、維持放電期間においては、出力端から
第１電極用維持放電パルス用の電圧を第１電極に供給す
ることができる。

【００７３】請求項６及び８に係る発明によれば、出力
端より第１電極に印加される維持放電用パルス電圧を安
定化させることができるという効果がある。即ち、ＰＤ
Ｐ自体は容量性負荷であるので、もし回路のインダクタ
ンス成分を起因として上記容量性負荷に対してオーバー
シュートによる過充電が起こると、当該容量性負荷が非
安定な過充電状態となってしまうけれども、本発明で
は、双方向スイッチ回路をスキャンドライバの電圧供給
経路内に設けているので、容量性負荷たるＰＤＰ本体に
過充電された電荷を第１スイッチ素子の寄生ダイオード
成分と上記双方向スイッチ回路とを介して放電させるこ
とができ、双方向スイッチ回路の出力端の電位を安定化
させることができる。

【００７４】請求項７の発明によれば、第１電圧供給線
内にスイッチ回路を設けることなく、同供給線を直接ス
キャンドライバの第１入力端に接続することができる分
だけ、第１電極用ドライバの回路構成を更に簡素化でき
るという効果がある。しかも、第１電極用ドライバの電
源としては、第１電圧を有する電源回路を設ければ良い
ので、本駆動装置の電源回路系の構成をも簡素化するこ
とができる。

【００７５】請求項９の発明によれば、スキャンドライ
バ自体が第１電極用維持放電パルスの電圧生成機能をも
担うので、第３スイッチ素子自体を不要としうるという
点で、第１電極用ドライバの回路構成をより一層簡素化
することができるという効果がある。

【００７６】請求項１０の発明によれば、一方向スイッ
チ回路を用いた点で、更により一層の回路構成の簡素化
を実現しうるという効果がある。

【００７７】請求項１１の発明によれば、各請求項１〜
１０の発明が有する効果を奏するプラズマディスプレイ
装置を得ることができる。

【図面の簡単な説明】

【図１】本発明に係る交流面放電型プラズマディスプ
レイ装置の構成を示すブロック図である。

【図２】本発明の実施の形態１に係る交流面放電型プ
ラズマディスプレイ装置に於けるＸスキャンドライバの
構成を示すブロック図である。

【図３】本発明の実施の形態１に係る交流面放電型プ
ラズマディスプレイ装置に於けるアドレスドライバの構
成を示すブロック図である。

【図４】本発明の実施の形態１に係るＸスキャンドラ
イバの回路構成を示す図である。

【図５】本発明の実施の形態１に係る交流面放電型プ
ラズマディスプレイ装置に於ける各駆動信号の波形を示
すタイミングチャートである。

【図６】本発明の実施の形態１に係る交流面放電型プ
ラズマディスプレイ装置に於ける各駆動信号の波形を示
すタイミングチャートである。

【図７】本発明の実施の形態１に係る交流面放電型プ
ラズマディスプレイ装置に於ける各駆動信号の波形を示
すタイミングチャートである。

【図８】本発明の実施の形態２に係るＸスキャンドラ
イバの回路構成を示す図である。

【図９】本発明の実施の形態３に係るＸスキャンドラ
イバの回路構成を示す図である。

【図１０】本発明の実施の形態３に係る交流面放電型
プラズマディスプレイ装置に於ける各駆動信号の波形を
示すタイミングチャートである。

【図１１】本発明の実施の形態３に係る交流面放電型
プラズマディスプレイ装置に於ける各駆動信号の波形を
示すタイミングチャートである。

【図１２】本発明の実施の形態３に係る交流面放電型
プラズマディスプレイ装置に於ける各駆動信号の波形を
示すタイミングチャートである。

【図１３】本発明の実施の形態４に係るＸスキャンド
ライバの回路構成を示す図である。

【図１４】従来技術に於ける交流面放電型プラズマデ
ィスプレイ装置の構成を示すブロック図である。

【図１５】従来技術に於ける交流面放電型プラズマデ
ィスプレイ装置に於ける各駆動信号の波形を示すタイミ
ングチャートである。

【図１６】従来技術に於ける交流面放電型プラズマデ
ィスプレイ装置に於けるＸスキャンドライバの構成を示
すブロック図である。

【符号の説明】

１交流面放電型プラズマディスプレイパネル、２Ｘ
スキャンドライバ、３Ｙ共通ドライバ、４アドレスド
ライバ、Ｘｉ第１電極、Ｙ第２電極、Ａｊ第３電
極、１０スキャンドライバ、１１第１双方向スイッ
チ回路、１２第２双方向スイッチ回路、９電圧変換手
段、２４第１スイッチ素子、２５第２スイッチ素子、
１５第３スイッチ素子、１６第４スイッチ素子。

Claims

【特許請求の範囲】

【請求項１】表示ラインに互いに平行に配設されて電
極対をなしており、リセット期間及び維持放電期間に於
いてその間でプライミング放電及び表示放電を行うため
の第１及び第２電極と、前記第１及び第２電極と直交す
る方向に配設され且つアドレス期間において前記第１電
極との間で書込み放電を行うことにより選択された画像
表示セルに表示画像データの書込みを行うための第３電
極とを備えた交流面放電型プラズマディスプレイパネル
に於ける駆動装置であって、前記アドレス期間においては、第１極性の電圧を有する
スキャンパルスを前記第１電極に印加し、且つ前記第１
極性とは逆極性である第２極性の電圧を有するアドレス
パルスを前記第３電極に印加する一方、前記維持放電期間においては、先ず前記第１極性の電圧
を有する第２電極用維持放電パルスを前記第２電極に印
加し、その後、次の第２電極用維持放電パルスを前記第
２電極に印加する前に、前記第１極性の電圧を有する第
１電極用維持放電パルスを前記第１電極に印加すること
を特徴とする、交流面放電型プラズマディスプレイパネ
ル用駆動装置。
【請求項２】請求項１記載の交流面放電型プラズマデ
ィスプレイパネル用駆動装置であって、前記スキャンパルスは、前記アドレス期間内の第１期間には前記第１極性の電圧
としての第１電圧を有し、前記アドレス期間内の第２期間には、その絶対値が前記
第１電圧よりも小さい第２電圧を有し、前記第１電極に前記第１電圧の前記スキャンパルスが印
加されるときに前記書込み放電が生じることを特徴とす
る、交流面放電型プラズマディスプレイパネル用駆動装
置。
【請求項３】請求項２記載の交流面放電型プラズマデ
ィスプレイパネル用駆動装置であって、前記第１電圧は前記第１電極用維持放電パルス及び前記
第２電極用維持放電パルスの電圧に等しいことを特徴と
する、交流面放電型プラズマディスプレイパネル用駆動
装置。
【請求項４】請求項２記載の交流面放電型プラズマデ
ィスプレイパネル用駆動装置であって、前記スキャンパルス及び前記第１電極用維持放電パルス
を生成して前記第１電極に印加する第１電極用ドライバ
と、前記第２電極用維持放電パルスを生成して前記第２電極
に印加する第２電極用ドライバと、前記アドレスパルスを生成して前記第３電極に印加する
第３電極用ドライバとを備え、前記第１電極用ドライバは、（ａ）前記第１電極に接続された出力端と、（ｂ）前記出力端に接続され、前記スキャンパルスを生
成するスキャンドライバと、（ｃ）前記出力端に接続され、前記第１電極用維持放電
パルスを生成する第１電極共通ドライバと、（ｄ）前記第１電圧を前記スキャンドライバに供給する
第１電圧供給線と、（ｅ）前記第１電圧を前記第２電圧に変換した上で前記
第２電圧を前記スキャンドライバに供給する第２電圧供
給線とを備え、前記スキャンドライバは、（ｂ−１）前記第１電圧供給線に接続された第１入力端
と、（ｂ−２）前記第２電圧供給線に接続された第２入力端
と、（ｂ−３）前記アドレス期間の前記第１期間には前記第
１入力端と前記出力端とを接続し、前記アドレス期間の
前記第２期間及び前記維持放電期間においては前記第１
入力端と前記出力端とを非接続にする第１スイッチ素子
と、（ｂ−４）前記アドレス期間の前記第２期間には前記第
２入力端と前記出力端とを接続し、前記アドレス期間の
前記第１期間及び前記維持放電期間においては前記第２
入力端と前記出力端とを非接続にする第２スイッチ素子
とを備え、前記第１電極共通ドライバは、（ｃ−１）前記第１電極用維持放電パルスの電圧を入力
する第３入力端と、（ｃ−２）前記維持放電期間の第３期間においては前記
第３入力端と前記出力端とを接続し、前記アドレス期間
及び前記第３期間を除く前記維持放電期間内の他の期間
においては、前記第３入力端と前記出力端とを非接続に
する第３スイッチ素子と、（ｃ−３）接地端と、（ｃ−４）前記第３期間経過後から前記第１電極用維持
放電パルスが再び前記第１電極に印加される迄の前記維
持放電期間内の第４期間においては前記接地端と前記出
力端とを接続し、前記アドレス期間及び前記第４期間を
除く前記維持放電期間内の他の期間においては、前記接
地端と前記出力端とを非接続にする第４スイッチ素子と
を備えることを特徴とする、交流面放電型プラズマディ
スプレイパネル用駆動装置。
【請求項５】請求項４記載の交流面放電型プラズマデ
ィスプレイパネル用駆動装置であって、前記第１電圧供給線は、（ｄ−１）前記アドレス期間においてのみ前記第１電圧
を前記スキャンドライバに供給する第１スイッチ回路を
備え、前記第２電圧供給線は、（ｅ−１）前記第１電圧を前記第２電圧に変換する変換
手段と、（ｅ−２）前記アドレス期間においてのみ前記変換手段
の出力端と前記第２入力端とを接続する第２スイッチ回
路を備えることを特徴とする、交流面放電型プラズマデ
ィスプレイパネル用駆動装置。
【請求項６】請求項５記載の交流面放電型プラズマデ
ィスプレイパネル用駆動装置であって、前記第１及び第２スイッチ回路は共に双方向スイッチ回
路から成ることを特徴とする、交流面放電型プラズマディスプレイパネル用駆動装置。
【請求項７】請求項４記載の交流面放電型プラズマデ
ィスプレイパネル用駆動装置であって、前記第１電圧は前記第１電極用維持放電パルスの前記電
圧に等しく、前記第１電圧供給線は前記第１電圧を前記スキャンドラ
イバに直接供給し、前記第２電圧供給線は、（ｅ−１）前記第１電圧を前記第２電圧に変換する変換
手段と、（ｅ−２）前記アドレス期間においてのみ前記変換手段
の出力端と前記第２入力端とを接続するスイッチ回路を
備えることを特徴とする、交流面放電型プラズマディス
プレイパネル用駆動装置。
【請求項８】請求項７記載の交流面放電型プラズマデ
ィスプレイパネル用駆動装置であって、前記スイッチ回路は双方向スイッチ回路から成ることを
特徴とする、交流面放電型プラズマディスプレイパネル
用駆動装置。
【請求項９】請求項７記載の交流面放電型プラズマデ
ィスプレイパネル用駆動装置であって、前記第３スイッチ素子を不要とし、前記第４スイッチ素子を、（ｃ−４−１）前記維持放電
期間の前記第４期間においては前記接地端と前記第２入
力端とを接続し、前記アドレス期間及び前記第４期間を
除く前記維持放電期間内の他の期間においては、前記接
地端と前記第２入力端とを非接続にする別の第４スイッ
チ素子に置き換え、前記第１スイッチ素子を、（ｂ−３−１）前記アドレス期間の前記第１期間及び前
記維持放電期間の前記第３期間においては前記第１入力
端と前記出力端とを接続し、前記アドレス期間の前記第
２期間及び前記第３期間を除く前記維持放電期間内の他
の期間においては前記第１入力端と前記出力端とを非接
続にする別の第１スイッチ素子に置き換え、前記第２スイッチ素子を、（ｂ−４−１）前記アドレス期間の前記第２期間及び前
記維持放電期間の前記第４期間においては前記第２入力
端と前記出力端とを接続し、前記アドレス期間の前記第
１期間及び前記第４期間を除く前記維持放電期間内の他
の期間においては前記第２入力端と前記出力端とを非接
続にする別の第２スイッチ素子に置き換えたことを特徴
とする、交流面放電型プラズマディスプレイパネル用駆
動装置。
【請求項１０】請求項９記載の交流面放電型プラズマ
ディスプレイパネル用駆動装置であって、前記スイッチ回路は一方向スイッチ回路から成ることを
特徴とする、交流面放電型プラズマディスプレイパネル
用駆動装置。
【請求項１１】請求項１記載の前記交流面放電型プラ
ズマディスプレイパネルと、請求項１乃至１０の何れかに記載の前記駆動装置とを備
えたことを特徴とする、交流面放電型プラズマディスプ
レイ装置。
【請求項１２】表示ラインに互いに平行に配設されて
電極対をなしており、リセット期間及び維持放電期間に
於いてその間でプライミング放電及び表示放電を行うた
めの第１及び第２電極と、前記第１及び第２電極と直交
する方向に配設され且つアドレス期間において前記第１
電極との間で書込み放電を行うことにより選択された画
像表示セルに表示画像データの書込みを行うための第３
電極とを備えた交流面放電型プラズマディスプレイパネ
ルの駆動方法であって、前記アドレス期間においては、第１極性の電圧を有する
スキャンパルスを前記第１電極に印加し、且つ前記第１
極性とは逆極性である第２極性の電圧を有するアドレス
パルスを前記第３電極に印加して前記書込み放電を行う
一方、前記維持放電期間においては、先ず前記第１極性の電圧
を有する第２電極用維持放電パルスを前記第２電極に印
加し、その後、次の第２電極用維持放電パルスを前記第
２電極に印加する前に、前記第１極性の電圧を有する第
１電極用維持放電パルスを前記第１電極に印加して前記
表示放電を行うことを特徴とする、交流面放電型プラズ
マディスプレイパネルの駆動方法。